JPS58112461A - Method and device for measuring dv/dt withstand amount of thyristor switch - Google Patents
Method and device for measuring dv/dt withstand amount of thyristor switchInfo
- Publication number
- JPS58112461A JPS58112461A JP20912481A JP20912481A JPS58112461A JP S58112461 A JPS58112461 A JP S58112461A JP 20912481 A JP20912481 A JP 20912481A JP 20912481 A JP20912481 A JP 20912481A JP S58112461 A JPS58112461 A JP S58112461A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- voltage
- switch
- pulse
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
本発明v’tサイリスタスイッチのノイズ耐量の測定方
法及び装置に係り、特に、オン状態検出機能を有するサ
イリスタスイッチのdv/dt耐量の測定方法及び装置
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method and apparatus for measuring the noise immunity of a v't thyristor switch, and particularly to a method and apparatus for measuring the dv/dt immunity of a thyristor switch having an on-state detection function.
従来サイリスタ(通常pnpnの4層よりなる)を電子
スイッチとして用いる場曾の回路としては第1図のよう
な構成が考えられていた(特公昭52−so673菰等
)。サイリスタ1には主スイツチ端子6,7があり、信
号は6,7を通じてサイリスタ1の内部を通過する。Conventionally, a circuit as shown in FIG. 1 has been considered as a circuit using a thyristor (usually consisting of four pnpn layers) as an electronic switch (Japanese Patent Publication No. 52-0673, etc.). The thyristor 1 has main switch terminals 6 and 7, through which signals pass through the thyristor 1.
トランジスタ2,3、抵抗4,5によって構成される回
路はJX姑回路で、サイリスタ1をオン状態にする。・
端子9,10には電圧源(通常5V)が接続され、端子
8には制’$0信号力旬日見られ、制御信号によって駆
動回路の開閉を制御する。The circuit constituted by transistors 2 and 3 and resistors 4 and 5 is a JX circuit and turns thyristor 1 on.・
A voltage source (normally 5V) is connected to terminals 9 and 10, and a control signal of $0 is connected to terminal 8, and the opening and closing of the drive circuit is controlled by the control signal.
このようなサイリスタ1の耐ノイズ性能巨(外部から外
乱性の雑音峨圧力靭口わった場合の誤動作しない余裕度
)を評価する場合は、スイッチの両端に立上りの鋭い電
圧パルスを印加し、その電圧の立上りよ!l1判断する
。When evaluating the noise resistance performance of the thyristor 1 (the degree of margin against malfunction in the event of external disturbance noise and pressure), apply a voltage pulse with a sharp rise to both ends of the switch. Voltage rises! l1 judge.
42図の回1醋はこの目的にかなった構成で、第1図の
半導体スイッチ全体は11で表わしており、端子6,7
.・・・10等に・測しては第1図とi虎−をとっであ
る。主スイツチ端子7は8妾地状態とし、端子6には亀
流訓限抵抗14を[株]して評価用パルス電圧v(、を
別える。端子9,10には直O1′i、電圧源13を接
成し、端子8,10の間に制御用信号VCを刀Iえる。The circuit 1 in Fig. 42 has a configuration suitable for this purpose, and the entire semiconductor switch in Fig. 1 is represented by 11, with terminals 6 and 7.
.. ...I measured it to 10 mag and took Figure 1 and I-tora. The main switch terminal 7 is in the 8-state state, and the terminal 6 is equipped with a turtle flow limiting resistor 14 to separate the evaluation pulse voltage v (. The power source 13 is connected, and a control signal VC is applied between the terminals 8 and 10.
43図に耐ノイズ性能のひとつであるdv/dt耐量評
価時の波形を示す。′d圧■oは立上りが直La的でめ
り、ランプ状眠圧と呼ばnる頌斜准圧で、第2図の端子
12と7との間に印ガロされる。この電圧は立上り完了
後−足となり、しかるべき俊Ovに復帰する。電圧vA
は端子6の・電圧、電流iAは端子6に流れ込む電流で
、いずれもサイリスタ1のアノード電圧、アノード電流
’に6られす。Figure 43 shows waveforms during evaluation of dv/dt tolerance, which is one of the noise tolerance performances. The rise of the pressure ``d'' is similar to that of a straight line La, and the pressure is called a ramp-like sleep pressure n, which is a quasi-inclination pressure, and is applied between terminals 12 and 7 in FIG. After this voltage has completed rising, it becomes negative and returns to the appropriate voltage. Voltage vA
is the voltage at terminal 6, and current iA is the current flowing into terminal 6, both of which are added to the anode voltage and anode current of thyristor 1.
電圧Voの立上り部の傾きを点源のように大きくすると
やがてそのサイリスタは点リバする。これは電圧voの
立上りが急!唆になるとサイリスタ内部の静電容量倉出
して流れる変位電流が大きくなり、これがサイリスタの
トリガー電流の役目をしてサイリスタを点弧させるため
である。If the slope of the rising part of the voltage Vo is increased like a point source, the thyristor will eventually return to a point. This is because the voltage vo rises suddenly! When this happens, the displacement current that flows out of the capacitance inside the thyristor increases, and this serves as a trigger current for the thyristor to fire the thyristor.
丁度、サイリスタの点弧したときの傾斜をもって耐ノイ
ズ性の目安としており、これf d v/d を耐量あ
るいは臨界電圧上昇率と呼ぶ。The slope when the thyristor is fired is used as a measure of noise resistance, and this f d v/d is called the withstand capacity or critical voltage rise rate.
電圧voのfα線状の立上シ完了後しばらくたって制御
信号vcに電圧パルスが加わυサイリスタlff:オン
状態にする。これはdv/dt耐量の測定に悪影響を与
えるサイリスタ内の蓄積された残留電荷を憎く消滅させ
るためである(特開昭51−36876 )。A while after the fα linear rise of the voltage vo is completed, a voltage pulse is applied to the control signal vc to turn on the υthyristor lff. This is to eliminate the residual charge accumulated in the thyristor which adversely affects the measurement of dv/dt tolerance (Japanese Patent Laid-Open No. 51-36876).
一方、サイリスタの高機能化に伴って、第1図のサイリ
スタ1の他、第4図のようなサイリスクスイッチ16が
新たに検討さ1.f’しており、このサイリスタスイッ
チ16のdv/dt耐童も従来と同じ様に高精度をもっ
て確実に測足されねばならない。On the other hand, with the increasing functionality of thyristors, in addition to the thyristor 1 shown in FIG. 1, a thyrisk switch 16 as shown in FIG. 4 has been newly studied. f', and the dv/dt resistance of this thyristor switch 16 must also be reliably measured with high precision as in the conventional case.
このサイリスタスイッチ16は’ Pr N 1P2
N2・4造のサイリスタ15にオフ状態1莢出用のPi
tP、が具備さnており、とのP、にはトランジスタ1
7、抵抗18.19よりなる電子回路が接続されている
。第4図の半導体スイッチ全体は21で表わす。サイリ
スタ15がオフからオンになる啄サイリスタ15がオフ
状態のときはトランジスタ17のコレクタ電流は流れず
、サイリスタ15がオン状頓になるとコレクタ電流がP
3 ”1間を通して流れ、このときのトランジスタ1
7のコレクタ・電流i(Hあるいはベース電流ibを監
視しておけばサイリスタ15のオン状態の検出ができる
。また、サイリスタ15がオンからオフになる際、サイ
リスタ15がオフ状態になっても、接合p3 nl に
はicがトランジスタ17から流れ込むので、p3n1
p2n2部よりなるサイリスタはしゃ断されない。そ
こで、端子6.7のいずれかに比較的高い電圧をかけ、
トランジスタ17をオフにして、”c”kしゃ断する。This thyristor switch 16 is ' Pr N 1P2
Pi for 1 pod in OFF state to thyristor 15 of N2/4 construction
tP, is equipped with n, and P, with transistor 1
7. An electronic circuit consisting of resistors 18 and 19 is connected. The entire semiconductor switch in FIG. 4 is designated by 21. When the thyristor 15 is in the off state, the collector current of the transistor 17 does not flow, and when the thyristor 15 is in the on state, the collector current changes to P.
3” flows through the transistor 1 at this time.
By monitoring the collector current i (H or base current ib) of No. 7, it is possible to detect the on state of the thyristor 15.Also, when the thyristor 15 turns from on to off, Since IC flows into the junction p3nl from the transistor 17, p3n1
The thyristor consisting of p2n2 parts is not cut off. Therefore, by applying a relatively high voltage to either terminal 6 or 7,
Transistor 17 is turned off to cut off "c"k.
このようなオン状態検出の機能はサイリスタ15を、並
列に接続して使用する場合に有用であり、一方がオフ状
態のとき、他方をオフ状態にしておかねばならないとき
に威力を発する。Such an on-state detection function is useful when the thyristors 15 are connected in parallel and becomes effective when one is in the off-state and the other must be kept in the off-state.
ところがこのサイリスクスイッチ16のdv/dt耐量
を測定すべくこれまで述べた第21図、第3図の測定手
法を用いて測定回路を第5図のように構成し、谷信号を
加えると、dv/dt耐量が非常に低く観測(通常耐量
値の1/10〜1/100 )されることが判明した。However, in order to measure the dv/dt withstand capacity of the si-risk switch 16, if we configure the measurement circuit as shown in Fig. 5 using the measurement method shown in Figs. 21 and 3 described above, and add a valley signal, It was found that the dv/dt tolerance was observed to be very low (1/10 to 1/100 of the normal tolerance value).
第6図はこのときの代表的波形を示したものであり、信
号ICはオン状態検出回路の電源端子20に流れ込む電
流である。時刻t。−tl間の波形は第3図に示す波形
と全く同じであるがt2以降に零回路′持有の現象が発
生する。時刻t1で制御信号VCがIt IIIレベル
となるとサイリスタ15はオン状態となシ電流lA、i
cが流れる。FIG. 6 shows a typical waveform at this time, and the signal IC is a current flowing into the power supply terminal 20 of the on-state detection circuit. Time t. The waveform between -tl is exactly the same as the waveform shown in FIG. 3, but after t2 the phenomenon of having a zero circuit occurs. When the control signal VC reaches the ItIII level at time t1, the thyristor 15 is turned on and the current lA,i
c flows.
時刻t2で電圧voがOVに復帰すると電流iAも減少
し、やがてサイリスタの保持電流以下となるので、p、
−nl−p2−n2部よシなるサイリスタ15に流れ込
む電流は零とft1)、I)、 n。When the voltage vo returns to OV at time t2, the current iA also decreases and eventually becomes below the holding current of the thyristor, so that p,
The current flowing into the thyristor 15 from the -nl-p2-n2 section is zero and ft1), I), n.
接合はしゃ断される。The bond is broken.
ところが接置p、 rl、には電流i(Hがトランジス
タ17のコレクタより流れ込むので、p3n1p2 n
、、部よりなるサイリスタはしゃ断されず、時刻t2以
麦もある一定値をもって流れ続ける。However, since the current i (H flows into the contacts p and rl from the collector of the transistor 17, p3n1p2 n
The thyristor consisting of the parts is not cut off and continues to flow at a certain constant value even after time t2.
時ill t 、でvoが立上る前に端子6,7にトラ
ンジスター7がオフ状態になる程度の電圧をかけていな
いので、電圧■oが立上るときに、既にサイリスタ15
のn、中に多数のキャリアが存在しており、この状態の
まま、時刻t3で電圧voの次さ
のパルスの立上りが到来するとlの立上りのdV/dt
、、直が小さくともサイリスタ15は容易に点弧し、点
線のように逆耐圧を阻止しなくなる。この現象はサイリ
スタスイッチ16のdv/dt耐量に’LJtけ上非常
に低くみせ、あたかもサイリスタスイッチ16の耐雑音
性能が低下したようになる。At time ill t , before vo rises, a voltage sufficient to turn off transistor 7 is not applied to terminals 6 and 7, so when voltage o rises, thyristor 15 has already been turned off.
A large number of carriers exist in n, and in this state, when the rising edge of the next pulse of voltage vo arrives at time t3, dV/dt of the rising edge of l
. . . Even if the voltage is small, the thyristor 15 easily fires and does not prevent reverse breakdown voltage as shown by the dotted line. This phenomenon makes the dv/dt withstand capacity of the thyristor switch 16 appear to be very low compared to 'LJt', and it appears as if the noise resistance performance of the thyristor switch 16 has deteriorated.
本発明の目的は上記欠点を除去し、サイリスタスイッチ
のdv/dt耐ik確実に測定できる方法及び装置を提
供するにある。SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and to provide a method and apparatus that can reliably measure the dv/dt resistance of a thyristor switch.
上記目的を達成する本発明の特徴とするところは、す・
1リスタのアノード・カソード間に任意に選沢した傾斜
の傾斜電圧を反復して加え、上記傾斜電圧の立下り完了
後に上記サイリスタの残留電荷を除去し、上記傾斜d圧
の立下り完了後に上記サイリスタのオン状態全検出する
回路と上記サイリスタとの間の電流を零にし、上記所定
傾斜の傾斜電圧によって上記サイリスクが点弧するかど
うかを判定し、上記傾斜電圧の傾斜を以て上記サイリス
タのdv/dt耐量を測定することにある。The features of the present invention that achieve the above object are as follows:
A ramped voltage with an arbitrarily selected gradient is repeatedly applied between the anode and cathode of one thyristor, and after the gradient voltage has finished falling, the residual charge of the thyristor is removed, and after the gradient d voltage has finished falling, the above The current between the thyristor and the circuit that detects the ON state of the thyristor is made zero, and it is determined whether or not the thyristor fires based on the slope voltage of the predetermined slope. The objective is to measure dt tolerance.
オン状態検出機能を有するサイリスタスイッチは一旦点
弧するとその主端子のみの電圧の制御開閉では、正確な
dv/dt耐量の測定ができないので、外部電圧voに
同期して、voを1回印加した後、その度にサイリスタ
を完全にしゃ断状態にしなければならない。このために
は、オン状態検出のための電流ickパルスvoの立下
り完了後で
何らかの手段と零とすればよい。本発明ではこれを実現
するため、゛成源電圧13を零としている。Once a thyristor switch with an on-state detection function is turned on, it is not possible to accurately measure the dv/dt tolerance by controlling the voltage of only the main terminal, so vo was applied once in synchronization with the external voltage vo. After that, the thyristor must be completely shut off each time. For this purpose, the current ick pulse vo for detecting the on state may be set to zero by some means after the fall of the current ick pulse vo is completed. In the present invention, in order to realize this, the source voltage 13 is set to zero.
第7図に本発明の回路構成の原理図を示す。図中これま
での構成と同じものに対しては同一の番号を付している
。22は電源電圧13をある時間しゃ断するだめの手段
でスイッチ等で代表される。FIG. 7 shows a principle diagram of the circuit configuration of the present invention. In the figure, the same numbers are given to the same components as those described above. 22 is a means for cutting off the power supply voltage 13 for a certain period of time, and is represented by a switch or the like.
第8図に本発明における各波形の時間的流れ(タイムシ
ーケンス)1r:示す。信号v、)、VA 、VC。FIG. 8 shows the temporal flow (time sequence) 1r of each waveform in the present invention. Signal v,), VA, VC.
(9) iA、icはこれまでのものと同じ名称を付しである。(9) iA and ic have the same names as before.
信号Sはスィッチ220制御信号である。Signal S is the switch 220 control signal.
波形の時刻t。、tl、・・・、t、は従来例と同時刻
である。時刻t。−12間の波形は第6図に示す従来例
と同じであるが、時刻t2.において信号Sがオフ状態
となると電源電圧22はこの時点で切離しとなり、電流
i(Hは零となる。電源のしゃ断時間をサイリスタがし
ゃ断に必要とする時間より十分長くすれば、サイリスタ
15を確実にオフ状態にできる。時刻’22で電源電圧
13が投入されると、このときサイリスタ15はオフ状
態となっているので、点弧することはない。それゆえ、
時刻t22以呻は時刻t。以咄の状態と考えてよく、Q
刻t、でパルス底圧voが到来しても、dv/dt耐
重が低く観迎」されることはなく、耐量1直の正確な測
定ができる。Waveform time t. , tl, . . . , t are the same times as in the conventional example. Time t. The waveform between t2 and t2 is the same as the conventional example shown in FIG. When the signal S turns off at this point, the power supply voltage 22 is disconnected at this point, and the current i (H becomes zero.) If the power supply cutoff time is made sufficiently longer than the time required for the thyristor to cut off, the thyristor 15 can be reliably cut off. When the power supply voltage 13 is turned on at time '22, the thyristor 15 is in the off state at this time, so it will not fire.Therefore,
From time t22 onwards is time t. Q
Even if the pulse bottom pressure vo arrives at time t, the dv/dt load capacity will not be low, allowing accurate measurement of the load capacity for one shift.
以下、発明の第1の実施例を第9図により説明する。第
10図はこのときのタイムシーケンスでるる。図中半導
体スイッチ21周辺の回路は第5図に示す従来例と同じ
である。25はパルス信号(10)
発生器であり、この測定系の時間的泰本となるクロック
パルスCPを発生する。傾斜電圧である評価用パルス電
圧voはdv/dt耐量測定耐量測定用パルス回圧発生
回路23生される。dv/dt耐量測定用パルス電圧発
生回路23にはクロックパルスCPが波形変換回路24
を通して加えられており、回路24はCPのパルスを入
力として波形変換し、voに見付った波形をつくシ出す
。A first embodiment of the invention will be described below with reference to FIG. Figure 10 shows the time sequence at this time. The circuitry around the semiconductor switch 21 in the figure is the same as the conventional example shown in FIG. 25 is a pulse signal (10) generator which generates a clock pulse CP which is the time standard of this measurement system. The evaluation pulse voltage vo, which is a ramp voltage, is generated by the dv/dt tolerance measurement pulse rotation voltage generation circuit 23. The clock pulse CP is connected to the waveform conversion circuit 24 in the pulse voltage generation circuit 23 for dv/dt tolerance measurement.
The circuit 24 converts the waveform of the CP pulse as input and outputs the waveform found at vo.
26.27も波形変換回路であシ、クロックパルスCP
より制御用信号■c、スイッチ制御信号Vz’に出力す
る。このとき、制御即用信号VCのパルスは評価用パル
ス電圧voの立上り完了後まで遅延されたクロックパル
スを入力して、voの立上シ完了後に発生し、また、ス
イッチ制御用信号vEv′i隠圧vOが立下9完了後ま
で遅延されたクロックパルスCPffi入力して、vo
の立下り完了後ある一定期間(t2.〜t22)だけ零
Vとなる。26.27 is also a waveform conversion circuit, clock pulse CP
The control signal ■c and the switch control signal Vz' are outputted from the control signal c and the switch control signal Vz'. At this time, the pulse of the control immediate signal VC is generated by inputting a clock pulse delayed until after the rise of the evaluation pulse voltage vo is completed, and the pulse of the switch control signal vEv'i is generated after the rise of vo is completed. By inputting the clock pulse CPffi delayed until after the hidden pressure vO has completed falling 9, the vo
After the completion of falling, the voltage becomes zero V for a certain period (t2. to t22).
VC、vBの時間的制御は波形変換回路26゜2γの回
路内部で行々われる。回路24,26゜27は論理素子
、例えばワンショットマルチバイ(,11)
ブレークとゲート素子によって構成される。Temporal control of VC and vB is performed within the waveform conversion circuit 26°2γ. The circuits 24, 26 and 27 are constituted by logic elements, such as one-shot multi-byte (,11) break and gate elements.
本槻施例においては、回路構成が調理素子によって徂ま
れるので、経済性の向上が期待でさる効果を有する。ま
た、スイッチ動作は電子的でのるので高速なる動作が期
待できる。In the present embodiment, since the circuit configuration is surrounded by the cooking element, it is expected that economical efficiency will be improved. Furthermore, since the switch operation is electronic, high-speed operation can be expected.
第11区に、本発明の6132の実施例を示す。第9図
と同一符号は同一*iたけ相当物を示す。スイッチ制御
用信号信号VEはトランジスタスイッチ28に訓えら肚
ており、この出力はVE1となって端子9と20に加え
られる。トランジスタスイッチ28はスイ、フチ制御用
信号■Eが高レベル(例えば約5 ’V )のときVE
l も高レベルとなり、VEが低レベル(例えば約零V
)のときVElも4vとなってスイッチの役目をする。Section 11 shows 6132 embodiments of the present invention. The same reference numerals as in FIG. 9 indicate the same *i equivalents. The switch control signal VE is applied to the transistor switch 28, and its output becomes VE1 and is applied to the terminals 9 and 20. The transistor switch 28 is switched on and off when the edge control signal E is at a high level (for example, about 5'V).
l will also be at a high level, and VE will be at a low level (for example, approximately zero V
), VEL also becomes 4V and acts as a switch.
本実施例では端子9および20に流れる′電流が比較的
大きくとも確実に測定動作を行えるという利点をもつ。This embodiment has the advantage that even if the currents flowing through the terminals 9 and 20 are relatively large, the measurement operation can be carried out reliably.
第12図に本発明の第3の実施例を示す。第12図に於
いて第4図と同一符号は同一物を示す。FIG. 12 shows a third embodiment of the present invention. In FIG. 12, the same symbols as in FIG. 4 indicate the same parts.
また、d■/dt耐重測定用パルス電圧発生回路(12
)
23、波形変換回路24..26,27、及びパスス信
号発生器25は、第9図と同様であるので省略する。ま
た、省略した回路は第11図と同様であっても良い。In addition, a pulse voltage generation circuit (12
) 23. Waveform conversion circuit 24. .. 26, 27, and the pass signal generator 25 are the same as those shown in FIG. 9, and will therefore be omitted. Further, the omitted circuits may be the same as those in FIG. 11.
この・クリではオン検出回路を構成するトランジスタ1
7のベースに接続されている抵抗18の一端にトランジ
スタ29のコレクタを接続し、このトランジスタ29を
スイッチとして用いる。すなわち、スイッチ制御信号V
E’!zルベル(高電圧レベル)としてトランジスタ2
9のベース端子に入力すると、トランジスタ29はオン
状態となり、オン状態検出回路は動作状態にある。信号
VEが0レベル(零Vに近い)になると、トランジスタ
29はしゃ断状態となり、オン状態検出回路は動作しゃ
断となり、サイリスタ15へ流れる電流は零となり、こ
の時点でサイリスタ15は確実にしゃ断される。In this case, the transistor 1 constituting the on-detection circuit
The collector of a transistor 29 is connected to one end of the resistor 18 connected to the base of the transistor 7, and this transistor 29 is used as a switch. That is, the switch control signal V
E'! Transistor 2 as Z level (high voltage level)
9, the transistor 29 is turned on, and the on-state detection circuit is in an operating state. When the signal VE becomes 0 level (close to zero V), the transistor 29 is cut off, the on-state detection circuit is cut off, the current flowing to the thyristor 15 becomes zero, and at this point the thyristor 15 is definitely cut off. .
この実施例では電流しゃ所用のトランジスタ29が半導
体スイッチ21′に内蔵されており、同時に集積化でき
る特長を有する。また、サイリ(13)
スタスイッチ16のdv/dt耐量の測定のため用いる
ff1lJ御端子30は他の用途、ρlえば、装置設計
上のオン状態検出回路の制御に積極的に利用できる。In this embodiment, a current blocking transistor 29 is built into the semiconductor switch 21', and has the advantage that it can be integrated at the same time. Further, the ff1lJ control terminal 30 used for measuring the dv/dt withstand capability of the switch 16 can be actively used for other purposes, for example, for controlling the on-state detection circuit in device design.
第13図に本発明の第4の実施例を示す。この例では、
半導体スイッチ21“に於けるオン状態の、1莢出1.
1.!]路のトランジスタ17のコレクタに鑞流しや所
用トランジスタ31を設け、オン状態検出時はトランジ
スタ31をじゃ所させ(このとき信号VEは低レベルで
ある)、オン状態・険出用の電流をしや:祈じたいとき
はトランジスタ31をオン状、帽(このときVEは高レ
ベルである)としてトランジスタ17よりのコレクタ電
流i c f トランジスタ31のコレクタに流し込む
ようにする。以上の動作により、サイリスタ15へ流れ
込む電流icはなくなシ、サイリスタ15を確実にしゃ
断し得る。FIG. 13 shows a fourth embodiment of the present invention. In this example,
1. Output of the semiconductor switch 21'' in the on state.
1. ! ] A solder or a necessary transistor 31 is provided at the collector of the transistor 17 in the path, and when the on state is detected, the transistor 31 is blocked (at this time, the signal VE is at a low level), and the current for the on state and danger is passed. Y: When it is desired to pray, the transistor 31 is turned on (VE is at a high level at this time), and the collector current i c f from the transistor 17 is made to flow into the collector of the transistor 31. With the above operation, the current IC flowing into the thyristor 15 is eliminated, and the thyristor 15 can be shut off reliably.
以上述べたように、本発明によればオン状態検出1壷能
を有するサイリスタスイッチのd v/d を耐量を確
実に測定することができ、製造される素子(14)
の特性を正確に把握することができ、品質の向上に役立
つ。As described above, according to the present invention, it is possible to reliably measure the dv/d withstand capacity of a thyristor switch having on-state detection capability, and the characteristics of the manufactured element (14) can be accurately grasped. can help improve quality.
第1図は従来のサイリスタの回路図、第2図は耐雑音性
能評価のための測定回路図、第3図は第2図の回路に使
用する波形を示す図、第4図は本発明の測定対象となる
サイリスクスイッチの回路図、第5図は従来手法による
耐雑音性能の評価法を示す図、第6図は第5図における
波形を示す図、第7図は本発明の原理図、第8図は第7
図における波ノ1形を示す図、第9図は本発明の第1の
実施例を示す図、第10図に第9図における波形を示す
図、第11図は本発明のπ2の実施例を示す図、第12
図は本発明の第3の実施例を示す図、第13図は本発明
の第4の実施例を示す図である。
1、15・・・サイリスタ、16・・・サイリスクスイ
ッチ、6.7・・・スイッチの端子、21・・・半導体
スイ(15)
必 ll¥J
/l
第 2 図
3fJ
易 4 回
絹 C目
14
2 乙 口
第 7EI
4
粘 g i
語 /2 超
第 13 国
21″Fig. 1 is a circuit diagram of a conventional thyristor, Fig. 2 is a measurement circuit diagram for evaluating noise resistance performance, Fig. 3 is a diagram showing waveforms used in the circuit of Fig. 2, and Fig. 4 is a diagram of a conventional thyristor. A circuit diagram of the thyrisk switch to be measured, Fig. 5 is a diagram showing the evaluation method of noise resistance performance using the conventional method, Fig. 6 is a diagram showing the waveform in Fig. 5, and Fig. 7 is a diagram of the principle of the present invention. , Figure 8 is the 7th
FIG. 9 is a diagram showing the first embodiment of the present invention. FIG. 10 is a diagram showing the waveform in FIG. 9. FIG. 11 is an embodiment of π2 of the present invention. Figure 12 showing
The figure shows a third embodiment of the invention, and FIG. 13 shows a fourth embodiment of the invention. 1, 15... Thyristor, 16... Thyrisk switch, 6.7... Switch terminal, 21... Semiconductor switch (15) Required ll¥J /l Figure 2 3fJ Easy 4 times Silk C Eye 14 2 Otsu mouth 7EI 4 sticky g i word /2 super 13th country 21″
Claims (1)
またはP2に隣接し、P、またはN2から離れて形成さ
れ、該サイリスタのオン状態全検出する回路に接続する
P3またはNsk具備するサイリスクスイッチのdv/
dt耐量測定方法に於いて、上記サイリスクのアノード
・カソード間に任意に選択した傾斜の傾斜電圧を反復し
て刃口える段階と、上記傾斜電圧の立上り完了後に上記
サイリスタの残@亀荷を除去する段階と、上記傾斜電圧
の立下り完了後に上記サイリスクのオン状態を検出する
回路と上記サイリスタとの間の電流を零にする段階と、
上記傾斜電圧によって上記サイリスタが点弧するかどう
か全判足し、上記傾斜電圧の傾斜を以て上記サイリスタ
のdv/dt耐量を測定する段階とを備えることを特徴
とするサイリスタスイッチのdv/dt耐重測足方法。 2 、 P Il’l IP 2 N 2のサイリスタ
のN、(またはP2 )に隣接し、Pl (またはN
2Jから離れて形成され、該サイリスタのオン状態全検
出する回路に接、祝するP3 (またはNs)’t−
具備するサイリスタスイッチのdv/dt耐量測定装置
に於いて、クロックパルスを発生するパルス信号発生手
段と、上記サイリスタのアノード・カソード間に任意に
選択した傾斜の傾斜電圧を反復して加える手段と、上記
傾斜電圧の立上り完了後まで遅延された上記クロックパ
ルスを入力として上記サイリスタのゲートに点弧パルス
をガロえる手段と、上記傾斜電圧の立下り完了後まで遅
延された上記クロックパルスを入力として上記サイリス
タのオン状態全検出する回路と上記サイリスタとの間の
・電流を零にする手段と、上記傾斜電圧によって上記サ
イリスタが点弧するかどうか全判足し、上記傾斜電圧の
傾斜を以て上記サイリスタのdv/dt耐量を測定する
手段とを備えることを特徴とするサイリスクスイッチの
dv/dt耐遣測定装置。[Claims] N1 of the thyristor 1 , P , Nr P 2 N2
or dv/ of a thyrisk switch including P3 or Nsk formed adjacent to P2 and separated from P or N2 and connected to a circuit that detects the entire on state of the thyristor.
In the dt withstand measurement method, the step of repeatedly applying a gradient voltage of an arbitrarily selected slope between the anode and cathode of the thyristor, and removing the remaining load of the thyristor after the rising of the gradient voltage is completed. and a step of zeroing the current between the thyristor and a circuit for detecting the on state of the thyristor after the ramp voltage has completed falling;
A method for measuring the dv/dt resistance of a thyristor switch, comprising the steps of determining whether the thyristor fires due to the slope voltage, and measuring the dv/dt resistance of the thyristor based on the slope of the slope voltage. . 2, adjacent to N, (or P2) of the thyristor of P Il'l IP 2 N2, and adjacent to Pl (or N
P3 (or Ns)'t- is formed apart from 2J and connects to the circuit that detects the entire on state of the thyristor.
A thyristor switch dv/dt withstand capability measuring device includes: pulse signal generating means for generating a clock pulse; means for repeatedly applying a ramp voltage having an arbitrarily selected slope between the anode and cathode of the thyristor; means for applying the firing pulse to the gate of the thyristor using the clock pulse delayed until after the rising of the ramp voltage is completed; A means for zeroing out the current between the thyristor and a circuit that detects the ON state of the thyristor, and a means for determining whether the thyristor fires due to the slope voltage, and calculates the dv/ of the thyristor using the slope of the slope voltage. 1. A dv/dt durability measuring device for a thyrisk switch, comprising means for measuring dt tolerance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20912481A JPS58112461A (en) | 1981-12-25 | 1981-12-25 | Method and device for measuring dv/dt withstand amount of thyristor switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20912481A JPS58112461A (en) | 1981-12-25 | 1981-12-25 | Method and device for measuring dv/dt withstand amount of thyristor switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58112461A true JPS58112461A (en) | 1983-07-04 |
Family
ID=16567677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20912481A Pending JPS58112461A (en) | 1981-12-25 | 1981-12-25 | Method and device for measuring dv/dt withstand amount of thyristor switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58112461A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4847343B2 (en) * | 2003-12-30 | 2011-12-28 | スリーエム イノベイティブ プロパティズ カンパニー | Liquid spray gun with manually separable parts |
CN113514744A (en) * | 2021-09-14 | 2021-10-19 | 中国南方电网有限责任公司超高压输电公司检修试验中心 | Method and device for determining withstand voltage value of thyristor and storage medium |
-
1981
- 1981-12-25 JP JP20912481A patent/JPS58112461A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4847343B2 (en) * | 2003-12-30 | 2011-12-28 | スリーエム イノベイティブ プロパティズ カンパニー | Liquid spray gun with manually separable parts |
CN113514744A (en) * | 2021-09-14 | 2021-10-19 | 中国南方电网有限责任公司超高压输电公司检修试验中心 | Method and device for determining withstand voltage value of thyristor and storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490998B2 (en) | Systems and methods for over-temperature protection and over-voltage protection for power conversion systems | |
US10601415B2 (en) | Configurable integrated desaturation filter | |
JP6076223B2 (en) | Power semiconductor device drive circuit | |
US4649341A (en) | Inductive measuring arrangement for determining the position of a movable core member | |
JP2020036530A (en) | Drive control apparatus of switching element | |
EP0802631A2 (en) | Auto-reset circuit with improved testability | |
KR960010031A (en) | Actuator Movement Detection Circuit and Method | |
WO2021124644A1 (en) | Gate drive circuit | |
JPS58112461A (en) | Method and device for measuring dv/dt withstand amount of thyristor switch | |
US20100142587A1 (en) | Temperature measurement circuit | |
JP2010175509A (en) | Device for measuring reverse-bias area of safe operation | |
JP2005304113A (en) | Drive circuit of switching element | |
JP2002208847A (en) | Gate drive circuit of power semiconductor device | |
CN114567182A (en) | Synchronous rectification control device, chip and switching power supply | |
JP2008301617A (en) | Protective device for power converter | |
WO2022255008A1 (en) | Gate drive device | |
JP2008177707A (en) | Power mos circuit, and electronic equipment equipped with same | |
JPH05312896A (en) | Method and device for measuring conduction of scr | |
TWI796241B (en) | State detection circuit for detecting tri-state and state detection method thereof | |
JP2747542B2 (en) | Capacitor load type solar cell IV curve tracer | |
Gonzalez et al. | Non-Intrusive Methodologies for Characterization of Bias Temperature Instability in SiC Power MOSFETs | |
JPS6130218Y2 (en) | ||
JPH06273476A (en) | Voltage application current measurement circuit | |
JP3353290B2 (en) | Semiconductor relay control device | |
SU1456916A1 (en) | Logic tester |