JPS5810775B2 - Cassette type tape transfer device - Google Patents

Cassette type tape transfer device

Info

Publication number
JPS5810775B2
JPS5810775B2 JP53057186A JP5718678A JPS5810775B2 JP S5810775 B2 JPS5810775 B2 JP S5810775B2 JP 53057186 A JP53057186 A JP 53057186A JP 5718678 A JP5718678 A JP 5718678A JP S5810775 B2 JPS5810775 B2 JP S5810775B2
Authority
JP
Japan
Prior art keywords
tape
slack removal
transistor
tape slack
removal signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53057186A
Other languages
Japanese (ja)
Other versions
JPS54149608A (en
Inventor
桐章造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Priority to JP53057186A priority Critical patent/JPS5810775B2/en
Publication of JPS54149608A publication Critical patent/JPS54149608A/en
Publication of JPS5810775B2 publication Critical patent/JPS5810775B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はテープカセットに収容されているテープを走行
させるためのカセット型テープデツキ又はテープレコー
ダのようなテープ移送装置に関し、更に詳細には、記録
又は再生等の開始に先立って自動的にテープのたるみを
除去する機構を設けたカセット型テープ移送装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tape transport device such as a cassette-type tape deck or tape recorder for running a tape housed in a tape cassette, and more particularly, to The present invention relates to a cassette-type tape transfer device equipped with a mechanism for automatically removing tape slack.

例えば、テープレコーダ又はテープデツキに磁気テープ
カセットを装填した直後においては、通詣カセットケー
ス内で磁気テープがたるんでいる。
For example, immediately after a magnetic tape cassette is loaded into a tape recorder or tape deck, the magnetic tape becomes slack in the transport cassette case.

このようなテープのたるみは、記録又は再生のためにテ
ープ走行を開始すると吸収されるが、たるみがある間は
記録又は再生の頭の部分でテープ走行及びテープ張力が
不安定となって良好な記録又は再生が不可能である。
Such slack in the tape is absorbed when the tape starts running for recording or playback, but while there is slack, the tape run and tape tension become unstable at the beginning of recording or playback, making it difficult to operate properly. Recording or playback is not possible.

この欠点を解決するために、カセット装填後に一定時間
テープを早送りモード等で駆動し、テープのたるみを自
動的に除去する方式が既に知られている。
In order to solve this drawback, a method is already known in which the tape is driven in a fast forward mode or the like for a certain period of time after loading the cassette, and the slack in the tape is automatically removed.

ところが、通常の早送りモードのみでテープのたるみを
吸収すると、テープ位置のずれが生じたり、テープのた
るみの吸収が良好に行われないことがあった。
However, if the tape slack is absorbed only in the normal fast-forward mode, the tape position may shift or the tape slack may not be absorbed satisfactorily.

またテープたるみ除去期間中に記録又は再生操作をすれ
ば、テープのたるみが完全に吸収されない内に記録又は
再生が開始される恐れがあった。
Furthermore, if a recording or playback operation is performed during the tape slack removal period, there is a risk that recording or playback will start before the tape slack has been completely absorbed.

そこで、本発明の目的は、不要なテープの走行が生じな
いようにテープのたるみを吸収すると共に、テープのた
るみを完全に除去した後に記録又は再生等のテープ走行
を開始するようにしたカセット型テープ移送装置を提供
することを目的とするものである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a cassette type that absorbs tape slack so as not to cause unnecessary tape running, and that starts tape running for recording or playback after completely removing tape slack. The object of the present invention is to provide a tape transport device.

上記目的を達成するための本発明は、カセットのテープ
を一対のリール間で走行させるためのテープ走行機構と
、前記カセットのテープ走行可能位置への装填を検出す
る装填検出スイッチと、電源スィッチ及び前記装填検出
スイッチに直接又は間接的に結合され、前記電源スィッ
チ及び前記装填検出スイッチの両方の作動に応答してテ
ープたるみ除去に必要な時間幅又は該必要な時間幅より
も僅かに大きい時間幅の第1のテープのたるみ除去信号
及び第2のテープたるみ除去信号を発生するテープたる
み除去信号発生回路と、前記テープたるみ除去信号発生
回路の出力に電気的に結合され、前記第1のテープたる
み除去信号に応答して前記カセット内の一方のリールに
制動を付与する制動装置と、前記テープたるみ除去信号
発生回路の出力に結合され、前記第2のテープたるみ除
去信号に応答して前記カセット内の他方のリールをテー
プ巻取り方向に駆動すると共に、前記第1のテープたる
み除去信号に応答して前記走行機構がテープたるみ除去
駆動以外のモードで動作すること禁止するように構成さ
れたテープ走行機構制御回路とを具備したカセット型テ
ープ移送装置に係わるものである。
To achieve the above object, the present invention includes a tape running mechanism for running the tape of a cassette between a pair of reels, a loading detection switch that detects loading of the cassette into a position where the tape can run, a power switch, and a time width required for tape slack removal or a time width slightly larger than the required time width, coupled directly or indirectly to the load detection switch, in response to actuation of both the power switch and the load detection switch; a tape slack removal signal generation circuit that generates a first tape slack removal signal and a second tape slack removal signal; a braking device that applies a brake to one of the reels in the cassette in response to a removal signal; and a braking device that is coupled to the output of the tape slack removal signal generating circuit to apply a brake to one of the reels in the cassette in response to the second tape slack removal signal. a tape running device configured to drive the other reel in the tape winding direction, and to prohibit the running mechanism from operating in a mode other than tape slack removing drive in response to the first tape slack removing signal. The present invention relates to a cassette-type tape transfer device equipped with a mechanism control circuit.

上記本発明によれば、第1のテープたるみ除去信号によ
って一方のリールに制動を付与すると共に、テープたる
み除去駆動以外のモードで動作するのを禁止し、第2の
テープたるみ除去信号でテープたるみ除去モードにする
ので、一方のリールが固定された状態でテープのたるみ
除去が行われる。
According to the present invention, the first tape slack removal signal applies braking to one reel and prohibits operation in modes other than tape slack removal drive, and the second tape slack removal signal applies tape slack removal. Since the removal mode is set, tape slack is removed with one reel fixed.

従ってテープのたるみが除去されれば、テープ走行は停
止し、テープが不要に走行することがない。
Therefore, if the slack in the tape is removed, the tape will stop running, and the tape will not run unnecessarily.

またテープたるみ除去駆動モード以外は禁止されている
ので、テープたるみ除去が不完全な状態で記録又は再生
等が開始することがない。
Further, since modes other than the tape slack removal drive mode are prohibited, recording or reproduction will not start in a state where tape slack removal is incomplete.

以下、図面を参照して本発明の実施例について述べる。Embodiments of the present invention will be described below with reference to the drawings.

本発明の1実施例に係わるテープたるみ除去機構を有す
るカセット型テープデツキをブロック的に示す第1図に
おいて、カセット(図示せず)の磁気テープを走行させ
るためのテープ走行機構1は点線で囲んで説明的に示さ
れている。
In FIG. 1, which shows a block diagram of a cassette-type tape deck having a tape slack removal mechanism according to an embodiment of the present invention, a tape running mechanism 1 for running a magnetic tape of a cassette (not shown) is surrounded by a dotted line. Shown descriptively.

このテープ走行機構1は、カセット内の一対のリールハ
ブに夫々係合する一対のリール軸2,3、このリール軸
2,3に結合されたリール台と呼ばれる一対の回転ドラ
ム4,5、キャプスタンモーフに結合されたフライホイ
ール6、このフライホイール6に結合されたキャプスタ
ン7、フライホイール6と巻取側回転ドラム5との間に
選択的に介在し記録又は再生時にドラム5を回転するた
めのアイドラ8、早送り及び巻戻し用モータに結合され
たモータプーリ9、このモータプーリ9にベルト10で
結合され早送り時には右側のドラム5に転接し巻戻し時
には左側のドラム4に転接する早送り及び巻戻し用プー
リ11、プレイ用プランジャソレノイド12の付勢によ
って摺動するヘッド基板13上に磁気ヘッド14と共に
設けられピンチローラ15、ブレーキ用プランジャソレ
ノイド16の付勢によって左右のドラム4,5から離れ
るよう(こ構成されたブレーキ機構17とから成る。
This tape running mechanism 1 includes a pair of reel shafts 2 and 3 that engage with a pair of reel hubs in a cassette, a pair of rotating drums 4 and 5 called reel stands connected to the reel shafts 2 and 3, and a capstan. A flywheel 6 coupled to the morph, a capstan 7 coupled to the flywheel 6, and a capstan 7 selectively interposed between the flywheel 6 and the take-up rotating drum 5 to rotate the drum 5 during recording or reproduction. An idler 8, a motor pulley 9 connected to a motor for fast forwarding and rewinding, and a belt 10 connected to the motor pulley 9, for fast forwarding and rewinding, which is connected to the drum 5 on the right side during fast forwarding and to the drum 4 on the left side during rewinding. It is provided together with the magnetic head 14 on a head substrate 13 that slides under the force of a pulley 11 and a play plunger solenoid 12, and is moved away from the left and right drums 4 and 5 by the force of a pinch roller 15 and a brake plunger solenoid 16. It consists of a brake mechanism 17 configured.

また上記のテープ走行機構1に関連してテープたるみ除
去モード設定用プランジャソレノイド18の付勢に応答
してテープ供給側(左側)のドラム4を制動するテープ
たるみ除去モード設定用ブレーキ機構19が設けられて
いる。
Further, in connection with the tape running mechanism 1 described above, a brake mechanism 19 for setting a tape slack removal mode is provided which brakes the drum 4 on the tape supply side (left side) in response to the energization of a plunger solenoid 18 for setting a tape slack removal mode. It is being

20はテープ走行機構1を所定のモードにするときに操
作する操作部であって、プレイスイッチ、早送りスイッ
チ、巻戻しスイッチ、停止スイッチ等から成る。
Reference numeral 20 denotes an operating section which is operated to put the tape traveling mechanism 1 into a predetermined mode, and includes a play switch, a fast forward switch, a rewind switch, a stop switch, and the like.

21は操作部20に結合され且つ該操作部20の操作を
記憶するように構成された操作記憶器であって、この実
施例ではフリップフロップで構成されている。
Reference numeral 21 denotes an operation memory device connected to the operation section 20 and configured to store operations of the operation section 20, and in this embodiment, it is composed of a flip-flop.

22はカセットデツキの電源スィッチであり、この投入
によって種々の回路を動作状態又は動作可能状態とする
ものである。
Reference numeral 22 denotes a power switch for the cassette deck, which, when turned on, puts various circuits into an operating or operable state.

23はカセット装填検出スイッチであって、カセットが
テープ走行可能位置に装填されたときに閉成する位置に
設けられたマイクロスイッチである。
Reference numeral 23 denotes a cassette loading detection switch, which is a microswitch provided at a position that closes when the cassette is loaded in a position where the tape can run.

尚この実施例では電源スィッチ22と装填検出スイッチ
23とは図示が省略されている電源回路を介して直列に
接続され、両方のスイッチ22.23がオンになってA
ND出力が得られたときに次段のテープたるみ除去信号
発生回路24が動作を開始するようになっている。
In this embodiment, the power switch 22 and the loading detection switch 23 are connected in series via a power supply circuit (not shown), and both switches 22 and 23 are turned on and the A is turned on.
When the ND output is obtained, the tape slack removal signal generating circuit 24 at the next stage starts operating.

テープたるみ除去信号発生回路24は、前述の如く電源
スィッチ22の投入とカセット装填検出スイッチ23の
オンとに応答して第1のライン24aから第1のテープ
たるみ除去信号を発生し、ライン24bから第2のテー
プたるみ除去信号を発生する。
The tape slack removal signal generation circuit 24 generates a first tape slack removal signal from the first line 24a in response to turning on the power switch 22 and turning on the cassette loading detection switch 23 as described above, and generates a first tape slack removal signal from the line 24b. A second tape slack removal signal is generated.

第1のテープたるみ除去信号はテープたるみ除去駆動準
備信号に相当するものであり、第2のテープたるみ除去
信号は実際にテープを巻取り駆動する信号である。
The first tape slack removal signal corresponds to a tape slack removal drive preparation signal, and the second tape slack removal signal is a signal for actually winding and driving the tape.

この実施例ではテープたるみ検出部25から得られるテ
ープたるみ無し信号を伝達制御回路26を介してテープ
たるみ除去信号発生回路24に付与するように構成され
ているので、テープたるみ無し信号に応答して第1及び
第2のテープたるみ除去信号が消滅する。
In this embodiment, the tape slack removal signal generated from the tape slack detection section 25 is applied to the tape slack removal signal generation circuit 24 via the transmission control circuit 26. The first and second tape slack removal signals disappear.

但し、テープたるみ除去信号発生回路24はテープたる
み無し信号に無関係に、テープたるみ除去に必装な駆動
期間に近い期間に渡って第1及び第2のテープたるみ除
去信号を発生する機能も有しているので、テープたるみ
検出部25の故障やテープたるみ検出部25の切り離し
によってテープたるみ検出部25からテープたるみ無し
信号が得られなくなっても、テープたるみ除去駆動は所
定時間後に停止する。
However, the tape slack removal signal generation circuit 24 also has a function of generating the first and second tape slack removal signals over a period close to the driving period essential for tape slack removal, regardless of the tape slack removal signal. Therefore, even if no tape slack signal is obtained from the tape slack detection section 25 due to a failure of the tape slack detection section 25 or disconnection of the tape slack detection section 25, the tape slack removal drive is stopped after a predetermined time.

テープたるみ検出部25はテープたるみ除去駆動時の巻
取側リール軸3の回転の停止を検出することによってテ
ープ走行の停止即ちテープたるみ無しを検出するもので
ある。
The tape slack detection section 25 detects the stoppage of the rotation of the take-up reel shaft 3 during the tape slack removal drive, thereby detecting the stoppage of tape running, that is, the absence of tape slack.

伝達制御回路26はテープたるみ検出部25とテープた
るみ除去信号発生回路24との間をテープたるみ駆動開
始から一定時間のみ遮断する回路であり、テープたるみ
除去信号発生回路24から得られる第1のテープたるみ
除去信号に応答して一定時間のみ遮断動作をなすもので
ある。
The transmission control circuit 26 is a circuit that cuts off the connection between the tape slack detection section 25 and the tape slack removal signal generation circuit 24 for a certain period of time from the start of tape slack drive, and the transmission control circuit 26 is a circuit that interrupts the connection between the tape slack detection section 25 and the tape slack removal signal generation circuit 24 for a certain period of time from the start of tape slack drive. The cut-off operation is performed only for a certain period of time in response to the slack removal signal.

この回路が設けられていることによってテープたるみ除
去開始時に誤まったテープたるみ無し信号が伝達される
のが阻止され句テープ走行機構制御回路27は、テープ
たるみ除去信号発生回路24から第1及び第2のテープ
たるみ除去信号が発生していない期間には操作記憶部2
1の記憶出力に応答してテープ走行機構1を記憶内容に
対応したモードに動作させるようにテープ走行機構1を
制御し、テープたるみ除去信号発生回路24からテープ
たるみ除去信号が発生している期間には操作記憶部21
の記憶内容に対応したモードでテープ走行機構1が動作
するのを阻止すると共にテープたるみ除去信号に応答し
てテープ走行機構1をテープたるみ除去モードに動作さ
せるように構成されている。
By providing this circuit, it is possible to prevent an erroneous tape slack removal signal from being transmitted at the start of tape slack removal. During the period when the tape slack removal signal No. 2 is not generated, the operation storage section 2
1, the tape running mechanism 1 is controlled to operate in a mode corresponding to the stored content in response to the storage output of 1, and the tape slack removal signal is generated from the tape slack removal signal generation circuit 24. The operation storage unit 21
The tape transport mechanism 1 is configured to prevent the tape transport mechanism 1 from operating in a mode corresponding to the stored contents of the tape transport mechanism 1, and to operate the tape transport mechanism 1 in a tape slack removal mode in response to a tape slack removal signal.

同第1のテープ除去信号はテープ走行機構1がテープた
るみ除去モード以外で動作するのを阻止するために利用
され、第2のテープたるみ除去信号はテープ走行機構1
をテープたるみ除去モードで動作させるために利用され
る。
The first tape removal signal is used to prevent the tape transport mechanism 1 from operating in a mode other than tape slack removal mode, and the second tape slack removal signal is used to prevent the tape transport mechanism 1 from operating in a mode other than tape slack removal mode.
is used to operate in tape slack removal mode.

従って第2のテープたるみ除去信号がテープ走行機構制
御回路27に入力されると、この実施例の場合、テープ
走行機構1が早送りモードとほぼ同じテープたるみ除去
モードの動作となり、早送り用モータの付勢でプーリ1
1が右側のドラム5に圧接し、右側のドラム5が反時計
方向に回転し、たるんでいるテープの巻取りが行われる
Therefore, when the second tape slack removal signal is input to the tape transport mechanism control circuit 27, in this embodiment, the tape transport mechanism 1 operates in the tape slack removal mode, which is almost the same as the fast forward mode, and the fast forward motor is activated. pulley 1
1 comes into pressure contact with the right drum 5, the right drum 5 rotates counterclockwise, and the slack tape is wound up.

この時勿論、ブレーキ用プランジャソレノイド16も付
勢され、ブレーキ機構17による制動は解除される。
At this time, of course, the brake plunger solenoid 16 is also energized, and the braking by the brake mechanism 17 is released.

しかし、左側のドラム4はプランジャソレノイド18の
付勢によって作動するテープたるみ除去モード設定用ブ
レーキ機構19Gこよって制動される。
However, the left drum 4 is braked by the tape slack removal mode setting brake mechanism 19G, which is activated by the plunger solenoid 18.

従って左側のリール軸2及びこれを係合するリールが固
定された状態でテープは右側のリールに巻取られ、たる
みが吸収される。
Therefore, the tape is wound onto the right reel while the left reel shaft 2 and the reel that engages with it are fixed, and the slack is absorbed.

テープたるみ除去設定用プランジャソレノイド18を制
御する制動制御回路28は、テープたるみ除去信号発生
回路24から得られる第1のテープたる除去信号に応答
してプランジャソレノイド18に給電するように構成さ
れている。
The brake control circuit 28 that controls the tape slack removal setting plunger solenoid 18 is configured to supply power to the plunger solenoid 18 in response to a first tape slack removal signal obtained from the tape slack removal signal generation circuit 24. .

従ってテープのたるみが無くなれば、プランジャソレノ
イド18は非付勢となり、ブレーキ機構19は非制動状
態となる。
Therefore, when the tape is no longer slack, the plunger solenoid 18 is deenergized and the brake mechanism 19 is brought into a non-braking state.

次に、第1図をこ示したテープデツキの各部を更に詳し
く示す第2図について述べる。
Next, FIG. 2 will be described which shows each part of the tape deck shown in FIG. 1 in more detail.

この第2図において符号12.16.18.20〜28
で示す部分は第1図で同一符号で示す部分に略対応して
いる。
In this Figure 2, the numbers 12.16.18.20 to 28
The portions indicated by the dots approximately correspond to the portions indicated by the same reference numerals in FIG.

まず点線で囲んで示す操作部20は常開接点構成のプレ
イスイッチ20aと早送りスイッチ20bと巻戻しスイ
ッチ20Cとから成る。
First, the operating section 20 shown surrounded by a dotted line is composed of a play switch 20a, a fast forward switch 20b, and a rewind switch 20C, each of which has a normally open contact configuration.

夫夫のスイッチ20a、20b、20Cの一方の接点は
接地され、他方の接点は操作記憶部21を構成する夫々
のフリップフロップ21a、21b。
One contact of the husband's switches 20a, 20b, 20C is grounded, and the other contact is the flip-flop 21a, 21b that constitutes the operation storage section 21.

21cのセット端子Sに結合されている。It is coupled to the set terminal S of 21c.

夫々のフリップフロップ21a、21b、21Cのセッ
ト端子Sは抵抗を介して正のバイアス電源端子子Bにも
接続されているので、夫々の操作スイッチ20a、20
b、20cをオンにしてセット端子Sに接地レベルのセ
ット信号を付与したときに出力状態が反転し、操作した
ことが記憶される。
Since the set terminals S of the respective flip-flops 21a, 21b, 21C are also connected to the positive bias power supply terminal B via the resistor, the respective operation switches 20a, 20
When b and 20c are turned on and a ground level set signal is applied to the set terminal S, the output state is inverted and the operation is memorized.

即ちフリップフロップ21a、21b、21Cはいずれ
もセットされるとQ出力端子が低レベル状態となるよう
に構成されている。
That is, each of the flip-flops 21a, 21b, and 21C is configured so that when set, the Q output terminal becomes a low level state.

尚図示はされていないが、記録スイッチ及びこの操作を
記憶するフリップフロップも設けられている。
Although not shown, a recording switch and a flip-flop for storing this operation are also provided.

また停止スイッチ29も設けられ、これがオン操作され
ると夫々のフリップフロップ21a、21b、21C(
7)IJセット端子端子ダイオードを介して接地レベル
のリセット信号が付与され、フリップフロップ21a、
21b、21cはリセットされ、Q出力端子が低レベル
、Q出力端子が高レベルになる。
A stop switch 29 is also provided, and when this is turned on, the respective flip-flops 21a, 21b, 21C (
7) A ground level reset signal is applied via the IJ set terminal terminal diode, and the flip-flops 21a,
21b and 21c are reset, and the Q output terminal becomes low level and the Q output terminal becomes high level.

夫々のフリップフロップ21a、21b、21cのQ出
力端子はインバータとダイオードとを介して別のフリッ
プフロップのリセット端子に結合されているので、いず
れか1つのフリップフロップがセットされると残りのフ
リップフロップはリセットされる。
The Q output terminal of each flip-flop 21a, 21b, 21c is coupled to the reset terminal of another flip-flop via an inverter and a diode, so when any one flip-flop is set, the remaining flip-flops are will be reset.

点線で囲んで示すテープ走行機構制御回路27は、プレ
イ操作記憶用フリップフロップ21aに対応して設けら
れたプレイ制御用トランジスタQ17と、早送り操作用
フリップフロップ21bに対応して設けられた早送り制
御用トランジスタQ18と、巻戻し操作記憶用フリップ
フロップ21Cに対応して設けられた巻戻し制御用トラ
ンジスタQ19とを有する。
The tape running mechanism control circuit 27 shown surrounded by a dotted line includes a play control transistor Q17 provided corresponding to the play operation storage flip-flop 21a, and a fast-forward control transistor Q17 provided corresponding to the fast-forward operation flip-flop 21b. It has a transistor Q18 and a rewind control transistor Q19 provided corresponding to the rewind operation storage flip-flop 21C.

これ等のトランジスタQ17゜Q18 、 Ql9のベ
ースは夫々の抵抗R30、R31、R32を介して夫々
のフリップフロップ21a。
The bases of these transistors Q17, Q18 and Q19 are connected to the respective flip-flops 21a via respective resistors R30, R31 and R32.

21b、21cのQ出力端子に結合され、また夫夫のエ
ミッタは夫々接地され、夫々のコレクタは夫々の抵抗R
33,R34,R35を介して正のバイアス電源端子子
Bに夫々接続されている。
21b and 21c, the emitters of the husband and wife are respectively grounded, and the collectors of each are connected to the respective resistors R.
33, R34, and R35 to the positive bias power supply terminal B, respectively.

また夫々のベースとバイアス電源端子子Bとの間及び夫
々のベースと接地との間にベース抵抗が夫々接続されて
いる。
Furthermore, base resistors are connected between each base and the bias power supply terminal B and between each base and ground.

このため、フリップフロップ21a。21b、21Cが
セット状態でQ出立端子が低レベルのときには夫々のト
ランジスタQ1□、Q18゜Ql9がオフとなり、フリ
ップフロップ21a。
For this reason, the flip-flop 21a. When 21b and 21C are set and the Q output terminal is at a low level, the respective transistors Q1□, Q18°Ql9 are turned off, and the flip-flop 21a is turned off.

21b、21Cがリセット状態で互出力端子が高レベル
のときにはベースバイアス抵抗でバイアスされて夫々の
トランジスタQ1□、Q18.Ql、がオンになる。
When 21b, 21C are in a reset state and the mutual output terminals are at a high level, they are biased by the base bias resistors and the respective transistors Q1□, Q18. Ql is turned on.

プレイ制御用トランジスタQ1□のコレクタはプレイ制
御用スイッチ回路30のトランジスタのベース接続され
ているので、トランジスタQ1□がオフのときにスイッ
チ回路30はオンになり、スイッチ回路30と電源端子
子Bとの間に接続されたプレイ用プランジャソレノイド
12が付勢され、またスイッチ回路30と電源端子子B
との間に接続されたブレーキ用プランジャソレノイド1
6が付勢される。
Since the collector of the play control transistor Q1□ is connected to the base of the transistor of the play control switch circuit 30, the switch circuit 30 is turned on when the transistor Q1□ is off, and the switch circuit 30 and the power supply terminal B are connected. The play plunger solenoid 12 connected between the switching circuit 30 and the power terminal B is energized.
Brake plunger solenoid 1 connected between
6 is energized.

他方プレイ制御用トランジスタQ17ノヘースが高レベ
ルになることによってこのトランジスタQ1□がオンに
なれば、スイッチ回路30はオフになる。
On the other hand, if the transistor Q1□ is turned on due to the level of the play control transistor Q17 becoming high, the switch circuit 30 is turned off.

早送り制御用トランジスタQ18のコレクタはダイオー
ドD3を介して早送り制御用スイッチ回路31のトラン
ジスタのベースに接続されているので、このトランジス
タQ18がオフのときにスイッチ回路31がオンになり
、スイッチ回路31と電源端子子Bとの間にダイオード
D2を介して接続されたブレーキ用プランジャソレノイ
ド16が付勢され、またスイッチ回路31と電源端子子
Bとの間に接続された早送り用モータ32が付勢される
The collector of the fast-forward control transistor Q18 is connected to the base of the transistor of the fast-forward control switch circuit 31 via the diode D3, so when this transistor Q18 is off, the switch circuit 31 is turned on, and the switch circuit 31 and The brake plunger solenoid 16 connected to the power terminal B via the diode D2 is energized, and the fast forward motor 32 connected between the switch circuit 31 and the power terminal B is energized. Ru.

トランジスタQ18のベースが高レベルのときには、ト
ランジスタQ18はオンになり、スイッチ回路31はオ
フになる。
When the base of transistor Q18 is at a high level, transistor Q18 is turned on and switch circuit 31 is turned off.

逆方向早送り即ち巻戻し制御用トランジスタQ19のコ
レクタはダイオードD4を介して巻戻し用スイッチ回路
33のトランジスタのベースに接続されているので、ト
ランジスタQ1.がオフのときにスイッチ回路33がオ
ンになり、スイッチ回路33と電源端子子Bとの間のリ
レーコイル34が付勢さ札スイッチS1.S2が接点a
から接点すに切替えられる。
The collector of the reverse fast forward or rewind control transistor Q19 is connected to the base of the transistor of the rewind switch circuit 33 via the diode D4, so that the transistor Q1. is turned off, the switch circuit 33 is turned on, and the relay coil 34 between the switch circuit 33 and the power supply terminal B is energized. S2 is contact a
It can be switched from to contact point.

またトランジスタQ1.のコレクタはダイオードD4を
介して早送り用スイッチ回路31にも接続されているの
で、トランジスタQ1.がオフのとぎにスイッチ回路3
1がオン1こなり、ブレーキ用プランジャソレノイド1
6及び早送り用モーフ32が付勢される。
Also, transistor Q1. Since the collectors of transistors Q1 . switch circuit 3 when is off.
1 turns on, brake plunger solenoid 1
6 and fast forward morph 32 are activated.

従って、リレーコイル34はモータ32の極性切替のみ
に使用されている。
Therefore, the relay coil 34 is used only for switching the polarity of the motor 32.

尚早送り用モータ32は第1図に示したモータプーリ9
を回転するものであり、これが一方の方向に回転したと
きには回動杆(図示せず)に取付けられたプーリ11が
右側のドラム5に転接し、正方向早送り状態となり、他
方の方向に回転したときにはプーリ11が左側のドラム
4に転接して巻戻し状態となる。
The rapid feed motor 32 is the motor pulley 9 shown in FIG.
When this rotates in one direction, the pulley 11 attached to the rotating rod (not shown) rolls into contact with the drum 5 on the right side, resulting in a forward fast forward state, and when it rotates in the other direction. At times, the pulley 11 rolls into contact with the left drum 4 and enters a rewinding state.

交流電源端子35と直流電源回路36との間にデツキの
電源スィッチ22が設けられ、電源回路36の出力と接
地との間にカセット装填検出スイッチ23を介してキャ
プスタンモータ37が設けられている。
A deck power switch 22 is provided between the AC power terminal 35 and the DC power circuit 36, and a capstan motor 37 is provided between the output of the power circuit 36 and ground via a cassette loading detection switch 23. .

従って、電源スィッチ22の投入とカセットの装填をこ
よるスイッチ23の閉成との両方がなされると、キャプ
スタンモータ37が回転を開始し、第1図のキャプスタ
ン7及びフライホイール6が回転する。
Therefore, when both the power switch 22 is turned on and the switch 23 is closed, which prevents loading of the cassette, the capstan motor 37 starts rotating, causing the capstan 7 and flywheel 6 in FIG. do.

また装填検出スイッチ23の一端は抵抗を介してテープ
たるみ除去信号発生回路24におけるトランジスタQ1
のベースに接続されているので、電源スィッチ22と装
填検出スイッチ23との両方がオンになれば、トランジ
スタQ1がオンになる。
Further, one end of the loading detection switch 23 is connected to the transistor Q1 in the tape slack removal signal generation circuit 24 via a resistor.
Since the transistor Q1 is connected to the base of the transistor Q1, when both the power switch 22 and the loading detection switch 23 are turned on, the transistor Q1 is turned on.

即ち第3図Aに示すように例えば電源スィッチ22が先
行して11時点でオンになり、装填検出スイッチ23が
12時点でオンになれは、両者のAND出力によってト
ランジスタQ1は第3図Cに示すように12時点からオ
ンになる。
That is, as shown in FIG. 3A, for example, if the power switch 22 is turned on first at time 11 and the loading detection switch 23 is turned on at time 12, the AND output of the two switches transistor Q1 to the state shown in FIG. 3C. As shown, it turns on from point 12.

第3図では電源スィッチ22の投入がカセットの装填に
先行しているが、この逆の場合も同様な動作となる。
In FIG. 3, turning on the power switch 22 precedes loading of the cassette, but the same operation occurs in the reverse case.

トランジスタQ1がオンになると、このコレクタが低レ
ベル1こなるため、このコレクタがベース1こ接続され
ているトランジスタQ2及びトランジスタQ3がオフに
なる。
When the transistor Q1 is turned on, its collector becomes a low level 1, so that the transistors Q2 and Q3, to which the collector is connected to the base 1, are turned off.

トランジスタQ2のコレクタは抵抗R1を介して電源端
子子Bに接続され、エミッタは接地され、またコレクタ
は抵抗へを介してトランジスタQ8のベースに接続され
、且つ抵抗R3を介してトランジスタQ9のベースに接
続されているので、トランジスタQ1のオンに応答して
トランジスタQ2がオフになれは、次段のトランジスタ
Q8及びトランジスタQ、がオンをどなる。
The collector of the transistor Q2 is connected to the power supply terminal B through the resistor R1, the emitter is grounded, and the collector is connected to the base of the transistor Q8 through the resistor, and to the base of the transistor Q9 through the resistor R3. Since transistor Q2 is turned off in response to transistor Q1 being turned on, transistor Q8 and transistor Q in the next stage are turned on.

トランジスタQ8は正の電源ラインに直列に接続されて
いるので、後段のトランジスタQ3+Q4+Q5等の電
源スィッチのような働きをなす。
Since the transistor Q8 is connected in series to the positive power supply line, it functions like a power switch for the transistors Q3+Q4+Q5, etc. in the subsequent stage.

NPN l−ランジスタQ3のコレクタは抵抗R4を介
して電源に接続され、ベースにはバイアス抵抗が接続さ
れているので、トランジス夛Q1がオフの期間にはオン
になるが、トランジス Qlがオンになるとベースが低
レベルになってAフになり、そノコレクタが高レベル状
態になる。
The collector of NPN l-transistor Q3 is connected to the power supply via resistor R4, and the base is connected to a bias resistor, so it is turned on while transistor Q1 is off, but when transistor Ql is turned on, it is turned on. The base becomes low level and becomes Afu, and the collector becomes high level.

このため、トランジスタQ3のコレクタにダイ□オード
D、に介しして接続されたトランジスタQ、のコレクタ
も高レベルとなる。
Therefore, the collector of the transistor Q, which is connected to the collector of the transistor Q3 via the diode D, also becomes high level.

トランジスタQ3に並列に抵抗塩と抵抗R6とから成る
分圧回路が接続され、抵抗R5と抵抗R6との接続点に
コンデンサC1の一端が接続され、コンデンサC1の他
端は逆方向ダイオードD6を介して接地されていると共
に、ダイオードD7とを介してトランジスタQ4のベー
スに接続されているので、トランジスタQ3がオフにな
ると十B電源電圧が抵抗R41R51R6で分圧されて
コンデンサC1に供給され、コンデンサC1の出力段に
微分パルスが得られる。
A voltage divider circuit consisting of a resistor salt and a resistor R6 is connected in parallel to the transistor Q3, one end of the capacitor C1 is connected to the connection point between the resistors R5 and R6, and the other end of the capacitor C1 is connected through a reverse diode D6. is grounded and connected to the base of transistor Q4 via diode D7, so when transistor Q3 is turned off, the 10B power supply voltage is divided by resistor R41R51R6 and supplied to capacitor C1. A differential pulse is obtained at the output stage of.

ダイオード坊とコンデンサC2とから成るリップル除去
回路及び抵抗R7と抵抗R8とから成るベース回路を介
して一定時間幅の高レベル信)がトランジスタQ4のベ
ースに付与されると、トランジスタQ4はオンになる。
When a high level signal with a constant time width is applied to the base of transistor Q4 through a ripple removal circuit consisting of a diode and capacitor C2 and a base circuit consisting of resistors R7 and R8, transistor Q4 is turned on. .

トランジスタQ4のコレクタは抵抗R9を介して十B電
源ラインに接続され、また抵抗R1oを介して次段のト
ランジスタQ5のベースに接続されている。
The collector of the transistor Q4 is connected to the 10B power supply line via a resistor R9, and is also connected to the base of the next stage transistor Q5 via a resistor R1o.

またこのエミッタは次段のトランジスタQQ5’c/)
xミッタと共通に接続された後に抵抗R11を介して接
地され、トランジスタQ、のベースと接地ラインとの間
に抵抗R12が接続され、トランジスタQ5のコレクタ
と電源ラインとの間に抵抗R13が接続され、シュミッ
ト回路構成になっているので、トランジスタQ4がオン
になるとトランジスタQ5はオフになる。
Also, this emitter is the next stage transistor QQ5'c/)
After being connected in common with the Since it has a Schmitt circuit configuration, when transistor Q4 is turned on, transistor Q5 is turned off.

トランジスタQ5のコレクタは電源ラインに直列に接続
されたトランジスタQ5のベースニ抵抗R14を介して
接続されているので、トランジスタQ5がオフtこ転換
すると、トランジスタQ6がオンに転換する。
Since the collector of the transistor Q5 is connected to the power supply line through the base resistor R14, the transistor Q6 is turned on when the transistor Q5 is turned off.

またトランジスタQ5が微分パルスに応答してオフ状態
のときには、そのコレクタが高レベルであるから、その
コレクタとトランジスタQ9のコレクタとの間に接続さ
れたダイオードD8は順方向バイアス状態である。
Also, when transistor Q5 is off in response to the differential pulse, its collector is at a high level, so diode D8 connected between its collector and the collector of transistor Q9 is forward biased.

上述の如くトランジスタQ6がオンをどなれば、第1の
ライン24aから第1のテープたるみ除去信号が送出さ
れ、これがテープ走行機構制御回路27及び制動制御回
路28に供給される。
When the transistor Q6 turns on as described above, the first tape slack removal signal is sent from the first line 24a, and is supplied to the tape traveling mechanism control circuit 27 and the brake control circuit 28.

また第2のライン24bから第2のテープたるみ除去信
号を得るために、ライン24aと接地ラインとの間にダ
イオードD9を介しで接続された抵抗R15と抵抗R1
6とから成る分圧回路が設けられ、抵抗R15と抵抗R
16との接続点にコンデンサC3の一端が接続され、コ
ンデンサC3の他端はダイオードD1oと抵抗R17と
を介してトランジスタQ7のベースに接続され、またコ
ンデンサC3の他端と接地ラインとの間には逆方向にダ
イオードD11が接続され、ダイオードD10のカソー
ドと接地ラインとの間にはリップル除去用コンデンサC
4が接続され、トランジスタQ7のベースと接地ライン
との間に抵抗R17が接続されている。
In addition, in order to obtain a second tape slack removal signal from the second line 24b, a resistor R15 and a resistor R1 are connected between the line 24a and the ground line via a diode D9.
A voltage dividing circuit consisting of a resistor R15 and a resistor R15 is provided.
One end of capacitor C3 is connected to the connection point with 16, the other end of capacitor C3 is connected to the base of transistor Q7 via diode D1o and resistor R17, and there is a connection between the other end of capacitor C3 and the ground line. A diode D11 is connected in the opposite direction, and a ripple removal capacitor C is connected between the cathode of the diode D10 and the ground line.
A resistor R17 is connected between the base of the transistor Q7 and the ground line.

尚NPNトランジスタQ7はエミッタ接地されているの
でコンデンサC3に得られる微分パルスがこのベースに
印加されると、オン状態になり、そのコレクタは接地レ
ベルとなる。
Since the emitter of the NPN transistor Q7 is grounded, when the differential pulse obtained from the capacitor C3 is applied to its base, it turns on and its collector goes to the ground level.

尚この実施例ではコンデンサC1を含む第1の微分パル
ス幅はコンデンサC3を含む第2の微分回路から得られ
る第2の微分パルスの幅より大である。
In this embodiment, the width of the first differential pulse including capacitor C1 is greater than the width of the second differential pulse obtained from the second differential circuit including capacitor C3.

従って、トランジスタQ6がサイリスク(以下SCRと
呼ぶ)によって制御されないとすれば、トランジスタQ
は第3図りに示すように第1の期間T1のみオンになり
、トランジスタQ7は第3図Eに示すように第1の期間
T1より短かい第2の期間T2のみオンになるしかし、
トランジスタQ6がSCRで制御されているときには、
トランジスタQ6がオフになると略同時にトランジスタ
Q7もオンになる。
Therefore, if transistor Q6 is not controlled by SiRisk (hereinafter referred to as SCR), transistor Q
As shown in the third diagram, the transistor Q7 is turned on only for the first period T1, and the transistor Q7 is turned on only for the second period T2, which is shorter than the first period T1, as shown in FIG. 3E.
When transistor Q6 is controlled by SCR,
Almost simultaneously when transistor Q6 turns off, transistor Q7 also turns on.

トランジスタQ6の出力ラインである第1のラン24a
は点線で囲んで示す制動制御回路28のトランジスタQ
12のベースに抵抗R18を介して接続されている。
The first run 24a is the output line of transistor Q6.
is the transistor Q of the brake control circuit 28 shown surrounded by a dotted line.
12 via a resistor R18.

トランジスタQ1□はエミッタ接地されているので、ト
ランジスタQ6がオンの期間には同様にオンになる。
Since the emitter of transistor Q1□ is grounded, it is also turned on during the period when transistor Q6 is on.

このトランジスタQ12のエミッタと接地ラインとの間
には抵抗R19が接続され、トランジスタQ1□のエミ
ッタは次段のトランジスタQ13のベースに接続され、
トランジスタQ13のエミッタは接地され、トランジス
タQ13のコレクタと電源端子子Bとの間にはブレーキ
用プランジャソレノイド18とダイオードD12が接続
されているので、前段のトランジスタQ1□がオンにな
ると後段のトランジスタQ13もオンになり、ブレーキ
用プランジャソレノイド18が付勢される。
A resistor R19 is connected between the emitter of this transistor Q12 and the ground line, and the emitter of the transistor Q1□ is connected to the base of the next stage transistor Q13.
The emitter of the transistor Q13 is grounded, and the brake plunger solenoid 18 and the diode D12 are connected between the collector of the transistor Q13 and the power supply terminal B, so when the previous stage transistor Q1□ is turned on, the subsequent stage transistor Q13 is connected. is also turned on, and the brake plunger solenoid 18 is energized.

この結果、第1図で説明したようにブレーキ機構19が
作動し、供給側のドラム4が制動され、リール軸2が固
定される。
As a result, the brake mechanism 19 operates as described in FIG. 1, the supply side drum 4 is braked, and the reel shaft 2 is fixed.

第1のライン24aはダイオードD13と抵抗R20と
を介してプレイ制御用トランジスタQ17のベースにも
接続されている。
The first line 24a is also connected to the base of a play control transistor Q17 via a diode D13 and a resistor R20.

従ってトランジスタQ6がオンで第1のテープたるみ除
去信号が第1のライン24aから得られている期間には
、プレイ制御用トランジスタQ17はフリップフロップ
21Hの出力に無関係にオンになり、プレイ用スイッチ
回路30はオフになり、プレイモード阻止状態となる。
Therefore, during the period when the transistor Q6 is on and the first tape slack removal signal is obtained from the first line 24a, the play control transistor Q17 is turned on regardless of the output of the flip-flop 21H, and the play switch circuit 30 is turned off and the play mode is inhibited.

また第1のライン24aはダイオードD14と抵抗R2
1とを介して巻戻し制御用トランジスタQ19のベース
(こ接続されている。
Also, the first line 24a has a diode D14 and a resistor R2.
1 and the base of the rewind control transistor Q19.

このため第1のライン24aに第1のテープたるみ除去
信号が発生している時には、トランジスタQ19がオン
になり、巻戻し用スイッチ回路33はオフになる。
Therefore, when the first tape slack removal signal is generated on the first line 24a, the transistor Q19 is turned on and the rewinding switch circuit 33 is turned off.

従って巻戻しモード阻止状態が得られる。Therefore, a rewind mode inhibited state is obtained.

第1のライン24aはダイオードD15と抵抗R2□と
を介して、点線で囲んで示す伝達制御回路26にも接続
され、たるみ検出信号の制御に第1」用されているが、
これについては後で詳しく述べる。
The first line 24a is also connected to a transmission control circuit 26 shown enclosed by a dotted line via a diode D15 and a resistor R2□, and is used for controlling the slack detection signal.
This will be discussed in detail later.

第2のライン24bは早送り制御用トランジスタQ18
のベースに接続されている。
The second line 24b is a fast forward control transistor Q18.
connected to the base of.

このためトランジスタQ7がオン)こなって接地レベル
の第2のテープたるみ除去信号が第2のライン24bに
生じると、早送り制御用トランジスタQ18がフリップ
フロップ21bの出力1こ無関係にオフになって、早送
り用スイッチ回路31がオンになり、早送り用モータ3
2及びブレーキ用プランジャソレノイド16が付勢され
る。
Therefore, when the transistor Q7 is turned on) and a second tape slack removal signal at ground level is generated on the second line 24b, the fast-forward control transistor Q18 is turned off regardless of the output 1 of the flip-flop 21b. The fast-forward switch circuit 31 is turned on, and the fast-forward motor 3 is turned on.
2 and brake plunger solenoid 16 are energized.

これにより、早送りモードでのテープたるみ除去駆動が
開始する。
This starts the tape slack removal drive in the fast forward mode.

右リール軸3にはN極とS極とが所定の間隔で設けられ
た磁化38が結合され、磁石38が通過する近傍にホー
ル素子39が配置されているので、リール軸3の回転を
ホール素子39で検出することが出来る。
The right reel shaft 3 is coupled with a magnetization 38 in which an N pole and an S pole are provided at a predetermined interval, and a Hall element 39 is arranged in the vicinity where the magnet 38 passes. It can be detected by element 39.

即ち左リール軸2を固定して右リール軸3を早送りモー
ドでテープたるみ除去駆動し、テープたるみが吸収され
ている期間は右リール軸3が回転するので、磁化38も
回転し、ホール素子39によってテープにたるみが生じ
ていることが検知される。
That is, the left reel shaft 2 is fixed and the right reel shaft 3 is driven to remove tape slack in a fast forward mode, and while the tape slack is being absorbed, the right reel shaft 3 rotates, so the magnetization 38 also rotates, and the Hall element 39 It is detected that the tape is slack.

そして、テープたるみが無くなって右リール軸3の回転
が停止すれば、磁石ホール素子39の出力電圧が変化し
なくなり、テープたるみ無し信号が得られる。
Then, when the tape slack disappears and the rotation of the right reel shaft 3 stops, the output voltage of the magnetic Hall element 39 stops changing, and a tape slack-free signal is obtained.

尚この実施例ではテープ終端検出にもホール素子39を
利用しているので、テープ終端検出回路40が接続され
、これによってテープ終端が検出されると、フリップフ
ロップ21a、21b、21cにリセット信号されるよ
うに構成されている。
In this embodiment, since the Hall element 39 is also used to detect the end of the tape, a tape end detection circuit 40 is connected, and when the end of the tape is detected, a reset signal is sent to the flip-flops 21a, 21b, and 21c. It is configured to

ホール素子39の両端は差動増幅器を構成する一対のト
ランジスタQ141 Q15のベースに夫々接続されて
いる。
Both ends of the Hall element 39 are connected to the bases of a pair of transistors Q141 and Q15, respectively, forming a differential amplifier.

一対のトランジスタQ14.Q15のエミッタは共通に
接続されて抵抗R23を介して接地され、トランジスタ
Q1.のコレクタと電源端子子Bとの間には負荷抵抗R
24が接続され、またトランジスタQ15のコレクタは
コンデンサC5を介してトランジスタQ16のベースに
接続され、トランジスタQ16のベースと接地ラインと
の間にダイオードD15と抵抗R25とが接続され、ト
ランジスタQ16のコレクタと電源端子子Bとの間に抵
抗R26が接続されているので、右リール軸3及び磁石
38の回転でホール素子39の出力電圧が変化している
期間(テープにたるみが生じている期間)には、交流的
に変化するホール素子39の出力に対応した信号がコン
デンサC5を通過し、トランジスタQ16のベース電位
の変動が生じ、トランジスタQ16はオンとオフとを繰
返す。
A pair of transistors Q14. The emitters of Q15 are commonly connected to ground through a resistor R23, and the emitters of transistors Q1. There is a load resistance R between the collector of
24 is connected, and the collector of transistor Q15 is connected to the base of transistor Q16 via capacitor C5. A diode D15 and a resistor R25 are connected between the base of transistor Q16 and the ground line. Since the resistor R26 is connected between the power supply terminal B and the right reel shaft 3 and the magnet 38, the output voltage of the Hall element 39 is changing (during the period when the tape is slack). A signal corresponding to the output of the Hall element 39 that changes AC passes through the capacitor C5, and the base potential of the transistor Q16 changes, causing the transistor Q16 to repeatedly turn on and off.

他方、テープのたるみが吸収され、リール軸3及び磁石
38が回転しなくなると、ホール素子39の出力電圧も
変化しなくなり、コンデンサC5で直流は阻止され、ト
ランジスタQ16はオフ状態に保たれる。
On the other hand, when the tape slack is absorbed and the reel shaft 3 and magnet 38 stop rotating, the output voltage of the Hall element 39 also stops changing, the direct current is blocked by the capacitor C5, and the transistor Q16 is kept in an off state.

トランジスタQ16のコレクタと接地ラインとの間には
抵抗R2□を介してコンデンサC6が接続されている。
A capacitor C6 is connected between the collector of the transistor Q16 and the ground line via a resistor R2□.

またコンデンサC6と抵抗R27との接続点とSCRの
ゲートとの間にツェナーダイオードZDが接続されてい
る。
Furthermore, a Zener diode ZD is connected between the connection point between the capacitor C6 and the resistor R27 and the gate of the SCR.

このような回路において、トランジスタQ1.がオン・
オフを繰返しているとコンデンサC6の充電電圧はツェ
ナーダイオードZDが導通になるレベルまでは上昇しな
い。
In such a circuit, transistor Q1. is on/
If the capacitor C6 is repeatedly turned off, the charging voltage of the capacitor C6 does not rise to the level at which the Zener diode ZD becomes conductive.

即ち。ト′1ランジスタQ16のオフの期間にコンデン
サC6がある程度充電されても、トランジスタQ16の
オン期間に抵抗R2□とトランジスタQ16とから成る
回路で放電し、コンデンサC6の充電電圧は上昇しない
That is. Even if capacitor C6 is charged to some extent while transistor Q16 is off, it is discharged in the circuit consisting of resistor R2□ and transistor Q16 while transistor Q16 is on, and the charging voltage of capacitor C6 does not rise.

ところが、テープのたるみが吸収され、ホール素子39
の出力電圧の変化がなくなり、トランジスタQ16がオ
フに保持されると、コンデンサC6は充電され続け、つ
いにツェナーダイオードZDが導通し、SCRがオン状
態をどなる。
However, the slack in the tape is absorbed and the Hall element 39
When there is no change in the output voltage of transistor Q16 and transistor Q16 is held off, capacitor C6 continues to be charged until Zener diode ZD becomes conductive and SCR turns on.

第3図Iに示す如<1.時点でSCRのゲート信号が付
与され、SCRがオンになると、トランジスタQ6のベ
ースが抵抗R14、ダイオードD8、トランジスタQ0
、SCRの回路で低レベルになり、トランジスタQ61
.Cオフに転換する。
As shown in FIG. 3I <1. When the gate signal of the SCR is applied at the time and the SCR is turned on, the base of the transistor Q6 is connected to the resistor R14, the diode D8, and the transistor Q0.
, becomes low level in the SCR circuit, and the transistor Q61
.. Convert to C off.

この時、トランジスタQ3のコレクタも低レベルになる
ので、第1の微分パルスも消滅し、トランジスタQ6は
確実にオフになる。
At this time, since the collector of the transistor Q3 also becomes low level, the first differential pulse also disappears, and the transistor Q6 is surely turned off.

トランジスタQ6がオフになるとトランジスタQ7もオ
フになり、第1のライフ24aから得られていた高レベ
ルの第1のテープたるみ除去信号及び第2のライン24
bから得うしていた低レベルの第2のテープたるみ除去
信号が消滅する。
When transistor Q6 is turned off, transistor Q7 is also turned off, and the high level of the first tape slack removal signal obtained from the first line 24a and the second line 24
The low level second tape slack removal signal obtained from signal b disappears.

この結果、ブレーキ用プランジャソレノイド18が非付
勢になり、ブレーキ機構19による制動が解除され、ま
たプレイ制御用トランジスタQ1□及び巻戻し制御用ト
ランジスタQ19を強制的にオンしている状態が解除さ
れる。
As a result, the brake plunger solenoid 18 is deenergized, the braking by the brake mechanism 19 is released, and the state where the play control transistor Q1□ and the rewind control transistor Q19 are forcibly turned on is released. Ru.

更にまた第2のライン24bが高レベルになること(こ
よって早送り制御用トランジスタQ13がオンをどなり
、スイッチ回路31がオフに転換し、早送り用モータ3
2及びブレーキ用プランジャソレノイド16が非付勢と
なり、テープの巻取り駆動即ちテープたるみ除去駆動は
終了する。
Furthermore, the second line 24b goes to a high level (thus, the fast-forward control transistor Q13 turns on, the switch circuit 31 turns off, and the fast-forward motor 3
2 and the brake plunger solenoid 16 are deenergized, and the tape winding drive, that is, the tape slack removal drive ends.

ところで、電源スィッチ22及びカセット装填検出スイ
ッチ23がオンになってもリール軸3及び磁石33が直
ちに回転を開始せず、少し遅れて回転するので、この遅
れによる回転停止とテープたるみ除去後の回転停止とを
区別する必要がある。
By the way, even when the power switch 22 and the cassette loading detection switch 23 are turned on, the reel shaft 3 and the magnet 33 do not start rotating immediately, but rotate after a little delay, so the rotation stops due to this delay and the rotation after tape slack is removed. It is necessary to distinguish between stopping and stopping.

そこで、第1のライン24aがダイオードD15と抵抗
R2□とダイオードD1□とを介してトランジスタQ1
oのベースに接続され、ダイオードD1□のアノード側
ラインと接地ラインとの間に遅延用コンデンサC7と抵
抗R28とが接続され、トランジスタQ1oのエミッタ
は接地され、コレクタは抵抗馬。
Therefore, the first line 24a is connected to the transistor Q1 via the diode D15, the resistor R2□, and the diode D1□.
A delay capacitor C7 and a resistor R28 are connected between the anode side line of the diode D1□ and the ground line, the emitter of the transistor Q1o is grounded, and the collector is a resistor.

を介して電源端子子Bに接続されていると共に、トラン
ジスタQ1oのベースに接続され、トランジスタQ1o
は抵抗R2□とコンデンサC6との直列回路に並列接続
されている。
is connected to the power supply terminal B via
is connected in parallel to the series circuit of resistor R2□ and capacitor C6.

この結果、第1のライン24aから第1のテープたるみ
除去信号が送出されても、直ちにトランジスタQIOが
オンにならず、またトランジスタQ1、が直ちにオフに
ならず、遅延用コンデンサC7がトランジスタQIOを
オンにすることが可能なレベルに充電された後にトラン
ジスタQ1.がオンになり、トランジスタQ1、がオフ
になる。
As a result, even when the first tape slack removal signal is sent from the first line 24a, the transistor QIO is not turned on immediately, the transistor Q1 is not turned off immediately, and the delay capacitor C7 is connected to the transistor QIO. After being charged to a level where it can be turned on, transistor Q1. is turned on, and transistor Q1 is turned off.

トランジスタQ11は十B電源の投入と同時に抵抗R2
9を介してオンにされているのでトランジスタQ1.で
制御されて第3図Hに示す如<t3時点でオフに転換す
るまではコンデンサC6の充電を阻止する。
Transistor Q11 is connected to resistor R2 at the same time as the 10B power is turned on.
Since transistor Q1.9 is turned on via Q1. The charging of the capacitor C6 is prevented until the capacitor C6 is turned off at time t3 as shown in FIG. 3H.

このためt3時点以前にトランジスタQ16がオン・オ
刀こ保たれ、コンデンサC6の放電回路をトランジスタ
Q16で遮断していても、コンデンサC6の充電は行わ
れず、t3以後から充電が開始する。
Therefore, even if the transistor Q16 is kept on before time t3 and the discharge circuit of the capacitor C6 is cut off by the transistor Q16, the capacitor C6 is not charged, and charging starts after t3.

従って、t2〜t3期間はテープ巻取機構の立上り時間
以上に設定されている。
Therefore, the period t2 to t3 is set to be longer than the start-up time of the tape winding mechanism.

尚トランジスタQ1.による伝達阻止はテープにたるみ
が最初から無い場合にも当然中じる。
Note that the transistor Q1. Of course, the prevention of transmission due to this will also occur even if there is no slack in the tape from the beginning.

第1のライン24aの第1のテープたるみ除去信号が第
3図の14時点で消滅すると、コンデンサC7による遅
れ時間後にトランジスタQIOはオフになり、トランジ
スタQllがオンになる。
When the first tape slack removal signal on the first line 24a disappears at time 14 in FIG. 3, transistor QIO turns off and transistor Qll turns on after a delay time due to capacitor C7.

このためSCRのゲート信号もこの時点で消滅する。Therefore, the SCR gate signal also disappears at this point.

しかし、SCRには保持電流以上の電流が流れているの
で、オンが保持される。
However, since a current higher than the holding current flows through the SCR, it is kept on.

上述から明らかなように、このテープデツキにおいては
、カセットを装填して電源スィッチ22を投入するか、
電源スィッチ22を投入してカセットを装填すると、テ
ープたるみ除去モードが自動的に得られ、テープのたる
みが吸収される。
As is clear from the above, in this tape deck, either the cassette is loaded and the power switch 22 is turned on, or
When the power switch 22 is turned on and a cassette is loaded, the tape slack removal mode is automatically obtained and the tape slack is absorbed.

従ってテープのたるみのない状態で記録又は再生を開始
することが可能になり、最初から良質な記録又は再生が
可能になる。
Therefore, it is possible to start recording or playback without tape slack, and high-quality recording or playback is possible from the beginning.

またテープたるみ除去駆動している期間にはトランジス
タQ17.Q19が第1ライン24aの出力によって制
御され、プレイモード及び巻戻しモードが禁止された状
態になるので、テープたるみ除去期間中に別のモードに
転換することがない。
Also, during the tape slack removal driving period, the transistor Q17. Since Q19 is controlled by the output of the first line 24a and the play mode and rewind mode are prohibited, there is no switching to another mode during the tape slack removal period.

このため、テープのたるみを完全に除去した後に記録又
は再生を開始することができる。
Therefore, recording or playback can be started after the tape slack is completely removed.

またテープたるみ除去モードのときに作動するブレーキ
機構19を設け、テープたるみ除去モードのときには供
給側リール軸2を固定し、巻取側リール軸3を駆動する
ので、テープのたるみ除去を安定した状態に行うことが
可能になり、更にテープの位置変化を防ぐことも可能に
なる。
In addition, a brake mechanism 19 is provided that operates in the tape slack removal mode, and in the tape slack removal mode, the supply side reel shaft 2 is fixed and the take-up side reel shaft 3 is driven, so that the tape slack can be removed in a stable state. In addition, it is possible to prevent the tape from changing its position.

またテープたるみ検出部25が故障した場合、又は必要
に応じてスイッチSを開放し、テープたるみ検出出力に
テープたるみ除去信号発生回路24が応答しないように
した場合には、コンデンサC1を含む第1の微分回路に
基づいてトランジスタQ6が第3図りに示すT1期間オ
ンになり、またコンデンサC3を含む第2の微分回路に
基づいてトランジスタQ7がT1より僅かに短かいT2
期間オンになる。
Furthermore, if the tape slack detection section 25 fails, or if the switch S is opened as necessary so that the tape slack removal signal generation circuit 24 does not respond to the tape slack detection output, the first Transistor Q6 is turned on for a period of T1 shown in the third diagram based on the differentiating circuit of FIG.
Turns on for a period.

そして、このT1期間及びT2期間は通常のテープたる
み除去に必要な最大期間に設定されているので、テープ
たるみ検出に無関係にテープたるみ除去駆動をなすこと
が出来る。
Since the T1 period and the T2 period are set to the maximum periods necessary for normal tape slack removal, the tape slack removal drive can be performed regardless of tape slack detection.

またT1〉T2であるからテープたるみ除去のために早
送り用モータ32が付勢されている間lこブレーキ機構
19による制御は解除されず、無用にテープが走行する
ことはない。
Further, since T1>T2, the control by the latch brake mechanism 19 is not released while the fast-forwarding motor 32 is energized to remove tape slack, and the tape does not run unnecessarily.

またこの装置では、プレイ用フリップフロップ21a及
び、巻戻し用フリップフロップ21Cの出力段のプレイ
制御用トランジスタQ1□及び巻戻し制御用トランジス
タQ1.がテープたるみ除去信号に応答して、プレイ及
び巻戻し阻止状態となり、早送り制御用トランジスタQ
18がテープたるみ除去モードを得るように動作するの
で、テープたるみ除去モード以外のモードに誤まって転
換される恐れが無いばかりではなく、テープたるみ除去
モード中に次のモードの設定が可能である。
Further, in this device, the play control transistor Q1□ and the rewind control transistor Q1. responds to the tape slack removal signal, enters the play and rewind inhibiting state, and the fast forward control transistor Q
18 operates to obtain the tape slack removal mode, not only is there no risk of switching to a mode other than the tape slack removal mode by mistake, but the next mode can be set during the tape slack removal mode. .

例えば、テープたるみ除去モード中にプレイスイッチ2
0aを操作すると、フリップフロップ21aがセットさ
れ、これが保持される。
For example, when the play switch 2 is in the tape slack removal mode,
When 0a is operated, flip-flop 21a is set and held.

これによりフリップフロップ21aの真出力端子が低レ
ベルになるが、抵抗R30が接続されているので、第1
のライン24aの高レベル信号がこれに打ち勝ってトラ
ンジスタQ1□をオンにし、トランジスタQ1□が真出
力に応答するのを阻止する。
As a result, the true output terminal of the flip-flop 21a becomes low level, but since the resistor R30 is connected, the first
A high level signal on line 24a overcomes this, turning on transistor Q1□ and preventing it from responding to a true output.

このため、テープたるみ除去モード中にプレイ操作に応
答してプレイモードになることはない。
Therefore, the play mode is not set in response to a play operation during the tape slack removal mode.

しかし、テープたるみ除去モードが終了し、トランジス
タQ1□のベースに高レベルのテープたるみ除去信号が
付与されなくなる□と、既(こフリップソロツブ21a
fこ操作が記憶されているので、真出力端子の低レベル
出力によってトランジスタQ1□はオフに転換し、プレ
イモードとなる。
However, when the tape slack removal mode ends and the high level tape slack removal signal is no longer applied to the base of the transistor Q1□,
Since the f operation is stored, the transistor Q1□ is turned off by the low level output from the true output terminal, and enters the play mode.

従ってテープたるみ除去モードを設けたにも拘らず、プ
レイ状態を比較的早く得ることが出来る。
Therefore, even though the tape slack removal mode is provided, the play state can be obtained relatively quickly.

またテープたるみ除去モードの有無に拘らず、モード設
定を行うことが可能であるので。
Also, it is possible to set the mode regardless of whether or not the tape slack removal mode is used.

操作性が悪くならない。Operability does not deteriorate.

今、プレイモードの設定ついて述べたが、記録又は早送
り又は巻戻しモードの設定時も同様の動作となる。
Although the setting of the play mode has been described above, the same operation occurs when setting the recording, fast-forwarding, or rewinding mode.

またテープたるみ検出部25が設けられているので、テ
ープに最初からたるみがない場合又はたるみが少ない場
合には、たるみがないことの検出に基づいてテープたる
み除去モードを停止することが出来る。
Furthermore, since the tape slack detection section 25 is provided, if there is no slack in the tape from the beginning or if there is little slack, the tape slack removal mode can be stopped based on the detection that there is no slack.

従ってテープたるみ除去モード期間を極力短かくするこ
とができる。
Therefore, the tape slack removal mode period can be made as short as possible.

またこの装置では第1のテープたるみ除去信号によって
テープたるみ検出の出力の伝送を制御しテープたるみ除
去モードの立上りの一定時間はテープたるみ検出信号が
伝達されないようになっているので、確実にテープたる
み除去の完了を検出することができる。
In addition, in this device, the transmission of the tape slack detection output is controlled by the first tape slack removal signal, and the tape slack detection signal is not transmitted for a certain period of time when the tape slack removal mode starts, so that the tape slack is reliably removed. Completion of removal can be detected.

また伝達制御回路26は第1のテープたるみ除去信号に
よって制御されるように構成されているので、テープた
るみ除去モードの立上りに正確に同期してたるみ検出出
力の伝達を一定時間阻止することが出来る。
Furthermore, since the transmission control circuit 26 is configured to be controlled by the first tape slack removal signal, it is possible to prevent the transmission of the slack detection output for a certain period of time in precise synchronization with the rise of the tape slack removal mode. .

またテープたるみ除去完了後にも伝達制御回路36が作
動し、これによって一定時間のみSCRにゲート信号が
付与されるように構成されているので、SCRに必要以
上にゲート信号が供給されることが制限されている。
In addition, the transmission control circuit 36 operates even after tape slack removal is completed, and as a result, the gate signal is applied to the SCR only for a certain period of time, thereby restricting the supply of the gate signal to the SCR more than necessary. has been done.

以上、本発明の1実施例について述べたが、本発明は上
述の実施例に限定されるものではなく、更に変形可能な
ものである。
Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment and can be further modified.

例えば、コンデンサC1を含む微分回路で決定される期
間T1及びコンデンサC3を含む微分回路で決定される
期間T2を変えることができるようにしてもよい。
For example, it may be possible to change the period T1 determined by the differentiating circuit including the capacitor C1 and the period T2 determined by the differentiating circuit including the capacitor C3.

またリールにおけるテープ巻径を検出する装置を設け、
テープ巻径に応じて第3図の期間T1.T2を最高値に
変えるようにしてもよい。
In addition, a device is installed to detect the tape winding diameter on the reel.
The period T1 in FIG. 3 depends on the tape winding diameter. It is also possible to change T2 to the highest value.

また実施例では電源スィッチ22とカセット装填検出ス
イッチ23とを実質的に直列に接続した後にキャプスタ
ンモータ37を接続し、電源投入のみではキャプスタン
モータ37が回転しないようになし、キャプスタンモー
タ37の不安な回転を極力抑えているが、場合によって
はキャプスタンモータ37を別な所に接続してもよい。
Further, in the embodiment, the capstan motor 37 is connected after the power switch 22 and the cassette loading detection switch 23 are connected substantially in series, so that the capstan motor 37 does not rotate only when the power is turned on. Although the unstable rotation of the capstan motor 37 is suppressed as much as possible, the capstan motor 37 may be connected elsewhere depending on the case.

また電源スィッチ22とカセット装填検出スイッチ23
とを直列に接続せずに、2入力AND回路の夫々の入力
回路にスイッチ22.23を設けてもよい。
Also, a power switch 22 and a cassette loading detection switch 23
The switches 22 and 23 may be provided in each input circuit of the two-input AND circuit without connecting them in series.

また実施例は2モ一タ形式のテープデツキに構成されて
いるが、3モータ又は1モ一タ形式等のテープデツキ又
はテープレコーダにも通用可能である。
Further, although the embodiment is configured for a two-motor type tape deck, it can also be applied to a three-motor or one-motor type tape deck or tape recorder.

またテープたるみ検出をリール軸の回転に基づかずをこ
、リール駆動用モータの電流変化等で検出してもよいし
、テープ走行の有無に基づいて直接に検出してもよいし
、テープテンションに基づいて検出してもよい。
In addition, tape slack may be detected not based on the rotation of the reel shaft, but may also be detected based on changes in the current of the reel drive motor, directly based on the presence or absence of tape running, or based on tape tension. It may also be detected based on.

また実施例では早送り機構を利用してテープたるみ除去
を行っているが、磁気ヘッドを磁気テープ(こ摺着させ
ずに、ピンチローラをキャプスタンに転接させ、キャプ
スタン駆動でテープたるみ除去を行ってもよい。
In addition, in the embodiment, tape slack is removed using a fast-forwarding mechanism, but instead of sliding the magnetic head onto the magnetic tape, the pinch roller is brought into contact with the capstan, and the tape slack is removed by driving the capstan. You may go.

また早送りモードを利用してテープたるみ除去をする場
合にリール駆動の強さをテープたるみ除去に適したよう
に切替えてもよい。
Furthermore, when tape slack is removed using the fast forward mode, the strength of the reel drive may be changed to suit the tape slack removal.

また実施例では巻取側リールの駆動によってテープのた
るみを吸収しているが、供給側リールの駆動によってテ
ープのたるみを吸収してもよい。
Further, in the embodiment, the slack of the tape is absorbed by driving the take-up reel, but the slack of the tape may be absorbed by driving the supply reel.

またカセット装填検出は機械的にマイクロスイッチを閉
成することによらず、光電的、電磁的等の別の手段で行
ってもよい。
Further, the detection of loading of the cassette may be performed not by mechanically closing a microswitch but by other means such as photoelectric or electromagnetic.

また一方のリールを固定するために独立したブレーキ機
構19を設けずに、通常のブレーキ機構17をリール軸
毎に分割し、これによって一方のリール軸を制動しても
よい。
Furthermore, instead of providing an independent brake mechanism 19 for fixing one reel, the normal brake mechanism 17 may be divided for each reel shaft, thereby braking one reel shaft.

また3モ一タ方式であって一対のリールモータを有する
場合には一方のリール軸をリールモータによって電磁的
に制動してもよい。
Further, in the case of a three-motor system having a pair of reel motors, one reel shaft may be electromagnetically braked by the reel motor.

また実施例ではトランジスタQ1□+ Ql、 p Q
l。
In addition, in the embodiment, the transistor Q1□+Ql, p Q
l.

がオフの時にスイッチ回路30,31.33がオンにな
るよう1こ構成されているが、オンのときにスイッチ回
路30,31.33がオンになるように構成してもよい
Although the switch circuits 30, 31.33 are configured to be turned on when the switch is off, the switch circuits 30, 31.33 may be configured to be turned on when the switch is on.

また実施例のトランジスタQ1□、Q18.Ql、をフ
リップソロツブに置き換え、電源スイ、ツチ22と装填
検出スイッチ23との両方のオンに応答してQl、の代
りのフリップフロップがセットされてスイッチ回路31
がオン(こなり、Q1□及びQl9の代りをこフリップ
フロップにはテープたるみ除去中リセット信号(禁止信
号)が付与され続けられるようにしてもよい。
Also, the transistors Q1□, Q18. Ql is replaced with a flip-flop, and in response to turning on both the power switch 22 and the load detection switch 23, the flip-flop in place of Ql is set, and the switch circuit 31
may be turned on (instead of Q1□ and Ql9), a reset signal (inhibition signal) may continue to be applied to the flip-flops during tape slack removal.

また電源スィッチ22を特別に設けずに、電源プラグを
電源スイッチ代りにするものにも適用可能である。
Further, it is also applicable to a device in which a power plug is used instead of a power switch without providing a special power switch 22.

また第1のライン24aをトランジスタQ17゜Q19
のベースに接続し、第2のライン24bをトランジスタ
Q18のベースに接続する代りに、例えばフリップフロ
ップ21a、21Cとスイッチ回路30.33との間に
更にスイッチを設け、該スイッチを第1のライン24a
の第1のテープたるみ除去信号に応答して開放するよう
に構成し、フリップフロップ21a、21cの記憶内容
をこスイッチ回路30.33が応答しないようになして
もよい。
Also, the first line 24a is connected to the transistor Q17゜Q19.
Instead of connecting the second line 24b to the base of the transistor Q18, a further switch is provided, for example between the flip-flops 21a, 21C and the switch circuit 30.33, and the switch is connected to the first line 24b. 24a
The switch circuits 30 and 33 may be configured to open in response to the first tape slack removal signal of the flip-flops 21a and 21c so that the switch circuits 30 and 33 do not respond to the stored contents of the flip-flops 21a and 21c.

この場合においては第2のライン24bをトランジスタ
Q18のベースに接続する代りに、テープたるみ除去開
始に同期してフリップフロップ21bにセット信号を付
与し、テープたるみ除去終了に同期してフリップフロッ
プ21bにリセット信号を付与するようにしてもよい。
In this case, instead of connecting the second line 24b to the base of the transistor Q18, a set signal is applied to the flip-flop 21b in synchronization with the start of tape slack removal, and a set signal is applied to the flip-flop 21b in synchronization with the completion of tape slack removal. A reset signal may also be provided.

またテープたるみ除去駆動の開始及び終了の制御をトラ
ンジスタQ18で行う代りに、テープたるみ除去駆動開
始に同期して早送り用フリップフロップ21bにセット
信号を付与し、別のフリップフロップ21a、21Cに
はリセット信号を付与し、テープたるみ除去終了に同期
してフリップフロップ21bにリセット信号を付与する
ようにしてもよい。
Also, instead of controlling the start and end of the tape slack removal drive using the transistor Q18, a set signal is given to the fast-forward flip-flop 21b in synchronization with the start of the tape slack removal drive, and a reset signal is applied to the other flip-flops 21a and 21C. Alternatively, a reset signal may be applied to the flip-flop 21b in synchronization with the completion of tape slack removal.

この場合には、実施例において操作記憶部21としてテ
ープ走行機構制御回路27から区別して示されているフ
リップフロップ21a。
In this case, a flip-flop 21a is shown as the operation storage section 21 in the embodiment to be distinguished from the tape traveling mechanism control circuit 27.

21b、21cもテープ走行機構制御回路の一部となる
21b and 21c also become part of the tape traveling mechanism control circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の1実施例に係わるテープデツキを一部
省略して説明的に示すブロック図、第2図は第1図のテ
ープデツキの具体的回路図、第3図は第1図のA〜1点
の状態を示すタイムチャートである。 尚図面に用いられている符号において、1はテープ走行
機構、2,3はリール軸、4,5はドラム、7はキャプ
スタン、12はプレイ用プランジャソレノイド、16は
ブレーキ用プランジャソレノイド、17はブレーキ機構
、18はテープたるみ除去モード設定用プランジャソレ
ノイド、19はテープたるみ除去モード設定用ブレーキ
機構、20は操作部、21は操作記憶部、21a、21
b。 21Cはフリップフロップ、22は電源スィッチ、23
はカセット装填検出スイッチ、24はテープたるみ除去
信号発生回路、25はテープたるみ検出部、26は制御
回路、2Tはテープ走行機構制御回路、28は制動制御
回路である。
FIG. 1 is a block diagram illustrating a tape deck according to an embodiment of the present invention with some parts omitted, FIG. 2 is a specific circuit diagram of the tape deck of FIG. 1, and FIG. It is a time chart showing the state of ~1 point. In the symbols used in the drawings, 1 is a tape running mechanism, 2 and 3 are reel shafts, 4 and 5 are drums, 7 is a capstan, 12 is a play plunger solenoid, 16 is a brake plunger solenoid, and 17 is a A brake mechanism, 18 is a plunger solenoid for setting the tape slack removal mode, 19 is a brake mechanism for setting the tape slack removal mode, 20 is an operation section, 21 is an operation storage section, 21a, 21
b. 21C is a flip-flop, 22 is a power switch, 23
24 is a tape slack removal signal generation circuit, 25 is a tape slack detection section, 26 is a control circuit, 2T is a tape traveling mechanism control circuit, and 28 is a brake control circuit.

Claims (1)

【特許請求の範囲】 1 カセットのテープを一対のリール間で走行させるた
めのテープ走行機構と、 前記カセットのテープ走行可能位置への装填を検出する
装填検出スイッチと、 電源スィッチ及び前記装填検出スイッチに直接又は間接
的に結合され、前記電源スィッチ及び前記装填検出スイ
ッチの両方の作動に応答してテープたるみ除去に必要な
時間幅又は該必要な時間幅よりも僅かに大きい時間幅の
第1のテープたるみ除去信号及び第2のテープたるみ除
去信号を発生するテープたるみ除去信号発生回路と、 前記テープたるみ除去信号発生回路の出力に電気的に結
合され、前記第1のテープたるみ除去信号に応答して前
記カセット内の一方のリールに制動を付与する制動装置
と、 前記テープたるみ除去信号発生回路の出力に結合され、
前記第2のテープたるみ除去信号に応答して前記カセッ
ト内の他方のリールをテープ巻取り方向に駆動すると共
に、前記第1のテープたるみ除去信号に応答して前記テ
ープ走行機構がテープたるみ除去駆動以外のモードで動
作することを禁止するように構成されたテープ走行機構
制御回路と、 を具備したカセット型テープ移送装置。 2 前記第1のテープたるみ除去信号は、前記第2のテ
ープたるみ除去信号よりも時間幅が大きい信号である特
許請求の範囲第1項記載のカセット型テープ移送装置。 3 前記テープ走行機構制御回路は、プレイ操作に応答
してプレイ状態を設定するプレイ制御用トランジスタと
、早送り操作に応答して早送り状態を設定する早送り制
御用トランジスタとを含み、前記第1のテープたるみ除
去信号に応答して前記プレイ制御用トランジスタがプレ
イ阻止状態作動となり、また前記第2のテープたるみ除
去信号に応答して前記早送り制御用トランジスタが早送
り状態動作となるように前記プレイ制御用トランジスタ
及び前記早送り制御用トランジスタに前記テープたるみ
除去信号発生回路の出力が結合されたものである特許請
求の範囲第1項又は第2項記載のカセット型テープ移送
装置。
[Scope of Claims] 1. A tape running mechanism for running the tape of a cassette between a pair of reels, a loading detection switch that detects loading of the cassette into a position where the tape can run, a power switch, and the loading detection switch. a first time width required for tape slack removal or a time width slightly larger than the required time width in response to actuation of both the power switch and the load detection switch; a tape slack removal signal generation circuit that generates a tape slack removal signal and a second tape slack removal signal; and a tape slack removal signal generation circuit electrically coupled to an output of the tape slack removal signal generation circuit and responsive to the first tape slack removal signal. a braking device for applying braking to one reel in the cassette; and a braking device coupled to an output of the tape slack removal signal generating circuit;
In response to the second tape slack removal signal, the other reel in the cassette is driven in the tape winding direction, and in response to the first tape slack removal signal, the tape running mechanism is driven to remove tape slack. A cassette type tape transport device comprising: a tape transport mechanism control circuit configured to prohibit operation in any other mode; 2. The cassette type tape transport device according to claim 1, wherein the first tape slack removal signal has a larger time width than the second tape slack removal signal. 3. The tape running mechanism control circuit includes a play control transistor that sets a play state in response to a play operation, and a fast forward control transistor that sets a fast forward state in response to a fast forward operation, and The play control transistor is configured such that the play control transistor operates in a play inhibiting state in response to the slack removal signal, and the fast forward control transistor operates in a fast forward state in response to the second tape slack removal signal. 3. The cassette type tape transport device according to claim 1, wherein the output of the tape slack removal signal generation circuit is coupled to the fast-forward control transistor.
JP53057186A 1978-05-16 1978-05-16 Cassette type tape transfer device Expired JPS5810775B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53057186A JPS5810775B2 (en) 1978-05-16 1978-05-16 Cassette type tape transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53057186A JPS5810775B2 (en) 1978-05-16 1978-05-16 Cassette type tape transfer device

Publications (2)

Publication Number Publication Date
JPS54149608A JPS54149608A (en) 1979-11-24
JPS5810775B2 true JPS5810775B2 (en) 1983-02-28

Family

ID=13048458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53057186A Expired JPS5810775B2 (en) 1978-05-16 1978-05-16 Cassette type tape transfer device

Country Status (1)

Country Link
JP (1) JPS5810775B2 (en)

Also Published As

Publication number Publication date
JPS54149608A (en) 1979-11-24

Similar Documents

Publication Publication Date Title
JPS5810775B2 (en) Cassette type tape transfer device
JPS5849929B2 (en) Cassette type tape transfer device
US3758009A (en) Magnetic recording and reproducting apparatus
JPS5849928B2 (en) Cassette type tape transfer device
US4097785A (en) Magnetic-tape-transport apparatus
JPS6125085Y2 (en)
JP3048756U (en) Magnetic recording / reproducing device
JPH0221065B2 (en)
JPS6037701Y2 (en) Slack removal device
JPH03194753A (en) Magnetic recording and reproducing device
JP2699546B2 (en) Magnetic recording / reproducing device
JPH0210585Y2 (en)
JPH0140411B2 (en)
JPS5834590Y2 (en) tape recorder
JPS6028054A (en) Magnetic recording and reproducing device
JPS593387Y2 (en) tape recorder
JPS6013061Y2 (en) Cassette tape recorder for duplication
JPS6233Y2 (en)
JPS5927012B2 (en) magnetic tape device
JP2836095B2 (en) Magnetic recording / reproducing device
JPS627621B2 (en)
JPS5939323Y2 (en) magnetic recording and playback device
JPS6128285Y2 (en)
JPH0229533Y2 (en)
JPS5834613Y2 (en) Tape cassette quality determination device