JPS58107651A - 論理回路の総合的製造方法及び該方法によつて製造される論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、各々が通常擬似オフ状態にある形式の乃至低
しきい電圧形の少なくとも１ｍの電界効果トランジスタ
とこのトランジスタと同じ半導体基板上へ集積された少
なくとも１個の可飽和抵抗とを含む論理回路の総合的製
造方法に係わる。

通常オン又はオフ形の１界効果トランジスタが公知であ
る。前者は空乏層によってブロック乃至遮断され、二種
類の極性源が必要であり、更に休止状態においても電力
を消費するという欠点を有する。後者は、制御ゲートに
適当な電圧が印加されると電流を通過させる。この後者
は二種類の極性を付与される必要が無く、より経済的で
ある。しかしこれらは、導電チャネルのごく限られた厚
みのために製造が困難であり、また大量の製造屑を生じ
る。

一界効束トランジスタの第三のカテゴリーは上記二つの
カテゴリーの後者により近くはあるが両者の中間であっ
て、このカテゴリーは通常擬似オフ状態にある形式の乃
至低しきい値形トランジスタによって構成され、これら
のトランジスタは正かあるいは負であり得るしきい電圧
ｖＴによってブロックされる。このことは、このような
トランジスタの総合的製造に一定の広がりが認められる
ことを意味し、その範囲は例えば次のとおりであるニ ー０．２Ｖ＜Ｖ７（＋〇、２Ｖ　　マタ、４ｉ−０，３
Ｖ（ＶＴ（＋　０．３　Ｖ 以後ＬＴＴと称する通常擬似オフ状態にある形式の乃至
低しきい値形トランジスタは、通常オフ形トランジスタ
よりも容易に製造されるが通常オン形トランジスタはど
製造され易くはない０該ＬＴＴは、電流消費に関してこ
れら二つのカテゴリーの間にある。このようなＬＴＴ及
びそれらを用いた論理回路を、本願出願人によリ１９８
０年ｆ１月１２日付で出願されたフランス１ｆｉ１％許
出願公開第２．４４９．３６９号に記載された１橘によ
って製造することが公知であり、この場合ＬＴＴ形の電
界効果トランジスタはイオン侵食によってソースとドレ
インの間に掘られたトレンチ乃至チャネルを有し、ゲー
トはこのトレンチ乃至チャネルの底部に形成されている
。

更にこのようなトランジスタを用いる論理回路は可飽和
抵抗を含み、この抵抗は、電界効果トランジスタの活性
１−に蒸着されかつイオン侵食によって活性１−内に掘
られたトレンチによって分離される２１１Ｍのオーム接
触によって構成され、該トレンチは、活性−の残余厚み
において与えられる約１ボルトの電界ｆｃ　ＩＩ　Ｌ、
高電界ドメインが形成され得るような深さにまで掘下げ
られる。

このドメインはガン効果構造において循環するものと同
等であるが、ここではトレンチの幅がごく限られている
（約１ミクロン）ことの結果として不動である。上記ド
メインは、可飽和抵抗の端子に存在する電圧のごく低い
値に関して現出し、この値は約ｌボルトである。

２個のＬＴトランジスタと上述の型の２個の可飽和抵抗
とを含む論理回路の一例を第１図に示す。第１図は論理
インバータを示しており、インバータの入力部はＬＴト
ランジスタＴ、のゲートに接続される。該トランジスタ
のソースは接地され、ドレインは点Ｉに接続され、この
点自体は抵抗形負荷Ｃ８，を経て、電源ＶＤＤの電極（
この例では陽極）に対応する接点と接続されている。こ
こに選出された例はｎチャネルのトランジスタの場合に
対応し、ｐチャネルの場合は極性が反転される。

点ＩはＬＴＩ−ランジスタＴ！のゲートに接続される。

トランジスタＴ、のドレインはＷ１極ｖＤＤと接続され
、ソースはダイオードＤに接続され、このダイオードは
＋”ＤＤから地面へと導電する。地帰路は、Ｃ８，と同
型の抵抗形負荷Ｃ８，を経て成立する。インバータの出
力ＸはＤ　　・とＣＳ、の間に位置する。

インバータの動作規則を次に簡単に述べる。

入力部が状＠ＩＯ（電位が零または正の僅少値）の時、
トランジスタＴ、はオフまたは準オフ状帳にある。点Ｉ
における電位は陽極ＶＤＤの電位に近似する。トランジ
スタＴ、のゲート−ソー　　１ス接合は頑バイアスを掛
けられ、それによって　　　１ソースの電位は、出力λ
と同様にではあるがダイオードに起因する電圧変移を伴
って上昇する　　　“方向へ向かう。これによって出力
は状Ｉｌｌとされ、この出力の電位は抵抗形負荷Ｃ８，
が存在することによって正である〇 入力部が状態１（例えば約Ｏ，Ｓ　Ｖ　）であると点Ｉ
のｗＬ位は低くおよそトランジスタＴ、の残ｍ電圧はど
であり、従ってトランジスタＴＩはそのゲート番こよっ
てブロックされる。ダイオードＤが存在する結果、出力
人の電位は地面の成立に近似する（状態Ｏ）。

このような論理回路は、非可飽和性の集積形抵抗によっ
ても動作し得るであろう。しかし、可飽和抵抗を使用す
れば次の利点がもたらされる。

１、同一のオーム値に関して抵抗の全体寸法が威少し、
それによって集積回路の表面積が縮小し、半導体材料が
節約される０ ２、回路の電力供給源によって供給される電力が減少す
る。

３、論理回路の入力部（トランジスタＴ、及び可飽和抵
抗Ｃｓ、を含む段）のトランジスタの利得が改善される
。

４、雑音、及び半導体材料から成る同一ウェハ上に４合
的に製造されたトランジスタの特性の不揃いが、回路の
伝達特性（第１図の回路の場合は反転特性）の改善によ
ってより良く防止される。

しかし、トレンチ乃至チャネルを具えた。値の厳密な可
飽和抵抗を製造しようとすれば、技術的に比較的厳しい
束縛を受νる。本発明はこのような束縛の除去を目的と
する。

本発明による製造方法は、各々が低いしきい電圧を有す
る少なくとも１個の電界効果トランジスタと少なくとも
１個の可飽和抵抗とを含むｆＩｋｆ！１回路の総合的製
造に係わる。本発明方法は、（ａ）　　半絶縁基板上に
少なくとも所−の値に等しい厚みを有する活性ｔ−を含
む半導体ウェハを製造すること； （ｂｌ　　活性層の厚みを電子的手段によって測定され
る値ａ、　　まで減少するため、該層を電気化学的方法
またはイオンエツチング法によって侵食すること； （ＣＩ）　　論理回路の各構成部分をそれぞれ受容する
べきウェハ領域を、メサ形エツチングまたはイオン打込
みの絶縁バリヤによって絶縁すること； ｃｄ）トランジスタのオーム接触及び可飽和抵抗を堆積
すること； （６）　　可飽和抵抗のオーム接触間に堆積されるショ
ットキー接触と電気的接触を助長するため該オーム接触
を被覆する金属堆積とを同時に形成すること； げ）各可飽和抵抗のオーム接触の一方と工程（ｅ）にお
いて形成されたショットキー接触とを接続する金属被覆
を堆積すること； （ｇ）　　低しきい値の電界効果トランジスタ各々に一
１工棉（ｂｌで測定された厚みａｌ　の関数として算出
され暮深さａ、のトレンチを形成すること； （５）ニー、（ｇ）ｒう５！ｇｔｔえ、２７ケ。□、１
ｏ］ショットキー接触を堆積すること； （１）各論１回路のための相互接続及び接続を形成する
こと； を含む。

本発明を、非限定的な具体例及゛び添付図面に即して以
下に詳述する。　□ 第１図は、前述のように入力Ａ及び出力Ｘの論理インバ
ータを示しており、このインバータはトランジスタＴＩ
　及び可飽和抵抗Ｃ８，を含む第一の段と、トランジス
タＴ１　及び可飽和抵抗Ｃ８，に加え整流ダイオードＤ
を含む出力段とを有する。

第９図は第１図と同聾のインバータを示すが、ここでは
可飽和抵抗は通常オン形トランジスタＴＳｇ及びＴＳ！
の形態であり、これらトランジスタのゲートはソースと
接続されている。

第２図は、本発明方法の工程（ａ）終了時に得られる状
態を示す。砒化ガリウムの半導体ウエノ１（横断面を部
分的に図示）は、基板１と活性層２とから成る。＄Ｆｉ
ｌは、残留ドーパントが１０”原子／−より少ない（ま
たは抵抗率が１０’Ω画より高い）絶縁性砒化ガリウム
によって構成されでいる。例えばエピタキシーによって
得られる活性層２は２５００オングストロームを越える
厚みａを有し、この厚みの最大変化は１−につき約１０
０オングストロームである。この層は、およそ１０１１
原子／ｃＩｉのドーピングレベルでｎ形にドープされる
。

第３図は工ａ　（ｂ）終了時に得られる結果を示してお
り、該工程では層２の自由＆面のエツチングが択一的に
行なわれて層の厚みが減少された０結果として約２００
０オングストロームの厚みａ、が、プロフィルメータと
呼ばれる装置によって制御される所定のドーピングプロ
フィールを伴って得られた。

表面のエツチングは陽極酸化によって、あるいはイオン
侵食によって、あるいは材料の特定のプラズマの作用ｌ
こよって実施される。プロフイルメータは、所定の値の
車代電圧下における自由領緘の深さを蝋気容貴の測定に
よって決定することを可能にする。測定装置によって、
自由領穢の厚みの曲線乃至プロフィールが上記電圧の関
数として描出され得る。

第４図は工程（Ｃ）において、結晶格子内に高密度の欠
陥を生成する効果を有するＨ”　、　Ｂ＋及び０　など
のイオンの打込みが行なわれた場合に工程終了時に得ら
れる結果を示し、該打込みによって、第１図または第９
図に示されたような回路の第一の段の２個の構成部分を
絶縁する絶縁バリヤ４１．４２及び４３が形成されてい
る。

第５図は本発明方法の工程（ｄ）において得られる結果
を示し、この工程では例えば感光性樹脂によってまずマ
スキングがなされ、それによって砒化ガリウムと共にオ
ーム接触（例えば金−ガリウム合金）を形成し得るデポ
ジットが製造され、こうして可飽和抵抗用の接触５１及
び５２並びにＬＴ）ランジスタ用の接触５３及び５４が
形成された。

オーム接触を形成するのに用いられる砒化ガリウム表層
内においてｎ　のドーピングを得るべくドープ用不純物
を打込み、その後プラチナのような金属を堆積する方法
もまた可能である。

第６図は工程（ｅｌにおいて得られる結果を示し、この
工程ではチタン、プラチナ及び金などの金属が更に堆積
される。このようにして、接触５１と５２の間に位置す
るショットキー接触６２が得られる。同時に、前工程で
得られたオーム接触が同じ金属デポジットを受容し、そ
れによって接触５１．５２上には補足的な金属被覆６１
．６３が、接触５３．５４上には６４゜６５が形成され
る。

本発明方法のｃ′）工程６ｃ“（１・活性層の厚　　　
　　　　　　　１みａ、　を工程（ｂ）＃こおけるより
も更に正確に決定する補助工程が導入され得る。この工
程のために、第７図に示された設備が当該ウェハの、厚
みａ、のチャネルを有し規準とされるトランジスタにつ
いて構成される。特性曲線プロツタフ１がトランジスタ
の接触６１，６２．６３と接続される。このトランジス
タのしきい電圧ｖＴは得られる特性から演１１され、こ
の電圧は周知の如く厚みａ、　　及びドーピングプロフ
ィールの関数である。即ち電圧ｖＴはａ、９＠数として
、式； によって与えられ、ここでΦＢはバリヤの高さ。

Ｈはキャリヤの数、ｑは電子の電荷を表わし、またε、
Ｃ及びε。は半導体と空気の相対及び絶対誘電率である
。

第８図は工程（ｆ）〜（ｉ）の終了時に得られる全結果
を示す。ここにおいてトレンチ８１がイオン侵食によっ
て、活性層の残余厚みａｏ　が後にショットキー接触の
堆積によって得られる電界効果トランジスタを低しきい
電圧形とするような、即ち公知の電気的手段によって測
定されるしきい電圧ＶＴが例えば−〇、３　Ｖ（ＶＴ　
（：０．３　Ｖ　トシテ得られるような値となるまで掘
下げられているのが知見される。値ａ０　は、工程（ｂ
）における測定結果を、また場合によっては工程（ｅｌ
の後に挿入される“補助工程での測定結果も考慮しつつ
決定される。

ショットキー接触８２は工程（ｈ）においテトレン千８
１内に、例えば工１ｉ　（ｅ）におけるのと同様の方法
によって堆積される０ 最後に工程（ｉ）において論理回路の接続が金属被覆８
３及び８５の形態で製造され、８３はドレイン６１を、
接触６２．６３及び６４を接続する論理回路８４の陽極
ＶＤＤと結合し、また８５は接触６５から地面へと続い
ている。

【図面の簡単な説明】

第１図は論理回路（インバータ）の−例を示す概略的説
明図、第２図〜第８図は本発明による方法の異なる段階
を示す概略的断面図、第９図は本発明方法によって製造
される論１１回路（インバータ）の例を示す概略的説明
図である。 １・・・基板、２・・・活性層、４１，４２．４３・・
・絶縁バリヤ、５１〜５４・・・接触、６１．６３〜６
５・・・合間被覆、８２．８２・・・ショットキー接触
、７１・・・特性曲線プロッタ、８１・・・トレンチ、
８４・・・ｄ＆理理路路 手続補正層 昭和５８年１月２−四 特許庁長官　若　杉　和　夫　殿 １、事件の表示　　　昭和５７年特許願第２１４５９６
号２、Ｒ明の名称　　　論理回路の総合的製造方法及び
該方法によって製造される論理回路 ３、補正をする者 事件との関係　　特許出願人 名　称　　　　トムソンーセエスエフ ４、代　便　人　　　東京都新宿区新宿１丁目１番１４
号　山田ビル２、特許請求の範囲 （１）　各々が低いしきい電圧を有する少なくとも１個
の電界効果トランジスタと少なくとも１個の可飽和抵抗
とを有する論理回路の総合的製造方法であって、 （ａ　）　　半絶縁基板上に少なくとも所定の値に等し
い厚みを有する活性層を含む半導体ウェハを製造するご
と； （ｂ）　　活性層の厚みを電子的手段によって測定され
る値ａ１　　まで減少するため、該層を電気化学的方法
またはイオンエツチング法によって侵食すること； （Ｃ）　　論理回路の各構成部分をそれぞれ受容するべ
きウェハ領域を、メサ形エツチングまたはイオン打込み
の絶縁バリヤによって絶縁すること：（ｄ　）　　ｌ′
ｙ＞”；ハ０オー６接触及１可飽和抵　　　　　ｊ抗を
Ｍ１積すること： （ｅ）　　可飽和抵抗のオーム接触間に堆積されるショ
ットキー接触と電気的接触を助長するために該オーム接
触を被覆する金属堆積とを同時に形成すること； （ｆ）　　各可飽和抵抗のＡ−ム接触の一方と工程（ｅ
）において形成されたショットキー接触とを接続する金
属被覆を堆積すること： （０）　　低しきい電圧の電界効果トランジスタ各々に
イオン侵食によって、工程（ｂ）で測定された厚みａ□
　の関数として算出される深さａｏ　　のトレンチを形
成すること； （ｈ）　　工程（０）で形成されたトレンチの底部内に
ショットキー接触を堆積すること：（ｉ　）　　各論理
回路のための相互接続及び接続を形成すること； を含むことを特徴とする製造方法。 （２）　工程（ｂ）において活性層の自由表面のエツチ
ングと該活性層の厚みの制御とが択一的に行なわれ、後
者は、電気容ＩＩＩ定手段によって所定の値を有する電
圧の下での自由領域の深さを決定することによって実施
されることを特徴とする特許請求の範囲第１項に記載の
方法。 （３）　チャネル厚みが厚みａｌ　に等しい基準電界効
果トランジスタの動作特性パターンを求め、このパター
ンからしきい電圧を介して厚みａ　の厳密な値を演鐸す
る補助工程を工程（ｅ）と（ｆ）の間に含むことを特徴
とする特許請求の範囲第１項に記載の方法。 （４）　工程（（Ｊ　）においてトレンチが、活性層の
残余厚みａ。が不等式−０，３■≦ＶＴ　（＋　０．３
Ｖを満足するようなしきい電圧ｖＴ　を電界効果トラン
ジスタに与えるような値となるまで堀下げられることを
特徴とする特許請求の範囲第１項に記載の方法。 （５）　特許請求の範囲第１項に記載の方法によって製
造される論理回路であって、回路内の１個または複数個
の可飽和抵抗が電界効果トランジスタの形態に顎造され
、そのゲートはソースと直接接続されていることを特徴
とする論理回路。 （６）　第一のトランジスタを包含する第一の段と第二
のトランジスタを包含する第二の段とを含み、第一のト
ランジスタのゲートは論理回路の入力と接続されかつこ
のトランジスタは第一の可飽和抵抗と直列に接続されて
おり、また第二のトランジスタのゲートは上記第一の段
のトランジスタと抵抗との相互接続点に第二の可飽和抵
抗と直列に接続されており、論理回路の出力は上記第二
の段のトランジスタと抵抗との相互接続点と接続されて
いることを特徴とする特許請求の範囲第５項に記載の論
理回路。

Claims (1)

1. 【特許請求の範囲】 （１）　　各々が低いし合い電圧を有する少なくとも１
   個の電界効果トランジスタと少なくとも１個の可飽和抵
   抗とを有する論理回路の総合的製造方法であって、 （ａ）　　半絶縁基板上に少なくとも所定の値に等しい
   厚みを有する活性Ｉを含む半導体ウェハを製造すること
   ； （ｂｌ　　活性層の厚みを電子的手段によって測定され
   る値ａ、まで減少するため、該１を電気化学的方法また
   はイオンエツチング法によつ・　て侵食すること； ／’　　（Ｃ１論理回路の各構成部分をそれぞれ受容す
   はイオン打込みの絶縁バリヤによって絶縁すること； （ｄ）トランジスタのオーム接触及び可飽和抵抗を堆積
   すること； （６１可飽和抵抗のオーム接触間に堆積されるショット
   キー接触と電気的接触を助長するために該オーム接触を
   被覆する金属堆積とを同時に形成すること； （ｆ）　　各可飽和抵抗のオーム接触の一方と工程（ｅ
   ）において形成されたショットキー接触とを接続する金
   属被覆を堆積すること； （ｇ）　　低しをい電圧の電界効果トランジスタ各々に
   イオン侵食によって、工程Φ）で測定された厚みａ、　
   　の関数として算出される深さａ。 のトレンチを形成すること； （ｈ）　　工程（ｇ）で形成されたトレンチの底部内に
   ショットキー接触を堆積すること； 形成すること； を含むことを特徴とする製造方法。 （２）工程（ｂ）＋こおいて活性層の自由表面のエツチ
   ングと該活性−の厚みの制御とが択一的に行なわれ、後
   者は、電気容量測定手段によって所定の値を有する電圧
   の下での自由領域の深さを決定することによって実施さ
   れることを特徴とする特許請求の範囲第１項に記載の方
   法。 （３１チャネル厚みが厚み！、に等しい基準電界効果ト
   ランジスタの動作特性パターンを求め、このパターンか
   らしきい電圧を介して厚みａｔ。 の厳密な値を演、晴する補助工程を工程（ｅ）と（ｆ）
   の間に含むことを特徴とする特許請求の範囲第１項に記
   載の方法。 （４）　　工程（ｇ）においてトレンチが、活性層の残
   余厚ミａ。カ不等式−０，３Ｖ（ＶＴ＜＋０．３　ｖを
   満足するようなしきい電圧ｖＴを電界効果トランジスタ
   に与えるような値となるまで掘下げられることを特徴と
   する特許請求の範囲第１項に記載の方法。 （５）特ｊＦＦ請求の範囲第１項に記載の方法にょって
   製造される１１１理回路であって、回路内のＩＩＩまた
   は複数個の可飽和抵抗が鑞界効釆トランジスタの形態に
   製造され、そのゲートはソースと直接接続されているこ
   とを特徴とする論１回路。 （６）第一のトランジスタを包含する第一の段と第二の
   トランジスタを包含する第二の段とを含み、第一のトラ
   ンジスタのゲートは論理回路の入力と接続されかつこの
   トランジスタは第一の可飽和抵抗と直列に接続されてお
   り、また第二のトランジスタのゲートは上記第一の段の
   トランジスタと抵抗との相互接続点に第二の可飽和抵抗
   と直列に接続されており、論理回路の出方は上記第二の
   段のトランジスタと抵抗との相互　　　　　　　！接続
   点と接続されていることを特徴とする特許請求の範囲第
   ５項に記載のｄＩｌ珊回路。