JPH1188015A - 磁性薄膜多層電極、高周波伝送線路、高周波共振器及び高周波デバイス - Google Patents
磁性薄膜多層電極、高周波伝送線路、高周波共振器及び高周波デバイスInfo
- Publication number
- JPH1188015A JPH1188015A JP9239512A JP23951297A JPH1188015A JP H1188015 A JPH1188015 A JP H1188015A JP 9239512 A JP9239512 A JP 9239512A JP 23951297 A JP23951297 A JP 23951297A JP H1188015 A JPH1188015 A JP H1188015A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- thin
- conductor
- multilayer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 作製した後に電気特性の調整が可能な磁性薄
膜多層電極及びそれを用いた種々の高周波共振器、高周
波伝送線路、高周波デバイスを提供する。 【解決手段】 誘電体基板上に、薄膜導体と薄膜絶縁体
膜とが交互に積層されてなり、所定の使用周波数におい
て、上記誘電体基板に生じる電磁界の位相と上記各薄膜
絶縁膜に生じる電磁界の位相とが互いに実質的に一致す
るように構成された薄膜多層電極であって、上記薄膜導
体と上記薄膜絶縁体膜のうちの少なくとも一方を磁性材
料で構成する。
膜多層電極及びそれを用いた種々の高周波共振器、高周
波伝送線路、高周波デバイスを提供する。 【解決手段】 誘電体基板上に、薄膜導体と薄膜絶縁体
膜とが交互に積層されてなり、所定の使用周波数におい
て、上記誘電体基板に生じる電磁界の位相と上記各薄膜
絶縁膜に生じる電磁界の位相とが互いに実質的に一致す
るように構成された薄膜多層電極であって、上記薄膜導
体と上記薄膜絶縁体膜のうちの少なくとも一方を磁性材
料で構成する。
Description
【0001】
【発明の属する技術分野】本発明は、マイクロ波、準ミ
リ波又はミリ波の高周波帯において用いられる磁性薄膜
多層電極、上記磁性薄膜多層電極を備えた高周波デバイ
スに関する。
リ波又はミリ波の高周波帯において用いられる磁性薄膜
多層電極、上記磁性薄膜多層電極を備えた高周波デバイ
スに関する。
【0002】
【従来の技術】近年、電子部品の小型化が進む中、マイ
クロ波、準ミリ波又はミリ波などの高周波帯においても
高誘電体材料を用いることによって、デバイスの小型化
がなされてきた。デバイスの小型化を行う場合、誘電率
を大きくする一方、相似形として形状を縮小させると、
原理的には体積の立方根に反比例してエネルギー損失が
増大するという問題点があった。高周波デバイスのエネ
ルギー損失は、表皮効果による導体損失と、誘電体材料
による誘電体損失とに大きく分類することができる。近
年の誘電体材料は、高誘電率なものでも低損失な特性を
有する材料が開発実用化されており、従って、誘電体損
失よりも導体損失の方が回路の無負荷Qにおいて支配的
である。そこで、本出願人は、国際出願公開第WO95
/06336号公報において、導体損失を極めて小さく
できる薄膜多層電極を提案した。
クロ波、準ミリ波又はミリ波などの高周波帯においても
高誘電体材料を用いることによって、デバイスの小型化
がなされてきた。デバイスの小型化を行う場合、誘電率
を大きくする一方、相似形として形状を縮小させると、
原理的には体積の立方根に反比例してエネルギー損失が
増大するという問題点があった。高周波デバイスのエネ
ルギー損失は、表皮効果による導体損失と、誘電体材料
による誘電体損失とに大きく分類することができる。近
年の誘電体材料は、高誘電率なものでも低損失な特性を
有する材料が開発実用化されており、従って、誘電体損
失よりも導体損失の方が回路の無負荷Qにおいて支配的
である。そこで、本出願人は、国際出願公開第WO95
/06336号公報において、導体損失を極めて小さく
できる薄膜多層電極を提案した。
【0003】図8は、国際出願公開第WO95/063
36号公報で提案した薄膜多層電極(該公報では、電磁
界結合型薄膜多層電極と表現されている。)を備えた1
/2波長線路型共振器の斜視図である。図8の1/2波
長線路型共振器は、薄膜導体21乃至25と薄膜誘電体
31乃至34とが交互に積層された構造を有し、薄膜導
体21と、接地導体11と、薄膜導体21,接地導体1
1間に挟設された誘電体基板10とによってTEMモー
ドのマイクロストリップ線路(以下、主伝送線路とい
う。)L1が構成される一方、当該主伝送線路L1上
に、それぞれ1つの薄膜誘電体が1対の薄膜導体で挟設
されてなる4個のTEMモードのマイクロストリップ線
路(以下、副伝送線路という。)L2乃至L5が積層さ
れている。図8においては、伝送線路の参照符号を、そ
の伝送線路の各誘電体に対して、,(カンマ)のあとに
付している。
36号公報で提案した薄膜多層電極(該公報では、電磁
界結合型薄膜多層電極と表現されている。)を備えた1
/2波長線路型共振器の斜視図である。図8の1/2波
長線路型共振器は、薄膜導体21乃至25と薄膜誘電体
31乃至34とが交互に積層された構造を有し、薄膜導
体21と、接地導体11と、薄膜導体21,接地導体1
1間に挟設された誘電体基板10とによってTEMモー
ドのマイクロストリップ線路(以下、主伝送線路とい
う。)L1が構成される一方、当該主伝送線路L1上
に、それぞれ1つの薄膜誘電体が1対の薄膜導体で挟設
されてなる4個のTEMモードのマイクロストリップ線
路(以下、副伝送線路という。)L2乃至L5が積層さ
れている。図8においては、伝送線路の参照符号を、そ
の伝送線路の各誘電体に対して、,(カンマ)のあとに
付している。
【0004】ここで、特に、(a)各薄膜誘電体31乃
至34の膜厚Δxsと誘電率εsを所定値に設定すること
によって、各伝送線路L1乃至L5を伝搬するTEM波
の位相速度を互いに実質的に一致させ、かつ(b)各薄
膜導体21乃至25の膜厚Δξを、使用周波数の表皮深
さδ0よりも薄い所定の膜厚に設定することによって、
上記各隣接する伝送線路間L1とL2,L2とL3,L
3とL4,L4とL5で各電磁界を互いに結合させ、こ
れにより、主伝送線路L1に流れる高周波エネルギーを
副伝送線路L2乃至L5に移行させ、各薄膜導体21乃
至25においてそれぞれ実質的に一様に高周波電流が流
れるように構成され、高周波による表皮効果を大幅に抑
圧している。
至34の膜厚Δxsと誘電率εsを所定値に設定すること
によって、各伝送線路L1乃至L5を伝搬するTEM波
の位相速度を互いに実質的に一致させ、かつ(b)各薄
膜導体21乃至25の膜厚Δξを、使用周波数の表皮深
さδ0よりも薄い所定の膜厚に設定することによって、
上記各隣接する伝送線路間L1とL2,L2とL3,L
3とL4,L4とL5で各電磁界を互いに結合させ、こ
れにより、主伝送線路L1に流れる高周波エネルギーを
副伝送線路L2乃至L5に移行させ、各薄膜導体21乃
至25においてそれぞれ実質的に一様に高周波電流が流
れるように構成され、高周波による表皮効果を大幅に抑
圧している。
【0005】図9は図8の1/2波長線路型共振器の長
手方向についての図式的な縦断面図及びそれに接続され
る回路の回路図であり、図10は図8の1/2波長線路
型共振器の等価回路の回路図である。図10に示すよう
に、主伝送線路L1は、LCの単位分布定数回路が縦続
に接続されてインダクタL11,L12,…,L1nと
キャパシタC11,C12,…C1nを備えた分布定数
回路で構成され、その主伝送線路L1の一端には、ギャ
ップg1に対応する巻数比を有する理想トランスT11
を介して共振器励振用信号発生器のVsg及びその内部
抵抗Rsgが接続される一方、主伝送線路L1の他端に
は、ギャップg2に対応する巻数比を有する理想トラン
スT12を介して負荷抵抗RLが接続される。なお、以
下の理想トランスにおいてはすべて巻数比は1:1であ
る。主伝送線路L1において、各単位分布定数回路間の
図上下側のラインにそれぞれ理想トランスT111,T
112,…T11nが挿入接続され、各理想トランスT
111,T112,…,T11nはそれぞれ、損失抵抗
を含む分布定数回路にてなる4端子回路F1,F2,
…,Fn及び理想トランスT101,T102,…,T
10nを介してアースに接続されている。
手方向についての図式的な縦断面図及びそれに接続され
る回路の回路図であり、図10は図8の1/2波長線路
型共振器の等価回路の回路図である。図10に示すよう
に、主伝送線路L1は、LCの単位分布定数回路が縦続
に接続されてインダクタL11,L12,…,L1nと
キャパシタC11,C12,…C1nを備えた分布定数
回路で構成され、その主伝送線路L1の一端には、ギャ
ップg1に対応する巻数比を有する理想トランスT11
を介して共振器励振用信号発生器のVsg及びその内部
抵抗Rsgが接続される一方、主伝送線路L1の他端に
は、ギャップg2に対応する巻数比を有する理想トラン
スT12を介して負荷抵抗RLが接続される。なお、以
下の理想トランスにおいてはすべて巻数比は1:1であ
る。主伝送線路L1において、各単位分布定数回路間の
図上下側のラインにそれぞれ理想トランスT111,T
112,…T11nが挿入接続され、各理想トランスT
111,T112,…,T11nはそれぞれ、損失抵抗
を含む分布定数回路にてなる4端子回路F1,F2,
…,Fn及び理想トランスT101,T102,…,T
10nを介してアースに接続されている。
【0006】なお、図10の等価回路において、F+番
号で符号を付与した4端子回路は、接地導体11と薄膜
導体21乃至25の等価回路であって、図11に示すよ
うに、損失抵抗を含む分布定数回路にてなる。すなわ
ち、当該4端子回路は、それぞれ単位コンダクタンスg
dxと単位キャパシタンスcdxと単位インダクタンス
ldxとからなる単位回路を、複数個縦続に接続された
等価回路から構成され、単位コンダクタンスgdxと単
位キャパシタンスcdxと単位インダクタンスldx
は、それぞれgdx=σ(Δy/dz)dx、cdx=
ε0(Δy/dz)dx、ldx=μ0(dz/Δy)d
xで表される。ここで、σは接地導体11と薄膜導体2
1乃至25の導電率、ε0は真空中の誘電率、μ0は真空
中の透磁率、dxは接地導体11と薄膜導体21乃至2
5の厚さ方向の微小長さ、Δyは線路幅、dzは伝搬方
向の微小長さである。
号で符号を付与した4端子回路は、接地導体11と薄膜
導体21乃至25の等価回路であって、図11に示すよ
うに、損失抵抗を含む分布定数回路にてなる。すなわ
ち、当該4端子回路は、それぞれ単位コンダクタンスg
dxと単位キャパシタンスcdxと単位インダクタンス
ldxとからなる単位回路を、複数個縦続に接続された
等価回路から構成され、単位コンダクタンスgdxと単
位キャパシタンスcdxと単位インダクタンスldx
は、それぞれgdx=σ(Δy/dz)dx、cdx=
ε0(Δy/dz)dx、ldx=μ0(dz/Δy)d
xで表される。ここで、σは接地導体11と薄膜導体2
1乃至25の導電率、ε0は真空中の誘電率、μ0は真空
中の透磁率、dxは接地導体11と薄膜導体21乃至2
5の厚さ方向の微小長さ、Δyは線路幅、dzは伝搬方
向の微小長さである。
【0007】図10に示すように、副伝送線路L2は、
LCの単位分布定数回路が縦続に接続されてインダクタ
L21,L22,…,L2nとキャパシタC21,C2
2,…C2nを備えた分布定数回路で構成され、その副
伝送線路L2の一端には、一次側が開放の理想トランス
T21が接続される一方、副伝送線路L2の他端には、
二次側が開放の理想トランスT22が接続される。ま
た、副伝送線路L3,L4,L5は副伝送線路L2と同
様に構成される。隣接する伝送線路L1,L2間を接続
する薄膜導体21内の等価回路は以下のように構成され
る。すなわち、主伝送線路L1において、各単位分布定
数回路間の図上上側のラインにそれぞれ理想トランスT
121,T122,…T12nが挿入接続され、各理想
トランスT121,T122,…,T12nはそれぞ
れ、薄膜導体21に対応する4端子回路F11,F1
2,…,F1nを介して、副伝送線路L2の各単位分布
定数回路間の図上下側のラインにそれぞれ挿入接続され
る理想トランスT211,T212,…,T21nに接
続される。
LCの単位分布定数回路が縦続に接続されてインダクタ
L21,L22,…,L2nとキャパシタC21,C2
2,…C2nを備えた分布定数回路で構成され、その副
伝送線路L2の一端には、一次側が開放の理想トランス
T21が接続される一方、副伝送線路L2の他端には、
二次側が開放の理想トランスT22が接続される。ま
た、副伝送線路L3,L4,L5は副伝送線路L2と同
様に構成される。隣接する伝送線路L1,L2間を接続
する薄膜導体21内の等価回路は以下のように構成され
る。すなわち、主伝送線路L1において、各単位分布定
数回路間の図上上側のラインにそれぞれ理想トランスT
121,T122,…T12nが挿入接続され、各理想
トランスT121,T122,…,T12nはそれぞ
れ、薄膜導体21に対応する4端子回路F11,F1
2,…,F1nを介して、副伝送線路L2の各単位分布
定数回路間の図上下側のラインにそれぞれ挿入接続され
る理想トランスT211,T212,…,T21nに接
続される。
【0008】また、隣接する伝送線路L2,L3間を接
続する薄膜導体22内の等価回路は以下のように構成さ
れる。すなわち、副伝送線路L2において、各単位分布
定数回路間の図上上側のラインにそれぞれ理想トランス
T221,T222,…T22nが挿入接続され、各理
想トランスT221,T222,…,T22nはそれぞ
れ、薄膜導体22に対応する4端子回路F21,F2
2,…,F2nを介して、副伝送線路L3の各単位分布
定数回路間の図上下側のラインにそれぞれ挿入接続され
る理想トランスT311,T312,…,T31nに接
続される。隣接する伝送線路L3,L4間を接続する薄
膜導体23内の等価回路及び隣接する伝送線路L4,L
5間を接続する薄膜導体24内の等価回路は、同様に構
成される。
続する薄膜導体22内の等価回路は以下のように構成さ
れる。すなわち、副伝送線路L2において、各単位分布
定数回路間の図上上側のラインにそれぞれ理想トランス
T221,T222,…T22nが挿入接続され、各理
想トランスT221,T222,…,T22nはそれぞ
れ、薄膜導体22に対応する4端子回路F21,F2
2,…,F2nを介して、副伝送線路L3の各単位分布
定数回路間の図上下側のラインにそれぞれ挿入接続され
る理想トランスT311,T312,…,T31nに接
続される。隣接する伝送線路L3,L4間を接続する薄
膜導体23内の等価回路及び隣接する伝送線路L4,L
5間を接続する薄膜導体24内の等価回路は、同様に構
成される。
【0009】さらに、薄膜導体25から空間に向けて形
成される電磁界分布に対応する等価回路は以下のように
構成される。すなわち、副伝送線路L5において、各単
位分布定数回路間の図上上側のラインにそれぞれ理想ト
ランスT521,T522,…T52nが挿入接続さ
れ、各理想トランスT521,T522,…,T52n
はそれぞれ、薄膜導体25に対応する4端子回路F5
1,F52,…,F5n及び理想トランスT531,T
532,…,T53nを介して負荷抵抗RL1,RL2,
…,RLnに接続される。
成される電磁界分布に対応する等価回路は以下のように
構成される。すなわち、副伝送線路L5において、各単
位分布定数回路間の図上上側のラインにそれぞれ理想ト
ランスT521,T522,…T52nが挿入接続さ
れ、各理想トランスT521,T522,…,T52n
はそれぞれ、薄膜導体25に対応する4端子回路F5
1,F52,…,F5n及び理想トランスT531,T
532,…,T53nを介して負荷抵抗RL1,RL2,
…,RLnに接続される。
【0010】次に、図8の共振器における最適パラメー
タを決定するフロー及び最小化表面抵抗Rsを決定する
フローについて、次のパラメータを用いて、以下に説明
する。 n:積層数 ω0:使用される伝送(励振)角周波数 μ0:真空中の透磁率 σ:薄膜導体21乃至25の導電率 δ0:伝送角周波数ω0における表皮深さ εs:副伝送線路L2乃至L5の薄膜誘電体31乃至3
4の誘電率 εm:主伝送線路L1の誘電体基板10の誘電率 Δxs:副伝送線路L2乃至L5の薄膜誘電体31乃至
34の膜厚 Δxm:主伝送線路L1の誘電体基板10の基板厚 Δξ:薄膜導体21乃至25の膜厚 Δy:線路幅=薄膜導体21乃至25の幅=薄膜誘電体
31乃至34の幅βs:副伝送線路L2乃至L5の位相
定数 βm:主伝送線路L1の位相定数 図10で示した等価回路に基づいて、規格化を行って無
次元化された各伝送線路L1乃至L5に関する複素イン
ピーダンスZの漸化式は次の数1で表される。
タを決定するフロー及び最小化表面抵抗Rsを決定する
フローについて、次のパラメータを用いて、以下に説明
する。 n:積層数 ω0:使用される伝送(励振)角周波数 μ0:真空中の透磁率 σ:薄膜導体21乃至25の導電率 δ0:伝送角周波数ω0における表皮深さ εs:副伝送線路L2乃至L5の薄膜誘電体31乃至3
4の誘電率 εm:主伝送線路L1の誘電体基板10の誘電率 Δxs:副伝送線路L2乃至L5の薄膜誘電体31乃至
34の膜厚 Δxm:主伝送線路L1の誘電体基板10の基板厚 Δξ:薄膜導体21乃至25の膜厚 Δy:線路幅=薄膜導体21乃至25の幅=薄膜誘電体
31乃至34の幅βs:副伝送線路L2乃至L5の位相
定数 βm:主伝送線路L1の位相定数 図10で示した等価回路に基づいて、規格化を行って無
次元化された各伝送線路L1乃至L5に関する複素イン
ピーダンスZの漸化式は次の数1で表される。
【0011】
【数1】Zk=−jw+Z+[Y+(Z+Zk+1)-1]-1 (k=0,1,2,…,n−1)
【0012】ここで、n番目の複素インピーダンスZn
は、次の数2で表される。
は、次の数2で表される。
【0013】
【数2】Zn=√{(μ0/ε0)・σδ0}
【0014】ここで、複素インピーダンスZの添字k
は、主伝送線路L1を0番目とし、より上層の副伝送線
路L2乃至L5に向けて昇順で番号付けされた線路番号
を示す。また、複素インピーダンスZ及び複素アドミタ
ンスYはそれぞれ、媒質パラメータξを変数とした、次
の数3及び数4で表される関数で定義される。
は、主伝送線路L1を0番目とし、より上層の副伝送線
路L2乃至L5に向けて昇順で番号付けされた線路番号
を示す。また、複素インピーダンスZ及び複素アドミタ
ンスYはそれぞれ、媒質パラメータξを変数とした、次
の数3及び数4で表される関数で定義される。
【0015】
【数3】 Z≡(1+j)・tanh[(1+j)/2・ξ]
【数4】 Y≡1/(1+j)・sinh[(1+j)・ξ]
【0016】また、構造パラメータwと媒質パラメータ
ξは、次の数5及び数6で定義されている。尚、構造パ
ラメータwと媒質パラメータξはそれぞれ、構造寸法及
び媒質定数から決定されるパラメータである。
ξは、次の数5及び数6で定義されている。尚、構造パ
ラメータwと媒質パラメータξはそれぞれ、構造寸法及
び媒質定数から決定されるパラメータである。
【0017】
【数5】w≡2Δxs/δ0・(εm/εs−1)
【数6】ξ≡Δξ/δ0
【0018】ここで、δ0は伝送角周波数ω0における
表皮深さであり、次の数7で定義される。
表皮深さであり、次の数7で定義される。
【0019】
【数7】δ0=√(2/ω0μ0σ)
【0020】上記複素インピーダンスZnは、数2に示
すように真空層の境界条件として与えることができるの
で、複素インピーダンスZ0は、パラメータw及びパラ
メータξの2変数関数として次の数8で定義される。
すように真空層の境界条件として与えることができるの
で、複素インピーダンスZ0は、パラメータw及びパラ
メータξの2変数関数として次の数8で定義される。
【0021】
【数8】Z0=Z0(w,ξ)
【0022】上記数8において、複素インピーダンスZ
0の実数部分が最小となるとき、薄膜積層伝送線路の表
面抵抗Rsは最小となる。従って、表面抵抗Rsが最小で
あるときの構造パラメータwと媒質パラメータξを最適
設定値と呼び、それぞれwopt,ξoptと表す。このとき
次の数9が成り立つ。
0の実数部分が最小となるとき、薄膜積層伝送線路の表
面抵抗Rsは最小となる。従って、表面抵抗Rsが最小で
あるときの構造パラメータwと媒質パラメータξを最適
設定値と呼び、それぞれwopt,ξoptと表す。このとき
次の数9が成り立つ。
【0023】
【数9】Rs=Re[Z0(wopt,ξopt)]/σδ0
【0024】上記数9にそれぞれの最適値wopt,ξopt
を代入すると、副伝送線路L2乃至L4の誘電体膜厚Δ
xsと導体膜厚Δξが求められ、次の数10及び数11
を得る。
を代入すると、副伝送線路L2乃至L4の誘電体膜厚Δ
xsと導体膜厚Δξが求められ、次の数10及び数11
を得る。
【0025】
【数10】Δxs=woptδ0/2・(εm/εs−1)
−1
−1
【数11】Δξ=ξoptδ0
【0026】次いで、以下に、図8の1/2波長線路型
共振器における最適構造パラメータwopt,ξoptの最適
パラメータ及び最小化表面抵抗Rsを決定する方法につ
いて説明する。ここで、積層数nと、薄膜導体21乃至
25の導電率σと、表皮深さδ0と、薄膜誘電体31乃
至34の誘電率εsと、誘電体基板10の誘電率εmとが
予め与えられていると仮定する。図12は、図8の1/
2波長線路型共振器における最適構造パラメータ
wopt,ξoptの決定フローを示すフローチャートであ
る。図12に示すように、ステップS1においては、予
め決定された積層数nに基づいて、数1で表されるn層
漸化式を決定する。そして、以下、n層漸化式に基づい
て以下の決定が行われる。
共振器における最適構造パラメータwopt,ξoptの最適
パラメータ及び最小化表面抵抗Rsを決定する方法につ
いて説明する。ここで、積層数nと、薄膜導体21乃至
25の導電率σと、表皮深さδ0と、薄膜誘電体31乃
至34の誘電率εsと、誘電体基板10の誘電率εmとが
予め与えられていると仮定する。図12は、図8の1/
2波長線路型共振器における最適構造パラメータ
wopt,ξoptの決定フローを示すフローチャートであ
る。図12に示すように、ステップS1においては、予
め決定された積層数nに基づいて、数1で表されるn層
漸化式を決定する。そして、以下、n層漸化式に基づい
て以下の決定が行われる。
【0027】ステップS2においては、各伝送線路L1
乃至L5を伝搬する各TEM波の位相速度βを一致させ
る最適化に基づいて最適構造パラメータwoptを決定す
る。そして、ステップ3において、数9に基づいて、副
伝送線路L2乃至L5の薄膜誘電体31乃至34の膜厚
Δxsを決定する。一方、ステップS4においては、エ
ネルギー結合の最適化に基づいて最適構造パラメータξ
optを決定する。そして、ステップ5において、数11
に基づいて、薄膜導体21乃至25の膜厚Δξを決定す
る。なお、ステップS2及びS4においては、具体的に
は、数1のn層漸化式によって決定されるk=0のとき
の無次元インピーダンスZ0=Z0(w,ξ)の実数部R
e[Z0(w,ξ)]が最小となるような構造パラメー
タwと媒質パラメータξとを求め、これらをそれぞれ最
適化構造パラメータwoptと媒質パラメータξoptとす
る。
乃至L5を伝搬する各TEM波の位相速度βを一致させ
る最適化に基づいて最適構造パラメータwoptを決定す
る。そして、ステップ3において、数9に基づいて、副
伝送線路L2乃至L5の薄膜誘電体31乃至34の膜厚
Δxsを決定する。一方、ステップS4においては、エ
ネルギー結合の最適化に基づいて最適構造パラメータξ
optを決定する。そして、ステップ5において、数11
に基づいて、薄膜導体21乃至25の膜厚Δξを決定す
る。なお、ステップS2及びS4においては、具体的に
は、数1のn層漸化式によって決定されるk=0のとき
の無次元インピーダンスZ0=Z0(w,ξ)の実数部R
e[Z0(w,ξ)]が最小となるような構造パラメー
タwと媒質パラメータξとを求め、これらをそれぞれ最
適化構造パラメータwoptと媒質パラメータξoptとす
る。
【0028】図13は、図8の1/2波長線路型共振器
における最小化表面抵抗Rsの決定フローを示すフロー
チャートである。図13に示すように、ステップS11
において、最適構造パラメータwoptと最適媒質パラメ
ータξoptとから、数1のn層漸化式に基づいてRe
[Z0(wopt,ξopt)]の値を決定する。次いで、ス
テップS12において、ステップS11で決定されたR
e[Z0(wopt,ξopt)]の値と、薄膜導体21乃至
25の導電率σと、表皮深さδ0とを数9に代入するこ
とによって、最小化表面抵抗Rsを決定する。この薄膜
多層電極において、副伝送線路L2乃至L5を構成する
薄膜誘電体31乃至34の実効誘電率は、主伝送線路L
1を構成する誘電体基板10の実効誘電率よりも低いよ
うに設定する。これによって、主伝送線路L1を伝搬す
る電磁波の位相速度と、副伝送線路L2乃至L5の少な
くとも1つを伝搬するTEM波の位相速度とを互いによ
り実質的に一致させることができる。
における最小化表面抵抗Rsの決定フローを示すフロー
チャートである。図13に示すように、ステップS11
において、最適構造パラメータwoptと最適媒質パラメ
ータξoptとから、数1のn層漸化式に基づいてRe
[Z0(wopt,ξopt)]の値を決定する。次いで、ス
テップS12において、ステップS11で決定されたR
e[Z0(wopt,ξopt)]の値と、薄膜導体21乃至
25の導電率σと、表皮深さδ0とを数9に代入するこ
とによって、最小化表面抵抗Rsを決定する。この薄膜
多層電極において、副伝送線路L2乃至L5を構成する
薄膜誘電体31乃至34の実効誘電率は、主伝送線路L
1を構成する誘電体基板10の実効誘電率よりも低いよ
うに設定する。これによって、主伝送線路L1を伝搬す
る電磁波の位相速度と、副伝送線路L2乃至L5の少な
くとも1つを伝搬するTEM波の位相速度とを互いによ
り実質的に一致させることができる。
【0029】また、副伝送線路L2乃至L5を構成する
薄膜誘電体31乃至34の厚さは、主伝送線路L1を構
成する誘電体基板10の厚さよりも薄いように設定す
る。これによって、副伝送線路L2乃至L5の膜形成プ
ロセスの時間を短縮することができるとともに、副伝送
線路L2乃至L5をより小さいインピーダンスを有する
ローインピーダンス系の伝送線路を構成することができ
るので、伝送損失を小さくすることができる。なお、伝
送線路L1乃至L5の幅方向に電磁界が一様であると仮
定しているので、主伝送線路L1の誘電体基板10の基
板厚Δxmと、線路幅=薄膜導体21乃至25の幅=薄
膜誘電体31乃至34の幅Δyとは、上記最適化の膜厚
決定に影響を与えない。以上が、本出願人が国際出願公
開第WO95/06336号公報において開示した内容
である。
薄膜誘電体31乃至34の厚さは、主伝送線路L1を構
成する誘電体基板10の厚さよりも薄いように設定す
る。これによって、副伝送線路L2乃至L5の膜形成プ
ロセスの時間を短縮することができるとともに、副伝送
線路L2乃至L5をより小さいインピーダンスを有する
ローインピーダンス系の伝送線路を構成することができ
るので、伝送損失を小さくすることができる。なお、伝
送線路L1乃至L5の幅方向に電磁界が一様であると仮
定しているので、主伝送線路L1の誘電体基板10の基
板厚Δxmと、線路幅=薄膜導体21乃至25の幅=薄
膜誘電体31乃至34の幅Δyとは、上記最適化の膜厚
決定に影響を与えない。以上が、本出願人が国際出願公
開第WO95/06336号公報において開示した内容
である。
【0030】
【発明が解決しようとする課題】しかしながら、国際出
願公開第WO95/06336号公報で開示した従来例
の薄膜多層電極は、作製した後に導体損失等の電気特性
を調整をすることができないものであった。このため
に、薄膜多層電極を構成する薄膜導体又は薄膜誘電体の
膜厚がばらつくと、十分低損失な共振器や伝送線路を作
製することができないので製造工程上厳しい管理が必要
であった。また、従来の薄膜多層電極は電気特性を電気
的に制御することができなかったので、低損失な電極と
しての用途に限られ、その適用範囲が限られていた。
願公開第WO95/06336号公報で開示した従来例
の薄膜多層電極は、作製した後に導体損失等の電気特性
を調整をすることができないものであった。このため
に、薄膜多層電極を構成する薄膜導体又は薄膜誘電体の
膜厚がばらつくと、十分低損失な共振器や伝送線路を作
製することができないので製造工程上厳しい管理が必要
であった。また、従来の薄膜多層電極は電気特性を電気
的に制御することができなかったので、低損失な電極と
しての用途に限られ、その適用範囲が限られていた。
【0031】そこで、本発明の第1の目的は、作製した
後に電気特性の調整が可能な薄膜多層電極を提供するこ
とにある。また、本発明の第2の目的は、薄膜多層電極
を用いた種々の高周波共振器、高周波伝送線路、高周波
デバイスを提供することにある。
後に電気特性の調整が可能な薄膜多層電極を提供するこ
とにある。また、本発明の第2の目的は、薄膜多層電極
を用いた種々の高周波共振器、高周波伝送線路、高周波
デバイスを提供することにある。
【0032】
【課題を解決するための手段】本発明者らは、薄膜多層
電極の電気特性を作製後に制御することができれば、従
来の薄膜多層電極の問題点を解決することができ、薄膜
多層電極の応用範囲が広がると考え鋭意検討した結果、
薄膜誘電体膜又は薄膜導体に磁性材料を使用することに
より上記目的が達成できると考えた。しかしながら、従
来の薄膜多層電極の膜厚の設定方法では、磁性材料を用
いた場合の膜厚の設定ができなかった。そこで、本発明
者らはさらに検討を重ねた結果、薄膜絶縁体層及び/又
は薄膜導体として磁性材料を用いた場合における、導体
損失を低減させる膜厚の設定方法を見いだして本発明を
完成させた。すなわち、本発明に係る磁性薄膜多層電極
は、誘電体基板上に、薄膜導体と薄膜絶縁体膜とが交互
に積層されてなり、所定の使用周波数において、上記誘
電体基板に生じる電磁界の位相と上記各薄膜絶縁膜に生
じる電磁界の位相とが互いに実質的に一致するように構
成された薄膜多層電極であって、上記薄膜導体と上記薄
膜絶縁体膜のうちの少なくとも一方は磁性材料であるこ
とを特徴とする。
電極の電気特性を作製後に制御することができれば、従
来の薄膜多層電極の問題点を解決することができ、薄膜
多層電極の応用範囲が広がると考え鋭意検討した結果、
薄膜誘電体膜又は薄膜導体に磁性材料を使用することに
より上記目的が達成できると考えた。しかしながら、従
来の薄膜多層電極の膜厚の設定方法では、磁性材料を用
いた場合の膜厚の設定ができなかった。そこで、本発明
者らはさらに検討を重ねた結果、薄膜絶縁体層及び/又
は薄膜導体として磁性材料を用いた場合における、導体
損失を低減させる膜厚の設定方法を見いだして本発明を
完成させた。すなわち、本発明に係る磁性薄膜多層電極
は、誘電体基板上に、薄膜導体と薄膜絶縁体膜とが交互
に積層されてなり、所定の使用周波数において、上記誘
電体基板に生じる電磁界の位相と上記各薄膜絶縁膜に生
じる電磁界の位相とが互いに実質的に一致するように構
成された薄膜多層電極であって、上記薄膜導体と上記薄
膜絶縁体膜のうちの少なくとも一方は磁性材料であるこ
とを特徴とする。
【0033】また、本発明に係る磁性薄膜多層電極で
は、上記誘電体基板と上記薄膜導体との間、及び上記薄
膜導体と上記薄膜絶縁体膜との間にそれぞれ、上記薄膜
導体に比較して金属酸化膜を形成し易い接着導体層を形
成する事が好ましい。これによって、上記誘電体基板と
上記薄膜導体との間の接着強度、及び上記薄膜導体と上
記薄膜絶縁体膜との間の各接着強度を強くでき、磁性薄
膜多層電極の信頼性を高くできる。
は、上記誘電体基板と上記薄膜導体との間、及び上記薄
膜導体と上記薄膜絶縁体膜との間にそれぞれ、上記薄膜
導体に比較して金属酸化膜を形成し易い接着導体層を形
成する事が好ましい。これによって、上記誘電体基板と
上記薄膜導体との間の接着強度、及び上記薄膜導体と上
記薄膜絶縁体膜との間の各接着強度を強くでき、磁性薄
膜多層電極の信頼性を高くできる。
【0034】また、本発明に係る高周波伝送線路は、誘
電体基板の少なくとも一方の面に、上記磁性薄膜多層電
極が所定の形状に形成されている。
電体基板の少なくとも一方の面に、上記磁性薄膜多層電
極が所定の形状に形成されている。
【0035】また、本発明に係る高周波共振器は、誘電
体基板の少なくとも一方の面に、上記磁性薄膜多層電極
が所定の形状に形成されている。
体基板の少なくとも一方の面に、上記磁性薄膜多層電極
が所定の形状に形成されている。
【0036】さらに、本発明に係る高周波デバイスは、
上記高周波伝送線路又は上記高周波共振器と、上記高周
波伝送線路又は上記高周波共振器の磁性薄膜多層電極の
厚さ方向に磁界を印加するように設けられかつ該印加す
る磁界の強度を変化させることができる磁界印加手段を
備え、上記磁界の強度を所定の変調信号に従って変化さ
せることにより、上記高周波伝送線路又は上記高周波共
振器に入力される搬送波信号を変調することができる。
上記高周波伝送線路又は上記高周波共振器と、上記高周
波伝送線路又は上記高周波共振器の磁性薄膜多層電極の
厚さ方向に磁界を印加するように設けられかつ該印加す
る磁界の強度を変化させることができる磁界印加手段を
備え、上記磁界の強度を所定の変調信号に従って変化さ
せることにより、上記高周波伝送線路又は上記高周波共
振器に入力される搬送波信号を変調することができる。
【0037】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。尚、図面において従来
例と同様のものには同様の符号を付して示す。図1は、
本発明に係る磁性薄膜多層電極を備えた、一実施の形態
の1/2波長線路型共振器の斜視図である。図1の1/
2波長線路型共振器は、図8の従来例の1/2波長線路
型共振器と比較して以下の(1)(2)が異なり、他は
従来例の1/2波長線路型共振器と同様に構成される。 (1)図8の1/2波長線路型共振器において、薄膜誘
電体31乃至34に代えて、それぞれ磁性材料からなる
薄膜絶縁体31a乃至34aを用いて構成している。 (2)誘電体基板10と薄膜導体21との間に接着導体
層(図示せず)を形成し、薄膜導体21と薄膜絶縁体3
1aとの間、薄膜絶縁体31aと薄膜導体22との間、
薄膜導体22と薄膜絶縁体32aとの間、薄膜絶縁体3
2aと薄膜導体23との間、薄膜導体23と薄膜絶縁体
33aとの間、薄膜絶縁体33aと薄膜導体24との
間、薄膜導体24と薄膜絶縁体34aとの間、薄膜絶縁
体34aと薄膜導体25との間にそれぞれ、接着導体層
48,47,46,45,44,43,42,41を形
成している。
る実施の形態について説明する。尚、図面において従来
例と同様のものには同様の符号を付して示す。図1は、
本発明に係る磁性薄膜多層電極を備えた、一実施の形態
の1/2波長線路型共振器の斜視図である。図1の1/
2波長線路型共振器は、図8の従来例の1/2波長線路
型共振器と比較して以下の(1)(2)が異なり、他は
従来例の1/2波長線路型共振器と同様に構成される。 (1)図8の1/2波長線路型共振器において、薄膜誘
電体31乃至34に代えて、それぞれ磁性材料からなる
薄膜絶縁体31a乃至34aを用いて構成している。 (2)誘電体基板10と薄膜導体21との間に接着導体
層(図示せず)を形成し、薄膜導体21と薄膜絶縁体3
1aとの間、薄膜絶縁体31aと薄膜導体22との間、
薄膜導体22と薄膜絶縁体32aとの間、薄膜絶縁体3
2aと薄膜導体23との間、薄膜導体23と薄膜絶縁体
33aとの間、薄膜絶縁体33aと薄膜導体24との
間、薄膜導体24と薄膜絶縁体34aとの間、薄膜絶縁
体34aと薄膜導体25との間にそれぞれ、接着導体層
48,47,46,45,44,43,42,41を形
成している。
【0038】以上のように構成された磁性薄膜多層電極
においては、該多層電極の導体損失が最小になるよう
に、比透磁率を含む各層の材料特性を考慮して、薄膜導
体層と薄膜絶縁体の各膜厚を設定している。すなわち、
(a)各薄膜絶縁体31a乃至34aの膜厚ΔXnと比
透磁率及び比誘電率とを所定値に設定することによっ
て、各伝送線路L1a乃至L5aを伝搬するTEM波の
位相速度を互いに実質的に一致させ、かつ(b)各薄膜
導体21乃至25の膜厚Δξnを、使用周波数の表皮深
さδ0よりも薄い所定の膜厚に設定することによって、
上記各隣接する伝送線路間L1とL2a,L2aとL3
a,L3aとL4a,L4aとL5aで各電磁界を互い
に結合させ、これにより、主伝送線路L1に流れる高周
波エネルギーを副伝送線路L2a乃至L5aに移行さ
せ、各薄膜導体21乃至25においてそれぞれ実質的に
一様に高周波電流が流れるように構成し、高周波による
表皮効果を大幅に抑圧している。これによって、本実施
の形態の磁性材料からなる薄膜絶縁体を用いた磁性薄膜
多層電極は、従来例の薄膜誘電体を用いた薄膜多層電極
と同様、極めて導体損失を小さくできるので、本実施の
形態の1/2波長線路型共振器は、極めて高い無負荷Q
を有する。 また、本実施の形態の磁性薄膜多層電極
は、磁性材料からなる薄膜絶縁体の磁気特性を利用し
て、種々の高周波デバイスに利用できる。
においては、該多層電極の導体損失が最小になるよう
に、比透磁率を含む各層の材料特性を考慮して、薄膜導
体層と薄膜絶縁体の各膜厚を設定している。すなわち、
(a)各薄膜絶縁体31a乃至34aの膜厚ΔXnと比
透磁率及び比誘電率とを所定値に設定することによっ
て、各伝送線路L1a乃至L5aを伝搬するTEM波の
位相速度を互いに実質的に一致させ、かつ(b)各薄膜
導体21乃至25の膜厚Δξnを、使用周波数の表皮深
さδ0よりも薄い所定の膜厚に設定することによって、
上記各隣接する伝送線路間L1とL2a,L2aとL3
a,L3aとL4a,L4aとL5aで各電磁界を互い
に結合させ、これにより、主伝送線路L1に流れる高周
波エネルギーを副伝送線路L2a乃至L5aに移行さ
せ、各薄膜導体21乃至25においてそれぞれ実質的に
一様に高周波電流が流れるように構成し、高周波による
表皮効果を大幅に抑圧している。これによって、本実施
の形態の磁性材料からなる薄膜絶縁体を用いた磁性薄膜
多層電極は、従来例の薄膜誘電体を用いた薄膜多層電極
と同様、極めて導体損失を小さくできるので、本実施の
形態の1/2波長線路型共振器は、極めて高い無負荷Q
を有する。 また、本実施の形態の磁性薄膜多層電極
は、磁性材料からなる薄膜絶縁体の磁気特性を利用し
て、種々の高周波デバイスに利用できる。
【0039】次に、本実施の形態における磁性薄膜積層
電極を構成する薄膜絶縁体及び薄膜導体の各膜厚の設定
方法について説明する。本実施の形態の膜厚設定方法
は、基本的には従来の技術において説明した薄膜誘電体
を用いた場合の膜厚設定方法と同じであるので、異なる
部分について説明する。まず、本実施の形態における膜
厚設定方法では、従来例の数5で表される構造パラメー
タwに代えて、次の数12で与えられる構造パラメータ
Wnを用いる。
電極を構成する薄膜絶縁体及び薄膜導体の各膜厚の設定
方法について説明する。本実施の形態の膜厚設定方法
は、基本的には従来の技術において説明した薄膜誘電体
を用いた場合の膜厚設定方法と同じであるので、異なる
部分について説明する。まず、本実施の形態における膜
厚設定方法では、従来例の数5で表される構造パラメー
タwに代えて、次の数12で与えられる構造パラメータ
Wnを用いる。
【0040】
【数12】Wn≡2ΔXn[(μs/μr){(μmεm/
μsεs)−1}]/δn
μsεs)−1}]/δn
【0041】ここで、ΔXnは薄膜絶縁体の膜厚であ
り、μs,εsはそれぞれ薄膜絶縁体の比透磁率,比誘電
率であり、μm,εmはそれぞれ基板の比透磁率,比誘電
率である。また、従来例の数6で表される媒質パラメー
タξに代えて、次の数13で表される媒質パラメータξ
nを用いる。
り、μs,εsはそれぞれ薄膜絶縁体の比透磁率,比誘電
率であり、μm,εmはそれぞれ基板の比透磁率,比誘電
率である。また、従来例の数6で表される媒質パラメー
タξに代えて、次の数13で表される媒質パラメータξ
nを用いる。
【0042】
【数13】ξn=Δξn/δn
【0043】ここで、Δξnは薄膜導体の膜厚であり、
δnは、次の数14で定義される薄膜導体の比透磁率μ
rを考慮したときの、伝送角周波数ω0における薄膜導体
の表皮深さである。
δnは、次の数14で定義される薄膜導体の比透磁率μ
rを考慮したときの、伝送角周波数ω0における薄膜導体
の表皮深さである。
【0044】
【数14】δn=√{2/(ω0μrμ0σr)
【0045】以下、従来例における数8,9において、
構造パラメータwとして数12で与えられる構造パラメ
ータWnを用いかつ媒質パラメータξとして数13で表
される媒質パラメータξnを用いて、表面抵抗が最小に
なるWnoptとξnoptとを求める。次に、以上のように
して求めた構造パラメータWnoptと媒質パラメータξ
noptと次の数15,16とを用いて、磁性薄膜多層電
極の表面抵抗が最小になる薄膜絶縁体及び薄膜導体の各
膜厚ΔXn,Δξnを求める。
構造パラメータwとして数12で与えられる構造パラメ
ータWnを用いかつ媒質パラメータξとして数13で表
される媒質パラメータξnを用いて、表面抵抗が最小に
なるWnoptとξnoptとを求める。次に、以上のように
して求めた構造パラメータWnoptと媒質パラメータξ
noptと次の数15,16とを用いて、磁性薄膜多層電
極の表面抵抗が最小になる薄膜絶縁体及び薄膜導体の各
膜厚ΔXn,Δξnを求める。
【0046】
【数15】ΔXn=(Wnoptδn/2)[(μs/μr)
{(μmεm/μsεs)−1}]-1
{(μmεm/μsεs)−1}]-1
【数16】Δξn=ξnoptδn
【0047】さらに本実施の形態では、接着導体層を設
けているので、その接着導体層の影響を補償するため
に、薄膜絶縁体の膜厚を次の数17に示す補正量Δsだ
け厚く設定する。数17において、Δbは接着導体層の
膜厚である。
けているので、その接着導体層の影響を補償するため
に、薄膜絶縁体の膜厚を次の数17に示す補正量Δsだ
け厚く設定する。数17において、Δbは接着導体層の
膜厚である。
【0048】
【数17】Δs=[(μs/μr){(μmεm/μsεs)
−1}]-1Δb
−1}]-1Δb
【0049】従って、磁性薄膜多層電極の表面抵抗を最
小にする、薄膜絶縁体の最適な膜厚ΔXは、次の数18
で与えられる。
小にする、薄膜絶縁体の最適な膜厚ΔXは、次の数18
で与えられる。
【0050】
【数18】ΔX=ΔXn+Δs
【0051】以上説明した磁性薄膜積層電極の膜厚設定
方法は、薄膜絶縁体に限らず薄膜導体が磁性材料であっ
ても適用できる。以上のようにして設定された膜厚を有
する薄膜導体と薄膜絶縁体とが交互に積層された磁性薄
膜多層電極においては、各伝送線路L1a乃至L5aを
伝搬するTEM波の位相速度を互いに実質的に一致し、
各薄膜導体21乃至25においてそれぞれ実質的に一様
に高周波電流が流れるので、高周波による表皮効果が大
幅に抑圧される。これによって、本実施の形態の磁性薄
膜多層電極は、極めて導体損失を小さくできる。
方法は、薄膜絶縁体に限らず薄膜導体が磁性材料であっ
ても適用できる。以上のようにして設定された膜厚を有
する薄膜導体と薄膜絶縁体とが交互に積層された磁性薄
膜多層電極においては、各伝送線路L1a乃至L5aを
伝搬するTEM波の位相速度を互いに実質的に一致し、
各薄膜導体21乃至25においてそれぞれ実質的に一様
に高周波電流が流れるので、高周波による表皮効果が大
幅に抑圧される。これによって、本実施の形態の磁性薄
膜多層電極は、極めて導体損失を小さくできる。
【0052】表1には、実施の形態1における膜厚設定
方法に従って計算した構造パラメータWnoptと媒質パ
ラメータξnopt、及びその時のQup率を示している。
ここで、表中のnは、薄膜導体の層数を示す。また、Q
up率は、電極を1層の十分厚く形成したときのQに対す
る上昇率で示している。例えば、磁性薄膜積層電極を最
適の膜厚を有する薄膜導体5層と最適の膜厚を有する薄
膜絶縁体4層とで構成したときのQup率は、2.39と
なり、電極を1層の十分厚い導体で構成したときの2.
39倍のQが得られる。
方法に従って計算した構造パラメータWnoptと媒質パ
ラメータξnopt、及びその時のQup率を示している。
ここで、表中のnは、薄膜導体の層数を示す。また、Q
up率は、電極を1層の十分厚く形成したときのQに対す
る上昇率で示している。例えば、磁性薄膜積層電極を最
適の膜厚を有する薄膜導体5層と最適の膜厚を有する薄
膜絶縁体4層とで構成したときのQup率は、2.39と
なり、電極を1層の十分厚い導体で構成したときの2.
39倍のQが得られる。
【0053】
【表1】 ───────────────────────────────── n ξnopt Wnopt Qup率 ───────────────────────────────── 1 >3.0 − 1.000 2 0.7854 2.0001 1.525 3 0.6699 1.5203 1.867 4 0.5951 1.2904 2.146 5 0.5413 1.1465 2.390 6 0.5001 1.0447 2.608 7 0.4673 0.9673 2.809 8 0.4404 0.9058 2.995 9 0.4177 0.8552 3.169 10 0.3983 0.8127 3.334 11 0.3814 0.7761 3.490 12 0.3667 0.7442 3.639 13 0.3533 0.7162 3.782 14 0.3415 0.6916 3.920 15 0.3307 0.6687 4.053 16 0.3210 0.6483 4.181 17 0.3121 0.6297 4.305 18 0.3039 0.6127 4.426 19 0.2963 0.5971 4.543 20 0.2843 0.5720 4.656 21 0.2827 0.5691 4.769 22 0.2766 0.5566 4.878 23 0.2709 0.5448 4.984 24 0.2655 0.5338 5.088 25 0.2604 0.5235 5.190 ─────────────────────────────────
【0054】以下に、本実施の形態の磁性薄膜多層電極
における薄膜導体と薄膜絶縁体の各膜厚の設定例を示
す。この例では、使用周波数f0は、1.8GHzと
し、積層数nは5層とした。また、各層の導電率等の各
パラメータは以下のように設定した。 薄膜導体(Cu);σr=0.9,μr=1、 接着導体層(Ti);σb=0.03,μb=1、 薄膜絶縁体(YIG);μs=1,εs=14、 基板(Zr,Sn)TiO4;εm=38.8,μm=
1、 ここで、薄膜絶縁体(YIG)の透磁率μsを1に設定
したのは、飽和磁界が印加されたときに透磁率μsは1
になり、その場合において最も損失が小さくなるのでこ
こでは、μs=1に設定した。 計算結果 (1)表皮深さδn=1.642μm、 (2)導体膜厚Δξ=0.8888μm、 (3)接着導体層膜厚Δb=0.040μm、 (4)絶縁層膜厚ΔXn=0.5314μm+0.0452μm(補
正量)=0.5766μm
における薄膜導体と薄膜絶縁体の各膜厚の設定例を示
す。この例では、使用周波数f0は、1.8GHzと
し、積層数nは5層とした。また、各層の導電率等の各
パラメータは以下のように設定した。 薄膜導体(Cu);σr=0.9,μr=1、 接着導体層(Ti);σb=0.03,μb=1、 薄膜絶縁体(YIG);μs=1,εs=14、 基板(Zr,Sn)TiO4;εm=38.8,μm=
1、 ここで、薄膜絶縁体(YIG)の透磁率μsを1に設定
したのは、飽和磁界が印加されたときに透磁率μsは1
になり、その場合において最も損失が小さくなるのでこ
こでは、μs=1に設定した。 計算結果 (1)表皮深さδn=1.642μm、 (2)導体膜厚Δξ=0.8888μm、 (3)接着導体層膜厚Δb=0.040μm、 (4)絶縁層膜厚ΔXn=0.5314μm+0.0452μm(補
正量)=0.5766μm
【0055】以上の計算結果に基づいて作成した磁性薄
膜多層電極の表面抵抗を評価し、図2にその結果を示
す。図2において、単層として示している線は、1層の
十分厚い銅電極の表面抵抗を本願発明と比較するために
示したものであり、5層と表示している線が上述の計算
結果に従って作成した本願発明に係る磁性薄膜多層電極
の特性である。図2から明らかなように、いずれの周波
数においても、磁性薄膜多層電極は単層のものより優れ
ていて、特に1GHz以上の周波数において違いは顕著
である。
膜多層電極の表面抵抗を評価し、図2にその結果を示
す。図2において、単層として示している線は、1層の
十分厚い銅電極の表面抵抗を本願発明と比較するために
示したものであり、5層と表示している線が上述の計算
結果に従って作成した本願発明に係る磁性薄膜多層電極
の特性である。図2から明らかなように、いずれの周波
数においても、磁性薄膜多層電極は単層のものより優れ
ていて、特に1GHz以上の周波数において違いは顕著
である。
【0056】次に、本実施の形態の薄膜絶縁体31a乃
至34aの構成材料について説明する。本願発明は高周
波における表皮効果を抑圧することにより、導体損失の
低減を図るものであるため、表皮効果による導体損失が
問題となる高周波帯で使用されることが前提となる。従
って、本実施の形態で使用される薄膜絶縁体31a乃至
34aは、絶縁性が良好でかつ高周波における損失の小
さい(好ましくは、磁気共鳴半値幅で、約60(Oe)
以下)磁性材料で構成されることが必要であり、軟質磁
性材料を用いることが好ましい。すなわち、本発明で
は、薄膜絶縁体31a乃至34aを構成する磁性材料と
して、ガーネット系フェライトや酸化物系磁性材料を用
いることができる。さらに具体的にいうと、ガーネット
系フェライトには、イットリウム−鉄ガーネット(以
下、単にYIGという。)、(Ga,Y)3Fe5O12や
(Al,Y)3Fe5O12等のYIG系、(Ca,V,
Y)Fe5O12等のCVG系等があり、それらはいずれ
も本発明に使用することができる。また、酸化物系磁性
材料には、スピネル形フェライトやMn−Mg系又はN
i−Zn系等があり、それらはいずれも使用することが
できる。また、これらの軟質磁性材料は誘電体材料と異
なり、例えば印加される磁界に対応して比透磁率が変化
する(一例として、YIGの印加磁界に対する比透磁率
のグラフを図5,図14に示す。)ので、本実施の形態
の磁性薄膜多層電極の特性(導体損失)も、印加される
磁界の強度に対応して変化する。
至34aの構成材料について説明する。本願発明は高周
波における表皮効果を抑圧することにより、導体損失の
低減を図るものであるため、表皮効果による導体損失が
問題となる高周波帯で使用されることが前提となる。従
って、本実施の形態で使用される薄膜絶縁体31a乃至
34aは、絶縁性が良好でかつ高周波における損失の小
さい(好ましくは、磁気共鳴半値幅で、約60(Oe)
以下)磁性材料で構成されることが必要であり、軟質磁
性材料を用いることが好ましい。すなわち、本発明で
は、薄膜絶縁体31a乃至34aを構成する磁性材料と
して、ガーネット系フェライトや酸化物系磁性材料を用
いることができる。さらに具体的にいうと、ガーネット
系フェライトには、イットリウム−鉄ガーネット(以
下、単にYIGという。)、(Ga,Y)3Fe5O12や
(Al,Y)3Fe5O12等のYIG系、(Ca,V,
Y)Fe5O12等のCVG系等があり、それらはいずれ
も本発明に使用することができる。また、酸化物系磁性
材料には、スピネル形フェライトやMn−Mg系又はN
i−Zn系等があり、それらはいずれも使用することが
できる。また、これらの軟質磁性材料は誘電体材料と異
なり、例えば印加される磁界に対応して比透磁率が変化
する(一例として、YIGの印加磁界に対する比透磁率
のグラフを図5,図14に示す。)ので、本実施の形態
の磁性薄膜多層電極の特性(導体損失)も、印加される
磁界の強度に対応して変化する。
【0057】このように、本実施の形態の磁性薄膜多層
電極では、絶縁層として磁性材料を用いているので、該
磁性材料の比透磁率の印加磁界依存性を利用して、磁性
薄膜多層電極に磁界を印加することにより、また印加し
た磁界を変化させることにより、作製した後に導体損失
等の電気特性を調整をすることができる。これにより、
磁性薄膜多層電極の導体損失が製造ばらつき等によりば
らついても、作成後に調整して十分低損失な共振器や伝
送線路を作製することができる。また、本実施の形態の
磁性薄膜多層電極では、磁性薄膜多層電極に印加する磁
界を変化させることにより、磁性薄膜多層電極は電気特
性(導体損失)を電気的に制御することができ、以下の
種々の用途に使用できる。
電極では、絶縁層として磁性材料を用いているので、該
磁性材料の比透磁率の印加磁界依存性を利用して、磁性
薄膜多層電極に磁界を印加することにより、また印加し
た磁界を変化させることにより、作製した後に導体損失
等の電気特性を調整をすることができる。これにより、
磁性薄膜多層電極の導体損失が製造ばらつき等によりば
らついても、作成後に調整して十分低損失な共振器や伝
送線路を作製することができる。また、本実施の形態の
磁性薄膜多層電極では、磁性薄膜多層電極に印加する磁
界を変化させることにより、磁性薄膜多層電極は電気特
性(導体損失)を電気的に制御することができ、以下の
種々の用途に使用できる。
【0058】<応用例>以下、図面を参照して本発明に
係る磁性薄膜多層電極の応用例について説明する。図3
は、磁性薄膜多層電極の一応用例である共振装置であ
る。図3の共振装置は、金属遮蔽ケース55の内部に、
円板型の共振器53と円板型の電磁石56とを互いに対
向するように設けて構成される。ここで、共振器53
は、円板型の誘電体セラミック基板52の上下各面の全
面にそれぞれ磁性薄膜多層電極51a,51bを形成し
て構成し、磁性薄膜多層電極51aは入出力コネクタ5
4に接続される。また、電磁石は直流電源に接続されて
いて、磁性薄膜多層電極51a,51bには、電磁石5
6によって発生された磁界が印加される(図4
(b))。尚、図4(a)は、共振器53と電磁石56
とを模式的に示す斜視図である。以上のように構成され
た図3の共振装置においては、電磁石56と共振器53
との間の距離を変化させることにより、磁性薄膜多層電
極51a,51bに印加される磁界の強度を変えること
ができる。これによって、磁性薄膜多層電極51a,5
1bの導体損失を調整し、共振装置の無負荷Qを最大又
は所望の値に設定できる。
係る磁性薄膜多層電極の応用例について説明する。図3
は、磁性薄膜多層電極の一応用例である共振装置であ
る。図3の共振装置は、金属遮蔽ケース55の内部に、
円板型の共振器53と円板型の電磁石56とを互いに対
向するように設けて構成される。ここで、共振器53
は、円板型の誘電体セラミック基板52の上下各面の全
面にそれぞれ磁性薄膜多層電極51a,51bを形成し
て構成し、磁性薄膜多層電極51aは入出力コネクタ5
4に接続される。また、電磁石は直流電源に接続されて
いて、磁性薄膜多層電極51a,51bには、電磁石5
6によって発生された磁界が印加される(図4
(b))。尚、図4(a)は、共振器53と電磁石56
とを模式的に示す斜視図である。以上のように構成され
た図3の共振装置においては、電磁石56と共振器53
との間の距離を変化させることにより、磁性薄膜多層電
極51a,51bに印加される磁界の強度を変えること
ができる。これによって、磁性薄膜多層電極51a,5
1bの導体損失を調整し、共振装置の無負荷Qを最大又
は所望の値に設定できる。
【0059】また、図3の直流電源に代えて、電磁石5
6に変調信号を与えることにより、後述するように振幅
変調回路を構成することができる。例えば、図6に示す
ように、共振器53に印加される磁界の強度が大きいと
きに共振器53が高い無負荷Qを持つように磁性薄膜多
層電極53a,53bの各薄膜導体及び薄膜絶縁体の各
膜厚を設定する。このようにすると、強い磁界が共振器
53に印加されたときには、図6の左の図に示すように
共振器53の無負荷Qが高くなり挿入損失が小さくな
る。また、印加磁界が弱いときには図6の右の図に示す
ように共振器53の無負荷Qが低くなり挿入損失が大き
くなる。この性質を利用して、電磁石56に変調信号を
入力すると、該変調信号に対応した強度を有する磁界が
発生し、共振器53に入力される搬送波信号を変調信号
に従って変調することができる。図7はその様子を模式
的に示しており、図7(a)に示す信号は、共振器53
に入力される搬送波信号であり、図7(b)に示すもの
は電磁石56に入力される変調信号であり、図7(c)
は振幅変調された信号である。
6に変調信号を与えることにより、後述するように振幅
変調回路を構成することができる。例えば、図6に示す
ように、共振器53に印加される磁界の強度が大きいと
きに共振器53が高い無負荷Qを持つように磁性薄膜多
層電極53a,53bの各薄膜導体及び薄膜絶縁体の各
膜厚を設定する。このようにすると、強い磁界が共振器
53に印加されたときには、図6の左の図に示すように
共振器53の無負荷Qが高くなり挿入損失が小さくな
る。また、印加磁界が弱いときには図6の右の図に示す
ように共振器53の無負荷Qが低くなり挿入損失が大き
くなる。この性質を利用して、電磁石56に変調信号を
入力すると、該変調信号に対応した強度を有する磁界が
発生し、共振器53に入力される搬送波信号を変調信号
に従って変調することができる。図7はその様子を模式
的に示しており、図7(a)に示す信号は、共振器53
に入力される搬送波信号であり、図7(b)に示すもの
は電磁石56に入力される変調信号であり、図7(c)
は振幅変調された信号である。
【0060】上述の振幅変調回路では、磁性薄膜多層電
極を備えた共振器を用いているが、該共振器に代えて磁
性薄膜多層電極を備えた伝送線路を用いて構成しても良
い。すなわち、伝送線路を用いても、該伝送線路の伝送
損失を磁性薄膜多層電極に印加される磁界の強度に対応
させて制御することができるので、共振器を用いた場合
と同様に振幅変調回路を構成することができる。
極を備えた共振器を用いているが、該共振器に代えて磁
性薄膜多層電極を備えた伝送線路を用いて構成しても良
い。すなわち、伝送線路を用いても、該伝送線路の伝送
損失を磁性薄膜多層電極に印加される磁界の強度に対応
させて制御することができるので、共振器を用いた場合
と同様に振幅変調回路を構成することができる。
【0061】以上の実施の形態では、薄膜絶縁体に絶縁
性を有する磁性材料を用いたが、本発明はこれに限ら
ず、薄膜導体として、Fe,Ni,Co等の金属磁性材
料を用いてもよい。以上のようにしても、実施の形態と
同様の作用効果を有する。
性を有する磁性材料を用いたが、本発明はこれに限ら
ず、薄膜導体として、Fe,Ni,Co等の金属磁性材
料を用いてもよい。以上のようにしても、実施の形態と
同様の作用効果を有する。
【0062】
【発明の効果】以上詳細に説明したように、本発明に係
る磁性薄膜多層電極は、所定の使用周波数において、上
記誘電体基板に生じる電磁界の位相と上記各薄膜絶縁膜
に生じる電磁界の位相とが互いに実質的に一致するよう
に構成された薄膜多層電極であって、上記薄膜導体と上
記薄膜絶縁体膜のうちの少なくとも一方を磁性材料で構
成している。これによって、磁性薄膜多層電極に印加す
る磁界の強度を変化することにより、作製した後に電気
特性の調整が可能な磁性薄膜多層電極を提供することが
できる。
る磁性薄膜多層電極は、所定の使用周波数において、上
記誘電体基板に生じる電磁界の位相と上記各薄膜絶縁膜
に生じる電磁界の位相とが互いに実質的に一致するよう
に構成された薄膜多層電極であって、上記薄膜導体と上
記薄膜絶縁体膜のうちの少なくとも一方を磁性材料で構
成している。これによって、磁性薄膜多層電極に印加す
る磁界の強度を変化することにより、作製した後に電気
特性の調整が可能な磁性薄膜多層電極を提供することが
できる。
【0063】また、本発明に係る磁性薄膜多層電極で
は、上記誘電体基板と上記薄膜導体との間、及び上記薄
膜導体と上記薄膜絶縁体膜との間にそれぞれ、上記薄膜
導体に比較して金属酸化膜を形成し易い接着導体層を形
成することにより、上記誘電体基板と上記薄膜導体との
間の接着強度、及び上記薄膜導体と上記薄膜絶縁体膜と
の間の各接着強度を強くでき、磁性薄膜多層電極の信頼
性を高くできる。
は、上記誘電体基板と上記薄膜導体との間、及び上記薄
膜導体と上記薄膜絶縁体膜との間にそれぞれ、上記薄膜
導体に比較して金属酸化膜を形成し易い接着導体層を形
成することにより、上記誘電体基板と上記薄膜導体との
間の接着強度、及び上記薄膜導体と上記薄膜絶縁体膜と
の間の各接着強度を強くでき、磁性薄膜多層電極の信頼
性を高くできる。
【0064】また、本発明に係る高周波伝送線路は、誘
電体基板の少なくとも一方の面に、上記磁性薄膜多層電
極が所定の形状に形成されている。これによって、磁界
を印加又は印加する磁界の強度を変化させることによ
り、伝送損失を調整できる。
電体基板の少なくとも一方の面に、上記磁性薄膜多層電
極が所定の形状に形成されている。これによって、磁界
を印加又は印加する磁界の強度を変化させることによ
り、伝送損失を調整できる。
【0065】また、本発明に係る高周波共振器は、誘電
体基板の少なくとも一方の面に、上記磁性薄膜多層電極
が所定の形状に形成されている。これによって、磁界を
印加又は印加する磁界の強度を変化させることにより、
無負荷Qを調整できる。
体基板の少なくとも一方の面に、上記磁性薄膜多層電極
が所定の形状に形成されている。これによって、磁界を
印加又は印加する磁界の強度を変化させることにより、
無負荷Qを調整できる。
【0066】さらに、本発明に係る高周波デバイスは、
上記高周波伝送線路又は上記高周波共振器と、上記高周
波伝送線路又は上記高周波共振器の磁性薄膜多層電極の
厚さ方向に磁界を印加するように設けられかつ該印加す
る磁界の強度を変化させることができる磁界印加手段を
備えている。これによって、上記磁界の強度を所定の変
調信号に従って変化させることにより、上記高周波伝送
線路又は上記高周波共振器に入力される搬送波信号を変
調することができる。
上記高周波伝送線路又は上記高周波共振器と、上記高周
波伝送線路又は上記高周波共振器の磁性薄膜多層電極の
厚さ方向に磁界を印加するように設けられかつ該印加す
る磁界の強度を変化させることができる磁界印加手段を
備えている。これによって、上記磁界の強度を所定の変
調信号に従って変化させることにより、上記高周波伝送
線路又は上記高周波共振器に入力される搬送波信号を変
調することができる。
【図1】 本発明に係る実施の形態の磁性薄膜多層電極
を用いて構成した1/2波長線路型共振器の斜視図であ
る。
を用いて構成した1/2波長線路型共振器の斜視図であ
る。
【図2】 本発明に係る磁性薄膜多層電極の特性の一例
を示すグラフである。
を示すグラフである。
【図3】 本発明に係る磁性薄膜多層電極の一応用例の
共振器の斜視図である。
共振器の斜視図である。
【図4】 図3の共振器の動作を説明するための模式図
である。
である。
【図5】 YIGの印加磁界(0〜3Kガウス)に対す
る比透磁率を示すグラフである。
る比透磁率を示すグラフである。
【図6】 印加磁界に対する共振器の無負荷Qを模式的
に示す図である。
に示す図である。
【図7】 本発明の応用例である振幅変調器の動作を説
明するための図である。
明するための図である。
【図8】 従来例の薄膜多層電極を用いて構成した1/
2波長線路型共振器の斜視図である。
2波長線路型共振器の斜視図である。
【図9】 図8の1/2波長線路型共振器の長手方向に
ついての図式的な縦断面図及びそれに接続される回路の
回路図である。
ついての図式的な縦断面図及びそれに接続される回路の
回路図である。
【図10】 図8の1/2波長線路型共振器の等価回路
の回路図である。
の回路図である。
【図11】 図10における4端子回路の等価回路の回
路図である。
路図である。
【図12】 図8の1/2波長線路型共振器における最
適パラメータの決定フローを示すフローチャートであ
る。
適パラメータの決定フローを示すフローチャートであ
る。
【図13】 図8の1/2波長線路型共振器における最
小化表面抵抗の決定フローを示すフローチャートであ
る。
小化表面抵抗の決定フローを示すフローチャートであ
る。
【図14】 YIGの印加磁界(1〜1.5Kガウス)
に対する比透磁率を示すグラフである。
に対する比透磁率を示すグラフである。
10…誘電体基板、 11…接地導体、 12,13…入出力導体、 21,22,23,24,25…薄膜導体、 31a,32a,32a,33a,34a…薄膜絶縁
体、 41,42,43,44,45,46,47,48…接
着導体層、 L1…主伝送線路、 L2a,L3a,L4a,L5a…副伝送線路。
体、 41,42,43,44,45,46,47,48…接
着導体層、 L1…主伝送線路、 L2a,L3a,L4a,L5a…副伝送線路。
Claims (5)
- 【請求項1】 誘電体基板上に、薄膜導体と薄膜絶縁体
膜とが交互に積層されてなり、所定の使用周波数におい
て、上記誘電体基板に生じる電磁界の位相と上記各薄膜
絶縁膜に生じる電磁界の位相とが互いに実質的に一致す
るように構成された薄膜多層電極であって、 上記薄膜導体と上記薄膜絶縁体膜のうちの少なくとも一
方は磁性材料であることを特徴とする磁性薄膜多層電
極。 - 【請求項2】 上記誘電体基板と上記薄膜導体との間、
及び上記薄膜導体と上記薄膜絶縁体膜との間にそれぞ
れ、上記薄膜導体に比較して金属酸化膜を形成し易い接
着導体層を形成した請求項1記載の磁性薄膜多層電極。 - 【請求項3】 誘電体基板の少なくとも一方の面に、請
求項1又は2記載の磁性薄膜多層電極が所定の形状に形
成された高周波伝送線路。 - 【請求項4】 誘電体基板の少なくとも一方の面に、請
求項1又は2記載の磁性薄膜多層電極が所定の形状に形
成された高周波共振器。 - 【請求項5】 請求項3記載の高周波伝送線路又は請求
項4記載の高周波共振器と、上記高周波伝送線路又は上
記高周波共振器の磁性薄膜多層電極の厚さ方向に磁界を
印加するように設けられかつ該印加する磁界の強度を変
化させることができる磁界印加手段を備え、 上記磁界の強度を所定の変調信号に従って変化させるこ
とにより、上記高周波伝送線路又は上記高周波共振器に
入力される搬送波信号を変調する高周波デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9239512A JPH1188015A (ja) | 1997-09-04 | 1997-09-04 | 磁性薄膜多層電極、高周波伝送線路、高周波共振器及び高周波デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9239512A JPH1188015A (ja) | 1997-09-04 | 1997-09-04 | 磁性薄膜多層電極、高周波伝送線路、高周波共振器及び高周波デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1188015A true JPH1188015A (ja) | 1999-03-30 |
Family
ID=17045907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9239512A Pending JPH1188015A (ja) | 1997-09-04 | 1997-09-04 | 磁性薄膜多層電極、高周波伝送線路、高周波共振器及び高周波デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1188015A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030073843A (ko) * | 2002-03-13 | 2003-09-19 | 엘지이노텍 주식회사 | 박막 용적 공진기 필터 및 그 제조방법 |
JP2015181211A (ja) * | 2014-03-03 | 2015-10-15 | 国立大学法人京都工芸繊維大学 | 非相反伝送線路装置とその測定方法 |
-
1997
- 1997-09-04 JP JP9239512A patent/JPH1188015A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030073843A (ko) * | 2002-03-13 | 2003-09-19 | 엘지이노텍 주식회사 | 박막 용적 공진기 필터 및 그 제조방법 |
JP2015181211A (ja) * | 2014-03-03 | 2015-10-15 | 国立大学法人京都工芸繊維大学 | 非相反伝送線路装置とその測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3089666B2 (ja) | 高周波伝送線路、高周波共振器、高周波フィルタ及び高周波帯域除去フィルタ | |
US6097263A (en) | Method and apparatus for electrically tuning a resonating device | |
JP2650844B2 (ja) | 電圧制御可能な誘電体を使用している位相シフト装置 | |
US6532377B1 (en) | Planar filter and filter system using a magnetic tuning member to provide permittivity adjustment | |
AU2017206716B2 (en) | Frequency selective limiter | |
JP2002532889A (ja) | 誘電バラクタを備えた電気的チューナブルフィルタ | |
Sobol | Applications of integrated circuit technology to microwave frequencies | |
US3904997A (en) | Trapped-radiation microwave transmission line | |
US3688225A (en) | Slot-line | |
US9711839B2 (en) | Frequency selective limiter | |
Zakharov et al. | Coupling coefficients between resonators in stripline combline and pseudocombline bandpass filters | |
JP3071093B2 (ja) | 特性変調可能な超電導マイクロ波素子構造 | |
US3760304A (en) | Slot line | |
JPH1188015A (ja) | 磁性薄膜多層電極、高周波伝送線路、高周波共振器及び高周波デバイス | |
US3755759A (en) | Slot line | |
JPH04368006A (ja) | 酸化物超伝導マイクロ波部品 | |
US3753167A (en) | Slot line | |
KR100571351B1 (ko) | 동일 평판형 전송선로 구조의 초고주파 가변소자 | |
KR100651724B1 (ko) | 수평 구조의 가변 축전기 및 이를 구비한 초고주파 가변소자 | |
RU2258279C1 (ru) | Щелевая линия | |
US3760302A (en) | Slot line | |
US6052043A (en) | Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter | |
JPH11195909A (ja) | 薄膜多層電極、高周波伝送線路、高周波共振器、および高周波フィルタ | |
Subramanyam et al. | Performance of a K-band voltage-controlled Lange coupler using a ferroelectric tunable microstrip configuration | |
Subramanyam et al. | A ferroelectric tunable microstrip Lange coupler for K-band applications |