JPH1174498A - Semiconductor integrated device - Google Patents
Semiconductor integrated deviceInfo
- Publication number
- JPH1174498A JPH1174498A JP9235171A JP23517197A JPH1174498A JP H1174498 A JPH1174498 A JP H1174498A JP 9235171 A JP9235171 A JP 9235171A JP 23517197 A JP23517197 A JP 23517197A JP H1174498 A JPH1174498 A JP H1174498A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silicon
- semiconductor integrated
- region
- integrated device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は受光素子としてダイ
オードを用いた光・電気変換半導体集積装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical / electrical conversion semiconductor integrated device using a diode as a light receiving element.
【0002】[0002]
【従来の技術】半導体集積回路に組み込まれている受光
素子としては、ダイオード、ラテラルバイポーラトラン
ジスタ、MOSトランジスタ構造が用いられているが、
従来はチップの上面から光を照射しばければならなかっ
たため、配線やゲート電極などで吸収や反射が起こり光
の電気信号への変換効率を高めることが困難であった。
最近の集積回路ではチップ上面の配線層数が4〜5層と
多層化が進んでいるため、チップ上で受光素子と制御用
あるいは信号処理用集積回路が混在している場合には受
光素子の光・電気変換効率を高く保つことが困難になっ
てきている。2. Description of the Related Art As a light receiving element incorporated in a semiconductor integrated circuit, a diode, a lateral bipolar transistor, and a MOS transistor structure are used.
Conventionally, since light had to be irradiated from the upper surface of the chip, absorption or reflection occurred in wirings, gate electrodes, and the like, and it was difficult to increase the efficiency of converting light into an electric signal.
In recent integrated circuits, the number of wiring layers on the upper surface of the chip is increasing to four to five and the number of layers is increasing. Therefore, when the light receiving element and the control or signal processing integrated circuit are mixed on the chip, the light receiving element is It is becoming difficult to keep the light-to-electricity conversion efficiency high.
【0003】図10は従来のMOS構造の受光素子を示
す断面図である。図において、11はPタイプのシリコ
ン基板、12はSiO2 、13はN+ タイプのソース、
14はN+ タイプのドレイン、15はポリシリコンより
なるゲート、16はソース電極、17はドレイン電極、
18は光反射膜、19は光である。すなわち、シリコン
基板11及びSiO2 12よりなるシリコン基板上に形
成されたソース13及びドレイン14及びゲート15よ
りなるMOS FETに、光19を入射してソース13
とドレイン14間に流れる電流値を変化することによ
り、光・電気変換信号を検出している。FIG. 10 is a sectional view showing a conventional light receiving element having a MOS structure. In the figure, 11 is a P type silicon substrate, 12 is SiO 2 , 13 is an N + type source,
14 is an N + type drain, 15 is a gate made of polysilicon, 16 is a source electrode, 17 is a drain electrode,
18 is a light reflection film, and 19 is light. That is, light 19 is incident on a MOS FET comprising a source 13, a drain 14 and a gate 15 formed on a silicon substrate 11 and a silicon substrate comprising SiO 2
The optical-to-electrical conversion signal is detected by changing the value of the current flowing between the drain and the drain 14.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、シリコ
ン基板上面の電極配線側から光19を入射するため、電
極配線やゲートなどで吸収や反射が起こり光の電気信号
への変換効率を高めることが困難であった。However, since the light 19 is incident from the electrode wiring side on the upper surface of the silicon substrate, absorption or reflection occurs at the electrode wiring or gate, and it is difficult to increase the efficiency of converting light into an electric signal. Met.
【0005】本発明は上記の事情に鑑みてなされたもの
で、電極配線に対して反対側のシリコンの一部もしくは
全てをエッチングにより除去して受光素子に光を入射す
ることにより、受光素子の光・電気変換効率を向上し得
る半導体集積装置を提供することを目的とする。The present invention has been made in view of the above circumstances, and removes a part or all of silicon on the side opposite to an electrode wiring by etching and makes light incident on the light receiving element to thereby improve the light receiving element. It is an object of the present invention to provide a semiconductor integrated device capable of improving light-to-electricity conversion efficiency.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体集積装置は、SOI構造を持つシリコ
ン半導体基板島内のシリコンの薄層の島において第1の
メタル電極とNもしくはイントリンシックシリコン層と
の間でショットキー接合を構成し、第1のメタル電極の
横にN+ タイプの領域とそれに接続された第2の電極が
構成され、前記Nもしくはイントリンシックシリコン層
が第1の電極下部から前記N+ の領域まで構成して電気
的に接続された状態をなし、電極配線に対して反対側の
シリコンの一部もしくは全てをエッチングにより除去
し、ダイオードのショットキー接合の対向側から空亡化
されたNもしくはイントリンシック領域に酸化膜を介し
て光を照射することを可能とし、前記第2の電極を出力
端子とすることを特徴とするものである。In order to achieve the above object, a semiconductor integrated device according to the present invention comprises a first metal electrode and an N or intrinsic thin film on a thin island of silicon in a silicon semiconductor substrate island having an SOI structure. Forming a Schottky junction with the silicon layer, forming an N + type region beside the first metal electrode and a second electrode connected to the N + type region, and forming the N or intrinsic silicon layer on the first metal electrode; A part of the silicon on the side opposite to the electrode wiring is removed by etching, and a part opposite to the Schottky junction of the diode is formed by forming from the lower part of the electrode to the N + region and electrically connected. The N or intrinsic region evacuated from the substrate can be irradiated with light through an oxide film, and the second electrode is used as an output terminal. It is assumed that.
【0007】また本発明は上記半導体集積装置におい
て、N+ タイプの領域を中心部に形成し、このN+ タイ
プの領域の周囲にショットキー電極を形成したことを特
徴とするものである。Further, according to the present invention, in the above-mentioned semiconductor integrated device, an N + type region is formed at a central portion, and a Schottky electrode is formed around the N + type region.
【0008】また本発明は上記半導体集積装置を、SO
I構造を持つシリコン半導体基板上に1次元にあるいは
2次元的なアレー状に配置し、ショットキー電極を共通
に接続し、N+ タイプの領域上に設けられた電極を共通
接続して並列接続のダイオードを形成し、裏面のシリコ
ンをエッチングにより除去し、ダイオードのショットキ
ー接合の対向側から空亡化されたNもしくはイントリン
シック領域に酸化膜を介して光を照射することを可能と
し、N+ タイプの領域に共通接続された電極を出力端子
とすることを特徴とするものである。The present invention also relates to a semiconductor integrated device as described above,
A one-dimensional or two-dimensional array is arranged on a silicon semiconductor substrate having an I structure, Schottky electrodes are commonly connected, and electrodes provided on an N + type region are commonly connected and connected in parallel. The silicon on the back surface is removed by etching, and it is possible to irradiate the depleted N or intrinsic region from the opposite side of the Schottky junction of the diode through an oxide film. An electrode commonly connected to the + type region is used as an output terminal.
【0009】また本発明は上記半導体集積装置におい
て、Nもしくはイントリンシック領域に不純物を導入し
たことを特徴とするものである。Further, the present invention is characterized in that in the above-mentioned semiconductor integrated device, an impurity is introduced into the N or intrinsic region.
【0010】また本発明は上記半導体集積装置を2つ配
置し、一方は基板側から光が照射できる構造とし、他方
は基板側から光を照射しない/できない構成とし、上記
2つの半導体集積装置から得られた電気信号の差分を出
力とすることを特徴とするものである。According to the present invention, there are provided two semiconductor integrated devices, one of which has a structure capable of irradiating light from the substrate side, and the other has a structure which does not / cannot irradiate light from the substrate side. The difference between the obtained electric signals is output.
【0011】また本発明は上記半導体集積装置の出力端
子を、さらに同一のSOI構造を持つシリコン半導体基
板上に形成された信号増幅ならびに識別回路の入力端子
に接続したことを特徴とするものである。Further, the present invention is characterized in that the output terminal of the semiconductor integrated device is further connected to an input terminal of a signal amplification and identification circuit formed on a silicon semiconductor substrate having the same SOI structure. .
【0012】また本発明は上記半導体集積装置よりなる
複数回路をSOI構造を持つシリコン半導体基板上で1
次元もしくは2次元のアレイ状に配置したことを特徴と
するものである。Further, according to the present invention, a plurality of circuits each composed of the above-mentioned semiconductor integrated device can be formed on a silicon semiconductor substrate having an SOI structure by a single circuit.
It is characterized by being arranged in a two-dimensional or two-dimensional array.
【0013】また本発明の半導体集積装置は、SOI構
造を持つシリコン半導体基板島内のシリコンの薄層の島
において第1のメタル電極に接続されたP+ の領域とN
もしくはイントリンシックシリコン層との間でPN接合
ダイオードを構成し、第1のメタル電極の横にN+ タイ
プの領域とそれに接続された第2の電極が構成され、前
記Nもしくはイントリンシックシリコン層が第1の電極
下部から前記N+ の領域まで構成して電気的に接続され
た状態をなし、電極配線に対して反対側のシリコンの一
部もしくは全てをエッチングにより除去し、PN接合ダ
イオードの対向側から空亡化されたNもしくはイントリ
ンシック領域に酸化膜を介して光を照射することを可能
とし、前記第2の電極を出力端子とすることを特徴とす
るものである。Further, according to the semiconductor integrated device of the present invention, the P + region connected to the first metal electrode and the N + are connected on a thin island of silicon in a silicon semiconductor substrate island having an SOI structure.
Alternatively, a PN junction diode is formed between the N or intrinsic silicon layer and an N + type region and a second electrode connected thereto are formed beside the first metal electrode. The portion from the lower portion of the first electrode to the N + region is electrically connected, and part or all of silicon on the side opposite to the electrode wiring is removed by etching, and the PN junction diode is opposed. It is characterized in that it is possible to irradiate an N or intrinsic region depleted from the side with light through an oxide film, and to use the second electrode as an output terminal.
【0014】また本発明の半導体集積装置は、SOI構
造を持つシリコン半導体基板島内のシリコンの薄層の島
において第1のメタル電極に接続されたP+ の領域とN
もしくはイントリンシックシリコン層との間でラテラル
構造のPN接合ダイオードを構成し、第1のメタル電極
の横にN+ タイプの領域とそれに接続された第2の電極
が構成され、前記Nもしくはイントリンシックシリコン
層が第1の電極下部から前記N+ の領域まで構成して電
気的に接続された状態をなし、電極配線に対して反対側
のシリコンの一部もしくは全てをエッチングにより除去
し、ラテラル構造のPN接合ダイオードの対向側から空
亡化されたNもしくはイントリンシック領域に酸化膜を
介して光を照射することを可能とし、前記第2の電極を
出力端子とすることを特徴とするものである。Further, according to the semiconductor integrated device of the present invention, a P + region connected to a first metal electrode and an N + region are formed on a thin island of silicon in a silicon semiconductor substrate island having an SOI structure.
Alternatively, a PN junction diode having a lateral structure is formed with the intrinsic silicon layer, and an N + type region and a second electrode connected thereto are formed beside the first metal electrode. A silicon layer is formed from the lower portion of the first electrode to the N + region to be in an electrically connected state, and part or all of silicon on the side opposite to the electrode wiring is removed by etching to form a lateral structure. The evacuated N or intrinsic region from the opposite side of the PN junction diode can be irradiated with light via an oxide film, and the second electrode is used as an output terminal. is there.
【0015】[0015]
【発明の実施の形態】以下図面を参照して本発明の実施
の形態例を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.
【0016】図1に本発明の第1の実施形態例を示す断
面図である。図において、21はSi基板、22はSi
O2 、23はNもしくはイントリンシックシリコン層、
24はショットキー電極、25はショットキー接合、2
6は第1のメタル電極、27は第2のメタル電極、28
はN+ タイプの領域、29は光、30は穴である。すな
わち、Si基板21及びSiO2 22よりなるSOI構
造を持つシリコン半導体基板島内のシリコンの薄層の島
において第1のメタル電極26に接続されたショットキ
ー電極24とNもしくはイントリンシックシリコン層2
3との間でショットキー接合25を構成し、第1のメタ
ル電極26の横にN+ タイプの領域28とそれに接続さ
れた第2のメタル電極27が構成され、前記Nもしくは
イントリンシックシリコン層23が第1のメタル電極2
6の下部から前記N+ の領域28まで構成して電気的に
接続された状態をなし、電極配線に対して反対側のシリ
コンの一部もしくは全てをエッチングにより除去して穴
30を形成し、ダイオードのショットキー接合25の対
向側から空亡化されたNもしくはイントリンシック領域
23にSiO2 22を介して光29を照射することを可
能とし、前記第2のメタル電極27を出力端子とする。FIG. 1 is a sectional view showing a first embodiment of the present invention. In the figure, 21 is a Si substrate, 22 is a Si substrate.
O 2 and 23 are N or intrinsic silicon layers,
24 is a Schottky electrode, 25 is a Schottky junction, 2
6 is a first metal electrode, 27 is a second metal electrode, 28
Is an N + type region, 29 is light, and 30 is a hole. That is, the Schottky electrode 24 connected to the first metal electrode 26 and the N or intrinsic silicon layer 2 on the thin island of silicon in the silicon semiconductor substrate island having the SOI structure composed of the Si substrate 21 and SiO 2 22
A N + -type region 28 and a second metal electrode 27 connected to the N + -type region 28 beside the first metal electrode 26. 23 is the first metal electrode 2
6 from the lower part of N6 to the N + region 28 to form an electrically connected state, and part or all of silicon on the opposite side to the electrode wiring is removed by etching to form a hole 30; It is possible to irradiate the depleted N or intrinsic region 23 from the opposite side of the diode Schottky junction 25 with light 29 via the SiO 2 22, and use the second metal electrode 27 as an output terminal. .
【0017】以上のように、SOI構造のシリコン単結
晶層の上でショットキーダイオードを形成し、ショット
キー接合面に対向する基板のシリコン単結晶の部分をエ
ッチングにより除去し、光を基板側から直接ショットキ
ーダイオードの空亡領域に照射することを可能にしたも
のである。実使用時はダイオードに逆バイアスし、光を
照射した時に空亡層領域で発生したチャージを電気信号
として検出し、光・電気変換を可能とするものである。
本実施形態例によれば、従来基板の上面から光を照射し
ていたのに比較し、 1)障害物無しで光を照射できるため、変換効率が高く
できる、 2)SOI構造であることからN+ 領域を小さくでき、
信号出力端子の寄生容量を小さく抑えることが可能とな
り、検出感度が向上できる。As described above, the Schottky diode is formed on the silicon single crystal layer having the SOI structure, the silicon single crystal portion of the substrate facing the Schottky junction surface is removed by etching, and light is emitted from the substrate side. This allows direct irradiation to the dead area of the Schottky diode. In actual use, the diode is reverse-biased, and the charge generated in the depletion layer region when light is irradiated is detected as an electric signal to enable light-to-electric conversion.
According to the present embodiment, 1) light can be irradiated without any obstacle, so that conversion efficiency can be increased, and 2) SOI structure can be achieved, as compared with the case where light is irradiated from the upper surface of the conventional substrate. N + region can be reduced,
The parasitic capacitance of the signal output terminal can be reduced, and the detection sensitivity can be improved.
【0018】3)基板側の穴をN+ の領域まで含めるこ
とで基板を導電体でなくすることも可能であり、さらに
寄生容量を抑えることも可能となる。3) By including the hole on the substrate side up to the N + region, the substrate can be made not a conductor, and the parasitic capacitance can be further suppressed.
【0019】という特徴を有する。光・電気変換効率と
いう観点からは空亡化が可能な範囲でSOI構造のシリ
コン層の厚さを調整することで効率の向上が図れ、一層
の特性改良が可能となる。It has the following characteristics. From the viewpoint of light-to-electricity conversion efficiency, the efficiency can be improved by adjusting the thickness of the silicon layer of the SOI structure within a range in which depletion is possible, and further improvement in characteristics can be achieved.
【0020】図2は本発明の第2の実施形態例を示す断
面図である。図中、図1と同一部分に対応する部分は同
一符号を付してその説明を省略する。図において、31
は不純物である。すなわち、ショットキー接合25の半
導体側のNもしくはイントリンシックシリコン層23の
領域に不純物準位を形成できる不純物31を例えばイオ
ン注入装置で導入した構造を示す。これにより光・電気
変換の効率を向上させることが可能となる。また、より
長波長の光に反応させることが可能となり光・電気変換
の用途を広げることを可能とするものである。FIG. 2 is a sectional view showing a second embodiment of the present invention. In the figure, portions corresponding to the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, 31
Is an impurity. That is, a structure is shown in which an impurity 31 capable of forming an impurity level is introduced into the region of the N-side or intrinsic silicon layer 23 on the semiconductor side of the Schottky junction 25 by, for example, an ion implantation apparatus. This makes it possible to improve the efficiency of light-to-electric conversion. In addition, it is possible to react to light of a longer wavelength, and it is possible to expand the application of light-electric conversion.
【0021】図3は本発明の第3の実施形態例を示し、
(a)は上面図、(b)は断面図である。図中、図1と
同一部分に対応する部分は同一符号を付してその説明を
省略する。すなわち、ショットキー電極24を同心円の
ドーナツ形状とし、中心の空間部に同心円のN+ タイプ
の領域28を構成したものである。この構成をとること
により、 1)N+ 電極を小さくできるため寄生容量を削減でき、
光信号検出感度を向上できる。FIG. 3 shows a third embodiment of the present invention.
(A) is a top view and (b) is a cross-sectional view. In the figure, portions corresponding to the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. That is, the Schottky electrode 24 has a concentric donut shape, and a concentric N + type region 28 is formed in the central space. With this configuration, 1) the parasitic capacitance can be reduced because the N + electrode can be made smaller,
Optical signal detection sensitivity can be improved.
【0022】2)N+ の対向する基板のシリコンが除去
されるので、それによっても光信号検出感度を向上でき
る。2) Since the silicon on the substrate facing N + is removed, the sensitivity of detecting an optical signal can be improved.
【0023】3)電極間の距離を小さく保ったまま空亡
層の体積を増加できるので、光・電気変換効率を向上で
きる。3) Since the volume of the void layer can be increased while keeping the distance between the electrodes small, the light-to-electricity conversion efficiency can be improved.
【0024】など、多くの特徴を持たせることが可能と
なる。ただし、この図では同心円としたが方形あるいは
多角形などで構成しても同様の効果が得られることは明
らかである。Many characteristics can be provided. However, in this figure, the concentric circles are used, but it is obvious that the same effect can be obtained even if the concentric circles or polygons are used.
【0025】図4は本発明の第4の実施形態例を示す上
面図である。図中、図1と同一部分に対応する部分は同
一符号を付してその説明を省略する。すなわち、図3で
示したショットキーダイオードを、SOI構造を持つシ
リコン半導体基板上に2次元的なアレー状に配置し、シ
ョットキー電極24を共通に接続し、N+ タイプの領域
上に設けられた第2のメタル電極27を共通接続して並
列接続のダイオードを形成し、裏面のシリコンをエッチ
ングにより除去し、ダイオードのショットキー接合の対
向側から空亡化されたNもしくはイントリンシック層に
SiO2 を介して光を照射することを可能とし、N+ タ
イプの領域に共通接続された第2のメタル電極27を出
力端子とする。FIG. 4 is a top view showing a fourth embodiment of the present invention. In the figure, portions corresponding to the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. That is, the Schottky diode shown in FIG. 3 is arranged in a two-dimensional array on a silicon semiconductor substrate having an SOI structure, and the Schottky electrodes 24 are connected in common, and are provided on an N + type region. The second metal electrode 27 is connected in common to form a parallel-connected diode, the silicon on the back surface is removed by etching, and the N or intrinsic layer that has been depleted from the opposite side of the Schottky junction of the diode is coated with SiO 2. It allows irradiating light through 2, and a second metal electrode 27 which is commonly connected to the N + type region and an output terminal.
【0026】尚、図3で示したショットキーダイオード
を、SOI構造を持つシリコン半導体基板上に1次元に
配置してもよい。The Schottky diode shown in FIG. 3 may be arranged one-dimensionally on a silicon semiconductor substrate having an SOI structure.
【0027】以上のように、図3で示したショットキー
ダイオードを並列に展開したもので(この場合は2×2
の例を示したが一般的にM×Nとしても効果は同じであ
る)、動作速度を高速に保ったまま検出信号量を増加さ
せることを可能とするものである。この図で示すように
ダイオードの2つの電極がクロスしないようにレイアウ
トすることも寄生容量を削減するのに効果があることは
言うまでもない。また、集積回路として多層配線の使用
が可能な場合は信号と取り出す電極からの配線として上
層の配線を使用することで寄生容量を抑えることが可能
となる。As described above, the Schottky diode shown in FIG. 3 is developed in parallel (in this case, 2 × 2
However, the effect is generally the same even when M × N is used), but it is possible to increase the amount of detection signals while keeping the operation speed high. It goes without saying that laying out such that the two electrodes of the diode do not cross each other as shown in this figure is also effective in reducing the parasitic capacitance. When a multilayer wiring can be used as an integrated circuit, parasitic capacitance can be suppressed by using a wiring in an upper layer as a wiring from an electrode for taking out a signal.
【0028】図5は本発明の第5の実施形態例を示し、
(a)は上面図、(b)は(a)のa−a′線断面図で
ある。図中、図1と同一部分に対応する部分は同一符号
を付してその説明を省略する。すなわち、N+ タイプの
領域28上に設けられた第2のメタル電極27を2×2
のアレー状に配置し、N+ タイプの領域28上に設けら
れた第2のメタル電極27から一定の隙間を持って残り
を全面的にショットキー電極24で覆い、光・電気変換
に寄与するショットキーダイオードとし、N+タイプの
領域28上に設けられた第2のメタル電極27を共通接
続し、等価的に単一のダイオードとして機能させるもの
である。尚、2×2のアレーは例として示したものでM
×Nとしても機能的には何ら変わるものではない。本実
施形態例の特徴は 1)ショットキー接合の面積を最大限に広くとれ、光・
電気変換効率を大きくできる。FIG. 5 shows a fifth embodiment of the present invention.
(A) is a top view, and (b) is a sectional view taken along line aa 'of (a). In the figure, portions corresponding to the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. That is, the second metal electrode 27 provided on the N + type region 28 is 2 × 2
And the rest is entirely covered with the Schottky electrode 24 with a certain gap from the second metal electrode 27 provided on the N + type region 28, thereby contributing to light-to-electric conversion. The second metal electrode 27 provided on the N + type region 28 is commonly connected as a Schottky diode, and equivalently functions as a single diode. The 2 × 2 array is shown as an example and M
XN does not change the function at all. The features of this embodiment are as follows: 1) The area of the Schottky junction can be maximized,
Electricity conversion efficiency can be increased.
【0029】2)大面積の受光素子が形成できるため、
受光時の光の径よりも受光素子の面積を大きくとれば、
従来問題とされた光軸合わせに高い精度が必要であった
問題点を克服できる。2) Since a light receiving element having a large area can be formed,
If the area of the light receiving element is larger than the diameter of the light when receiving light,
It is possible to overcome the problem that required high precision for the optical axis alignment, which was regarded as a conventional problem.
【0030】図6は本発明の第6の実施形態例を示す断
面図である。図中、図1と同一部分に対応する部分は同
一符号を付してその説明を省略する。図において、32
はP+ タイプの領域である。すなわち、SOI構造を持
つシリコン半導体基板島内のシリコンの薄層の島におい
て第1のメタル電極26に接続されたP+ タイプの領域
32とNもしくはイントリンシックシリコン層23との
間でPN接合ダイオードを構成し、第1のメタル電極2
6の横にN+ タイプの領域28とそれに接続された第2
のメタル電極27が構成され、前記Nもしくはイントリ
ンシックシリコン層23が第1のメタル電極26下部か
ら前記N+ の領域28まで構成して電気的に接続された
状態をなし、電極配線に対して反対側のシリコンの一部
もしくは全てをエッチングにより除去して穴30を形成
し、PN接合ダイオードの対向側から空亡化されたNも
しくはイントリンシック層23の領域にSiO2 22を
介して光29を照射することを可能とし、前記第2のメ
タル電極27を出力端子とする。FIG. 6 is a sectional view showing a sixth embodiment of the present invention. In the figure, portions corresponding to the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, 32
Is a P + type region. That is, a PN junction diode is formed between a P + type region 32 connected to the first metal electrode 26 and the N or intrinsic silicon layer 23 on a thin island of silicon in a silicon semiconductor substrate island having an SOI structure. The first metal electrode 2
Next to the N + type region 28 and the second
And the N or intrinsic silicon layer 23 is formed from the lower part of the first metal electrode 26 to the N + region 28 so as to be electrically connected to each other. A part or all of the silicon on the opposite side is removed by etching to form a hole 30, and light 29 through SiO 2 22 is passed from the opposite side of the PN junction diode to the region of the depleted N or intrinsic layer 23. And the second metal electrode 27 is used as an output terminal.
【0031】以上のように、図1に示したショットキー
ダイオードの替わりにPN接合ダイオードを用いた構造
においても同様の光・電気変換が実現できることを示し
たものである。As described above, it is shown that similar light-to-electric conversion can be realized even in the structure using the PN junction diode instead of the Schottky diode shown in FIG.
【0032】図7は本発明の第7の実施形態例を示す断
面図である。図中、図1と同一部分に対応する部分は同
一符号を付してその説明を省略する。図において、33
はP+ タイプの領域である。すなわち、SOI構造を持
つシリコン半導体基板島内のシリコンの薄層の島におい
て第1のメタル電極26に接続されたP+ タイプの領域
33とNもしくはイントリンシックシリコン層23との
間でラテラル構造のPN接合ダイオードを構成し、第1
のメタル電極26の横にN+ タイプの領域28とそれに
接続された第2のメタル電極27が構成され、前記Nも
しくはイントリンシックシリコン層23が第1のメタル
電極26下部から前記N+ の領域28まで構成して電気
的に接続された状態をなし、電極配線に対して反対側の
シリコンの一部もしくは全てをエッチングにより除去し
て穴30を形成し、PN接合ダイオードの対向側から空
亡化されたNもしくはイントリンシック層23の領域に
SiO2 22を介して光29を照射することを可能と
し、前記第2のメタル電極27を出力端子とする。FIG. 7 is a sectional view showing a seventh embodiment of the present invention. In the figure, portions corresponding to the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, 33
Is a P + type region. That is, a lateral structure PN is formed between a P + type region 33 connected to the first metal electrode 26 and the N or intrinsic silicon layer 23 on a thin island of silicon in a silicon semiconductor substrate island having a SOI structure. A junction diode,
N + type region 28 and a second metal electrode 27 connected to the N + type region 28 are formed beside the metal electrode 26, and the N or intrinsic silicon layer 23 is formed from the lower portion of the first metal electrode 26 to the N + region. 28, are electrically connected to each other, a part or all of the silicon on the opposite side to the electrode wiring is removed by etching to form a hole 30, and a void is formed from the opposite side of the PN junction diode. It is possible to irradiate the region of the converted N or intrinsic layer 23 with light 29 via SiO 2 22, and the second metal electrode 27 is used as an output terminal.
【0033】以上のように、図1に示したショットキー
ダイオードの替わりにラテラル構造のPN接合ダイオー
ドを用いた構造においても同様の光・電気変換が実現で
きることを示したものである。As described above, it is shown that similar optical-electrical conversion can be realized even in a structure using a lateral PN junction diode instead of the Schottky diode shown in FIG.
【0034】図8は本発明の第8の実施形態例を示す回
路図である。図において、34は光が照射できる構造と
したダイオード、35は光を照射しない/できない構造
としたダイオード、36は電源、37は光である。すな
わち、基板側から光が照射できる構造としたダイオード
34のアノードと基板側から光を照射しない/できない
構成としたダイオード35のアノードとを共通にして電
源36に接続し、ダイオード34のカソードから暗電流
を含む信号を検出し、ダイオード35のカソードから暗
電流を検出し、ダイオード34から得られた暗電流を含
む信号から、ダイオード35から得られた暗電流を引き
算することにより暗電流を含まない信号を検出すること
により、高精度な光・電気信号変換を可能とするもので
ある。FIG. 8 is a circuit diagram showing an eighth embodiment of the present invention. In the figure, 34 is a diode having a structure capable of irradiating light, 35 is a diode having a structure not allowing / irradiating light, 36 is a power supply, and 37 is light. That is, the anode of the diode 34 configured to irradiate light from the substrate side and the anode of the diode 35 configured to not / cannot irradiate light from the substrate side are commonly connected to the power supply 36, and the cathode of the diode 34 The dark current is detected by detecting the signal including the current, detecting the dark current from the cathode of the diode 35, and subtracting the dark current obtained from the diode 35 from the signal including the dark current obtained from the diode 34. By detecting the signal, high-precision optical / electrical signal conversion is enabled.
【0035】以上のように、近接して2つの光・電気変
換ダイオードを配置し、一方のダイオードには本発明で
説明した通り、基板の側から光を照射して通常の光・電
気変換機能を持たせ、他方のダイオードは基板をエッチ
ングしないままで置くか、基板をエッチングしてあって
も光を遮蔽する機能を付加し、等価的に光無しの時の暗
電流が信号として得られる構成とする。実際の光・電気
変換はこの2つの出力の差分を使う。このようにするこ
とにより、次の効果が期待出来る。As described above, two light-to-electricity conversion diodes are arranged close to each other, and one of the diodes is irradiated with light from the substrate side to perform a normal light-to-electricity conversion function as described in the present invention. The other diode is left without etching the substrate, or a function to block light even if the substrate is etched is added, so that dark current when there is no light is equivalently obtained as a signal And The actual optical / electrical conversion uses the difference between these two outputs. By doing so, the following effects can be expected.
【0036】1)ダイオードの光信号が無い時の暗電流
を光・電気変換された信号から回路的な手法で差し引く
ことで特に微弱信号時の正確な光・電気変換が可能とな
る。 2)ダイオードの特性は温度の変動に対して変動する。
同一形状のダイオードを使って差分をとることでこの温
度特性の補正をかけることが可能となる。1) By subtracting the dark current when there is no light signal from the diode from the light-to-electrically converted signal by a circuit method, accurate light-to-electricity conversion becomes possible, especially for a weak signal. 2) The characteristics of the diode fluctuate with changes in temperature.
This temperature characteristic can be corrected by taking the difference by using diodes of the same shape.
【0037】図9は本発明の第9の実施形態例を示す回
路構成図である。図において、34は光が照射できる構
造としたダイオード、36は電源、37は光、38は増
幅回路、39は識別回路、40は半導体集積回路であ
る。すなわち、光37が照射できる構造としたダイオー
ド34のアノードを電源36に接続し、ダイオード34
のカソードを増幅回路38の入力端に接続し、この増幅
回路38の出力端を識別回路39の入力端に接続し、こ
の識別回路39の出力端より電気信号を取り出すもので
ある。前記ダイオード34、増幅回路38及び識別回路
39は同一のSOI構造を持つシリコン半導体基板上に
形成される。FIG. 9 is a circuit diagram showing a ninth embodiment of the present invention. In the figure, 34 is a diode having a structure capable of irradiating light, 36 is a power supply, 37 is light, 38 is an amplifier circuit, 39 is an identification circuit, and 40 is a semiconductor integrated circuit. That is, the anode of the diode 34 having a structure capable of irradiating the light 37 is connected to the power source 36,
Is connected to the input terminal of the amplifier circuit 38, the output terminal of the amplifier circuit 38 is connected to the input terminal of the identification circuit 39, and an electric signal is extracted from the output terminal of the identification circuit 39. The diode 34, the amplification circuit 38 and the identification circuit 39 are formed on a silicon semiconductor substrate having the same SOI structure.
【0038】以上のように、光・電気変換用のダイオー
ド34と同一チップ上に増幅回路38並びに識別回路3
9を搭載したものである。本発明のダイオードはいずれ
もSOIの基板上に形成されたものであり、ここで述べ
る増幅回路38ならびに識別回路39はいずれもシリコ
ンを用いたMOSトランジスタ回路またはバイポーラト
ランジスタ回路で構成されるので同一チップに形成する
ことは容易である。これによる特徴は以下の通りであ
る。As described above, the amplifier circuit 38 and the identification circuit 3 are mounted on the same chip as the diode 34 for optical / electrical conversion.
9 is mounted. The diodes of the present invention are all formed on an SOI substrate, and the amplifying circuit 38 and the discriminating circuit 39 described here are both constituted by MOS transistor circuits or bipolar transistor circuits using silicon. It is easy to form. The features of this are as follows.
【0039】1)光から電気に変換された信号端子と増
幅回路の入力端子を近接して配置できるため、寄生の容
量を小さく押さえ込むことが可能となり、高性能で低電
力な光受信用集積回路が実現できる。1) Since the signal terminal converted from light into electricity and the input terminal of the amplifier circuit can be arranged close to each other, it is possible to suppress the parasitic capacitance to a small value and to realize a high-performance and low-power integrated circuit for optical reception. Can be realized.
【0040】2)最先端の半導体技術が使用できること
と、1チップで実現できることから、小型化が可能であ
り、これに伴い経済化、低電力化が同時に達成できる。2) Since the state-of-the-art semiconductor technology can be used and can be realized with one chip, downsizing can be achieved, and along with this, economy and low power consumption can be achieved at the same time.
【0041】図9で示した本発明の第9の実施形態例に
係る基本回路を複数個配置してSOI構造を持つシリコ
ン半導体基板上で1次元アレイ、または2次元アレイに
展開することにより、効率的な大容量光信号伝送やボー
ド間光信号接続を実現することができる。各基本回路の
間は光の干渉を防ぐ手段が必要であるが、これは、例え
ばシリコンの島、あるいはメタルでカバーされたシリコ
ンの島で実現が可能である。By arranging a plurality of basic circuits according to the ninth embodiment of the present invention shown in FIG. 9 and developing them in a one-dimensional array or a two-dimensional array on a silicon semiconductor substrate having an SOI structure, Efficient large-capacity optical signal transmission and inter-board optical signal connection can be realized. A means for preventing light interference between the basic circuits is required, which can be realized, for example, by a silicon island or a silicon island covered with metal.
【0042】尚、上記各実施形態例のNチャネルをPチ
ャネルと、PチャネルをNチャネルとして構成してもよ
い。In the above embodiments, the N channel may be configured as a P channel and the P channel may be configured as an N channel.
【0043】[0043]
【発明の効果】以上述べたように本発明によれば、電極
配線に対して反対側のシリコンの一部もしくは全てをエ
ッチングにより除去して受光素子に光を入射することに
より、受光素子の光・電気変換効率を向上し得る半導体
集積装置を提供することができる。As described above, according to the present invention, a part or all of the silicon on the opposite side to the electrode wiring is removed by etching, and the light is incident on the light receiving element. A semiconductor integrated device capable of improving the electric conversion efficiency can be provided.
【図1】本発明の第1の実施形態例を示す断面図であ
る。FIG. 1 is a sectional view showing a first embodiment of the present invention.
【図2】本発明の第2の実施形態例を示す断面図であ
る。FIG. 2 is a sectional view showing a second embodiment of the present invention.
【図3】本発明の第3の実施形態例を示し、(a)は上
面図、(b)は断面図である。FIGS. 3A and 3B show a third embodiment of the present invention, wherein FIG. 3A is a top view and FIG.
【図4】本発明の第4の実施形態例を示す上面図であ
る。FIG. 4 is a top view showing a fourth embodiment of the present invention.
【図5】本発明の第5の実施形態例を示し、(a)は上
面図、(b)は(a)のa−a′線断面図である。5A and 5B show a fifth embodiment of the present invention, wherein FIG. 5A is a top view, and FIG. 5B is a sectional view taken along line aa ′ of FIG. 5A.
【図6】本発明の第6の実施形態例を示す断面図であ
る。FIG. 6 is a sectional view showing a sixth embodiment of the present invention.
【図7】本発明の第7の実施形態例を示す断面図であ
る。FIG. 7 is a sectional view showing a seventh embodiment of the present invention.
【図8】本発明の第8の実施形態例を示す回路図であ
る。FIG. 8 is a circuit diagram showing an eighth embodiment of the present invention.
【図9】本発明の第9の実施形態例を示す回路構成図で
ある。FIG. 9 is a circuit diagram showing a ninth embodiment of the present invention.
【図10】従来のMOS構造の受光素子を示す断面図で
ある。FIG. 10 is a sectional view showing a conventional light receiving element having a MOS structure.
21 Si基板 22 SiO2 23 Nもしくはイントリンシックシリコン層 24 ショットキー電極 25 ショットキー接合 26 第1のメタル電極 27 第2のメタル電極 28 N+ タイプの領域 29 光 30 穴Reference Signs List 21 Si substrate 22 SiO 2 23 N or intrinsic silicon layer 24 Schottky electrode 25 Schottky junction 26 First metal electrode 27 Second metal electrode 28 N + type region 29 Light 30 Hole
───────────────────────────────────────────────────── フロントページの続き (72)発明者 真野 恒夫 東京都渋谷区桜丘町20番1号 エヌティテ ィエレクトロニクス株式会社内 (72)発明者 赤沢 幸雄 東京都渋谷区桜丘町20番1号 エヌティテ ィエレクトロニクス株式会社内 (72)発明者 井野 正行 東京都渋谷区桜丘町20番1号 エヌティテ ィエレクトロニクス株式会社内 (72)発明者 猪川 洋 東京都渋谷区桜丘町20番1号 エヌティテ ィエレクトロニクス株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tsuneo Mano 20-1 Sakuragaoka-cho, Shibuya-ku, Tokyo Inside NTT Electronics Corporation (72) Inventor Yukio Akazawa 20-1 Sakuragaoka-cho, Shibuya-ku, Tokyo NTT Electronics Inside (72) Inventor Masayuki Ino 20-1 Sakuragaoka-cho, Shibuya-ku, Tokyo Inside NTT Electronics Corporation (72) Inventor Hiroshi Inokawa 20-1 Sakuraoka-cho, Shibuya-ku, Tokyo Inside NTT Electronics Corporation
Claims (9)
内のシリコンの薄層の島において第1のメタル電極とN
もしくはイントリンシックシリコン層との間でショット
キー接合を構成し、第1のメタル電極の横にN+ タイプ
の領域とそれに接続された第2の電極が構成され、前記
Nもしくはイントリンシックシリコン層が第1の電極下
部から前記N+ の領域まで構成して電気的に接続された
状態をなし、電極配線に対して反対側のシリコンの一部
もしくは全てをエッチングにより除去し、ダイオードの
ショットキー接合の対向側から空亡化されたNもしくは
イントリンシック領域に酸化膜を介して光を照射するこ
とを可能とし、前記第2の電極を出力端子とすることを
特徴とする半導体集積装置。A first metal electrode formed on a thin island of silicon in an island of a silicon semiconductor substrate having an SOI structure;
Alternatively, a Schottky junction is formed with the intrinsic silicon layer, an N + type region is formed beside the first metal electrode, and a second electrode connected to the N + type region is formed. A portion from the lower portion of the first electrode to the N + region is electrically connected, and part or all of silicon on the side opposite to the electrode wiring is removed by etching, thereby forming a Schottky junction of the diode. A semiconductor integrated device, which is capable of irradiating the depleted N or intrinsic region from the opposite side with light through an oxide film, and using the second electrode as an output terminal.
て、N+ タイプの領域を中心部に形成し、このN+ タイ
プの領域の周囲にショットキー電極を形成したことを特
徴とする半導体集積装置。2. The semiconductor integrated device according to claim 1, wherein an N + type region is formed at a central portion, and a Schottky electrode is formed around the N + type region. .
を、SOI構造を持つシリコン半導体基板上に1次元に
あるいは2次元的なアレー状に配置し、ショットキー電
極を共通に接続し、N+ タイプの領域上に設けられた電
極を共通接続して並列接続のダイオードを形成し、裏面
のシリコンをエッチングにより除去し、ダイオードのシ
ョットキー接合の対向側から空亡化されたNもしくはイ
ントリンシック領域に酸化膜を介して光を照射すること
を可能とし、N+ タイプの領域に共通接続された電極を
出力端子とすることを特徴とする半導体集積装置。3. The semiconductor integrated device according to claim 1 or 2 is arranged in a one-dimensional or two-dimensional array on a silicon semiconductor substrate having an SOI structure, and Schottky electrodes are commonly connected. The electrodes provided on the + type region are connected in common to form a diode of parallel connection, the silicon on the back surface is removed by etching, and the N or intrinsic is evacuated from the opposite side of the diode Schottky junction. A semiconductor integrated device capable of irradiating light to a region through an oxide film and using an electrode commonly connected to the N + type region as an output terminal.
装置において、Nもしくはイントリンシック領域に不純
物を導入したことを特徴とする半導体集積装置。4. The semiconductor integrated device according to claim 1, wherein an impurity is introduced into the N or intrinsic region.
集積装置を2つ配置し、一方は基板側から光が照射でき
る構造とし、他方は基板側から光を照射しない/できな
い構成とし、上記2つの半導体集積装置から得られた電
気信号の差分を出力とすることを特徴とする半導体集積
装置。5. Two semiconductor integrated devices according to claim 1, 2, 3 or 4, one of which has a structure in which light can be irradiated from the substrate side, and the other has a structure in which light cannot be irradiated from the substrate side. A semiconductor integrated device which outputs a difference between electric signals obtained from the two semiconductor integrated devices.
導体集積装置の出力端子を、さらに同一のSOI構造を
持つシリコン半導体基板上に形成された信号増幅ならび
に識別回路の入力端子に接続したことを特徴とする半導
体集積装置。6. An output terminal of the semiconductor integrated device according to claim 1, 2, 3, or 5, further serving as an input terminal of a signal amplification and identification circuit formed on a silicon semiconductor substrate having the same SOI structure. A semiconductor integrated device characterized by being connected.
複数回路をSOI構造を持つシリコン半導体基板上で1
次元もしくは2次元のアレイ状に配置したことを特徴と
する半導体集積装置。7. A plurality of circuits each comprising the semiconductor integrated device according to claim 6 are mounted on a silicon semiconductor substrate having an SOI structure by one.
A semiconductor integrated device arranged in a two-dimensional or two-dimensional array.
内のシリコンの薄層の島において第1のメタル電極に接
続されたP+ の領域とNもしくはイントリンシックシリ
コン層との間でPN接合ダイオードを構成し、第1のメ
タル電極の横にN+ タイプの領域とそれに接続された第
2の電極が構成され、前記Nもしくはイントリンシック
シリコン層が第1の電極下部から前記N+ の領域まで構
成して電気的に接続された状態をなし、電極配線に対し
て反対側のシリコンの一部もしくは全てをエッチングに
より除去し、PN接合ダイオードの対向側から空亡化さ
れたNもしくはイントリンシック領域に酸化膜を介して
光を照射することを可能とし、前記第2の電極を出力端
子とすることを特徴とする半導体集積装置。8. A PN junction diode is formed between a P + region connected to a first metal electrode and an N or intrinsic silicon layer in a thin island of silicon in a silicon semiconductor substrate island having an SOI structure. An N + -type region and a second electrode connected to the N + -type region are formed beside the first metal electrode, and the N or intrinsic silicon layer is formed from the lower portion of the first electrode to the N + region. In a state where they are electrically connected to each other, a part or all of silicon on the opposite side to the electrode wiring is removed by etching, and oxidized from the opposite side of the PN junction diode to a depleted N or intrinsic region. A semiconductor integrated device capable of irradiating light through a film and using the second electrode as an output terminal.
内のシリコンの薄層の島において第1のメタル電極に接
続されたP+ の領域とNもしくはイントリンシックシリ
コン層との間でラテラル構造のPN接合ダイオードを構
成し、第1のメタル電極の横にN+ タイプの領域とそれ
に接続された第2の電極が構成され、前記Nもしくはイ
ントリンシックシリコン層が第1の電極下部から前記N
+ の領域まで構成して電気的に接続された状態をなし、
電極配線に対して反対側のシリコンの一部もしくは全て
をエッチングにより除去し、ラテラル構造のPN接合ダ
イオードの対向側から空亡化されたNもしくはイントリ
ンシック領域に酸化膜を介して光を照射することを可能
とし、前記第2の電極を出力端子とすることを特徴とす
る半導体集積装置。9. A lateral PN junction between a P + region connected to a first metal electrode and an N or intrinsic silicon layer in a thin island of silicon in a silicon semiconductor substrate island having an SOI structure A diode is formed, an N + -type region and a second electrode connected to the N + -type region are formed beside the first metal electrode, and the N or intrinsic silicon layer is formed from the lower portion of the first electrode.
Configured up to + area and electrically connected,
A part or all of silicon on the opposite side to the electrode wiring is removed by etching, and light is irradiated from the opposite side of the lateral PN junction diode to the depleted N or intrinsic region via an oxide film. A semiconductor integrated device, wherein the second electrode is used as an output terminal.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9235171A JPH1174498A (en) | 1997-08-29 | 1997-08-29 | Semiconductor integrated device |
US09/143,510 US6229165B1 (en) | 1997-08-29 | 1998-08-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9235171A JPH1174498A (en) | 1997-08-29 | 1997-08-29 | Semiconductor integrated device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1174498A true JPH1174498A (en) | 1999-03-16 |
Family
ID=16982125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9235171A Pending JPH1174498A (en) | 1997-08-29 | 1997-08-29 | Semiconductor integrated device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1174498A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2837322A1 (en) * | 2002-03-14 | 2003-09-19 | Commissariat Energie Atomique | SiCOI SUBSTRATE POWER SCHOTTKY DIODE AND METHOD FOR MAKING SAME |
-
1997
- 1997-08-29 JP JP9235171A patent/JPH1174498A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2837322A1 (en) * | 2002-03-14 | 2003-09-19 | Commissariat Energie Atomique | SiCOI SUBSTRATE POWER SCHOTTKY DIODE AND METHOD FOR MAKING SAME |
WO2003077321A3 (en) * | 2002-03-14 | 2004-04-15 | Commissariat Energie Atomique | Schottky power diode comprising a sicoi substrate and the method of producing one such diode |
US7166894B2 (en) | 2002-03-14 | 2007-01-23 | Commissariat A L'energie Atomique | Schottky power diode with SiCOI substrate and process for making such diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200286946A1 (en) | Back-Illuminated Single-Photon Avalanche Diode | |
US6229165B1 (en) | Semiconductor device | |
US11888003B2 (en) | Photodetector | |
US20170031010A1 (en) | Photodetector and lidar system including the photodetector | |
US20050253132A1 (en) | Photodetector circuits | |
US9310554B2 (en) | Integrated circuit including non-planar structure and waveguide | |
KR102682692B1 (en) | Avalanche photodiode array | |
Schow et al. | Design and implementation of high-speed planar Si photodiodes fabricated on SOI substrates | |
US5027177A (en) | Floating base lateral bipolar phototransistor with field effect gate voltage control | |
US11791433B2 (en) | Single photon avalanche diode | |
US20130093035A1 (en) | Photo detector and integrated circuit | |
US6781169B2 (en) | Photodetector with three transistors | |
JPS59107578A (en) | Semiconductor photoelectric conversion device | |
US4920395A (en) | High sensitivity photodiode | |
US20090261441A1 (en) | Optical semiconductor device | |
JP3512937B2 (en) | Semiconductor device | |
EP0118568A1 (en) | Semiconductor image pickup device | |
JPH1174498A (en) | Semiconductor integrated device | |
JP2002314116A (en) | Lateral semiconductor photodetector of pin structure | |
US5990490A (en) | Optical electronic IC capable of photo detection | |
JP2018181918A (en) | Photodetector | |
US20030107107A1 (en) | High fill factor CMOS image sensor | |
KR100896432B1 (en) | SOI image sensor and manufacturing method thereof | |
JP2770810B2 (en) | Light receiving element | |
US20240047489A1 (en) | Single photon avalanche diode |