JPH1164486A - Method and circuit for suppressing clutter - Google Patents

Method and circuit for suppressing clutter

Info

Publication number
JPH1164486A
JPH1164486A JP9225997A JP22599797A JPH1164486A JP H1164486 A JPH1164486 A JP H1164486A JP 9225997 A JP9225997 A JP 9225997A JP 22599797 A JP22599797 A JP 22599797A JP H1164486 A JPH1164486 A JP H1164486A
Authority
JP
Japan
Prior art keywords
radar signal
circuit
processed
level
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9225997A
Other languages
Japanese (ja)
Other versions
JP3725669B2 (en
Inventor
Masaru Kawaguchi
優 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP22599797A priority Critical patent/JP3725669B2/en
Publication of JPH1164486A publication Critical patent/JPH1164486A/en
Application granted granted Critical
Publication of JP3725669B2 publication Critical patent/JP3725669B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect a target signal accurately even when a dynamic fluctuation appears in the clutter by introducing an adaptive processing into the setting of a threshold being employed at the scan correlation processing. SOLUTION: An adder circuit 24 adds the cell average and the mean deviation of input signals X to set a threshold value. An operating circuit 10 sets a zero specific gravity for the input signal X having a level lower than the threshold value and performs weighted addition of the input signal X and a radar signal on a memory circuit 11. Since the threshold is set adaptively at each point of time depending on on the level and the fluctuation of the input signal X, even such a clutter as exhibiting a random level fluctuation can be suppressed properly.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、レーダ信号に含ま
れるクラッタを抑圧するためのクラッタ抑圧方法及び回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clutter suppressing method and circuit for suppressing clutter included in a radar signal.

【0002】[0002]

【従来の技術及びその問題点】レーダ信号には、検出す
べき目標からの反射信号(ターゲット信号)の他に、他
の物体からの反射信号(クラッタ)が含まれている。船
舶用レーダの例では、海面からの反射即ちシークラッタ
や、雨雲等からの反射即ちウエザークラッタである。レ
ーダ信号に基づき映像を表示したとき、これらのクラッ
タを示す映像が、目標の映像を視認するのに邪魔にな
る。そのため、これまで各種のクラッタ抑圧手法が開発
されている。
2. Description of the Related Art A radar signal includes a reflection signal (clutter) from another object in addition to a reflection signal from a target to be detected (target signal). In the example of the marine radar, there are reflections from the sea surface, that is, sea clutter, and reflections from rain clouds or the like, that is, weather clutter. When an image is displayed based on the radar signal, the image showing these clutters hinders the visual recognition of the target image. For this reason, various clutter suppression techniques have been developed.

【0003】図2に、従来のクラッタ抑圧回路の一例を
示す。この図に示す回路は、演算回路10、メモリ回路
11及び座標認識回路12から構成されたスキャン相関
回路1を有している。メモリ回路11は、少なくとも1
スキャン(レーダ空中線のビームが1回転する期間)分
のレーダ信号を格納できる容量を有している。座標認識
回路12は、レーダ空中線の方位や送信タイミング等を
示す信号に基づきメモリ回路11にアクセスし、その内
容を演算回路10の出力信号Ynに基づき更新する。演
算回路10は、受信により得られた現スキャンに係るレ
ーダ信号即ち入力信号Xnと、メモリ回路11に格納さ
れている前スキャン時の出力信号Yn-1とに基づき、次
の加重加算
FIG. 2 shows an example of a conventional clutter suppression circuit. The circuit shown in FIG. 1 includes a scan correlation circuit 1 including an arithmetic circuit 10, a memory circuit 11, and a coordinate recognition circuit 12. The memory circuit 11 has at least one
It has a capacity to store radar signals for scanning (a period during which the beam of the radar antenna rotates once). Coordinate recognition circuit 12 accesses the memory circuit 11 based on a signal indicating the azimuth and transmission timing of the radar antenna or the like, and updated based the contents of the output signal Y n of the arithmetic circuit 10. The arithmetic circuit 10 performs the following weighted addition based on the radar signal relating to the current scan obtained by reception, that is, the input signal Xn and the output signal Yn -1 at the time of the previous scan stored in the memory circuit 11.

【数1】 Yn=α・Xn+(1−α)・Yn-1 (Xn≧T) … (1) Yn= (1−α)・Yn-1 (Xn<T) … (2) 但し、α:重み、0<α≦1 T:しきい値 n:スキャン番号 を行うことにより、出力信号Ynを生成する。式(1)
から読みとれるように、演算回路10がメモリ回路11
を利用して行う処理は、現スキャンでの入力信号Xn
含まれる信号のうち、前スキャン時の出力信号Yn-1
対し比較的強い相関を有する信号を強調する処理、即ち
スキャン相関処理である。一般に、レーダ信号に含まれ
る信号のうちターゲット信号についてはスキャン間で強
い相関が現れるのに対し、クラッタのようにその振幅レ
ベルが一定しない信号については比較的弱い相関しか現
れないから、このようなスキャン相関処理によって、タ
ーゲット信号を安定させクラッタを抑圧することができ
る。
Y n = α · X n + (1−α) · Y n−1 (X n ≧ T) (1) Y n = (1−α) · Y n−1 (X n <T (2) where α: weight, 0 <α ≦ 1 T: threshold value n: scan number The output signal Y n is generated. Equation (1)
The arithmetic circuit 10 is connected to the memory circuit 11 so that
Is a process of emphasizing a signal having a relatively strong correlation with the output signal Y n-1 of the previous scan among the signals included in the input signal X n of the current scan, that is, the scan correlation. Processing. Generally, among signals included in a radar signal, a target signal has a strong correlation between scans, whereas a signal whose amplitude level is not constant, such as clutter, has a relatively weak correlation. By the scan correlation processing, the target signal can be stabilized and clutter can be suppressed.

【0004】また、式(1)を用いるか式(2)を用い
るかを決めるためのしきい値Tは、比較的レベルが低い
入力信号Xnについては重みαをゼロとし加重加算の対
象から外すことにより、クラッタ抑圧効果を向上させ
る、という役割を果たしている。即ち、入力信号Xn
しきい値Tを下回ってるときでも式(1)を用いるよう
にしたとき(図3)に比べ、入力信号Xnがしきい値T
を下回ってるとき式(2)を用いるようにしたときには
(図4)、出力信号Yn中のクラッタ信号のレベルは小
さくなる。即ち、クラッタに対するターゲット信号の比
(S/C比)が高くなる。なお、図3及び図4は、いず
れも、ターゲット信号のレベルが一定値であることを仮
定した図であり、縦軸としてはターゲット信号のレベル
にて規格化されたレベルを用いている。また、α=0.
5、T=0.8としている。
The threshold value T for determining whether to use the equation (1) or the equation (2) is set such that the weight α is set to zero for the input signal X n having a relatively low level, and the threshold value T By removing it, it plays the role of improving the clutter suppression effect. That is, when the input signal X n is as adapted to use the equation (1), even when they are below the threshold T compared with (FIG. 3), the input signal X n is the threshold value T
When to use equation (2) when below the can (Fig. 4), the level of the clutter signal in the output signal Y n is reduced. That is, the ratio of the target signal to the clutter (S / C ratio) increases. 3 and 4 are diagrams assuming that the level of the target signal is a constant value, and the vertical axis uses the level standardized by the level of the target signal. Also, α = 0.
5, T = 0.8.

【0005】しかし、クラッタ信号には、往々にしてダ
イナミックなレベル変動が現れる。例えばシークラッタ
のレベルは、風下か、風上か、といった方向の違いによ
る波高の違いによりダイナミックに変わる。上述の従来
の方法には、クラッタにダイナミックな変動が現れてい
るときに、クラッタとのレベル差が小さいターゲット信
号を十分正確に検出できるようなS/Cを実現できな
い、という問題点がある。なお、STC(Sensitivity T
ime Control)、ゲイン等の調整によって、クラッタのレ
ベルをある程度抑えることはできるが、クラッタのレベ
ルを抑えるのみではその変動には対処できないことに、
注意されたい。
[0005] However, a dynamic level fluctuation often appears in the clutter signal. For example, the level of the sea clutter dynamically changes due to a difference in wave height due to a difference in direction such as leeward or upwind. The above-described conventional method has a problem that when dynamic fluctuations appear in the clutter, it is not possible to realize an S / C that can sufficiently accurately detect a target signal having a small level difference from the clutter. STC (Sensitivity T)
You can control the clutter level to some extent by adjusting the (ime Control), gain, etc., but it is not possible to cope with the fluctuation only by suppressing the clutter level.
Please be careful.

【0006】[0006]

【発明の概要】本発明の目的の一つは、クラッタにダイ
ナミックな変動が現れているときでもターゲット信号を
正確に検出できるようにすることにある。本発明に係る
クラッタ抑圧方法及び回路においては、この目的を、ス
キャン相関処理の際に用いるしきい値の設定に適応型の
処理を導入することにより、達成している。
SUMMARY OF THE INVENTION An object of the present invention is to enable accurate detection of a target signal even when dynamic fluctuations appear in clutter. In the clutter suppression method and circuit according to the present invention, this object is achieved by introducing adaptive processing to the setting of the threshold used in scan correlation processing.

【0007】即ち、本発明に係るクラッタ抑圧方法にお
いては、まず、現スキャンにて逐次受信により得られる
レーダ信号を、処理対象レーダ信号として入力する。次
に、処理対象レーダ信号のレベルが高ければ高いほど大
きくなるよう、またこの処理対象レーダ信号のレベルの
ばらつきが大きければ大きいほど大きくなるよう、しき
い値を適応設定する。更に、入力した処理対象レーダ信
号をメモリ回路上の処理用レーダ信号と加重加算する。
その際、処理対象レーダ信号のレベルがしきい値を下回
っているのであれば、この処理対象レーダ信号に乗ずる
重みをゼロに設定して加重加算を行う。そして、加重加
算の結果得られる信号を、処理後レーダ信号として出力
すると共に、次スキャンにて処理用レーダ信号として使
用すべくメモリ回路上に格納する。また、本発明に係る
クラッタ抑圧回路は、処理対象レーダ信号のレベルとそ
のしきい値との比較、処理対象レーダ信号と処理用レー
ダ信号との加重加算、その結果のメモリ回路への書込等
の処理を行うスキャン相関回路に加え、しきい値の適応
設定に関する処理を行うしきい値設定回路を設けたもの
である。
That is, in the clutter suppression method according to the present invention, first, a radar signal obtained by successive reception in the current scan is input as a radar signal to be processed. Next, the threshold value is adaptively set so as to increase as the level of the radar signal to be processed increases, and to increase as the level variation of the radar signal to be processed increases. Further, the input radar signal to be processed is weighted and added to the processing radar signal on the memory circuit.
At this time, if the level of the radar signal to be processed is lower than the threshold value, the weight for multiplying the radar signal to be processed is set to zero and weighted addition is performed. Then, the signal obtained as a result of the weighted addition is output as a processed radar signal and stored in a memory circuit for use as a processing radar signal in the next scan. Also, the clutter suppression circuit according to the present invention may be configured to compare the level of the radar signal to be processed with its threshold value, to perform weighted addition of the radar signal to be processed and the radar signal for processing, and to write the result to a memory circuit. In addition to the scan correlation circuit that performs the above processing, a threshold setting circuit that performs processing related to adaptive setting of the threshold is provided.

【0008】このように、しきい値を設定するに際して
処理対象レーダ信号のレベル及びそのばらつきに応じた
設定を行うことにより、例えばそのレベルがダイナミッ
クに変動するシークラッタと比較的低レベルのターゲッ
ト信号とが処理対象レーダ信号に含まれているときでも
ターゲット信号を十分安定的に検出できる。その際、S
TCの調整等も不要である。また、処理対象レーダ信号
のレベル及びレベルのばらつきは、処理対象レーダ信号
に関し、現在時刻を挟む移動セルにおけるセルアベレー
ジ及び平均的偏差を求め、求めたセルアベレージ及び平
均的偏差に基づきしきい値を各時刻毎に設定することに
より、しきい値の設定に反映させることができる。例え
ば、セルアベレージを求めるセルアベレージング回路、
平均的偏差を求める平均的偏差算出回路、及びこれらセ
ルアベレージと平均的偏差とを加算する加算回路を設
け、加算回路の出力を以てしきい値とすればよい。その
際には、加算回路へのセルアベレージの入力を遅延させ
る遅延回路を設けて、セルアベレージが求められてから
平均的偏差が求められるまでの演算遅延を補償するのが
好ましい。また、スキャン相関回路への処理対象レーダ
信号の入力を遅延させる遅延回路を設け、処理対象レー
ダ信号が受信により得られてからこの処理対象レーダ信
号に対応するしきい値が設定されるまでの演算遅延を補
償するのが好ましい。
As described above, when the threshold value is set, the setting is performed in accordance with the level of the radar signal to be processed and the variation thereof, so that, for example, a sea clutter whose level dynamically fluctuates and a target signal of a relatively low level can be used. Can be detected sufficiently stably even when is included in the radar signal to be processed. At that time, S
There is no need to adjust TC or the like. The level of the radar signal to be processed and the level variation are obtained by calculating the cell average and the average deviation in the moving cell sandwiching the current time with respect to the radar signal to be processed, and setting the threshold based on the obtained cell average and the average deviation. By setting for each time, it can be reflected in the setting of the threshold. For example, a cell averaging circuit for obtaining a cell average,
An average deviation calculating circuit for obtaining an average deviation, and an adding circuit for adding these cell averages and the average deviation may be provided, and the output of the adding circuit may be used as a threshold. In this case, it is preferable to provide a delay circuit for delaying the input of the cell average to the adder circuit to compensate for the operation delay from when the cell average is obtained to when the average deviation is obtained. In addition, a delay circuit for delaying the input of the radar signal to be processed to the scan correlation circuit is provided, and an operation is performed from when the radar signal to be processed is obtained by reception until a threshold value corresponding to the radar signal to be processed is set. It is preferable to compensate for the delay.

【0009】以下、本発明の好適な実施形態に関し図面
に基づき説明する。以下の説明では、図2乃至図4に記
した従来技術と共通する符号を用い説明を一部省略する
が、これは説明の簡略化のためであり、本発明は他種の
従来技術とも組み合わせることができる。また、従来技
術の問題点を説明するに際してシークラッタを例とした
が、船舶用乃至港湾用レーダのように海面反射の影響を
受けるレーダ以外にも、本発明を適用することができ
る。
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. In the following description, the same reference numerals as those in the related art shown in FIGS. 2 to 4 are used, and the description is partially omitted. However, this is for the sake of simplification of the description, and the present invention is also combined with other types of the related art. be able to. Although sea clutter is taken as an example when describing the problems of the prior art, the present invention can be applied to other radars such as radars for ships or harbors that are affected by sea surface reflection.

【0010】[0010]

【発明の実施の形態】図1に、本発明の一実施形態に係
るクラッタ抑圧回路の構成を示す。この図に示す回路は
スキャン相関回路1の他、しきい値設定回路2を備えて
いる。しきい値設定回路2は、入力信号Xnのセルアベ
レージを求めるセルアベレージング回路21や平均的偏
差を求める平均的偏差算出回路23を有している。ここ
でいうセルアベレージは、現時点を挟む所定長の期間
(距離)即ち移動セルにおけるレーダ信号レベルの平均
値(通常は、現時点におけるレーダ信号レベルを計算の
基礎にいれないで求めた移動平均値)であり、離散化さ
れた時刻を整数kで表すこととしたとき、次の式
FIG. 1 shows a configuration of a clutter suppression circuit according to an embodiment of the present invention. The circuit shown in this figure includes a threshold value setting circuit 2 in addition to the scan correlation circuit 1. The threshold value setting circuit 2 has a cell averaging circuit 21 for obtaining a cell average of the input signal Xn and an average deviation calculating circuit 23 for obtaining an average deviation. The cell average here is a period (distance) of a predetermined length sandwiching the present time, that is, the average value of the radar signal level in the moving cell (usually, the moving average value obtained without taking the radar signal level at the present time into the basis of calculation). And the discrete time is represented by an integer k, the following expression

【数2】 An,k={ΣXn,k-i+ΣXn,k+i}/N … (3) 但し、Σ:i=1からi=N/2までの総和 N:移動セルのサイズ(サンプル数)、2以上の自然数 Xn,k:時刻kにおけるXn で与えられる。セルアベレージは、現時点kの前後N時
点(サンプル)におけるレーダ信号の平均的なレベルを
与えている。また、平均的偏差は、移動セル内において
レーダ信号のレベルがセルアベレージに対してどの程度
の偏差を有しているかを示す指標即ちレーダ信号のレベ
ル変動幅を示す指標であり、次の式
A n, k = X n, ki + ΣX n, k + i } / N (3) where Σ: the sum from i = 1 to i = N / 2 N: size of moving cell ( Sample number), 2 or more natural numbers X n, k : given by X n at time k. The cell average gives an average level of the radar signal at N time points (samples) before and after the current time k. The average deviation is an index indicating how much the level of the radar signal has a deviation from the cell average in the moving cell, that is, an index indicating the level variation width of the radar signal.

【数3】 Dn,k=Σ|Xn,k+i−An,k+i|/N … (4) 但し、Σ:i=−N/2からi=N/2までの総和 で与えられる。D n, k = Σ | X n, k + i −A n, k + i | / N (4) where Σ: the sum from i = −N / 2 to i = N / 2 Given by

【0011】しきい値設定回路2は、求められたセルア
ベレージAn,kと求められた平均的偏差Dn,kとに基づき
時刻kについてのしきい値Tn,kを設定する加算回路2
4を有している。加算回路24は、例えば次の式
The threshold value setting circuit 2 is an adding circuit for setting a threshold value T n, k for time k based on the obtained cell average A n, k and the obtained average deviation D n, k. 2
Four. The addition circuit 24 is, for example, the following equation

【数4】 Tn,k=An,k+Dn,k … (5) にて、演算回路10にしきい値Tn,kを設定する。但
し、例えばDn,kに何らかの係数を乗じた上でAn,kに加
算してもよいし、Dn,kが所定値より小さいときにはA
n,kをそのまましきい値Tn,kにする足切りを行ってもよ
い。また、しきい値設定回路2は遅延回路20及び22
を有している。遅延回路20は、時刻kに係る入力信号
n,kが与えられてからしきい値Tn,kが設定されるまで
の演算遅延を補償するため、演算回路10への入力信号
n,kの供給を遅延させる回路である。また、遅延回路
22は、セルアベレージAn,kが求められてから平均的
偏差Dn,kが得られるまでの演算遅延を補償するため、
加算回路24へのセルアベレージAn,kの供給を遅延さ
せる回路である。遅延回路20及び22の遅延時間は、
設計的に又は試験的に定めればよい。
T n, k = A n, k + D n, k (5) The threshold value T n, k is set in the arithmetic circuit 10. However, for example D n, A n on which multiplied by some factor k, may be added to k, when D n, k is smaller than a predetermined value A
The truncation may be performed to set n, k as it is to the threshold value T n, k . The threshold value setting circuit 2 includes delay circuits 20 and 22
have. The delay circuit 20 compensates for an operation delay from when the input signal X n, k relating to the time k is given to when the threshold value T n, k is set, so that the input signal X n, This is a circuit that delays the supply of k . Further, the delay circuit 22 compensates for an operation delay from when the cell average A n, k is obtained to when the average deviation D n, k is obtained.
This is a circuit for delaying the supply of the cell average An, k to the adding circuit 24. The delay time of the delay circuits 20 and 22 is
It may be determined by design or test.

【0012】演算回路10では、前掲の式(1)及び
(2)と同じ原理にて処理を行っている。しかし、本実
施形態では、しきい値Tn,kをセルアベレージAn,k及び
平均的偏差Dn,kに応じて各時刻毎に設定している。従
って、本実施形態における出力信号は、前述の従来技術
とは異なり
The arithmetic circuit 10 performs processing according to the same principle as the above-described equations (1) and (2). However, in the present embodiment, the threshold value T n, k is set for each time according to the cell average A n, k and the average deviation D n, k . Therefore, the output signal in the present embodiment is different from the above-described prior art.

【数5】 Yn,k=α・Xn,k+(1−α)・Yn-1,k (Xn,k≧Tn,k) …(6) Yn,k= (1−α)・Yn-1,k (Xn,k<Tn,k) …(7) で与えられる値になる。Y n, k = α · X n, k + (1−α) · Y n−1, k (X n, k ≧ T n, k ) (6) Y n, k = (1 −α) · Y n−1, k (X n, k <T n, k ) (7)

【0013】このように、本実施形態では、しきい値T
n,kをセルアベレージAn,k及び平均的偏差Dn,kに応じ
て各時刻毎に設定しているため、そのレベルがランダム
に変化するようなクラッタについてもその変動具合を見
積もりスキャン相関処理に反映させることができ、クラ
ッタの抑圧・S/C比の向上の効果が得られる。また、
STC等の感度調整操作も不要である。更に、セルアベ
レージングにてクラッタ変動中の低周波を取り出す一方
で、平均的偏差にてクラッタ変動の振幅乃至程度を取り
出し、これらをしきい値設定に反映させているため、ク
ラッタによる信号レベルの変動をしきい値設定に反映さ
せているにも関わらず、しきい値自体が不安定な変動を
示すことがない。
As described above, in the present embodiment, the threshold T
Since n, k is set for each time according to the cell average A n, k and the average deviation D n, k , even for clutter whose level changes randomly, the fluctuation is estimated and the scan correlation is estimated. This can be reflected in the processing, and the effect of suppressing clutter and improving the S / C ratio can be obtained. Also,
No sensitivity adjustment operation such as STC is required. Further, while the low frequency during the clutter fluctuation is extracted by cell averaging, the amplitude or degree of the clutter fluctuation is extracted by the average deviation, and these are reflected in the threshold value setting. Although the fluctuation is reflected in the threshold setting, the threshold itself does not show unstable fluctuation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態に係るクラッタ抑圧回路
の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a clutter suppression circuit according to an embodiment of the present invention.

【図2】 一従来技術に係るクラッタ抑圧回路の構成を
示すブロック図である。
FIG. 2 is a block diagram illustrating a configuration of a clutter suppression circuit according to one related art.

【図3】 しきい値による処理の切換を伴わないスキャ
ン相関処理の効果を示す図である。
FIG. 3 is a diagram illustrating an effect of a scan correlation process without switching a process based on a threshold.

【図4】 しきい値による処理の切換を伴うスキャン相
関処理の効果を示す図である。
FIG. 4 is a diagram illustrating the effect of scan correlation processing involving switching of processing based on a threshold.

【符号の説明】[Explanation of symbols]

1 スキャン相関回路、2 しきい値設定回路、10
演算回路、11 メモリ回路、12 座標認識回路、2
0,22 遅延回路、21 セルアベレージング回路、
23 平均的偏差算出回路、24 加算回路。
1 scan correlation circuit, 2 threshold setting circuit, 10
Arithmetic circuit, 11 memory circuit, 12 coordinate recognition circuit, 2
0,22 delay circuit, 21 cell averaging circuit,
23 average deviation calculation circuit, 24 addition circuit.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 現スキャンにて逐次受信により得られる
レーダ信号を処理対象レーダ信号として入力し、入力し
た処理対象レーダ信号をメモリ回路上の処理用レーダ信
号と加重加算し、その結果得られる信号を、処理後レー
ダ信号として出力すると共に、次スキャンにて処理用レ
ーダ信号として使用すべく上記メモリ回路上に格納する
クラッタ抑圧方法において、 処理対象レーダ信号のレベルがしきい値を下回っている
ときに、この処理対象レーダ信号に乗ずる重みをゼロに
設定して上記加重加算を行い、更に、処理対象レーダ信
号のレベルが高ければ高いほど大きくなるよう、またこ
の処理対象レーダ信号のレベルのばらつきが大きければ
大きいほど大きくなるよう、上記しきい値を適応設定す
ることを特徴とするクラッタ抑圧方法。
1. A radar signal obtained by successive reception in a current scan is input as a processing target radar signal, the input processing target radar signal is weighted and added to a processing radar signal on a memory circuit, and a signal obtained as a result is obtained. Is output as a processed radar signal and stored in the memory circuit to be used as a processing radar signal in the next scan, when the level of the radar signal to be processed is below a threshold value. Then, the weight for multiplying the radar signal to be processed is set to zero, and the above-mentioned weighted addition is performed. Further, the higher the level of the radar signal to be processed, the larger the level and the variation in the level of the radar signal to be processed. A clutter suppression method, wherein the threshold value is adaptively set so that the threshold value increases as the value increases.
【請求項2】 請求項1記載のクラッタ抑圧方法におい
て、処理対象レーダ信号に関し、現在時刻を挟む移動セ
ルにおけるセルアベレージ及び平均的偏差を求め、求め
たセルアベレージ及び平均的偏差に基づき上記しきい値
を各時刻毎に設定することを特徴とするクラッタ抑圧方
法。
2. The clutter suppression method according to claim 1, wherein a cell average and an average deviation in a moving cell sandwiching the current time are obtained for the radar signal to be processed, and the threshold value is determined based on the obtained cell average and the average deviation. A clutter suppression method characterized in that a value is set for each time.
【請求項3】 現スキャンにて逐次受信により得られる
レーダ信号を処理対象レーダ信号として入力し、入力し
た処理対象レーダ信号のレベルがしきい値を下回ってい
るときにはゼロになりそうでないときには非ゼロの所定
値になるよう、この処理対象レーダ信号に係る重みを切
り換えながら、処理対象レーダ信号をメモリ回路上の処
理用レーダ信号と加重加算し、その結果得られる信号
を、処理後レーダ信号として出力すると共に、次スキャ
ンにて処理用レーダ信号として使用すべく上記メモリ回
路上に格納するスキャン相関回路と、 処理対象レーダ信号のレベルが高ければ高いほど大きく
なるよう、またこの処理対象レーダ信号のレベルのばら
つきが大きければ大きいほど大きくなるよう、上記しき
い値を適応設定するしきい値設定回路と、 を備えることを特徴とするクラッタ抑圧回路。
3. A radar signal obtained by successive reception in a current scan is input as a radar signal to be processed, and is non-zero when the level of the input radar signal to be processed is less than a threshold value and is not likely to become zero. The weight of the radar signal to be processed is added to the radar signal for processing on the memory circuit while the weight of the radar signal to be processed is switched so that the predetermined value of the radar signal is obtained, and the resulting signal is output as the processed radar signal. And a scan correlation circuit stored on the memory circuit to be used as a radar signal for processing in the next scan, and the level of the radar signal to be processed increases as the level of the radar signal to be processed increases. Threshold setting circuit that adaptively sets the above threshold so that the larger the variation of , Clutter suppressing circuit comprising: a.
【請求項4】 請求項3記載のクラッタ抑圧回路におい
て、しきい値設定回路が、処理対象レーダ信号に関し現
在時刻を挟む移動セルにおけるセルアベレージを求める
セルアベレージング回路と、処理対象レーダ信号に関し
上記移動セルにおける平均的偏差を求める平均的偏差算
出回路と、求められたセルアベレージと平均的偏差とを
加算することにより上記しきい値を各時刻毎に設定する
加算回路と、を有することを特徴とするクラッタ抑圧回
路。
4. The clutter suppression circuit according to claim 3, wherein the threshold setting circuit calculates a cell average in a moving cell sandwiching the current time with respect to the radar signal to be processed, and a cell averaging circuit with respect to the radar signal to be processed. An average deviation calculation circuit for obtaining an average deviation in the moving cell; and an addition circuit for setting the threshold value at each time by adding the obtained cell average and the average deviation. Clutter suppression circuit.
【請求項5】 請求項4記載のクラッタ抑圧回路におい
て、しきい値設定回路が、セルアベレージが求められて
から平均的偏差が求められるまでの演算遅延を補償すべ
く、加算回路へのセルアベレージの入力を遅延させる第
1の遅延回路と、処理対象レーダ信号が受信により得ら
れてからこの処理対象レーダ信号に対応するしきい値が
設定されるまでの演算遅延を補償すべく、スキャン相関
回路への処理対象レーダ信号の入力を遅延させる第2の
遅延回路と、を有することを特徴とするクラッタ抑圧回
路。
5. The clutter suppression circuit according to claim 4, wherein said threshold value setting circuit compensates for an operation delay from when the cell average is obtained to when an average deviation is obtained, and said cell average is supplied to said adder circuit. And a scan correlation circuit for compensating for an operation delay from when a processing target radar signal is obtained by reception to when a threshold value corresponding to the processing target radar signal is set. And a second delay circuit for delaying the input of the radar signal to be processed to the clutter suppression circuit.
JP22599797A 1997-08-22 1997-08-22 Clutter suppression method and circuit Expired - Fee Related JP3725669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22599797A JP3725669B2 (en) 1997-08-22 1997-08-22 Clutter suppression method and circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22599797A JP3725669B2 (en) 1997-08-22 1997-08-22 Clutter suppression method and circuit

Publications (2)

Publication Number Publication Date
JPH1164486A true JPH1164486A (en) 1999-03-05
JP3725669B2 JP3725669B2 (en) 2005-12-14

Family

ID=16838184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22599797A Expired - Fee Related JP3725669B2 (en) 1997-08-22 1997-08-22 Clutter suppression method and circuit

Country Status (1)

Country Link
JP (1) JP3725669B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103581A (en) * 2007-10-23 2009-05-14 Furuno Electric Co Ltd Automatic gain controller
JP2014092457A (en) * 2012-11-02 2014-05-19 Japan Radio Co Ltd Radar receiver

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2452390B (en) 2007-08-31 2011-10-05 Furuno Electric Co Radar device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103581A (en) * 2007-10-23 2009-05-14 Furuno Electric Co Ltd Automatic gain controller
JP2014092457A (en) * 2012-11-02 2014-05-19 Japan Radio Co Ltd Radar receiver

Also Published As

Publication number Publication date
JP3725669B2 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
US3946382A (en) Search radar adaptive video processor
US8248296B2 (en) Method and program for displaying radar image, and target object detection signal processing device
US7209595B2 (en) Image processing apparatus, image processing method, noise-amount estimate apparatus, noise-amount estimate method, and storage medium
Brekke et al. Tracking small targets in heavy-tailed clutter using amplitude information
JP5697910B2 (en) Threshold setting method, target detection method, threshold setting device, target detection device, threshold setting program, and target detection program
US7916069B2 (en) Radar device
JP5398195B2 (en) Radar equipment
JPH09145829A (en) Radar signal processing unit
JP2009128278A (en) Pulse compression radar device
CN110632587A (en) Weak moving object monitoring method based on rapid FMCW radar
CN102540160B (en) Method and device for processing signals, and radar apparatus
JP2008256626A (en) Automatic gain controller
JP6008640B2 (en) Detecting image generating device, radar device, detecting image generating method, and detecting image generating program,
JPH1164486A (en) Method and circuit for suppressing clutter
US11444643B2 (en) Signal frequency and bandwidth estimation using a learned filter pair response
JPH02201186A (en) Method and device for signal processing
JPH07294628A (en) Signal processor
JPH08136641A (en) Radar equipment
JP2830596B2 (en) Monopulse angle measuring circuit
JPH1144753A (en) Moving target tracking method and radar video processing device
JP2603028B2 (en) Moving target detection radar device
KR102391935B1 (en) Apparatus and method for estimating angle of the low velocity target in the radar
JPS624668B2 (en)
JP2002071795A (en) Radar device for acquiring and tracking target
JP2665442B2 (en) Radar signal processing method and apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees