JPH114185A - Communication system/device - Google Patents

Communication system/device

Info

Publication number
JPH114185A
JPH114185A JP9157013A JP15701397A JPH114185A JP H114185 A JPH114185 A JP H114185A JP 9157013 A JP9157013 A JP 9157013A JP 15701397 A JP15701397 A JP 15701397A JP H114185 A JPH114185 A JP H114185A
Authority
JP
Japan
Prior art keywords
clock
card
writer
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9157013A
Other languages
Japanese (ja)
Inventor
Mikio Oda
幹男 尾田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP9157013A priority Critical patent/JPH114185A/en
Publication of JPH114185A publication Critical patent/JPH114185A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To precisely and securely sample reception data without dropping the communication speed by providing a reset means for resetting a frequency- dividing operation when reception data changes and starting the frequency- dividing operation after prescribed time passes for a main device. SOLUTION: The reset circuit 17 of a card reader/writer outputs a reset signal to a clock frequency-dividing circuit 11 with the rise/fall of reception data and resets the frequency-dividing operation. The reset circuit 17 holds a reset state only for prescribed time t0 after the frequency-dividing operation is set. The clock frequency-dividing circuit 11 is started after prescribed time t0 passes and the frequency-dividing operation is started. The frequency-dividing operation is reset again at timing when next data changes and it is resumed after a prescribed time t0 passes. Reception data of the card reader/writer is sampled by the rise of the reception clock of the card reader/writer, which is the frequency-divided output of the clock frequency-dividing circuit 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、主装置と、特に
移動体で構成される通信装置とが通信する通信システム
及び装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication system and an apparatus for communicating between a main apparatus and, in particular, a communication apparatus including a mobile unit.

【0002】[0002]

【従来の技術】カードリーダライタ等の主装置と、これ
に非接触で通信を行うカード等の通信装置とからなる非
接触通信システムには、通信装置側の駆動電力を内部バ
ッテリではなく主装置側から送信されてくる搬送波に基
づいて形成するようにしたものがある。このシステムで
は、主装置から通信装置に対して搬送波を送信してお
き、通信装置側でこの搬送波を受信し、その信号を充電
することによって内部の駆動電圧を形成する。また、こ
の搬送波を主装置側または通信装置側のどちらかで変調
することによって相互に送受信を可能にする。
2. Description of the Related Art In a non-contact communication system including a main device such as a card reader / writer and a communication device such as a card which performs non-contact communication with the main device, the driving power of the communication device is not controlled by an internal battery but by the main device. Some are formed based on carrier waves transmitted from the side. In this system, a carrier is transmitted from a main device to a communication device, and the communication device receives the carrier and charges the signal to form an internal drive voltage. Further, by modulating this carrier wave on either the main device side or the communication device side, mutual transmission and reception are enabled.

【0003】図4は、主装置としてカードリーダライタ
(R/W)1、通信装置としてカード2を用いた非接触
通信システムの全体の構成図を示す。カードリーダライ
タ1およびカード2はそれぞれデータを処理するための
ディジタル部1a、2aと、信号の変復調を行うアナロ
グ部1b、2bを備え、それぞれのアンテナコイルL
1、L2を接近させることで双方向通信を可能にする。
なお、カードリーダライタ1の上位コンピュータとして
パソコン3などの制御部を接続するのが一般的である。
このシステムにおいて、カード2は内部にバッテリを持
たない。カードリーダライタ1はカード2に対して搬送
波を送信し、カード2のアナログ部2bがこの搬送波を
受信して受信信号をコンデンサに充電する。このコンデ
ンサの充電電圧をアナログ部2bおよびディジタル部2
aの駆動電圧として利用する。また、カードリーダライ
タ1がカード2に対してデータを送信する場合には、上
記搬送波をカードリーダライタ1で変調するとともに、
カード2において上記搬送波からクロックを生成し、こ
れを分周して受信データのサンプリングを行う。反対に
カード2からカードリーダライタ1に対してデータを送
信する場合は、カード2において上記搬送波から生成し
たクロックを分周し、この分周クロックにより送信デー
タの送信タイミング等の制御を行って上記搬送波を変調
する。カードリーダライタ1側では上記搬送波クロック
を分周して受信データをサンプリングする。
FIG. 4 shows an overall configuration diagram of a non-contact communication system using a card reader / writer (R / W) 1 as a main device and a card 2 as a communication device. Each of the card reader / writer 1 and the card 2 includes digital sections 1a and 2a for processing data, and analog sections 1b and 2b for modulating and demodulating signals.
1. Two-way communication is enabled by bringing L2 close to each other.
Generally, a control unit such as a personal computer 3 is connected as a host computer of the card reader / writer 1.
In this system, the card 2 has no battery inside. The card reader / writer 1 transmits a carrier to the card 2, and the analog unit 2b of the card 2 receives the carrier and charges a received signal to a capacitor. The charge voltage of this capacitor is converted to the analog section 2b and the digital section 2b.
It is used as the drive voltage of a. When the card reader / writer 1 transmits data to the card 2, the carrier wave is modulated by the card reader / writer 1, and
The card 2 generates a clock from the carrier wave, divides the clock, and samples received data. Conversely, when data is transmitted from the card 2 to the card reader / writer 1, the clock generated from the carrier in the card 2 is frequency-divided, and the divided clock is used to control transmission data transmission timing and the like. Modulate the carrier. The card reader / writer 1 samples the received data by dividing the frequency of the carrier clock.

【0004】図5は、上記図4に示す非接触通信システ
ムのアナログ部1b、2bのより詳細な構成図を示す。
カードリーダライタ1のアナログ部1bは、搬送波クロ
ックを生成する搬送波クロック生成部10、同クロック
を分周して送信クロックと受信クロックを生成するクロ
ック分周回路11、前記送信クロックにより送信データ
の送信制御を行う送信回路12、前記受信クロックによ
り受信データのサンプリングを行う受信回路13、搬送
波クロックの周波数に共振する共振回路14、および送
信アンプ15と受信アンプ16とを備えている。カード
2のアナログ部2bは搬送波の受信信号を充電すること
によって得られる電圧を定電圧化する定電圧回路20、
搬送波周波数に等しいクロックを生成するクロック生成
回路21、同クロックを分周して送信クロックとサンプ
リング用の受信クロックを生成するクロック分周回路2
2、前記受信クロックによって受信データをサンプリン
グする受信回路23、前記送信クロックによって送信デ
ータの送信制御を行う送信回路24、搬送波に共振する
共振回路25、および受信アンプ26、送信アンプ27
を備えている。なお、共振回路25に含まれるコンデン
サは、搬送波(キャリア)信号を充電し、その充電電圧
を電源電圧として定電圧回路20に供給する機能を持
つ。
FIG. 5 shows a more detailed configuration diagram of the analog units 1b and 2b of the contactless communication system shown in FIG.
The analog section 1b of the card reader / writer 1 includes a carrier clock generation section 10 for generating a carrier clock, a clock frequency dividing circuit 11 for dividing the clock to generate a transmission clock and a reception clock, and transmitting transmission data using the transmission clock. The control circuit includes a transmission circuit 12 for performing control, a reception circuit 13 for sampling reception data using the reception clock, a resonance circuit 14 that resonates at the frequency of the carrier clock, and a transmission amplifier 15 and a reception amplifier 16. The analog section 2b of the card 2 is a constant voltage circuit 20 for converting a voltage obtained by charging a carrier reception signal into a constant voltage,
A clock generation circuit 21 for generating a clock equal to the carrier frequency; a clock frequency dividing circuit 2 for dividing the clock to generate a transmission clock and a reception clock for sampling
2. A receiving circuit 23 that samples received data using the receiving clock, a transmitting circuit 24 that controls transmission of transmitting data using the transmitting clock, a resonant circuit 25 that resonates with a carrier, a receiving amplifier 26, and a transmitting amplifier 27.
It has. The capacitor included in the resonance circuit 25 has a function of charging a carrier wave (carrier) signal and supplying the charged voltage to the constant voltage circuit 20 as a power supply voltage.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
非接触通信システムでは、通信装置側(カード側)にお
いてのクロックを搬送波から生成しているために、通信
装置側(カード側)から主装置側(カードリーダライタ
側)に対してデータを送信した場合に、そのデータを主
装置側(カードリーダライタ側)で正常に受信できなく
なる場合がある。これを図6を参照して説明する。同図
(a)は共振時のカード2のコイルL2両端の電圧波
形、(b)はカード2からの送信データ(カードリーダ
ライタ1の受信データ)、(c)はカード2のクロック
生成回路21の出力であるカードクロック、(d)はカ
ード2のクロック分周回路22で分周され送信回路24
に出力されるカード送信クロック、(e)はカードリー
ダライタ1のクロック分周回路11で分周され受信回路
13に出力されるカードリーダライタ受信クロックを示
している。なお、同図(a)に示すように、変調はAS
K変調方式によって行われ、カード送信データが“1”
の時には変調度が数十%、“0”の時には変調度が10
0%に設定される。
However, in the above non-contact communication system, since the clock at the communication device side (card side) is generated from the carrier wave, the communication device side (card side) switches from the main device side to the main device side. When data is transmitted to the (card reader / writer side), the data may not be normally received by the main apparatus (card reader / writer side). This will be described with reference to FIG. 5A shows a voltage waveform across the coil L2 of the card 2 at the time of resonance, FIG. 5B shows transmission data from the card 2 (reception data of the card reader / writer 1), and FIG. 5C shows a clock generation circuit 21 of the card 2. (D) is divided by the clock dividing circuit 22 of the card 2 and transmitted by the transmitting circuit 24.
(E) shows a card reader / writer reception clock divided by the clock divider circuit 11 of the card reader / writer 1 and output to the reception circuit 13. Note that, as shown in FIG.
Performed by the K modulation method, and the card transmission data is "1"
When the modulation degree is several tens%, when it is “0”, the modulation degree is 10
Set to 0%.

【0006】下記の(1)〜(7)の説明は、図中の
(1)〜(7)に対応している。
The following descriptions (1) to (7) correspond to (1) to (7) in the drawing.

【0007】(1)カード送信データが“0”から
“1”に変化する時、またはその逆の“1”から“0”
に変化する時にはカード2のコイルL2のQが不安定に
なり、同コイルL2の両端間の電圧も不安定になる。
(1) When the card transmission data changes from “0” to “1”, or vice versa, from “1” to “0”
, The Q of the coil L2 of the card 2 becomes unstable, and the voltage between both ends of the coil L2 also becomes unstable.

【0008】(2)コイルL2間の両端電圧が不安定と
なることにより、クロック生成回路21から出力される
カードクロック(受信キャリア)にかけが発生する。
(2) When the voltage between both ends of the coil L2 becomes unstable, the card clock (reception carrier) output from the clock generation circuit 21 is multiplied.

【0009】(3)カード2のクロック分周回路22
は、上記カードクロックを分周してカード送信クロック
を生成し、送信回路24に出力する。送信回路24は、
カード送信クロックにより送信タイミングの制御を行
う。
(3) Clock frequency dividing circuit 22 of card 2
Generates a card transmission clock by dividing the card clock and outputs it to the transmission circuit 24. The transmission circuit 24
The transmission timing is controlled by the card transmission clock.

【0010】(4)カードリーダライタ1においては、
カード2側のクロック分周回路22と分周率が同じであ
るクロック分周回路11においてカードリーダライタ受
信クロックを生成し、受信回路13に出力する。ところ
が、図示のように、(3)で生成されるカード2側のカ
ード送信クロックは、上記のカードクロックかけのため
にカードリーダライタ受信クロックよりも遅くなってい
る。
(4) In the card reader / writer 1,
The clock divider circuit 11 having the same frequency division ratio as the clock divider circuit 22 on the card 2 generates a card reader / writer receive clock and outputs it to the receiver circuit 13. However, as shown in the figure, the card transmission clock on the card 2 side generated in (3) is slower than the card reader / writer reception clock because of the card clocking.

【0011】(5)カード2において、カード送信クロ
ックの立ち下がりタイミングにおいて1ビット分のデー
タを送出する。
(5) The card 2 sends 1-bit data at the falling timing of the card transmission clock.

【0012】以上の動作の繰り返しによって、T1、T
3、T5のそれぞれの1ビット分送信区間においてカー
ドクロックが1カードクロック分遅れるため、T5の段
階では合計3カードクロック分遅れる。この結果、 (6)(7)カードリーダライタ1側において、カード
リーダライタ受信クロックで1ビットのデータを2回サ
ンプリングする現象が発生する。すなわち、カード2か
らの1ビットの送信データに対し、カードリーダライタ
1では受信データが2ビットとなる。
By repeating the above operation, T1, T1
Since the card clock is delayed by one card clock in each one bit transmission section of T3 and T5, a total of three card clocks are delayed in the stage of T5. As a result, (6) and (7) a phenomenon occurs in which the 1-bit data is sampled twice by the card reader / writer reception clock on the card reader / writer 1 side. That is, for the 1-bit transmission data from the card 2, the reception data of the card reader / writer 1 is 2 bits.

【0013】このように、受信キャリアに基づいて生成
されるカード送信クロックによってカード送信データの
送信タイミングを制御すると、カードクロックのかけが
発生し、それが蓄積されていくためにカード送信データ
とカードリーダライタ受信データとが一致しなくなる不
都合があった。
As described above, when the transmission timing of the card transmission data is controlled by the card transmission clock generated based on the reception carrier, the card clock is multiplied, and the card transmission data and the card transmission data are accumulated. There was a problem that the data received by the reader / writer did not match.

【0014】上記の問題を解決するために、カード2に
水晶発振回路やPLL回路を設けて、動作クロックやカ
ード送受信クロックをカードリーダライタ、カードの双
方において同一となるようにしたり、カードリーダライ
タ側にPLL回路を設けてカードリーダライタ受信クロ
ックを補正する方式などが考えられる。しかし、カード
側に水晶発振回路やPLL回路を設けると回路が複雑化
するとともに消費電力が増えるという問題があり、ま
た、カードリーダライタ側にPLL回路を設ける方式で
は、PLL回路を使用する以上カード側からのプリアン
ブルデータを予め受信する時間が必要となり短時間通信
が困難になる問題がある。また、カードからの送信デー
タの通信速度は条件によって変わってくるために、PL
L回路に供給したプリアンブル通りの周波数で動作する
とは限らないという問題もある。
In order to solve the above problem, a crystal oscillation circuit or a PLL circuit is provided in the card 2 so that the operation clock and the card transmission / reception clock are the same in both the card reader / writer and the card reader / writer. A method of providing a PLL circuit on the side and correcting the card reader / writer reception clock may be considered. However, if a crystal oscillation circuit or a PLL circuit is provided on the card side, there is a problem that the circuit becomes complicated and power consumption increases. In addition, in a method in which the PLL circuit is provided on the card reader / writer side, since the PLL circuit is used, There is a problem that time is required to receive the preamble data from the side in advance and communication becomes difficult for a short time. Also, since the communication speed of the transmission data from the card varies depending on the conditions,
There is also a problem that it does not always operate at the frequency according to the preamble supplied to the L circuit.

【0015】そこで、この発明の目的は、主装置(カー
ドリーダライタ)が受信したデータをクロック同期にも
利用することにより、通信装置側からの送信データを正
確に受信出来る通信システム及び同システムに使用され
る主装置を提供することにある。
An object of the present invention is to provide a communication system and a communication system capable of accurately receiving transmission data from a communication device by utilizing data received by a main device (card reader / writer) also for clock synchronization. It is to provide a main device to be used.

【0016】[0016]

【課題を解決するための手段】この出願の請求項1に係
る発明は、搬送波クロックを分周して送信データの送信
制御と受信データのサンプリングを行う主装置と、受信
信号の搬送波からクロックを生成し、これを分周して送
信データの送信制御と受信データのサンプリングを行う
通信装置と、からなる非接触通信システムにおいて、前
記主装置は、受信データの変化時に分周動作をリセット
するとともに、その一定時間経過後に該分周動作を開始
するリセット手段を備えたことを特徴とする。
According to the first aspect of the present invention, there is provided a main apparatus for dividing a carrier clock to perform transmission data transmission control and sampling received data, and for generating a clock from a carrier of a received signal. In a non-contact communication system comprising: a communication device that generates and divides the frequency, performs transmission control of transmission data and samples reception data, the main device resets a frequency division operation when reception data changes. And a reset means for starting the frequency division operation after a lapse of a predetermined time.

【0017】また、請求項2に係る発明は、前記主装置
はカードリーダライタであり、通信装置は該カードリー
ダライタと非接触で通信する非接触カードであることを
特徴とする。
Further, the invention according to claim 2 is characterized in that the main device is a card reader / writer, and the communication device is a non-contact card which communicates with the card reader / writer in a non-contact manner.

【0018】また、請求項3に係る発明は、上記請求項
1に係る発明における主装置の構成を特徴とする。
Further, the invention according to claim 3 is characterized by the configuration of the main device in the invention according to claim 1.

【0019】この通信システムでは、主装置が受信デー
タの変化時、すなわち立ち上がりまたは立ち下がりで受
信データサンプリング用の受信クロックをリセットする
ことになるため、データの変化時に生じるクロックのか
けによる遅れが、次のデータが変化する期間にまで影響
しない。たとえば、図6に示す例では、T1で生じた1
カードクロック分の遅れが次のデータ変化期間のT3に
持ち込まれることがない。同様に、T3で生じたクロッ
ク遅れもT5に持ち込まれることがない。このように、
データが変化する毎に主装置側の受信データサンプリン
グ用の受信クロックがリセットされるために、クロック
遅れが徐々に蓄積されていくことがなくなり、1ビット
の送信データを主装置側で複数ビットのデータとして読
み込む問題を無くすことができる。
In this communication system, the main unit resets the reception clock for sampling the reception data when the reception data changes, that is, at the rising edge or the falling edge. Does not affect until the next data changes. For example, in the example shown in FIG.
The delay of the card clock is not introduced in the next data change period T3. Similarly, the clock delay generated at T3 is not brought to T5. in this way,
Since the reception clock for sampling the reception data on the main unit is reset every time the data changes, the clock delay does not gradually accumulate, so that the main unit can transmit 1-bit transmission data by a plurality of bits. The problem of reading as data can be eliminated.

【0020】[0020]

【発明の実施の形態】図1は、この発明の実施形態であ
る非接触カードシステムの要部の構成図を示している。
図5に示す従来のシステムと相違する点は、カードリー
ダライタ1において、受信データの立ち上がりおよび立
ち下がりでクロック分周回路11をリセットするリセッ
ト回路17を設けている点である。図2は、上記の非接
触カードシステムの動作を示すタイムチャートである。
以下図2を参照して上記非接触カードシステムの動作を
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram of a main part of a contactless card system according to an embodiment of the present invention.
The difference from the conventional system shown in FIG. 5 is that the card reader / writer 1 is provided with a reset circuit 17 for resetting the clock frequency dividing circuit 11 at the rise and fall of the received data. FIG. 2 is a time chart showing the operation of the contactless card system.
The operation of the contactless card system will be described below with reference to FIG.

【0021】同図(a)は共振時のカード2のコイルL
2両端の電圧波形、(b)はカード2からの送信データ
(カードリーダライタ1の受信データ)、(c)はカー
ド2のクロック生成回路21の出力であるカードクロッ
ク、(d)はカード2のクロック分周回路22で分周さ
れ送信回路24に出力されるカード送信クロック、
(e)はカードリーダライタ1のクロック分周回路11
で分周され受信回路13に出力されるカードリーダライ
タ受信クロック、(f)はカードリーダライタ1で生成
される搬送波クロックを示している。なお、同図(a)
に示すように、変調はASK変調方式によって行われ、
カード送信データが“1”の時には変調度が数十%、
“0”の時には変調度が100%に設定される。
FIG. 3A shows the coil L of the card 2 at the time of resonance.
(B) is the transmission data from the card 2 (reception data of the card reader / writer 1), (c) is the card clock output from the clock generation circuit 21 of the card 2, and (d) is the card 2 A card transmission clock divided by the clock dividing circuit 22 and output to the transmitting circuit 24;
(E) is a clock divider circuit 11 of the card reader / writer 1
Represents a card reader / writer reception clock that is divided by and output to the reception circuit 13, and (f) represents a carrier clock generated by the card reader / writer 1. In addition, FIG.
The modulation is performed by the ASK modulation method as shown in
When the card transmission data is "1", the modulation degree is several tens%,
When "0", the modulation factor is set to 100%.

【0022】下記の(1)〜(7)の説明は、図中の
(1)〜(7)に対応している。
The following descriptions (1) to (7) correspond to (1) to (7) in the figure.

【0023】(1)カード送信データが“0”から
“1”に変化する時、またはその逆の“1”から“0”
に変化する時にはカード2のコイルL2のQが不安定に
なり、同コイルL2の両端間の電圧も不安定になる。
(1) When the card transmission data changes from “0” to “1”, or vice versa, from “1” to “0”
, The Q of the coil L2 of the card 2 becomes unstable, and the voltage between both ends of the coil L2 also becomes unstable.

【0024】(2)コイルL2間の両端電圧が不安定と
なることにより、クロック生成回路21から出力される
カードクロック(受信キャリア)にかけが発生する。
(2) When the voltage between both ends of the coil L2 becomes unstable, the card clock (reception carrier) output from the clock generation circuit 21 is multiplied.

【0025】(3)カード2のクロック分周回路22
は、上記カードクロックを分周してカード送信クロック
を生成し、送信回路24に出力する。送信回路24は、
カード送信クロックにより送信タイミングの制御を行
う。
(3) Clock divider circuit 22 of card 2
Generates a card transmission clock by dividing the card clock and outputs it to the transmission circuit 24. The transmission circuit 24
The transmission timing is controlled by the card transmission clock.

【0026】(4)カードリーダライタ1のリセット回
路17は、受信データの立ち上がりおよび立ち下がりで
クロック分周回路11にリセット信号を出し分周動作を
リセットする。
(4) The reset circuit 17 of the card reader / writer 1 issues a reset signal to the clock frequency divider circuit 11 at the rise and fall of the received data to reset the frequency division operation.

【0027】(5)リセット回路17は、分周動作リセ
ット後、一定の時間t0だけリセット状態を保持する。
(5) The reset circuit 17 holds the reset state for a fixed time t0 after resetting the frequency division operation.

【0028】(6)一定の時間t0経過後、クロック分
周回路11が起動し、分周動作を開始する。この分周動
作は、次にデータが変化するタイミング(例えば、T2
からT3に移るタイミング)で再びリセットされるとと
もに、一定時間t0経過後に再開される。
(6) After a lapse of a predetermined time t0, the clock frequency dividing circuit 11 starts and starts a frequency dividing operation. This frequency division operation is performed at the next data change timing (for example, T2
The timing is reset again at the timing of shifting from T3 to T3), and is restarted after the elapse of the predetermined time t0.

【0029】(7)クロック分周回路11の分周出力で
あるカードリーダライタ受信クロックの立ち上がりによ
ってカードリーダライタ受信データのサンプリングを行
う。なお、一定の時間t0は、上記サンプリングがカー
ドリーダライタ受信データ長の両端位置にならず出来る
だけ中央位置付近になるよう、分周起動時を若干遅らせ
るためのものであるが、分周起動遅れは無くてもよいの
で、この一定時間t0はゼロを含む時間である。
(7) The card reader / writer reception data is sampled at the rise of the card reader / writer reception clock which is the frequency division output of the clock frequency divider circuit 11. The fixed time t0 is for slightly delaying the frequency division activation time so that the sampling is not at both end positions of the card reader / writer reception data length but near the center position as much as possible. This constant time t0 is a time including zero, since there is no need to carry out.

【0030】図2に示す例では、T1、T3、T4、T
5の各期間の最初にデータが変化し、T1、T3、T5
においてカードクロックのかけが発生し、その分遅れが
生じている。ところが、T1、T3、T5のそれぞれの
期間でクロック遅れが生じても、T1、T3、T5の各
期間の最初のタイミングでカードリーダライタ受信クロ
ックがリセットされているために、それらのクロック遅
れはリセット後に持ち越されて累積されることがない。
このため、カード送信データの1ビット分の期間にサン
プリングタイミングが複数回到来するということがなく
なる。これにより、カードリーダライタ受信データ(カ
ード送信データ)のサンプリングを確実に且つ正確に行
うことができる。なお、PLL回路をカードリーダライ
タ側に設ける場合には、カード送信データにプリアンブ
ルデータを付加する必要があるが、本実施形態のシステ
ムではこのようなプリアンブルデータを設ける必要がな
いため通信時間が長くなることはない。また、カード1
の構成も図5に示す従来の構成と全く同じでよいため
に、低消費電力性と回路の簡易性が保持される。
In the example shown in FIG. 2, T1, T3, T4, T
5 at the beginning of each period, T1, T3, T5
, A card clock is generated, and a delay is caused accordingly. However, even if a clock delay occurs in each of the periods T1, T3, and T5, since the card reader / writer reception clock is reset at the first timing of each of the periods T1, T3, and T5, those clock delays are reduced. It is not carried over and accumulated after reset.
Therefore, the sampling timing does not arrive a plurality of times during the period of one bit of the card transmission data. As a result, sampling of the card reader / writer reception data (card transmission data) can be performed reliably and accurately. When the PLL circuit is provided on the card reader / writer side, it is necessary to add preamble data to the card transmission data. However, in the system of the present embodiment, it is not necessary to provide such preamble data, so that the communication time is long. It will not be. Also, card 1
Can be exactly the same as the conventional configuration shown in FIG. 5, so that low power consumption and circuit simplicity are maintained.

【0031】図3は、上記リセット回路17の回路図を
示している。カウンタCTは、カードリーダライタ受信
データの立ち上がりおよび立ち下がり時にリセットパル
スを受けてリセットし、その後搬送波クロックをカウン
トしてt0の期間が経過するまで、“L”を出力する。
この信号がクロック分周回路11のリセット端子Rに出
力されているため、分周回路11は、カードリーダライ
タ受信データの立ち上がりおよび立ち下がり時にリセッ
トされて、このt0の期間だけ分周動作を行わず、t0
経過後に分周動作を開始する。
FIG. 3 is a circuit diagram of the reset circuit 17. The counter CT is reset by receiving a reset pulse at the rise and fall of the data received by the card reader / writer, then counts the carrier wave clock and outputs “L” until the time t0 elapses.
Since this signal is output to the reset terminal R of the clock frequency dividing circuit 11, the frequency dividing circuit 11 is reset at the rise and fall of the data received by the card reader / writer, and performs the frequency dividing operation only during the period of t0. And t0
After elapse, the frequency division operation is started.

【0032】なお、以上の実施形態ではASK変調方式
の非接触カードシステムを示したが、カード送信データ
変化時に波形が乱れるFSK変調方式やPSK変調方式
にも、本発明を適用することでカードリーダライタ受信
データの正確で確実なサンプリングが可能になる。この
発明に係る通信システムは、カードをタグとして商品に
取り付け、顧客が購入のために選んだ複数の商品を生産
コーナーに置いて自動処理する買い物システム、ベルト
コンペア上に搬送される各搬送物にタグを取り付け、こ
れらをまとめて特定の箇所で認識する搬送システム、倉
庫に収納されている各物品にタグを取り付け、これを電
源オン時などの特定のタイミングで同時に識別する倉庫
管理システムなどに適用することができる。
In the above embodiment, the non-contact card system of the ASK modulation system has been described. However, the present invention is applied to the FSK modulation system and the PSK modulation system in which the waveform is disturbed when the data transmitted from the card changes. Accurate and reliable sampling of the writer reception data becomes possible. A communication system according to the present invention is a shopping system in which a card is attached to a product as a tag, a plurality of products selected by a customer for purchase are placed in a production corner and automatically processed, and each conveyed product conveyed on a belt compare. Applied to a transport system that attaches tags and recognizes them at a specific location collectively, a warehouse management system that attaches tags to each item stored in the warehouse, and identifies them at a specific timing such as when the power is turned on can do.

【0033】また、主装置、通信装置としては、カード
リーダライタ、カードに限らず、任意の通信装置を適用
することができる。さらに、この発明は非接触通信シス
テムに限らず接触式の通信システムにも適用可能であ
る。
The main device and the communication device are not limited to a card reader / writer and a card, and any communication device can be applied. Further, the present invention is applicable not only to a non-contact communication system but also to a contact type communication system.

【0034】[0034]

【発明の効果】この発明によれば、主装置側にPLL回
路を設けたり、通信装置側に水晶発振回路やPLL回路
などを設けなくても、通信速度を落とさずに、正確、確
実に受信データのサンプリングを行うことができる。
According to the present invention, even if a PLL circuit is not provided on the main device side or a crystal oscillation circuit or a PLL circuit is provided on the communication device side, accurate and reliable reception can be performed without reducing the communication speed. Data sampling can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施形態である非接触通信システム
の要部構成図
FIG. 1 is a main part configuration diagram of a contactless communication system according to an embodiment of the present invention;

【図2】上記システムの動作を説明するためのタイムチ
ャート
FIG. 2 is a time chart for explaining the operation of the system.

【図3】リセット回路の回路図FIG. 3 is a circuit diagram of a reset circuit.

【図4】上記非接触カードシステムの構成図FIG. 4 is a configuration diagram of the contactless card system.

【図5】従来の非接触カードシステムの要部構成図FIG. 5 is a configuration diagram of a main part of a conventional contactless card system.

【図6】上記従来の非接触カードシステムの動作を示す
タイムチャート
FIG. 6 is a time chart showing the operation of the conventional contactless card system.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】搬送波クロックを分周して送信データの送
信制御と受信データのサンプリングを行う主装置と、 受信信号の搬送波からクロックを生成し、これを分周し
て送信データの送信制御と受信データのサンプリングを
行う通信装置と、からなり、前記主装置は、前記搬送波
クロックを分周器で分周して前記受信データのサンプリ
ングを行うサンプリングクロックを生成するようにした
通信システムにおいて、 前記主装置は、前記分周器を前記受信データの変化時に
リセットするとともに、一定時間経過後に該分周器の動
作を開始するリセット手段を備えたことを特徴とする、
通信システム。
1. A main device for dividing a carrier clock to perform transmission data transmission control and receiving data sampling, a clock being generated from a carrier of a reception signal, dividing the frequency, and controlling transmission data transmission. A communication device for sampling received data, wherein the main device is configured to generate a sampling clock for sampling the received data by dividing the carrier clock by a frequency divider; The main device resets the frequency divider when the received data changes, and includes a reset unit that starts the operation of the frequency divider after a lapse of a predetermined time,
Communications system.
【請求項2】主装置はカードリーダライタであり、通信
装置は該カードリーダライタと非接触で通信する非接触
カードである、請求項1記載の通信システム。
2. The communication system according to claim 1, wherein the main device is a card reader / writer, and the communication device is a contactless card that communicates with the card reader / writer without contact.
【請求項3】搬送波クロックを分周する分周器と、該分
周器の出力により送信データの送信制御を行う送信手段
と前記分周器の出力により受信データをサンプリングす
る受信手段と、受信データの変化時に前記分周器をリセ
ットするとともに、一定時間経過後に該分周器の動作を
開始するリセット手段とを備えたことを特徴とする通信
装置。
3. A frequency divider for dividing a carrier clock, transmitting means for controlling transmission of transmission data by an output of the frequency divider, receiving means for sampling received data by an output of the frequency divider, A communication device comprising: reset means for resetting the frequency divider when data changes, and for starting the operation of the frequency divider after a lapse of a predetermined time.
JP9157013A 1997-06-13 1997-06-13 Communication system/device Pending JPH114185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9157013A JPH114185A (en) 1997-06-13 1997-06-13 Communication system/device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9157013A JPH114185A (en) 1997-06-13 1997-06-13 Communication system/device

Publications (1)

Publication Number Publication Date
JPH114185A true JPH114185A (en) 1999-01-06

Family

ID=15640281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9157013A Pending JPH114185A (en) 1997-06-13 1997-06-13 Communication system/device

Country Status (1)

Country Link
JP (1) JPH114185A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109276A (en) * 2004-10-07 2006-04-20 Semiconductor Energy Lab Co Ltd Semiconductor device
EP2345170A1 (en) * 2008-09-30 2011-07-20 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109276A (en) * 2004-10-07 2006-04-20 Semiconductor Energy Lab Co Ltd Semiconductor device
JP4519599B2 (en) * 2004-10-07 2010-08-04 株式会社半導体エネルギー研究所 Semiconductor device
EP2345170A1 (en) * 2008-09-30 2011-07-20 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US8253469B2 (en) 2008-09-30 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2345170A4 (en) * 2008-09-30 2013-08-07 Semiconductor Energy Lab Semiconductor device

Similar Documents

Publication Publication Date Title
US5847662A (en) Radio card communication apparatus
US8218703B2 (en) Methods of processing a wireless communication signal, wireless communication synchronization methods, and a radio frequency identification device communication method
US5850181A (en) Method of transporting radio frequency power to energize radio frequency identification transponders
US6429775B1 (en) Apparatus for transporting radio frequency power to energize radio frequency identification transponders
US5815819A (en) Intermittent reception control apparatus
US5912632A (en) Single chip RF tag oscillator circuit synchronized by base station modulation frequency
EP0764920A2 (en) Wireless communication data storing medium for receiving a plurality of carriers of proximate frequencies and a transmission/receiving method
KR101147250B1 (en) Adaptive Demodulator for Receiving PWM Signal and Method thereof
CN108293037B (en) Power supply device, power receiving device, power supply system, power supply method, and power management method
US11411610B2 (en) Near field communication (NFC) device and method of detecting resonance frequency of the same
CN103620623A (en) Method and device for modulating the amplitude of an electromagnetic signal transmitted by a wireless transceiver
US20100252631A1 (en) High speed contactless communication
US5949826A (en) Data transmission and reception system
KR20210064791A (en) Clock recovery circuit for nfc(near field communication) transceiver, nfc transceiver, and operating apparatus, operating method, and training method of network based on domain adaptation
JPH114185A (en) Communication system/device
JPS5953740B2 (en) mobile data communication equipment
CN113836953B (en) Label and method for active load modulation thereof
US20060023796A1 (en) ASK communication device
US10863467B2 (en) Communication device and method for operating an antenna resonant circuit
JPH1117592A (en) Communication terminal and communication system
US7693504B2 (en) Method for reduction of the power consumption of a mobile data memory; application of the method to an identification system with at least one read/write device and a mobile data memory
JP3330252B2 (en) Communication device
JP2888841B2 (en) Information card reader and information card
JPH1145314A (en) Non-contact information medium and non-contact ic card system
JP3329001B2 (en) Identification system