JPH1140776A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH1140776A JPH1140776A JP9197110A JP19711097A JPH1140776A JP H1140776 A JPH1140776 A JP H1140776A JP 9197110 A JP9197110 A JP 9197110A JP 19711097 A JP19711097 A JP 19711097A JP H1140776 A JPH1140776 A JP H1140776A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- forming
- oxygen
- organic resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 51
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 51
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 22
- -1 Oxygen ions Chemical class 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000010408 film Substances 0.000 description 134
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 31
- 238000002161 passivation Methods 0.000 description 13
- 238000000137 annealing Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006884 silylation reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に詳しくいえば、ＤＲＡＭ（Dynamic Ra
ndom Access Memory）に用いられるキャパシタの電極の
形成方法の改善に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a DRAM (Dynamic Radar).
The present invention relates to an improvement in a method of forming an electrode of a capacitor used for an ndom access memory.
【０００２】[0002]
【従来の技術】近年、デバイスが高集積化したことに伴
い、ＤＲＡＭのキャパシタ構造は平面から三次元へと形
を変え、さらなるキャパシタの容量の向上をめざすべく
１Ｇ以上のＤＲＡＭではキャパシタの誘電体膜の材料と
して強誘電体の使用が検討され始めている。2. Description of the Related Art In recent years, as devices have become more highly integrated, the capacitor structure of a DRAM has changed from a planar to a three-dimensional structure. The use of ferroelectrics as a material for the film has been studied.
【０００３】以下で従来の強誘電体膜を用いたＤＲＡＭ
のキャパシタについて図面を参照しながら説明する。図
４は従来のＤＲＡＭのキャパシタの製造方法を説明する
断面図である。まず、半導体基板１上に、のちに下部電
極となるＰｔ膜を形成し、その上に強誘電体膜（ＰＺＴ
薄膜）を形成し、その上に後に上部電極となるＰｔ層を
形成する。次いでキャパシタを形成すべき領域のＰｔ層
上にレジスト膜を選択的に形成し、これをマスクにして
これらの膜をエッチング・除去することにより、図４
（ａ）に示すように、下部電極２，強誘電体膜３，上部
電極４からなるキャパシタを形成する。A DRAM using a conventional ferroelectric film will be described below.
Will be described with reference to the drawings. FIG. 4 is a cross-sectional view illustrating a method for manufacturing a conventional DRAM capacitor. First, a Pt film to be a lower electrode later is formed on the semiconductor substrate 1, and a ferroelectric film (PZT) is formed thereon.
A thin film) is formed thereon, and a Pt layer to be an upper electrode later is formed thereon. Next, a resist film is selectively formed on the Pt layer in a region where a capacitor is to be formed, and these films are etched and removed by using the resist film as a mask.
As shown in FIG. 1A, a capacitor including the lower electrode 2, the ferroelectric film 3, and the upper electrode 4 is formed.
【０００４】次に、図４（ｂ）に示すように酸素雰囲気
中で４００〜７００℃程度の温度でアニールする。この
工程は、強誘電体膜の成長時のダメージにより、金属酸
化膜であるＰＺＴからなる強誘電体膜より抜け出た酸素
を補給するための工程である。次いで、図４（ｃ）に示
すように全面にプラズマＣＶＤ等によってＴＥＯＳ酸化
膜を形成し、これをパッシベーション膜５とする。Next, as shown in FIG. 4B, annealing is performed at a temperature of about 400 to 700 ° C. in an oxygen atmosphere. This step is for replenishing oxygen that has escaped from the ferroelectric film made of PZT, which is a metal oxide film, due to damage during the growth of the ferroelectric film. Next, as shown in FIG. 4C, a TEOS oxide film is formed on the entire surface by plasma CVD or the like, and this is used as a passivation film 5.
【０００５】[0005]
【発明が解決しようとする課題】上記のように、強誘電
体を用いたキャパシタにおいては、特に金属酸化物の強
誘電体薄膜を使用する場合、強誘電体膜上の成長時又は
他の製造工程に生じる熱等のダメージにより、その誘電
率が大幅に低下するなどという強誘電特性の劣化が問題
となっている。As described above, in a capacitor using a ferroelectric substance, particularly when a ferroelectric thin film of a metal oxide is used, it is necessary to grow the ferroelectric film on the ferroelectric film or to perform other manufacturing processes. Deterioration of ferroelectric characteristics such as a significant decrease in the dielectric constant due to damage such as heat generated in the process has become a problem.
【０００６】このようなダメージによる誘電率の低下
は、金属酸化物よりなる強誘電体膜より酸素が抜け出て
しまうことによって生じるといわれている。事実、図４
（ｂ）に示す酸素アニール工程を経たデバイスについて
は、このような処理をしなかったデバイスに比して誘電
率の低下は少なくて済むことがわかっている。しかし、
この酸素アニールはパッシベーション膜形成前の工程で
あって、パッシベーション膜形成時の熱処理工程などを
経た場合に大きなダメージが生じ、再び強誘電体膜から
酸素が抜けることがあるが、このような場合には対処で
きない。従ってパッシベーション膜の形成後にも酸素を
強誘電体膜に補給する必要があるといえる。It is said that such a decrease in the dielectric constant due to damage is caused by oxygen escaping from the ferroelectric film made of a metal oxide. In fact, FIG.
It has been found that the device having undergone the oxygen annealing step shown in FIG. 2B requires less reduction in the dielectric constant than the device without such treatment. But,
This oxygen annealing is a step before the formation of the passivation film. If the heat treatment step during the formation of the passivation film is performed, serious damage occurs, and oxygen may escape from the ferroelectric film again. Can not cope. Therefore, it can be said that it is necessary to supply oxygen to the ferroelectric film even after the formation of the passivation film.
【０００７】また、パッシベーション膜形成後に熱処理
工程を経た場合にも、同様のダメージが生じることが考
えられるので、構造上も強誘電体膜から酸素が抜け出な
いような構造をとることが望まれる。本発明はかかる問
題点に鑑みて創作されたものであり、強誘電体膜をキャ
パシタに用いる際に、この膜より酸素が抜け出てしまう
ことで生じる誘電率の低下、リーク電流の増大などの問
題を抑止する半導体装置の製造方法を提供することを目
的とするものである。[0007] Further, similar damage may occur when a heat treatment step is performed after the formation of the passivation film. Therefore, it is desired to adopt a structure that does not allow oxygen to escape from the ferroelectric film. The present invention has been made in view of such a problem, and when a ferroelectric film is used for a capacitor, problems such as a decrease in a dielectric constant and an increase in a leak current caused by escape of oxygen from the film. It is an object of the present invention to provide a method of manufacturing a semiconductor device which suppresses the above.
【０００８】[0008]
【課題を解決するための手段】上記した課題は、第１の
発明である、半導体基板上に第１の窒化膜を形成する工
程と、前記第１の窒化膜上にキャパシタの下部電極を形
成する工程と、前記下部電極上に強誘電体膜を形成する
工程と、前記強誘電体膜上にキャパシタの上部電極を形
成する工程と、前記上部電極上に酸化膜を形成する工程
と、前記酸化膜上に第２の窒化膜を形成する工程と、前
記第２の窒化膜及び前記酸化膜を介して、酸素イオン
を、前記強誘電体膜にイオンインプラ法によって注入す
る工程とを有することを特徴とする半導体装置の製造方
法により解決し、第２の発明である、前記酸素イオンを
前記強誘電体膜に注入する工程は、前記第２の窒化膜上
に、第１の有機レジスト膜，ＳＯＧ膜、第２の有機レジ
スト膜を順次形成する工程と、前記強誘電体膜の形成領
域の前記第１の有機レジスト膜，ＳＯＧ膜及び第２の有
機レジスト膜に開口を形成する工程と、前記第１の有機
レジスト膜，ＳＯＧ膜及び第２の有機レジスト膜をマス
クにして、前記強誘電体膜の形成領域にのみ選択的に前
記酸素イオンを注入する工程とを有することを特徴とす
る本発明に係る半導体装置の製造方法により解決され
る。The first object of the present invention is to form a first nitride film on a semiconductor substrate and to form a lower electrode of a capacitor on the first nitride film. Forming a ferroelectric film on the lower electrode, forming an upper electrode of the capacitor on the ferroelectric film, forming an oxide film on the upper electrode, Forming a second nitride film on the oxide film; and implanting oxygen ions into the ferroelectric film through the second nitride film and the oxide film by an ion implantation method. The step of injecting the oxygen ions into the ferroelectric film, which is solved by the method of manufacturing a semiconductor device according to the second invention, is characterized in that a first organic resist film is formed on the second nitride film. , SOG film, and second organic resist film are sequentially formed. Forming an opening in the first organic resist film, the SOG film, and the second organic resist film in a region where the ferroelectric film is formed; and forming the opening in the first organic resist film, the SOG film, and the second organic resist film. Selectively implanting the oxygen ions only in the region where the ferroelectric film is to be formed using the organic resist film as a mask, the method of manufacturing a semiconductor device according to the present invention. .
【０００９】引き続いて、本発明の作用について説明す
る。本発明によれば、パッシベーション膜となる第２の
窒化膜，酸化膜を形成した後に、酸素イオンを強誘電体
膜にイオンインプラ法によって注入しているので、キャ
パシタを形成した後にパッシベーション膜を形成する工
程において熱などによるダメージが生じ、強誘電体膜か
ら酸素が抜け出てしまっても、その後イオンインプラ法
によって強誘電体膜に酸素イオンを打ち込むことによ
り、酸素を強誘電体膜に補給することができ、酸素が少
なくなることによる誘電率の低下、それにともなう不具
合を防止することが可能になる。Next, the operation of the present invention will be described. According to the present invention, oxygen ions are implanted into the ferroelectric film by the ion implantation method after forming the second nitride film and oxide film serving as the passivation film. Therefore, the passivation film is formed after forming the capacitor. If oxygen is released from the ferroelectric film due to damage caused by heat in the process of doing, then oxygen ions are supplied to the ferroelectric film by implanting oxygen ions into the ferroelectric film by ion implantation. It is possible to prevent a decrease in the dielectric constant due to a decrease in oxygen and a problem accompanying the decrease.
【００１０】ここで、本発明においてイオンインプラ法
で酸素を強誘電体膜に注入しているのは、パッシベーシ
ョン膜形成後に酸素雰囲気のアニールをして酸素を補給
するような場合に、高温で長時間加熱しなければならな
いため、実施することが事実上非常に困難であるという
理由による。また、本発明ではキャパシタを構成する下
部電極，強誘電体膜，上部電極を、酸素が抜けにくい第
１，第２の窒化膜で挟むように形成しているので、パッ
シベーション膜形成後の工程等で酸素が強誘電体膜から
抜け出ることを抑止することも可能になる。Here, in the present invention, oxygen is implanted into the ferroelectric film by the ion implantation method because oxygen is replenished by annealing in an oxygen atmosphere after the formation of the passivation film. Due to the fact that it has to be heated for a long time, it is practically very difficult to carry out. Further, in the present invention, the lower electrode, the ferroelectric film, and the upper electrode constituting the capacitor are formed so as to be sandwiched between the first and second nitride films from which oxygen cannot easily escape. Thus, it is possible to prevent oxygen from escaping from the ferroelectric film.
【００１１】さらに、窒化膜は耐湿性も良好なので、第
１，第２の窒化膜でキャパシタを挟むことにより、キャ
パシタに水分などが入り込んで特性が劣化することを防
止することができるという利点もある。なお、本発明に
おいて、酸素イオンを強誘電体膜に注入する際には、第
２の窒化膜上に、第１の有機レジスト膜，ＳＯＧ膜、第
２の有機レジスト膜を順次形成し、これらをマスクにし
て強誘電体膜にイオン注入をしている。Furthermore, since the nitride film has good moisture resistance, it is possible to prevent the deterioration of the characteristics by sandwiching the capacitor between the first and second nitride films to prevent moisture from entering the capacitor. is there. In the present invention, when oxygen ions are implanted into the ferroelectric film, a first organic resist film, an SOG film, and a second organic resist film are sequentially formed on the second nitride film. Is used as a mask to implant ions into the ferroelectric film.
【００１２】有機レジストだけをマスクにして酸素イオ
ンのイオンインプラを行うと、有機レジストがアッシン
グされてしまい、イオン注入の途中でマスクである有機
レジストがなくなってしまい、マスクとして機能しなく
なってしまうおそれがあるが、本発明では第２の窒化膜
上に、第１の有機レジスト膜，ＳＯＧ膜、第２の有機レ
ジスト膜を順次形成し、これらの三層膜をマスクにして
強誘電体膜にイオン注入をしているので、第１の有機レ
ジスト膜がアッシングされてなくなってしまったとして
も、ＳＯＧ膜が第２の有機レジスト膜がアッシングされ
るのを抑止するため、除去されず、マスクが完全になく
なってしまう上述の問題を抑止することが可能になる。When ion implantation of oxygen ions is performed using only the organic resist as a mask, the organic resist is ashed, and the organic resist as a mask is lost during ion implantation, and may not function as a mask. However, in the present invention, a first organic resist film, an SOG film, and a second organic resist film are sequentially formed on a second nitride film, and a three-layer film is used as a mask to form a ferroelectric film. Since the ion implantation is performed, even if the first organic resist film is ashed and disappears, the SOG film is not removed because the second organic resist film is prevented from being ashed. It is possible to suppress the above-mentioned problem that is completely eliminated.
【００１３】[0013]
【発明の実施の形態】以下で本発明の実施形態に係る半
導体装置の製造方法について図面を参照しながら説明す
る。図１，図２は本発明の実施形態に係る半導体装置の
製造方法を説明する断面図であり、図３は本発明の作用
効果を説明するグラフである。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings. 1 and 2 are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 3 is a graph illustrating the operation and effect of the present invention.
【００１４】まず、半導体基板１１上に、膜厚２００nm
の第１の窒化膜１５を、３００〜４５０℃、１．０Tor
r、ＲＦパワー３０Ｗ，２００ｋＨｚ、流量比がそれぞ
れ２５：１００：２２５のモノシラン，アンモニア，窒
素ガスを用いたプラズマＣＶＤ法で形成する。その上
に、のちに下部電極となる膜厚２００nm程度のＰｔ膜を
スパッタ法等で形成し、その上に強誘電体膜（ＰＺＴ薄
膜）を３００nmの厚さに形成し、その上に後に上部電極
となるＰｔ層を２００nmの厚さに形成する。First, a 200 nm-thick film is formed on a semiconductor substrate 11.
Of the first nitride film 15 at 300 to 450 ° C. and 1.0 Torr
r, RF power of 30 W, 200 kHz, and flow rate ratio of 25: 100: 225, respectively, formed by plasma CVD using monosilane, ammonia, and nitrogen gas. A Pt film having a thickness of about 200 nm, which will be a lower electrode later, is formed thereon by a sputtering method or the like, and a ferroelectric film (PZT thin film) is formed thereon to a thickness of 300 nm. A Pt layer serving as an electrode is formed to a thickness of 200 nm.
【００１５】次いで、キャパシタを形成すべき領域のＰ
ｔ膜上に不図示のレジスト膜を選択的に形成し、これを
マスクにしてこれらの膜をエッチング・除去することに
より、図１（ａ）に示すように、下部電極１２，強誘電
体膜１３，上部電極１４からなるキャパシタを形成す
る。次に、図１（ｂ）に示すように、ＴＥＯＳ（Teraet
hyl orthosilicate ）を用いて全面に酸化膜１６を５０
nmの厚さに形成し、その上に第２の窒化膜１７を１０nm
の厚さに形成し、酸化膜１６及び第２の窒化膜１７をパ
ッシベーション膜とする。Next, P in the region where the capacitor is to be formed
By selectively forming a resist film (not shown) on the t film and using the mask as a mask to etch and remove these films, the lower electrode 12 and the ferroelectric film are formed as shown in FIG. 13. A capacitor comprising the upper electrode 14 is formed. Next, as shown in FIG. 1B, TEOS (Teraet
hyl orthosilicate) to form an oxide film 16
and a second nitride film 17 is formed thereon to a thickness of 10 nm.
And the oxide film 16 and the second nitride film 17 are used as a passivation film.
【００１６】次いで、図１（ｃ）に示すように、全面に
イオンインプラ法により酸素イオンを注入し、強誘電体
膜１３にも注入させる。注入の際の条件は、加速電圧１
００ｋｅＶ，ドーズ量１×１０16ｃｍ-2である。その
後、ＰＺＴを再結晶化させるために、６５０℃で３０秒
間のＲＴＡ（Rapid Thermal Anneal）を行う。これによ
り図１（ｃ）に示すようなＤＲＡＭのキャパシタが完成
する。Next, as shown in FIG. 1C, oxygen ions are implanted into the entire surface by the ion implantation method, and also implanted into the ferroelectric film 13. The conditions for the injection are as follows: acceleration voltage 1
The dose is 00 keV and the dose is 1 × 10 16 cm −2 . Thereafter, RTA (Rapid Thermal Anneal) is performed at 650 ° C. for 30 seconds in order to recrystallize PZT. Thus, a DRAM capacitor as shown in FIG. 1C is completed.
【００１７】上記の本実施形態の製造工程を経たデバイ
スの強誘電特性の向上を確認するために、本発明の発明
者等は、酸素イオン注入を行わない従来のデバイスと、
本実施形態の製造方法で製造されたデバイスとの特性の
比較実験を行った。図３は、その実験結果を説明する図
である。横軸は、上部電極と下部電極間に印加する電圧
Ｖｄｒ，縦軸はその際の電荷量μＣを示す。実験は、上
部電極と下部電極の間に印加する電圧Ｖｄｒを変化させ
て、その際の電荷量μＣがどのように変化するかのヒス
テリシスを測定することにより行った。In order to confirm the improvement of the ferroelectric characteristics of the device after the manufacturing process of the present embodiment, the inventors of the present invention considered a conventional device without oxygen ion implantation,
An experiment was conducted to compare the characteristics with the device manufactured by the manufacturing method of the present embodiment. FIG. 3 is a diagram illustrating the results of the experiment. The horizontal axis indicates the voltage Vdr applied between the upper electrode and the lower electrode, and the vertical axis indicates the electric charge μC at that time. The experiment was performed by changing the voltage Vdr applied between the upper electrode and the lower electrode and measuring the hysteresis of how the amount of charge μC changes at that time.
【００１８】図３において、従来のデバイスは、μＣ＝
０のときに２種類の電圧Ｖａ，Ｖｂを呈する。また、本
実施形態のデバイスもμＣ＝０のときに２種類の電圧Ｖ
１，Ｖ２を呈する。図３におけるμＣ＝０のときのこれ
らの電圧の差（Ｖａ−Ｖｂ），（Ｖ１−Ｖ２）は、電荷
の保持力を示すので、この値が大きければキャパシタと
しての特性が良好であることになるが、図３に示すよう
に、本実施形態のデバイスの電圧の差（Ｖ１−Ｖ２）
は、従来のデバイスの電圧の差（Ｖａ−Ｖｂ）に比して
大きくなっているので、キャパシタとしての特性が向上
していることが確認できた。In FIG. 3, the conventional device has a μC =
When it is 0, it presents two types of voltages Va and Vb. The device of the present embodiment also has two types of voltages V when μC = 0.
1, V2. The difference (Va−Vb) and (V1−V2) between these voltages when μC = 0 in FIG. 3 indicates the retentivity of electric charge. Therefore, the larger the value, the better the characteristics as a capacitor. However, as shown in FIG. 3, the voltage difference (V1-V2) of the device of the present embodiment is obtained.
Is larger than the voltage difference (Va-Vb) of the conventional device, so that it was confirmed that the characteristics as a capacitor were improved.
【００１９】以上説明したように、本実施形態によれ
ば、パッシベーション膜となる第２の窒化膜１７，酸化
膜１６を形成した後に、酸素イオンを強誘電体膜１３に
イオンインプラ法によって注入しているので、キャパシ
タを形成した後に第２の窒化膜１７，酸化膜１６を形成
する工程において熱などによるダメージが生じ、強誘電
体膜から酸素が抜け出てしまっても、その後イオンイン
プラ法によって強誘電体膜１３に酸素イオンを打ち込む
ことにより、酸素を強誘電体膜１３に補給することがで
き、酸素が少なくなることによる誘電率の低下、それに
ともなう不具合を防止することが可能になる。As described above, according to the present embodiment, oxygen ions are implanted into the ferroelectric film 13 by the ion implantation method after the second nitride film 17 and the oxide film 16 serving as passivation films are formed. Therefore, even if damage occurs due to heat or the like in the process of forming the second nitride film 17 and the oxide film 16 after forming the capacitor, and oxygen escapes from the ferroelectric film, the ion implantation method is thereafter used. By implanting oxygen ions into the dielectric film 13, oxygen can be supplied to the ferroelectric film 13, and it is possible to prevent a decrease in dielectric constant due to a decrease in oxygen and a problem associated therewith.
【００２０】ここで、本実施形態においてイオンインプ
ラ法で酸素を強誘電体膜１３に注入しているのは、パッ
シベーション膜形成後に酸素雰囲気のアニールをして酸
素を補給するような場合に、高温で長時間加熱しなけれ
ばならず、実施することが事実上非常に困難であるとい
う理由による。また、本実施形態ではキャパシタを構成
する下部電極１２，強誘電体膜１３，上部電極１４を、
酸素が抜けにくい第１，第２の窒化膜１５，１７で挟む
ように形成しているので、パッシベーション膜形成後の
工程等で酸素が強誘電体膜から抜け出ることを抑止する
ことも可能になる。Here, in the present embodiment, oxygen is injected into the ferroelectric film 13 by the ion implantation method because the oxygen atmosphere is annealed after the formation of the passivation film to supply oxygen. For a long time and is very difficult to carry out. Further, in the present embodiment, the lower electrode 12, the ferroelectric film 13, and the upper electrode
Since it is formed so as to be sandwiched between the first and second nitride films 15 and 17 from which oxygen hardly escapes, it is also possible to prevent oxygen from escaping from the ferroelectric film in a step after the formation of the passivation film or the like. .
【００２１】さらに、窒化膜は耐湿性が良好なので、第
１，第２の窒化膜１５，１７でキャパシタを挟むことに
より、キャパシタに水分などが入り込んで特性が劣化す
ることを防止することができるという利点もある。な
お、本実施形態では図１（ｃ）に示すように全面に酸素
イオンを注入しているが、本発明はこれに限らず、例え
ば図２（ａ）に示すように、有機レジスト１８，ＳＯＧ
膜１９，有機レジスト２０の３層構造からなるマスクを
形成し、強誘電体膜１３の形成領域に開口を形成してこ
れをマスクにして選択的に酸素イオンを強誘電体膜１３
に注入してもよい。Furthermore, since the nitride film has good moisture resistance, it is possible to prevent the deterioration of characteristics due to moisture entering the capacitor by sandwiching the capacitor between the first and second nitride films 15 and 17. There is also an advantage. In this embodiment, oxygen ions are implanted into the entire surface as shown in FIG. 1C. However, the present invention is not limited to this. For example, as shown in FIG.
A mask having a three-layer structure of the film 19 and the organic resist 20 is formed, and an opening is formed in a region where the ferroelectric film 13 is formed.
May be injected.
【００２２】ここでマスクを三層構造にしているのは、
有機レジストのみをマスクにして酸素イオンを注入する
と、酸素によって有機レジストがアッシングされている
のと同様な状態になり、イオン注入の際にレジストが完
全に除去されてしまい、マスクとして機能しなくなって
しまう場合があるからである。すなわち、マスクを三層
構造にすれば、イオン注入の途中で仮に有機レジスト１
８がアッシングされてなくなってしまっても、ＳＯＧ膜
１９がその上面に形成されているため，有機レジスト２
０はアッシングされないので、マスクが完全に除去され
てしまうという不具合を防止することが可能になる。The reason why the mask has a three-layer structure is as follows.
When oxygen ions are implanted using only the organic resist as a mask, the state is the same as if the organic resist was ashed by oxygen, the resist was completely removed during ion implantation, and it did not function as a mask This is because it may happen. That is, if the mask has a three-layer structure, the organic resist 1 may be temporarily provided during ion implantation.
Since the SOG film 19 is formed on the upper surface of the organic resist 2 even if the ashing of the organic resist
Since 0 is not ashed, it is possible to prevent a problem that the mask is completely removed.
【００２３】また、図２（ｂ）に示すように、シリル化
レジスト２１をマスクにして、同図（ａ）と同様にして
酸素イオンを注入しても良い。シリル化レジストは、酸
素雰囲気中においてもアッシングされないので、これを
用いればマスクを１層で済ませることができるというメ
リットがある。As shown in FIG. 2B, oxygen ions may be implanted using the silylated resist 21 as a mask in the same manner as in FIG. 2A. Since the silylation resist is not ashed even in an oxygen atmosphere, there is an advantage in that the use of this allows the mask to be completed in one layer.
【００２４】[0024]
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、パッシベーション膜となる第２の
窒化膜，酸化膜を形成した後に、酸素イオンを強誘電体
膜にイオンインプラ法によって注入しているので、酸素
を強誘電体膜に補給することができ、酸素が少なくなる
ことによる誘電率の低下、それにともなう不具合を防止
することが可能になる。As described above, according to the method of manufacturing a semiconductor device of the present invention, after forming the second nitride film and oxide film serving as passivation films, oxygen ions are applied to the ferroelectric film by the ion implantation method. Since oxygen is injected into the ferroelectric film, oxygen can be supplied to the ferroelectric film, and it is possible to prevent a decrease in the dielectric constant due to a decrease in oxygen and a problem associated therewith.
【００２５】また、本発明ではキャパシタを構成する下
部電極，強誘電体膜，上部電極を、酸素が抜けにくい第
１，第２の窒化膜で挟むように形成しているので、パッ
シベーション膜形成後の工程等で酸素が強誘電体膜から
抜け出ることを抑止することも可能になる。さらに、本
発明において、第１の有機レジスト膜，ＳＯＧ膜、第２
の有機レジスト膜を順次形成し、これらの三層膜をマス
クにして強誘電体膜にイオン注入をしているので、第１
の有機レジスト膜がアッシングされてなくなってしまっ
たとしても、ＳＯＧ膜が第２の有機レジスト膜がアッシ
ングされるのを抑止するため、除去されず、イオン注入
の際のマスクが完全になくなってしまうという問題を抑
止することが可能になる。In the present invention, the lower electrode, the ferroelectric film, and the upper electrode constituting the capacitor are formed so as to be sandwiched between the first and second nitride films from which oxygen is hardly released. It is also possible to prevent oxygen from escaping from the ferroelectric film in the step or the like. Further, in the present invention, the first organic resist film, the SOG film, the second
Are sequentially formed, and ions are implanted into the ferroelectric film using these three-layer films as masks.
Even if the organic resist film is not ashed and disappears, the SOG film is not removed to prevent the second organic resist film from being ashed, and the mask at the time of ion implantation completely disappears. Problem can be suppressed.
【図１】本発明の実施形態に係る半導体装置の製造方法
について説明する断面図である。FIG. 1 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】本発明の実施形態に係る半導体装置の製造方法
の別法について説明する断面図である。FIG. 2 is a cross-sectional view illustrating another method of manufacturing the semiconductor device according to the embodiment of the present invention.
【図３】本発明の作用効果について説明するグラフであ
る。FIG. 3 is a graph illustrating the operation and effect of the present invention.
【図４】従来の半導体装置の製造方法について説明する
断面図である。FIG. 4 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.
１１ 半導体基板 １２ 下部電極 １３ 強誘電体膜 １４ 上部電極 １５ 第１の窒化膜 １６ 酸化膜 １７ 第２の窒化膜 １８，２０ 有機レジスト １９ ＳＯＧ膜 ２１ シリル化レジスト Reference Signs List 11 semiconductor substrate 12 lower electrode 13 ferroelectric film 14 upper electrode 15 first nitride film 16 oxide film 17 second nitride film 18, 20 organic resist 19 SOG film 21 silylated resist
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792 Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/8247 29/788 29/792
Claims (2)
工程と、 前記第１の窒化膜上にキャパシタの下部電極を形成する
工程と、 前記下部電極上に強誘電体膜を形成する工程と、 前記強誘電体膜上にキャパシタの上部電極を形成する工
程と、 前記上部電極上に酸化膜を形成する工程と、 前記酸化膜上に第２の窒化膜を形成する工程と、 前記第２の窒化膜及び前記酸化膜を介して、酸素イオン
を、前記強誘電体膜にイオンインプラ法によって注入す
る工程とを有することを特徴とする半導体装置の製造方
法。A step of forming a first nitride film on the semiconductor substrate; a step of forming a lower electrode of the capacitor on the first nitride film; and forming a ferroelectric film on the lower electrode. Forming an upper electrode of the capacitor on the ferroelectric film, forming an oxide film on the upper electrode, forming a second nitride film on the oxide film, Implanting oxygen ions into the ferroelectric film through a second nitride film and the oxide film by an ion implantation method.
する工程は、 前記第２の窒化膜上に、第１の有機レジスト膜，ＳＯＧ
膜、第２の有機レジスト膜を順次形成する工程と、 前記強誘電体膜の形成領域の前記第１の有機レジスト
膜，ＳＯＧ膜及び第２の有機レジスト膜に開口を形成す
る工程と、 前記第１の有機レジスト膜，ＳＯＧ膜及び第２の有機レ
ジスト膜をマスクにして、前記強誘電体膜の形成領域に
のみ選択的に前記酸素イオンを注入する工程とを有する
ことを特徴とする請求項１記載の半導体装置の製造方
法。2. The step of implanting the oxygen ions into the ferroelectric film comprises: forming a first organic resist film on the second nitride film;
Forming a film and a second organic resist film sequentially; forming openings in the first organic resist film, the SOG film, and the second organic resist film in a formation region of the ferroelectric film; Using the first organic resist film, the SOG film, and the second organic resist film as a mask, selectively implanting the oxygen ions only in the region where the ferroelectric film is to be formed. Item 2. A method for manufacturing a semiconductor device according to Item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9197110A JPH1140776A (en) | 1997-07-23 | 1997-07-23 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9197110A JPH1140776A (en) | 1997-07-23 | 1997-07-23 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140776A true JPH1140776A (en) | 1999-02-12 |
Family
ID=16368904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9197110A Withdrawn JPH1140776A (en) | 1997-07-23 | 1997-07-23 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140776A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351047B1 (en) * | 1999-04-07 | 2002-09-10 | 삼성전자 주식회사 | Method for Forming a Capacitor Using Oxygen Ion Implantation |
| US6514813B2 (en) | 1999-03-01 | 2003-02-04 | Oki Electric Industry Co., Ltd. | Method of fabricating a semiconductor device |
| US7157348B2 (en) | 2002-03-15 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating capacitor device |
-
1997
- 1997-07-23 JP JP9197110A patent/JPH1140776A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514813B2 (en) | 1999-03-01 | 2003-02-04 | Oki Electric Industry Co., Ltd. | Method of fabricating a semiconductor device |
| US6794240B2 (en) | 1999-03-01 | 2004-09-21 | Oki Electric Industry Co., Ltd. | Method of fabricating a semiconductor device |
| KR100351047B1 (en) * | 1999-04-07 | 2002-09-10 | 삼성전자 주식회사 | Method for Forming a Capacitor Using Oxygen Ion Implantation |
| US7157348B2 (en) | 2002-03-15 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating capacitor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326722A (en) | Polysilicon contact | |
| US6091109A (en) | Semiconductor device having different gate oxide thicknesses by implanting halogens in one region and nitrogen in the second region | |
| Tsai et al. | One‐Micron Polycide (WSi2 on Poly‐Si) MOSFET Technology | |
| US5460983A (en) | Method for forming isolated intra-polycrystalline silicon structures | |
| KR100802215B1 (en) | Method for manufacturing a capacitor by forming a silicon electrode having hemispherical silicon | |
| US5837592A (en) | Method for stabilizing polysilicon resistors | |
| US6825081B2 (en) | Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors | |
| US4760034A (en) | Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer | |
| US7186608B2 (en) | Masked nitrogen enhanced gate oxide | |
| JPH1070249A (en) | Fabrication of capacitor and semiconductor device | |
| US6759296B2 (en) | Method of manufacturing a flash memory cell | |
| US6380102B1 (en) | Method for fabricating gate oxide film of semiconductor device | |
| JP2955847B2 (en) | Method for forming platinum thin film and method for forming capacitor for memory | |
| JPH1140776A (en) | Manufacture of semiconductor device | |
| US6455382B1 (en) | Multi-step method for forming sacrificial silicon oxide layer | |
| JP3907100B2 (en) | MFMOS / MFMS nonvolatile memory transistor and manufacturing method thereof | |
| JP2002203916A (en) | Semiconductor device and its manufacturing method | |
| JP2917894B2 (en) | Method for manufacturing semiconductor device | |
| JPH03229427A (en) | Manufacture of mos-type semiconductor device | |
| JP2814962B2 (en) | Method for manufacturing semiconductor device | |
| JPH0964346A (en) | Manufacture of semiconductor device | |
| JPS63200528A (en) | Manufacture of semiconductor device | |
| JPH1167684A (en) | Semiconductor device and its manufacture | |
| US20030068873A1 (en) | Method for fabricating an integrated semiconductor configuration with the aid of thermal oxidation, related semiconductor configuration, and related memory unit | |
| US20030008466A1 (en) | Semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |