JPH113901A - Manufacture of electronic component - Google Patents
Manufacture of electronic componentInfo
- Publication number
- JPH113901A JPH113901A JP9229757A JP22975797A JPH113901A JP H113901 A JPH113901 A JP H113901A JP 9229757 A JP9229757 A JP 9229757A JP 22975797 A JP22975797 A JP 22975797A JP H113901 A JPH113901 A JP H113901A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- resin
- bare chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パッケージに封止
されることなく直接基板上に封止されて実装される半導
体素子等のベアチップを実装した電子部品の製造方法に
関し、詳しくは、ベアチップを封止する封止部材の表面
を平坦にすることを可能となす電子部品の製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic component on which a bare chip such as a semiconductor element is mounted without being sealed on a package and directly mounted on a substrate. The present invention relates to a method for manufacturing an electronic component that enables a surface of a sealing member to be sealed to be flat.
【０００２】[0002]
【従来の技術】従来、半導体素子を配線パターンを形成
した基板上に実装した電子部品は、半導体素子等のチッ
プ部品をパッケージに封止、このパッケージを介して基
板上に実装している。この種の電子部品にあっては、パ
ッケージを介してチップ部品を基板上に実装するように
しているため、実装密度の更なる向上を図ることが困難
である。2. Description of the Related Art Conventionally, an electronic component in which a semiconductor element is mounted on a substrate on which a wiring pattern is formed, a chip component such as a semiconductor element is sealed in a package and mounted on the substrate via the package. In this type of electronic component, since the chip component is mounted on the substrate via the package, it is difficult to further improve the mounting density.
【０００３】電子部品の実装密度の一層の向上を図るた
め、パッケージに封止することなく直接基板に実装し封
止するようにしたチップ・オン・ボード（以下、ＣＯＢ
という。）と称される実装技術が提案されている。In order to further improve the packaging density of electronic components, a chip-on-board (hereinafter referred to as COB) which is directly mounted on a substrate and sealed without being sealed in a package.
That. ) Has been proposed.
【０００４】このＣＯＢを用いた電子部品として、チッ
プスケールパッケージタイプの電子部品（以下、ＣＳＰ
という。）がある。このＣＳＰは、ベアチップの大きさ
に近い大きさにまで小型化された電子部品であり、電子
部品の一層の高密度実装を実現することができる。As an electronic component using the COB, a chip scale package type electronic component (hereinafter referred to as a CSP)
That. ). The CSP is an electronic component that has been reduced in size to a size close to the size of a bare chip, and can realize higher-density mounting of the electronic component.
【０００５】ＣＳＰとしては、図９に示すように構成さ
れたものが提案されている。図９に示すＣＳＰ１００
は、プリント配線基板１０１の一方の面１０１ａ側にベ
アチップ１０２が載置され、このベアチップ１０２の端
子部とプリント配線基板１０１の一方の面１０１ａ上に
形成された図示しないワイヤボンディングパッド間を、
金或いはアルミニウム等よりなるワイヤ１０３により接
続している。このＣＳＰ１００は、プリント配線基板１
０１の一方の主面１０１ａと相対向する他方の面１０１
ｂに、ワイヤボンディングパッドと電気的に接続される
半田等よりなるボール１０４が設けられた端子部を介し
て外部の電子回路に電気的に接続される。[0005] As the CSP, one configured as shown in FIG. 9 has been proposed. CSP100 shown in FIG.
A bare chip 102 is placed on one surface 101a side of the printed wiring board 101, and a terminal portion of the bare chip 102 and a wire bonding pad (not shown) formed on one surface 101a of the printed wiring board 101
They are connected by wires 103 made of gold or aluminum. The CSP 100 is a printed circuit board 1
01 and one other main surface 101a facing the other main surface 101a
b is electrically connected to an external electronic circuit via a terminal provided with a ball 104 made of solder or the like electrically connected to the wire bonding pad.
【０００６】ＣＳＰ１００は、プリント配線基板１０１
の一方の面１０１ａ側に配されたベアチップ１０２及び
ワイヤ１０３は、チップコート樹脂１０５によって覆わ
れて封止される上述のような構成を備えたＣＳＰ１００
は、以下のように製造される。The CSP 100 includes a printed wiring board 101
The CSP 100 having the above-described configuration in which the bare chip 102 and the wire 103 disposed on the one surface 101a side are covered and sealed by the chip coat resin 105.
Is manufactured as follows.
【０００７】まず、ワイヤボンディングパッドや端子部
が形成されたプリント配線基板１０１の一方の面１０１
ａ側に、ダイボンド剤となる樹脂を塗布し、そこにベア
チップ１０２を搭載（ダイボンド）する。First, one surface 101 of a printed wiring board 101 on which wire bonding pads and terminal portions are formed
A resin serving as a die bonding agent is applied to the side a, and the bare chip 102 is mounted (die bonded) thereon.
【０００８】次に、金或いはアルミニウム等よりなるワ
イヤ１０３を用いて、ベアチップ１０２の端子部とプリ
ント配線基板１０１の一方の面１０１ａ上に形成したワ
イヤボンディングパッド間をワイヤボンドにより接続す
る。Next, the terminals of the bare chip 102 and the wire bonding pads formed on one surface 101a of the printed wiring board 101 are connected by wire bonding using wires 103 made of gold or aluminum.
【０００９】次に、チップコート樹脂１０５となる液体
状の樹脂を、ベアチップ１０２及びワイヤ１０３を覆う
ように、プリント配線基板１０１の一方の面１０１ａ上
に塗布、すなわちチップコートする。Next, a liquid resin to be the chip coat resin 105 is applied to one surface 101a of the printed wiring board 101, that is, chip coated, so as to cover the bare chip 102 and the wires 103.
【００１０】次に、プリント配線基板１０１の他方の面
１０１ｂに形成された端子部上に、半田等よりなるボー
ル１０４を設け、ＣＳＰ１００が完成する。Next, a ball 104 made of solder or the like is provided on the terminal portion formed on the other surface 101b of the printed wiring board 101, and the CSP 100 is completed.
【００１１】ところで、このようなＣＳＰにおいては、
更なる小型化が要求されている。このＣＳＰを小型化す
るには、チップコートされる範囲をできるだけ狭くし、
プリント配線基板の大きさをベアチップの大きさに近づ
けることが必要である。By the way, in such a CSP,
Further miniaturization is required. In order to reduce the size of the CSP, the area to be coated with the chip should be as narrow as possible.
It is necessary to make the size of the printed wiring board close to the size of the bare chip.
【００１２】そこで、チップコートの際に、チクソ性
（Ｔｈｉｘｏｔｒｏｐｙ）が高い樹脂をチップコート樹
脂として用い、チップコート樹脂の面内方向への広がり
を抑えたＣＳＰの製造方法が提案されている。In view of the above, there has been proposed a method of manufacturing a CSP in which a resin having a high thixotropy is used as a chip coat resin at the time of chip coating, and the spread of the chip coat resin in an in-plane direction is suppressed.
【００１３】チクソ性とは、例えばずり応力を与えるこ
とにより粘度が低下し、静状態においては粘度が高まる
流体の性質をいい、チクソ性の高い樹脂は粘度の変化量
が大きく、低粘度の状態で塗布してもすぐに固化すると
いう特徴を有している。The thixotropy refers to the property of a fluid whose viscosity is reduced by, for example, applying shear stress and increases in a static state. A resin having a high thixotropy has a large change in viscosity and has a low viscosity. It has the characteristic that it solidifies immediately after application.
【００１４】そして、チクソ性の高い樹脂としては、フ
ィラーを高充填した樹脂等が挙げられ、スピンドルの回
転速度の異なる粘度測定を行ったときの比率（１ｒｐｍ
／１０ｒｐｍ）が２〜４程度のものが用いられていた。Examples of the resin having a high thixotropic property include a resin highly filled with a filler, and a ratio (1 rpm) when viscosity measurement with different spindle rotation speeds is performed.
/ 10 rpm) was used.
【００１５】このように、チップコート樹脂としてチク
ソ性の高い樹脂を用いることにより、チップコート樹脂
の面内方向への広がりが抑えられ、プリント配線基板の
大きさがベアチップの大きさと略同じとされる小型のＣ
ＳＰが製造が可能となる。As described above, by using a resin having a high thixotropy as the chip coat resin, the spread of the chip coat resin in the in-plane direction is suppressed, and the size of the printed wiring board is made substantially the same as the size of the bare chip. Small C
The SP can be manufactured.
【００１６】[0016]
【発明が解決しようとする課題】ところで、チップコー
ト樹脂としてチクソ性の高い樹脂を用いた場合、このチ
ップコート樹脂がワイヤ付近の張力により引っ張られ、
図１０に示すように、ＣＳＰ１００の表面１００ａの中
央部が凹形状になってしまうことがある。 ＣＳＰ等の
電子部品は、いわゆる表面実装部品として扱われ、自動
実装装置のノズルにより吸引され、マザーボードと称さ
れるプリント配線基板上に運ばれて搭載される。したが
って、ＣＳＰ１００は、表面１００ａが凹形状になって
いると、ノズルによる吸引を確実に行うことができなく
なるおそれがあり、自動実装装置を用いたマザーボード
への搭載が行えなくなるおそれがある。By the way, when a resin having a high thixotropy is used as the chip coat resin, the chip coat resin is pulled by the tension near the wire, and
As shown in FIG. 10, the center of the surface 100a of the CSP 100 may be concave. Electronic components such as CSP are treated as so-called surface mount components, sucked by a nozzle of an automatic mounting device, carried on a printed wiring board called a motherboard, and mounted. Therefore, if the surface 100a is concave, the CSP 100 may not be able to reliably perform suction by the nozzle, and may not be able to be mounted on a motherboard using an automatic mounting apparatus.
【００１７】本発明は、このような実情に鑑みて提案さ
れたものであり、小型化を実現するとともに表面が平坦
な電子部品を製造することを可能となす電子部品の製造
方法を提供することを目的とする。The present invention has been proposed in view of the above circumstances, and provides a method of manufacturing an electronic component which realizes downsizing and which can manufacture an electronic component having a flat surface. With the goal.
【００１８】[0018]
【課題を解決するための手段】本発明に係る電子部品の
製造方法は、上述したような目的を達成するために、基
板上の半導体素子実装位置の外周囲に凸部を形成する第
１の工程と、基板上の半導体素子実装位置に半導体素子
を実装する第２の工程と、基板上の凸部に囲まれた領域
に封止部材を塗布し、基板に実装された半導体素子を封
止する第３の工程と、基板の凸部形成部分を除去して電
子部品を得る第４の工程とからなる。According to a first aspect of the present invention, there is provided a method of manufacturing an electronic component, comprising the steps of: forming a convex portion around a semiconductor element mounting position on a substrate; And a second step of mounting the semiconductor element at the semiconductor element mounting position on the substrate, and applying a sealing member to a region surrounded by the convex portion on the substrate to seal the semiconductor element mounted on the substrate. And a fourth step of obtaining the electronic component by removing the protruding portion of the substrate.
【００１９】この電子部品の製造方法によれば、第３の
工程で塗布される封止部材が、第１の工程で形成された
凸部にせき止められて、面内方向への広がりが抑制さ
れ、第４の工程で凸部形成部分が除去されるので、第２
の工程で実装された半導体素子と略同じ大きさの電子部
品が製造される。According to this method of manufacturing an electronic component, the sealing member applied in the third step is dammed by the projections formed in the first step, so that the expansion in the in-plane direction is suppressed. In the fourth step, the convex portion forming portion is removed,
An electronic component having substantially the same size as the semiconductor element mounted in the step is manufactured.
【００２０】また、この電子部品の製造方法によれば、
封止部材として低粘度の樹脂を用いることが可能で、マ
ザーボードに搭載される際、自動実装装置による吸引面
となる表面が平坦な電子部品が製造される。According to the method for manufacturing an electronic component,
A low-viscosity resin can be used as a sealing member, and when mounted on a motherboard, an electronic component having a flat surface serving as a suction surface by an automatic mounting device is manufactured.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２２】ＩＣチップ等のベアチップと略同じ大きさ
に小型化されたチップスケールパッケージタイプの電子
部品（以下、ＣＳＰ１という。）は、例えば図１に示す
ように、プリント配線基板２の一方の面２ａ側にベアチ
ップ３が搭載され、このベアチップ３の図示しない端子
部と基板２の一方の面２ａ側に形成された図示しないワ
イヤボンディングパッド間がワイヤ４により接続されて
なるものである。A chip-scale package type electronic component (hereinafter referred to as CSP1), which is reduced in size to a size substantially the same as a bare chip such as an IC chip, is, for example, as shown in FIG. A bare chip 3 is mounted on the 2a side, and a wire 4 connects between a terminal portion (not shown) of the bare chip 3 and a wire bonding pad (not shown) formed on one surface 2a side of the substrate 2.
【００２３】このＣＳＰ１には、プリント配線基板２の
一方の面２ａに対向する他方の２ｂ側にワイヤボンディ
ングパッドに電気的に接続される図示しない端子部が形
成されている。この端子部上には、半田等よりなるボー
ル５が形成されている。The CSP 1 has a terminal portion (not shown) electrically connected to a wire bonding pad on the other side 2b of the printed wiring board 2 opposite to the one surface 2a. On this terminal portion, a ball 5 made of solder or the like is formed.
【００２４】さらに、ＣＳＰ１には、プリント配線基板
２の一方の面２ａ側にベアチップ３とワイヤ４を覆うよ
うに、チップコート樹脂６が塗布されている。このチッ
プコート樹脂６は、例えば、チクソ性が１〜１．２程度
の低粘度のエポキシ系樹脂からなる。ここで、チクソ性
の値は、スピンドルの回転速度の異なる粘度測定を行っ
たときの比率（１ｒｐｍ／１０ｒｐｍ）である。なお、
チップコート樹脂６としては、エポキシ系樹脂以外であ
っても、粘度が１０，０００ＣＰＳ（２０ｒｐｍ）以下
のものであればよく、例えばフェノール樹脂やシリコン
系樹脂を用いることができる。Further, the CSP 1 is coated with a chip coat resin 6 so as to cover the bare chip 3 and the wire 4 on one surface 2a side of the printed wiring board 2. The chip coat resin 6 is made of, for example, a low-viscosity epoxy resin having a thixotropy of about 1 to 1.2. Here, the value of the thixotropic property is a ratio (1 rpm / 10 rpm) when viscosity measurement with different rotation speeds of the spindle is performed. In addition,
The chip coat resin 6 may be a resin other than the epoxy resin, as long as it has a viscosity of 10,000 CPS (20 rpm) or less. For example, a phenol resin or a silicon resin can be used.
【００２５】このＣＳＰ１は、このように、チップコー
ト樹脂６としてエポキシ系樹脂等の低粘度の樹脂を用い
ているので、チップコート樹脂６の表面、すなわち、マ
ザーボードと称される基板に搭載される際、自動実装装
置による吸引面となる表面が、凹凸のない平坦な面とす
ることができる。具体的には、吸引面となる表面の中心
部の直径が５ｍｍの領域において、厚みのばらつきが約
０．１ｍｍ以下とされている。Since the CSP 1 uses a low-viscosity resin such as an epoxy resin as the chip coat resin 6, the CSP 1 is mounted on the surface of the chip coat resin 6, that is, on a substrate called a motherboard. At this time, the surface serving as the suction surface by the automatic mounting device can be a flat surface without any irregularities. Specifically, in a region where the diameter of the central portion of the surface to be the suction surface is 5 mm, the thickness variation is set to about 0.1 mm or less.
【００２６】次に、このＣＳＰ１の製造方法について説
明する。この製造方法は、従来の混成集積回路(Hybrid
Integrated Circuits：ＨＩＣ）等のチップ・オン・ボ
ード（ＣＯＢ）実装技術を応用したものである。ここで
は、一つの基板上に多数のベアチップを搭載し、後にこ
れをベアチップごとに切断することによって多数のＣＳ
Ｐを一括して形成するようにした例について説明する。Next, a method of manufacturing the CSP 1 will be described. This manufacturing method uses a conventional hybrid integrated circuit (Hybrid
This is an application of chip-on-board (COB) mounting technology such as Integrated Circuits (HIC). Here, a large number of bare chips are mounted on a single substrate, and subsequently, a large number of CSs are cut by cutting each bare chip.
An example in which P is formed collectively will be described.
【００２７】まず、図２及び図５に示すように、多数の
ベアチップ搭載部を有し、各ベアチップ搭載部にワイヤ
ボンディングパッドや端子部が形成された基板７と、凸
部形成部材８とを準備する。First, as shown in FIGS. 2 and 5, a substrate 7 having a large number of bare chip mounting portions, on each of which a wire bonding pad and a terminal portion are formed, and a projection forming member 8 are formed. prepare.
【００２８】基板７は、ＣＳＰ１のプリント配線基板２
の構成部材であり、後の工程において切断されることに
よって１のＣＳＰ１の１のプリント配線基板２となるも
のである。 また、凸部形成部材８は、例えば図３に示
すように、外形の大きさが基板７と略同じ大きさとなさ
れ、基板７のベアチップ搭載部に対応した位置に複数の
開口部９が形成された薄板状に形成されている。この凸
部形成部材８に設けられた開口部９は、基板７のベアチ
ップ搭載部の大きさよりも若干大きく形成されている。The substrate 7 is a printed circuit board 2 of the CSP 1
Are cut in a later step to become one printed circuit board 2 of one CSP 1. Further, as shown in FIG. 3, for example, the convex portion forming member 8 has an outer shape substantially the same size as the substrate 7, and a plurality of openings 9 are formed at positions corresponding to the bare chip mounting portions of the substrate 7. It is formed in a thin plate shape. The opening 9 provided in the projection forming member 8 is formed slightly larger than the size of the bare chip mounting portion of the substrate 7.
【００２９】そして、凸部形成工程ＳＴ１において、図
４に示すように、凸部形成部材８を基板７に貼り合わせ
る。凸部形成部材８を基板７に貼り合わせるには種々の
方法を用いることができるが、本例においては、エポキ
シ系の樹脂を接着剤として用い、凸部形成部材８を基板
７に貼り合わせるようにしている。このように、凸部形
成部材８を基板７に貼り合わせることにより、図４に示
すように、基板７の多数のベアチップ搭載部のそれぞれ
の外周囲に凸部形成部材８の開口部９を仕切る枠部より
なる凸部１０が形成される。Then, in the projection forming step ST1, the projection forming member 8 is bonded to the substrate 7, as shown in FIG. Various methods can be used to bond the protrusion forming member 8 to the substrate 7. In this example, the protrusion forming member 8 is bonded to the substrate 7 using an epoxy resin as an adhesive. I have to. In this manner, by bonding the protrusion forming member 8 to the substrate 7, as shown in FIG. 4, the openings 9 of the protrusion forming member 8 are partitioned around the outer periphery of each of the many bare chip mounting portions of the substrate 7. The projection 10 composed of a frame is formed.
【００３０】この凸部１０は、その高さが、後の行程に
おいて基板７に搭載されるベアチップ３及びワイヤ４の
高さよりも高くすることが望ましい。このように、凸部
１０の高さをベアチップ３及びワイヤ４の高さよりも高
くすることにより、チップコート樹脂６として低粘度の
樹脂を用いても、ベアチップ３及びワイヤ４を確実に封
止することができるとともに塗布されたチップコート樹
脂６の表面、すなわちＣＳＰ１の表面を平坦な面とする
ことができる。It is desirable that the height of the projection 10 be higher than the height of the bare chip 3 and the wire 4 mounted on the substrate 7 in a later step. As described above, by making the height of the convex portion 10 higher than the height of the bare chip 3 and the wire 4, the bare chip 3 and the wire 4 are securely sealed even when a low-viscosity resin is used as the chip coat resin 6. The surface of the chip coat resin 6 applied, that is, the surface of the CSP 1 can be made a flat surface.
【００３１】上述の例では、凸部形成部材８に基板７の
ベアチップ搭載部に対応した複数の開口部９を形成し、
この凸部形成部材８を基板７に貼り合わせることによ
り、基板７のベアチップ搭載部のそれぞれの外周囲に凸
部１０を形成した例について説明したが、凸部形成部材
８に基板７の全てのベアチップ搭載部を臨ませるような
大きさを有する開口部９を形成し、これを基板７に貼り
合わせることにより、ベアチップ搭載部全体の外周囲に
凸部１０を形成するようにしてもよい。In the above example, a plurality of openings 9 corresponding to the bare chip mounting portions of the substrate 7 are formed in the projection forming member 8,
The example in which the protrusions 10 are formed on the outer periphery of each of the bare chip mounting portions of the substrate 7 by bonding the protrusion forming members 8 to the substrate 7 has been described. An opening 9 having a size that allows the bare chip mounting portion to face may be formed, and the opening 9 may be bonded to the substrate 7 to form the convex portion 10 around the entire bare chip mounting portion.
【００３２】また、凸部形成部材８として、開口部９を
有する板材を用いる代わりに、ペースト状の樹脂を用
い、これを基板７のベアチップ搭載部の外周囲に直接塗
布することによって凸部１０を形成するようにしてもよ
い。Instead of using a plate material having an opening 9 as the projection forming member 8, a paste-like resin is used, and the resin is applied directly to the outer periphery of the bare chip mounting portion of the substrate 7 to form the projection 10. May be formed.
【００３３】次に、ベアチップ３とダイボンド剤１１と
称される樹脂を準備し、ダイボンド工程ＳＴ２におい
て、このダイボンド剤１１を基板７の各ベアチップ搭載
部に塗布する。そして、図５に示すように、ダイボンド
剤１１が塗布されたベアチップ搭載部にベアチップ３を
搭載し、ダイボンド剤１１を硬化させる。Next, a resin called a die bond agent 11 and a bare chip 3 are prepared, and the die bond agent 11 is applied to each bare chip mounting portion of the substrate 7 in a die bonding step ST2. Then, as shown in FIG. 5, the bare chip 3 is mounted on the bare chip mounting portion to which the die bonding agent 11 has been applied, and the die bonding agent 11 is cured.
【００３４】次に、金或いはアルミニウム等よりなるワ
イヤ４を準備する。そして、ワイヤボンド工程ＳＴ３に
おいて、図６に示すように、ベアチップ３の端子部と基
板７のワイヤボンディングパッド間をワイヤ４により接
続する。Next, a wire 4 made of gold or aluminum is prepared. Then, in the wire bonding step ST3, the terminals of the bare chip 3 and the wire bonding pads of the substrate 7 are connected by wires 4 as shown in FIG.
【００３５】次に、エポキシ系の樹脂からなるチップコ
ート樹脂６を準備する。そして、チップコート工程ＳＴ
４において、図７に示すように、基板７の各ベアチップ
搭載部に、ベアチップ３及びワイヤ４を覆うように、チ
ップコート樹脂６を塗布し、ベアチップ３及びワイヤ４
を封止する。なお、チップコート樹脂６としては、エポ
キシ系の樹脂でなくとも、粘度が１０，０００ＣＰＳ
（２０ｒｐｍ）以下の低粘度のものであればよく、例え
ばフェノール樹脂やシリコン系樹脂等の合成樹脂を用い
ることができる。Next, a chip coat resin 6 made of an epoxy resin is prepared. Then, the chip coating process ST
7, a chip coat resin 6 is applied to each bare chip mounting portion of the substrate 7 so as to cover the bare chip 3 and the wire 4, as shown in FIG.
Is sealed. The chip coat resin 6 is not limited to an epoxy resin, but has a viscosity of 10,000 CPS.
(20 rpm) or less, for example, a synthetic resin such as a phenol resin or a silicone resin can be used.
【００３６】このとき、チップコート樹脂６としてエポ
キシ系樹脂等の低粘度の樹脂を用いているが、このチッ
プコート樹脂６は、ベアチップ搭載部の外周囲に形成さ
れている凸部１０によりせき止められるので、基板７の
面内方向への広がりが抑制される。At this time, a low-viscosity resin such as an epoxy resin is used as the chip coat resin 6, and the chip coat resin 6 is dammed by the convex portion 10 formed around the bare chip mounting portion. Therefore, the spread of the substrate 7 in the in-plane direction is suppressed.
【００３７】また、チップコート樹脂６としてエポキシ
系樹脂等の低粘度の樹脂を用いているので、ベアチップ
３及びワイヤ４を封止するチップコート樹脂６の表面、
すなわちＣＳＰ１の表面は凹凸のない平坦な面となる。Since a low-viscosity resin such as an epoxy resin is used as the chip coat resin 6, the surface of the chip coat resin 6 for sealing the bare chip 3 and the wire 4 can be used.
That is, the surface of the CSP 1 is a flat surface without irregularities.
【００３８】次に、切断工程ＳＴ５において、基板７の
凸部１０が形成された部分が除去され、基板７が各チッ
プごとに切り分けられることにより多数のＣＳＰが完成
する。この際、切断面がベアチップ３の端部になるべく
近くなるように、例えば、図８に示すＡ１，Ａ２，Ｂ
１，Ｂ２線に沿って、基板７が切断される。Next, in the cutting step ST5, the portion of the substrate 7 where the projections 10 are formed is removed, and the substrate 7 is cut into chips to complete a large number of CSPs. At this time, for example, A1, A2, B shown in FIG.
The substrate 7 is cut along the lines 1 and 2.
【００３９】このように、切断面がベアチップ３の端部
になるべく近くなるように基板７を切断することによ
り、外形がベアチップ３の外形と略等しい大きさのＣＳ
Ｐ１を製造することができる。As described above, by cutting the substrate 7 so that the cut surface is as close to the end of the bare chip 3 as possible, a CS having an outer shape substantially equal to the outer shape of the bare chip 3 is obtained.
P1 can be manufactured.
【００４０】最後に、プリント配線基板２の他方の面２
ｂに形成された端子部上に、必要に応じて、半田等より
なるボール５を設けることによりＣＳＰ１が完成する。Finally, the other surface 2 of the printed wiring board 2
The CSP 1 is completed by providing a ball 5 made of solder or the like as necessary on the terminal portion formed in b.
【００４１】上述したように、本発明に係るＣＳＰの製
造方法によれば、ベアチップ３及びワイヤ４を封止する
チップコート樹脂６が凸部１０によってせき止められ
る。したがって、チップコート樹脂６として低粘度の樹
脂を用いても、チップコート樹脂６の面内方向への広が
りが抑制されるので、小型化を図ったＣＳＰ１を製造す
ることができる。As described above, according to the CSP manufacturing method according to the present invention, the chip coat resin 6 for sealing the bare chip 3 and the wire 4 is dammed by the projection 10. Therefore, even if a low-viscosity resin is used as the chip coat resin 6, the spread of the chip coat resin 6 in the in-plane direction is suppressed, so that the downsized CSP 1 can be manufactured.
【００４２】また、このＣＳＰの製造方法によれば、チ
ップコート樹脂６として低粘度の樹脂を用いることがで
きるので、マザーボードに搭載される際、自動実装装置
により吸引面となる表面が平坦なＣＳＰ１を製造するこ
とができる。具体的には、吸着面となる表面の中心部の
直径が５ｍｍの領域において、厚みのばらつきが約０．
１ｍｍ以下のＣＳＰ１を製造することができる。According to the CSP manufacturing method, a low-viscosity resin can be used as the chip coat resin 6, so that when the CSP 1 is mounted on a motherboard, the CSP 1 has a flat suction surface by an automatic mounting apparatus. Can be manufactured. Specifically, in a region where the diameter of the central portion of the surface serving as the suction surface is 5 mm, the variation in the thickness is about 0.5 mm.
A CSP 1 of 1 mm or less can be manufactured.
【００４３】本発明に係る電子部品の製造方法により製
造されたＣＳＰ１と従来のＣＳＰのマザーボードに搭載
される際、自動実装装置により吸引面となる表面の平坦
性を表面粗さ計で測定したところ、従来のＣＳＰの吸着
ノズルが当接する吸引面の直径を５ｍｍとなす領域の凹
凸が０．１５ｍｍであったのに対し、本発明の電子部品
の製造方法により製造されたＣＳＰ１の吸着ノズルが当
接する吸引面の直径を５ｍｍとなす領域の凹凸は、０．
０３ｍｍであった。When the CSP 1 manufactured by the method of manufacturing an electronic component according to the present invention and the conventional CSP are mounted on a mother board, the flatness of the surface serving as a suction surface is measured by a surface roughness meter using an automatic mounting apparatus. In contrast to the conventional CSP suction nozzle, where the suction surface comes into contact with a suction surface having a diameter of 5 mm, the unevenness is 0.15 mm, whereas the CSP1 suction nozzle manufactured by the electronic component manufacturing method of the present invention has an unevenness. The unevenness of the area where the diameter of the suction surface in contact with it is 5 mm is 0.
03 mm.
【００４４】上述した例では、一つの基板７上に多数の
ベアチップ３を搭載し、後にこれをベアチップ３ごとに
切断することによって多数のＣＳＰ１を一括して形成す
るようにした例を挙げて説明したが、本発明はこの例に
限定されるものではなく、基板７上に一つのベアチップ
３を搭載し、ＣＳＰ１を個々に形成するようにしてもよ
い。In the above-described example, a number of CSPs 1 are mounted on one substrate 7 and then cut into individual bare chips 3 to form a number of CSPs 1 at a time. However, the present invention is not limited to this example. One bare chip 3 may be mounted on the substrate 7 and the CSP 1 may be individually formed.
【００４５】この場合も、開口部９を有する板材からな
る凸部形成部材８を基板７に貼り合わせることによっ
て、あるいは、ペースト状の樹脂からなる凸部形成部材
８を基板７のベアチップ搭載部の外周囲に直接塗布する
ことにより、基板７上に凸部を形成する。そして、基板
７のベアチップ搭載部にベアチップ３を実装し、ベアチ
ップ３及びワイヤ４を低粘度のエポキシ系の樹脂等から
なるチップコート樹脂６で封止する。そして、基板７の
凸部形成部分を除去して同様のＣＳＰ１を製造するよう
にする。これにより、小型化に対応し、自動実装装置に
より吸引面となる表面が平坦なＣＳＰ１を得ることがで
きる。Also in this case, the projection-forming member 8 made of a plate material having an opening 9 is bonded to the substrate 7 or the projection-forming member 8 made of a paste-like resin is attached to the bare chip mounting portion of the substrate 7. A convex portion is formed on the substrate 7 by directly applying to the outer periphery. Then, the bare chip 3 is mounted on the bare chip mounting portion of the substrate 7, and the bare chip 3 and the wires 4 are sealed with a chip coat resin 6 made of a low-viscosity epoxy resin or the like. Then, the same CSP 1 is manufactured by removing the projection-forming portion of the substrate 7. Accordingly, the CSP 1 having a flat surface serving as a suction surface can be obtained by the automatic mounting apparatus, which can be reduced in size.
【００４６】[0046]
【発明の効果】本発明の電子部品の製造方法によれば、
封止部材が凸部にせき止められて、面内方向への広がり
が抑制されるので、封止部材として低粘度の樹脂を用い
ることができ、表面が平坦な電子部品を得ることができ
る。According to the method for manufacturing an electronic component of the present invention,
Since the sealing member is blocked by the convex portion and its spread in the in-plane direction is suppressed, a low-viscosity resin can be used as the sealing member, and an electronic component with a flat surface can be obtained.
【００４７】また、この電子部品の製造方法によれば、
封止部材の面内方向への広がりが抑制されるとともに、
凸部形成部分が除去されるので、基板に実装される半導
体素子と略同じ大きさの小型化を図った電子部品を得る
ことができる。According to the method of manufacturing an electronic component,
While the expansion of the sealing member in the in-plane direction is suppressed,
Since the projection-forming portion is removed, it is possible to obtain a downsized electronic component having substantially the same size as the semiconductor element mounted on the substrate.
【図１】本発明に係る電子部品の製造方法により製造さ
れた電子部品の断面図である。FIG. 1 is a cross-sectional view of an electronic component manufactured by a method for manufacturing an electronic component according to the present invention.
【図２】本発明に係る電子部品の製造方法の工程説明図
である。FIG. 2 is a process explanatory view of a method for manufacturing an electronic component according to the present invention.
【図３】凸部形成部材の平面図である。FIG. 3 is a plan view of a projection forming member.
【図４】基板に凸部形成部材を貼り合わせた状態を示す
斜視図である。FIG. 4 is a perspective view showing a state where a protrusion forming member is bonded to a substrate.
【図５】基板にベアチップを搭載した状態を示す平面図
である。FIG. 5 is a plan view showing a state where a bare chip is mounted on a substrate.
【図６】ベアチップをワイヤボンドした状態を示す平面
図である。FIG. 6 is a plan view showing a state where a bare chip is wire-bonded.
【図７】ベアチップ及びワイヤをチップコート樹脂で封
止した状態を示す断面図である。FIG. 7 is a cross-sectional view showing a state in which a bare chip and a wire are sealed with a chip coat resin.
【図８】ベアチップが実装された基板を切断する状態を
示す断面図である。FIG. 8 is a cross-sectional view showing a state in which the substrate on which the bare chip is mounted is cut.
【図９】従来のＣＳＰの一例を示す断面図である。FIG. 9 is a cross-sectional view illustrating an example of a conventional CSP.
【図１０】従来のＣＳＰの他例を示す断面図である。FIG. 10 is a cross-sectional view showing another example of a conventional CSP.
１ ＣＳＰ、３ ベアチップ、４ ワイヤ、６ チップ
コート樹脂、７ 基板、８ 凸部形成部材、１０ 凸部1 CSP, 3 bare chips, 4 wires, 6 chip coat resin, 7 substrate, 8 convex forming member, 10 convex
Claims (7)
凸部を形成する第１の工程と、 上記基板上の半導体素子実装位置に半導体素子を実装す
る第２の工程と、 上記基板上の凸部に囲まれた領域に封止部材を塗布し、
基板に実装された半導体素子を封止する第３の工程と、 上記基板の凸部形成部分を除去して電子部品を得る第４
の工程とを有する電子部品の製造方法。A first step of forming a convex portion around an outer periphery of a semiconductor element mounting position on a substrate; a second step of mounting a semiconductor element at a semiconductor element mounting position on the substrate; Apply a sealing member to the area surrounded by the convex part of
A third step of sealing the semiconductor element mounted on the substrate; and a fourth step of removing the projection-forming portion of the substrate to obtain an electronic component.
And a method for manufacturing an electronic component.
た半導体素子の高さ寸法よりも大とされることを特徴と
する請求項１記載の電子部品の製造方法。2. The method of manufacturing an electronic component according to claim 1, wherein a height dimension of the projection is larger than a height dimension of a semiconductor element mounted on the substrate.
Ｐ（２０ｒｐｍ）以下の樹脂であることを特徴とする請
求項１記載の電子部品の製造方法。3. The sealing member has a viscosity of 10,000 CS.
2. The method for manufacturing an electronic component according to claim 1, wherein the resin is P (20 rpm) or less.
ことを特徴とする請求項３記載の電子部品の製造方法。4. The method according to claim 3, wherein the sealing member is an epoxy resin.
され、凸部形成部分を除去することにより、多数の電子
部品を得ることを特徴とする請求項１記載の電子部品の
製造方法。5. The method according to claim 1, wherein a large number of semiconductor elements are mounted on the substrate, and a large number of electronic parts are obtained by removing a projection-forming portion.
対応した開口部が形成された板材を上記基板に接着する
ことにより形成されることを特徴とする請求項１記載の
電子部品の製造方法。6. The manufacturing of an electronic component according to claim 1, wherein the projection is formed by bonding a plate material having an opening corresponding to the mounting position of the semiconductor element to the substrate. Method.
置の外周囲にペースト状の樹脂材を塗布することにより
形成されることを特徴とする請求項１記載の電子部品の
製造方法。7. The method for manufacturing an electronic component according to claim 1, wherein the convex portion is formed by applying a paste-like resin material to an outer periphery of a semiconductor element mounting position on a substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9229757A JPH113901A (en) | 1997-04-17 | 1997-08-26 | Manufacture of electronic component |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10051397 | 1997-04-17 | ||
| JP9-100513 | 1997-04-17 | ||
| JP9229757A JPH113901A (en) | 1997-04-17 | 1997-08-26 | Manufacture of electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113901A true JPH113901A (en) | 1999-01-06 |
Family
ID=26441523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9229757A Withdrawn JPH113901A (en) | 1997-04-17 | 1997-08-26 | Manufacture of electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113901A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720647B2 (en) | 2000-06-05 | 2004-04-13 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
1997
- 1997-08-26 JP JP9229757A patent/JPH113901A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720647B2 (en) | 2000-06-05 | 2004-04-13 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592038B2 (en) | Semiconductor chip mounting method and substrate structure | |
| US5496775A (en) | Semiconductor device having ball-bonded pads | |
| KR970002140B1 (en) | Semiconductor device, packaging method and lead tape | |
| US7138724B2 (en) | Thick solder mask for confining encapsulant material over selected locations of a substrate and assemblies including the solder mask | |
| JP2978861B2 (en) | Molded BGA type semiconductor device and manufacturing method thereof | |
| JP3507349B2 (en) | Method for manufacturing semiconductor integrated circuit device containing elastic polymer | |
| US6731010B2 (en) | Resin sealed stacked semiconductor packages with flat surfaces | |
| US20030042615A1 (en) | Stacked microelectronic devices and methods of fabricating same | |
| EP1271649A2 (en) | Multi-die module and method thereof | |
| KR20030008616A (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP2001156217A (en) | Producing method for semiconductor device | |
| KR100924554B1 (en) | Flip chip package and method of manuafacturing thereof | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| US6911737B2 (en) | Semiconductor device package and method | |
| US6953709B2 (en) | Semiconductor device and its manufacturing method | |
| JPH053183A (en) | Semiconductor device and manufacture thereof | |
| JPH08153830A (en) | Semiconductor device and manufacture thereof | |
| JP3631922B2 (en) | Manufacturing method of center pad type semiconductor package element | |
| US7087459B2 (en) | Method for packaging a multi-chip module of a semiconductor device | |
| US6900080B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| JPH113901A (en) | Manufacture of electronic component | |
| JP2797598B2 (en) | Hybrid integrated circuit board | |
| KR100575858B1 (en) | Chip scale package and method of fabricating the same | |
| JP2001177009A (en) | Semiconductor device and manufacturing method thereof | |
| JP2002208602A (en) | Semiconductor package and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |