JPH11346169A - Receiver - Google Patents
ReceiverInfo
- Publication number
- JPH11346169A JPH11346169A JP15156198A JP15156198A JPH11346169A JP H11346169 A JPH11346169 A JP H11346169A JP 15156198 A JP15156198 A JP 15156198A JP 15156198 A JP15156198 A JP 15156198A JP H11346169 A JPH11346169 A JP H11346169A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- low
- terminal
- band
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、複数の周波数帯
の信号を受信する移動体通信用の受信機に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mobile communication receiver for receiving signals in a plurality of frequency bands.
【０００２】[0002]
【従来の技術】図７は例えば電子情報通信学会１９９７
年エレクトロニクスソサイエティ大会講演予稿集分冊１
のＴＣ−１−４の図２に示された受信周波数帯が１つの
場合のヘテロダイン検波方式の受信機を示すブロック図
である。図７において、１は入力アンテナ、２は低雑音
増幅器、３は帯域通過フィルタ、５は第１局発信号源、
６は第１ミクサ、７は周波数変換回路、８は復調回路で
ある。2. Description of the Related Art FIG. 7 shows, for example, the Institute of Electronics, Information and Communication Engineers, 1997.
Electronics Society Conference Lecture Preliminary Volume 1
FIG. 3 is a block diagram showing a heterodyne detection type receiver in the case of one reception frequency band shown in FIG. In FIG. 7, 1 is an input antenna, 2 is a low noise amplifier, 3 is a bandpass filter, 5 is a first local oscillation signal source,
Reference numeral 6 denotes a first mixer, 7 denotes a frequency conversion circuit, and 8 denotes a demodulation circuit.
【０００３】以下、動作について説明する。入力アンテ
ナ１より入力された高周波信号は、低雑音増幅器２、帯
域通過フィルタ３、第１ミクサ６から構成されるフロン
トエンド部及び周波数変換部７、復調部８から構成され
る受信機により復調される。今、入力アンテナ１から入
力される希望信号の周波数をｆRF、第１局発信号源５か
らの第１局発信号の周波数をｆLOとしたときに、第１ミ
クサ６の出力周波数ｆIFは（ｆRF−fLO）となる。Hereinafter, the operation will be described. A high-frequency signal input from the input antenna 1 is demodulated by a receiver including a low-end amplifier 2, a band-pass filter 3, a front-end unit including a first mixer 6, a frequency conversion unit 7, and a demodulation unit 8. You. Now, assuming that the frequency of the desired signal input from the input antenna 1 is f RF and the frequency of the first local signal from the first local signal source 5 is f LO , the output frequency f IF of the first mixer 6 is f IF Becomes (f RF −f LO ).
【０００４】このとき、入力アンテナ１にｆLO−ｆ
IF（＝ｆsp）という周波数の妨害信号が入力されると、
第１ミクサ６の出力周波数はｆIFとなり、希望信号と妨
害信号の分離が出来なくなるために受信感度が劣化す
る。このため、帯域通過フィルタ３において希望周波数
ｆRFの信号は通過し、妨害周波数ｆspの信号は希望周波
数ｆRFに対して４０ｄＢ程度減衰させることで受信感度
の劣化を防いでいる。At this time, f LO −f is applied to the input antenna 1.
When an interference signal of the frequency IF (= f sp ) is input,
The output frequency of the first mixer 6 becomes fIF , and it becomes impossible to separate the desired signal and the interfering signal, so that the receiving sensitivity deteriorates. For this reason, the signal of the desired frequency f RF passes through the band-pass filter 3, and the signal of the interference frequency f sp is attenuated by about 40 dB with respect to the desired frequency f RF , thereby preventing the reception sensitivity from deteriorating.
【０００５】また、図８は例えば特公平７−１０１８５
７号公報の図１に示されるダイバーシティ受信機のブロ
ック図である。図８において、図７と同一部分は同一符
号を付して示しその説明は省略する。図８に示す構成で
は、入力アンテナ１はダイバーシティブランチの数だけ
設けられ、同様に、低雑音増幅器２０もダイバーシティ
ブランチの数だけ設けられている。また、４０はアンテ
ナ切替信号、４１はバイアス電圧発生回路である。FIG. 8 shows, for example, Japanese Patent Publication No. 7-10185.
FIG. 8 is a block diagram of the diversity receiver shown in FIG. 8, the same parts as those in FIG. 7 are denoted by the same reference numerals, and description thereof will be omitted. In the configuration shown in FIG. 8, input antennas 1 are provided by the number of diversity branches, and similarly, low-noise amplifiers 20 are provided by the number of diversity branches. 40 is an antenna switching signal, and 41 is a bias voltage generation circuit.
【０００６】以下、動作について説明する。低雑音増幅
器２０は、アンテナ切替信号４０により制御されたバイ
アス電圧発生回路４１の電圧により一方がＯＮ、他方が
ＯＦＦの状態で、ＯＮ状態の低雑音増幅器２０に接続さ
れた入力アンテナ１からの入力信号を受信機によって周
波数変換、復調する。このように、低雑音増幅器２０の
電源のＯＮ／ＯＦＦにより受信するアンテナの選択を行
っている。The operation will be described below. One of the low noise amplifiers 20 is turned on and the other is turned off by the voltage of the bias voltage generation circuit 41 controlled by the antenna switching signal 40, and the input from the input antenna 1 connected to the low noise amplifier 20 in the ON state. The signal is frequency-converted and demodulated by the receiver. As described above, the antenna to be received is selected by turning on / off the power supply of the low noise amplifier 20.
【０００７】[0007]
【発明が解決しようとする課題】ところで、図８に示す
従来の構成では、入力アンテナ１と低雑音増幅器２０を
ダイバーシティブランチの数だけ設けることで複数の周
波数帯の信号を受信することができるが、同様に、図７
に示す従来の構成において、複数の周波数帯の信号を受
信する際に、帯域通過フィルタ３の妨害周波数ｆspでの
減衰量が十分に取れない場合には、周波数帯の数だけ帯
域通過フィルタ３を設けて、帯域通過フィルタ３の入力
側にスイッチ９を設けて切り換えて使用する例えば図９
の構成が考えられる。しかしながら、図９に示す構成で
は、スイッチ９を設ける必要があり、回路が大形にな
り、回路の損失も増えるため受信感度が劣化する。By the way, in the conventional configuration shown in FIG. 8, signals of a plurality of frequency bands can be received by providing the input antenna 1 and the low noise amplifiers 20 by the number of diversity branches. Similarly, FIG.
In the conventional configuration shown in FIG. 1, when receiving signals in a plurality of frequency bands, if the attenuation at the interference frequency f sp of the band-pass filter 3 cannot be sufficiently obtained, the number of band-pass filters 3 is equal to the number of frequency bands. And a switch 9 is provided on the input side of the band-pass filter 3 for use by switching.
The configuration of is considered. However, in the configuration shown in FIG. 9, the switch 9 needs to be provided, the circuit becomes large, and the loss of the circuit increases, so that the receiving sensitivity deteriorates.
【０００８】本発明は上記のような課題を解決するため
になされたもので、１系統のアンテナのみで複数の周波
数帯の信号を受信するのに小形で受信感度の良い受信機
を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a small-sized receiver having high reception sensitivity for receiving signals in a plurality of frequency bands with only one system antenna. Aim.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、この発明に係る受信機は、１系統のアンテナと、
上記アンテナに並列に接続された複数の低雑音増幅器
と、上記複数の低雑音増幅器の動作を制御する制御手段
と、上記複数の低雑音増幅器の出力を帯域制限して所定
周波数帯の信号のみを通過させる帯域通過手段と、上記
帯域通過手段を介した信号を復調する１系統の復調手段
とを備えたものである。In order to achieve the above-mentioned object, a receiver according to the present invention comprises a single antenna,
A plurality of low-noise amplifiers connected in parallel to the antenna, control means for controlling the operation of the plurality of low-noise amplifiers, and band-limiting the outputs of the plurality of low-noise amplifiers so that only signals in a predetermined frequency band are output. It is provided with band-pass means for passing, and one system of demodulation means for demodulating a signal passed through the band-pass means.
【００１０】また、上記帯域通過手段は、上記複数の低
雑音増幅器にそれぞれ独立に接続された複数の帯域通過
フィルタと、上記各帯域通過フィルタの出力を合波する
合波回路とで構成されることを特徴とするものである。The band-pass means includes a plurality of band-pass filters independently connected to the plurality of low-noise amplifiers, and a multiplexing circuit for multiplexing the outputs of the band-pass filters. It is characterized by the following.
【００１１】また、上記帯域通過手段は、上記複数の低
雑音増幅器の出力にそれぞれ独立に接続される複数の入
力端子と１つの出力端子を持つ帯域通過フィルタで構成
されることを特徴とするものである。The band-pass means is constituted by a band-pass filter having a plurality of input terminals and one output terminal respectively connected to the outputs of the plurality of low-noise amplifiers. It is.
【００１２】また、上記複数の低雑音増幅器を、複数の
シングルゲートＦＥＴと、上記１系統のアンテナに接続
された入力端子と上記シングルゲートＦＥＴと同数の複
数の出力端子を持ち、その出力端子がそれぞれ各シング
ルゲートＦＥＴのゲート端子に独立に接続される入力整
合回路と、上記入力整合回路の入力端子と接地との間に
接続された抵抗と、上記複数のシングルゲートＦＥＴの
ソース端子と接地の間にそれぞれ接続された複数の抵抗
と、上記各シングルゲートＦＥＴのドレイン端子にそれ
ぞれ独立に接続され、かつ電源電圧入力端子を有する複
数の出力整合回路とで構成すると共に、上記制御手段
を、上記複数の出力整合回路の電源電圧入力端子に接続
されて周波数帯切替信号に応じてバイアス電圧を制御し
て供給するバイアス電圧発生回路で構成することを特徴
とするものである。Further, the plurality of low-noise amplifiers have a plurality of single-gate FETs, an input terminal connected to the one-system antenna, and a plurality of output terminals of the same number as the single-gate FETs. An input matching circuit independently connected to the gate terminal of each single-gate FET; a resistor connected between the input terminal of the input matching circuit and ground; and a source connected to the source terminals of the plurality of single-gate FETs and ground. And a plurality of output matching circuits each independently connected to a drain terminal of each of the single-gate FETs, and having a power supply voltage input terminal, and the control means, A bias connected to the power supply voltage input terminal of a plurality of output matching circuits to control and supply a bias voltage according to a frequency band switching signal It is characterized in that configured at pressure generation circuit.
【００１３】また、上記複数の低雑音増幅器を、複数の
シングルゲートＦＥＴと、上記１系統のアンテナに接続
された入力端子と上記シングルゲートＦＥＴと同数の複
数の出力端子を持ち、その出力端子がそれぞれ各シング
ルゲートＦＥＴのゲート端子に独立に接続される入力整
合回路と、上記各シングルゲートＦＥＴのドレイン端子
にそれぞれ独立に接続され、かつ電源電圧入力端子を有
する複数の出力整合回路と、上記複数のシングルゲート
ＦＥＴのそれぞれのゲート端子に接続された複数の抵抗
と、上記複数の出力整合回路の電源電圧入力端子に接続
されて電源電圧を常時供給する電源電圧発生回路で構成
すると共に、上記制御手段を、上記各シングルゲートＦ
ＥＴのゲート端子に接続された抵抗を介してシングルゲ
ートＦＥＴの動作を制御する周波数帯切替信号を出力す
る制御回路で構成したことを特徴とするものである。Further, the plurality of low-noise amplifiers have a plurality of single-gate FETs, an input terminal connected to the one-system antenna, and a plurality of output terminals of the same number as the single-gate FETs. An input matching circuit independently connected to a gate terminal of each single gate FET; a plurality of output matching circuits each independently connected to a drain terminal of each single gate FET and having a power supply voltage input terminal; A plurality of resistors connected to respective gate terminals of the single-gate FET, and a power supply voltage generating circuit connected to a power supply voltage input terminal of the plurality of output matching circuits and constantly supplying a power supply voltage. Means for each single gate F
It is characterized by comprising a control circuit for outputting a frequency band switching signal for controlling the operation of the single gate FET through a resistor connected to the gate terminal of the ET.
【００１４】また、上記複数の低雑音増幅器を、複数の
デュアルゲートＦＥＴと、上記１系統のアンテナに接続
された入力端子と上記デュアルゲートＦＥＴと同数の複
数の出力端子を持ち、その出力端子がそれぞれ各デュア
ルゲートＦＥＴの第１ゲート端子に独立に接続される入
力整合回路と、上記各入力整合回路の入力端子と接地と
の間に接続された抵抗と、上記各デュアルゲートＦＥＴ
のドレイン端子にそれぞれ独立に接続され、かつ電源電
圧入力端子を有する複数の出力整合回路と、上記各デュ
アルゲートＦＥＴのそれぞれの第２ゲート端子に接続さ
れた抵抗と、上記複数の出力整合回路の電源電圧入力端
子に接続されて電源電圧を常時供給する電源電圧発生回
路で構成すると共に、上記制御手段を、上記各デュアル
ゲートＦＥＴの第２ゲート端子に接続された抵抗を介し
てデュアルゲートＦＥＴの動作を制御する周波数帯切替
信号を出力する制御回路で構成したことを特徴とするも
のである。Further, the plurality of low-noise amplifiers have a plurality of dual-gate FETs, an input terminal connected to the one-system antenna, and a plurality of output terminals of the same number as the dual-gate FETs. An input matching circuit independently connected to a first gate terminal of each dual-gate FET; a resistor connected between an input terminal of each input matching circuit and ground;
A plurality of output matching circuits each independently connected to a drain terminal of the dual gate FET and having a power supply voltage input terminal; a resistor connected to a second gate terminal of each of the dual gate FETs; A power supply voltage generation circuit connected to a power supply voltage input terminal and constantly supplying a power supply voltage, and the control means is connected to a dual gate FET via a resistor connected to a second gate terminal of each of the dual gate FETs. It is characterized by comprising a control circuit for outputting a frequency band switching signal for controlling the operation.
【００１５】さらに、上記アンテナと上記複数の低雑音
増幅器の間に別の低雑音増幅器を配置したことを特徴と
するものである。Further, another low noise amplifier is arranged between the antenna and the plurality of low noise amplifiers.
【００１６】[0016]
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１に係る受信機を示す回路図である。図１に
おいて、１は１系統の入力アンテナ、２０は入力アンテ
ナ１に並列に接続されてバイアス電圧により動作がＯＮ
／ＯＦＦ制御される低雑音増幅器、３０は各低雑音増幅
器２０にそれぞれ独立に接続された帯域通過フィルタ、
４はこれら帯域通過フィルタ３０の出力を合波する合波
回路、５は第１局発信号源、６は第１ミクサ、７は周波
数変換回路、８は復調回路、４１は低雑音増幅器２０の
動作を制御する制御手段としてのバイアス電圧発生回
路、４２は周波数帯切替信号であり、上記帯域通過フィ
ルタ３０と合波回路４により低雑音増幅器２０の出力を
帯域制限して所定周波数帯の信号のみを通過させる帯域
通過手段を構成し、第１局発信号源５、第１ミクサ６、
周波数変換回路７及び復調回路８により１系統の復調手
段を構成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a circuit diagram showing a receiver according to Embodiment 1 of the present invention. In FIG. 1, 1 is a single input antenna, 20 is connected in parallel to the input antenna 1, and the operation is turned on by a bias voltage.
A low-noise amplifier that is controlled to be OFF / OFF; 30 is a band-pass filter that is independently connected to each low-noise amplifier
Reference numeral 4 denotes a multiplexing circuit for multiplexing the outputs of these band-pass filters 30, 5 a first local oscillation signal source, 6 a first mixer, 7 a frequency conversion circuit, 8 a demodulation circuit, and 41 a low-noise amplifier 20. A bias voltage generating circuit 42 as a control means for controlling the operation is a frequency band switching signal. The band-pass filter 30 and the multiplexing circuit 4 limit the band of the output of the low-noise amplifier 20 so that only a signal in a predetermined frequency band is output. , A first local oscillator 5, a first mixer 6,
The frequency conversion circuit 7 and the demodulation circuit 8 constitute one system of demodulation means.
【００１７】次に動作について説明する。周波数帯切替
信号４２に応じてバイアス電圧発生器４１でバイアス電
圧を生成し、バイアス電圧により複数の低雑音増幅器２
０から１つの低雑音増幅器２０のみを動作させてそれに
直列に接続される帯域制限フィルタ３０を選択すること
で、１系統の入力アンテナ１で受信した信号の増幅、帯
域制限を行い、合波回路４、第１ミクサ６、周波数変換
回路７、復調回路８を介して復調を行う。このように、
バイアス電圧発生回路４１による低雑音増幅器２０のバ
イアス制御により帯域通過フィルタ３０を選択すること
で、１系統の入力アンテナ１のみで複数の周波数帯の信
号を受信するのに小形で受信感度の良い受信機が得られ
るという効果がある。Next, the operation will be described. A bias voltage is generated by a bias voltage generator in response to the frequency band switching signal, and the plurality of low noise amplifiers are generated by the bias voltage.
By operating only one low-noise amplifier 20 from 0 and selecting the band-limiting filter 30 connected in series with the low-noise amplifier 20, amplification and band limitation of the signal received by one input antenna 1 are performed, 4. Demodulation is performed via the first mixer 6, frequency conversion circuit 7, and demodulation circuit 8. in this way,
By selecting the band-pass filter 30 by the bias control of the low noise amplifier 20 by the bias voltage generation circuit 41, the reception is small and has good reception sensitivity, because only one input antenna 1 receives signals in a plurality of frequency bands. There is an effect that a machine is obtained.
【００１８】実施の形態２．図２はこの発明の実施の形
態２に係る受信機を示す回路図である。図２において、
１は入力アンテナ、２０はバイアス電圧により動作が制
御される低雑音増幅器、３１は低雑音増幅器２０の数を
応じた複数の入力端子と１つの出力を有する帯域通過フ
ィルタ、５は第１ミクサ、６は第１局発信号源、７は周
波数変換回路、８は復調回路、４１はバイアス電圧発生
回路、４２は周波数帯切替信号である。Embodiment 2 FIG. FIG. 2 is a circuit diagram showing a receiver according to Embodiment 2 of the present invention. In FIG.
1 is an input antenna, 20 is a low-noise amplifier whose operation is controlled by a bias voltage, 31 is a band-pass filter having a plurality of input terminals and one output according to the number of low-noise amplifiers 20, 5 is a first mixer, 6 is a first local oscillator signal source, 7 is a frequency conversion circuit, 8 is a demodulation circuit, 41 is a bias voltage generation circuit, and 42 is a frequency band switching signal.
【００１９】次に動作について説明する。周波数帯切替
信号４２に応じてバイアス電圧発生器４１でバイアス電
圧を生成し、バイアス電圧により複数の低雑音増幅器２
０から１つの低雑音増幅器２０のみを動作させて直列に
接続される帯域制限フィルタ３１の入力端子を選択し
て、アンテナ１で受信した信号の増幅、帯域制限を行
い、第１ミクサ６、周波数変換回路７、復調回路８を介
して復調を行う。このように、低雑音増幅器２０のバイ
アス制御により帯域通過フィルタ３１の入力端子を選択
することで小形で受信感度の良い受信機が得られる。Next, the operation will be described. A bias voltage is generated by a bias voltage generator in response to the frequency band switching signal, and the plurality of low noise amplifiers are generated by the bias voltage.
Only one low-noise amplifier 20 is operated from 0 to select an input terminal of a band-limiting filter 31 connected in series to amplify and band-limit a signal received by the antenna 1. Demodulation is performed via the conversion circuit 7 and the demodulation circuit 8. As described above, by selecting the input terminal of the band-pass filter 31 by the bias control of the low-noise amplifier 20, a small-sized receiver having good reception sensitivity can be obtained.
【００２０】実施の形態３．図３はこの発明の実施の形
態３に係る低雑音増幅器を構成する回路図であり、図１
及び図２に示す実施の形態１及び２に用いられる低雑音
増幅器の構成例を示すものである。図３において、１１
はアンテナ１に接続される入力端子、２１は低雑音増幅
器に使用するシングルゲートＦＥＴ、２２は分波機能を
有する低雑音増幅器の入力整合回路であり、アンテナ１
に接続される入力端子１１と、シングルゲートＦＥＴ２
１と同数の出力端子を有し、それら各出力端子はそれぞ
れ各シングルゲートＦＥＴ２１のゲート端子に独立に接
続される。Embodiment 3 FIG. 3 is a circuit diagram of a low noise amplifier according to Embodiment 3 of the present invention.
3 shows a configuration example of a low-noise amplifier used in Embodiments 1 and 2 shown in FIG. In FIG. 3, 11
Is an input terminal connected to the antenna 1, 21 is a single gate FET used for the low noise amplifier, 22 is an input matching circuit of the low noise amplifier having a demultiplexing function,
The input terminal 11 connected to the
It has the same number of output terminals as one, and each of these output terminals is independently connected to the gate terminal of each single-gate FET 21.
【００２１】また、２３は各シングルゲートＦＥＴ２１
のそれぞれ独立に接続され、かつ電源電圧入力端子及び
出力端子１２を有する低雑音増幅器の出力整合回路、２
４は各シングルゲートＦＥＴ２１のソースと接地との間
に接続される抵抗、２５は入力整合回路２２の入力端子
と接地の間に接続される抵抗、４１は各出力整合回路２
３の電源電圧入力端子に接続されて周波数帯切替信号４
２に応じてバイアス電圧を制御して供給するバイアス電
圧発生回路である。Reference numeral 23 denotes each single gate FET 21
Output matching circuits of a low noise amplifier, each of which is independently connected and has a power supply voltage input terminal and an output terminal 12.
4 is a resistor connected between the source of each single-gate FET 21 and ground, 25 is a resistor connected between the input terminal of the input matching circuit 22 and ground, and 41 is a resistor connected to each output matching circuit 2.
3 is connected to the power supply voltage input terminal 3 and the frequency band switching signal 4
2 is a bias voltage generation circuit that controls and supplies a bias voltage in accordance with 2.
【００２２】次に動作について説明する。周波数帯切替
信号４２に応じてバイアス電圧発生器４１でバイアス電
圧（３Ｖまたは０Ｖ）を生成し、この電圧を出力整合回
路２３を介して複数のシングルゲートＦＥＴ２１に電圧
を供給する。３Ｖの電源電圧を供給されたＦＥＴは動作
状態となり受信信号の増幅を行う。入力整合回路２２の
入力端子に接続された抵抗２５と、抵抗値Ｒのソース抵
抗２４を流れる電流Ｉd によりゲート端子はソースに端
子に対して（−Ｉd×Ｒ）Ｖの電位となる。従って、ス
イッチング機能を持つ低雑音増幅器を用いることで小形
で受信感度の良い受信機が得られる特徴がある。Next, the operation will be described. The bias voltage generator 41 generates a bias voltage (3 V or 0 V) in accordance with the frequency band switching signal 42, and supplies this voltage to the plurality of single-gate FETs 21 via the output matching circuit 23. The FET supplied with the power supply voltage of 3 V enters an operating state and amplifies the received signal. The gate terminal has a potential of (−I d × R) V with respect to the source due to the resistance 25 connected to the input terminal of the input matching circuit 22 and the current I d flowing through the source resistance 24 having the resistance value R. Therefore, the use of a low-noise amplifier having a switching function is advantageous in that a small-sized receiver having high reception sensitivity can be obtained.
【００２３】実施の形態４．図４はこの発明の実施の形
態４に係る低雑音増幅器を示す回路図であり、図１及び
図２に示す実施の形態１及び２に用いられる低雑音増幅
器の構成例を示すものである。図４において、２１は低
雑音増幅器に使用するシングルゲートＦＥＴ、２２は分
波機能を有する低雑音増幅器の入力整合回路、２５はＦ
ＥＴ２１のゲート端子に接続される抵抗、２４はシング
ルゲートＦＥＴのソースと接地との間に接続される抵
抗、２３は低雑音増幅器の出力整合回路、４２は周波数
帯切替信号、４３は３Ｖの電源電圧を常時供給する電源
電圧発生回路であり、上記各シングルゲートＦＥＴ２１
のゲート端子には抵抗２６を介してシングルゲートＦＥ
Ｔ２１の動作を制御する図示しない制御回路から周波数
帯切替信号４２が供給される。Embodiment 4 FIG. 4 is a circuit diagram showing a low-noise amplifier according to Embodiment 4 of the present invention, and shows a configuration example of the low-noise amplifier used in Embodiments 1 and 2 shown in FIGS. In FIG. 4, 21 is a single gate FET used for a low noise amplifier, 22 is an input matching circuit of a low noise amplifier having a demultiplexing function, and 25 is an F
A resistor connected to the gate terminal of the ET 21; 24, a resistor connected between the source of the single-gate FET and ground; 23, an output matching circuit of a low-noise amplifier; 42, a frequency band switching signal; A power supply voltage generating circuit that constantly supplies a voltage,
Single gate FE via a resistor 26
A frequency band switching signal 42 is supplied from a control circuit (not shown) that controls the operation of T21.
【００２４】次に動作について説明する。ＦＥＴ２１の
バイアス電圧としては、電源電圧発生回路４３で発生さ
れる３Ｖの電圧を出力整合回路２３を介して常に与えら
れている。３Ｖの電源電圧をドレイン端子に与えられた
ＦＥＴ２１はソース端子とゲート端子の電位差Ｖg がピ
ンチオフ電圧Ｖp （例えば−０．１Ｖ）以下であれば電
流が流れず、ピンチオフ電圧Ｖp 以上であればソース端
子とゲート端子の電位差Ｖg に従った電流が流れる。周
波数帯切替信号４２はＴＴＬレベルの信号で、０Ｖ、Ｖ
gi（ピンチオフ電圧以下）Ｖの２状態で、ＦＥＴ２１の
うち１つのＦＥＴのみゲートバイアスを０Ｖとし、その
他のＦＥＴのゲートバイアスをＶgiＶとすることで、複
数のＦＥＴのうちの１つを低雑音増幅器として動作させ
ることができる。スイッチング機能を持つＬＮＡを用い
ることで小形で受信感度の良い受信機が得られる。Next, the operation will be described. As the bias voltage of the FET 21, a voltage of 3 V generated by the power supply voltage generation circuit 43 is always given via the output matching circuit 23. FET21 given to the drain terminal of the power supply voltage of 3V is no current flow equal to or less than the potential difference V g of the source terminal and gate terminal pinch-off voltage V p (for example -0.1 V), there at the pinch-off voltage V p higher if current flows in accordance with the potential difference V g of the source and gate terminals. The frequency band switching signal 42 is a TTL level signal,
gi (Pinch-off voltage or less) In two states of V, the gate bias of one of the FETs 21 is set to 0 V, and the gate bias of the other FETs is set to V gi V, thereby lowering one of the plurality of FETs. It can be operated as a noise amplifier. By using an LNA having a switching function, a small-sized receiver having good reception sensitivity can be obtained.
【００２５】実施の形態５．図５はこの発明の実施の形
態５に係る受信機を示す回路図である。図５において、
１は入力アンテナ、２２は分波機能を有する低雑音増幅
器の入力整合回路、２３は低雑音増幅器の出力整合回
路、２４はソース抵抗、２５はゲート抵抗、２７は低雑
音増幅器に使用するデュアルゲートＦＥＴで、その各第
１ゲート端子には上記入力整合回路２２の出力端子が独
立に接続され、各第２ゲート端子には抵抗２６を介して
各デュアルゲートＦＥＴの動作を制御する図示しない制
御回路から周波数帯切替信号４２が入力される。４３は
３Ｖの電源電圧を常時供給する電源電圧発生回路であ
る。Embodiment 5 FIG. FIG. 5 is a circuit diagram showing a receiver according to Embodiment 5 of the present invention. In FIG.
1 is an input antenna, 22 is an input matching circuit of a low noise amplifier having a demultiplexing function, 23 is an output matching circuit of a low noise amplifier, 24 is a source resistor, 25 is a gate resistor, and 27 is a dual gate used for the low noise amplifier. An output terminal of the input matching circuit 22 is independently connected to each first gate terminal of the FET, and a control circuit (not shown) for controlling the operation of each dual gate FET via a resistor 26 to each second gate terminal. Receives the frequency band switching signal 42. Reference numeral 43 denotes a power supply voltage generation circuit that constantly supplies a power supply voltage of 3V.
【００２６】次に動作について説明する。デュアルゲー
トＦＥＴ２７のバイアス電圧は電源電圧発生回路４３で
発生される３Ｖの電圧を出力整合回路２３を介して常に
与える。３Ｖの電源電圧がドレイン端子に与えられたデ
ュアルゲートＦＥＴ２７はソース端子と第１ゲート端子
の電位差Ｖg1をピンチオフ電圧Ｖp以下として、ソース
端子と第２ゲート端子の電位差Ｖg2がピンチオフ電圧Ｖ
p（例えば−０．１Ｖ）以下であれば電流が流れず、ピ
ンチオフ電圧以上であればソース端子と第２ゲート端子
の電位差Ｖg2に従った電流が流れる。周波数帯の切替制
御信号４２はＴＴＬレベルの信号で、０Ｖ、Ｖgi（ピン
チオフ電圧以下）Ｖの２状態で、デュアルゲートＦＥＴ
２７のうち１つのＦＥＴのみ第２ゲートのバイアスを０
Ｖとし、その他のＦＥＴの第２ゲートのバイアスをＶgi
Ｖとすることで、複数のデュアルゲートＦＥＴのうちの
１つを低雑音増幅器として動作させることができる。ス
イッチング機能を持つＬＮＡを用いることで小形で受信
感度の良い受信機が得られる。Next, the operation will be described. The bias voltage of the dual gate FET 27 always gives a voltage of 3 V generated by the power supply voltage generation circuit 43 through the output matching circuit 23. Dual gate FET27 supply voltage of 3V is applied to the drain terminal potential difference V g1 of the source terminal and the first gate terminal as the following pinch-off voltage V p, the potential difference V g2 of the source terminal and the second gate terminal is pinch-off voltage V
If it is less than p (for example, -0.1 V), no current flows, and if it is more than the pinch-off voltage, a current flows according to the potential difference V g2 between the source terminal and the second gate terminal. The frequency band switching control signal 42 is a TTL level signal and has two states of 0 V and V gi (less than the pinch-off voltage) V, and is a dual gate FET.
27, the bias of the second gate is set to 0 for only one FET.
V and the bias of the second gate of the other FETs is V gi
By setting V, one of a plurality of dual-gate FETs can be operated as a low-noise amplifier. By using an LNA having a switching function, a small-sized receiver having good reception sensitivity can be obtained.
【００２７】実施の形態６．図６はこの発明の実施の形
態６に係る受信機を示す回路図である。図６において、
１は入力アンテナ、２はアンテナ１複数の低雑音増幅器
２０の間に配置された低雑音増幅器、２０はバイアス電
圧により制御される低雑音増幅器、３０は帯域通過フィ
ルタ、５は第１局発信号源、６は第１ミクサ、７は周波
数変換回路、８は復調回路、４１はバイアス電圧発生回
路、４２は周波数帯切替信号である。Embodiment 6 FIG. FIG. 6 is a circuit diagram showing a receiver according to Embodiment 6 of the present invention. In FIG.
1 is an input antenna, 2 is an antenna 1 is a low-noise amplifier arranged between a plurality of low-noise amplifiers 20, 20 is a low-noise amplifier controlled by a bias voltage, 30 is a band-pass filter, 5 is a first local oscillation signal Reference numeral 6 denotes a first mixer, 7 denotes a frequency conversion circuit, 8 denotes a demodulation circuit, 41 denotes a bias voltage generation circuit, and 42 denotes a frequency band switching signal.
【００２８】次に動作について説明する。周波数帯の切
替制御信号４２に応じてバイアス電圧発生器４１でバイ
アス電圧を生成し、バイアス電圧により複数の低雑音増
幅器２０から１つの低雑音増幅器のみを動作させて直列
に接続される帯域制限フィルタ３０を選択して、アンテ
ナ１で受信し、低雑音増幅器２で増幅した信号を増幅、
帯域制限を行い、第１ミクサ６、周波数変換回路７、復
調回路８を介して復調を行う。このように、低雑音増幅
器のバイアス制御により帯域通過フィルタを選択するこ
とで小形で受信感度の良い受信機が得られる。Next, the operation will be described. A bias voltage is generated by a bias voltage generator 41 in response to a frequency band switching control signal 42, and only one low noise amplifier is operated from a plurality of low noise amplifiers 20 by the bias voltage to be connected in series. 30 is selected, the signal received by the antenna 1 and amplified by the low noise amplifier 2 is amplified,
Band limitation is performed, and demodulation is performed via the first mixer 6, the frequency conversion circuit 7, and the demodulation circuit 8. As described above, by selecting a band-pass filter by the bias control of the low-noise amplifier, a small-sized receiver having high reception sensitivity can be obtained.
【００２９】また、この実施の形態６では、アンテナ１
複数の低雑音増幅器２０の間に低雑音増幅器２が配置さ
れていて、アンテナ１に接続される回路のインピーダン
スは低雑音増幅器２の入力インピーダンスとなるため
に、バイアス電圧のＯＮ／ＯＦＦによる低雑音増幅器２
０の入力インピーダンス変動の影響が小さく見えるた
め、フィルタ切替え時の瞬時的な感度劣化及びアンテナ
インピーダンスのミスマッチによる発振等の可能性を避
けることができる。In the sixth embodiment, the antenna 1
Since the low-noise amplifier 2 is disposed between the plurality of low-noise amplifiers 20 and the impedance of the circuit connected to the antenna 1 becomes the input impedance of the low-noise amplifier 2, the low-noise amplifier is turned on / off by the bias voltage. Amplifier 2
Since the influence of the input impedance fluctuation of 0 appears to be small, it is possible to avoid the possibility of instantaneous sensitivity deterioration at the time of filter switching and oscillation due to mismatch of antenna impedance.
【００３０】[0030]
【発明の効果】以上のように、この発明によれば、１系
統のアンテナと、上記アンテナに並列に接続された複数
の低雑音増幅器と、上記複数の低雑音増幅器の動作を制
御する制御手段と、上記複数の低雑音増幅器の出力を帯
域制限して所定周波数帯の信号のみを通過させる帯域通
過手段と、上記帯域通過手段を介した信号を復調する１
系統の復調手段とを備えたので、１系統のアンテナのみ
で複数の周波数帯の信号を受信するのに小形で受信感度
の良い受信機を得ることができる。As described above, according to the present invention, one antenna, a plurality of low noise amplifiers connected in parallel to the antenna, and control means for controlling the operations of the plurality of low noise amplifiers. Band-pass means for band-limiting the outputs of the plurality of low-noise amplifiers to pass only signals in a predetermined frequency band, and demodulating a signal passed through the band-pass means.
Since the system is provided with a system demodulation means, it is possible to obtain a small-sized receiver having high reception sensitivity for receiving signals in a plurality of frequency bands with only one system antenna.
【００３１】また、低雑音増幅器のバイアス電圧を制御
して帯域通過フィルタを選択することで、小形で受信感
度の良い受信機を得ることができる効果がある。Further, by controlling the bias voltage of the low-noise amplifier and selecting a band-pass filter, there is an effect that a small-sized receiver having good reception sensitivity can be obtained.
【００３２】また、低雑音増幅器のバイアス電圧を制御
して帯域通過フィルタの入力端子を選択することで小形
で受信感度の良い受信機を得ることができる効果があ
る。Further, by controlling the bias voltage of the low-noise amplifier and selecting the input terminal of the band-pass filter, it is possible to obtain a small-sized receiver having good reception sensitivity.
【００３３】また、低雑音増幅器のバイアスを制御する
ことで帯域通過フィルタの選択を行い、小形で受信感度
の良い受信機が得られる効果がある。Further, by controlling the bias of the low-noise amplifier, a band-pass filter is selected, and a small-sized receiver having good reception sensitivity can be obtained.
【００３４】また、低雑音増幅器のゲートバイアスを制
御することで帯域通過フィルタの選択を行い、小形で受
信感度の良い受信機が得られる効果がある。In addition, by controlling the gate bias of the low-noise amplifier, a band-pass filter is selected, so that a small-sized receiver having high reception sensitivity can be obtained.
【００３５】また、デュアルゲートＦＥＴの第２ゲート
のゲートバイアスを制御することで帯域通過フィルタの
選択を行い、小形で受信感度の良い受信機が得られる効
果がある。Further, by controlling the gate bias of the second gate of the dual-gate FET, a band-pass filter is selected, and there is an effect that a small-sized receiver having high reception sensitivity can be obtained.
【００３６】さらに、アンテナに接続される回路のイン
ピーダンスを低雑音増幅器の入力インピーダンスとする
ことで、バイアス電圧のＯＮ／ＯＦＦによる動作制御さ
れる低雑音増幅器の入力インピーダンス変動の影響を小
さくさせて、帯域通過フィルタ切替え時の瞬時的な感度
劣化及びアンテナインピーダンスのミスマッチによる発
振等の可能性を避けることができる。Further, by setting the impedance of the circuit connected to the antenna to the input impedance of the low-noise amplifier, the influence of the input impedance fluctuation of the low-noise amplifier whose operation is controlled by ON / OFF of the bias voltage is reduced. It is possible to avoid the possibility of instantaneous sensitivity deterioration when the band-pass filter is switched and oscillation due to a mismatch in antenna impedance.
【図１】 この発明の実施の形態１に係る受信機を示す
回路図である。FIG. 1 is a circuit diagram showing a receiver according to Embodiment 1 of the present invention.
【図２】 この発明の実施の形態２に係る受信機を示す
回路図である。FIG. 2 is a circuit diagram showing a receiver according to Embodiment 2 of the present invention.
【図３】 この発明の実施の形態３に係る受信機を示す
回路図である。FIG. 3 is a circuit diagram showing a receiver according to Embodiment 3 of the present invention.
【図４】 この発明の実施の形態４に係る受信機を示す
回路図である。FIG. 4 is a circuit diagram showing a receiver according to Embodiment 4 of the present invention.
【図５】 この発明の実施の形態５に係る受信機を示す
回路図である。FIG. 5 is a circuit diagram showing a receiver according to Embodiment 5 of the present invention.
【図６】 この発明の実施の形態６に係る受信機を示す
回路図である。FIG. 6 is a circuit diagram showing a receiver according to Embodiment 6 of the present invention.
【図７】 従来のヘテロダイン受信機の回路を示す回路
図である。FIG. 7 is a circuit diagram showing a circuit of a conventional heterodyne receiver.
【図８】 従来のアンテナ切替ダイバーシティ受信機の
回路図である。FIG. 8 is a circuit diagram of a conventional antenna switching diversity receiver.
【図９】 周波数帯の違うフィルタをスイッチを用いて
切り換える受信機の回路図である。FIG. 9 is a circuit diagram of a receiver that switches filters having different frequency bands using a switch.
１ アンテナ入力端子、２ 低雑音増幅器、３ 帯域通
過フィルタ、４ 合波回路、５ 第１局部発振信号、６
第１ミクサ、７ 周波数変換回路、８ 復調回路、９
帯域通過フィルタ切替スイッチ、２０ スイッチ機能
付き低雑音増幅器、２１ シングルゲートＦＥＴ、２２
低雑音増幅器用入力整合回路、２３低雑音増幅器用出
力整合回路、２４ ソース抵抗、２５ ゲート抵抗、２
６ デュアルゲートＦＥＴ、３０ スイッチ機能付き低
雑音増幅器にて選択される帯域通過フィルタ、３１ 複
数入力、１出力形帯域通過フィルタ、４１ バイアス電
圧発生回路、４２ 周波数帯切替信号入力端子、４３
電源電圧発生回路。1 antenna input terminal, 2 low noise amplifier, 3 band pass filter, 4 multiplexing circuit, 5 first local oscillation signal, 6
1st mixer, 7 frequency conversion circuit, 8 demodulation circuit, 9
Bandpass filter changeover switch, 20 Low noise amplifier with switch function, 21 Single gate FET, 22
Input matching circuit for low noise amplifier, 23 Output matching circuit for low noise amplifier, 24 source resistance, 25 gate resistance, 2
6 Dual-gate FET, 30 Bandpass filter selected by low noise amplifier with switch function, 31 Multiple-input, 1-output bandpass filter, 41 Bias voltage generation circuit, 42 Frequency band switching signal input terminal, 43
Power supply voltage generation circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊山 義忠 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 上杉 美喜夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 弘重 健司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 河原 善 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yoshitada Iyama 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Corporation (72) Inventor Mikio Uesugi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo (72) Inventor Kenji Hiroshige 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Zen Kawahara 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Electric Co., Ltd.
Claims (7)
と、 上記複数の低雑音増幅器の動作を制御する制御手段と、 上記複数の低雑音増幅器の出力を帯域制限して所定周波
数帯の信号のみを通過させる帯域通過手段と、 上記帯域通過手段を介した信号を復調する１系統の復調
手段とを備えた受信機。An antenna of one system, a plurality of low noise amplifiers connected in parallel to the antenna, control means for controlling operations of the plurality of low noise amplifiers, and an output of the plurality of low noise amplifiers A receiver comprising: band-pass means for band-limiting only signals in a predetermined frequency band; and one-system demodulation means for demodulating a signal passed through the band-pass means.
域通過手段は、上記複数の低雑音増幅器にそれぞれ独立
に接続された複数の帯域通過フィルタと、上記各帯域通
過フィルタの出力を合波する合波回路とで構成されるこ
とを特徴とする受信機。2. The receiver according to claim 1, wherein said band-pass unit combines a plurality of band-pass filters independently connected to said plurality of low-noise amplifiers and outputs of said band-pass filters. And a multiplexing circuit.
域通過手段は、上記複数の低雑音増幅器の出力にそれぞ
れ独立に接続される複数の入力端子と１つの出力端子を
持つ帯域通過フィルタで構成されることを特徴とする受
信機。3. The receiver according to claim 1, wherein said band pass means is a band pass filter having a plurality of input terminals and one output terminal respectively connected to the outputs of said plurality of low noise amplifiers. A receiver characterized by being constituted.
信機において、上記複数の低雑音増幅器を、複数のシン
グルゲートＦＥＴと、上記１系統のアンテナに接続され
た入力端子と上記シングルゲートＦＥＴと同数の複数の
出力端子を持ち、その出力端子がそれぞれ各シングルゲ
ートＦＥＴのゲート端子に独立に接続される入力整合回
路と、上記入力整合回路の入力端子と接地との間に接続
された抵抗と、上記複数のシングルゲートＦＥＴのソー
ス端子と接地の間にそれぞれ接続された複数の抵抗と、
上記各シングルゲートＦＥＴのドレイン端子にそれぞれ
独立に接続され、かつ電源電圧入力端子を有する複数の
出力整合回路とで構成すると共に、上記制御手段を、上
記複数の出力整合回路の電源電圧入力端子に接続されて
周波数帯切替信号に応じてバイアス電圧を制御して供給
するバイアス電圧発生回路で構成することを特徴とする
受信機。4. The receiver according to claim 1, wherein the plurality of low-noise amplifiers include a plurality of single-gate FETs, an input terminal connected to the one-system antenna, and the single-gate FET. An input matching circuit having the same number of output terminals as the FETs, the output terminals of which are each independently connected to the gate terminal of each single-gate FET, and the input terminals connected between the input terminal of the input matching circuit and ground. A resistor, a plurality of resistors respectively connected between the source terminals of the plurality of single-gate FETs and ground,
A plurality of output matching circuits each independently connected to the drain terminal of each of the single gate FETs and having a power supply voltage input terminal, and the control means is connected to a power supply voltage input terminal of the plurality of output matching circuits. A receiver, comprising: a bias voltage generation circuit connected thereto for controlling and supplying a bias voltage according to a frequency band switching signal.
信機において、上記複数の低雑音増幅器を、複数のシン
グルゲートＦＥＴと、上記１系統のアンテナに接続され
た入力端子と上記シングルゲートＦＥＴと同数の複数の
出力端子を持ち、その出力端子がそれぞれ各シングルゲ
ートＦＥＴのゲート端子に独立に接続される入力整合回
路と、上記各シングルゲートＦＥＴのドレイン端子にそ
れぞれ独立に接続され、かつ電源電圧入力端子を有する
複数の出力整合回路と、上記複数のシングルゲートＦＥ
Ｔのそれぞれのゲート端子に接続された複数の抵抗と、
上記複数の出力整合回路の電源電圧入力端子に接続され
て電源電圧を常時供給する電源電圧発生回路で構成する
と共に、上記制御手段を、上記各シングルゲートＦＥＴ
のゲート端子に接続された抵抗を介してシングルゲート
ＦＥＴの動作を制御する周波数帯切替信号を出力する制
御回路で構成したことを特徴とする受信機。5. The receiver according to claim 1, wherein the plurality of low-noise amplifiers include a plurality of single-gate FETs, an input terminal connected to the one-system antenna, and the single gate. An input matching circuit having a plurality of output terminals of the same number as the FETs, the output terminals of which are independently connected to the gate terminals of the single-gate FETs, and the output terminals being independently connected to the drain terminals of the single-gate FETs, respectively; and A plurality of output matching circuits having a power supply voltage input terminal, and the plurality of single gate FEs
A plurality of resistors connected to each gate terminal of T;
A power supply voltage generation circuit connected to a power supply voltage input terminal of the plurality of output matching circuits and constantly supplying a power supply voltage, and the control means includes
And a control circuit for outputting a frequency band switching signal for controlling the operation of the single-gate FET via a resistor connected to the gate terminal of the receiver.
信機において、上記複数の低雑音増幅器を、複数のデュ
アルゲートＦＥＴと、上記１系統のアンテナに接続され
た入力端子と上記デュアルゲートＦＥＴと同数の複数の
出力端子を持ち、その出力端子がそれぞれ各デュアルゲ
ートＦＥＴの第１ゲート端子に独立に接続される入力整
合回路と、上記各入力整合回路の入力端子と接地との間
に接続された抵抗と、上記各デュアルゲートＦＥＴのド
レイン端子にそれぞれ独立に接続され、かつ電源電圧入
力端子を有する複数の出力整合回路と、上記各デュアル
ゲートＦＥＴのそれぞれの第２ゲート端子に接続された
抵抗と、上記複数の出力整合回路の電源電圧入力端子に
接続されて電源電圧を常時供給する電源電圧発生回路で
構成すると共に、上記制御手段を、上記各デュアルゲー
トＦＥＴの第２ゲート端子に接続された抵抗を介してデ
ュアルゲートＦＥＴの動作を制御する周波数帯切替信号
を出力する制御回路で構成したことを特徴とする受信
機。6. The receiver according to claim 1, wherein the plurality of low-noise amplifiers include a plurality of dual-gate FETs, an input terminal connected to the one-system antenna, and the dual-gate FET. An input matching circuit having the same number of output terminals as the FETs, the output terminals of which are independently connected to the first gate terminal of each dual-gate FET, and an input terminal of each of the input matching circuits and ground. A plurality of output matching circuits each independently connected to the connected resistor, the drain terminal of each of the dual gate FETs, and having a power supply voltage input terminal; and connected to the second gate terminal of each of the dual gate FETs. And a power supply voltage generating circuit connected to the power supply voltage input terminals of the plurality of output matching circuits and constantly supplying a power supply voltage. A receiver configured to output a frequency band switching signal for controlling an operation of the dual gate FET via a resistor connected to a second gate terminal of each of the dual gate FETs. .
信機において、上記アンテナと上記複数の低雑音増幅器
の間に別の低雑音増幅器を配置したことを特徴とする受
信機。7. The receiver according to claim 1, wherein another low-noise amplifier is arranged between the antenna and the plurality of low-noise amplifiers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15156198A JP3469088B2 (en) | 1998-06-01 | 1998-06-01 | Receiving machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15156198A JP3469088B2 (en) | 1998-06-01 | 1998-06-01 | Receiving machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11346169A true JPH11346169A (en) | 1999-12-14 |
| JP3469088B2 JP3469088B2 (en) | 2003-11-25 |
Family
ID=15521230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15156198A Expired - Fee Related JP3469088B2 (en) | 1998-06-01 | 1998-06-01 | Receiving machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3469088B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009027439A (en) * | 2007-07-19 | 2009-02-05 | Casio Comput Co Ltd | Radio wave receiver |
-
1998
- 1998-06-01 JP JP15156198A patent/JP3469088B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009027439A (en) * | 2007-07-19 | 2009-02-05 | Casio Comput Co Ltd | Radio wave receiver |
| US8068801B2 (en) | 2007-07-19 | 2011-11-29 | Casio Computer Co., Ltd. | Electric wave receiving apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3469088B2 (en) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170350B2 (en) | Gain adjusting and circuit arrangement | |
| US7231189B2 (en) | Transmit and/or receive channel communication system with switchably coupled multiple filtering components | |
| KR100298111B1 (en) | Multiband Mobile Unit Communication Device | |
| US5903854A (en) | High-frequency amplifier, transmitting device and receiving device | |
| EP0746118B1 (en) | Antenna switching circuit and wireless communication system | |
| JP6721472B2 (en) | Receiver circuit, wireless communication module, wireless communication device | |
| JPH1075195A (en) | Transmission-reception-changeover switch by semiconductor | |
| KR100432801B1 (en) | Receiving mixer circuit for mobile radio transceiver designed to operate with multiple modulation modes and multiple frequency bands | |
| KR19990030127A (en) | Microwave Mixing Circuit and Downconverter | |
| US6798294B2 (en) | Amplifier with multiple inputs | |
| WO2020129882A1 (en) | Front end module and communication device | |
| JPH11346169A (en) | Receiver | |
| JPH0955681A (en) | Time division duplex transmitter-receiver | |
| JP2007027881A (en) | Transmission circuit and transmission method | |
| JPH06216803A (en) | Radio equipment | |
| JPH08148953A (en) | Amplifier and communication equipment | |
| JP3404988B2 (en) | Time division multiplexed signal communication device | |
| JP3291462B2 (en) | Radio receiver | |
| JP2008072475A (en) | Antenna-switching circuit | |
| JP2007311994A (en) | Transmitting/receiving device and transmitting/receiving method | |
| JP3713227B2 (en) | Space diversity equipment | |
| JPH11313002A (en) | Antenna switching circuit | |
| JPH0758659A (en) | Radio transmitter-receiver | |
| JPH11234161A (en) | Switching circuit | |
| JPS63200622A (en) | Microwave transmitter-receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090905 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090905 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100905 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110905 |
|
| LAPS | Cancellation because of no payment of annual fees |