JPH11345174A - Semiconductor disk device and method for preparing logical and physical address translation table - Google Patents
Semiconductor disk device and method for preparing logical and physical address translation tableInfo
- Publication number
- JPH11345174A JPH11345174A JP910899A JP910899A JPH11345174A JP H11345174 A JPH11345174 A JP H11345174A JP 910899 A JP910899 A JP 910899A JP 910899 A JP910899 A JP 910899A JP H11345174 A JPH11345174 A JP H11345174A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- address
- memory
- logical
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、フラッシュメモリ
等の初期的な欠陥を所定の割合で許容する不揮発性メモ
リを使用した、情報処理機器等からなるホスト装置に接
続され記録媒体として使用される半導体ディスク装置及
びその論理／物理アドレス変換テーブル作成方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used as a recording medium by being connected to a host device such as an information processing device or the like using a nonvolatile memory such as a flash memory which allows initial defects at a predetermined rate. The present invention relates to a semiconductor disk device and a method for creating a logical / physical address conversion table thereof.
【０００２】[0002]
【従来の技術】現在、電気的に消去及び書き込みが可能
な不揮発性メモリとしてフラッシュメモリが一般的に知
られている。フラッシュメモリにおける消去動作は、一
般的に複数のメモリセルに対する一括消去方式で行われ
ているが、近年、セクタ単位での消去、書き込み及び読
み出し動作が可能なフラッシュメモリが製品化され、磁
気ディスク装置と同じインタフェースを有する半導体デ
ィスク装置への採用が進んでいる。このような半導体デ
ィスク装置においては、メディアの欠陥管理が可能な制
御回路が設けられており、高集積化の進むフラッシュメ
モリの製造歩留まりを向上させる目的から、初期的な欠
陥をある割合で許容したメモリデバイス（ＭＧＭ：Most
ly Good Memory）が製品化されている。2. Description of the Related Art At present, flash memories are generally known as electrically erasable and writable nonvolatile memories. The erasing operation in a flash memory is generally performed by a batch erasing method for a plurality of memory cells. In recent years, a flash memory capable of performing erasing, writing, and reading operations in sector units has been commercialized, and a magnetic disk drive It has been adopted in semiconductor disk devices having the same interface as the above. In such a semiconductor disk device, a control circuit capable of managing defects in the media is provided, and in order to improve the manufacturing yield of flash memories with high integration, initial defects are allowed at a certain rate. Memory device (MGM: Most
ly Good Memory) has been commercialized.
【０００３】このような初期欠陥を有するフラッシュメ
モリでは、消去単位であるセクタ又はブロックごとに、
該セクタ又はブロックが良品であることを示す良品コー
ドが書き込まれて出荷されている。例えば、セクタ単位
での消去及び書き込みが可能な６４ＭｂのＡＮＤ型フラ
ッシュメモリにおいては、各セクタは５１２Ｂのデータ
領域及び１６Ｂの管理領域からなる５２８Ｂで構成され
ている。In a flash memory having such an initial defect, each sector or block as an erase unit is
A good code indicating that the sector or the block is good is written before shipment. For example, in a 64 Mb AND type flash memory capable of erasing and writing in sector units, each sector is composed of 528B including a 512B data area and a 16B management area.
【０００４】図６は、従来の６４ＭｂのＡＮＤ型フラッ
シュメモリにおける各セクタの状態と管理領域に書き込
まれる良品コードを示した図である。図６において、６
４Ｍｂのフラッシュメモリは、１セクタを５２８Ｂとし
た場合、１６３８４のセクタを有する記憶容量を備える
と共に、８セクタを１ブロックとして２０４８のブロッ
クを有している。このような構成において、良品のセク
タの各管理領域にのみ例えば６Ｂの良品コードが書き込
まれ、図６では「ＡＢＣ」という良品コードが書き込ま
れている。FIG. 6 is a diagram showing the status of each sector and the non-defective code written in the management area in the conventional 64 Mb AND type flash memory. In FIG. 6, 6
The 4 Mb flash memory has a storage capacity of 16384 sectors when one sector is 528 B, and has 2048 blocks with eight sectors as one block. In such a configuration, for example, the non-defective code of 6B is written only in each management area of the non-defective sector, and the non-defective code of "ABC" is written in FIG.
【０００５】データ領域及び管理領域の２つの領域は、
それぞれ独立に読み出し又は書き込みを行うことが可能
であるが、データ消去は、セクタ一括、又はブロック一
括でしか行うことができない。また、データの読み出し
はセクタ単位で行われるため、その頭出しに数μsecの
ファーストアクセス時間が必要であるが、その後は、１
セクタ分のデータを数十ｎsecサイクルのクロックを与
えるだけでシーケンシャルにデータを読み出すことがで
きる。[0005] Two areas, a data area and a management area, are:
Although reading or writing can be performed independently of each other, data erasing can be performed only on a sector or block basis. Also, since data is read in units of a sector, a fast access time of several μsec is required for cueing the data.
Data can be read out sequentially only by applying a clock of several tens of nsec cycles to data for a sector.
【０００６】[0006]
【発明が解決しようとする課題】しかし、このような構
成のフラッシュメモリを使用する場合、各セクタへアク
セスするごとに良品コードの確認が必要であり、データ
消去の際には良品コードも同時に消去されるため、デー
タ消去前の良品コードの退避及びデータ消去後の良品コ
ードの書き込み動作が必要である。このような、アクセ
スごとの良品コードの確認動作及びデータ消去ごとの良
品コードの保存動作は、このようなメモリを使用した半
導体ディスク装置のパフォーマンスを低下させるという
問題があった。However, when a flash memory having such a configuration is used, it is necessary to confirm a good code every time each sector is accessed, and when erasing data, the good code is erased at the same time. Therefore, it is necessary to save the non-defective code before data erasure and write the non-defective code after data erasure. Such an operation of checking a good code for each access and a saving operation of a good code for each data erase have a problem that the performance of a semiconductor disk device using such a memory is reduced.
【０００７】そこで、ホスト装置により指定される論理
セクタアドレスを、使用可能な良品の物理セクタアドレ
スに対応させた論理／物理アドレス変換テーブルを作成
し、ホスト装置からアクセスされるごとに該論理／物理
アドレス変換テーブルを参照することによって、使用可
能な良品のセクタへのアクセスを高速に行うことができ
る。論理／物理アドレス変換テーブルの作成方法とし
て、例えば、論理セクタアドレス０に対応するフラッシ
ュメモリの物理セクタアドレスとして、物理セクタアド
レス０のセクタの管理領域を調べて使用可能であるか否
かのチェックを行い、使用可能であれば論理セクタアド
レス０に対応する物理セクタアドレスとして０を論理／
物理アドレス変換テーブルに書き込む。Therefore, a logical / physical address conversion table is created in which the logical sector address specified by the host device is associated with a usable good physical sector address. By referring to the address conversion table, it is possible to access a usable good sector at high speed. As a method of creating the logical / physical address conversion table, for example, as a physical sector address of the flash memory corresponding to the logical sector address 0, the management area of the sector of the physical sector address 0 is checked to check whether or not it can be used. If it can be used, 0 is set as a logical / physical sector address corresponding to logical sector address 0.
Write to the physical address translation table.
【０００８】物理セクタアドレス０が使用不可能であれ
ば、物理セクタアドレス値をインクリメントして、物理
セクタアドレス１のセクタが使用可能か否かのチェック
を行う。このようにして、フラッシュメモリの全セクタ
アドレスに対応する物理セクタアドレス値を求め、論理
セクタアドレスの順にテーブルに格納して論理／物理ア
ドレス変換テーブルを作成する。しかし、このように論
理／物理アドレス変換テーブルを作成する際、全セクタ
の良品コードを読み出す必要があり、大容量の半導体デ
ィスク装置においては、論理／物理アドレス変換テーブ
ルの作成にかなりの時間が必要であった。If the physical sector address 0 cannot be used, the physical sector address value is incremented to check whether the sector of the physical sector address 1 is usable. In this way, the physical sector address values corresponding to all the sector addresses of the flash memory are obtained, and stored in the table in the order of the logical sector addresses to create a logical / physical address conversion table. However, when creating a logical / physical address conversion table in this way, it is necessary to read good codes of all sectors, and in a large-capacity semiconductor disk device, considerable time is required to create the logical / physical address conversion table. Met.
【０００９】本発明は、上記のような問題を解決するた
めになされたものであり、フラッシュメモリ等の不揮発
性メモリにおけるＭＧＭを使用すると共に、良品のセク
タ又はブロックへのアクセスを高速に行うことができ、
論理／物理アドレス変換テーブル作成時間の短縮を図る
ことができる半導体ディスク装置及びその論理／物理ア
ドレス変換テーブル作成方法を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and uses an MGM in a nonvolatile memory such as a flash memory and performs high-speed access to a good sector or block. Can be
It is an object of the present invention to provide a semiconductor disk device capable of shortening the time for creating a logical / physical address conversion table and a method for creating the logical / physical address conversion table.
【００１０】なお、本発明と目的及び構成が異なるが、
特開昭６３−５９６１８号公報で、セクタ管理テーブル
を設けて各セクタの欠陥の有無に対応して「０」又は
「１」を記録する半導体ＲＡＭが開示されており、特開
平９−２１２４１１号公報では、空き状態のブロックの
アドレス情報を格納する揮発性メモリを設けたフラッシ
ュ・ディスク・カードが開示されている。これらは、ア
ドレス情報やセクタの欠陥情報を揮発性メモリに格納す
るものである。Although the object and the configuration are different from those of the present invention,
Japanese Patent Application Laid-Open No. 63-59618 discloses a semiconductor RAM in which a sector management table is provided and "0" or "1" is recorded according to the presence or absence of a defect in each sector. The gazette discloses a flash disk card provided with a volatile memory for storing address information of an empty block. These are for storing address information and sector defect information in a volatile memory.
【００１１】[0011]
【課題を解決するための手段】この発明に係る半導体デ
ィスク装置は、初期的な欠陥を所定の割合で許容したメ
モリデバイスであるＭＧＭを使用した、情報処理機器等
からなるホスト装置に使用される半導体ディスク装置に
おいて、ホスト装置とのインタフェースを行うインタフ
ェース部と、電気的にデータの消去及び書き込みを行う
ＭＧＭの不揮発性メモリで構成されたメモリ部と、イン
タフェース部を介してホスト装置とのデータの入出力を
行うと共に、ホスト装置からの論理セクタアドレスのメ
モリ部に対する物理セクタアドレスへの変換やメモリ管
理を行うコントロール部とを備え、メモリ部は、少なく
とも１つの所定のセクタにあらかじめ欠陥セクタアドレ
ス情報が格納され、コントロール部は、メモリ部に格納
された欠陥セクタアドレス情報から論理／物理アドレス
変換テーブルを作成するものである。SUMMARY OF THE INVENTION A semiconductor disk device according to the present invention is used for a host device including an information processing device or the like using an MGM which is a memory device that allows initial defects at a predetermined rate. In a semiconductor disk device, an interface unit for interfacing with a host device, a memory unit composed of a non-volatile memory of an MGM for electrically erasing and writing data, and data transfer between the host device via the interface unit A control unit that performs input / output and converts a logical sector address from the host device to a physical sector address for the memory unit and performs memory management. The memory unit stores defective sector address information in advance in at least one predetermined sector. Is stored, and the control unit detects the defective sector stored in the memory unit. It is to create a logical / physical address conversion table from the address information.
【００１２】また、この発明に係る半導体ディスク装置
は、請求項１において、メモリ部は、欠陥セクタアドレ
ス情報が格納されたセクタの所定の領域に、欠陥セクタ
アドレス情報が格納されているセクタであることを示す
管理コードが書き込まれ、コントロール部は、該管理コ
ードが書き込まれたセクタから欠陥セクタアドレス情報
を読み出すものである。Further, in the semiconductor disk device according to the present invention, in claim 1, the memory section is a sector in which defective sector address information is stored in a predetermined area of a sector in which defective sector address information is stored. The control unit reads defective sector address information from the sector in which the management code is written.
【００１３】また、この発明に係る半導体ディスク装置
は、請求項１又は請求項２のいずれかにおいて、メモリ
部は、先頭アドレス又は最終アドレスのいずれかのブロ
ックに欠陥セクタアドレス情報が格納されるものであ
る。[0013] In the semiconductor disk device according to the present invention, in the memory device according to any one of the first and second aspects, the memory section may store defective sector address information in a block of either a start address or an end address. It is.
【００１４】また、この発明に係る半導体ディスク装置
は、請求項１又は請求項２のいずれかにおいて、メモリ
部は、使用可能な先頭アドレス又は最終アドレスのいず
れかのブロックに欠陥セクタアドレス情報が格納される
ものである。Further, in the semiconductor disk device according to the present invention, in any one of the first and second aspects, the memory section stores the defective sector address information in one of the usable start address and end address blocks. Is what is done.
【００１５】また、この発明に係る半導体ディスク装置
は、請求項１又は請求項２のいずれかにおいて、メモリ
部は、先頭アドレス又は最終アドレスのいずれかのセク
タから順に欠陥セクタアドレス情報が格納されるもので
ある。Further, in the semiconductor disk device according to the present invention, in any one of the first and second aspects, the memory section stores defective sector address information in order from the first address or the last address. Things.
【００１６】また、この発明に係る半導体ディスク装置
は、請求項１又は請求項２のいずれかにおいて、メモリ
部は、使用可能な先頭アドレス又は最終アドレスのいず
れかのセクタから順に欠陥セクタアドレス情報が格納さ
れるものである。Further, in the semiconductor disk device according to the present invention, in any one of the first and second aspects, the memory section stores the defective sector address information in order from the sector of the usable first address or the last address. What is stored.
【００１７】また、この発明に係る半導体ディスク装置
における論理／物理アドレス変換テーブル作成方法は、
情報処理機器等からなるホスト装置からのデータを格納
するメモリ部に、初期的な欠陥を所定の割合で許容した
メモリデバイスであるＭＧＭを使用した半導体ディスク
装置における論理／物理アドレス変換テーブル作成方法
において、メモリ部の少なくとも１つの所定のセクタ
に、欠陥セクタアドレス情報及び該欠陥セクタアドレス
情報が格納されていることを示す管理コードをあらかじ
め書き込み、該管理コードが書き込まれたセクタから、
欠陥セクタアドレス情報を読み出し、該読み出した欠陥
セクタアドレス情報から論理／物理アドレス変換テーブ
ルを作成する。Further, a method for creating a logical / physical address conversion table in a semiconductor disk device according to the present invention
In a method for creating a logical / physical address conversion table in a semiconductor disk device using an MGM which is a memory device that allows initial defects at a predetermined rate in a memory unit for storing data from a host device including an information processing device or the like. In the memory unit, defective sector address information and a management code indicating that the defective sector address information is stored are written in advance in at least one predetermined sector of the memory unit.
The defective sector address information is read, and a logical / physical address conversion table is created from the read defective sector address information.
【００１８】また、この発明に係る半導体ディスク装置
における論理／物理アドレス変換テーブル作成方法は、
請求項７において、具体的には、所定のセクタは、メモ
リ部の先頭アドレス又は最終アドレスのいずれかのブロ
ックのセクタである。Further, a method for creating a logical / physical address conversion table in a semiconductor disk device according to the present invention
In claim 7, specifically, the predetermined sector is a sector of a block at either the start address or the end address of the memory unit.
【００１９】また、この発明に係る半導体ディスク装置
における論理／物理アドレス変換テーブル作成方法は、
請求項７において、具体的には、所定のセクタは、メモ
リ部の使用可能な先頭アドレス又は最終アドレスのいず
れかのブロックのセクタである。Further, a method for creating a logical / physical address conversion table in a semiconductor disk device according to the present invention
In claim 7, specifically, the predetermined sector is a sector of a block of either a usable start address or an end address of the memory unit.
【００２０】また、この発明に係る半導体ディスク装置
における論理／物理アドレス変換テーブル作成方法は、
請求項７において、具体的には、メモリ部の先頭アドレ
ス又は最終アドレスのいずれかのセクタから順に欠陥セ
クタアドレス情報を格納する。Further, a method of creating a logical / physical address conversion table in a semiconductor disk device according to the present invention
Specifically, the defective sector address information is stored in order from the first address sector or the last address sector of the memory unit.
【００２１】また、この発明に係る半導体ディスク装置
における論理／物理アドレス変換テーブル作成方法は、
請求項７において、具体的には、メモリ部の使用可能な
先頭アドレス又は最終アドレスのいずれかのセクタから
順に欠陥セクタアドレス情報を格納する。Further, a method for creating a logical / physical address conversion table in a semiconductor disk device according to the present invention
Specifically, the defective sector address information is stored in order from the first sector or the last address of the usable memory section of the memory section.
【００２２】[0022]
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
半導体ディスク装置の例を示した概略のブロック図であ
る。なお、図１では、６４ＭｂのＡＮＤ型フラッシュメ
モリを使用するＡＴＡ（AT Atachement）規格に準拠し
たＰＣカードを例にして示している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described in detail based on an embodiment shown in the drawings. Embodiment 1 FIG. FIG. 1 is a schematic block diagram showing an example of a semiconductor disk device according to Embodiment 1 of the present invention. FIG. 1 shows an example of a PC card conforming to the ATA (AT Atachement) standard using a 64 Mb AND type flash memory.
【００２３】図１において、ＰＣカード１は、情報処理
機器等からなるホスト装置２との接続を行うコネクタ３
と、ＡＮＤ型フラッシュメモリで構成する少なくとも１
つのＩＣメモリで形成されたメモリ部４と、該メモリ部
４の制御を行うと共に論理アドレス−物理アドレスの変
換を行い、メモリ部４の一部不良に対する制御等を行う
ＡＴＡカード制御部５とで構成されている。メモリ部４
には、初期的な欠陥をある割合で許容したメモリデバイ
ス（ＭＧＭ：Mostly Good Memory）が使用されている。In FIG. 1, a PC card 1 has a connector 3 for connecting to a host device 2 comprising information processing equipment and the like.
And at least one of AND-type flash memories
A memory unit 4 formed of two IC memories and an ATA card control unit 5 that controls the memory unit 4, performs a logical address-physical address conversion, and controls a partial failure of the memory unit 4. It is configured. Memory part 4
Uses a memory device (MGM: Mostly Good Memory) that allows an initial defect at a certain rate.
【００２４】ＡＴＡカード制御部５は、インタフェース
回路６と、バス制御回路７と、内部制御用ＣＰＵ８と、
ＣＰＵ用メモリ９と、データ入出力用のセクタバッファ
１０と、ＥＣＣ回路１１と、フラッシュメモリ制御回路
１２とで構成されており、１つのＩＣに集積することが
可能である。インタフェース回路６はコネクタ３を介し
てホスト装置２に接続されると共にバス制御回路７に接
続されている。バス制御回路７は、内部制御用ＣＰＵ
８、セクタバッファ１０、ＥＣＣ回路１１及びフラッシ
ュメモリ制御回路１２にそれぞれ接続され、内部制御用
ＣＰＵ８は、ＣＰＵ用メモリ９に接続されている。The ATA card control unit 5 includes an interface circuit 6, a bus control circuit 7, an internal control CPU 8,
It comprises a CPU memory 9, a data input / output sector buffer 10, an ECC circuit 11, and a flash memory control circuit 12, and can be integrated into one IC. The interface circuit 6 is connected to the host device 2 via the connector 3 and to the bus control circuit 7. The bus control circuit 7 includes an internal control CPU
8, a sector buffer 10, an ECC circuit 11, and a flash memory control circuit 12, and the internal control CPU 8 is connected to a CPU memory 9.
【００２５】ＰＣカード１がホスト装置２に接続される
と、ホスト装置２は、コネクタ３を介してインタフェー
ス回路６に接続される。なお、コネクタ３及びインタフ
ェース回路６はインタフェース部をなし、バス制御回路
７、内部制御用ＣＰＵ８、ＣＰＵ用メモリ９、セクタバ
ッファ１０、ＥＣＣ回路１１及びフラッシュメモリ制御
回路１２はコントロール部をなす。When the PC card 1 is connected to the host device 2, the host device 2 is connected to the interface circuit 6 via the connector 3. The connector 3 and the interface circuit 6 constitute an interface unit, and the bus control circuit 7, the internal control CPU 8, the CPU memory 9, the sector buffer 10, the ECC circuit 11, and the flash memory control circuit 12 constitute a control unit.
【００２６】インタフェース回路６は、ホスト装置２と
データの入出力を行い、バス制御回路７は、内部バスの
切り換え制御を行って、インタフェース回路６と、内部
制御用ＣＰＵ８、セクタバッファ１０、ＥＣＣ回路１１
及びフラッシュメモリ制御回路１２との接続制御を行
う。内部制御用ＣＰＵ８は、ＰＣカード１内の信号制御
を行ってＰＣカード１の動作を管理し、ＣＰＵ用メモリ
９は、内部制御用ＣＰＵ８の命令コード及びホスト装置
２により指定される論理セクタアドレスをメモリ部４に
おけるフラッシュメモリの使用可能な物理セクタアドレ
スに変換する論理／物理アドレス変換テーブルが格納さ
れる。The interface circuit 6 inputs and outputs data to and from the host device 2, and the bus control circuit 7 controls switching of the internal bus, and the interface circuit 6, the internal control CPU 8, the sector buffer 10, the ECC circuit 11
And control connection with the flash memory control circuit 12. The internal control CPU 8 controls the operation of the PC card 1 by performing signal control in the PC card 1, and the CPU memory 9 stores the instruction code of the internal control CPU 8 and the logical sector address specified by the host device 2. A logical / physical address conversion table for converting to a usable physical sector address of the flash memory in the memory unit 4 is stored.
【００２７】ＥＣＣ回路１１は、ホスト装置２から入力
されメモリ部４に格納するデータに、誤り訂正符号（以
下、ＥＣＣと呼ぶ）を付加してメモリ部４に格納し、メ
モリ部４から読み出されたデータに付加されているＥＣ
Ｃを用いて誤り訂正処理を行った後、該処理を行ったデ
ータをバス制御回路７、インタフェース回路６及びコネ
クタ３を介してホスト装置２に出力する。フラッシュメ
モリ制御回路１２は、内部制御用ＣＰＵ８からのメモリ
部４に対する、読み出し又は書き込みを指令するコマン
ドやアドレスデータ等に応じて、アウトプットイネーブ
ル信号及びチップセレクト信号等の制御信号をメモリ部
４に出力して、メモリ部４を制御する。例えば、内部制
御用ＣＰＵ８からセクタ番号が入力されるとフラッシュ
メモリ制御回路１２は、入力されたセクタ番号に対応す
るメモリ部４のアドレスデータを生成してメモリ部４に
出力する。The ECC circuit 11 adds an error correction code (hereinafter, referred to as ECC) to data input from the host device 2 and stored in the memory unit 4, stores the data in the memory unit 4, and reads out the data from the memory unit 4. EC added to the added data
After performing error correction processing using C, the processed data is output to the host device 2 via the bus control circuit 7, the interface circuit 6, and the connector 3. The flash memory control circuit 12 sends a control signal such as an output enable signal and a chip select signal to the memory unit 4 in response to a command for instructing reading or writing or address data from the internal control CPU 8 to the memory unit 4. Output to control the memory unit 4. For example, when a sector number is input from the internal control CPU 8, the flash memory control circuit 12 generates address data of the memory unit 4 corresponding to the input sector number and outputs it to the memory unit 4.
【００２８】データ書き込み時に、ホスト装置２から５
１２Ｂ単位で転送されるデータは、一端セクタバッファ
１０に格納され、該格納されたデータは、内部制御用Ｃ
ＰＵ８の指示に基づいてセクタバッファ１０からメモリ
部４に書き込まれる。また、データ読み出し時は、ホス
ト装置２が指定する論理セクタアドレスに対応する物理
セクタアドレスに格納されたデータをメモリ部４からセ
クタバッファ１０へ転送した後、該セクタバッファ１０
に格納されたデータは、ホスト装置２からのデータ読み
出し信号に同期してホスト装置２へ転送される。このよ
うに、セクタバッファ１０は、ホスト装置２とメモリ部
４との間におけるデータ転送において、一時的にデータ
を格納するために使用される。ＰＣカード１における動
作は、例えば電子工業振興協会が制定しているＰＣカー
ドスタンダード（PC Card Standard）に規定されてい
る。When writing data, the host device 2
Data transferred in units of 12B is once stored in the sector buffer 10, and the stored data is stored in the internal control C
The data is written from the sector buffer 10 to the memory unit 4 based on the instruction from the PU 8. At the time of data reading, the data stored in the physical sector address corresponding to the logical sector address specified by the host device 2 is transferred from the memory unit 4 to the sector buffer 10 and then read from the sector buffer 10.
Is transferred to the host device 2 in synchronization with a data read signal from the host device 2. As described above, the sector buffer 10 is used for temporarily storing data in data transfer between the host device 2 and the memory unit 4. The operation of the PC card 1 is specified in, for example, a PC Card Standard established by the Electronic Industry Promotion Association.
【００２９】また、メモリ部４は、６４ＭｂのＡＮＤ型
フラッシュメモリで形成されており、メモリ部４の各セ
クタは、５１２Ｂのデータ領域及び１６Ｂの管理領域か
らなる５２８Ｂで構成されている。１つの６４ＭｂＡＮ
Ｄ型フラッシュメモリは、１６３８４のセクタを有する
と共に、８セクタを１ブロックとして２０４８のブロッ
クを有している。なお、上記６４ＭｂのＡＮＤ型フラッ
シュメモリにおいて、５１２Ｂの論理セクタを１６３８
４設けることができることから６４Ｍｂと通常呼んでい
るが、実際は、５２８Ｂのセクタを１６３８４設けるこ
とができるだけの記憶容量を備えている。The memory section 4 is formed of a 64 Mb AND type flash memory, and each sector of the memory section 4 is composed of 528B including a 512B data area and a 16B management area. One 64MbAN
The D-type flash memory has 16384 sectors, and has 848 sectors as one block and 2048 blocks. In the above 64 Mb AND type flash memory, 512B logical sectors are allocated to 1638 bytes.
Although it is usually called 64 Mb because four can be provided, in actuality, it has enough storage capacity to provide 16384 528 B sectors.
【００３０】このような構成において、メモリ部４のフ
ラッシュメモリにはＭＧＭが使用されており、１６３８
４セクタの２％までのセクタ欠陥が許容されている。メ
モリ部４に使用されるフラッシュメモリでは、消去単位
であるセクタごとに、該セクタが良品であることを示す
良品コードが１６Ｂの管理領域に書き込まれて出荷され
ている。In such a configuration, the flash memory of the memory unit 4 uses MGM, and 1638
Sector defects of up to 2% of 4 sectors are allowed. In the flash memory used for the memory unit 4, a non-defective code indicating that the sector is non-defective is written in a 16B management area for each sector which is an erasing unit before shipment.
【００３１】図２は、メモリ部４における各セクタの状
態と管理領域に書き込まれる良品コードの例を示した図
である。図２において、使用可能なセクタの管理領域に
は、該セクタが良品であることを示すコード「ＡＢＣ」
が、出荷前のフラッシュメモリデバイスのテスト工程で
テスト装置によって書き込まれている。また、最終物理
ブロックであるブロック２０４７には、メモリデバイス
内の全不良セクタアドレスを列挙した、欠陥セクタアド
レスを格納したセクタが配置されている。更に、該セク
タの管理領域には、セクタが良品であると共に欠陥セク
タアドレス格納セクタであることを示すコード「ＸＹ
Ｚ」が書き込まれている。FIG. 2 is a diagram showing the state of each sector in the memory section 4 and an example of a good code written in the management area. In FIG. 2, a code "ABC" indicating that the sector is a non-defective item is provided in a management area of an available sector.
Are written by a test apparatus in a test process of a flash memory device before shipment. Further, in the block 2047 which is the last physical block, sectors storing defective sector addresses listing all defective sector addresses in the memory device are arranged. Further, in the management area of the sector, a code “XY” indicating that the sector is good and is a defective sector address storage sector.
Z "is written.
【００３２】このような、欠陥セクタアドレス情報及び
コード「ＸＹＺ」は、出荷前のメモリデバイスのテスト
工程で、全良品セクタに対するそれぞれの良品コード
「ＡＢＣ」と共にテスト装置によって書き込まれてい
る。メモリ部４に使用されるフラッシュメモリは６４Ｍ
ｂであることから、総物理セクタ数は１６３８４セクタ
であり、２Ｂデータですべてのセクタアドレスを示すこ
とができる。従って、図３で示すように、欠陥セクタア
ドレス格納セクタにおける５１２Ｂのデータ領域には、
最大で２５６個の欠陥セクタアドレスを格納することが
できる。The defective sector address information and the code "XYZ" are written together with the good codes "ABC" for all the good sectors by a test apparatus in the memory device test process before shipment. The flash memory used for the memory unit 4 is 64M
b, the total number of physical sectors is 16384 sectors, and all sector addresses can be indicated by 2B data. Therefore, as shown in FIG. 3, the 512B data area in the defective sector address storage sector has
Up to 256 defective sector addresses can be stored.
【００３３】メモリ部４に使用されているフラッシュメ
モリは、２％までのセクタ欠陥が許容され、最大で３２
８セクタの初期欠陥セクタが許容されているため、欠陥
セクタアドレス格納セクタは２つあればよい。なお、図
２では、セクタ０からセクタ１６３７５の通常セクタに
おけるブロック消去による欠陥セクタアドレス情報の誤
消去を防止するため、更に、フィールドで後天的に発生
した欠陥セクタアドレスも追加して格納することができ
るようにするため、最終物理ブロックの全セクタを欠陥
セクタアドレス格納セクタに割り当てている。The flash memory used in the memory unit 4 allows a sector defect of up to 2% and has a maximum of 32%.
Since eight initial defective sectors are allowed, it is sufficient that there are two defective sector address storage sectors. In FIG. 2, in order to prevent erroneous erasure of defective sector address information due to block erasure in normal sectors from sector 0 to sector 16375, it is also possible to additionally store a defective sector address that has been acquired in the field. To be able to do so, all sectors of the last physical block are allocated to defective sector address storage sectors.
【００３４】次に、ＰＣカード１の製造時における論理
／物理アドレス変換テーブルの作成動作について説明す
る。ＣＰＵ用メモリ９は、データ書き込み及びデータ消
去が電気的に行うことができない不揮発性メモリと揮発
性メモリとを備えている。組み立て直後のＰＣカード１
に電源が供給されて所定の初期リセット動作後、アドレ
ス変換テーブル作成コマンドに応じて、内部制御用ＣＰ
Ｕ８は、メモリ部４における欠陥セクタアドレス格納セ
クタに格納されているすべての欠陥セクタアドレス値を
読み出して、ＣＰＵ用メモリ９の揮発性メモリに格納す
る。更に、内部制御用ＣＰＵ８は、ＣＰＵ用メモリ９の
揮発性メモリに格納した欠陥セクタアドレスを用いて、
ＣＰＵ用メモリ９の揮発性メモリに論理／物理アドレス
変換テーブルを作成してメモリ部４の既定のアドレスに
格納する動作を行う。Next, the operation of creating the logical / physical address conversion table when the PC card 1 is manufactured will be described. The CPU memory 9 includes a nonvolatile memory and a volatile memory in which data writing and data erasing cannot be performed electrically. PC card 1 immediately after assembly
After the power is supplied to the internal control CP after a predetermined initial reset operation, the internal control CP
U8 reads all the defective sector address values stored in the defective sector address storage sector in the memory unit 4 and stores them in the volatile memory of the CPU memory 9. Further, the internal control CPU 8 uses the defective sector address stored in the volatile memory of the CPU memory 9 to
An operation of creating a logical / physical address conversion table in the volatile memory of the CPU memory 9 and storing it at a predetermined address of the memory unit 4 is performed.
【００３５】図４は、論理／物理アドレス変換テーブル
の例を示した図である。図４を用いて内部制御用ＣＰＵ
８による論理／物理アドレス変換テーブル作成動作につ
いて説明する。内部制御用ＣＰＵ８は、ＣＰＵ用メモリ
９の揮発性メモリに格納した欠陥セクタアドレスの内、
最小の欠陥セクタアドレス値Ａ1を得て、論理セクタア
ドレス値０から論理セクタアドレス値（Ａ1−１）ま
で、論理セクタアドレス値と物理セクタアドレス値とが
同じになるように論理／物理アドレス変換テーブルを作
成する。次に、ＣＰＵ用メモリ９の揮発性メモリに格納
した欠陥セクタアドレスの内、２番目に小さい欠陥セク
タアドレス値Ａ2を得て、論理セクタアドレス値Ａ1から
論理セクタアドレス値（Ａ2−２）まで、（物理セクタ
アドレス値）＝（論理セクタアドレス値＋１）となるよ
うに論理／物理アドレス変換テーブルを作成する。FIG. 4 is a diagram showing an example of the logical / physical address conversion table. Internal control CPU using FIG.
8 will be described. The internal control CPU 8 selects one of the defective sector addresses stored in the volatile memory of the CPU memory 9.
Obtaining minimum defective sector address value A 1, the logical sector address value 0 to the logical sector address value (A 1 -1), the logical / physical address as the logical sector address value and a physical sector address value are the same Create a translation table. Then, among the defective sector addresses stored in the volatile memory of the CPU memory 9, to obtain second-small defective sector address value A 2, the logical sector address value from the logical sector address value A 1 (A 2 -2 ), A logical / physical address conversion table is created so that (physical sector address value) = (logical sector address value + 1).
【００３６】更に、ＣＰＵ用メモリ９の揮発性メモリに
格納した欠陥セクタアドレスの内、３番目に小さい欠陥
セクタアドレス値Ａ3を得て、論理セクタアドレス値
（Ａ2−１）から論理セクタアドレス値（Ａ3−３）ま
で、（物理セクタアドレス値）＝（論理セクタアドレス
値＋２）となるように論理／物理アドレス変換テーブル
を作成する。同様にして、ＣＰＵ用メモリ９の揮発性メ
モリに格納されたすべての欠陥セクタアドレス値Ａ
n（ｎは自然数、Ａn≦１６３８４）に対して、論理セク
タアドレス値｛Ａn−(ｎ−１)｝から論理セクタアドレ
ス値｛Ａn+1−(ｎ＋１)｝まで、（物理セクタアドレス
値）＝（論理セクタアドレス値＋ｎ）となるように論理
／物理アドレス変換テーブルを作成する。Furthermore, among the defective sector addresses stored in the volatile memory of the CPU memory 9, to obtain a small defective sector address value A 3 to the third logical sector address from the logical sector address value (A 2 -1) A logical / physical address conversion table is created so that (physical sector address value) = (logical sector address value + 2) up to the value (A 3 -3). Similarly, all the defective sector address values A stored in the volatile memory of the CPU memory 9 are stored.
n (n is a natural number, An ≦ 16384), from the logical sector address value {A n − (n−1)} to the logical sector address value {A n + 1 − (n + 1)} (the physical sector address A logical / physical address conversion table is created so that (value) = (logical sector address value + n).
【００３７】このようにして、内部制御用ＣＰＵ８は、
カードの全論理セクタアドレスに対応する物理セクタア
ドレス値を求め、論理セクタアドレスの順にテーブルに
格納して論理／物理アドレス変換テーブルをＣＰＵ用メ
モリ９の揮発性メモリ内に作成する。その後、内部制御
用ＣＰＵ８は、ＣＰＵ用メモリ９上のアドレス変換テー
ブルを、メモリ部４の既定の領域へ転送する。このこと
から、これ以降は、ＰＣカード１のパワーオンリセット
動作ごとに、メモリ部４のアドレス変換テーブルを、Ｃ
ＰＵ用メモリ９の揮発性メモリ内へロードすることによ
り、アドレス変換テーブルを参照してのアクセスが可能
となる。As described above, the internal control CPU 8
Physical sector address values corresponding to all the logical sector addresses of the card are obtained and stored in a table in the order of the logical sector addresses, and a logical / physical address conversion table is created in the volatile memory of the CPU memory 9. Thereafter, the internal control CPU 8 transfers the address conversion table on the CPU memory 9 to a predetermined area of the memory unit 4. From this, after this, the address conversion table of the memory unit 4 is stored in the C every time the power-on reset operation of the PC card 1 is performed.
Loading into the volatile memory of the PU memory 9 enables access by referring to the address conversion table.
【００３８】図５は、内部制御用ＣＰＵ８による論理／
物理アドレス変換テーブル作成の動作例を示したフロー
チャートであり、図５を用いて、内部制御用ＣＰＵ８に
よる論理／物理アドレス変換テーブルの作成動作につい
てもう少し詳細に説明する。なお、図５では、メモリ部
４における１６３８４セクタのフラッシュメモリの内、
１５３６０セクタのフラッシュメモリに対する論理／物
理アドレス変換テーブルを作成する場合を例にして説明
する。この際、論理／物理アドレス変換テーブルにセク
タアドレス値が書き込まれなかった物理セクタは、代替
セクタ用の予備のセクタとなる。また、各フローで行わ
れる処理は、特に明記しない限り内部制御用ＣＰＵ８で
行われるものである。FIG. 5 shows the logic / logic of the internal control CPU 8.
FIG. 6 is a flowchart showing an operation example of creating a physical address conversion table, and the operation of creating a logical / physical address conversion table by the internal control CPU 8 will be described in more detail with reference to FIG. In FIG. 5, of the 16384 sector flash memory in the memory unit 4,
An example will be described in which a logical / physical address conversion table for a flash memory of 15360 sectors is created. At this time, a physical sector for which a sector address value has not been written in the logical / physical address conversion table becomes a spare sector for a substitute sector. The processing performed in each flow is performed by the internal control CPU 8 unless otherwise specified.
【００３９】図５において、最初にステップＳ１で、メ
モリ部４のすべての欠陥セクタアドレス格納セクタから
欠陥セクタアドレスを読み出してＣＰＵ用メモリ９の揮
発性メモリへ転送する。次に、ステップＳ２で、ＣＰＵ
用メモリ９の揮発性メモリに転送した欠陥セクタアドレ
ス値Ａnの内、ｎ＝１である最小の欠陥セクタアドレス
値を検索し、ステップＳ３で、最小の欠陥セクタアドレ
ス値Ａ1を得た後、ステップＳ４に進む。ステップＳ４
で、論理セクタアドレス値０から論理セクタアドレス値
（Ａ1−１）まで、論理セクタアドレス値と物理セクタ
アドレス値とが同じになるように論理／物理アドレス変
換テーブルを作成して、ステップＳ５に進む。In FIG. 5, first, in step S1, a defective sector address is read from all the defective sector address storage sectors of the memory section 4 and transferred to the volatile memory of the CPU memory 9. Next, in step S2, the CPU
Of defective sector address value A n that is transferred to the volatile memory use a memory 9, to find the smallest defective sector address value is n = 1, in step S3, after obtaining the minimum defective sector address value A 1 The process proceeds to step S4. Step S4
Then, a logical / physical address conversion table is created so that the logical sector address value and the physical sector address value are the same from the logical sector address value 0 to the logical sector address value (A 1 -1). move on.
【００４０】ステップＳ５で、ｎをインクリメントし、
ステップＳ６で、２番目に小さい欠陥セクタアドレス値
Ａ2があるか否かを調べ、欠陥セクタアドレス値Ａ2があ
る場合（ＹＥＳ）、ステップＳ３に戻り、ステップＳ３
で、２番目に小さい欠陥セクタアドレス値Ａ2を得た
後、ステップＳ４で、論理セクタアドレス値Ａ1から論
理セクタアドレス値（Ａ2−２）まで、（物理セクタア
ドレス値）＝（論理セクタアドレス値＋１）となるよう
に論理／物理アドレス変換テーブルを作成する。また、
ステップＳ６で、欠陥セクタアドレス値Ａ2がない場合
（ＮＯ）、ステップＳ７に進み、ステップＳ７で、論理
セクタアドレス値Ａ1から論理セクタアドレス値１５３
５９まで、（物理セクタアドレス値）＝（論理セクタア
ドレス値＋１）となるように論理／物理アドレス変換テ
ーブルを作成して、本フローは終了する。In step S5, n is incremented,
In step S6, checks whether the second has a smaller defective sector address value A 2, if there is a defective sector address value A 2 (YES), the process returns to step S3, step S3
In, after obtaining second-small defective sector address value A 2, at step S4, the logical sector address value A 1 to the logical sector address value (A 2 -2), (physical sector address value) = (logical sector A logical / physical address conversion table is created so that the address value becomes 1). Also,
In step S6, if there is no defective sector address value A 2 (NO), the process proceeds to step S7, in step S7, the logical sector address value from the logical sector address value A 1 153
Up to 59, a logical / physical address conversion table is created so that (physical sector address value) = (logical sector address value + 1), and this flow ends.
【００４１】ここで、メモリ部４の各物理セクタアドレ
スが使用可能かどうかのチェックは、該物理セクタアド
レスの管理領域を読み出して、良品コードが書き込まれ
ているか否かをチェックすればよい。しかし、セクタア
クセスのフラッシュメモリでは、セクタのデータ領域又
は管理領域に格納されているデータを読み出すためのア
クセス時間（以下、ファーストアクセス時間と呼ぶ）が
数マイクロ秒と大きく、従来のようにすべての論理セク
タアドレス空間に対応する物理セクタアドレス空間の各
セクタアドレスにおける管理領域のチェックを行うと、
メモリ部の記憶容量が大きいＰＣカードでは、論理／物
理アドレス変換テーブル作成にかなりの時間を要する。
例えば、６４ＭｂのＡＮＤ型フラッシュメモリのファー
ストアクセス時間を５μsecとすると、論理／物理アド
レス変換テーブル作成に必要なファーストアクセス時間
のみの合計で５(μsec)×１６３８４≒８２(ｍsec)とな
る。Here, whether or not each physical sector address of the memory section 4 can be used may be determined by reading the management area of the physical sector address and checking whether or not a non-defective code has been written. However, in a sector access flash memory, an access time (hereinafter, referred to as a first access time) for reading data stored in a data area or a management area of a sector is as long as several microseconds. When the management area at each sector address in the physical sector address space corresponding to the logical sector address space is checked,
In a PC card having a large storage capacity of the memory unit, it takes a considerable time to create a logical / physical address conversion table.
For example, assuming that the first access time of the 64 Mb AND type flash memory is 5 μsec, the total of only the first access time required to create the logical / physical address conversion table is 5 (μsec) × 16384 ≒ 82 (msec).
【００４２】一方、本実施の形態１では、内部制御用Ｃ
ＰＵ８は、あらかじめメモリ部４の欠陥セクタアドレス
格納セクタに格納されている欠陥セクタアドレス情報を
読み出して、ＣＰＵ用メモリ９の揮発性メモリに格納す
る。ＣＰＵ用メモリ９の揮発性メモリのアクセス時間
は、通常数十ｎsecから数百ｎsecと高速である。このこ
とから、内部制御用ＣＰＵ８は、各論理セクタアドレス
に対応する使用可能な物理セクタアドレス値を、ＣＰＵ
用メモリ９の揮発性メモリ内に格納した欠陥セクタアド
レス情報を参照しながら決定することにより、論理／物
理アドレス変換テーブルを高速に作成することができ
る。On the other hand, in the first embodiment, the internal control C
The PU 8 reads out the defective sector address information stored in advance in the defective sector address storage sector of the memory unit 4 and stores it in the volatile memory of the CPU memory 9. The access time of the volatile memory of the CPU memory 9 is usually as fast as several tens nsec to several hundred nsec. From this, the internal control CPU 8 stores the available physical sector address value corresponding to each logical sector address in the CPU.
The logical / physical address conversion table can be created at a high speed by making the determination with reference to the defective sector address information stored in the volatile memory of the memory 9 for use.
【００４３】例えば、内部制御用ＣＰＵ８が、メモリ部
４から欠陥セクタアドレス情報を読み出すのに１００μ
sec要するとし、ＣＰＵ用メモリ９の揮発性メモリのア
クセス時間を５００ｎsecとする。この場合、論理／物
理アドレス変換テーブル作成のためにメモリアクセスに
必要な時間は、１００(μsec)＋５００(ｎsec)×１６３
８４＝８.３(ｍsec)となり、従来の１／１０の時間で作
成することができる。For example, the internal control CPU 8 reads 100 μm of defective sector address information from the memory section 4.
sec, and the access time of the volatile memory of the CPU memory 9 is set to 500 nsec. In this case, the time required for memory access to create the logical / physical address conversion table is 100 (μsec) +500 (nsec) × 163
84 = 8.3 (msec), and it can be created in 1/10 of the conventional time.
【００４４】なお、本実施の形態１では、論理／物理ア
ドレス変換テーブルをＣＰＵ用メモリ９の揮発性メモリ
内に作成したが、ＣＰＵ用メモリ９の不揮発性メモリ
が、例えばフラッシュメモリのように電気的に書き込み
及び消去ができる不揮発性メモリである場合、ＰＣカー
ド１の製造時に、論理／物理アドレス変換テーブルをＣ
ＰＵ用メモリ９の不揮発性メモリ内に作成するようにし
てもよい。このようにすることにより、ＰＣカード１に
おけるパワーオンリセット動作ごとに論理／物理アドレ
ス変換テーブルをＣＰＵ用メモリ９の揮発性メモリ内に
ロードする必要がなくなる。更に、ＰＣカード１の製造
時において、論理／物理アドレス変換テーブルを高速に
作成することができ、製造効率を向上させることができ
る。In the first embodiment, the logical / physical address conversion table is created in the volatile memory of the CPU memory 9. However, the nonvolatile memory of the CPU memory 9 may be an electric memory such as a flash memory. In the case of a non-volatile memory that can be written and erased dynamically, when the PC card 1 is manufactured, the logical / physical address conversion table is
It may be created in the non-volatile memory of the PU memory 9. This eliminates the need to load the logical / physical address conversion table into the volatile memory of the CPU memory 9 every time the PC card 1 performs a power-on reset operation. Further, at the time of manufacturing the PC card 1, the logical / physical address conversion table can be created at a high speed, and the manufacturing efficiency can be improved.
【００４５】また、本実施の形態１では、メモリ部４の
最終アドレスのブロック内に欠陥セクタアドレスを格納
したが、これは一例であり、メモリ部４における、最終
アドレスのセクタから順に欠陥セクタアドレスを格納す
るようにしてもよい。また、先頭アドレスのブロック、
又は先頭アドレスのセクタから順に欠陥セクタアドレス
を格納するようにしてもよい。In the first embodiment, the defective sector address is stored in the last address block of the memory unit 4. However, this is merely an example. May be stored. Also, the block of the first address,
Alternatively, defective sector addresses may be stored in order from the sector of the head address.
【００４６】また、本実施の形態１では、先頭の論理セ
クタアドレスに対応する物理セクタアドレスは、物理セ
クタアドレスの先頭アドレスから始まる場合を例にして
説明したが、物理セクタアドレスの先頭アドレスに任意
のオフセット値を持たせたアドレスから始まるようにし
てもよい。例えば、論理／物理アドレス変換テーブル
等、内部制御用ＣＰＵ８が制御に必要とする管理情報
を、物理セクタアドレスの先頭アドレスから順に格納す
る場合が考えられる。このような場合には、論理／物理
アドレス変換テーブルに書き込まれる物理セクタアドレ
スは、上記管理情報が格納される物理セクタアドレスの
領域分だけオフセットを付したセクタアドレス値から書
き込むようにする。Further, in the first embodiment, the case where the physical sector address corresponding to the head logical sector address starts from the head address of the physical sector address has been described as an example. May be started from an address having an offset value of. For example, a case may be considered in which management information required by the internal control CPU 8 for control, such as a logical / physical address conversion table, is stored in order from the head address of the physical sector address. In such a case, the physical sector address written in the logical / physical address conversion table is written from the sector address value offset by the area of the physical sector address in which the management information is stored.
【００４７】このように、本実施の形態１における半導
体ディスク装置は、メモリ部４における所定のアドレス
のブロック又はセクタ内にすべての欠陥セクタアドレス
をあらかじめ製造時に格納しておき、該格納したすべて
の欠陥セクタアドレスを用いて論理／物理アドレス変換
テーブルを作成するようにした。このことから、論理／
物理アドレス変換テーブル作成時に、欠陥セクタアドレ
スを得るために行うメモリ部４のフラッシュメモリに対
するアクセス回数を削減することができ、論理／物理ア
ドレス変換テーブルを高速に作成することができる。As described above, in the semiconductor disk device according to the first embodiment, all defective sector addresses are previously stored in a block or sector at a predetermined address in the memory unit 4 at the time of manufacture, and all the stored sector addresses are stored. A logical / physical address conversion table is created using defective sector addresses. From this, the logic /
When the physical address conversion table is created, the number of accesses to the flash memory of the memory unit 4 for obtaining the defective sector address can be reduced, and the logical / physical address conversion table can be created at high speed.
【００４８】なお、カードに使用可能なフラッシュメモ
リの歩留まりを上げるために、最終若しくは先頭の良品
ブロック又は良品セクタに欠陥セクタアドレスを格納し
てもよい。この場合、欠陥セクタアドレス格納セクタを
読み出すまでに、該セクタの管理領域の読み出しによる
検索動作が必要となるが、欠陥セクタアドレス情報を読
み出した後は、上記実施の形態１と同様、高速に論理／
物理アドレス変換テーブルの作成を行うことができる。In order to increase the yield of the flash memory usable for the card, a defective sector address may be stored in the last or first non-defective block or non-defective sector. In this case, a search operation by reading the management area of the defective sector address storage sector is required until the defective sector address storage sector is read. However, after the defective sector address information is read, a high-speed logical operation is performed as in the first embodiment. /
A physical address conversion table can be created.
【００４９】また、上記実施の形態１では、欠陥セクタ
アドレス情報として、欠陥セクタの物理セクタアドレス
値を列挙した例を示したが、フラッシュメモリ内の全セ
クタに対する良／不良状態を、ビット列の状態マップに
対応させてセクタ状態マップとしてセクタ内に格納して
もよい。例えば、良品セクタにビット０を、欠陥セクタ
にビット１を割り当てれば、６４ＭｂのＡＮＤ型フラッ
シュメモリの全セクタをビット列のマップにするには、
１６３８４ｂ＝２０４８Ｂのデータ領域があればよく、
４セクタあればよいことが分かる。該ビット列のマップ
を作成する処理は複雑になるという問題があるが、ビッ
ト列のセクタ状態マップを用いることにより、簡単に論
理／物理アドレス変換テーブルを作成することができ
る。Further, in the first embodiment, an example was given in which the physical sector address values of the defective sectors were listed as the defective sector address information. It may be stored in a sector as a sector state map in association with the map. For example, if bit 0 is assigned to a non-defective sector and bit 1 is assigned to a defective sector, to map all the sectors of the 64 Mb AND type flash memory into a bit string map,
It is sufficient if there is a data area of 16384b = 2048B,
It can be seen that four sectors are sufficient. There is a problem that the process of creating the bit string map is complicated, but the logical / physical address conversion table can be easily created by using the bit string sector state map.
【００５０】[0050]
【発明の効果】請求項１に係る半導体ディスク装置は、
メモリ部の少なくとも１つの所定のセクタ内にすべての
欠陥セクタアドレスを製造時のテスト工程等であらかじ
め格納しておき、該格納したすべての欠陥セクタアドレ
スを用いて論理／物理アドレス変換テーブルを作成する
ようにした。このことから、論理／物理アドレス変換テ
ーブル作成時に、欠陥セクタアドレスを得るために行う
メモリ部の不揮発性メモリに対するアクセス回数を削減
することができ、論理／物理アドレス変換テーブルを高
速に作成することができる。The semiconductor disk device according to claim 1 is
All defective sector addresses are stored in advance in at least one predetermined sector of the memory unit in a test process or the like at the time of manufacturing, and a logical / physical address conversion table is created using all the stored defective sector addresses. I did it. This makes it possible to reduce the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address when creating the logical / physical address conversion table, and to create the logical / physical address conversion table at high speed. it can.
【００５１】請求項２に係る半導体ディスク装置は、請
求項１において、具体的には、欠陥セクタアドレス情報
が格納されたセクタの所定の領域に、欠陥セクタアドレ
ス情報が格納されているセクタであることを示す管理コ
ードが書き込まれ、該管理コードが書き込まれたセクタ
から欠陥セクタアドレス情報を読み出すようにした。こ
のことから、論理／物理アドレス変換テーブル作成時
に、管理コードを調べることによって欠陥セクタアドレ
ス情報が書き込まれているセクタが判明し、欠陥セクタ
アドレス情報を得るために行うメモリ部の不揮発性メモ
リに対するアクセス回数を削減することができ、論理／
物理アドレス変換テーブルを高速に作成することができ
る。According to a second aspect of the present invention, in the semiconductor disk device according to the first aspect, specifically, a sector in which defective sector address information is stored in a predetermined area of a sector in which defective sector address information is stored. The defective sector address information is read from the sector in which the management code is written. Accordingly, when the logical / physical address conversion table is created, the sector in which the defective sector address information is written is found by examining the management code, and the access to the nonvolatile memory of the memory unit for obtaining the defective sector address information is performed. The number of times can be reduced,
A physical address translation table can be created at high speed.
【００５２】請求項３に係る半導体ディスク装置は、請
求項１又は請求項２のいずれかにおいて、具体的には、
メモリ部の先頭アドレス又は最終アドレスのいずれかの
ブロックに欠陥セクタアドレス情報を格納するようにし
た。このことから、論理／物理アドレス変換テーブル作
成時に、欠陥セクタアドレス情報が書き込まれているブ
ロックが判明していることから、欠陥セクタアドレス情
報を得るために行うメモリ部の不揮発性メモリに対する
アクセス回数を削減することができ、論理／物理アドレ
ス変換テーブルを高速に作成することができる。According to a third aspect of the present invention, there is provided a semiconductor disk device according to any one of the first and second aspects.
Defective sector address information is stored in either the first address or the last address of the memory section. From this, when the logical / physical address conversion table is created, since the block in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Thus, the logical / physical address conversion table can be created at high speed.
【００５３】請求項４に係る半導体ディスク装置は、請
求項１又は請求項２のいずれかにおいて、具体的には、
メモリ部における使用可能な先頭アドレス又は最終アド
レスのいずれかのブロックに欠陥セクタアドレス情報を
格納するようにした。このことから、論理／物理アドレ
ス変換テーブル作成時に、欠陥セクタアドレス情報が書
き込まれているブロックが判明していることから、欠陥
セクタアドレス情報を得るために行うメモリ部の不揮発
性メモリに対するアクセス回数を削減することができ、
論理／物理アドレス変換テーブルを高速に作成すること
ができる。更に、メモリ部の先頭アドレス又は最終アド
レスのいずれかのブロックに使用不可能なセクタがある
ものでも使用することができ、メモリデバイスの歩留ま
りを向上させることができる。According to a fourth aspect of the present invention, there is provided a semiconductor disk device according to the first or second aspect,
Defective sector address information is stored in either a usable start address or end address block in the memory unit. From this, when the logical / physical address conversion table is created, since the block in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Can be reduced,
A logical / physical address conversion table can be created at high speed. Further, even if there is an unusable sector in either the first address or the last address block of the memory unit, it can be used, and the yield of the memory device can be improved.
【００５４】請求項５に係る半導体ディスク装置は、請
求項１又は請求項２のいずれかにおいて、具体的には、
メモリ部の先頭アドレス又は最終アドレスのいずれかの
セクタから順に欠陥セクタアドレス情報を格納するよう
にした。このことから、論理／物理アドレス変換テーブ
ル作成時に、欠陥セクタアドレス情報が書き込まれてい
るセクタが判明していることから、欠陥セクタアドレス
情報を得るために行うメモリ部の不揮発性メモリに対す
るアクセス回数を削減することができ、論理／物理アド
レス変換テーブルを高速に作成することができる。According to a fifth aspect of the present invention, there is provided a semiconductor disk device according to any one of the first and second aspects,
Defective sector address information is stored in order from the first address or the last address of the memory section. From this fact, when the logical / physical address conversion table is created, since the sector in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Thus, the logical / physical address conversion table can be created at high speed.
【００５５】請求項６に係る半導体ディスク装置は、請
求項１又は請求項２のいずれかにおいて、具体的には、
メモリ部における使用可能な先頭アドレス又は最終アド
レスのいずれかのセクタから順に欠陥セクタアドレス情
報を格納するようにした。このことから、論理／物理ア
ドレス変換テーブル作成時に、欠陥セクタアドレス情報
が書き込まれているセクタが判明していることから、欠
陥セクタアドレス情報を得るために行うメモリ部の不揮
発性メモリに対するアクセス回数を削減することがで
き、論理／物理アドレス変換テーブルを高速に作成する
ことができる。更に、メモリ部の先頭アドレス又は最終
アドレスのいずれかのセクタが使用不可能であるもので
も使用することができ、メモリデバイスの歩留まりを向
上させることができる。According to a sixth aspect of the present invention, there is provided a semiconductor disk device according to the first or second aspect,
Defective sector address information is stored in order from the first sector or the last sector which can be used in the memory section. From this fact, when the logical / physical address conversion table is created, since the sector in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Thus, the logical / physical address conversion table can be created at high speed. Further, even if the sector of either the first address or the last address of the memory section is unusable, it can be used, and the yield of the memory device can be improved.
【００５６】請求項７に係る半導体ディスク装置におけ
る論理／物理アドレス変換テーブル作成方法は、メモリ
部の少なくとも１つの所定のセクタ内に、すべての欠陥
セクタアドレス情報及び該セクタアドレス情報が格納さ
れているセクタであることを示す管理コードを製造時の
テスト工程等であらかじめ格納しておき、該格納したす
べての欠陥セクタアドレス情報を用いて論理／物理アド
レス変換テーブルを作成するようにした。このことか
ら、論理／物理アドレス変換テーブル作成時に、管理コ
ードを調べることによって欠陥セクタアドレス情報が書
き込まれているセクタが判明し、欠陥セクタアドレスを
得るために行うメモリ部の不揮発性メモリに対するアク
セス回数を削減することができ、論理／物理アドレス変
換テーブルを高速に作成することができる。According to a seventh aspect of the present invention, in the method for creating a logical / physical address conversion table in a semiconductor disk device, all defective sector address information and the sector address information are stored in at least one predetermined sector of the memory unit. A management code indicating a sector is stored in advance in a test process or the like at the time of manufacturing, and a logical / physical address conversion table is created using all the stored defective sector address information. From this, when the logical / physical address conversion table is created, the sector in which the defective sector address information is written is found by examining the management code, and the number of times the memory unit accesses the nonvolatile memory to obtain the defective sector address Can be reduced, and a logical / physical address conversion table can be created at high speed.
【００５７】請求項８に係る半導体ディスク装置におけ
る論理／物理アドレス変換テーブル作成方法は、請求項
７において、具体的には、メモリ部の先頭アドレス又は
最終アドレスのいずれかのブロックに欠陥セクタアドレ
ス情報を格納するようにした。このことから、論理／物
理アドレス変換テーブル作成時に、欠陥セクタアドレス
情報が書き込まれているブロックが判明していることか
ら、欠陥セクタアドレス情報を得るために行うメモリ部
の不揮発性メモリに対するアクセス回数を削減すること
ができ、論理／物理アドレス変換テーブルを高速に作成
することができる。According to an eighth aspect of the present invention, there is provided a method for creating a logical / physical address conversion table in a semiconductor disk device. Was stored. From this, when the logical / physical address conversion table is created, since the block in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Thus, the logical / physical address conversion table can be created at high speed.
【００５８】請求項９に係る半導体ディスク装置におけ
る論理／物理アドレス変換テーブル作成方法は、請求項
７において、具体的には、メモリ部における使用可能な
先頭アドレス又は最終アドレスのいずれかのブロックに
欠陥セクタアドレス情報を格納するようにした。このこ
とから、論理／物理アドレス変換テーブル作成時に、欠
陥セクタアドレス情報が書き込まれているブロックが判
明していることから、欠陥セクタアドレス情報を得るた
めに行うメモリ部の不揮発性メモリに対するアクセス回
数を削減することができ、論理／物理アドレス変換テー
ブルを高速に作成することができる。更に、メモリ部の
先頭アドレス又は最終アドレスのいずれかのブロックに
使用不可能なセクタがあるものでも使用することがで
き、メモリデバイスの歩留まりを向上させることができ
る。According to a ninth aspect of the present invention, there is provided a method for creating a logical / physical address conversion table in a semiconductor disk device according to the seventh aspect. Sector address information is now stored. From this, when the logical / physical address conversion table is created, since the block in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Thus, the logical / physical address conversion table can be created at high speed. Further, even if there is an unusable sector in either the first address or the last address block of the memory unit, it can be used, and the yield of the memory device can be improved.
【００５９】請求項１０に係る半導体ディスク装置にお
ける論理／物理アドレス変換テーブル作成方法は、請求
項７において、具体的には、メモリ部の先頭アドレス又
は最終アドレスのいずれかのセクタから順にすべての欠
陥セクタアドレス情報を格納するようにした。このこと
から、論理／物理アドレス変換テーブル作成時に、欠陥
セクタアドレス情報が書き込まれているセクタが判明し
ていることから、欠陥セクタアドレス情報を得るために
行うメモリ部の不揮発性メモリに対するアクセス回数を
削減することができ、論理／物理アドレス変換テーブル
を高速に作成することができる。According to a tenth aspect of the present invention, there is provided a method for creating a logical / physical address conversion table in a semiconductor disk device according to the seventh aspect. Sector address information is now stored. From this fact, when the logical / physical address conversion table is created, since the sector in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Thus, the logical / physical address conversion table can be created at high speed.
【００６０】請求項１１に係る半導体ディスク装置にお
ける論理／物理アドレス変換テーブル作成方法は、請求
項７において、具体的には、メモリ部における使用可能
な先頭アドレス又は最終アドレスのいずれかのセクタか
ら順にすべての欠陥セクタアドレス情報を格納するよう
にした。このことから、論理／物理アドレス変換テーブ
ル作成時に、欠陥セクタアドレス情報が書き込まれてい
るセクタが判明していることから、欠陥セクタアドレス
情報を得るために行うメモリ部の不揮発性メモリに対す
るアクセス回数を削減することができ、論理／物理アド
レス変換テーブルを高速に作成することができる。更
に、メモリ部の先頭アドレス又は最終アドレスのいずれ
かのセクタが使用不可能であるものでも使用することが
でき、メモリデバイスの歩留まりを向上させることがで
きる。According to an eleventh aspect of the present invention, there is provided a method for creating a logical / physical address conversion table in a semiconductor disk device according to the seventh aspect. All defective sector address information is stored. From this fact, when the logical / physical address conversion table is created, since the sector in which the defective sector address information is written is known, the number of times the memory unit accesses the non-volatile memory to obtain the defective sector address information is determined. Thus, the logical / physical address conversion table can be created at high speed. Further, even if the sector of either the first address or the last address of the memory section is unusable, it can be used, and the yield of the memory device can be improved.
【図１】 本発明の実施の形態１における半導体ディス
ク装置の例を示した概略のブロック図である。FIG. 1 is a schematic block diagram illustrating an example of a semiconductor disk device according to a first embodiment of the present invention.
【図２】 図１のメモリ部４における各セクタの状態と
管理領域に書き込まれる良品コードの例を示した図であ
る。FIG. 2 is a diagram showing an example of non-defective codes written in a state of each sector and a management area in a memory unit 4 of FIG.
【図３】 欠陥セクタアドレス格納セクタのデータ領域
及び管理領域の例を示した図である。FIG. 3 is a diagram showing an example of a data area and a management area of a defective sector address storage sector.
【図４】 論理／物理アドレス変換テーブルの例を示し
た図である。FIG. 4 is a diagram showing an example of a logical / physical address conversion table.
【図５】 内部制御用ＣＰＵ８による論理／物理アドレ
ス変換テーブル作成の動作例を示したフローチャートで
ある。FIG. 5 is a flowchart showing an operation example of creating a logical / physical address conversion table by the internal control CPU 8;
【図６】 従来のフラッシュメモリにおける各セクタの
状態と管理領域に書き込まれる良品コードを示した図で
ある。FIG. 6 is a diagram showing a state of each sector and a non-defective code written in a management area in a conventional flash memory.
１ ＰＣカード、 ２ ホスト装置、 ３ コネクタ、
４ メモリ部、 ５ＡＴＡカード制御部、 ６ イン
タフェース回路、 ７ バス制御回路、 ８内部制御用
ＣＰＵ、 ９ ＣＰＵ用メモリ、 １０ セクタバッフ
ァ、 １１ＥＣＣ回路、 １２ フラッシュメモリ制御
回路。1 PC card, 2 host device, 3 connector,
4 memory unit, 5 ATA card control unit, 6 interface circuit, 7 bus control circuit, 8 internal control CPU, 9 CPU memory, 10 sector buffer, 11 ECC circuit, 12 flash memory control circuit.
Claims (11)
モリデバイスであるＭＧＭを使用した、情報処理機器等
からなるホスト装置に使用される半導体ディスク装置に
おいて、 上記ホスト装置とのインタフェースを行うインタフェー
ス部と、 電気的にデータの消去及び書き込みを行うＭＧＭの不揮
発性メモリで構成されたメモリ部と、 上記インタフェース部を介してホスト装置とのデータの
入出力を行うと共に、ホスト装置からの論理セクタアド
レスの上記メモリ部に対する物理セクタアドレスへの変
換やメモリ管理を行うコントロール部とを備え、 上記メモリ部は、少なくとも１つの所定のセクタにあら
かじめ欠陥セクタアドレス情報が格納され、上記コント
ロール部は、メモリ部に格納された欠陥セクタアドレス
情報から論理／物理アドレス変換テーブルを作成するこ
とを特徴とする半導体ディスク装置。1. A semiconductor disk device used for a host device composed of an information processing device or the like using an MGM which is a memory device that allows an initial defect at a predetermined ratio, and performs an interface with the host device. An interface unit, a memory unit composed of an MGM nonvolatile memory for electrically erasing and writing data, and input / output of data to / from the host device via the interface unit, and a logic from the host device. A control unit for converting a sector address into a physical sector address for the memory unit and managing the memory; the memory unit stores defective sector address information in advance in at least one predetermined sector; The logical / physical address is obtained from the defective sector address information stored in the memory unit. Semiconductor disk device, characterized in that to create a less conversion table.
報が格納されたセクタの所定の領域に、欠陥セクタアド
レス情報が格納されているセクタであることを示す管理
コードが書き込まれ、上記コントロール部は、該管理コ
ードが書き込まれたセクタから欠陥セクタアドレス情報
を読み出すことを特徴とする請求項１に記載の半導体デ
ィスク装置。2. The memory unit according to claim 1, wherein a management code indicating that the sector has defective sector address information is written in a predetermined area of the sector storing the defective sector address information. 2. The semiconductor disk device according to claim 1, wherein defective sector address information is read from a sector in which the management code is written.
アドレスのいずれかのブロックに欠陥セクタアドレス情
報が格納されることを特徴とする請求項１又は請求項２
のいずれかに記載の半導体ディスク装置。3. The memory section according to claim 1, wherein the defective sector address information is stored in one of a start address block and an end address block.
The semiconductor disk device according to any one of the above.
ス又は最終アドレスのいずれかのブロックに欠陥セクタ
アドレス情報が格納されることを特徴とする請求項１又
は請求項２のいずれかに記載の半導体ディスク装置。4. The memory unit according to claim 1, wherein the memory unit stores the defective sector address information in any one of a usable start address and an end address block. Semiconductor disk device.
アドレスのいずれかのセクタから順に欠陥セクタアドレ
ス情報が格納されることを特徴とする請求項１又は請求
項２のいずれかに記載の半導体ディスク装置。5. The semiconductor disk according to claim 1, wherein said memory section stores defective sector address information in order from the sector of either the first address or the last address. apparatus.
ス又は最終アドレスのいずれかのセクタから順に欠陥セ
クタアドレス情報が格納されることを特徴とする請求項
１又は請求項２のいずれかに記載の半導体ディスク装
置。6. The memory unit according to claim 1, wherein the memory unit stores defective sector address information in order from a sector of any of a usable first address and a last address. Semiconductor disk device.
のデータを格納するメモリ部に、初期的な欠陥を所定の
割合で許容したメモリデバイスであるＭＧＭを使用した
半導体ディスク装置における論理／物理アドレス変換テ
ーブル作成方法において、 上記メモリ部の少なくとも１つの所定のセクタに、欠陥
セクタアドレス情報及び該欠陥セクタアドレス情報が格
納されていることを示す管理コードをあらかじめ書き込
み、 該管理コードが書き込まれたセクタから、欠陥セクタア
ドレス情報を読み出し、 該読み出した欠陥セクタアドレス情報から論理／物理ア
ドレス変換テーブルを作成することを特徴とする半導体
ディスク装置における論理／物理アドレス変換テーブル
作成方法。7. A logical / physical address in a semiconductor disk device using an MGM, which is a memory device that allows initial defects at a predetermined rate in a memory unit for storing data from a host device including information processing equipment and the like. In the conversion table creation method, defective sector address information and a management code indicating that the defective sector address information is stored are written in advance in at least one predetermined sector of the memory unit, and the sector in which the management code is written is written. And generating a logical / physical address conversion table from the read defective sector address information in the semiconductor disk device.
ドレス又は最終アドレスのいずれかのブロックのセクタ
であることを特徴とする請求項７に記載の半導体ディス
ク装置における論理／物理アドレス変換テーブル作成方
法。8. The logical / physical address conversion table creation in a semiconductor disk device according to claim 7, wherein the predetermined sector is a sector of a block of either a start address or an end address of a memory unit. Method.
能な先頭アドレス又は最終アドレスのいずれかのブロッ
クのセクタであることを特徴とする請求項７に記載の半
導体ディスク装置における論理／物理アドレス変換テー
ブル作成方法。9. The logical / physical address in the semiconductor disk device according to claim 7, wherein said predetermined sector is a sector of a block of either a usable start address or a last address of a memory unit. Conversion table creation method.
アドレスのいずれかのセクタから順に欠陥セクタアドレ
ス情報を格納することを特徴とする請求項７に記載の半
導体ディスク装置における論理／物理アドレス変換テー
ブル作成方法。10. The logical / physical address conversion table creation in a semiconductor disk device according to claim 7, wherein the defective sector address information is stored in order from the first address sector or the last address sector of the memory unit. Method.
ス又は最終アドレスのいずれかのセクタから順に欠陥セ
クタアドレス情報を格納することを特徴とする請求項７
に記載の半導体ディスク装置における論理／物理アドレ
ス変換テーブル作成方法。11. The storage unit according to claim 7, wherein defective sector address information is stored in an order starting from one of a usable start address and a last address sector of said memory unit.
3. A logical / physical address conversion table creation method in a semiconductor disk device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP910899A JPH11345174A (en) | 1998-03-09 | 1999-01-18 | Semiconductor disk device and method for preparing logical and physical address translation table |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-56633 | 1998-03-09 | ||
| JP5663398 | 1998-03-09 | ||
| JP910899A JPH11345174A (en) | 1998-03-09 | 1999-01-18 | Semiconductor disk device and method for preparing logical and physical address translation table |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11345174A true JPH11345174A (en) | 1999-12-14 |
Family
ID=26343767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP910899A Pending JPH11345174A (en) | 1998-03-09 | 1999-01-18 | Semiconductor disk device and method for preparing logical and physical address translation table |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11345174A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030014104A (en) * | 2001-08-08 | 2003-02-15 | 미쓰비시덴키 가부시키가이샤 | Nonvolatile semiconductor memory device having function of determining good sector |
| JP2006185290A (en) * | 2004-12-28 | 2006-07-13 | Tdk Corp | Memory controller, flash memory system and method for controlling flash memory |
| JP4985781B2 (en) * | 2007-11-05 | 2012-07-25 | 富士通株式会社 | Semiconductor memory device and control method thereof |
-
1999
- 1999-01-18 JP JP910899A patent/JPH11345174A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030014104A (en) * | 2001-08-08 | 2003-02-15 | 미쓰비시덴키 가부시키가이샤 | Nonvolatile semiconductor memory device having function of determining good sector |
| JP2006185290A (en) * | 2004-12-28 | 2006-07-13 | Tdk Corp | Memory controller, flash memory system and method for controlling flash memory |
| JP4985781B2 (en) * | 2007-11-05 | 2012-07-25 | 富士通株式会社 | Semiconductor memory device and control method thereof |
| US8924671B2 (en) | 2007-11-05 | 2014-12-30 | Fujitsu Limited | Semiconductor storage device and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6161163A (en) | Method of writing, erasing, and controlling memory for memory device | |
| US6388919B2 (en) | Memory controller for flash memory system and method for writing data to flash memory device | |
| US7890732B2 (en) | Memory card and semiconductor device | |
| US7617352B2 (en) | Memory controller, flash memory system having memory controller and method for controlling flash memory device | |
| KR100622349B1 (en) | Flash Memory for performing Bad Block Management and Method for performing Bad Block Management of Flash Memory | |
| JP4772214B2 (en) | Nonvolatile memory device and rewrite control method thereof | |
| US7404031B2 (en) | Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory | |
| US6477632B1 (en) | Storage device and accessing method | |
| US20030028733A1 (en) | Memory apparatus | |
| US20040177216A1 (en) | Nonvolatile memory and method of address management | |
| US20050232037A1 (en) | Nonvolatile memory apparatus | |
| JP2000067574A (en) | Semiconductor memory | |
| US20070300011A1 (en) | Memory card, semiconductor device, and method of controlling semiconductor memory | |
| JP2003058431A (en) | Memory card and memory controller | |
| US20070081401A1 (en) | Apparatus for controlling flash memory and method thereof | |
| US7136986B2 (en) | Apparatus and method for controlling flash memories | |
| US6460111B1 (en) | Semiconductor disk drive and method of creating an address conversion table based on address information about defective sectors stored in at least one sector indicated by a management code | |
| US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
| JPH11345174A (en) | Semiconductor disk device and method for preparing logical and physical address translation table | |
| US8832358B2 (en) | Data writing method, memory controller and memory storage apparatus | |
| JP4233213B2 (en) | MEMORY CONTROLLER, FLASH MEMORY SYSTEM PROVIDED WITH MEMORY CONTROLLER, AND FLASH MEMORY CONTROL METHOD | |
| KR100997819B1 (en) | Information processing apparatus | |
| JP4433792B2 (en) | MEMORY CONTROLLER, FLASH MEMORY SYSTEM PROVIDED WITH MEMORY CONTROLLER, AND FLASH MEMORY CONTROL METHOD | |
| CN112394883A (en) | Data merging method, memory storage device and memory control circuit unit | |
| US11954329B2 (en) | Memory management method, memory storage device and memory control circuit unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |