JPH11341056A - Multiplexing device - Google Patents

Multiplexing device

Info

Publication number
JPH11341056A
JPH11341056A JP14197998A JP14197998A JPH11341056A JP H11341056 A JPH11341056 A JP H11341056A JP 14197998 A JP14197998 A JP 14197998A JP 14197998 A JP14197998 A JP 14197998A JP H11341056 A JPH11341056 A JP H11341056A
Authority
JP
Japan
Prior art keywords
packet
stream
buffer
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14197998A
Other languages
Japanese (ja)
Inventor
Jun Okochi
潤 大河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP14197998A priority Critical patent/JPH11341056A/en
Publication of JPH11341056A publication Critical patent/JPH11341056A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multiplexing device having small hardware scale and flexible configuration. SOLUTION: A control part 12 generates a transport stream(TS) packet by adding a transport packet header to a PES packet under the control of its software and stores the generated TS packet in a stream generation/ multiplex intermediate buffer 13. The control part 12 reads out a video TS packet and an audio TS packet generated and stored by the buffer 13 and a PCR(program time base reference value) packet stored in its inside to an output buffer 16 based on the satisfied volume of a virtual buffer to control them. When a difference between a bit clock generated from a timing generator 14 and an output transmission line clock inputted from the external exceeds a fixed value, a null packet request generator 15 outputs a request for sending a null packet from the control part 12 to the output buffer 16 to the control part 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は多重化装置に係り、
特に複数のエレメンタリストリーム及びトランスポート
ストリームを多重する多重化装置に関する。
TECHNICAL FIELD The present invention relates to a multiplexing device,
In particular, the present invention relates to a multiplexer for multiplexing a plurality of elementary streams and transport streams.

【0002】[0002]

【従来の技術】図4は従来の多重化装置の一例のブロッ
ク図を示す。同図において、映像信号をMPEG2符号
化方式で圧縮符号化して得られたビデオエレメンタリス
トリームと、音声信号をMPEG2符号化方式で圧縮符
号化して得られたオーディオエレメンタリストリームな
どの入力ストリームは、多重化部1に供給され、ここで
単位時間の倍数になるように各エレメンタリストリーム
が分割され、かつ、ヘッダが付加されてパケット化され
た後、更にそれぞれが分割されて、かつ、パケットヘッ
ダが付加されてから時分割多重されてトランスポートス
トリーム(TS)とされる。
2. Description of the Related Art FIG. 4 is a block diagram showing an example of a conventional multiplexer. In the figure, an input stream such as a video elementary stream obtained by compression-encoding a video signal by the MPEG2 encoding method and an audio elementary stream obtained by compression-encoding an audio signal by the MPEG2 encoding method are as follows: After being supplied to the multiplexing unit 1, each elementary stream is divided so as to be a multiple of the unit time, and a header is added and packetized, each is further divided, and the packet header is divided. Is added and then time-division multiplexed to form a transport stream (TS).

【0003】多重化部1より取り出されたTSパケット
は、平滑部2で入力クロックに同期した所定レートで出
力されて出力バッファ3に供給されて一時蓄積される。
一方、出力制御部4は出力伝送路クロックにて出力バッ
ファ3内にTSパケットがあれば、TSパケットを出力
バッファ3から読み出してスイッチ回路5の端子5aに
供給し、TSパケットが無い場合は、ヌルパケット送出
部6からヌルパケットを読み出してスイッチ回路5の端
子5bに供給する。
[0003] The TS packets extracted from the multiplexing unit 1 are output by a smoothing unit 2 at a predetermined rate synchronized with an input clock, supplied to an output buffer 3, and temporarily stored.
On the other hand, if there is a TS packet in the output buffer 3 at the output transmission line clock, the output control unit 4 reads out the TS packet from the output buffer 3 and supplies it to the terminal 5a of the switch circuit 5. The null packet is read out from the null packet transmitting unit 6 and supplied to the terminal 5b of the switch circuit 5.

【0004】出力制御部4の制御の下にスイッチ回路5
からスイッチングされて取り出されたTSパケット又は
ヌルパケットは、ヘッダ変更部7に供給され、ここでT
Sパケットに多重されているプログラム時刻基準参照値
(PCR)が適宜変更され、出力ストリームとして伝送
路へ送出される。
A switch circuit 5 is controlled under the control of an output control unit 4.
The TS packet or the null packet that has been switched and extracted from is supplied to the header changing unit 7, where
The program time reference value (PCR) multiplexed in the S packet is appropriately changed, and is transmitted to the transmission path as an output stream.

【0005】[0005]

【発明が解決しようとする課題】しかるに、上記の従来
の多重化装置では、入力ストリームのビットクロックと
出力ストリームのビットクロックの関係は必ずしも同期
しているとは限らず、一方、出力ストリームは過不足な
く連続した一定速度で送出する必要があるため、出力バ
ッファ3を2つ並列に設け、一方の出力バッファを書き
込み動作させているときに他方の出力バッファを読み出
し動作させることで連続的にTSパケットを取り出す構
成としている。このため、従来の多重化装置は、ハード
ウェアの規模が大きく、また、様々な伝送路や受信装置
の構成の仕様などに対する対応が困難で柔軟性に乏しい
という問題がある。
However, in the above-described conventional multiplexing apparatus, the relationship between the bit clock of the input stream and the bit clock of the output stream is not always synchronized, while the output stream is not synchronized. Since it is necessary to transmit data at a constant rate without any shortage, two output buffers 3 are provided in parallel, and one output buffer is operated for writing while the other output buffer is operated for reading, thereby continuously controlling TS. The packet is taken out. For this reason, the conventional multiplexing apparatus has a problem that the scale of the hardware is large, and it is difficult to cope with various specifications of the configuration of the transmission path and the receiving apparatus and the flexibility is poor.

【0006】更に、従来の多重化装置では、ヌルパケッ
トの挿入を、出力バッファ3からのストリームに多重化
するようにしているため、複数種類の入力ストリームの
多重化の際にヌルパケットの位置を多重化に反映でき
ず、伝送路及び伝送モードとして、複数のTSパケット
を一くくりで送るATM(非同期転送モード)のMTU
モードには使用できない。
Further, in the conventional multiplexing apparatus, since the insertion of null packets is multiplexed into the stream from the output buffer 3, the position of the null packet is determined when multiplexing a plurality of types of input streams. MTU of ATM (asynchronous transfer mode) that cannot reflect the multiplexing and transmits a plurality of TS packets in a single transmission path and transmission mode
Not available for mode.

【0007】本発明は以上の点に鑑みなされたもので、
ハードウェアの規模が小さく、しかも柔軟性に富んだ構
成の多重化装置を提供することを目的とする。
[0007] The present invention has been made in view of the above points,
It is an object of the present invention to provide a multiplexer having a small hardware scale and a flexible configuration.

【0008】また、本発明の他の目的は、ATM(非同
期転送モード)のMTUモードに使用可能な多重化装置
を提供することにある。
Another object of the present invention is to provide a multiplexer which can be used in the MTU mode of ATM (Asynchronous Transfer Mode).

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
め、本発明は一又は二以上の情報信号を所定の符号化方
式で圧縮符号化して得られた一又は二以上のエレメンタ
リストリームからなる入力ストリームを一時蓄積する入
力バッファと、入力バッファにより蓄積された入力スト
リームからトランスポートストリームパケットをソフト
ウェアにより生成し、かつ、ストリーム生成量を管理し
てトランスポートストリームパケットを多重化して出力
する制御手段と、入力ストリームのビットクロックに同
期したクロックを発生するタイミング発生器と、出力ス
トリームのビットクロックとクロックとの差が一定値以
上になったときに、ヌルパケット要求を制御手段へ供給
して、制御手段により生成されるトランスポートストリ
ームパケット中にヌルパケットを挿入させるヌルパケッ
ト要求発生器と、上記の制御手段により生成され、か
つ、多重化されて取り出されたストリームを、一時蓄積
した後出力ストリームのビットクロックに同期して連続
的に出力ストリームとして読み出す出力バッファとを有
する構成としたものである。
In order to achieve the above object, the present invention provides a method for compressing and encoding one or more information signals by a predetermined encoding method from one or more elementary streams. An input buffer for temporarily storing an input stream, and a control for generating transport stream packets by software from the input stream stored by the input buffer, managing the stream generation amount, and multiplexing and outputting the transport stream packets. Means, a timing generator for generating a clock synchronized with the bit clock of the input stream, and supplying a null packet request to the control means when a difference between the bit clock and the clock of the output stream becomes a certain value or more. In the transport stream packet generated by the control means. A null packet request generator for inserting a new packet, and a stream generated and multiplexed and taken out by the above-mentioned control means, temporarily stored, and then continuously output as an output stream in synchronization with a bit clock of the output stream. And a read buffer.

【0010】本発明では、入力ストリームに基づいてト
ランスポートストリームパケットをソフトウェアにより
生成し、かつ、ストリーム生成量を管理してトランスポ
ートストリームパケットを多重化して出力するようにで
き、また、出力ストリームのビットクロックとクロック
との差が一定値以上になったときは、ヌルパケット要求
を発生することでヌルパケットを送出するようにしたた
め、入力ストリームのビットクロックと出力ストリーム
のビットクロックの差を補償し、トランスポートストリ
ームパケット中にヌルパケットを挿入した連続的なスト
リームとすることができる。
According to the present invention, a transport stream packet is generated by software based on an input stream, the amount of stream generation is managed, and the transport stream packet is multiplexed and output. When the difference between the bit clock and the clock exceeds a certain value, a null packet request is generated and a null packet is transmitted, so that the difference between the bit clock of the input stream and the bit clock of the output stream is compensated. , A continuous stream in which null packets are inserted into transport stream packets.

【0011】[0011]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は本発明になる多重化装置
の一実施の形態のブロック図を示す。図1において、多
重化部10は入力インタフェース及び入力バッファ11
と、制御部12と、ストリーム生成・多重中間バッファ
13とからなる。入力インタフェース及び入力バッファ
11は、FIFO(ファースト・イン・ファースト・ア
ウト)メモリにより構成されており、メインのバッファ
である、ストリーム生成・多重中間バッファ13への転
送処理をする短期間、入力ストリームを蓄積するための
ものである。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a multiplexing apparatus according to the present invention. In FIG. 1, a multiplexing unit 10 includes an input interface and an input buffer 11.
, A control unit 12 and a stream generation / multiplex intermediate buffer 13. The input interface and the input buffer 11 are constituted by a FIFO (first-in first-out) memory. The input interface and the input buffer 11 transfer the input stream to the main buffer, the stream generation / multiplex intermediate buffer 13 for a short period of time. It is for accumulation.

【0012】制御部12は、高速の中央処理装置(CP
U)と、そのCPUが管理するダイナミック・ランダム
・アクセス・メモリ(DRAM)と、プログラムが格納
されているリード・オンリ・メモリ(ROM)から構成
されており、CPUのソフトウェアによりトランスポー
トストリーム(TS)の生成と多重化を行うと共に、生
成する多重化ストリームの生成量を計算により求め、そ
のビットクロック周波数をタイミング発生器14に設定
し、またヌルパケット要求発生器15からのヌルパケッ
ト要求によりヌルパケットをソフトウェアにより発生す
る。
The control unit 12 has a high-speed central processing unit (CP)
U), a dynamic random access memory (DRAM) managed by the CPU, and a read-only memory (ROM) in which a program is stored. ) Is generated and multiplexed, the generation amount of the multiplexed stream to be generated is obtained by calculation, the bit clock frequency thereof is set in the timing generator 14, and a null packet request is output from the null packet request generator 15. Packets are generated by software.

【0013】ストリーム生成・多重中間バッファ13
は、制御部12内のCPUに付属されたRAMの一部
で、エレメンタリストリーム(ES)からトランスポー
トストリーム(TS)を生成する際の中間バッファとし
て、またその生成したTSを多重化するためのバッファ
として使用される。
Stream generation / multiplex intermediate buffer 13
Is a part of a RAM attached to the CPU in the control unit 12 and serves as an intermediate buffer for generating a transport stream (TS) from an elementary stream (ES) and for multiplexing the generated TS. Used as a buffer for

【0014】タイミング発生器14は、その出力クロッ
クの周波数を制御部12からの設定により可変可能な構
成とされており、生成されるストリームのタイミングを
正確にカウントするものである。タイミング発生器14
は、一般には位相同期ループ(PLL)回路により構成
することができ、そのPLL回路内の電圧制御発振器へ
制御電圧を供給する帰還ループ中の可変分周器の分周比
を制御部12により設定し、PLL回路内の位相比較器
への入力信号として入力信号クロックを供給して、入力
信号クロックに位相同期したビットクロックを発生す
る。
The timing generator 14 has a configuration in which the frequency of the output clock can be varied by setting from the control unit 12, and accurately counts the timing of the generated stream. Timing generator 14
Can be generally configured by a phase locked loop (PLL) circuit, and the control unit 12 sets the frequency division ratio of a variable frequency divider in a feedback loop that supplies a control voltage to a voltage controlled oscillator in the PLL circuit. Then, an input signal clock is supplied as an input signal to the phase comparator in the PLL circuit, and a bit clock synchronized in phase with the input signal clock is generated.

【0015】ヌルパケット要求発生器15は、出力スト
リームのビットクロックと、内部で生成したストリーム
のビットクロックであるタイミング発生器14からのク
ロックとの差を計数し、TSパケットのビット数である
1504クロックをカウントしたときにヌルパケットの
要求を出す。
The null packet request generator 15 counts the difference between the bit clock of the output stream and the clock from the timing generator 14, which is the bit clock of the internally generated stream, and determines the number of bits of the TS packet as 1504. Issue a null packet request when counting clocks.

【0016】出力バッファ16は、FIFOメモリから
構成され、出力段の速度変換を行うためのものである。
ヘッダ変更部17は、TSパケットに多重されているプ
ログラム時刻基準参照値(PCR)を適宜変更する。こ
の実施の形態は、クロックの同期を別に設けることで、
一度に複数のTSパケットを出力部に送ることが可能に
なり、ソフトウェア処理に適した構成となっている。
The output buffer 16 is composed of a FIFO memory and is used for converting the speed of the output stage.
The header changing unit 17 appropriately changes the program time reference value (PCR) multiplexed in the TS packet. In this embodiment, by separately providing clock synchronization,
A plurality of TS packets can be sent to the output unit at one time, and the configuration is suitable for software processing.

【0017】次に、この実施の形態の動作について説明
する。映像信号をMPEG2符号化方式で符号化して得
られたビデオエレメンタリストリームと、音声信号をM
PEG2符号化方式で符号化して得られたオーディオエ
レメンタリストリームなどの入力ストリームは、入力イ
ンタフェース及び入力バッファ11にバースト状に供給
されて一時蓄積される。これは、ソフトウェア処理によ
る入力処理、出力処理、あるいはパケット化処理のため
にストリームが入力した瞬間にこれらの処理を行うのが
困難であるためである。
Next, the operation of this embodiment will be described. A video elementary stream obtained by encoding a video signal by the MPEG2 encoding method and an audio signal
An input stream such as an audio elementary stream obtained by encoding according to the PEG2 encoding method is supplied to the input interface and the input buffer 11 in a burst form and temporarily stored. This is because it is difficult to perform these processes at the moment when a stream is input for input processing, output processing, or packetization processing by software processing.

【0018】入力インタフェース及び入力バッファ11
に蓄積された入力ストリームである、ビデオES及びオ
ーディオESは、それぞれヘッダが検出されて単位時間
(アクセスユニット)の倍数の大きさになるように分割
されて、それぞれストリーム生成・多重中間バッファ1
3に供給されて蓄積される。
Input Interface and Input Buffer 11
The video ES and the audio ES, which are the input streams stored in the first and second streams, are divided such that the header is detected and the size of the stream is a multiple of a unit time (access unit).
3 and stored.

【0019】ストリーム生成・多重中間バッファ13
は、制御部12により生成されたPESヘッダが入力さ
れて、分割して入力されたビデオES、オーディオES
に付加してPESパケットを生成し、更に、そのPES
ヘッダを分割し、それに制御部12のソフトウェアの制
御の下に生成したトランスポートパケットヘッダを付加
してTSパケットを生成し、生成したビデオTSパケッ
トはストリーム生成・多重中間バッファ13内のビデオ
バッファに蓄積し、オーディオTSパケットはストリー
ム生成・多重中間バッファ13内のオーディオバッファ
に蓄積する。
Stream generation / multiplex intermediate buffer 13
Is a video ES and an audio ES, which are inputted with the PES header generated by the control unit 12 and divided.
To generate a PES packet, and further, the PES packet
A TS packet is generated by dividing the header and adding a transport packet header generated under the control of software of the control unit 12, and the generated video TS packet is stored in a video buffer in the stream generation / multiplex intermediate buffer 13. The stored audio TS packets are stored in an audio buffer in the stream generation / multiplex intermediate buffer 13.

【0020】一方、ビデオTSパケット及びオーディオ
TSパケットの生成とは別に、MPEG2では受信装置
でビデオクロックの再生を行うことを可能とする、プロ
グラム時刻基準参照値を示すPCRパケットがあるの
で、このPCRパケットを制御部12が生成して内部の
PCRバッファに蓄積する。また、TSパケットの生成
に付随して、そのパケットに何が含まれているかなどの
フラグ情報も制御部12で生成されてストリーム生成・
多重中間バッファ13に入力される。
On the other hand, apart from the generation of the video TS packet and the audio TS packet, in MPEG2, there is a PCR packet indicating a program time reference value, which enables the receiving device to reproduce the video clock. The control unit 12 generates a packet and accumulates the packet in an internal PCR buffer. Along with the generation of the TS packet, flag information such as what is included in the packet is also generated by the control unit 12 to generate a stream.
The data is input to the multiplex intermediate buffer 13.

【0021】次に、制御部12はストリーム生成・多重
中間バッファ13にて生成及び蓄積されたビデオTSパ
ケット及びオーディオTSパケットと、内部に保持して
いるPCRパケットなどを、受信バッファを想定した仮
想バッファの充足量(占有量)に基づいて、図2のフロ
ーチャートに従って、出力バッファ16へ読み出し制御
する。なお、制御部12内のCPUは入力ストリームの
種類とそのビットクロックの周波数を既知の情報として
持ち、多重化した後の周波数を計算によって求め、その
計算によって求めたビットクロック周波数をタイミング
発生器14に設定する。
Next, the control unit 12 stores the video TS packets and the audio TS packets generated and stored in the stream generation / multiplex intermediate buffer 13 and the PCR packets held therein in a virtual manner assuming a reception buffer. Based on the buffer sufficiency (occupancy), read control to the output buffer 16 is performed according to the flowchart of FIG. The CPU in the control unit 12 has the type of the input stream and the frequency of the bit clock thereof as known information, obtains the multiplexed frequency by calculation, and calculates the bit clock frequency obtained by the calculation by the timing generator 14. Set to.

【0022】次に、制御部12による仮想バッファ充足
量に従う読み出し制御について図2のフローチャートと
共に詳細に説明する。まず、制御部12は入力インタフ
ェース及び入力バッファ11から得たオーディオESレ
ートからオーディオTSレートを求め、またビデオES
レートからビデオTSレートを求め、全体のTSレート
及びMTUのユニット数から適当なPCRパケットのレ
ートを求め、全体のTSレートとビデオ、オーディオ、
PCRの各TSレートの比から1TSパケット送出時間
あたりの仮想バッファの充足量を求める(ステップ2
1)。ここで、仮想バッファはビデオ、オーディオ、P
CRの各TSパケット毎にある。
Next, read control by the control unit 12 in accordance with the virtual buffer fullness will be described in detail with reference to the flowchart of FIG. First, the control unit 12 obtains an audio TS rate from the audio ES rate obtained from the input interface and the input buffer 11,
The video TS rate is determined from the rate, the appropriate PCR packet rate is determined from the total TS rate and the number of MTU units, and the overall TS rate and video, audio,
From the ratio of each TS rate of the PCR, the virtual buffer fullness per 1 TS packet transmission time is obtained (step 2).
1). Here, the virtual buffer is video, audio, P
There is one for each TS packet in the CR.

【0023】続いて、制御部12は、出力バッファ16
へTSパケットが送出可能かどうか判定し(ステップ2
2)、送出可能になるのを待ってPCR仮想バッファ充
足量が1TSパケット分以上あるかどうか判定し(ステ
ップ23)、1TSパケット分以上あるときは制御部1
2内のPCRバッファからストリーム生成・多重中間バ
ッファ13を通して出力バッファ16へ1TSパケット
分、PCRパケットを送出すると共にPCR仮想バッフ
ァ充足量を1TSパケット分減らす(ステップ24)。
Subsequently, the control unit 12 controls the output buffer 16
To determine whether a TS packet can be transmitted to the
2) After waiting for transmission, it is determined whether or not the PCR virtual buffer sufficiency is equal to or greater than 1 TS packet (step 23).
The PCR buffer in 2 is transmitted with one TS packet for one TS packet to the output buffer 16 through the stream generation / multiplex intermediate buffer 13 and the PCR virtual buffer filling amount is reduced by one TS packet (step 24).

【0024】一方、ステップ23でPCR仮想バッファ
充足量が1TSパケット分以上ないと判定したときは、
制御部12はオーディオ仮想バッファ充足量が1TSパ
ケット分以上あるか判定し(ステップ25)、1TSパ
ケット分以上あるときはビデオ仮想バッファ充足量が1
TSパケット分以上あるか判定し(ステップ26)、ビ
デオ仮想バッファ充足量も1TSパケット分以上あると
きはビデオ重み付け数PRIvとオーディオ重み付け数
PRIaを計算する(ステップ27)。ここで、PRI
v=evbuf/devbuf、PRIa=eabuf/deabuf
より計算される。ただし、evbufはビデオ仮想バッファ
充足量、devbufは1TSパケット送出時間あたりのビ
デオ仮想バッファ充足量、eabufはオーディオ仮想バッ
ファ充足量、deabufは1TSパケット送出時間あたり
のオーディオ仮想バッファ充足量である。
On the other hand, if it is determined in step 23 that the PCR virtual buffer is not more than one TS packet,
The control unit 12 determines whether the audio virtual buffer fullness is equal to or more than 1 TS packet (step 25).
It is determined whether there is more than the number of TS packets (step 26). If the amount of video virtual buffer filling is more than one TS packet, the video weighting number PRIv and the audio weighting number PRIa are calculated (step 27). Where PRI
It is calculated by v = evbuf / devuf , PRIa = eabuf / devuf . Here, evbuf is the video virtual buffer fullness , devbuf is the video virtual buffer fullness per TS packet transmission time, e abuf is the audio virtual buffer fullness , and de abuf is the audio virtual buffer fullness per TS packet transmission time. is there.

【0025】続いて、ビデオ重み付け数PRI vがオー
ディオ重み付け数PRIaよりも大きいかどうか判定し
(ステップ28)、大きければストリーム生成・多重中
間バッファ13内のビデオバッファから出力バッファ1
6へ1TSパケット分、ビデオTSパケットを送出する
と共にビデオ仮想バッファ充足量を1TSパケット分減
らし(ステップ29)、小さければストリーム生成・多
重中間バッファ13内のオーディオバッファから出力バ
ッファ16へ1TSパケット分、オーディオTSパケッ
トを送出すると共にオーディオ仮想バッファ充足量を1
TSパケット分減らす(ステップ30)。
Subsequently, the video weighting number PRI v is oh
Judge whether it is greater than the Dio weighting number PRIa
(Step 28) If large, stream generation / multiplexing is in progress
From the video buffer in the inter-buffer 13 to the output buffer 1
Send video TS packets for 1 TS packet to 6
Together with the video virtual buffer capacity by 1 TS packet
Rashi (step 29), if small, stream generation / many
Output buffer from the audio buffer in the
Audio TS packet to the buffer 16
And the audio virtual buffer is full
It is reduced by TS packets (step 30).

【0026】一方、ステップ25でオーディオ仮想バッ
ファ充足量が1TSパケット分未満であると判定したと
きは、ビデオ仮想バッファ充足量が1TSパケット分未
満であるかどうか判定し(ステップ31)、ビデオ仮想
バッファ充足量が1TSパケット分以上あれば、上記の
ビデオバッファから出力バッファ16へ1TSパケット
分、ビデオTSパケットを送出すると共にビデオ仮想バ
ッファ充足量を1TSパケット分減らし(ステップ2
9)、オーディオ仮想バッファ充足量及びビデオ仮想バ
ッファ充足量が共に1TSパケット分未満であれば、T
Sパケットの連続性を保つため、ヌルパケットをストリ
ーム生成・多重中間バッファ13を通して出力バッファ
16に送出する(ステップ32)。
On the other hand, if it is determined in step 25 that the audio virtual buffer is less than one TS packet, it is determined whether the video virtual buffer is less than one TS packet (step 31). If the sufficiency is equal to or greater than 1 TS packet, the video buffer transmits 1 TS packet and the video TS packet from the video buffer to the output buffer 16 and reduces the sufficiency of the video virtual buffer by 1 TS packet (step 2).
9) If both the audio virtual buffer fullness and the video virtual buffer fullness are less than 1 TS packet, T
In order to maintain the continuity of the S packet, a null packet is transmitted to the output buffer 16 through the stream generation / multiplex intermediate buffer 13 (step 32).

【0027】このようにして、制御部12は、計算した
仮想バッファ充足量に基づいて、PCRパケット、ビデ
オTSパケット、オーディオTSパケット及びヌルパケ
ットのいずれかを出力バッファ16へ1TSパケット分
送出した後、PCR仮想バッファ充足量に1TSパケッ
ト送出時間あたりのPCR仮想バッファ充足量を加算す
る(ステップ33)。続いて、制御部12はヌルパケッ
ト要求発生器15からヌルパケット要求を受けたかどう
かチェックする(ステップ34)。
As described above, the control unit 12 sends one of the PCR packet, the video TS packet, the audio TS packet, and the null packet to the output buffer 16 for one TS packet based on the calculated virtual buffer filling amount. Then, the PCR virtual buffer sufficiency per 1 TS packet transmission time is added to the PCR virtual buffer sufficiency (step 33). Subsequently, the control unit 12 checks whether a null packet request has been received from the null packet request generator 15 (step 34).

【0028】ここで、ヌルパケット要求発生器15は、
タイミング発生器14より入力される内部で生成したス
トリームのビットクロックと、外部から入力される出力
伝送路クロック(出力ストリームのビットクロック)と
の差を計数し、その差がTSパケットのビット数である
1504クロック分の値となったときにヌルパケットの
要求を制御部12に供給する。制御部12は上記のステ
ップ34でヌルパケット要求発生器15からヌルパケッ
ト要求を受けたと判断したときは、ステップ22の処理
に戻り、ヌルパケット要求を受けていないと判断したと
きは、オーディオ仮想バッファ充足量に1TSパケット
送出時間あたりのオーディオ仮想バッファ充足量を加算
すると共に、ビデオ仮想バッファ充足量に1TSパケッ
ト送出時間あたりのビデオ仮想バッファ充足量を加算し
た後(ステップ35)、ステップ22の処理に戻る。
Here, the null packet request generator 15
The difference between the bit clock of the internally generated stream input from the timing generator 14 and the output transmission line clock (bit clock of the output stream) input from the outside is counted, and the difference is the number of bits of the TS packet. When the value of a certain 1504 clocks is reached, a request for a null packet is supplied to the control unit 12. If the control unit 12 determines in step 34 that a null packet request has been received from the null packet request generator 15, the control unit 12 returns to the process in step 22. If it determines that a null packet request has not been received, the audio virtual buffer After adding the audio virtual buffer filling amount per 1 TS packet transmission time to the filling amount, and adding the video virtual buffer filling amount per 1 TS packet transmitting time to the video virtual buffer filling amount (step 35), Return.

【0029】図3は上記の仮想バッファ充足量の時間変
化の一例を示す。同図中、実線Iはビデオ仮想バッファ
充足量を、点線IIはオーディオ仮想バッファ充足量を、
一点鎖線IIIはPCR仮想バッファ充足量をそれぞれ示
す。また、これらの仮想バッファ充足量に対応して、ビ
デオパケット(菱形印)、オーディオパケット(+
印)、ヌルパケット(白四角印)あるいはPCRパケッ
ト(×印)が出力バッファ16へ送出される。
FIG. 3 shows an example of a temporal change of the virtual buffer filling amount. In the figure, the solid line I represents the video virtual buffer fullness, the dotted line II represents the audio virtual buffer fullness,
The dashed-dotted line III indicates the amount of the filled PCR virtual buffer. In addition, video packets (diamonds) and audio packets (+
), A null packet (open square mark) or a PCR packet (cross mark) is sent to the output buffer 16.

【0030】再び図1に戻って説明するに、出力バッフ
ァ16はソフトウェアにより生成されて多重化部10か
ら入力されるTSパケットを蓄積する出力データバッフ
ァと、バイト単位で変化させることができるフラグが多
重化部10から入力されて蓄積する出力フラグバッファ
とから構成されており、出力データバッファは数TSパ
ケット分が1回で書き込まれ、そのTSパケットを出力
伝送路クロックに同期して連続的に読み出してヘッダ変
更部17に供給する。ヘッダ変更部17はフラグバッフ
ァからのフラグに基づきPCRの値を適宜変更する。
Referring back to FIG. 1, the output buffer 16 includes an output data buffer for storing TS packets generated by software and input from the multiplexing unit 10, and a flag that can be changed in byte units. And an output flag buffer that is input from the multiplexing unit 10 and accumulates. The output data buffer has several TS packets written therein at one time, and the TS packets are continuously written in synchronization with the output transmission line clock. The data is read and supplied to the header changing unit 17. The header changing unit 17 appropriately changes the value of the PCR based on the flag from the flag buffer.

【0031】ヘッダ変更部17からは時分割多重された
ビデオパケット、オーディオパケット、ヌルパケット及
びPCRパケットが、シリアルに出力ストリームとして
例えば、ATM回線変調器や衛星回線変調器などへ出力
される。また、上記のフラグバッファからのフラグも出
力ストリームと並列に出力される。このフラグにより、
出力ストリームが入力される機器は入力されるストリー
ムを解析することなく、そのストリームを再処理でき
る。
The header changing unit 17 serially outputs time-division multiplexed video packets, audio packets, null packets, and PCR packets as an output stream to, for example, an ATM line modulator or a satellite line modulator. The flags from the flag buffer are also output in parallel with the output stream. With this flag,
The device to which the output stream is input can reprocess the input stream without analyzing the input stream.

【0032】このように、この実施の形態では、TSパ
ケットをソフトウェアによって生成して出力バッファ1
6へ出力するようにしたため、TSパケットの仕様変更
やフラグの追加ばかりでなく、プログラムストリーム多
重方式もソフトウェアを変更することで対応できる。
As described above, in this embodiment, a TS packet is generated by software and the output buffer 1
6, the program stream multiplexing method can be dealt with by changing the software as well as changing the specification of TS packets and adding a flag.

【0033】また、この実施の形態では、ビデオフレー
ム周波数と同期していない送出系の機器へ連続したパケ
ットを送出するために、ソフトウェアで生成するTSパ
ケットを入力信号クロック(ビデオクロック)に同期さ
せ、次にヌルパケット要求発生器15で、タイミング発
生器14より入力される内部で生成したストリームのビ
ットクロック(ビデオクロックに同期している)と、外
部から入力される出力伝送路クロック(出力ストリーム
のビットクロック)との差を計数し、その差がTSパケ
ット分の値に達したときにヌルパケットの要求を制御部
12に供給してヌルパケットを送出させることにより、
入力ストリームのビットクロックと出力ストリームのビ
ットクロックの差を補償するようにしているため、生成
したTSパケットを伝送路クロックに同期して出力でき
る。これにより、この実施の形態をATMのMTUモー
ドに使用できる。
In this embodiment, a TS packet generated by software is synchronized with an input signal clock (video clock) in order to transmit a continuous packet to a transmission apparatus which is not synchronized with the video frame frequency. Next, the null packet request generator 15 outputs a bit clock (synchronized with the video clock) of the internally generated stream input from the timing generator 14 and an output transmission line clock (output stream) input from the outside. By counting the difference from the bit clock, the request for the null packet is supplied to the control unit 12 when the difference reaches the value of the TS packet, and the null packet is transmitted.
Since the difference between the bit clock of the input stream and the bit clock of the output stream is compensated, the generated TS packet can be output in synchronization with the transmission line clock. Thus, this embodiment can be used for the MTU mode of ATM.

【0034】なお、本発明は上記の実施の形態に限定さ
れるものではなく、入力ストリームは単数のエレメンタ
リストリームであってもよい。
The present invention is not limited to the above embodiment, and the input stream may be a single elementary stream.

【0035】[0035]

【発明の効果】以上説明したように、本発明によれば、
入力ストリームに基づいてトランスポートストリームパ
ケット(TSパケット)をソフトウェアにより生成し、
かつ、ストリーム生成量を管理してTSパケットを多重
化して出力するようにしたため、TSパケットの仕様変
更やフラグの追加ばかりでなく、プログラムストリーム
多重方式もソフトウェアを変更することで柔軟に対応で
き、また、ハードウェアを従来に比べて簡単で小規模な
構成にできる。
As described above, according to the present invention,
A transport stream packet (TS packet) is generated by software based on the input stream,
In addition, since the stream generation amount is managed and the TS packets are multiplexed and output, not only can the specifications of the TS packets be changed or flags added, but also the program stream multiplexing method can be flexibly handled by changing the software, In addition, the hardware can be configured in a simple and small-scale configuration as compared with the related art.

【0036】また、本発明によれば、ソフトウェアで生
成するTSパケットを入力信号クロックに同期させ、次
に出力ストリームのビットクロックとクロックとの差が
一定値以上になったときは、ヌルパケット要求を発生す
ることでヌルパケットを出力バッファへ送出させること
により、入力ストリームのビットクロックと出力ストリ
ームのビットクロックの差を補償するようにしているた
め、生成したTSパケットを出力ストリームのビットク
ロックに同期して出力でき、よって、ビデオフレーム周
波数と同期していない送出系の機器へ連続したパケット
を送出することができ、また、ATMのMTUモードに
使用できる。
According to the present invention, a TS packet generated by software is synchronized with an input signal clock, and when a difference between a bit clock and a clock of an output stream becomes equal to or greater than a predetermined value, a null packet request is output. Is generated, a null packet is sent to the output buffer to compensate for the difference between the bit clock of the input stream and the bit clock of the output stream. Therefore, the generated TS packet is synchronized with the bit clock of the output stream. Thus, a continuous packet can be transmitted to a transmission system device that is not synchronized with the video frame frequency, and can be used in the MTU mode of ATM.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】図1中の制御部によるTSパケット送出動作説
明用フローチャートである。
FIG. 2 is a flowchart for explaining a TS packet transmission operation by a control unit in FIG. 1;

【図3】図1中の制御部のソフトウェア制御による仮想
バッファ充足量の時間変化の一例を示す図である。
FIG. 3 is a diagram showing an example of a temporal change of a virtual buffer filling amount by software control of a control unit in FIG. 1;

【図4】従来の一例のブロック図である。FIG. 4 is a block diagram of an example of the related art.

【符号の説明】[Explanation of symbols]

10 多重化部 11 入力インタフェース及び入力バッファ 12 制御部 13 ストリーム生成・多重中間バッファ 14 タイミング発生器 15 ヌルパケット要求発生器 16 出力バッファ 17 ヘッダ変更器 Reference Signs List 10 multiplexing unit 11 input interface and input buffer 12 control unit 13 stream generation / multiplex intermediate buffer 14 timing generator 15 null packet request generator 16 output buffer 17 header changer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一又は二以上の情報信号を所定の符号化
方式で圧縮符号化して得られた一又は二以上のエレメン
タリストリームからなる入力ストリームを一時蓄積する
入力バッファと、 前記入力バッファにより蓄積された入力ストリームから
トランスポートストリームパケットをソフトウェアによ
り生成し、かつ、ストリーム生成量を管理して前記トラ
ンスポートストリームパケットを多重化して出力する制
御手段と、 前記入力ストリームのビットクロックに同期したクロッ
クを発生するタイミング発生器と、 出力ストリームのビットクロックと前記クロックとの差
が一定値以上になったときに、ヌルパケット要求を前記
制御手段へ供給して、前記制御手段により生成される前
記トランスポートストリームパケット中に前記ヌルパケ
ットを挿入させるヌルパケット要求発生器と、 前記制御手段により生成され、かつ、多重化されて取り
出されたストリームを、一時蓄積した後前記出力ストリ
ームのビットクロックに同期して連続的に前記出力スト
リームとして読み出す出力バッファとを有することを特
徴とする多重化装置。
An input buffer for temporarily storing an input stream composed of one or more elementary streams obtained by compression-encoding one or more information signals by a predetermined encoding method, and Control means for generating a transport stream packet from the accumulated input stream by software, and managing the stream generation amount to multiplex and output the transport stream packet; and a clock synchronized with a bit clock of the input stream. And a timing generator that generates a null packet request when the difference between the bit clock of the output stream and the clock becomes equal to or greater than a predetermined value, and supplies a null packet request to the control unit to generate the null packet request. Insert the null packet in the port stream packet A null packet request generator to be input, and a stream generated by the control means and multiplexed and taken out is temporarily stored, and then read out continuously as the output stream in synchronization with a bit clock of the output stream. A multiplexer comprising an output buffer.
【請求項2】 前記制御手段は、ストリームを蓄積する
中間バッファと、前記入力バッファからの入力ストリー
ムをソフトウェアの制御の下に分割すると共に、それぞ
れ分割したストリームにパケットヘッダを付加して前記
トランスポートストリームパケットを生成して前記中間
バッファに蓄積し、前記ストリーム生成量を管理して前
記中間バッファから前記トランスポートストリームパケ
ットを多重化したストリームを読み出して前記出力バッ
ファへ供給すると共に、前記ヌルパケット要求発生器か
らヌルパケット要求があったときには、ソフトウェアに
より生成した前記ヌルパケットを前記中間バッファから
出力される前記多重化ストリーム中に挿入する制御部と
よりなることを特徴とする請求項1記載の多重化装置。
2. The control means according to claim 1, wherein said control means divides an input stream from said input buffer under software control, and adds a packet header to each of said divided streams to produce said transport stream. A stream packet is generated and stored in the intermediate buffer, a stream in which the transport stream packet is multiplexed is read out from the intermediate buffer by managing the stream generation amount, and the stream is supplied to the output buffer. 2. The multiplexing apparatus according to claim 1, further comprising a control unit that, when a null packet request is issued from the generator, inserts the null packet generated by software into the multiplexed stream output from the intermediate buffer. Device.
【請求項3】 前記入力ストリームは、ビデオエレメン
タリストリーム及びオーディオエレメンタリストリーム
からなり、前記制御部は、前記入力ストリームに基づい
てビデオTSパケットとオーディオTSパケットをソフ
トウェアにより生成すると共に、前記ヌルパケットと時
刻基準参照値のPCRパケットとをソフトウェアにより
生成し、生成した前記ビデオTSパケット、オーディオ
TSパケット及びPCRパケットの各々についてそのパ
ケットを仮想的に蓄積する仮想バッファの充足量が1T
Sパケット分あるかどうか監視し、仮想バッファ充足量
が1TSパケット分あるパケットについて前記中間バッ
ファを通して前記出力バッファを送出し、いずれの仮想
バッファの充足量も1TSパケット分ないときは前記ヌ
ルパケットを前記中間バッファを通して前記出力バッフ
ァへ送出することを特徴とする請求項2記載の多重化装
置。
3. The input stream includes a video elementary stream and an audio elementary stream. The control unit generates video TS packets and audio TS packets by software based on the input streams, and generates the null packets. And a PCR packet of a time reference value are generated by software, and for each of the generated video TS packet, audio TS packet, and PCR packet, the fullness of a virtual buffer for virtually storing the packet is 1T.
It monitors whether there are S packets, and sends the output buffer through the intermediate buffer for packets having a virtual buffer sufficiency of 1 TS packet. If none of the virtual buffers are satisfiable for 1 TS packet, the null packet is sent. 3. The multiplexing device according to claim 2, wherein the signal is sent to said output buffer through an intermediate buffer.
JP14197998A 1998-05-22 1998-05-22 Multiplexing device Pending JPH11341056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14197998A JPH11341056A (en) 1998-05-22 1998-05-22 Multiplexing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14197998A JPH11341056A (en) 1998-05-22 1998-05-22 Multiplexing device

Publications (1)

Publication Number Publication Date
JPH11341056A true JPH11341056A (en) 1999-12-10

Family

ID=15304583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14197998A Pending JPH11341056A (en) 1998-05-22 1998-05-22 Multiplexing device

Country Status (1)

Country Link
JP (1) JPH11341056A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609151B1 (en) 2004-09-07 2006-08-02 엘지전자 주식회사 Digital satellite broadcasting receiver and method for information processing of using the same
KR100651449B1 (en) 2004-08-27 2006-11-29 삼성전자주식회사 Digital broadcasting receiver and method therein
US7965634B2 (en) 2006-02-15 2011-06-21 Nec Viewtechnology, Ltd. Transmission rate adjustment device and method
JP2011198459A (en) * 2011-04-28 2011-10-06 Mitsubishi Electric Corp Data signal recording device and data signal reproducing device
JP2015104072A (en) * 2013-11-27 2015-06-04 株式会社リコー Communication apparatus, signal process program, and recording medium

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651449B1 (en) 2004-08-27 2006-11-29 삼성전자주식회사 Digital broadcasting receiver and method therein
KR100609151B1 (en) 2004-09-07 2006-08-02 엘지전자 주식회사 Digital satellite broadcasting receiver and method for information processing of using the same
US7965634B2 (en) 2006-02-15 2011-06-21 Nec Viewtechnology, Ltd. Transmission rate adjustment device and method
JP2011198459A (en) * 2011-04-28 2011-10-06 Mitsubishi Electric Corp Data signal recording device and data signal reproducing device
JP2015104072A (en) * 2013-11-27 2015-06-04 株式会社リコー Communication apparatus, signal process program, and recording medium

Similar Documents

Publication Publication Date Title
EP0468818B1 (en) ATM cell format conversion system
US5949795A (en) Processing asynchronous data within a set-top decoder
US6058109A (en) Combined uniform rate and burst rate transmission system
JP3330888B2 (en) Device for multiplexing and demultiplexing digital signal streams
EP0667727B1 (en) Interface device
US5398241A (en) High speed asynchronous multiplexer demultiplexer
KR20050021530A (en) Jitter compensation method for systems having wall clocks
JPH03209990A (en) Transmission/reception of digital television information and device
KR19980042154A (en) Method and apparatus for transmitting AT cell over 1394 serial data bus
US6301248B1 (en) Transport stream multiplexing apparatus capable of accommodating plurality of streams
US8547995B2 (en) High definition video/audio data over IP networks
US7466967B2 (en) Communication system
US7269225B2 (en) Serial digital signal transmission apparatus
US6272138B1 (en) Method and apparatus for reducing jitter or wander on internetworking between ATM network and PDH network
EP0868803A2 (en) Transmission system with flexible frame structure
JP2000510658A (en) Cell Aligner
KR20010102399A (en) Data communications
KR100480186B1 (en) Transmission system, transmission method, reception method, transmitter and receiver
JPH11341056A (en) Multiplexing device
EP0873019A2 (en) Device and method for transmitting digital audio and video data
JPH0846639A (en) Packetizing apparatus
US5825778A (en) VSB modulator input interfrace using simple standard
JPH11112938A (en) Image packet communication system
US5859850A (en) Elastic store circuit for composite cells switched through an ATM network
JP2713252B2 (en) Packet phase synchronization circuit