JPH11330501A - Semiconductor photodetecting element and its manufacture - Google Patents

Semiconductor photodetecting element and its manufacture

Info

Publication number
JPH11330501A
JPH11330501A JP10130442A JP13044298A JPH11330501A JP H11330501 A JPH11330501 A JP H11330501A JP 10130442 A JP10130442 A JP 10130442A JP 13044298 A JP13044298 A JP 13044298A JP H11330501 A JPH11330501 A JP H11330501A
Authority
JP
Japan
Prior art keywords
film
light receiving
sio
element layer
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10130442A
Other languages
Japanese (ja)
Inventor
Hiroshi Suzunaga
浩 鈴永
Ichiro Taguchi
一郎 田口
Katsujiro Tanzawa
勝二郎 丹沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10130442A priority Critical patent/JPH11330501A/en
Publication of JPH11330501A publication Critical patent/JPH11330501A/en
Abandoned legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the light emitting efficiency, by a method wherein a multiple reflecting film separates an element layer from a semiconductor substrate also reflecting the transmission beams transmitting semiconductor photodetecting element in the element layer on the interface between the reflecting film and the element layer, so that the reflected beams may be repeatedly entered into the semiconductor photodetecting element. SOLUTION: A multireflecting film 16 wherein SiO2 films 14 having the first refractive index and polysilicon films 15 having the second refractive index are laminated with one another is formed on a semiconductor substrate 1. This multiple reflecting film 16 insulates the semiconductor substrate 1 and an element layer 2 with each other and simultaneously almost perfectly reflects the incident beams from the incident surface 13 of photodetecting elements 3 formed on the element region so as to repeatedly enter the reflected beams into the photodetecting elements 3. Through these procedures, the incident beams can repeatedly pass through the element layer 2 even if the thickness of the element layer 2 is within the range of 10 μm-20 μm, so that photodetecting efficiency is raised up to the level equivalent to double the thickness of the element layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体受光素子に係
り、特に赤外領域において高い受光効率を示す半導体受
光素子とその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light receiving device, and more particularly to a semiconductor light receiving device having high light receiving efficiency in an infrared region and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来シリコン基板に形成する単体の受光
素子では、入射光のエネルギーをシリコン基板に高い効
率で吸収させるため、シリコン基板を十分厚くしてシリ
コン基板中で電子・正孔対を発生させ、高い受光効率を
得るように構成されていた。
2. Description of the Related Art Conventionally, in a single photodetector formed on a silicon substrate, the silicon substrate is made sufficiently thick to generate electron-hole pairs in the silicon substrate so that the energy of incident light can be absorbed by the silicon substrate with high efficiency. To obtain high light receiving efficiency.

【0003】しかし、例えばアレイ状の受光素子をシリ
コン基板上に配列したり、受光素子と光信号増幅用トラ
ンジスタとを同一基板上に集積化して光集積回路を形成
しようとすれば、素子分離技術の導入が不可欠となる。
However, for example, when an array of light receiving elements is arranged on a silicon substrate or an optical integrated circuit is formed by integrating a light receiving element and a transistor for amplifying an optical signal on the same substrate, an element isolation technique is required. The introduction of is indispensable.

【0004】通常、集積回路の素子分離法として、形成
の容易なp−n接合分離が多く用いられる。しかし、光
集積回路の場合には、素子分離用のp−n接合に光が入
射すれば逆バイアスされたp−n接合が光伝導性を示す
ため、素子分離の役割を果たすことができない。従っ
て、光集積回路の素子分離には、SiO2 等の絶縁膜で
シリコン基板上の素子領域を取り囲む誘電体分離法を用
いる必要があった。
Usually, a pn junction isolation which is easy to form is often used as an element isolation method for an integrated circuit. However, in the case of an optical integrated circuit, if light enters the pn junction for element isolation, the reverse-biased pn junction exhibits photoconductivity, and thus cannot play the role of element isolation. Therefore, for element isolation of an optical integrated circuit, it was necessary to use a dielectric isolation method that surrounds an element region on a silicon substrate with an insulating film such as SiO 2 .

【0005】近年シリコンウエハ接着技術が開発され、
SiO2 膜を介してシリコン基板を相互に接着すること
が可能となり、このシリコンウエハ接着技術とトレンチ
やV溝に誘電体膜を埋め込む誘電体分離法とを組み合わ
せて、素子領域を島状に絶縁分離する方法が開発されて
いる。
In recent years, silicon wafer bonding technology has been developed,
The silicon substrates can be bonded to each other via the SiO 2 film. The silicon wafer bonding technology and the dielectric separation method of embedding the dielectric film in the trench or V-groove are used to insulate the element region into islands. Separation methods have been developed.

【0006】しかし、この方法では加工技術上の問題か
ら、トレンチやV溝の深さに一定の制約があるため素子
層の厚さを十分に厚くすることができず、誘電体分離が
可能な素子層の厚さは高々10μm〜20μmの範囲に
限定されていた。
However, in this method, the depth of the trench or the V-shaped groove has a certain limitation due to a problem in processing technology, so that the thickness of the element layer cannot be made sufficiently large, and dielectric isolation is possible. The thickness of the element layer was limited to a range of at most 10 μm to 20 μm.

【0007】図6は従来のシリコンウエハ接着技術を用
いた光集積回路用の半導体受光素子の断面図である。図
6に示す半導体受光素子は、シリコン基板1、素子を形
成する素子層2、この素子層に受光素子を形成するため
の素子領域3、受光信号の増幅用トランジスタを形成す
る素子領域4からなっている。以下3、4を素子領域と
総称する。
FIG. 6 is a sectional view of a semiconductor light receiving element for an optical integrated circuit using a conventional silicon wafer bonding technique. The semiconductor light receiving element shown in FIG. 6 includes a silicon substrate 1, an element layer 2 for forming an element, an element region 3 for forming a light receiving element on this element layer, and an element region 4 for forming a transistor for amplifying a light receiving signal. ing. Hereinafter, 3 and 4 are collectively referred to as an element region.

【0008】素子領域3、4の間の誘電体分離領域5
は、誘電体としてSiO2 膜7等を介して、ポリシリコ
ン6をV溝に埋め込むことにより形成される。この誘電
体分離は必ずしもV溝を用いる必要はなく、トレンチ等
を形成し、ここにSiO2 等の誘電体を埋め込む方法を
用いても良い。
The dielectric isolation region 5 between the element regions 3 and 4
Is formed by embedding polysilicon 6 in a V groove via a SiO 2 film 7 or the like as a dielectric. In this dielectric separation, it is not always necessary to use a V-groove, but a method of forming a trench or the like and embedding a dielectric such as SiO 2 therein may be used.

【0009】受光素子は素子層2のn- 層8、p型層
9、n側のコンタクトをとるためのn+ 層10を用いて
形成される。9、8及び10からなるp−n- −n+
造がpin型の受光素子を構成する。なお、トランジス
タを形成する素子領域4においては、n+ 層10は、エ
ミッタ拡散層及びコレクタのコンタクト層として用いら
れ、p型層9はベース領域、n- 型層8はコレクタ領域
として、それぞれ用いられる。
The light receiving element is formed by using the n layer 8, the p type layer 9 of the element layer 2, and the n + layer 10 for making a contact on the n side. The pn −n + structure including 9, 8, and 10 constitutes a pin type light receiving element. In the element region 4 where the transistor is formed, the n + layer 10 is used as a contact layer for the emitter diffusion layer and the collector, the p-type layer 9 is used as a base region, and the n -type layer 8 is used as a collector region. Can be

【0010】11は受光素子及びトランジスタの電極、
12はこれらの電極とこれを接続する配線を覆うパツシ
ベーション膜である。なお、パッシベーション膜は、受
光面13において反射防止膜としての役割を兼ねること
ができる。
11 is a light receiving element and an electrode of a transistor,
Reference numeral 12 denotes a passivation film that covers these electrodes and the wiring connecting them. Note that the passivation film can also serve as an antireflection film on the light receiving surface 13.

【0011】図6に示す従来の光集積回路では、シリコ
ン基板1と素子層2とをSiO2 膜14等の誘電体膜介
して接着し、接着後は通常の誘電体分離を用いた製造工
程をそのまま適用して素子層2の素子領域3、4に、そ
れぞれ受光素子やトランジスタを形成する。
In the conventional optical integrated circuit shown in FIG. 6, the silicon substrate 1 and the element layer 2 are bonded via a dielectric film such as a SiO 2 film 14, and after the bonding, a manufacturing process using a normal dielectric separation is performed. Is applied as it is to form light receiving elements and transistors in the element regions 3 and 4 of the element layer 2, respectively.

【0012】前述したように、このとき、素子層の厚さ
は誘電体分離上の制約から10μm〜20μmの範囲に
限定されので、シリコンによる光吸収係数が比較的小さ
い赤外領域では、受光面13から入射した光は素子層2
で十分吸収されずにSiO2膜14を透過し、厚いシリ
コン基板1で吸収されて電子・正孔対を発生する。
As described above, at this time, the thickness of the element layer is limited to the range of 10 μm to 20 μm due to the restriction on the dielectric isolation. 13 enters the element layer 2
Are not sufficiently absorbed, and pass through the SiO 2 film 14, and are absorbed by the thick silicon substrate 1 to generate electron-hole pairs.

【0013】このようにシリコン基板1で発生した電子
・正孔対はSiO2 膜14で遮断され、受光素子に到達
することができないので電気エネルギーに変換されるこ
となく消滅する。従って、受光素子の受光効率を高める
ためには素子層を厚くして、素子層の光吸収率を増加し
なければならない。
The electron-hole pairs generated in the silicon substrate 1 are blocked by the SiO 2 film 14 and cannot reach the light receiving element, so that they disappear without being converted into electric energy. Therefore, in order to increase the light receiving efficiency of the light receiving element, it is necessary to increase the thickness of the element layer and increase the light absorption of the element layer.

【0014】ここで図7を用いて、シリコンの光吸収の
波長依存性を検討する。図の横軸はシリコンの表面から
の深さ、縦軸はシリコンの光吸収率、図の下部に示す各
曲線のパラメータは光の波長である。可視領域の波長6
60nmでは、厚さ10μm以上のシリコンの吸収率が
95%をこえるので、厚さ10μm〜20μmの素子層
に形成された受光素子は高い受光効率を示すが、波長9
50nm以上の赤外領域では、厚さ10μmの素子層で
は十分な光吸収が得られないことがわかる。
Here, the wavelength dependence of the light absorption of silicon will be discussed with reference to FIG. The horizontal axis in the figure is the depth from the surface of silicon, the vertical axis is the light absorptivity of silicon, and the parameter of each curve shown in the lower part of the figure is the wavelength of light. Visible wavelength 6
At 60 nm, the absorptance of silicon having a thickness of 10 μm or more exceeds 95%, so that the light-receiving element formed in the element layer having a thickness of 10 μm to 20 μm exhibits high light-receiving efficiency, but has a wavelength of 9 μm.
It can be seen that in the infrared region of 50 nm or more, sufficient light absorption cannot be obtained with an element layer having a thickness of 10 μm.

【0015】例えば赤外領域の代表的な赤外発光素子と
して、波長940nmにおいて高い発光効率を示すGa
As発光素子を光源とする場合には、素子層の厚さを2
0μmまで厚くしてもシリコンによる光の吸収率は30
%程度であり、入射光の大部分はSiO2 膜14を透過
してシリコン基板1に吸収され、受光素子の受光効率が
大幅に低下することを図7から知ることができる。
For example, as a typical infrared light emitting device in the infrared region, Ga which exhibits high luminous efficiency at a wavelength of 940 nm is used.
When an As light emitting element is used as a light source, the thickness of the element layer is 2
Even if the thickness is increased to 0 μm, the light absorption rate by silicon is 30
FIG. 7 shows that most of the incident light is transmitted through the SiO 2 film 14 and absorbed by the silicon substrate 1, and the light receiving efficiency of the light receiving element is greatly reduced.

【0016】[0016]

【発明が解決しようとする課題】上記したように、シリ
コンウエハ接着技術を用いた従来の受光素子では、V溝
やトレンチに誘電体を埋め込む誘電体分離法で素子領域
を互いに分離するため、素子層の厚さを10μm〜20
μm程度に薄くしなければならず、従って、赤外領域に
おいて受光効率がいちじるしく低下するという問題があ
った。
As described above, in the conventional light receiving device using the silicon wafer bonding technique, the device regions are separated from each other by a dielectric isolation method in which a dielectric is buried in a V-groove or a trench. Layer thickness of 10 μm to 20
There is a problem that the light receiving efficiency must be significantly reduced in the infrared region.

【0017】本発明は上記の問題点を解決すべくなされ
たもので、素子層の厚さが10μm〜20μmの範囲で
あっても、赤外領域において十分に高い発光効率を示す
受光素子を提供することを目的とする。
The present invention has been made to solve the above problems, and provides a light-receiving element which exhibits sufficiently high luminous efficiency in the infrared region even when the thickness of the element layer is in the range of 10 μm to 20 μm. The purpose is to do.

【0018】[0018]

【課題を解決するための手段】本発明の半導体受光素子
は、半導体基板上の素子層に形成された半導体受光素子
において、前記素子層は半導体基板との界面に第1の屈
折率を有する膜と第2の屈折率を有する膜とが交互に積
層された多重反射膜を備え、この多重反射膜は前記素子
層と半導体基板とを絶縁分離し、かつ、前記素子層に形
成された半導体受光素子を透過した透過光を前記界面で
反射し、この反射光を再度前記半導体受光素子に入射す
ることを特徴とする。
According to the present invention, there is provided a semiconductor light receiving element formed on an element layer on a semiconductor substrate, wherein the element layer has a first refractive index at an interface with the semiconductor substrate. And a multi-reflection film in which a film having a second refractive index is alternately laminated. The multi-reflection film insulates and separates the element layer and the semiconductor substrate, and forms a semiconductor light-receiving layer formed on the element layer. Light transmitted through the element is reflected at the interface, and the reflected light is incident on the semiconductor light receiving element again.

【0019】また本発明の半導体受光素子は、前記素子
層が半導体基板上において相互に誘電体膜により分離さ
れた複数の素子領域を備え、この複数の素子領域は半導
体基板との界面に第1の屈折率を有する膜と第2の屈折
率を有する膜とが交互に積層された多重反射膜をさらに
備え、前記多重反射膜は前記素子領域と半導体基板とを
それぞれ絶縁分離し、かつ、素子領域に形成された前記
半導体受光素子を透過した透過光を前記界面で反射し、
この反射光を再度前記半導体受光素子に入射することを
特徴とする。
Further, the semiconductor light receiving element of the present invention includes a plurality of element regions in which the element layers are separated from each other by a dielectric film on a semiconductor substrate, and the plurality of element regions are provided at an interface with the semiconductor substrate. A multi-reflection film in which a film having a refractive index of 2 and a film having a second refractive index are alternately stacked, wherein the multi-reflection film insulates and separates the element region and the semiconductor substrate from each other, and Reflecting the transmitted light transmitted through the semiconductor light receiving element formed in the region at the interface,
The reflected light is incident on the semiconductor light receiving element again.

【0020】好ましくは前記素子領域を相互に分離する
誘電体膜は、第1の屈折率を有する膜と第2の屈折率を
有する膜とが交互に積層された多重反射膜からなること
を特徴とする。
Preferably, the dielectric film separating the element regions from each other is a multiple reflection film in which films having a first refractive index and films having a second refractive index are alternately laminated. And

【0021】さらに好ましくは第1の屈折率を有する膜
は多結晶半導体からなり、第2の屈折率を有する膜は誘
電体からなることを特徴とする。さらに好ましくは前記
多結晶半導体は、シリコン及びゲルマニウムのいずれか
1つからなり、前記誘電体は、SiO2 、Si34
SiOx (1≦x≦2)、SiNx (1≦x≦1)、S
iOxy (1≦x+y≦2)、PSG、BSG、BP
SG、Al23 、AlN、(Ba,Sr)TiO3
TiO2 、Ta23 のいずれか1つからなることを特
徴とする。
More preferably, the film having the first refractive index is made of a polycrystalline semiconductor, and the film having the second refractive index is made of a dielectric. More preferably, the polycrystalline semiconductor is made of any one of silicon and germanium, and the dielectric is made of SiO 2 , Si 3 N 4 ,
SiO x (1 ≦ x ≦ 2), SiN x (1 ≦ x ≦ 1), S
iO x N y (1 ≦ x + y ≦ 2), PSG, BSG, BP
SG, Al 2 O 3 , AlN, (Ba, Sr) TiO 3 ,
It is characterized by being made of any one of TiO 2 and Ta 2 O 3 .

【0022】また好ましくは第1、第2の屈折率を有す
る膜は、それぞれSiO2 、Si34 、SiOx (1
≦x≦2)、SiNx (1≦x≦1)、SiOxy
(1≦x+y≦2)、PSG、BSG、BPSG、Al
23 、AlN、(Ba,Sr)TiO3 、TiO2
Ta23 のいずれか1つの材料からなり、かつ、前記
第2の屈折率を有する膜は、前記第1の屈折率を有する
膜とは異なる材料からなることを特徴とする。
Preferably, the films having the first and second refractive indices are SiO 2 , Si 3 N 4 , SiO x (1
≦ x ≦ 2), SiN x (1 ≦ x ≦ 1), SiO x N y
(1 ≦ x + y ≦ 2), PSG, BSG, BPSG, Al
2 O 3 , AlN, (Ba, Sr) TiO 3 , TiO 2 ,
The film made of any one of Ta 2 O 3 and having the second refractive index is made of a material different from the film having the first refractive index.

【0023】本発明の半導体受光素子の製造方法は、第
1のシリコン基板の一方の主面にSiO2 膜と多結晶シ
リコン膜とを交互に積層することにより多重反射膜を形
成し、第2のシリコン基板の一方の主面と前記多重反射
膜の最終膜をなす前記SiO2 膜又は前記多結晶シリコ
ン膜の表面とを清浄な空気中で接合し、この接合を熱処
理することにより接合強度を大とし、前記工程を経た第
2のシリコン基板の他方の主面を一定の厚さだけ除去
し、さらに表面研磨することにより所定の厚さの素子層
とする工程を含むことを特徴とする。
According to the method of manufacturing a semiconductor light receiving element of the present invention, a multiple reflection film is formed by alternately laminating an SiO 2 film and a polycrystalline silicon film on one main surface of a first silicon substrate. One principal surface of the silicon substrate and the surface of the SiO 2 film or the polycrystalline silicon film which is the final film of the multiple reflection film are joined in clean air, and the joining strength is increased by heat treatment of the joining. The method is characterized by including a step of removing the other main surface of the second silicon substrate having undergone the above process by a predetermined thickness, and further polishing the surface to form an element layer having a predetermined thickness.

【0024】また本発明の半導体受光素子の製造方法
は、第1のシリコン基板の一方の主面にSiO2 膜と多
結晶シリコン膜とを交互に積層することにより多重反射
膜を形成し、前記多重反射膜の最終膜をなす前記多結晶
シリコン膜の表面を表面研磨し、第2のシリコン基板の
一方の主面と前記多結晶シリコン膜の表面とを清浄な空
気中で接合し、この接合を熱処理することにより接合強
度を大とし、前記工程を経た第2のシリコン基板の他方
の主面を一定の厚さだけ除去し、さらに表面研磨するこ
とにより所定の厚さの素子層とする工程を含むことを特
徴とする。
Further, in the method of manufacturing a semiconductor light receiving element according to the present invention, the multiple reflection film is formed by alternately laminating an SiO 2 film and a polycrystalline silicon film on one main surface of the first silicon substrate. The surface of the polycrystalline silicon film, which is the final film of the multiple reflection film, is polished, and one main surface of a second silicon substrate and the surface of the polycrystalline silicon film are joined in clean air. Heat treatment to increase the bonding strength, remove the other main surface of the second silicon substrate having undergone the above process by a predetermined thickness, and further polish the surface to form an element layer of a predetermined thickness. It is characterized by including.

【0025】また本発明の半導体受光素子の製造方法
は、第1のシリコン基板の一方の主面にSiO2 膜と多
結晶シリコン膜とを交互に積層することにより第1の多
重反射膜を形成し、第2のシリコン基板の一方の主面に
SiO2 膜と多結晶シリコン膜とを交互に積層すること
により第2の多重反射膜を形成し、前記第1の多重反射
膜の最終膜をSiO2 膜とし、前記第2の多重反射膜の
最終膜を多結晶シリコン膜とし、前記SiO2 膜の表面
と前記多結晶シリコン膜の表面とを清浄な空気中で接合
し、この接合を熱処理することにより接合強度を大と
し、前記工程を経た第1又は第2のシリコン基板の他方
の主面を一定の厚さだけ除去し、さらに表面研磨するこ
とにより所定の厚さの素子層とする工程を含むことを特
徴とする。好ましくは前記最終膜をなす多結晶シリコン
膜の表面は、表面研磨されたことを特徴とする。
In the method of manufacturing a semiconductor light receiving element according to the present invention, a first multiple reflection film is formed by alternately stacking a SiO 2 film and a polycrystalline silicon film on one main surface of a first silicon substrate. Then, a second multiple reflection film is formed by alternately stacking a SiO 2 film and a polycrystalline silicon film on one main surface of the second silicon substrate, and a final film of the first multiple reflection film is formed. An SiO 2 film; a polycrystalline silicon film as a final film of the second multiple reflection film; joining a surface of the SiO 2 film and a surface of the polycrystalline silicon film in clean air; By doing so, the bonding strength is increased, the other main surface of the first or second silicon substrate that has undergone the above process is removed by a certain thickness, and the surface is further polished to obtain an element layer having a predetermined thickness. It is characterized by including a step. Preferably, the surface of the polycrystalline silicon film forming the final film is polished.

【0026】[0026]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は、本発明の第1の実
施の形態に係るシリコン受光素子の構造を示す図であ
る。なお、図6と対応する部分には同一の参照番号を付
し、詳細な説明を省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a view showing the structure of the silicon light receiving element according to the first embodiment of the present invention. Parts corresponding to those in FIG. 6 are denoted by the same reference numerals, and detailed description is omitted.

【0027】従来構造との相違点は、シリコン基板1と
素子層2との間に、SiO2 膜14とポリシリコン膜1
5とを交互に積層した多重反射膜16が形成されること
である。ここでポリシリコン膜15は、自由電子または
正孔による光の吸収を回避するため不純物を添加しない
ことが望ましい。
The difference from the conventional structure is that the SiO 2 film 14 and the polysilicon film 1 are provided between the silicon substrate 1 and the element layer 2.
5 are alternately stacked to form a multiple reflection film 16. Here, it is desirable that no impurity be added to the polysilicon film 15 in order to avoid light absorption by free electrons or holes.

【0028】このように、受光素子を形成する素子層2
とシリコン基板1との間に多重反射膜16を形成し、受
光面13からの入射光の波長に対して、SiO2 膜14
とポリシリコン膜15の厚さを最適化すれば、素子層2
を透過する入射光を多重反射膜16でほぼ100%反射
させることが可能になる。多重反射膜16に対して光を
垂直に入射する場合、多重反射膜の反射率R2N+1は次の
式(1)で与えられる。
As described above, the element layer 2 forming the light receiving element
A multi-reflection film 16 is formed between the silicon substrate 1 and the SiO 2 film 14 with respect to the wavelength of the incident light from the light receiving surface 13.
If the thickness of the polysilicon film 15 is optimized, the element layer 2
Can be reflected almost 100% by the multiple reflection film 16. When light is perpendicularly incident on the multiple reflection film 16, the reflectance R 2N + 1 of the multiple reflection film is given by the following equation (1).

【0029】[0029]

【数1】 (Equation 1)

【0030】ここでNはSiO2 とポリシリコンからな
る2重膜の繰り返し数、n1 は素子層2をなすシリコン
の屈折率、n2 、n3 はそれぞれSiO2 膜14、ポリ
シリコン膜15の屈折率、nl はシリコン基板1の屈折
率である。
Here, N is the number of repetitions of a double film made of SiO 2 and polysilicon, n 1 is the refractive index of silicon forming the element layer 2, and n 2 and n 3 are SiO 2 film 14 and polysilicon film 15, respectively. And n l is the refractive index of the silicon substrate 1.

【0031】n1 と、nl の厚さをそれぞれ無限大と
し、n2 、n3 、の厚さをd2 、d3、また空気中にお
ける入射光の波長をλ0 とすれば、n2 ・d2 =n3
3 =λ0 /4の関係が成り立つようにSiO2 膜14
とポリシリコン膜15の膜厚がそれぞれ設定される。式
(1)の結果から、反射率R2N+1はNが大きいほど、ま
た多重反射膜を構成する2重膜の屈折率比n2 /n3 が
小さいほど100%に近付くことがわかる。
If the thicknesses of n 1 and n l are infinite, the thicknesses of n 2 and n 3 are d 2 and d 3 , and the wavelength of incident light in air is λ 0 , then n 2 · d 2 = n 3 ·
d 3 = SiO like relationship lambda 0/4 holds 2 film 14
And the thickness of the polysilicon film 15 are set respectively. From the result of equation (1), it is understood that the reflectance R 2N + 1 approaches 100% as N increases and the refractive index ratio n 2 / n 3 of the double film constituting the multiple reflection film decreases.

【0032】SiO2 膜14とポリシリコン膜15から
なる多重反射膜16について、繰り返し数Nと反射率R
2N+1との関係を求めた結果を図2に示す。例えばSiO
2 膜3層とポリシリコン膜2層の計5層で層の厚さを最
適化すれば、90%以上の反射率が得られる。なお、N
=2、すなわちSiO2 とポリシリコンとが各2層では
反射率は90%に達しないが、SiO2 膜を3層とすれ
ば反射率は90%以上になる。
For the multiple reflection film 16 composed of the SiO 2 film 14 and the polysilicon film 15, the number of repetitions N and the reflectance R
FIG. 2 shows the result of obtaining the relationship with 2N + 1 . For example, SiO
If the thickness of the layers is optimized by a total of five layers of three layers of two films and two layers of polysilicon films, a reflectance of 90% or more can be obtained. Note that N
= 2, that is, the reflectivity does not reach 90% with two layers of SiO 2 and polysilicon, but the reflectivity becomes 90% or more with three layers of SiO 2 film.

【0033】図6に示したように、従来のシリコンウエ
ハ接着技術を用いた受光素子では、SiO2 膜14は単
に素子層2とシリコン基板1とを絶縁するために設けた
ものであったため、受光面13から素子層を透過した透
過光は、さらにSiO2 膜14を透過してシリコン基板
1で吸収され、SiO2 膜14による反射は無視し得る
ほど小さかった。
As shown in FIG. 6, in the conventional light receiving element using the silicon wafer bonding technique, the SiO 2 film 14 is provided merely to insulate the element layer 2 and the silicon substrate 1 from each other. The transmitted light transmitted through the element layer from the light receiving surface 13 was further transmitted through the SiO 2 film 14 and absorbed by the silicon substrate 1, and the reflection by the SiO 2 film 14 was negligibly small.

【0034】本第1の実施の形態に示すように、従来1
層のSiO2 膜14からなる絶縁膜を、図1に示すよう
に、3層のSiO2 膜と2層のポリシリコン膜を交互に
積層した多重反射膜16に置き換えれば、多重反射膜1
6の反射率を90%以上にできることは、予想されない
大きな効果ということができる。
As shown in the first embodiment, the conventional
As shown in FIG. 1, the insulating film composed of the SiO 2 film 14 is replaced with a multiple reflecting film 16 in which three SiO 2 films and two polysilicon films are alternately laminated.
The fact that the reflectance of No. 6 can be made 90% or more can be said to be an unexpectedly large effect.

【0035】なお、SiO2 膜とポシリコン膜とを積層
する工程は、半導体集積回路の製造工程において十分な
実績があり、工程上何等の問題も含まれないことが大き
な利点であるといえる。
It should be noted that the step of laminating the SiO 2 film and the polysilicon film has a sufficient track record in the process of manufacturing a semiconductor integrated circuit, and is a great advantage in that it does not involve any problems in the steps.

【0036】このようにすれば、入射面13から受光素
子に入射し、素子層2を透過した透過光は、多重反射膜
16でほぼ完全に反射され、再度素子層2を通過するこ
とになるので、実効的に素子層の厚さdが2dになった
のと同等の受光効率の改善効果を生じる。
With this configuration, the transmitted light that enters the light receiving element from the incident surface 13 and passes through the element layer 2 is almost completely reflected by the multiple reflection film 16 and passes through the element layer 2 again. Therefore, the same effect of improving the light receiving efficiency as when the thickness d of the element layer becomes 2d is produced.

【0037】また、受光効率の向上が光の反射によるた
め、単に素子層の厚さを2倍した効果があるばかりでな
く、反射光による電子・正孔対の発生は、厚さが2倍の
素子層に入射した場合に比べて、より受光素子の空乏層
近傍で行われるため、電子・正孔対の空乏層への拡散に
要する時間を大幅に短縮することができる。
Further, since the improvement in the light receiving efficiency is due to the reflection of light, not only the effect of simply doubling the thickness of the element layer, but also the generation of electron-hole pairs due to reflected light is doubled. Since the irradiation is performed near the depletion layer of the light receiving element as compared with the case where light is incident on the element layer, the time required for diffusion of electron / hole pairs into the depletion layer can be greatly reduced.

【0038】すなわち、本発明の多重反射膜16をシリ
コン基板1と素子層2との間に介在させることにより、
集積化されたシリコン受光素子の受光効率の向上と動作
速度の向上とが同時に達成されることが極めて注目され
る。
That is, by interposing the multiple reflection film 16 of the present invention between the silicon substrate 1 and the element layer 2,
It is extremely noticeable that the improvement of the light receiving efficiency and the operation speed of the integrated silicon light receiving element are simultaneously achieved.

【0039】受光効率の向上について、例えば波長94
0nmのGaAs赤外発光素子を光源とするとき、素子
層の厚さが20μmの場合、実効的には往復40μmの
シリコンの光吸収効果を受けることになるので、素子層
2における入射光の吸収率を70%程度にまで向上する
ことができる。すなわち、従来に比べて受光効率を極め
て容易に2倍以上にすることができる。
With respect to the improvement of the light receiving efficiency, for example, the wavelength 94
When a GaAs infrared light emitting device of 0 nm is used as a light source, when the thickness of the element layer is 20 μm, the light is effectively absorbed by the light of the reciprocating 40 μm silicon. Rate can be improved to about 70%. That is, the light receiving efficiency can be extremely easily doubled or more as compared with the related art.

【0040】上記したように、このとき受光素子の動作
速度も大幅に向上するため、本発明の多重反射膜16を
シリコン基板1と素子層2との間に用いれば、受光素子
と増幅用トランジスタを含む光集積回路の受光系の利得
帯域幅積を大幅に向上することができる。
As described above, at this time, the operation speed of the light receiving element is greatly improved. Therefore, if the multiple reflection film 16 of the present invention is used between the silicon substrate 1 and the element layer 2, the light receiving element and the amplifying transistor Can greatly improve the gain bandwidth product of the light receiving system of the optical integrated circuit including:

【0041】また、波長880nmのGaAlAs発光
素子を光源として用いる場合、図6に示す従来構造のシ
リコンウエハ張り合わせ技術を用いた受光素子の吸収率
は、素子層2の厚さが20μmの場合約60%であった
が、図1に示す本発明の多重反射膜16を具備する受光
素子の構造を用いれば、光吸収率を90%程度に向上す
ることができる。
When a GaAlAs light emitting device having a wavelength of 880 nm is used as a light source, the absorptance of the light receiving device using the conventional silicon wafer bonding technique shown in FIG. 6 is about 60 when the thickness of the device layer 2 is 20 μm. However, if the structure of the light receiving element having the multiple reflection film 16 of the present invention shown in FIG. 1 is used, the light absorptance can be improved to about 90%.

【0042】次に図3を用いて、本発明の第2の実施の
形態のシリコン受光素子の製造方法について説明する。
本発明の受光素子の構造では、シリコン基板1と素子層
2とを多重反射膜16を介して接着することに特徴があ
り、良好な接着がなされた後は従来のV溝又はトレンチ
等を用いた誘電体分離工程をそのまま用いることができ
るので、以下の実施の形態においてはこの接着工程のみ
に着目して詳細に説明する。
Next, a method of manufacturing a silicon photodetector according to a second embodiment of the present invention will be described with reference to FIG.
The structure of the light receiving element of the present invention is characterized in that the silicon substrate 1 and the element layer 2 are bonded through the multiple reflection film 16, and after the good bonding is performed, the conventional V-groove or trench is used. Since the existing dielectric separation step can be used as it is, the following embodiment will be described in detail focusing on this bonding step alone.

【0043】図3(a)に示すように、シリコン基板1
の上に、熱酸化によるSiO2 膜14と、CVD (Chem
ical Vapor Deposition)法によるポリシリコン膜15と
を交互に堆積する。先にのべたように、このときの膜の
厚さは受光素子の使用波長範囲で異なり、膜厚と屈折率
との積が、それぞれ空気中における光の波長の1/4に
なるように設定される。
As shown in FIG. 3A, the silicon substrate 1
SiO 2 film 14 by thermal oxidation and CVD (Chem
ical vapor deposition) and a polysilicon film 15 are alternately deposited. As mentioned earlier, the thickness of the film at this time differs depending on the wavelength range of use of the light receiving element, and the product of the film thickness and the refractive index is set so that each product is 1/4 of the wavelength of light in air. Is done.

【0044】膜の成長法として、膜厚の制御性の高いM
OCVD(Metal-Organic ChemicalVapor Deposition)
法やMBE(Molecular Beam Epitaxy)法を用いればさら
に良好な結果が得られることはいうまでもない。
As a method of growing a film, M having high controllability of film thickness is used.
OCVD (Metal-Organic Chemical Vapor Deposition)
Needless to say, better results can be obtained by using the MBE (Molecular Beam Epitaxy) method or the MBE method.

【0045】シリコン基板1の上にSiO2 膜14を成
長する際、シリコン基板1の表面を洗浄することが望ま
しいが、単に量産工程用のシリコンウエハとして通常仕
様で購入したウエハの研磨面をそのまま用いれば良好な
結果が得られる。
When growing the SiO 2 film 14 on the silicon substrate 1, it is desirable to clean the surface of the silicon substrate 1. However, the polished surface of a wafer purchased in a normal specification as a silicon wafer for a mass production process is simply used as it is. Good results can be obtained if used.

【0046】図3(a)に示す素子層2は接着前のシリ
コンウエハであって、シリコン基板1と同一仕様のウエ
ハの研磨面2aを備えている。、前記の工程で形成され
た最終のSiO2 膜14のSiO2 接着面14aと素子
層2の研磨面2aとを対向させて接合する。このとき、
接合面となる素子層2の研磨面2aは疎水性のエッチン
グ液で、基板1の上の前記SiO2 膜14の接着面14
aは親水性のエッチング液で洗浄すれば良好な結果が得
られる。
The element layer 2 shown in FIG. 3A is a silicon wafer before bonding and has a polished surface 2a of a wafer having the same specifications as the silicon substrate 1. Then, the SiO 2 bonding surface 14 a of the final SiO 2 film 14 formed in the above step and the polished surface 2 a of the element layer 2 are joined to face each other. At this time,
The polished surface 2a of the element layer 2 serving as a bonding surface is a hydrophobic etching solution, and the bonding surface 14a of the SiO 2 film 14 on the substrate 1 is used.
Good results can be obtained if a is washed with a hydrophilic etching solution.

【0047】図3(b)に示すように、クラス10以下
の清浄な環境下でシリコン基板1と素子層2となるシリ
コンウエハとを接合する。ここでクラス10以下とは、
1ft3 における0.5μm以下のごみの数が10ケ以
下の清浄度のことであり、通常のセミクリーンルーム中
に置かれたクリーンベンチ内で作業すれば良好な結果が
得られる。なお、ここで接合とは、特に圧力を加えるこ
となく互いの接合面を単に密着させることをいう。
As shown in FIG. 3B, the silicon substrate 1 and the silicon wafer to be the element layer 2 are joined in a clean environment of class 10 or less. Here, class 10 or less means
The number of debris of 0.5 μm or less at 1 ft 3 is a cleanliness of 10 or less, and good results can be obtained by working in a clean bench placed in a normal semi-clean room. Here, the term “joining” refers to simply bringing the joining surfaces into close contact with each other without particularly applying pressure.

【0048】多重反射膜16を介してシリコン基板1と
素子層2となるシリコンウエハとを接合した後、接着強
度を大とするため酸化性の雰囲気中で800℃〜110
0℃の温度で1時間以上熱処理する。ここで酸化性の雰
囲気とは、酸素と窒素の混合ガスや、酸素中にわずかに
水素を混合した水素燃焼酸化雰囲気をいう。
After bonding the silicon substrate 1 and the silicon wafer serving as the element layer 2 via the multiple reflection film 16, the bonding is performed at 800 ° C. to 110 ° C. in an oxidizing atmosphere to increase the bonding strength.
Heat treatment at a temperature of 0 ° C. for 1 hour or more. Here, the oxidizing atmosphere refers to a mixed gas of oxygen and nitrogen, or a hydrogen-burning oxidizing atmosphere in which hydrogen is slightly mixed in oxygen.

【0049】酸化性の雰囲気を用いれば、シリコン基板
1と素子層2との接着面の反対側の表面にそれぞれSi
2 膜14bが形成されるので、熱処理中に各ウエハの
表と裏に生じる応力がバランスされ、大型ウエハを用い
る場合でもウエハの反りを大幅に低減することができ
る。
If an oxidizing atmosphere is used, the surface opposite to the bonding surface between the silicon substrate 1 and the element layer 2 is
Since the O 2 film 14b is formed, the stress generated on the front and back of each wafer during the heat treatment is balanced, and the warpage of the wafer can be significantly reduced even when a large wafer is used.

【0050】このようにして接着された図3(b)に示
す接着状態は極めて強固であるため、素子層2となるシ
リコンウエハの不要な厚さ部分を、クラインダーを用い
てグラインダーの削り面17まで容易に削り落とすこと
が可能である。
Since the bonding state shown in FIG. 3B thus bonded is extremely strong, an unnecessary thickness portion of the silicon wafer serving as the element layer 2 is cut by a grinder using a grinder. It is possible to easily scrape down to 17.

【0051】グライダーの削り面17には、多くの傷や
欠陥が含まれ、その表面に半導体素子を形成することが
できないので、さらにCMP研磨(Chemical-Mechanical
Polishing) を行ってCMP研磨面18まで除去する。
このようにして、シリコン基板1の上の多重反射膜16
の上に、厚さ10μm〜20μmの素子層2が形成され
る。
The cut surface 17 of the glider contains many scratches and defects, and a semiconductor element cannot be formed on the surface. Therefore, the surface is further subjected to CMP (Chemical-Mechanical).
Polishing) to remove up to the CMP polished surface 18.
Thus, the multiple reflection film 16 on the silicon substrate 1
An element layer 2 having a thickness of 10 μm to 20 μm is formed thereon.

【0052】引き続き、素子層2に誘電体分離領域5を
形成し、光受光素子と光信号増幅用のトランジスを形成
する工程は、通常の誘電体分離技術による半導体集積回
路の製造工程をそのまま用いて実施することができる。
Subsequently, in the process of forming the dielectric isolation region 5 in the element layer 2 and forming the light receiving element and the transistor for amplifying the optical signal, the manufacturing process of the semiconductor integrated circuit by the ordinary dielectric isolation technology is used as it is. Can be implemented.

【0053】次に図4を用いて本発明の本発明の第3の
実施の形態のシリコン受光素子の製造方法について説明
する。第3の実施の形態では、シリコン基板上に形成さ
れた多重反射膜の最上層を厚いポリシリコン膜とし、こ
の厚いポリシリコン膜と素子層とを張り合わせることに
特徴がある。
Next, a method for manufacturing a silicon photodetector according to a third embodiment of the present invention will be described with reference to FIG. The third embodiment is characterized in that the uppermost layer of the multiple reflection film formed on the silicon substrate is a thick polysilicon film, and the thick polysilicon film and the element layer are bonded.

【0054】すなわち、シリコン基板1の上に第1の実
施の形態と同様に3層のSiO2 膜14と2層のポリシ
リコン膜15からなる多重反射膜16を形成する。引き
続き、ポリシリコン膜15よりも厚い最終層のポリシシ
リコン膜19を形成する。
That is, a multiple reflection film 16 composed of a three-layer SiO 2 film 14 and a two-layer polysilicon film 15 is formed on the silicon substrate 1 as in the first embodiment. Subsequently, a polysilicon film 19 as a final layer thicker than the polysilicon film 15 is formed.

【0055】CVD法を用いてポリシリコン膜を形成す
れば、通常多結晶化の過程で表面の平滑性が失われ、極
めて微細な凹凸面(曇り面)となり易い。このような微
細な凹凸を含むポリシリコン膜15とSiO2 膜14と
を積層すれば、成長条件によってはSiO2 膜14の表
面の平滑性が失われる場合がある。
When a polysilicon film is formed by using the CVD method, the surface is usually lost in smoothness during the polycrystallization process, and it is likely to have an extremely fine uneven surface (cloudy surface). If the polysilicon film 15 including such fine irregularities and the SiO 2 film 14 are stacked, the surface smoothness of the SiO 2 film 14 may be lost depending on the growth conditions.

【0056】このとき図3(a)のように、素子層接着
面2aと、平滑性の失われた最終のSiO2 接着面14
aとを接着すれば界面にボイドを生じることがあり、接
着工程の歩留まりに悪影響を及ぼす。
At this time, as shown in FIG. 3A, the element layer bonding surface 2a and the final SiO 2 bonding surface
If a is bonded, voids may be generated at the interface, which adversely affects the yield of the bonding process.

【0057】この問題を回避するため、図4に示すよう
に、第3の実施の形態では最終層として厚いポリシリコ
ン膜19を形成し、CMP研磨法を用いて微細な凹凸を
除去する。
In order to avoid this problem, as shown in FIG. 4, in the third embodiment, a thick polysilicon film 19 is formed as a final layer, and fine irregularities are removed by using a CMP polishing method.

【0058】このように平滑化したCMP研磨面20
と、素子層2の接着面2aとを、親水性または疎水性の
洗浄液で表面処理をした後、清浄な雰囲気中で接合し、
800℃〜1100℃で1時間以上熱処理すれば強固な
接着状態を得ることができる。
The thus polished CMP polished surface 20
And an adhesive surface 2a of the element layer 2 are subjected to a surface treatment with a hydrophilic or hydrophobic cleaning solution, and then joined in a clean atmosphere,
If heat treatment is performed at 800 ° C. to 1100 ° C. for 1 hour or more, a strong adhesive state can be obtained.

【0059】このとき、最終層のポリシリコン膜19と
単結晶シリコンからなる素子層2との間に屈折率の差が
ないので、ポリシリコン膜19の厚さが多重反射膜16
のポリシリコン膜15の厚さと異なることは、多重反射
膜16の反射率に何等の影響も及ぼさない。例えば、C
MP研磨によりCMP研磨面20と多重反射膜16と平
行性に多少の誤差を生じても、何等問題を生じることは
ない。
At this time, since there is no difference in the refractive index between the final polysilicon film 19 and the element layer 2 made of single crystal silicon, the thickness of the polysilicon film 19 is reduced to the multiple reflection film 16.
The difference from the thickness of the polysilicon film 15 does not affect the reflectivity of the multiple reflection film 16 at all. For example, C
Even if a slight error occurs in the parallelism between the CMP polished surface 20 and the multiple reflection film 16 due to the MP polishing, no problem occurs.

【0060】次に図5を用いて本発明の第4の実施の形
態に係るシリコン受光素子の製造方法について説明す
る。本第4の実施の形態では、より高い反射率を備えた
多重反射膜をシリコン基板1と素子層2との間に形成す
るため、多重反射膜の層の数を増加する場合に利点があ
る。
Next, a method for manufacturing a silicon photodetector according to a fourth embodiment of the present invention will be described with reference to FIG. In the fourth embodiment, since a multiple reflection film having a higher reflectance is formed between the silicon substrate 1 and the element layer 2, there is an advantage in increasing the number of layers of the multiple reflection film. .

【0061】例えば4層のSiO2 膜と3層のポリシリ
コン膜からなる合計7層の多重反射膜を形成する際、こ
れを全てシリコン基板1の上に形成すれば、多重反射膜
の生じる歪みが過大となり、シリコン基板1に反りを生
じて素子層2との接着歩留まりが低下する恐れがある。
For example, when forming a total of seven multi-reflection films composed of four SiO 2 films and three poly-silicon films, if all of them are formed on the silicon substrate 1, the distortion caused by the multi-reflection film will occur. Is excessive, and the silicon substrate 1 may be warped, and the yield of bonding with the element layer 2 may be reduced.

【0062】このとき図5に示すように、シリコン基板
1の上部の研磨面と素子層2をなすシリコンウエハの下
部の研磨面に分けて多重反射膜をそれぞれ形成し、中央
部のSiO2 膜の表面14aと、CMP研磨し洗浄した
ポリシリコン膜15のCMP研磨面23とを接着すれ
ば、前記反りの問題が大幅に緩和される。
[0062] As shown in FIG. 5 this time, divided into the polishing surface of the lower portion of the silicon wafer forming the polishing surface and the element layer 2 of the top of the silicon substrate 1 to form respectively a multiple reflection film, SiO 2 film in the central portion Is bonded to the CMP polished surface 23 of the polysilicon film 15 cleaned and polished by CMP, the problem of the warpage is greatly reduced.

【0063】このときCMP研磨面23に生じる誤差に
より、素子層2に形成された最終のポリシリコン膜15
の厚さが多重反射膜の設計値からずれる恐れがあるが、
このとき、図3に示す合計5層の多重反射膜に対して、
図5ではさらに追加ポリシリコン膜21と追加SiO2
膜22が加えられるため総合的に反射率を高めることが
可能になる。
At this time, due to an error occurring in the CMP polished surface 23, the final polysilicon film 15 formed on the element layer 2 is formed.
Thickness may deviate from the design value of the multiple reflection film,
At this time, for a total of five layers of the multiple reflection film shown in FIG.
In FIG. 5, an additional polysilicon film 21 and an additional SiO 2
The addition of the film 22 makes it possible to increase the overall reflectance.

【0064】なお本発明は上記の実施の形態に限定され
ることはない。例えば第1の実施の形態において、多重
反射膜16をシリコン基板1と素子層2との間に形成す
る構造について説明したが、必ずしもこれに限定される
ものではない。素子分離領域5のSiO2 膜7もまた多
重反射膜とすれば、入射面13から散乱光が入射する場
合、これを反射面の一部として役立てることができる。
The present invention is not limited to the above embodiment. For example, in the first embodiment, the structure in which the multiple reflection film 16 is formed between the silicon substrate 1 and the element layer 2 has been described, but the present invention is not necessarily limited to this. If the SiO 2 film 7 in the element isolation region 5 is also a multiple reflection film, when scattered light enters from the incident surface 13, it can be used as a part of the reflection surface.

【0065】また、第2乃至第4の実施の形態におい
て、主としてCVD法によりSiO2膜とポリシリコン
膜からなる多重反射膜を形成する方法について説明した
が、MOCVD法やMBE法を用いれば、膜厚の精度が
向上し、多重反射膜の平滑性を改善することができる。
さらにプラズマ技術を併用してポリシリコン膜を無定形
化し、多重反射膜の構成要素として用いる等の手段を講
じれば、さらにポリシリコン膜の平滑性が向上し、接着
面のCMP研磨工程を除外することができる。
In the second to fourth embodiments, the method of forming a multiple reflection film composed of a SiO 2 film and a polysilicon film mainly by the CVD method has been described. However, if the MOCVD method or the MBE method is used, The accuracy of the film thickness is improved, and the smoothness of the multiple reflection film can be improved.
Further, if the polysilicon film is made amorphous by using a plasma technique and measures are taken such as using it as a component of a multi-reflection film, the smoothness of the polysilicon film is further improved, and the CMP polishing step of the bonding surface is eliminated. be able to.

【0066】また、第1乃至第4の実施の形態におい
て、屈折率の大きい膜としてポリシリコン膜を用いる構
成について説明したが、必ずしもポリシリコン膜に限定
されるものではない、さらに長波長領域の用途には、例
えば表1に示すように、ゲルマニウム膜を同様に用いる
ことができるし、さらに広い波長領域に対しては種々の
禁制帯幅を有する化合物半導体材料からなる膜を広く同
様の目的に用いることができる。このとき、前記シリコ
ン基板1及び素子層2はゲルマニウム又は化合物半導体
であっても良い。
Further, in the first to fourth embodiments, the structure in which the polysilicon film is used as the film having a large refractive index has been described. However, the present invention is not necessarily limited to the polysilicon film. For example, as shown in Table 1, a germanium film can be used similarly, and a film made of a compound semiconductor material having various band gaps for a wider wavelength region can be widely used for the same purpose. Can be used. At this time, the silicon substrate 1 and the element layer 2 may be made of germanium or a compound semiconductor.

【0067】また、第1乃至第4の実施の形態におい
て、屈折率の大きい膜は必ずしも半導体材料に限られる
ものではなく、例えば表1に示すようにSi34 、A
23 、TiO2 、Ta25 、(Ba,Sr)Ti
3 等のいずれか1つとし、これに屈折率のちいさいS
iO2 やPSG(Phospho-Silicate-Glass)、BSG(Bor
o-Silicate-Glass) 等を組み合わせても良い。
In the first to fourth embodiments, the film having a large refractive index is not necessarily limited to a semiconductor material. For example, as shown in Table 1, Si 3 N 4 , A
l 2 O 3 , TiO 2 , Ta 2 O 5 , (Ba, Sr) Ti
O 3, etc., which has a small refractive index S
iO 2 and PSG (Phospho-Silicate-Glass) , BSG (Bor
o-Silicate-Glass) may be combined.

【0068】この目的に用いることができる誘電体材料
としては、この他SiOx (1≦x≦2)、SiNx
(1≦x≦1)、SiOxy (1≦x+y≦2)BP
SG(Boro-Phospho-Silicate-Glass) 、AlN等が含ま
れる。
Other dielectric materials that can be used for this purpose include SiO x (1 ≦ x ≦ 2), SiN x
(1 ≦ x ≦ 1), SiO x N y (1 ≦ x + y ≦ 2) BP
SG (Boro-Phospho-Silicate-Glass), AlN, etc. are included.

【0069】また本発明は、pin型の受光素子に適用
する場合について説明したが、通常のp−n接合型受光
素子、フォトトランジスタ、又はp−n接合を設けない
光伝導素子についても適用可能であることはいうまでも
ない。その他本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
Although the present invention has been described with reference to the case where the present invention is applied to a pin type light receiving element, the present invention is also applicable to a normal pn junction type light receiving element, a phototransistor, or a photoconductive element having no pn junction. Needless to say, In addition, various modifications can be made without departing from the spirit of the present invention.

【0070】[0070]

【表1】 [Table 1]

【0071】[0071]

【発明の効果】上述したように、集積化された半導体受
光素子をシリコンウエハ接着技術を用いて形成しようと
する際、従来、SiO2 膜を介してシリコン基板と素子
層とを接着し、この素子層に受光素子等を形成するた
め、V溝やトレンチ等に誘電体を埋め込む誘電体分離法
を用いて、これらの素子を形成する素子領域を互いに分
離する必要があった。このため、素子層の厚さを10μ
m〜20μm程度に薄くしなければならず、従って、シ
リコンの光吸収係数が低下する赤外領域において、集積
化された半導体受光素子の受光効率がいちじるしく低下
するという問題があった。
As described above, when an integrated semiconductor light receiving element is to be formed by using a silicon wafer bonding technique, conventionally, a silicon substrate and an element layer are bonded via an SiO 2 film. In order to form a light receiving element or the like in an element layer, it is necessary to separate element regions in which these elements are formed from each other by using a dielectric isolation method in which a dielectric is buried in a V-groove or a trench. Therefore, the thickness of the element layer is set to 10 μm.
Therefore, there is a problem that the light receiving efficiency of the integrated semiconductor light receiving element is significantly reduced in an infrared region where the light absorption coefficient of silicon is reduced.

【0072】本発明の半導体受光素子とその製造方法に
よれば、従来シリコン基板と素子層との間の絶縁膜とし
て用いたSiO2 膜の代わりに、例えばポリシリコン膜
とSiO2 膜とを交互に積層した多重反射膜を形成し、
この多重反射膜を介してシリコン基板と素子層とを接着
し、両者を互いに絶縁すると同時に素子層に形成された
受光素子の入射光をこの多重反射膜で反射し、実効的に
素子層の厚さを2倍とすることにより、素子層の厚さが
10μm〜20μmの範囲であっても、赤外領域におい
て十分に高い発光効率を示す受光素子を得ることが可能
になる。
According to the semiconductor light receiving element and the method of manufacturing the same of the present invention, for example, a polysilicon film and an SiO 2 film are alternately used instead of the SiO 2 film conventionally used as the insulating film between the silicon substrate and the element layer. To form a multiple reflection film laminated on
The silicon substrate and the element layer are adhered to each other through the multi-reflection film, and the two are insulated from each other. At the same time, the incident light of the light receiving element formed in the element layer is reflected by the multi-reflection film, and the thickness of the element layer is effectively reduced. By doubling the thickness, it is possible to obtain a light receiving element exhibiting sufficiently high luminous efficiency in the infrared region even when the thickness of the element layer is in the range of 10 μm to 20 μm.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る集積化された
半導体受光素子の構造を示す断面図。
FIG. 1 is a sectional view showing a structure of an integrated semiconductor light receiving element according to a first embodiment of the present invention.

【図2】本発明の多重反射膜の繰り返し数と反射率との
関係を示す図。
FIG. 2 is a diagram showing the relationship between the number of repetitions of the multiple reflection film of the present invention and the reflectance.

【図3】本発明の第2の実施の形態に係る半導体受光素
子の形成に用いるシリコンウエハ接着方法を示す図。
FIG. 3 is a diagram showing a silicon wafer bonding method used for forming a semiconductor light receiving element according to a second embodiment of the present invention.

【図4】本発明の第3の実施の形態に係る半導体受光素
子の形成に用いるシリコンウエハ接着方法を示す図。
FIG. 4 is a view showing a silicon wafer bonding method used for forming a semiconductor light receiving element according to a third embodiment of the present invention.

【図5】本発明の第4の実施の形態に係る半導体受光素
子の形成に用いるシリコンウエハ接着方法を示す図。
FIG. 5 is a view showing a silicon wafer bonding method used for forming a semiconductor light receiving element according to a fourth embodiment of the present invention.

【図6】従来の集積化された半導体受光素子の構造を示
す断面図。
FIG. 6 is a sectional view showing the structure of a conventional integrated semiconductor light receiving element.

【図7】シリコンの表面からの深さと光吸収率との関係
を、波長をパラメータとして示す図。
FIG. 7 is a diagram showing the relationship between the depth from the surface of silicon and the light absorptance using wavelength as a parameter.

【符号の説明】[Explanation of symbols]

1…シリコン基板 2…素子層 2a…素子層接着面 3…素子領域(受光素子) 4…素子領域(トランジスタ) 5…誘電体分離領域 6…ポリシリコン 7…SiO2 膜 8…n- 層 9…p型層 10…n+ 層 11…電極 12…パッシベーション膜 13…受光面 14…SiO2 膜 14a…SiO2 接着面 14b…SiO2 膜 15…ポリシリコン膜 16…多重反射膜 17…グラインダー削り面 18、20、23…CMP研磨面 19…厚いポリシリコン膜 21…追加ポリシリコン膜 22…追加SiO21 ... silicon substrate 2 ... element layer 2a ... element layer bonding surface 3 ... element region (light receiving elements) 4 ... device region (transistor) 5 ... dielectric isolation region 6 ... polysilicon 7 ... SiO 2 film 8 ... n - layer 9 ... p-type layer 10 ... n + layer 11 ... electrode 12 ... passivation film 13 ... light receiving surface 14 ... SiO 2 film 14a ... SiO 2 bonding surface 14b ... SiO 2 film 15 ... polysilicon film 16 ... multiple reflection film 17 ... grinding Surfaces 18, 20, 23: CMP polished surface 19: Thick polysilicon film 21: Additional polysilicon film 22: Additional SiO 2 film

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上の素子層に形成された半導
体受光素子において、 前記素子層は前記半導体基板との界面に第1の屈折率を
有する膜と第2の屈折率を有する膜とが交互に積層され
た多重反射膜を備え、 前記多重反射膜は、前記素子層と前記半導体基板とを絶
縁分離し、 かつ、前記素子層に形成された半導体受光素子を透過し
た透過光を前記界面で反射し、この反射光を再度前記半
導体受光素子に入射することを特徴とする半導体受光素
子。
1. A semiconductor light receiving element formed on an element layer on a semiconductor substrate, wherein the element layer has a first refractive index film and a second refractive index film at an interface with the semiconductor substrate. A multi-reflection film alternately laminated, wherein the multi-reflection film insulates and separates the element layer and the semiconductor substrate, and transmits transmitted light transmitted through a semiconductor light receiving element formed on the element layer to the interface. And the reflected light is incident on the semiconductor light receiving element again.
【請求項2】 半導体基板上の素子層に形成された半導
体受光素子において、 前記素子層は、前記半導体基板上において相互に誘電体
膜により分離された複数の素子領域を備え、 この複数の素子領域は、前記半導体基板との界面に第1
の屈折率を有する膜と第2の屈折率を有する膜とが交互
に積層された多重反射膜をさらに備え、 この多重反射膜は、前記素子領域と前記半導体基板とを
それぞれ絶縁分離し、かつ、前記素子領域に形成された
前記半導体受光素子を透過した透過光を前記界面で反射
し、この反射光を再度前記半導体受光素子に入射するこ
とを特徴とする半導体受光素子。
2. A semiconductor light receiving element formed on an element layer on a semiconductor substrate, wherein the element layer includes a plurality of element regions separated from each other by a dielectric film on the semiconductor substrate. The first region is formed at the interface with the semiconductor substrate.
A multi-reflection film in which a film having a refractive index of 2 and a film having a second refractive index are alternately stacked. The multi-reflection film insulates the element region from the semiconductor substrate, and A semiconductor light receiving element, wherein the transmitted light transmitted through the semiconductor light receiving element formed in the element region is reflected at the interface, and the reflected light is incident on the semiconductor light receiving element again.
【請求項3】 前記誘電体膜は、第1の屈折率を有する
膜と第2の屈折率を有する膜とが交互に積層された多重
反射膜からなることを特徴とする請求項2記載の半導体
受光素子。
3. The dielectric film according to claim 2, wherein the dielectric film comprises a multiple reflection film in which a film having a first refractive index and a film having a second refractive index are alternately stacked. Semiconductor light receiving element.
【請求項4】 前記第1の屈折率を有する膜は多結晶半
導体からなり、前記第2の屈折率を有する膜は誘電体か
らなることを特徴とする請求項1、2及び3のいずれか
1つに記載の半導体受光素子。
4. The film according to claim 1, wherein the film having the first refractive index is made of a polycrystalline semiconductor, and the film having the second refractive index is made of a dielectric. A semiconductor light receiving element according to one of the above.
【請求項5】 前記多結晶半導体は、シリコン及びゲル
マニウムのいずれか1つからなり、前記誘電体は、Si
2 、Si34 、SiOx (1≦x≦2)、SiNx
(1≦x≦1)、SiOxy (1≦x+y≦2)、P
SG、BSG、BPSG、Al23 、AlN、(B
a,Sr)TiO3 、TiO2 、Ta25 のいずれか
1つからなることを特徴とする請求項4記載の半導体受
光素子。
5. The polycrystalline semiconductor is made of one of silicon and germanium, and the dielectric is made of Si
O 2 , Si 3 N 4 , SiO x (1 ≦ x ≦ 2), SiN x
(1 ≦ x ≦ 1), SiO x N y (1 ≦ x + y ≦ 2), P
SG, BSG, BPSG, Al 2 O 3 , AlN, (B
a, Sr) TiO 3, TiO 2, Ta 2 semiconductor photodetector according to claim 4, characterized in that from one of O 5.
【請求項6】 前記第1、第2の屈折率を有する膜は、
それぞれSiO2 、Si34 、SiOx (1≦x≦
2)、SiNx (1≦x≦1)、SiOxy(1≦x
+y≦2)、PSG、BSG、BPSG、Al23
AlN、(Ba,Sr)TiO3 、TiO2 、Ta2
5 のいずれか1つの材料からなり、 かつ、前記第2の屈折率を有する膜は、前記第1の屈折
率を有する膜とは異なる材料からなることを特徴とする
請求項1、2及び3のいずれか1つに記載の半導体受光
素子。
6. The film having the first and second refractive indexes,
SiO 2 , Si 3 N 4 , SiO x (1 ≦ x ≦
2), SiN x (1 ≦ x ≦ 1), SiO x N y (1 ≦ x
+ Y ≦ 2), PSG, BSG, BPSG, Al 2 O 3 ,
AlN, (Ba, Sr) TiO 3, TiO 2, Ta 2 O
5. The film according to claim 1, wherein the film having the second refractive index is made of a material different from that of the film having the first refractive index. The semiconductor light receiving element according to any one of the above.
【請求項7】 第1のシリコン基板の一方の主面にSi
2 膜と多結晶シリコン膜とを交互に積層することによ
り多重反射膜を形成し、 第2のシリコン基板の一方の主面と前記多重反射膜の最
終膜をなす前記SiO2 膜又は前記多結晶シリコン膜の
表面とを清浄な空気中で接合し、 この接合を熱処理することにより接合強度を大とし、 前記工程を経た第2のシリコン基板の他方の主面を一定
の厚さだけ除去し、さらに表面研磨することにより所定
の厚さの素子層とする工程を含むことを特徴とする半導
体受光素子の製造方法。
7. A method according to claim 1, wherein one of the main surfaces of the first silicon substrate is made of Si.
An O 2 film and a polycrystalline silicon film are alternately laminated to form a multi-reflection film, and the one main surface of the second silicon substrate and the SiO 2 film or the poly film forming the final film of the multi-reflection film are formed. The surface of the crystalline silicon film is bonded in clean air, and the bonding is heat-treated to increase the bonding strength. The other main surface of the second silicon substrate that has undergone the above-described process is removed by a certain thickness. And a step of polishing the surface to form an element layer having a predetermined thickness.
【請求項8】 第1のシリコン基板の一方の主面にSi
2 膜と多結晶シリコン膜とを交互に積層することによ
り多重反射膜を形成し、 前記多重反射膜の最終膜をなす前記多結晶シリコン膜の
表面を表面研磨し、 第2のシリコン基板の一方の主面と前記表面研磨した多
結晶シリコン膜の表面とを清浄な空気中で接合し、 この接合を熱処理することにより接合強度を大とし、 前記工程を経た第2のシリコン基板の他方の主面を一定
の厚さだけ除去し、さらに表面研磨することにより所定
の厚さの素子層とする工程を含むことを特徴とする半導
体受光素子の製造方法。
8. The method according to claim 1, wherein one of the main surfaces of the first silicon substrate is made of Si.
A multi-reflection film is formed by alternately laminating an O 2 film and a polycrystalline silicon film, and the surface of the polycrystalline silicon film, which is the final film of the multi-reflection film, is polished. One principal surface and the surface of the polished polycrystalline silicon film are joined in clean air, and the joining is heat-treated to increase the joining strength. A method for manufacturing a semiconductor light-receiving element, comprising a step of removing a main surface by a predetermined thickness and further polishing the surface to form an element layer having a predetermined thickness.
【請求項9】 第1のシリコン基板の一方の主面にSi
2 膜と多結晶シリコン膜とを交互に積層することによ
り第1の多重反射膜を形成し、 第2のシリコン基板の一方の主面にSiO2 膜と多結晶
シリコン膜とを交互に積層することにより第2の多重反
射膜を形成し、 前記第1の多重反射膜の最終膜をSiO2 膜とし、 前記第2の多重反射膜の最終膜を多結晶シリコン膜と
し、 前記SiO2 膜の表面と前記多結晶シリコン膜の表面と
を清浄な空気中で接合し、 この接合を熱処理することにより接合強度を大とし、 前記工程を経た第1又は第2のシリコン基板の他方の主
面を一定の厚さだけ除去し、さらに表面研磨することに
より所定の厚さの素子層とする工程を含むことを特徴と
する半導体受光素子の製造方法。
9. A method according to claim 1, wherein one of the main surfaces of the first silicon substrate is made of Si.
The first multiple reflection film is formed by alternately laminating the O 2 film and the polycrystalline silicon film, and the SiO 2 film and the polycrystalline silicon film are alternately laminated on one main surface of the second silicon substrate. To form a second multi-reflection film, a final film of the first multi-reflection film is an SiO 2 film, a final film of the second multi-reflection film is a polycrystalline silicon film, and the SiO 2 film And the surface of the polycrystalline silicon film are bonded in clean air, and the bonding strength is increased by performing a heat treatment on the bonding. The other main surface of the first or second silicon substrate having undergone the above-described process A method of manufacturing a semiconductor light receiving element, comprising: removing a layer having a predetermined thickness and polishing the surface to form an element layer having a predetermined thickness.
【請求項10】 前記最終膜をなす多結晶シリコン膜の
表面は、表面研磨されたことを特徴とする請求項9記載
の半導体受光素子の製造方法。
10. The method according to claim 9, wherein the surface of the polycrystalline silicon film forming the final film is polished.
JP10130442A 1998-05-13 1998-05-13 Semiconductor photodetecting element and its manufacture Abandoned JPH11330501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10130442A JPH11330501A (en) 1998-05-13 1998-05-13 Semiconductor photodetecting element and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10130442A JPH11330501A (en) 1998-05-13 1998-05-13 Semiconductor photodetecting element and its manufacture

Publications (1)

Publication Number Publication Date
JPH11330501A true JPH11330501A (en) 1999-11-30

Family

ID=15034351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10130442A Abandoned JPH11330501A (en) 1998-05-13 1998-05-13 Semiconductor photodetecting element and its manufacture

Country Status (1)

Country Link
JP (1) JPH11330501A (en)

Similar Documents

Publication Publication Date Title
JP3717104B2 (en) Photo detector with built-in circuit
EP1730790B1 (en) Fabrication of semiconductor devices
US7045832B2 (en) Vertical optical path structure for infrared photodetection
JP2007505771A (en) Refractive index matched substrate
TWI739664B (en) Photonic device, method for making the same, and imaging device
US6078707A (en) Waveguide-photodetector, method for producing the same, waveguide usable in the waveguide-photodetector, and method for producing the same
TWI718191B (en) Method of manufacturing a germanium-on-insulator substrate
US5838174A (en) Photocoupler having element isolation layers for low cross-talk low stress and high break down voltage
US20060189151A1 (en) Method for forming an infrared photodetector with a vertical optical path
CN108630781A (en) 3 ~ 5 μm of infrared band avalanche photodiode detectors and preparation method thereof
JPH11330501A (en) Semiconductor photodetecting element and its manufacture
CN113270505B (en) Photoelectric detector structure and preparation method thereof
JP4574833B2 (en) Manufacturing method of semiconductor photodetector
JPH08321509A (en) Semiconductor device, and manufacture of said semiconductor device and semiconductor substrate
JP4239134B2 (en) Method for manufacturing dielectric isolation wafer for solar cell
US20240170446A1 (en) Electronic device with copper and oxide layers in contact
CN217158212U (en) Image sensor based on germanium p-i-n photodiode
JP7467805B2 (en) Front image sensor and method for manufacturing such an image sensor - Patents.com
JP3165735B2 (en) Semiconductor substrate manufacturing method
US20030096440A1 (en) Method for forming a semiconductor device for detecting light
JPH09116186A (en) Photosemiconductor using dielectric isolating board
JP2000106453A (en) Semiconductor device
JP2003037259A (en) Semiconductor device and manufacturing method therefor
JPH07302890A (en) Light receiving element, and photocoupler using the light receiving element, and light insulation type solid relay
JPH04361555A (en) Semiconductor substrate, manufacture thereof, and semiconductor integrated circuit device provided therewith

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050223