JPH1131955A - Input circuit and decision equipment - Google Patents

Input circuit and decision equipment

Info

Publication number
JPH1131955A
JPH1131955A JP18509597A JP18509597A JPH1131955A JP H1131955 A JPH1131955 A JP H1131955A JP 18509597 A JP18509597 A JP 18509597A JP 18509597 A JP18509597 A JP 18509597A JP H1131955 A JPH1131955 A JP H1131955A
Authority
JP
Japan
Prior art keywords
input
switch
detection
signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18509597A
Other languages
Japanese (ja)
Inventor
Hisami Kato
久視 加藤
Tetsuya Kino
哲也 木野
Satoru Ogiso
悟 小木曽
Masashi Sakurai
雅司 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP18509597A priority Critical patent/JPH1131955A/en
Publication of JPH1131955A publication Critical patent/JPH1131955A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an input circuit which enables a CPU to determine, without changing an element, that a switch is turned on even when a signal inputted when a precedent switch is turned on is different. SOLUTION: When a power terminal 7 of a switch 6 is connected to a high- potential side power source (12v), a node N1 is at 6v with a switch 4 off and at about 12v with the switch 4 off. Further, when the power terminal 7 is grounded, the node N1 is at 6v with the switch 4 off and at almost 0v with the switch 4 on. An operational amplifier 3 compares the potential (3v) at the node N3 with the potential at the node N1 and outputs a signal showing the on or off state of the switch 4 when the power terminal 7 is grounded to the CPU 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は入力回路に係り、特
に車両に備えられるCPUの入力ポートに接続される入
力インタフェースとして好適な入力回路に関するもので
ある。
The present invention relates to an input circuit, and more particularly to an input circuit suitable as an input interface connected to an input port of a CPU provided in a vehicle.

【0002】[0002]

【従来の技術】図3は、従来の入力回路50を示す。車
両には、例えば、キーがキーシリンダに差込まれている
か否かによってオン・オフするキーアンロックウォーニ
ングスイッチ(以下、ウォーニングスイッチという)5
1が備えられている。そして、そのウォーニングスイッ
チ51は、入力回路50を介して、例えば電波キーレシ
ーバ等の中央演算処理装置(以下、CPUという)52
に接続される。
2. Description of the Related Art FIG. 3 shows a conventional input circuit 50. The vehicle includes, for example, a key unlock warning switch (hereinafter referred to as a warning switch) 5 that is turned on / off depending on whether or not a key is inserted into a key cylinder.
1 is provided. The warning switch 51 is connected to a central processing unit (hereinafter referred to as a CPU) 52 such as a radio key receiver via an input circuit 50.
Connected to.

【0003】ところで、前記ウォーニングスイッチ51
の電源端子53は、例えば車種によって、バッテリの高
電位側電源に接続されるものと、グランドに接続される
ものがある。即ち、ウォーニングスイッチ51がオンさ
れたとき、入力回路50に入力される信号が、車種によ
って、+Bレベル(バッテリ電源)となるものと、GN
Dレベル(グランド)となるものがある。
The warning switch 51
Depending on the type of vehicle, for example, the power supply terminal 53 is connected to a high-potential power supply of a battery, and is connected to ground. That is, when the warning switch 51 is turned on, the signal input to the input circuit 50 becomes + B level (battery power) depending on the type of vehicle, and GN
Some are at D level (ground).

【0004】そこで、前記電源端子53がグランドに接
続されるものの場合、図3に示すように、例えば製造時
から接続しておいた0Ω抵抗Rを使用した入力回路50
とする。
Therefore, when the power supply terminal 53 is connected to the ground, as shown in FIG. 3, for example, an input circuit 50 using a 0Ω resistor R connected from the time of manufacture is used.
And

【0005】この場合、ウォーニングスイッチ51がオ
フされると、入力回路50内のトランジスタ54のベー
スには、バッテリ電源55からの電流が供給され、トラ
ンジスタ54がオンされるとともに、該トランジスタ5
4を介して前記CPU52にオフ信号としてのHレベル
信号が出力される。又、ウォーニングスイッチ51がオ
ンされると、バッテリ電源55からの電流は、ダイオー
ド56、0Ω抵抗R及び電源端子53等を介してグラン
ドに流れるため、前記トランジスタ54はオフされ、前
記CPU52にオン信号としてのLレベル信号が出力さ
れる。
In this case, when the warning switch 51 is turned off, a current from the battery power supply 55 is supplied to the base of the transistor 54 in the input circuit 50, so that the transistor 54 is turned on and the transistor 5 is turned on.
An H level signal as an off signal is output to the CPU 52 through the CPU 4. When the warning switch 51 is turned on, the current from the battery power supply 55 flows to the ground via the diode 56, the 0Ω resistor R, the power supply terminal 53, and the like, so that the transistor 54 is turned off, and an ON signal is sent to the CPU 52. Is output as the L level signal.

【0006】一方、前記電源端子53がバッテリの高電
位側電源に接続されるものの場合、前記0Ω抵抗Rを取
り外すとともに、例えば図3の破線内に示す回路素子5
7を接続した入力回路50とする。
On the other hand, when the power supply terminal 53 is connected to the power supply on the high potential side of the battery, the 0Ω resistor R is removed and the circuit element 5 shown in a broken line in FIG.
7 is connected to the input circuit 50.

【0007】この場合、ウォーニングスイッチ51がオ
フされると、前記回路素子57内のトランジスタ58が
オフされるため、前記トランジスタ54のベースには、
バッテリ電源55からの電流が供給され、トランジスタ
54がオンされるとともに、該トランジスタ54を介し
て前記CPU52にオフ信号としてのHレベル信号が出
力される。又、ウォーニングスイッチ51がオンされる
と、前記回路素子57内のトランジスタ58がオンされ
るため、バッテリ電源55からの電流は、ダイオード5
6及びトランジスタ58等を介してグランドGNDに流
れる。従って、前記トランジスタ54はオフされ、前記
CPU52にオン信号としてのLレベル信号が出力され
る。
In this case, when the warning switch 51 is turned off, the transistor 58 in the circuit element 57 is turned off.
A current is supplied from a battery power supply 55, the transistor 54 is turned on, and an H level signal is output to the CPU 52 via the transistor 54 as an off signal. When the warning switch 51 is turned on, the transistor 58 in the circuit element 57 is turned on.
6 and the ground 58 via the transistor 58 and the like. Therefore, the transistor 54 is turned off, and an L level signal is output to the CPU 52 as an ON signal.

【0008】このように、従来の入力回路50では、前
段の回路がオンされたときに入力される信号が、+Bレ
ベルとなるものと、GNDレベルとなるものとがあるた
め、回路の一部を変更することにより、CPU52に出
力するオン信号を一定レベルとし、CPU52がオン状
態を判定できるようにしている。
As described above, in the conventional input circuit 50, there are two types of signals that are input when the preceding-stage circuit is turned on, that is, the signal at the + B level and the signal at the GND level. Is changed, the ON signal output to the CPU 52 is set to a constant level so that the CPU 52 can determine the ON state.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
入力回路50では、車種等に応じて、前記0Ω抵抗Rと
前記回路素子57とを変更する必要があるため、その変
更作業が煩雑であるという問題がある。
However, in the conventional input circuit 50, it is necessary to change the 0Ω resistor R and the circuit element 57 according to the type of vehicle and the like, so that the change work is complicated. There's a problem.

【0010】又、予め0Ω抵抗Rと回路素子57とを用
意しておく必要があるため、部品点数が多くなり、それ
らの素子R,57に関する諸管理等に費用が掛かり、コ
ストが増大するという問題がある。
In addition, since it is necessary to prepare the 0Ω resistor R and the circuit element 57 in advance, the number of parts increases, and various managements and the like for the elements R and 57 increase costs. There's a problem.

【0011】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、前段のスイッチがオン
されたときに入力される信号が異なっても、素子を変更
することなく、CPUに該スイッチがオンされたことを
判定させることができる入力回路を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device without changing elements even when a signal inputted when a preceding switch is turned on is different. An object of the present invention is to provide an input circuit capable of causing a CPU to determine that the switch is turned on.

【0012】[0012]

【課題を解決するための手段】請求項1に記載の発明
は、スイッチと判定機器との間の設けられ、前記スイッ
チのオン・オフ状態に基づいて前記判定機器にその旨の
信号を出力する入力回路において、前記スイッチの一端
が高電位側電源に接続されている時、前記スイッチのオ
フ状態で第1の検出電圧を出力し、前記スイッチのオン
状態で第2の検出電圧を出力し、又、前記スイッチの一
端が低電位側電源に接続されている時、前記スイッチの
オフ状態で第1の検出電圧を出力し、前記スイッチのオ
ン状態で第3の検出電圧を出力する検出回路部と、前記
検出回路部から前記第1〜第3の検出電圧を入力し、そ
の入力される第1及び第2の検出電圧に基づいて、一端
が高電位側電源に接続された時のスイッチのオン状態又
はオフ状態の旨の信号を前記判定機器に出力する第1の
判定出力回路部と、前記検出回路部から前記第1〜第3
の検出電圧を入力し、その入力される第1及び第3の検
出電圧に基づいて、一端が低電位側電源に接続された時
のスイッチのオン状態又はオフ状態の旨の信号を前記判
定機器に出力する第2の判定出力回路部とを備えたこと
を要旨としている。
The invention according to claim 1 is provided between a switch and a judging device, and outputs a signal to that effect to the judging device based on the ON / OFF state of the switch. In the input circuit, when one end of the switch is connected to a high potential side power supply, the switch outputs a first detection voltage when the switch is off, and outputs a second detection voltage when the switch is on. Also, when one end of the switch is connected to a low-potential-side power supply, a detection circuit section that outputs a first detection voltage when the switch is off and outputs a third detection voltage when the switch is on. And the first to third detection voltages are input from the detection circuit unit, and based on the input first and second detection voltages, the switch when one end is connected to the high-potential-side power supply On or off signal A first output to the determination apparatus 1 of the decision and the output circuit section, the first to third from the detection circuit unit
, And based on the input first and third detection voltages, a signal indicating that the switch is on or off when one end is connected to the low-potential-side power supply is determined by the determination device. And a second determination output circuit section that outputs the result to the second determination output circuit section.

【0013】請求項2に記載の発明は、請求項1に記載
の入力回路において、前記第1及び第2の判定出力回路
部に第1〜第3の検出電圧を出力する前記検出回路部
は、高電位側電源と低電位側電源との間に接続された複
数個の分圧抵抗からなる分圧回路であって、前記スイッ
チの他端が前記分圧抵抗間に接続されたものであること
を要旨としている。
According to a second aspect of the present invention, in the input circuit of the first aspect, the detection circuit section that outputs the first to third detection voltages to the first and second determination output circuit sections is provided. A voltage dividing circuit comprising a plurality of voltage dividing resistors connected between a high potential side power supply and a low potential side power supply, wherein the other end of the switch is connected between the voltage dividing resistors. The gist is that.

【0014】請求項3に記載の発明は、請求項2に記載
の入力回路において、前記第1の判定出力回路部は、前
記第1の検出電圧より高い値の第1比較用電圧を生成す
る第1の比較電圧生成部と、前記検出回路部から入力さ
れる第1及び第2の検出電圧と前記第1比較用電圧とを
比較し、その第1比較結果信号を前記判定機器に出力す
る第1の比較機器とからなり、前記第2の判定出力回路
部は、前記第1の検出電圧より低い値の第2比較用電圧
を生成する第2の比較電圧生成部と、前記検出回路部か
ら入力される第1及び第3の検出電圧と前記第2比較用
電圧とを比較し、その第2比較結果信号を前記判定機器
に出力する第2の比較機器とからなることを要旨として
いる。
According to a third aspect of the present invention, in the input circuit according to the second aspect, the first determination output circuit generates a first comparison voltage having a value higher than the first detection voltage. A first comparison voltage generation unit that compares the first and second detection voltages input from the detection circuit unit with the first comparison voltage, and outputs a first comparison result signal to the determination device; A second comparison voltage generation unit configured to generate a second comparison voltage having a value lower than the first detection voltage; and a second comparison voltage generation unit configured to generate a second comparison voltage having a value lower than the first detection voltage. And a second comparison device for comparing the first and third detection voltages input from the second device with the second comparison voltage and outputting a second comparison result signal to the determination device. .

【0015】請求項4に記載の発明は、第1及び第2の
入力ポートを備え、前記第1の入力ポートは、請求項1
に記載の第1の判定出力回路部からオン状態又はオフ状
態の旨の信号を入力し、前記第2の入力ポートは、請求
項1に記載の第2の判定出力回路部からオン状態又はオ
フ状態の旨の信号を入力し、前記第1及び第2の入力ポ
ートのうち、初めてオン状態の旨の信号が入力された方
の入力ポートを記憶し、その後は記憶した入力ポートに
入力されるオン状態又はオフ状態の旨の信号にのみ基づ
いて前記スイッチのオン・オフ状態を判定する判定機器
を要旨としている。
According to a fourth aspect of the present invention, there are provided first and second input ports, and the first input port is provided in the first aspect.
2. A signal indicating an ON state or an OFF state is input from the first determination output circuit unit according to claim 1, and the second input port is turned on or off from the second determination output circuit unit according to claim 1. A signal indicating the state is input, and the input port to which the signal indicating the ON state is input for the first time among the first and second input ports is stored, and thereafter, the input port is input to the stored input port. The gist of the invention is a judging device for judging the ON / OFF state of the switch based only on a signal indicating an ON state or an OFF state.

【0016】請求項1に記載の発明によれば、検出回路
部からは、スイッチの一端が高電位側電源に接続されて
いる時、スイッチのオフ状態で第1の検出電圧が出力さ
れ、スイッチのオン状態で第2の検出電圧が出力され
る。又、前記スイッチの一端が低電位側電源に接続され
ている時、スイッチのオフ状態で第1の検出電圧が出力
され、スイッチのオン状態で第3の検出電圧が出力され
る。第1の判定出力回路部からは、前記検出回路部から
入力される前記第1〜第3の検出電圧のうち第1及び第
2の検出電圧に基づいて、一端が高電位側電源に接続さ
れた時のスイッチのオン状態又はオフ状態の旨の信号が
前記判定機器に出力される。第2の判定出力回路部から
は、前記検出回路部から入力される前記第1〜第3の検
出電圧のうち第1及び第3の検出電圧に基づいて、一端
が低電位側電源に接続された時のスイッチのオン状態又
はオフ状態の旨の信号が前記判定機器に出力される。従
って、スイッチが高電位側電源又は低電位側電源のいず
れかに接続されていても、判定機器にスイッチがオン又
はオフされたことを判定させることができる。
According to the first aspect of the present invention, when one end of the switch is connected to the high-potential-side power supply, the detection circuit outputs the first detection voltage when the switch is in the off state, The second detection voltage is output in the ON state of. When one end of the switch is connected to the low potential side power supply, a first detection voltage is output when the switch is off, and a third detection voltage is output when the switch is on. One end of the first determination output circuit is connected to a high-potential-side power supply based on first and second detection voltages of the first to third detection voltages input from the detection circuit. A signal indicating that the switch is in the ON state or the OFF state is output to the determination device. One end is connected to a low-potential-side power supply based on first and third detection voltages of the first to third detection voltages input from the detection circuit unit from the second determination output circuit unit. A signal indicating that the switch is in the ON state or the OFF state is output to the determination device. Therefore, even when the switch is connected to either the high-potential-side power supply or the low-potential-side power supply, the determination device can determine that the switch has been turned on or off.

【0017】請求項2に記載の発明によれば、前記検出
回路部は、高電位側電源と低電位側電源との間に複数個
の分圧抵抗が接続された分圧回路であって、前記スイッ
チの他端が前記分圧抵抗間に接続されている。従って、
分圧抵抗の比率を設定するだけで前記分圧抵抗間に所望
の第1の検出電圧を容易に生成することができる。又、
スイッチの一端が高電位側電源に接続されている時にス
イッチがオンされると、前記分圧抵抗間に前記第1の検
出電圧より高い第2の検出電圧が生成される。又、スイ
ッチの一端が低電位側電源に接続されている時にスイッ
チがオンされると、前記分圧抵抗間に前記第1の検出電
圧より低い第3の検出電圧が生成される。
According to the second aspect of the present invention, the detection circuit section is a voltage dividing circuit in which a plurality of voltage dividing resistors are connected between a high potential side power supply and a low potential side power supply, The other end of the switch is connected between the voltage dividing resistors. Therefore,
By simply setting the ratio of the voltage dividing resistors, a desired first detection voltage can be easily generated between the voltage dividing resistors. or,
When the switch is turned on when one end of the switch is connected to the high-potential-side power supply, a second detection voltage higher than the first detection voltage is generated between the voltage dividing resistors. Further, when the switch is turned on when one end of the switch is connected to the low potential side power supply, a third detection voltage lower than the first detection voltage is generated between the voltage dividing resistors.

【0018】請求項3に記載の発明によれば、第1の比
較電圧生成部では、第1の検出電圧より高い値の第1比
較用電圧が生成される。第1の比較機器では、前記検出
回路から入力される第1及び第2の検出電圧と、前記第
1比較用電圧とが比較され、その第1比較結果信号が前
記判定機器に出力される。従って、スイッチの一端が高
電位側電源に接続されている時にスイッチがオンされ、
第1比較用電圧より高い値の第2の検出電圧が入力され
ると、第1比較結果信号は反転されるため、判定機器に
スイッチがオンされたことを判定させることができる。
According to the third aspect of the present invention, the first comparison voltage generator generates a first comparison voltage having a higher value than the first detection voltage. The first comparison device compares the first and second detection voltages input from the detection circuit with the first comparison voltage, and outputs a first comparison result signal to the determination device. Therefore, the switch is turned on when one end of the switch is connected to the high potential side power supply,
When the second detection voltage having a value higher than the first comparison voltage is input, the first comparison result signal is inverted, so that the determination device can determine that the switch has been turned on.

【0019】第2の比較電圧生成部では、第1の検出電
圧より低い値の第2比較用電圧が生成される。第2の比
較機器では、前記検出回路から入力される第1及び第3
の検出電圧と、前記第2比較用電圧とが比較され、その
第2比較結果信号が前記判定機器に出力される。従っ
て、スイッチの一端が低電位側電源に接続されている時
にスイッチがオンされ、第2比較用電圧より低い値の第
3の検出電圧が入力されると、第2比較結果信号は反転
されるため、判定機器にスイッチがオンされたことを判
定させることができる。
In the second comparison voltage generator, a second comparison voltage having a value lower than the first detection voltage is generated. In the second comparison device, the first and third signals input from the detection circuit
Is compared with the second comparison voltage, and a second comparison result signal is output to the determination device. Therefore, when the switch is turned on when one end of the switch is connected to the low-potential-side power supply and the third detection voltage having a value lower than the second comparison voltage is input, the second comparison result signal is inverted. Therefore, the determination device can determine that the switch has been turned on.

【0020】請求項4に記載の発明によれば、判定機器
には第1及び第2の入力ポートが備えられる。第1の入
力ポートには、第1の判定出力回路部からオン状態又は
オフ状態の旨の信号が入力され、前記第2の入力ポート
には、第2の判定出力回路部からオン状態又はオフ状態
の旨の信号が入力される。そして、第1及び第2の入力
ポートのうち、初めてオン状態の旨の信号が入力された
方の入力ポートが記憶され、その後は記憶した入力ポー
トに入力されるオン状態又はオフ状態の旨の信号にのみ
基づいて前記スイッチのオン・オフ状態が判定される。
従って、スイッチのオン・オフ状態を判定する処理を短
縮化することができる。
According to the invention described in claim 4, the judging device is provided with the first and second input ports. The first input port is supplied with a signal indicating an ON state or an OFF state from the first determination output circuit unit, and the second input port is supplied with an ON state or OFF signal from the second determination output circuit unit. A signal indicating the state is input. Then, of the first and second input ports, the input port to which the signal indicating the ON state is input for the first time is stored, and thereafter, the ON state or the OFF state input to the stored input port is stored. The ON / OFF state of the switch is determined based only on the signal.
Therefore, the process of determining whether the switch is on or off can be shortened.

【0021】[0021]

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図1及び図2に従って説明する。図1に示すよ
うに、入力回路1は、第1の比較機器としてのバッテリ
用オペアンプ2、第2の比較機器としてのGND用オペ
アンプ3、及び、第1から第6抵抗R1〜R6を備えて
いる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. As shown in FIG. 1, the input circuit 1 includes a battery operational amplifier 2 as a first comparative device, a GND operational amplifier 3 as a second comparative device, and first to sixth resistors R1 to R6. I have.

【0022】本実施の形態では、入力回路1は、車両に
備えられたウォーニングスイッチ4のオン・オフ状態
を、例えば、判定機器としての電波キーレシーバのCP
U5に出力するための回路である。尚、前記ウォーニン
グスイッチ4はキーがキーシリンダに差込まれているか
否かによってオン・オフするスイッチである。
In the present embodiment, the input circuit 1 determines the on / off state of the warning switch 4 provided in the vehicle by, for example, the CP of a radio key receiver as a determination device.
This is a circuit for outputting to U5. The warning switch 4 is a switch which is turned on / off depending on whether or not a key is inserted into a key cylinder.

【0023】入力回路1において、第2抵抗R2は一端
がバッテリ電源6(12v)に接続され、他端が第3抵
抗R3を介してグランドGNDに接続されている。第4
抵抗R4は一端が前記バッテリ電源6に接続され、他端
が第5抵抗R5及び第6抵抗R6を介してグランドGN
Dに接続されている。
In the input circuit 1, one end of the second resistor R2 is connected to the battery power supply 6 (12v), and the other end is connected to the ground GND via the third resistor R3. 4th
The resistor R4 has one end connected to the battery power source 6 and the other end connected to the ground GN via a fifth resistor R5 and a sixth resistor R6.
D.

【0024】前記第2抵抗R2と第3抵抗R3との接続
点、即ちノードN1には、前記第1抵抗R1を介して前
記ウォーニングスイッチ4が接続されている。又、ノー
ドN1は、前記バッテリ用オペアンプ2の反転入力端子
に接続されるとともに、前記GND用オペアンプ3の非
反転入力端子に接続されている。
The warning switch 4 is connected to the connection point between the second resistor R2 and the third resistor R3, that is, the node N1, via the first resistor R1. The node N1 is connected to an inverting input terminal of the battery operational amplifier 2 and to a non-inverting input terminal of the GND operational amplifier 3.

【0025】前記第4抵抗R4と第5抵抗R5との接続
点、即ちノードN2は、前記バッテリ用オペアンプ2の
非反転入力端子に接続されている。前記第5抵抗R5と
第6抵抗R6との接続点、即ちノードN3は、前記GN
D用オペアンプ3の反転入力端子に接続されている。
尚、本実施の形態では、前記第2及び第3抵抗R2,R
3が検出回路部及び分圧回路を構成している。又、第4
〜第6抵抗R4〜R6が第1及び第2の比較電圧生成部
を構成している。
The connection point between the fourth resistor R4 and the fifth resistor R5, that is, the node N2, is connected to the non-inverting input terminal of the operational amplifier 2 for battery. The connection point between the fifth resistor R5 and the sixth resistor R6, that is, the node N3 is connected to the GN
It is connected to the inverting input terminal of the D operational amplifier 3.
In this embodiment, the second and third resistors R2, R
Reference numeral 3 constitutes a detection circuit section and a voltage dividing circuit. Also, the fourth
The sixth to sixth resistors R4 to R6 constitute first and second comparison voltage generators.

【0026】前記バッテリ用オペアンプ2の出力端子
は、前記CPU5の入力ポートP1に接続され、前記G
ND用オペアンプ3の出力端子は、前記CPU5の入力
ポートP2に接続されている。尚、本実施の形態では、
バッテリ用オペアンプ2及び第4〜第6抵抗R4〜R6
が第1の判定出力回路部を構成し、GND用オペアンプ
3及び第4〜第6抵抗R4〜R6が第2の判定出力回路
部を構成している。
An output terminal of the battery operational amplifier 2 is connected to an input port P1 of the CPU 5,
The output terminal of the ND operational amplifier 3 is connected to the input port P2 of the CPU 5. In the present embodiment,
Battery operational amplifier 2 and fourth to sixth resistors R4 to R6
Constitute a first decision output circuit section, and the GND operational amplifier 3 and the fourth to sixth resistors R4 to R6 constitute a second decision output circuit section.

【0027】本実施の形態では、第2及び第3抵抗R
2,R3は同じ抵抗値の抵抗素子で、第4及び第6抵抗
R4,R6は同じ抵抗値の抵抗素子である。第5抵抗R
5は第4抵抗R4の2倍の抵抗値の抵抗素子で、第1抵
抗R1は、他の抵抗R2〜R6に対して十分小さい抵抗
値の抵抗素子である。
In this embodiment, the second and third resistors R
2 and R3 are resistance elements having the same resistance value, and the fourth and sixth resistances R4 and R6 are resistance elements having the same resistance value. Fifth resistor R
Reference numeral 5 denotes a resistance element having a resistance twice the resistance of the fourth resistance R4, and the first resistance R1 is a resistance element having a resistance sufficiently smaller than the other resistances R2 to R6.

【0028】このように第2から第6抵抗R2〜R6の
値が設定された入力回路1は、ウォーニングスイッチ4
がオフされると、第1の検出電圧としてのノードN1の
電位は6vとなり、第1比較用電圧としてのノードN2
の電位は9vとなり、第2比較用電圧としてのノードN
3の電位は3vとなる。このとき、バッテリ用オペアン
プ2からは、CPU5の入力ポートP1にオフ信号とし
てのHレベル信号が出力され、GND用オペアンプ3か
らは、CPU5の入力ポートP2にオフ信号としてのH
レベル信号が出力される。
The input circuit 1 in which the values of the second to sixth resistors R2 to R6 are set as described above is connected to the warning switch 4
Is turned off, the potential of the node N1 as the first detection voltage becomes 6V, and the node N2 as the first comparison voltage
Becomes 9 V, and the potential of the node N as the second comparison voltage
The potential of 3 becomes 3v. At this time, an H level signal as an off signal is output from the battery operational amplifier 2 to the input port P1 of the CPU 5, and an H level signal as an off signal is output from the GND operational amplifier 3 to the input port P2 of the CPU 5.
A level signal is output.

【0029】前記電源端子7がバッテリの高電位側電源
(12v)に接続されたものの場合、ウォーニングスイ
ッチ4がオンされると、第2の検出電圧としての前記ノ
ードN1の電位はほぼ12vとなる。すると、バッテリ
用オペアンプ2において反転入力端子の方が非反転入力
端子より高電位となり、バッテリ用オペアンプ2から
は、CPU5の入力ポートP1にオン信号としてのLレ
ベル信号が出力される。
When the power supply terminal 7 is connected to the high-potential power supply (12v) of the battery, when the warning switch 4 is turned on, the potential of the node N1 as the second detection voltage becomes approximately 12v. . Then, the inverting input terminal of the battery operational amplifier 2 has a higher potential than the non-inverting input terminal, and the battery operational amplifier 2 outputs an L level signal as an ON signal to the input port P1 of the CPU 5.

【0030】又、前記電源端子7がグランドに接続され
たものの場合、ウォーニングスイッチ4がオンされる
と、第3の検出電圧としての前記ノードN1の電位はほ
ぼ0vとなる。すると、GND用オペアンプ3において
反転入力端子の方が非反転入力端子より高電位となり、
GND用オペアンプ3からは、CPU5の入力ポートP
2にオン信号としてのLレベル信号が出力される。
When the power supply terminal 7 is connected to the ground, when the warning switch 4 is turned on, the potential of the node N1 as the third detection voltage becomes almost 0V. Then, in the GND operational amplifier 3, the inverting input terminal has a higher potential than the non-inverting input terminal,
From the GND operational amplifier 3, the input port P of the CPU 5
2 outputs an L level signal as an ON signal.

【0031】つまり、入力回路1は、ウォーニングスイ
ッチ4がオンされたときに入力される信号が、12vと
なる場合、入力ポートP1にオン信号としてのLレベル
信号を出力し、GNDレベルとなる場合、入力ポートP
2にオン信号としてのLレベル信号を出力する。
That is, the input circuit 1 outputs an L level signal as an ON signal to the input port P1 when the signal input when the warning switch 4 is turned on is 12V, and when the signal is at the GND level. , Input port P
2 outputs an L level signal as an ON signal.

【0032】CPU5には、イグニッションスイッチの
オン・オフ信号I及び、ドア開閉検知用のカーテシスイ
ッチのオン・オフ信号K等も入力される。次に、前記C
PU5の判断処理の要部を図2に示すフローチャートに
従って説明する。ここで、この判断処理とは、例えば、
キーがキーシリンダに差込まれているかどうか、ドアが
閉まっているかどうか等をCPU5が判断するための処
理であって、その判断結果は電波キーからエンジンをア
イドリング状態にするための信号が送信されてきた時な
どに使用される。
The CPU 5 is also supplied with an on / off signal I of an ignition switch, an on / off signal K of a courtesy switch for door open / close detection, and the like. Next, the C
The main part of the determination process of the PU 5 will be described with reference to the flowchart shown in FIG. Here, this determination processing includes, for example,
This is a process for the CPU 5 to determine whether the key is inserted into the key cylinder, whether the door is closed, and the like. The result of the determination is that a signal for putting the engine into an idling state is transmitted from the radio key. It is used when it comes.

【0033】尚、この判断処理のフローチャートは閉ル
ープとなっており、このCPU5の判断処理は、該CP
U5が所定のコネクタにセットされ、所定の電源が投入
された初期の状態から開始される。
Note that the flowchart of this determination processing is a closed loop, and the determination processing of the CPU 5
U5 is set in a predetermined connector, and starts from an initial state when a predetermined power is turned on.

【0034】CPU5はステップS1において、前記イ
グニッションスイッチからの信号Iがオン信号かどうか
を判別する。そして、前記信号Iがオン信号と判断する
と、ステップS2にてイグニッション用フラグ(以下、
IG用フラグという)に「1」をセットし、ステップS
3に移る。又、前記信号Iがオフ信号と判断すると、ス
テップS4にてIG用フラグに「0」をセットし、ステ
ップS8に移る。
In step S1, the CPU 5 determines whether the signal I from the ignition switch is an ON signal. When it is determined that the signal I is an ON signal, an ignition flag (hereinafter, referred to as an ignition flag) is determined in step S2.
IG flag) is set to “1”, and step S
Move to 3. If it is determined that the signal I is an off signal, the IG flag is set to "0" in step S4, and the process proceeds to step S8.

【0035】CPU5はステップS3において、電源が
投入された初期の状態からIG用フラグに初めて「1」
がセットされたかどうかを判別する。そして、IG用フ
ラグに初めて「1」がセットされたと判断すると、ステ
ップS5にて前記入力ポートP1に入力されている信号
がオン信号、即ちLレベルかどうかを判別する。又、I
G用フラグに「1」がセットされたことがあると判断す
ると、ステップS8に移る。
In step S3, the CPU 5 sets the IG flag to "1" for the first time from the initial state when the power is turned on.
Is set. When it is determined that "1" is set to the IG flag for the first time, it is determined in step S5 whether the signal input to the input port P1 is an ON signal, that is, whether the signal is at the L level. Also I
If it is determined that "1" has been set in the G flag, the process proceeds to step S8.

【0036】CPU5は前記ステップS5において、入
力ポートP1の信号がオン信号(Lレベル)と判断する
と、ステップS6にてバッテリ用フラグ(以下、B用フ
ラグという)に「1」をセットし、ステップS8に移
る。又、入力ポートP1の信号がオフ信号(Hレベル)
と判断すると、ステップS7にてGND用フラグに
「1」をセットし、ステップS8に移る。
When the CPU 5 determines in step S5 that the signal of the input port P1 is an ON signal (L level), it sets "1" in a battery flag (hereinafter, referred to as a B flag) in step S6. Move to S8. Also, the signal of the input port P1 is an off signal (H level).
When it is determined that "1" is set in the GND flag in step S7, the process proceeds to step S8.

【0037】つまり、このステップS5〜S7の処理で
は、初期の状態から初めてイグニッションがオンされた
とき、イグニッションがオンされたときは当然キーが差
込まれた状態なので、入力ポートP1,P2のうち、ど
ちらが反転されオン信号(Lレベル)となったかを判断
し、その入力ポートを記憶する。
That is, in the processing of steps S5 to S7, when the ignition is turned on for the first time from the initial state, and when the ignition is turned on, the key is of course inserted, so that the input port P1, P2 , Which is inverted and becomes an ON signal (L level), and stores the input port thereof.

【0038】CPU5は前記ステップS8において、B
用フラグが「1」かどうかを判別する。そして、B用フ
ラグが「1」と判断すると、ステップS9にて前記入力
ポートP1に入力されている信号がオン信号(Lレベ
ル)かどうかを判別する。
The CPU 5 determines in step S8 that B
It is determined whether the use flag is “1”. If the B flag is determined to be "1", it is determined in step S9 whether the signal input to the input port P1 is an ON signal (L level).

【0039】そして、入力ポートP1の信号がオン信号
(Lレベル)と判断すると、ステップS10にてキーア
ンロックウォーニング用フラグ(以下、KW用フラグと
いう)に「1」をセットし、後段の処理に移る。又、ス
テップS9において、入力ポートP1の信号がオフ信号
(Hレベル)と判断すると、ステップS11にて前記K
W用フラグに「0」をセットし、後段の処理に移る。
When it is determined that the signal of the input port P1 is an ON signal (L level), a key unlock warning flag (hereinafter, referred to as a KW flag) is set to "1" in step S10, and the subsequent processing is performed. Move on to If it is determined in step S9 that the signal at the input port P1 is an off signal (H level), the process proceeds to step S11.
The flag for W is set to "0", and the process proceeds to the subsequent stage.

【0040】つまり、このステップS8の処理では、前
記ステップS5〜S7で記憶した入力ポートが、入力ポ
ートP1かどうかを判断する。そして、記憶した入力ポ
ートが入力ポートP1のときは、ステップS9〜S11
の処理で、入力ポートP1に入力される信号にのみ基づ
いて、キーがキーシリンダに差込まれているかを判断
し、その結果を記憶する。
That is, in the process of step S8, it is determined whether the input port stored in steps S5 to S7 is the input port P1. If the stored input port is the input port P1, steps S9 to S11
In the above processing, it is determined whether the key is inserted into the key cylinder based only on the signal input to the input port P1, and the result is stored.

【0041】CPU5は前記ステップS8において、B
用フラグが「0」と判断すると、ステップS12にてG
ND用フラグが「1」かどうかを判別する。そして、G
ND用フラグが「1」と判断すると、ステップS13に
て前記入力ポートP2に入力されている信号がオン信号
(Lレベル)かどうかを判別する。
The CPU 5 determines in step S8 that B
When the use flag is determined to be “0”, G is determined in step S12.
It is determined whether the ND flag is “1”. And G
If the ND flag is determined to be "1", it is determined in step S13 whether the signal input to the input port P2 is an ON signal (L level).

【0042】そして、入力ポートP2の信号がオン信号
(Lレベル)と判断すると、ステップS14にて前記K
W用フラグに「1」をセットし、後段の処理に移る。
又、ステップS13において、入力ポートP2の信号が
オフ信号と判断すると、ステップS15にて前記KW用
フラグに「0」をセットし、後段の処理に移る。
If it is determined that the signal at the input port P2 is an ON signal (L level), at step S14 the K
The flag for W is set to "1", and the process proceeds to the subsequent stage.
If it is determined in step S13 that the signal of the input port P2 is an off signal, the KW flag is set to "0" in step S15, and the process proceeds to a subsequent stage.

【0043】つまり、このステップS12の処理では、
前記ステップS5〜S7で記憶した入力ポートが、入力
ポートP2かどうかを判断する。そして、記憶した入力
ポートが入力ポートP2のときは、ステップS13〜S
15の処理で、入力ポートP2に入力される信号にのみ
基づいて、キーがキーシリンダに差込まれているかを判
断し、その結果を記憶する。
That is, in the process of step S12,
It is determined whether the input port stored in steps S5 to S7 is the input port P2. When the stored input port is the input port P2, steps S13 to S13 are executed.
In the process of 15, it is determined whether the key is inserted into the key cylinder based only on the signal input to the input port P2, and the result is stored.

【0044】又、CPU5は前記ステップS12におい
て、GND用フラグが「0」と判断すると、後段の処理
に移る。つまり、前記ステップS8,S12の処理で、
まだどちらの入力ポートP1,P2も記憶されていない
と判断したときは、キーがキーシリンダに差込まれてい
るかを判断せずに、後段の処理に移る。
If the CPU 5 determines in step S12 that the GND flag is "0", the process proceeds to the subsequent stage. That is, in the processing of steps S8 and S12,
If it is determined that neither of the input ports P1 and P2 has been stored yet, the process proceeds to the subsequent stage without determining whether the key is inserted into the key cylinder.

【0045】後段の処理では、例えばカーテシスイッチ
からの信号Kがオン信号かどうか等の判断を行なう。次
に、上記のような実施の形態における特徴的な作用効果
を以下に示す。
In the subsequent processing, for example, it is determined whether or not the signal K from the courtesy switch is an ON signal. Next, the characteristic operation and effect of the above embodiment will be described below.

【0046】(1)本実施の形態では、ウォーニングス
イッチ4がオフされると、ノードN1は6vとなる。電
源端子7がバッテリの高電位側電源(12v)に接続さ
れたものの場合、ウォーニングスイッチ4がオンされる
と、ノードN1はほぼ12vとなり、バッテリ用オペア
ンプ2から出力される信号が反転する。又、電源端子7
がグランドに接続されたものの場合、ウォーニングスイ
ッチ4がオンされると、ノードN1はほぼ0vとなり、
GND用オペアンプ3から出力される信号が反転する。
従って、入力回路1は、前記スイッチ4から入力される
信号が12vかグランドのどちらの場合であっても、従
来のように素子を変更することなく、前記CPU5にウ
ォーニングスイッチ4がオンされたことを判定させるこ
とができる。その結果、従来のような素子の変更作業が
不要となる。又、素子を用意しておく必要も無く、部品
点数が減少するため、それらに関する管理費等のコスト
を低減させることができる。
(1) In the present embodiment, when the warning switch 4 is turned off, the node N1 becomes 6v. When the power supply terminal 7 is connected to the high-potential power supply (12v) of the battery, when the warning switch 4 is turned on, the node N1 becomes almost 12v, and the signal output from the operational amplifier 2 for battery is inverted. Power supply terminal 7
Is connected to the ground, when the warning switch 4 is turned on, the node N1 becomes almost 0 V,
The signal output from the GND operational amplifier 3 is inverted.
Therefore, regardless of whether the signal input from the switch 4 is 12 V or the ground, the input circuit 1 allows the CPU 5 to turn on the warning switch 4 without changing the element as in the related art. Can be determined. As a result, there is no need for a conventional element changing operation. In addition, there is no need to prepare elements, and the number of components is reduced. Therefore, costs such as management costs can be reduced.

【0047】(2)そして、本実施の形態では、CPU
5は判断処理において、電源が投入された初期の状態か
らイグニッションがオンされると、入力ポートP1,P
2のうち、どちらがオン信号(Lレベル)となったかを
判断し、記憶している。そして、その後行われるキーが
キーシリンダに差込まれているかどうかの判断では、前
記記憶した入力ポートに入力される信号のみに基づいて
判断するようにしている。従って、ウォーニングスイッ
チ4のオン・オフ状態を判定する処理を短縮化すること
ができる。
(2) In this embodiment, the CPU
In the judgment process, when the ignition is turned on from the initial state of power-on, the input ports P1, P
Which of the two has become the ON signal (L level) is determined and stored. Then, in the subsequent determination as to whether or not the key is inserted into the key cylinder, the determination is made based only on the signal input to the stored input port. Therefore, the processing for determining the ON / OFF state of the warning switch 4 can be shortened.

【0048】(3)本実施の形態では、バッテリ電源6
(12v)とグランドGNDとの間に第2及び第3抵抗
R2,R3を直列に接続し、その第2及び第3抵抗R
2,R3の間にウォーニングスイッチ4を接続したた
め、第2及び第3抵抗R2,R3の抵抗値を設定するだ
けで、ウォーニングスイッチ4がオフされたときのノー
ドN1の電位を所望の電位にすることができる。又、電
源端子7がバッテリの高電位側電源(12v)に接続さ
れている場合にスイッチがオンされると、ノードN1の
電位は所望の高電位となる。さらに、電源端子7がグラ
ンドに接続されたものの場合、ウォーニングスイッチ4
がオンされると、ノードN1の電位は所望の低電位とな
る。
(3) In this embodiment, the battery power source 6
(12v) and the ground GND, the second and third resistors R2 and R3 are connected in series, and the second and third resistors R2 and R3 are connected in series.
Since the warning switch 4 is connected between R2 and R3, the potential of the node N1 when the warning switch 4 is turned off is set to a desired potential only by setting the resistance values of the second and third resistors R2 and R3. be able to. When the switch is turned on when the power supply terminal 7 is connected to the high-potential power supply (12v) of the battery, the potential of the node N1 becomes a desired high potential. Further, when the power supply terminal 7 is connected to the ground, the warning switch 4
Is turned on, the potential of the node N1 becomes a desired low potential.

【0049】(4)本実施の形態では、バッテリ電源6
(12v)とグランドGNDとの間に第4〜第6抵抗R
4〜R6を直列に接続したため、第4〜第6抵抗R4〜
R6の抵抗値を設定するだけで、ノードN2の電位及び
ノードN3の電位を所望の電位にすることができる。
(4) In this embodiment, the battery power source 6
(12v) and the ground GND, the fourth to sixth resistors R
Since the fourth to sixth resistors R4 to R6 are connected in series,
Only by setting the resistance value of R6, the potential of the node N2 and the potential of the node N3 can be set to desired potentials.

【0050】(5)本実施の形態では、ノードN1の電
位と、ノードN2の電位及びノードN3の電位とを比較
するためにオペアンプを用いた。そして、オペアンプは
入力抵抗が非常に高いため、分圧抵抗による各ノードN
1〜N3の電位に影響を与えることはない。又、オペア
ンプは、ほとんど電流が流れないため、バッテリ電源を
電圧降下させることもない。
(5) In this embodiment, an operational amplifier is used to compare the potential of the node N1, the potential of the node N2, and the potential of the node N3. Since the operational amplifier has an extremely high input resistance, each node N
It does not affect the potentials of 1 to N3. Further, since almost no current flows in the operational amplifier, the voltage of the battery power supply does not drop.

【0051】上記実施の形態は以下のように変更して実
施してもよい。 ○上記実施の形態では、ノードN1の電位と比較するた
めのノードN2,N3の電位をバッテリ電源6とグラン
ドGNDとの間に接続した第4から第6抵抗R4〜R6
によって生成したが、所望の電位が得られれば、どのよ
うな電圧生成回路としてもよい。
The above embodiment may be modified and implemented as follows. In the above embodiment, the fourth to sixth resistors R4 to R6 connected between the battery power source 6 and the ground GND are connected to the potentials of the nodes N2 and N3 for comparison with the potential of the node N1.
However, any voltage generation circuit may be used as long as a desired potential is obtained.

【0052】○上記実施の形態では、ウォーニングスイ
ッチ4がオフしているとき、Hレベルを出力し、オンし
ているとき、Lレベルを出力するようにしたが、バッテ
リ用オペアンプ2及びGND用オペアンプ3の各反転入
力端子及び非反転入力端子に接続されるノードN1〜N
3を逆に接続して、オフしているときにLレベルを出力
し、オンしているときにHレベルを出力するようにして
もよい。
In the above embodiment, the H level is output when the warning switch 4 is off, and the L level is output when the warning switch 4 is on. However, the operational amplifier 2 for battery and the operational amplifier for GND are output. 3 connected to respective inverting input terminals and non-inverting input terminals.
3 may be connected in reverse to output an L level when it is off and an H level when it is on.

【0053】○上記実施の形態では、入力回路1は、ウ
ォーニングスイッチ4のオン・オフ状態を電波キーレシ
ーバのCPU5に伝達するための入力インタフェースと
したが、これに限定されず、スイッチの電源が諸条件に
よって異なる場合の入力インタフェースとすれば、電気
製品等どのような機器に用いてもよい。
In the above embodiment, the input circuit 1 is an input interface for transmitting the on / off state of the warning switch 4 to the CPU 5 of the radio key receiver. However, the present invention is not limited to this. If the input interface is different depending on various conditions, the input interface may be used for any device such as an electric product.

【0054】○上記実施の形態の第1〜第6抵抗R1〜
R6の抵抗値は、電源端子7がバッテリの高電位側電源
に接続され、ウォーニングスイッチ4がオンされたと
き、バッテリ用オペアンプ2の出力を反転させることが
でき、電源端子7がグランドに接続され、ウォーニング
スイッチ4がオンされたとき、GND用オペアンプ3の
出力を反転させることができれば、どのような抵抗値と
してもよい。
The first to sixth resistors R1 to R1 of the above embodiment
The resistance value of R6 is such that when the power supply terminal 7 is connected to the high-potential power supply of the battery and the warning switch 4 is turned on, the output of the battery operational amplifier 2 can be inverted, and the power supply terminal 7 is connected to the ground. If the output of the GND operational amplifier 3 can be inverted when the warning switch 4 is turned on, any resistance value may be used.

【0055】上記実施の形態から把握できる請求項以外
の技術的思想について、以下にそれらの効果と共に記載
する。 (イ)請求項3に記載の入力回路において、前記第1及
び第2の比較機器(2,3)はオペアンプ(2,3)で
あることを特徴とする入力回路。
The technical ideas other than the claims that can be grasped from the above embodiment will be described below together with their effects. (A) The input circuit according to claim 3, wherein the first and second comparison devices (2, 3) are operational amplifiers (2, 3).

【0056】このようにすると、分圧抵抗による各ノー
ドN1〜N3の電位に影響を与えることはない。又、バ
ッテリ電源を電圧降下させることもない。
In this way, the potential of each of the nodes N1 to N3 due to the voltage dividing resistor does not affect. Also, there is no voltage drop in the battery power supply.

【0057】[0057]

【発明の効果】以上詳述したように請求項1〜3に記載
の発明によれば、前段のスイッチがオンされたときに入
力される信号が異なっても、素子を変更することなく、
CPUに該スイッチがオンされたことを判定させること
ができる入力回路を提供することにができる。
As described above in detail, according to the first to third aspects of the present invention, even if the signal input when the preceding switch is turned on is different, the element is not changed without changing the element.
An input circuit which can cause the CPU to determine that the switch has been turned on can be provided.

【0058】請求項4に記載の発明によれば、請求項1
に記載の入力回路からオン状態又はオフ状態の旨の信号
が入力される判定機器において、スイッチのオン・オフ
状態を判定する処理を短縮化することができる。
According to the invention set forth in claim 4, according to claim 1
In the determination device to which the signal indicating the ON state or the OFF state is input from the input circuit described in (1), the process of determining the ON / OFF state of the switch can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態における入力回路を示す回路図。FIG. 1 is a circuit diagram showing an input circuit in this embodiment.

【図2】本実施の形態の電波キーレシーバのCPUの判
断処理を説明するためのフローチャート。
FIG. 2 is a flowchart for explaining a determination process of a CPU of the radio key receiver according to the embodiment;

【図3】従来技術における入力回路を示す回路図。FIG. 3 is a circuit diagram showing an input circuit according to a conventional technique.

【符号の説明】[Explanation of symbols]

2…バッテリ用オペアンプ、3…GND用オペアンプ、
4…ウォーニングスイッチ、5…電波キーレシーバのC
PU、6…バッテリ電源、GND…グランド、R2〜R
6…第2から第6抵抗、P1,P2…入力ポート。
2 ... Battery operational amplifier, 3 ... GND operational amplifier,
4 Warning switch 5 Radio key receiver C
PU, 6: battery power, GND: ground, R2 to R
6 ... second to sixth resistors, P1, P2 ... input ports.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 櫻井 雅司 愛知県丹羽郡大口町大字豊田字野田1番地 株式会社東海理化電機製作所内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Masashi Sakurai 1 Noda, Toyota, Oguchi-machi, Oguchi-cho, Niwa-gun, Aichi Prefecture Inside Tokai Rika Electric Works

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 スイッチ(4)と判定機器(5)との間
の設けられ、前記スイッチ(4)のオン・オフ状態に基
づいて前記判定機器(5)にその旨の信号を出力する入
力回路において、 前記スイッチ(4)の一端が高電位側電源に接続されて
いる時、前記スイッチ(4)のオフ状態で第1の検出電
圧を出力し、前記スイッチ(4)のオン状態で第2の検
出電圧を出力し、又、前記スイッチ(4)の一端が低電
位側電源に接続されている時、前記スイッチ(4)のオ
フ状態で第1の検出電圧を出力し、前記スイッチ(4)
のオン状態で第3の検出電圧を出力する検出回路部(R
2,R3)と、 前記検出回路部から前記第1〜第3の検出電圧を入力
し、その入力される第1及び第2の検出電圧に基づい
て、一端が高電位側電源に接続された時のスイッチ
(4)のオン状態又はオフ状態の旨の信号を前記判定機
器(5)に出力する第1の判定出力回路部(2,R4〜
R6)と、 前記検出回路部から前記第1〜第3の検出電圧を入力
し、その入力される第1及び第3の検出電圧に基づい
て、一端が低電位側電源に接続された時のスイッチ
(4)のオン状態又はオフ状態の旨の信号を前記判定機
器(5)に出力する第2の判定出力回路部(3,R4〜
R6)とを備えたことを特徴とする入力回路。
An input which is provided between a switch (4) and a judging device (5) and outputs a signal to that effect to the judging device (5) based on an on / off state of the switch (4). In the circuit, when one end of the switch (4) is connected to a high-potential-side power supply, a first detection voltage is output when the switch (4) is off, and the first detection voltage is output when the switch (4) is on. 2 and outputs a first detection voltage when the switch (4) is off when one end of the switch (4) is connected to a low-potential-side power supply. 4)
A detection circuit section (R
2, R3), the first to third detection voltages are input from the detection circuit section, and one end is connected to a high-potential-side power supply based on the input first and second detection voltages. A first determination output circuit section (2, R4 to R4) for outputting a signal to the effect that the switch (4) is in an ON state or an OFF state at the time to the determination device (5).
R6), the first to third detection voltages are input from the detection circuit unit, and based on the input first and third detection voltages, when one end is connected to the low potential side power supply. A second determination output circuit section (3, R4 to R4) for outputting a signal indicating that the switch (4) is on or off to the determination device (5);
R6).
【請求項2】 請求項1に記載の入力回路において、 前記第1及び第2の判定出力回路部に第1〜第3の検出
電圧を出力する前記検出回路部(R2,R3)は、 高電位側電源(6)と低電位側電源(GND)との間に
接続された複数個の分圧抵抗(R2,R3)からなる分
圧回路であって、前記スイッチ(4)の他端が前記分圧
抵抗(R2,R3)間に接続されたものであることを特
徴とする入力回路。
2. The input circuit according to claim 1, wherein said detection circuit sections (R2, R3) for outputting first to third detection voltages to said first and second determination output circuit sections have a high level. A voltage dividing circuit comprising a plurality of voltage dividing resistors (R2, R3) connected between a potential side power supply (6) and a low potential side power supply (GND), wherein the other end of the switch (4) is An input circuit connected between the voltage dividing resistors (R2, R3).
【請求項3】 請求項2に記載の入力回路において、 前記第1の判定出力回路部(2,R4〜R6)は、 前記第1の検出電圧より高い値の第1比較用電圧を生成
する第1の比較電圧生成部(R4〜R6)と、 前記検出回路部(R2,R3)から入力される第1及び
第2の検出電圧と前記第1比較用電圧とを比較し、その
第1比較結果信号を前記判定機器に出力する第1の比較
機器(2)とからなり、 前記第2の判定出力回路部(3,R4〜R6)は、 前記第1の検出電圧より低い値の第2比較用電圧を生成
する第2の比較電圧生成部(R4〜R6)と、 前記検出回路部(R2,R3)から入力される第1及び
第3の検出電圧と前記第2比較用電圧とを比較し、その
第2比較結果信号を前記判定機器に出力する第2の比較
機器(3)とからなることを特徴とする入力回路。
3. The input circuit according to claim 2, wherein the first determination output circuit section (2, R4 to R6) generates a first comparison voltage having a value higher than the first detection voltage. A first comparison voltage generation unit (R4 to R6), and first and second detection voltages input from the detection circuit units (R2, R3) are compared with the first comparison voltage. A first comparison device (2) that outputs a comparison result signal to the determination device, wherein the second determination output circuit unit (3, R4 to R6) has a value lower than the first detection voltage. (2) a second comparison voltage generator (R4 to R6) for generating a comparison voltage; first and third detection voltages input from the detection circuit units (R2, R3); and a second comparison voltage. And a second comparison device (3) that outputs a second comparison result signal to the determination device. An input circuit characterized by:
【請求項4】 第1及び第2の入力ポート(P1,P
2)を備え、 前記第1の入力ポート(P1)は、請求項1に記載の第
1の判定出力回路部からオン状態又はオフ状態の旨の信
号を入力し、 前記第2の入力ポート(P2)は、請求項1に記載の第
2の判定出力回路部からオン状態又はオフ状態の旨の信
号を入力し、 前記第1及び第2の入力ポート(P1,P2)のうち、
初めてオン状態の旨の信号が入力された方の入力ポート
(P1,P2)を記憶し、その後は記憶した入力ポート
(P1,P2)に入力されるオン状態又はオフ状態の旨
の信号にのみ基づいて前記スイッチのオン・オフ状態を
判定することを特徴とした判定機器。
4. The first and second input ports (P1, P2)
2), wherein the first input port (P1) receives a signal indicating an ON state or an OFF state from the first determination output circuit unit according to claim 1, and the second input port (P1). P2) receives a signal indicating an ON state or an OFF state from the second determination output circuit unit according to claim 1; and among the first and second input ports (P1, P2),
The input port (P1, P2) to which the signal indicating the ON state is input for the first time is stored, and thereafter, only the signal indicating the ON state or the OFF state input to the stored input port (P1, P2) is stored. A determination device for determining the on / off state of the switch based on the determination.
JP18509597A 1997-07-10 1997-07-10 Input circuit and decision equipment Pending JPH1131955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18509597A JPH1131955A (en) 1997-07-10 1997-07-10 Input circuit and decision equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18509597A JPH1131955A (en) 1997-07-10 1997-07-10 Input circuit and decision equipment

Publications (1)

Publication Number Publication Date
JPH1131955A true JPH1131955A (en) 1999-02-02

Family

ID=16164766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18509597A Pending JPH1131955A (en) 1997-07-10 1997-07-10 Input circuit and decision equipment

Country Status (1)

Country Link
JP (1) JPH1131955A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020036729A (en) * 2018-09-04 2020-03-12 株式会社サンセイアールアンドディ Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020036729A (en) * 2018-09-04 2020-03-12 株式会社サンセイアールアンドディ Game machine

Similar Documents

Publication Publication Date Title
JP2003258581A (en) Clamp circuit
US20070052480A1 (en) Circuit which can be programmed using a resistor and which has a reference current source
US5608344A (en) Comparator circuit with hysteresis
KR960024887A (en) BC detector circuit
US20140269996A1 (en) Multi-Current Harmonized Paths for Low Power Local Interconnect Network (LIN) Receiver
US9270505B2 (en) Communication system
US6377053B1 (en) Device for detecting short-circuits
JP2000188190A (en) Method and circuit device for comparing various voltage threshold values with input signal in electronic flasher unit
US20040124875A1 (en) Setting multiple chip parameters using one IC terminal
JPH1131955A (en) Input circuit and decision equipment
JP3963421B2 (en) Controlled oscillation system and method
JPH0997839A (en) Integrated circuit having selectable function and function selecting method
JP2001148294A (en) Load control device
US8872555B2 (en) Power-on reset circuit
US5841306A (en) Pulse generator for generating output pulse of a predetermined width
US5905326A (en) Piezoelectric buzzer control circuit
JP2830799B2 (en) Semiconductor integrated circuit device
JPH10215270A (en) Communication equipment for vehicle
TWI703061B (en) In-vehicle terminal
CN218601380U (en) Reversing signal detection circuit and device
US6201929B1 (en) Multistage rotating speed control circuit for DC motor
JP3311380B2 (en) Limiter circuit
KR100431629B1 (en) reference voltage generating circuit of the high speed current switch
JP2002152015A (en) Output circuit
SU871337A1 (en) Multi-functional element of k-coded logic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040312

A977 Report on retrieval

Effective date: 20050427

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050913