JPH11312961A - Ramp wave control circuit - Google Patents

Ramp wave control circuit

Info

Publication number
JPH11312961A
JPH11312961A JP10118436A JP11843698A JPH11312961A JP H11312961 A JPH11312961 A JP H11312961A JP 10118436 A JP10118436 A JP 10118436A JP 11843698 A JP11843698 A JP 11843698A JP H11312961 A JPH11312961 A JP H11312961A
Authority
JP
Japan
Prior art keywords
circuit
current
voltage
output
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10118436A
Other languages
Japanese (ja)
Other versions
JP3461115B2 (en
Inventor
Kenichi Nakajima
憲一 中島
Osamu Tabata
修 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11843698A priority Critical patent/JP3461115B2/en
Publication of JPH11312961A publication Critical patent/JPH11312961A/en
Application granted granted Critical
Publication of JP3461115B2 publication Critical patent/JP3461115B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the cost of an AGC circuit by increasing a constant current only when necessary and reducing a pull-in time. SOLUTION: In addition to a first comparator circuit 3, a second comparator circuit 4 for outputting only when the sample voltage of a ramp wave differs from its reference voltage by more than a specified value is provided, and an adjustment capability of the first comparator circuit is increased by adding the output of the second comparator circuit 4 to an operation current source of the first comparator circuit 3. As it is made possible to increase a pull-in capability by the second comparator circuit 4 only when necessary, it is possible to reduce the pull-in time of a ramp wave generation circuit at the time of supplying power or the like.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ランプ波の制御回
路に関し、特に、テレビジョン受像器やコンピュータの
ディスプレイ装置に用いられるCRT等の走査信号を制
御するランプ波発生回路の制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit for a ramp wave, and more particularly to a control circuit for a ramp wave generation circuit for controlling a scanning signal of a CRT or the like used in a television receiver or a display device of a computer.

【0002】[0002]

【従来の技術】ランプ信号はテレビジョン受信機やコン
ピュータのディスプレイ装置の垂直偏向信号として用い
られ、図3に示した波形をしている。ランプ信号の電圧
が基底電圧から上昇するとともに電子の照射位置が例え
ば上から下へ走査され、所定電圧に達すると再び基底電
圧に落ち、照射位置も基底位置へもどる。従って、ラン
プ波の大きさが変化すると、画面の大きさが変化するの
で、画面の大きさを一定に保つためには、ランプ信号の
波高値(ピーク・ピーク)を一定に保つ必要がある。
2. Description of the Related Art A ramp signal is used as a vertical deflection signal of a television receiver or a display device of a computer, and has a waveform shown in FIG. As the voltage of the ramp signal rises from the base voltage, the electron irradiation position is scanned, for example, from top to bottom. When the electron voltage reaches a predetermined voltage, the electron irradiation position falls again to the base voltage, and the irradiation position returns to the base position. Therefore, when the magnitude of the ramp wave changes, the size of the screen changes. Therefore, in order to keep the size of the screen constant, it is necessary to keep the peak value (peak) of the ramp signal constant.

【0003】ランプ信号を一定に保つ働きをする回路と
してAGC(Auto Gain Control)回路が使用され、例えば
図4に示す回路が考えられる。ランプ波発生回路51は
ランプ信号を作成する回路であり、ランプ信号を図示し
ない画像表示装置へ出力するとともに、所定タイミング
tにおけるランプ信号の電圧(以下サンプル電圧と記
す)を測定し、出力する。サンプル電圧は比較回路52
の一方の入力端子に入力される。比較回路52は二つの
電圧入力の差に応じた出力を行う回路であり、図4に示
したように、電源電圧(Vcc)に接続された差動増幅回
路52aと電流ミラー回路52bを組み合わせた構成であ
る。比較回路52には、電源電圧Vccに接続された動作
電流源から定電流I0が供給される。比較回路52のもう
一方の入力端子には、前記所定タイミングのランプ信号
の基準電圧が入力される。サンプル電圧と基準電圧が等
しい場合には、差動増幅器2aの2つのトランジスタ5
2a'及び52a''のベース電極に等しい電圧が印加され
るので、トランジスタ52a'と52a''には等しい電流1
/2・I0が流れる。電流ミラー回路52bは2つのトランジ
スタ52b'と52b''とに、等しい電流が流れる回路で
ある。従って、サンプル電圧と基準電圧が等しい場合
は、比較回路52からの出力電流は生じない。サンプル
電圧と基準電圧に差がある場合には、トランジスタ52
a'及び52a''に異なる電流(例えば52a'に1/2・I0+△
Iが流れ、52a''に1/2・I0-△Iが流れる)が流れる。
(このとき、トランジスタ52a'と52a''に流れる電
流の合計はI0になる。)電流ミラー回路52bの2つの
トランジスタ52b'及び52b''には、等しい電流が流
れる(例えば上記の例の場合、52b'及び52b''に1/2
・I0-△Iが流れる)ので、トランジスタ52a'と52b'
の電流の差(例えば上記の例の場合、2△I)は、電流ミ
ラー回路52bに流れることができず、比較回路52の
出力となる。比較回路52の出力は、電源電圧と接続さ
れた第1のコンデンサ53と、接地された第2のコンデ
ンサ54と、ランプ波発生回路51とに接続されてい
る。第1及び第2のコンデンサ53、54には、比較回
路52の出力電流が流れ込み、電荷が蓄積されて、比較
回路52の出力に応じた電位となる。この電位がランプ
波発生回路51の制御電圧となり、次の周期以降のラン
プ信号の大きさを変化させる。比較回路52の出力は、
サンプル電圧と基準電圧が等しくなる間で毎周期出力さ
れ、ランプ波の波高値が一定に保たれる。
An AGC (Auto Gain Control) circuit is used as a circuit that keeps the lamp signal constant. For example, a circuit shown in FIG. 4 can be considered. The ramp generation circuit 51 is a circuit for generating a ramp signal, outputs the ramp signal to an image display device (not shown),
Measure and output the ramp signal voltage at t (hereinafter referred to as sample voltage). The sample voltage is applied to the comparison
Is input to one of the input terminals. The comparison circuit 52 is a circuit that performs an output according to the difference between the two voltage inputs, and as shown in FIG. 4, combines a differential amplifier circuit 52a connected to a power supply voltage (Vcc) and a current mirror circuit 52b. Configuration. The comparison circuit 52, a constant current I 0 is supplied from the operating current source connected to the power supply voltage Vcc. The other input terminal of the comparison circuit 52 receives the reference voltage of the ramp signal at the predetermined timing. If the sample voltage and the reference voltage are equal, the two transistors 5 of the differential amplifier 2a
Since an equal voltage is applied to the base electrodes of 2a 'and 52a ", an equal current 1 is applied to transistors 52a' and 52a".
/ 2 · I 0 flows. The current mirror circuit 52b is a circuit in which the same current flows through the two transistors 52b 'and 52b''. Therefore, when the sample voltage is equal to the reference voltage, no output current is generated from the comparison circuit 52. If there is a difference between the sample voltage and the reference voltage, the transistor 52
Different currents for a 'and 52a''(eg, 1/2 · I 0 + △
I flows, and 1 / 2aI 0- △ I flows through 52a ″).
(At this time, the sum of the currents flowing through the transistors 52a 'and 52a''becomes I0 .) An equal current flows through the two transistors 52b' and 52b '' of the current mirror circuit 52b (for example, in the above example). In this case, 52b 'and 52b''are 1/2
・ I 0- △ I flows), so that the transistors 52a ′ and 52b ′
(For example, 2 △ I in the above example) cannot flow through the current mirror circuit 52b and becomes the output of the comparison circuit 52. The output of the comparison circuit 52 is connected to a first capacitor 53 connected to a power supply voltage, a second capacitor 54 grounded, and a ramp generation circuit 51. The output current of the comparison circuit 52 flows into the first and second capacitors 53 and 54, and the electric charge is accumulated, and becomes a potential corresponding to the output of the comparison circuit 52. This potential becomes the control voltage of the ramp generation circuit 51, and changes the magnitude of the ramp signal in the next and subsequent cycles. The output of the comparison circuit 52 is
The signal is output every cycle while the sample voltage and the reference voltage are equal, and the peak value of the ramp wave is kept constant.

【0004】[0004]

【発明が解決しようとする課題】従来のAGC回路は、動
作電流源から供給される定電流I0を作動増幅器52aに
分配することによってコンデンサ53及びコンデンサ5
4の電位を調整するので、従来のAGC回路が1回で調整
できる最大の電位差は定電流I0の大きさに依存してい
る。従来のAGC回路ではサンプル電圧と基準電圧との差
が一定以上大きくなった場合、1周期ではこれを調整し
きれなかった。換言すれば、I0が小さいと、ランプ信号
が基準の波形になるまでの時間、いわゆる引き込み時間
が長かった。
THE INVENTION Problems to be Solved] Conventional AGC circuits, capacitor 53 and capacitor 5 by distributing the constant current I 0 supplied from the operating current source operation amplifier 52a
Since adjusting the fourth potential, the maximum potential difference conventional AGC circuit can be adjusted at one time is dependent on the magnitude of the constant current I 0. In the conventional AGC circuit, if the difference between the sample voltage and the reference voltage becomes larger than a certain value, it cannot be adjusted in one cycle. In other words, if I 0 is small, the time until the ramp signal becomes the reference of the waveform, so-called pull-in time is longer.

【0005】これに対応するために、定電流I0を大きく
設定することは、容易に考えられることであるが、定電
流I0を大きくすると、比較回路の出力が鋭敏になりす
ぎ、また、ノイズに対し弱くなるので、波高値を調整し
た結果、ランプ波形にひずみを生じてしまう。従って、
定電流I0を大きく設定することは、採用できるものでは
ない。
[0005] To address this, by setting a large constant current I 0 would be to easily conceivable, increasing the constant current I 0, too sensitive output of the comparator circuit, also, Since it becomes weak against noise, the waveform of the ramp is distorted as a result of adjusting the peak value. Therefore,
Setting a large constant current I 0 is not intended to be adopted.

【0006】更に、従来のAGC回路は、小さいI0で、引
き込み時間をできる限り短くするために、コンデンサ5
3と、コンデンサ54を設けている。これは、ランプ波
の基準電圧が電源電圧の1/2、1/2Vccに近いので、電源
電圧Vccに接続されたコンデンサ53と、接地されたコ
ンデンサ54を設けることによって、電源投入時に基準
電圧として1/2VccをAGC回路に入力するために設けられ
ている。従って、この2つのコンデンサ53、54は、
引き込み時間が十分短ければどちらか片方でも機能上問
題は生じない。換言すれば、引き込み時間が長いために
コンデンサが2つ必要となり、従って、コストの増大に
つながっていた。
Further, the conventional AGC circuit has a small I 0 , so that the pull-in time is as short as possible.
3 and a capacitor 54 are provided. This is because the reference voltage of the ramp wave is close to 1/2, 1/2 Vcc of the power supply voltage, and therefore, by providing the capacitor 53 connected to the power supply voltage Vcc and the grounded capacitor 54, the reference voltage at power-on is provided. It is provided to input 1/2 Vcc to the AGC circuit. Therefore, these two capacitors 53 and 54 are
If the pull-in time is sufficiently short, there is no functional problem in either one. In other words, the long pull-in time required two capacitors, thus leading to an increase in cost.

【0007】本発明は、上記の諸課題に鑑み、定電流I0
必要なときのみ大きくして、引き込み時間を短縮し、も
ってAGC回路のコストを低減することを目的とする。
[0007] The present invention has been made in view of the challenges described above, the constant current I 0
An object of the present invention is to increase the size of the AGC circuit only when necessary, shorten the pull-in time, and thereby reduce the cost of the AGC circuit.

【0008】[0008]

【課題を解決するための手段】本発明は、第1の比較回
路に入力する第2の比較回路を設け、サンプル電圧と基
準電圧の差が一定値を越えたときのみ、第1の比較回路
の調整機能を増加して、一時的に引き込み能力を増加さ
せるものである。
According to the present invention, there is provided a second comparison circuit for inputting to a first comparison circuit, and the first comparison circuit is provided only when a difference between a sample voltage and a reference voltage exceeds a predetermined value. In this case, the adjustment function is increased to temporarily increase the pull-in capability.

【0009】[0009]

【発明の実施の形態】図1に本発明の一実施形態の概念
図を示す。ランプ波発生回路1は、制御電圧コンデンサ
2に蓄電された電圧に応じてランプ波の大きさを変動さ
せてランプ波を発生し、図示しない画像表示装置へ出力
する。また、ランプ波発生回路1は出力するランプ波の
所定タイミングのランプ波の電圧を測定し、サンプル電
圧として第1の比較回路3の第1の入力端子に入力す
る。第1の比較回路3のもう一方の入力端子にはサンプ
ル電圧の基準電圧が入力され、第1の比較回路3は、定
電流I0を最大値とした、サンプル電圧と基準電圧の差に
応じた電流を出力し、出力された電流はコンデンサ2に
蓄電されてランプ波発生回路1から出力されるランプ波
の大きさが変化する。以上は、従来の技術と同様であ
る。
FIG. 1 shows a conceptual diagram of an embodiment of the present invention. The ramp generation circuit 1 generates a ramp by changing the magnitude of the ramp in accordance with the voltage stored in the control voltage capacitor 2 and outputs the generated ramp to an image display device (not shown). Further, the ramp generation circuit 1 measures the voltage of the ramp wave to be output at a predetermined timing, and inputs the measured voltage to the first input terminal of the first comparison circuit 3 as a sample voltage. To the other input terminal of the first comparator circuit 3 reference voltage of the sample voltage is input, the first comparator circuit 3, according to the difference of the constant current I 0 to the maximum value, the sample and reference voltages The output current is stored in the capacitor 2 and the magnitude of the ramp wave output from the ramp generation circuit 1 changes. The above is the same as the conventional technology.

【0010】サンプル電圧と基準電圧は第2の比較回路
4の入力端子にも入力されている。第2の比較回路4
は、サンプル電圧と基準電圧の差が所定の基準よりも大
きい場合に、定電流I0'を最大値とした、この差の大き
さの電流をゲート回路5に出力する。ゲート回路5は第
2の比較回路4の出力の大きさに応じてゲートを開き、
電流I2が第1の比較回路3に流れる。その結果、第1の
比較回路の出力電流の最大値は定電流I0と電流I2との和
になり、コンデンサ2に一度に蓄積される電流量が増加
するので、ランプ波制御回路の制御能力が一時的に向上
する。
[0010] The sample voltage and the reference voltage are also input to the input terminal of the second comparison circuit 4. Second comparison circuit 4
When the difference between the sample voltage and the reference voltage is larger than a predetermined reference, the constant current I 0 ′ is output to the gate circuit 5 with the difference being the maximum value. The gate circuit 5 opens a gate according to the magnitude of the output of the second comparison circuit 4,
The current I 2 flows to the first comparison circuit 3. As a result, the maximum value of the output current of the first comparator circuit is the sum of the constant current I 0 and the current I 2, since the amount of current that is accumulated at one time in the capacitor 2 is increased, the control of the ramp control circuit Ability temporarily improves.

【0011】次に本発明の実施形態の具体的回路例につ
いて説明する。図2に本発明の一実施形態の回路図を示
す。破線細線の方形で示した領域が、それぞれ図1の第
1の比較回路3、第2の比較回路4、ゲート回路5に相
当する領域である。
Next, a specific circuit example of the embodiment of the present invention will be described. FIG. 2 shows a circuit diagram of one embodiment of the present invention. The regions indicated by the dashed thin-line rectangles are regions corresponding to the first comparison circuit 3, the second comparison circuit 4, and the gate circuit 5 in FIG. 1, respectively.

【0012】第1の比較回路3の構成は従来の技術と同
様であるので詳述は省略する。
The configuration of the first comparison circuit 3 is the same as that of the prior art, so that the details are omitted.

【0013】第2の比較回路4は、定電流I0'が供給さ
れ、差動増幅器と、二つの定電流源4aから構成されて
いる。第1の比較回路3同様、サンプル電圧と基準電圧
の差に応じて、合計I0'となる電流が差動増幅器の二つ
のトランジスタに流れる。ところで、二つの定電流源
は、図示しない電流ミラー回路を構成しており、定電流
I1を流そうとする働きがある一方、定電流I1よりも大き
な電流は流れない。基準電圧とサンプル電圧の差が所定
範囲内であれば、作動増幅器の二つのトランジスタに流
れる電流が、所定範囲内で均衡して入り、一つのトラン
ジスタに流れる電流の大きさはI1よりも小さいので、第
2の比較回路4の出力はない。そして、サンプル電圧と
基準電圧の差が所定より大きくなり、差動増幅器のどち
らかのトランジスタに流れる電流がI1を越えると、定電
流源に流れきれない電流が第2の比較回路の出力として
ゲート回路5に入力される。
The second comparison circuit 4 is supplied with a constant current I 0 ′, and comprises a differential amplifier and two constant current sources 4a. Similarly to the first comparison circuit 3, currents totaling I 0 ′ flow through the two transistors of the differential amplifier according to the difference between the sample voltage and the reference voltage. By the way, the two constant current sources constitute a current mirror circuit (not shown).
While some work to be shed I 1, a large current does not flow from the constant current I 1. Within difference predetermined range of the reference voltage and the sample voltage, the current flowing through the two transistors of the differential amplifier will enter in equilibrium within a predetermined range, the magnitude of current flowing through one transistor is smaller than I 1 Therefore, there is no output from the second comparison circuit 4. Then, the difference between the sampled voltage and the reference voltage becomes larger than the predetermined, the current flowing to either of the transistors of the differential amplifier exceeds I 1, as a current that can not flow into the constant current source output of the second comparator circuit Input to the gate circuit 5.

【0014】ゲート回路5は二つのエミッタ接地された
トランジスタ5aと、電流ミラー回路5bで構成されてい
る。ゲート回路5の入力は二つのトランジスタのベース
電極に接続されており、電流ミラー回路の片方のトラン
ジスタは二つの接地されたトランジスタに接続されてお
り、電流ミラー回路5bのもう片方のトランジスタが電
流ミラー回路5の出力となっている。第2の比較回路4
からの出力があると、ゲート回路5の二つの接地された
トランジスタ5aのどちらか一方がオンする。すると、
この二つのトランジスタに接続された電流ミラー回路5
bに電流が流れるので、ゲート回路5は、電流I2を出力
する。
The gate circuit 5 is composed of two transistors 5a whose emitters are grounded, and a current mirror circuit 5b. The input of the gate circuit 5 is connected to the base electrodes of two transistors, one transistor of the current mirror circuit is connected to two grounded transistors, and the other transistor of the current mirror circuit 5b is connected to the current mirror. This is the output of the circuit 5. Second comparison circuit 4
, One of the two grounded transistors 5a of the gate circuit 5 is turned on. Then
Current mirror circuit 5 connected to these two transistors
Since current flows through the b, the gate circuit 5 outputs a current I 2.

【0015】ゲート回路5からの出力は第1の比較回路
3に接続されているので、第1の比較回路の出力の最大
値は定電流I0とゲート回路5の出力I2との和になる。
[0015] Since the output from the gate circuit 5 is connected to the first comparator circuit 3, the maximum value of the output of the first comparator circuit to the sum of the output I 2 of the constant current I 0 and the gate circuit 5 Become.

【0016】従って、本実施形態のランプ波制御回路
は、サンプル電圧と基準電圧との差が所定の大きさを越
えたときのみ、比較回路3の出力の最大値を上げること
ができる。
Therefore, the ramp control circuit of the present embodiment can increase the maximum value of the output of the comparison circuit 3 only when the difference between the sample voltage and the reference voltage exceeds a predetermined value.

【0017】[0017]

【発明の効果】本発明によれば、第2の比較回路によっ
て、必要なときだけ引き込み能力を増加させることがで
きるので、電源投入時などのランプ波発生回路の引き込
み時間を短くできる。
According to the present invention, the pull-in capability can be increased only when necessary by the second comparison circuit, so that the pull-in time of the ramp generation circuit at the time of turning on the power can be shortened.

【0018】また、引き込み時間を短くするために電源
電圧と接地とにそれぞれ入れていたコンデンサ53と5
4を一つのコンデンサ2に減らすことができる。AGC回
路は一般的に集積回路(IC)であり、一体的に製造さ
れ、一方、コンデンサ53、54及び2はAGC回路の制
御電源を調整する働きをするたに大きな容量が必要であ
り、ICの中に作り込むことはできず、ICの外に配線を用
いて接続される外づけ部品である。従って、第2の比較
回路を増加させても、ICの製造コストは、ほとんど変化
しない一方、外づけのコンデンサを減らすことで、コス
トダウンが可能であるので、トータルでAGC回路の製造
に要するコストの低減になる。
In order to shorten the pull-in time, capacitors 53 and 5 which are connected to the power supply voltage and the ground, respectively, are used.
4 can be reduced to one capacitor 2. The AGC circuit is generally an integrated circuit (IC) and is manufactured integrally, while the capacitors 53, 54 and 2 require a large capacitance to serve to regulate the control power of the AGC circuit, and It is an external component that cannot be built inside, but is connected using wiring outside the IC. Therefore, even if the second comparison circuit is increased, the manufacturing cost of the IC hardly changes. On the other hand, the cost can be reduced by reducing the number of external capacitors. Is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態のランプ波制御回路の概念図
である。
FIG. 1 is a conceptual diagram of a ramp control circuit according to an embodiment of the present invention.

【図2】本発明の実施形態のランプ波制御回路の回路図
である。
FIG. 2 is a circuit diagram of a ramp wave control circuit according to the embodiment of the present invention.

【図3】ランプ波の波形を示す図である。FIG. 3 is a diagram showing a waveform of a ramp wave.

【図4】従来のランプ波制御回路の回路図である。FIG. 4 is a circuit diagram of a conventional ramp wave control circuit.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 制御電圧に応じてランプ波及びランプ波
の所定タイミングの電圧値であるサンプル電圧を出力す
るランプ波発生回路と、定電流I0が供給され、前記サン
プル電圧と前記サンプル電圧の基準値である基準電圧と
が入力され、前記サンプル電圧と前記基準電圧との差に
応じて電流を出力する第1の比較回路と、前記第1の比
較回路の出力を蓄電して前記ランプ波発生回路の制御電
圧を変動させるコンデンサと、定電流I0'が供給され、
前記サンプル電圧と前記基準電圧が入力され、前記サン
プル電圧と前記基準電圧との差が所定の値を超えたとき
に電流を出力する第2の比較回路と、前記第2の比較回
路の出力電流が入力され、前記入力がある間、電流I2
出力するゲート回路とを有し、前記電流I2は、前記第1
の比較回路に供給される定電流I0に合計され、前記第1
の比較回路の出力電流の最大値を増加させることによ
り、前記ランプ波発生回路より出力されるランプ波の大
きさを一定に保つランプ波制御回路。
And 1. A control voltage ramp generator for outputting a sample voltage is the voltage value of the predetermined timing of the ramp and ramp in accordance with the supplied constant current I 0, the sample voltage and the sample voltage A first comparison circuit that receives a reference voltage that is a reference value and outputs a current in accordance with a difference between the sample voltage and the reference voltage; and stores a ramp wave by storing an output of the first comparison circuit. A capacitor that fluctuates the control voltage of the generating circuit and a constant current I 0 ′ are supplied,
A second comparison circuit to which the sample voltage and the reference voltage are input and output a current when a difference between the sample voltage and the reference voltage exceeds a predetermined value; and an output current of the second comparison circuit. And a gate circuit that outputs a current I 2 while the input is present, wherein the current I 2
Is added to the constant current I 0 supplied to the comparison circuit of
A ramp wave control circuit for maintaining the magnitude of the ramp wave output from the ramp wave generation circuit constant by increasing the maximum value of the output current of the comparison circuit.
【請求項2】 前記第2の比較回路は作動増幅器を構成
する一対のトランジスタと、前記トランジスタそれぞれ
に接続された定電流I1を流す定電流源を有することを特
徴とする請求項1に記載のランプ波制御回路。
Wherein said second comparator circuit according to claim 1, characterized in that it comprises a pair of transistors constituting the differential amplifier, a constant current source for supplying a constant current I 1 that is connected to each of the transistors Ramp wave control circuit.
【請求項3】 前記ゲート回路はエミッタ接地されたト
ランジスタと、該トランジスタに接続されたミラー回路
を有し、前記ゲート回路への入力は、前記エミッタ接地
されたトランジスタのベースに入力され、前記ゲート回
路の出力される前記電流I2は、該トランジスタに接続さ
れたミラー回路より出力され、前記電流I2の大きさは、
前記ゲート回路への入力の大きさに応じて変化すること
を特徴とする請求項1に記載のランプ波制御回路。
3. The gate circuit includes a transistor whose emitter is grounded, and a mirror circuit connected to the transistor. An input to the gate circuit is input to a base of the transistor whose emitter is grounded. The current I2 output from the circuit is output from a mirror circuit connected to the transistor, and the magnitude of the current I2 is
The ramp wave control circuit according to claim 1, wherein the control circuit changes according to a magnitude of an input to the gate circuit.
JP11843698A 1998-04-28 1998-04-28 Ramp wave control circuit Expired - Fee Related JP3461115B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11843698A JP3461115B2 (en) 1998-04-28 1998-04-28 Ramp wave control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11843698A JP3461115B2 (en) 1998-04-28 1998-04-28 Ramp wave control circuit

Publications (2)

Publication Number Publication Date
JPH11312961A true JPH11312961A (en) 1999-11-09
JP3461115B2 JP3461115B2 (en) 2003-10-27

Family

ID=14736598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11843698A Expired - Fee Related JP3461115B2 (en) 1998-04-28 1998-04-28 Ramp wave control circuit

Country Status (1)

Country Link
JP (1) JP3461115B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005218117A (en) * 2004-01-30 2005-08-11 Samsung Electronics Co Ltd Lamp signal generating circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005218117A (en) * 2004-01-30 2005-08-11 Samsung Electronics Co Ltd Lamp signal generating circuit
JP4555103B2 (en) * 2004-01-30 2010-09-29 三星電子株式会社 Ramp signal generation circuit

Also Published As

Publication number Publication date
JP3461115B2 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
JP2897795B2 (en) Sample and hold type phase comparator
KR0162931B1 (en) Power on generator
US6680656B2 (en) Function generator with adjustable oscillating frequency
KR100576491B1 (en) Dual internal voltage generator
JP2001237374A (en) Semiconductor integrated circuit
KR19990045290A (en) Oscillation circuit
US20060001752A1 (en) CMOS image sensor for reducing kTC noise, reset transistor control circuit used in the image sensor and voltage switch circuit used in the control circuit
US6411172B2 (en) Oscillator circuit with reduced capacity for AC coupling capacitor
JP3398573B2 (en) Differential amplifier
JP3938410B2 (en) Semiconductor integrated circuit
JPH11119743A (en) Liquid crystal display device
US20050259375A1 (en) Overcurrent protection circuit
JPH05114291A (en) Generating circuit of reference voltage
US6957278B1 (en) Reference -switch hysteresis for comparator applications
JPH11312961A (en) Ramp wave control circuit
JPH08288830A (en) Integrated buffer circuit
JP2853469B2 (en) Semiconductor integrated device
KR920004925B1 (en) Noise muting and constant voltage control circuit
JP2874459B2 (en) Semiconductor storage device
JP2752019B2 (en) Gamma correction circuit for liquid crystal display
JPH0372784A (en) Synchronizing signal separator circuit
JPS584867B2 (en) Suichiyokuhenkou Cairo
JP3725117B2 (en) Differential amplifier
KR19990045213A (en) Oscillation circuit
JP2000099171A (en) Power source circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees