JPH11298471A - ブロック暗号化方法及び装置 - Google Patents
ブロック暗号化方法及び装置Info
- Publication number
- JPH11298471A JPH11298471A JP11060242A JP6024299A JPH11298471A JP H11298471 A JPH11298471 A JP H11298471A JP 11060242 A JP11060242 A JP 11060242A JP 6024299 A JP6024299 A JP 6024299A JP H11298471 A JPH11298471 A JP H11298471A
- Authority
- JP
- Japan
- Prior art keywords
- data block
- unit
- output signal
- block
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/08—Randomization, e.g. dummy operations or using noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 スケーリングすることのできるブロック暗号
化装置であって、従来技術の欠点を克服したブロック暗
号化装置を提供する。 【解決手段】 自在に選択できるコントロール情報とシ
ークレットキー情報に基づいて、初期ブロックを最終ブ
ロックに変換する暗号化した及びデクリプトしたデジタ
ル通信に使用する方法及び装置である。この装置または
方法は、平易テキストまたは暗号化テキストを操作して
最終ブロックを提供する複数のユニットまたはステップ
を具える。この方法は、異なるモジュラスを有し、これ
は特別な制約に合致する３つのモジュラス動作を含む。
化装置であって、従来技術の欠点を克服したブロック暗
号化装置を提供する。 【解決手段】 自在に選択できるコントロール情報とシ
ークレットキー情報に基づいて、初期ブロックを最終ブ
ロックに変換する暗号化した及びデクリプトしたデジタ
ル通信に使用する方法及び装置である。この装置または
方法は、平易テキストまたは暗号化テキストを操作して
最終ブロックを提供する複数のユニットまたはステップ
を具える。この方法は、異なるモジュラスを有し、これ
は特別な制約に合致する３つのモジュラス動作を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルデータブ
ロックの暗号化（エンクリプト）または暗号解読（デク
リプト）に関するものであり、特に、少なくとも一つの
自在に選択可能なコントロールブロックを用いて第１の
デジタルブロックを第２のデジタルブロックへブロック
−バイ−ブロック変換するための暗号化方法及び装置に
関する。
ロックの暗号化（エンクリプト）または暗号解読（デク
リプト）に関するものであり、特に、少なくとも一つの
自在に選択可能なコントロールブロックを用いて第１の
デジタルブロックを第２のデジタルブロックへブロック
−バイ−ブロック変換するための暗号化方法及び装置に
関する。
【０００２】
【従来の技術】通商におけるデジタル通信システムの急
速な発達が、通常の暗号解析や分析技術に対して少なく
ても十分な時間安全である暗号システムの必要性に拍車
をかけた。平易なテキストブロックの暗号化とこの暗号
化したテキストブロックの解読の双方に適したブロック
暗号化装置を用いた公知のシステムが米国特許第５，２
１４，７０３号に開示されている。しかしながら、この
システムは、システムオペレーションのサイズを適当に
スケーリングしてどのような入力／出力サイズでも使用
できるようには設計することができず、分析技術の存在
に影響を受けやすい。
速な発達が、通常の暗号解析や分析技術に対して少なく
ても十分な時間安全である暗号システムの必要性に拍車
をかけた。平易なテキストブロックの暗号化とこの暗号
化したテキストブロックの解読の双方に適したブロック
暗号化装置を用いた公知のシステムが米国特許第５，２
１４，７０３号に開示されている。しかしながら、この
システムは、システムオペレーションのサイズを適当に
スケーリングしてどのような入力／出力サイズでも使用
できるようには設計することができず、分析技術の存在
に影響を受けやすい。
【０００３】
【発明が解決しようとする課題】本発明の目的は、スケ
ーリングすることのできるブロック暗号化装置であっ
て、従来技術の欠点を克服したブロック暗号化装置を提
供することである。
ーリングすることのできるブロック暗号化装置であっ
て、従来技術の欠点を克服したブロック暗号化装置を提
供することである。
【０００４】本発明の他の目的は、暗号化およびデクリ
プトするデジタル情報に適した多重ステージを有してお
り、信号傍受の可能性を最小にし、スケーリングおよび
カスタマイズ可能な、暗号化およびデクリプトするデジ
タル通信に使用する初期ブロックを最終ブロックに変換
する新規な方法を提供することである。
プトするデジタル情報に適した多重ステージを有してお
り、信号傍受の可能性を最小にし、スケーリングおよび
カスタマイズ可能な、暗号化およびデクリプトするデジ
タル通信に使用する初期ブロックを最終ブロックに変換
する新規な方法を提供することである。
【０００５】
【課題を解決するための手段】本発明は暗号化して保全
したデジタル通信システムにおける情報のエンクリプト
およびデクリプトに使用するブロック暗号化装置に係る
ものであり、この装置は： （ａ）入力データブロックとコントロールデータブロッ
クを受け取る第１のステージであって、 （ｉ）前記入力データブロックと前記コントロールデー
タブロックの第１のサブセットに応答するモジューロ−
２加算ユニットを具える複数の直列に接続されたユニッ
トと、 （ｉｉ）前記和モジューロ−２加算ユニットからの出力
信号と、前記コントロールデータブロックの第２のサブ
セットに応答して、前記モジューロ−２加算ユニットか
らの出力信号を再整理する第１のニブルスワップユニッ
トと、を具える第１のステージと； （ｂ）キーデータブロックを確率化する手段を具え、キ
ーデータブロックに応答するキースケジューラと、 （ｃ）第１及び第２のキーデータサブブロックにおいて
前記キースケジューラから前記確率化されたキーデータ
ブロックと、前記コートロールデータブロックと前記第
１ステージからの出力信号とを受け取る第２のステージ
であって、複数の直列に接続されたユニットを有し、 （ｉ）前記キースケジューラからの前記第１のキーデー
タサブブロックと、前記第１のステージからの出力信号
とコントロールデータブロックに応答して第１のモジュ
ラスｑに基づいてモジューロ加算動作を実行する第１の
リニアモジューロユニットと、 （ｉｉ）前記第１のリニアモジューロユニットからの出
力信号に応答して、第２のモジュラスｐに基づいてｎ番
目のパワーモジューロ動作を実行し、これによって、ｎ
＞１、およびｐ＝２Ｋ−Ｘ、ただしＸはｎと（２Ｋ−Ｘ
−１）間の最大公分母が１であり、Ｋが所定のサイズで
ある、所定のサイズの出力信号を提供するｎｔｈパワー
モジューロユニットと、 （ｉｉｉ）前記第２のキーデータサブブロックと前記ｎ
ｔｈパワーモジューロユニットからの出力信号に応答し
て、第３のモジュラスｒに基づいてモジュール加算動作
を実行するする第２のリニアモジューロユニットと、を
具える第２のステージを具え、前記第１、第２及び第３
のモジュールｐ、ｑおよびｒが互いに異なったものであ
ることを特徴とする。
したデジタル通信システムにおける情報のエンクリプト
およびデクリプトに使用するブロック暗号化装置に係る
ものであり、この装置は： （ａ）入力データブロックとコントロールデータブロッ
クを受け取る第１のステージであって、 （ｉ）前記入力データブロックと前記コントロールデー
タブロックの第１のサブセットに応答するモジューロ−
２加算ユニットを具える複数の直列に接続されたユニッ
トと、 （ｉｉ）前記和モジューロ−２加算ユニットからの出力
信号と、前記コントロールデータブロックの第２のサブ
セットに応答して、前記モジューロ−２加算ユニットか
らの出力信号を再整理する第１のニブルスワップユニッ
トと、を具える第１のステージと； （ｂ）キーデータブロックを確率化する手段を具え、キ
ーデータブロックに応答するキースケジューラと、 （ｃ）第１及び第２のキーデータサブブロックにおいて
前記キースケジューラから前記確率化されたキーデータ
ブロックと、前記コートロールデータブロックと前記第
１ステージからの出力信号とを受け取る第２のステージ
であって、複数の直列に接続されたユニットを有し、 （ｉ）前記キースケジューラからの前記第１のキーデー
タサブブロックと、前記第１のステージからの出力信号
とコントロールデータブロックに応答して第１のモジュ
ラスｑに基づいてモジューロ加算動作を実行する第１の
リニアモジューロユニットと、 （ｉｉ）前記第１のリニアモジューロユニットからの出
力信号に応答して、第２のモジュラスｐに基づいてｎ番
目のパワーモジューロ動作を実行し、これによって、ｎ
＞１、およびｐ＝２Ｋ−Ｘ、ただしＸはｎと（２Ｋ−Ｘ
−１）間の最大公分母が１であり、Ｋが所定のサイズで
ある、所定のサイズの出力信号を提供するｎｔｈパワー
モジューロユニットと、 （ｉｉｉ）前記第２のキーデータサブブロックと前記ｎ
ｔｈパワーモジューロユニットからの出力信号に応答し
て、第３のモジュラスｒに基づいてモジュール加算動作
を実行するする第２のリニアモジューロユニットと、を
具える第２のステージを具え、前記第１、第２及び第３
のモジュールｐ、ｑおよびｒが互いに異なったものであ
ることを特徴とする。
【０００６】本発明は更に、通信システムにおいて情報
のエンクリプトおよびデクリプトに使用する初期データ
ブロックを最終データブロックに変換する方法であっ
て、（ａ）初期データブロック、コントロールデータブ
ロック、第１のキーデータブロックおよび第２のキーデ
ータブロックを提供するステップと；（ｂ）前記初期デ
ータブロックと前記コントロールデータブロックを組み
合わせて第１のデータ出力信号を提供するステップと、
（ｃ）前記第１のデータ出力信号のセグメントを前記コ
ントロールデータブロックの第１のサブセットに確実に
転送して第２のデータ出力信号を提供するステップと、
（ｄ）前記第２のデータ出力信号を前記コントロールデ
ータブロックの第３のサブセットに確実に拡大して第３
のデータ出力信号を提供するステップと、（ｅ）前記第
３のデータ出力信号を前記コントロールデータブロック
の第４のサブセットに確実に再整理して第４のデータ出
力信号を提供するステップと、（ｆ）前記第４のデータ
出力信号と第１のキーデータブロックを組合わせて、第
５のデータ出力信号を提供するステップと、（ｇ）前記
第５の出力信号を用いてｎｔｈパワーモジューロ動作を
実行して、第６のデータ出力信号を提供するステップ
と、（ｈ）前記第６のデータ出力信号の予め選択された
部分と第２のキーデータブロックとを組合わせて、最終
データブロックを提供するステップと、を具えることを
特徴とする。
のエンクリプトおよびデクリプトに使用する初期データ
ブロックを最終データブロックに変換する方法であっ
て、（ａ）初期データブロック、コントロールデータブ
ロック、第１のキーデータブロックおよび第２のキーデ
ータブロックを提供するステップと；（ｂ）前記初期デ
ータブロックと前記コントロールデータブロックを組み
合わせて第１のデータ出力信号を提供するステップと、
（ｃ）前記第１のデータ出力信号のセグメントを前記コ
ントロールデータブロックの第１のサブセットに確実に
転送して第２のデータ出力信号を提供するステップと、
（ｄ）前記第２のデータ出力信号を前記コントロールデ
ータブロックの第３のサブセットに確実に拡大して第３
のデータ出力信号を提供するステップと、（ｅ）前記第
３のデータ出力信号を前記コントロールデータブロック
の第４のサブセットに確実に再整理して第４のデータ出
力信号を提供するステップと、（ｆ）前記第４のデータ
出力信号と第１のキーデータブロックを組合わせて、第
５のデータ出力信号を提供するステップと、（ｇ）前記
第５の出力信号を用いてｎｔｈパワーモジューロ動作を
実行して、第６のデータ出力信号を提供するステップ
と、（ｈ）前記第６のデータ出力信号の予め選択された
部分と第２のキーデータブロックとを組合わせて、最終
データブロックを提供するステップと、を具えることを
特徴とする。
【０００７】
【発明の実施の形態】以下に図面に基づいて、本発明の
実施の形態を説明する。
実施の形態を説明する。
【０００８】図４は、ブロック暗号化装置１００を示
す。この装置は、反復的なものではなく、入力ユニット
１０、８個のユニット１−８、出力ユニット１１及びキ
ースケジューラユニット９とを具えている。
す。この装置は、反復的なものではなく、入力ユニット
１０、８個のユニット１−８、出力ユニット１１及びキ
ースケジューラユニット９とを具えている。
【０００９】入力ユニット１０および出力ユニット１１
は、入力データ及び出力データをまとめて、ブロック暗
号化装置１０へおよび装置１０からバッファ処理する。
入力ユニット１０および出力ユニット１１の構造は、通
常アプリケーション（例えば、直列あるいは並列等）に
よって決まる。入力ユニット１０および出力ユニット１
１は、このブロック暗号化装置１００の専用のものでは
ない。
は、入力データ及び出力データをまとめて、ブロック暗
号化装置１０へおよび装置１０からバッファ処理する。
入力ユニット１０および出力ユニット１１の構造は、通
常アプリケーション（例えば、直列あるいは並列等）に
よって決まる。入力ユニット１０および出力ユニット１
１は、このブロック暗号化装置１００の専用のものでは
ない。
【００１０】ブロック暗号化装置は、３つの入力変数、
Ｘ、Ｚ１およびＺ６を受けて、出力変数Ｙを生成する。
Ｘはブロック暗号化装置１００への一次トラフィック入
力、Ｙは一次トラフィック出力である。Ｚ１とＺ６は、
外部から与えられる変数である。Ｚ６は、暗号化または
デクリプトに先だって保全チャンネル（例えば封印カバ
ー付クーリエ）を介してブロック暗号化装置１００に入
力されるシークレット「キー」変数である。Ｚ１（また
は「カスタマアルゴリズム修正」変数）とＺ１のサブユ
ニット（すなわち、Ｚ２、Ｚ３、Ｚ４およびＺ５）はブ
ロック暗号化装置１００の第１、第２、第３、第４及び
第５ユニット、１、２、３、４、５で処理される。ブロ
ック暗号化装置１００の出力Ｙは一次トラフィックＸ、
キー変数Ｚ６および変数Ｚ１の独自の要素である。
Ｘ、Ｚ１およびＺ６を受けて、出力変数Ｙを生成する。
Ｘはブロック暗号化装置１００への一次トラフィック入
力、Ｙは一次トラフィック出力である。Ｚ１とＺ６は、
外部から与えられる変数である。Ｚ６は、暗号化または
デクリプトに先だって保全チャンネル（例えば封印カバ
ー付クーリエ）を介してブロック暗号化装置１００に入
力されるシークレット「キー」変数である。Ｚ１（また
は「カスタマアルゴリズム修正」変数）とＺ１のサブユ
ニット（すなわち、Ｚ２、Ｚ３、Ｚ４およびＺ５）はブ
ロック暗号化装置１００の第１、第２、第３、第４及び
第５ユニット、１、２、３、４、５で処理される。ブロ
ック暗号化装置１００の出力Ｙは一次トラフィックＸ、
キー変数Ｚ６および変数Ｚ１の独自の要素である。
【００１１】第１、第５、第６および第８ユニット１、
５、６、８は主に、モジュラ演算論理ゲートからなる。
第７ユニット７は、非反転動作をする（例えば、ミッド
トランスフォ−ム）。ユニット２と４はニブルスワッピ
ングを行う。第３ユニット３は、Ｚ３に基づいてブロッ
クのカスタム動作を入れ替えまたは拡大する。キースケ
ジュールユニット９は、外部から与えられる入力変数、
Ｚ６を受け取り、二つの疑似ランダムキーブロックＺ７
およびＺ８を決定論的に発生する。キーブロックＺ７お
よびＺ８は、第５ユニット５および第８ユニット８で、
それぞれ演算数として使用される。
５、６、８は主に、モジュラ演算論理ゲートからなる。
第７ユニット７は、非反転動作をする（例えば、ミッド
トランスフォ−ム）。ユニット２と４はニブルスワッピ
ングを行う。第３ユニット３は、Ｚ３に基づいてブロッ
クのカスタム動作を入れ替えまたは拡大する。キースケ
ジュールユニット９は、外部から与えられる入力変数、
Ｚ６を受け取り、二つの疑似ランダムキーブロックＺ７
およびＺ８を決定論的に発生する。キーブロックＺ７お
よびＺ８は、第５ユニット５および第８ユニット８で、
それぞれ演算数として使用される。
【００１２】説明を容易にするために、図１、２、３お
よび５には６４ビットのブロックインプリメンテーショ
ンを示す。６４ビットのブロックは、単に例として用い
られているものである。６４ビットのブロックインプリ
メンテーションでは、一般に、各ユニットが少なくとも
６４ビットの入力／出力スペースを有する。本発明のブ
ロック暗号装置は、ブロック暗号化装置の動作のサイズ
を好適にスケーリングすることによってどのような入力
／出力サイズにも設計することができる。
よび５には６４ビットのブロックインプリメンテーショ
ンを示す。６４ビットのブロックは、単に例として用い
られているものである。６４ビットのブロックインプリ
メンテーションでは、一般に、各ユニットが少なくとも
６４ビットの入力／出力スペースを有する。本発明のブ
ロック暗号装置は、ブロック暗号化装置の動作のサイズ
を好適にスケーリングすることによってどのような入力
／出力サイズにも設計することができる。
【００１３】図５は各ユニットの構成を示す図である。
第１ユニット１は、変数Ｚ１を用いて一次トラフィック
入力Ｘにモジューロ−２加算（排他的ＯＲ）を実行し
て、第１ユニット１の出力Ｗ１を得る。
第１ユニット１は、変数Ｚ１を用いて一次トラフィック
入力Ｘにモジューロ−２加算（排他的ＯＲ）を実行し
て、第１ユニット１の出力Ｗ１を得る。
【００１４】第２ユニット２は、ニブルスワップ動作を
行う。第２ユニット２は、Ｗ１を８対のニブルに分割す
る。各ニブルは４バイトを保有している。第２ユニット
２は、Ｚ２に基づいて（Ｚ１のビット０−７）各セグメ
ントを置き換えて、第２ユニットの出力Ｗ２を得る。例
えば、Ｚ２のビット“０”の値がバイナリ“１”に等し
いとき、ニブル対“０”のオーダが置き換えられる。単
に、Ｚ２におけるビット“０”がバイナリ“０”であれ
ば、オーダは変わらない。各ニブル対のオーダはＺ２に
おける対応する値によって決まる。ビット０の値は、ニ
ブル対０のオーダを決め、ビット１の値からビット７ま
での値はニブル組１からニブル対７までのオーダを決め
る。
行う。第２ユニット２は、Ｗ１を８対のニブルに分割す
る。各ニブルは４バイトを保有している。第２ユニット
２は、Ｚ２に基づいて（Ｚ１のビット０−７）各セグメ
ントを置き換えて、第２ユニットの出力Ｗ２を得る。例
えば、Ｚ２のビット“０”の値がバイナリ“１”に等し
いとき、ニブル対“０”のオーダが置き換えられる。単
に、Ｚ２におけるビット“０”がバイナリ“０”であれ
ば、オーダは変わらない。各ニブル対のオーダはＺ２に
おける対応する値によって決まる。ビット０の値は、ニ
ブル対０のオーダを決め、ビット１の値からビット７ま
での値はニブル組１からニブル対７までのオーダを決め
る。
【００１５】第３ユニット３は、カスタム入れ替え及び
拡大動作を提供するカスタムユニットである。入力Ｗ２
とＺ２と、出力Ｗ３を有するカスタム動作は、ルックア
ップテーブルの形式でブロック暗号化装置１００に挿入
されている。出力Ｚ３はＺ１のビット２４〜３１であ
る。カスタムユニットは独自の変形システムの設計が可
能であるが、一方で暗号化設計の保全の要求を満たして
いる。例えば、ルックアップテーブルのカスタマイズさ
れた入れ替えまたは拡大動作は、これを意図するエンド
ユーザのみに開示されるようになっている。
拡大動作を提供するカスタムユニットである。入力Ｗ２
とＺ２と、出力Ｗ３を有するカスタム動作は、ルックア
ップテーブルの形式でブロック暗号化装置１００に挿入
されている。出力Ｚ３はＺ１のビット２４〜３１であ
る。カスタムユニットは独自の変形システムの設計が可
能であるが、一方で暗号化設計の保全の要求を満たして
いる。例えば、ルックアップテーブルのカスタマイズさ
れた入れ替えまたは拡大動作は、これを意図するエンド
ユーザのみに開示されるようになっている。
【００１６】第４ユニットでは、別のニブルスワップ動
作を行う。ここでは、出力Ｗ３が１６のニブルに分割さ
れる。Ｚ４（例えば、Ｚ１のビット２４から３１）は、
Ｗ３の再整理動作を、第２ユニット２の動作と若干異な
るやり方で行う。例えば、Ｚ ４のビット“８”の値がバ
イナリ“０”のとき、その対の第１のニブルがＷ４の高
次セグメントの第１位置に書き込まれ、第２のニブルは
Ｗ４の低次セグメントの第１位置に書き込まれる。Ｚ４
のビット“８”の値がバイナリ“１”のときは、Ｗ４に
書き込まれる前に二つのニブルが置き変えられる。第２
のユニット２と同様に、各ニブル組の再整理は、Ｚ４の
対応するビットによって決まる。
作を行う。ここでは、出力Ｗ３が１６のニブルに分割さ
れる。Ｚ４（例えば、Ｚ１のビット２４から３１）は、
Ｗ３の再整理動作を、第２ユニット２の動作と若干異な
るやり方で行う。例えば、Ｚ ４のビット“８”の値がバ
イナリ“０”のとき、その対の第１のニブルがＷ４の高
次セグメントの第１位置に書き込まれ、第２のニブルは
Ｗ４の低次セグメントの第１位置に書き込まれる。Ｚ４
のビット“８”の値がバイナリ“１”のときは、Ｗ４に
書き込まれる前に二つのニブルが置き変えられる。第２
のユニット２と同様に、各ニブル組の再整理は、Ｚ４の
対応するビットによって決まる。
【００１７】第５ユニットはモジューロ加算動作を行
う。Ｗ４とＺ７が第５ユニットの演算数である。Ｗ４は
第４ユニット４の出力であり、Ｚ７は、キースケジュー
ラユニット９からの出力である。この動作のモジュラス
ｑは、Ｚ５を用いて次の関係式によって決定される。 ｑ＝２１２８−Ｚ５ （式１） Ｚ５は、Ｚ１のビット３３から６４である。第６ユニッ
ト６は、モジュラ３乗動作を実行する。言い換えれば、
Ｗ５は第３パワーモジュラスｐに切り上げられ、その結
果はＷ６として設計される。モジュラスｐは次の関係式
によって決まる。 ｐ＝２１２５−Ｘ （式２） 変数Ｘは、動作の次数“３”と（ｐ−１）の間の最大公
分母（ＧＣＤ）が１になるように選択される。これは、
次の式で得られるキャプチュアである。 ＧＣＤ（３，ｐ−１）＝１ （式３）
う。Ｗ４とＺ７が第５ユニットの演算数である。Ｗ４は
第４ユニット４の出力であり、Ｚ７は、キースケジュー
ラユニット９からの出力である。この動作のモジュラス
ｑは、Ｚ５を用いて次の関係式によって決定される。 ｑ＝２１２８−Ｚ５ （式１） Ｚ５は、Ｚ１のビット３３から６４である。第６ユニッ
ト６は、モジュラ３乗動作を実行する。言い換えれば、
Ｗ５は第３パワーモジュラスｐに切り上げられ、その結
果はＷ６として設計される。モジュラスｐは次の関係式
によって決まる。 ｐ＝２１２５−Ｘ （式２） 変数Ｘは、動作の次数“３”と（ｐ−１）の間の最大公
分母（ＧＣＤ）が１になるように選択される。これは、
次の式で得られるキャプチュアである。 ＧＣＤ（３，ｐ−１）＝１ （式３）
【００１８】第７ユニットは、ミッドトランスフォーム
として知られている動作のような、非反転動作を実行す
る。この動作の入力、Ｗ６は１２６ビット長であり、出
力Ｗ ７は６４ビット長である。ミッドトランスフォーム
は、単に、入力６４ビット、出力６４ビットのマップで
ある。例えば、ミッドトランスフォームはＷ６のビット
３０から９３をビット０から６３にマップする。Ｗ６の
残りのビットは切り捨てられる。
として知られている動作のような、非反転動作を実行す
る。この動作の入力、Ｗ６は１２６ビット長であり、出
力Ｗ ７は６４ビット長である。ミッドトランスフォーム
は、単に、入力６４ビット、出力６４ビットのマップで
ある。例えば、ミッドトランスフォームはＷ６のビット
３０から９３をビット０から６３にマップする。Ｗ６の
残りのビットは切り捨てられる。
【００１９】第８ユニットは、別のモジューロ加算動作
を実行する。Ｗ７とＺ８はこのユニットの演算数であ
る。Ｗ７は、第７ユニットの出力であり、Ｚ８はキース
ケジューラ９の出力である。この動作のモジュラスには
２６４が用いられている。このステージの出力は、ブロ
ック暗号化装置の出力であり、Ｙ１として示されてい
る。
を実行する。Ｗ７とＺ８はこのユニットの演算数であ
る。Ｗ７は、第７ユニットの出力であり、Ｚ８はキース
ケジューラ９の出力である。この動作のモジュラスには
２６４が用いられている。このステージの出力は、ブロ
ック暗号化装置の出力であり、Ｙ１として示されてい
る。
【００２０】第１、第５、第６、第７及び第８ユニット
１、５、６、７および８のモジュラスとして特定の値が
記されているが、ブロック暗号化装置は幅のある選択を
することができる。しかし、式３は満足されなくてはな
らず、各ステージにおいて独自のモジュラスが使用され
なくてはならない。非反転ユニット７やモジューロユニ
ット１、５、６および８は、より低いレベルの動作セッ
トに分割することはできない。
１、５、６、７および８のモジュラスとして特定の値が
記されているが、ブロック暗号化装置は幅のある選択を
することができる。しかし、式３は満足されなくてはな
らず、各ステージにおいて独自のモジュラスが使用され
なくてはならない。非反転ユニット７やモジューロユニ
ット１、５、６および８は、より低いレベルの動作セッ
トに分割することはできない。
【００２１】キースケジューラユニット９は、第１の機
能ユニット１２、第２の機能ユニット１３、第３の機能
ユニット１４、シフトレジスタ１５およびモジューロ−
２加算論理ゲート１６を具えている。
能ユニット１２、第２の機能ユニット１３、第３の機能
ユニット１４、シフトレジスタ１５およびモジューロ−
２加算論理ゲート１６を具えている。
【００２２】キースケジューラユニット９は、キー変数
Ｚ６を処理して変数Ｚ７およびＺ８を生成する。Ｚ７及
びＺ８はブロック暗号化装置の動作時に使用される。Ｚ
９は第３機能ユニット１４の出力であり、シフトレジス
タ１５に保存される。第３機能ユニット１４はＺ６に動
作する決定論的な機能である。シフトレジスタの内容
は、その内容が完全に再度回ってくるまでの時間に右側
に１ビットシフトする。各シフトにおいて、シフトレジ
スタ１５における最小有意ビットが、第１の機能ユニッ
ト１２の出力にモジューロ−２加算され、その結果はシ
フトレジスタ１５の最大有意ビット位置に移動する。シ
フトレジスタの内容が完全に処理されたら、シフトレジ
スタからＺ７が出力される。Ｚ７は、第２機能ユニット
１３へ入力され、Ｚ８を出力する。
Ｚ６を処理して変数Ｚ７およびＺ８を生成する。Ｚ７及
びＺ８はブロック暗号化装置の動作時に使用される。Ｚ
９は第３機能ユニット１４の出力であり、シフトレジス
タ１５に保存される。第３機能ユニット１４はＺ６に動
作する決定論的な機能である。シフトレジスタの内容
は、その内容が完全に再度回ってくるまでの時間に右側
に１ビットシフトする。各シフトにおいて、シフトレジ
スタ１５における最小有意ビットが、第１の機能ユニッ
ト１２の出力にモジューロ−２加算され、その結果はシ
フトレジスタ１５の最大有意ビット位置に移動する。シ
フトレジスタの内容が完全に処理されたら、シフトレジ
スタからＺ７が出力される。Ｚ７は、第２機能ユニット
１３へ入力され、Ｚ８を出力する。
【００２３】第１機能ユニット１２は、例えば６つの１
ビットの入力を一つの１ビットの出力とするカスタムル
ックアップテーブルマッピングである。第１機能ユニッ
ト１２の入力はそれぞれ、シフトレジスタ１５の独自の
ビット位置にタップ接続されている。タップの位置は、
次の制約の下に、任意に選択される。すなわちシフトレ
ジスタ１５の最小有意ビット位置または最大有意ビット
位置のいずれかにタップが接続され得ないことである。
第１機能ユニット１２は保全設計を満足していなければ
ならない。例えば、第１機能ユニットの設計は、カスタ
マイズされており、エンドユーザにのみ開示される。
ビットの入力を一つの１ビットの出力とするカスタムル
ックアップテーブルマッピングである。第１機能ユニッ
ト１２の入力はそれぞれ、シフトレジスタ１５の独自の
ビット位置にタップ接続されている。タップの位置は、
次の制約の下に、任意に選択される。すなわちシフトレ
ジスタ１５の最小有意ビット位置または最大有意ビット
位置のいずれかにタップが接続され得ないことである。
第１機能ユニット１２は保全設計を満足していなければ
ならない。例えば、第１機能ユニットの設計は、カスタ
マイズされており、エンドユーザにのみ開示される。
【００２４】第２機能ユニット１３は、Ｚ７の高次オー
ダの半分および低次オーダの半分を繰り上げることな
く、ビットワイズなモジューロ２加算を実行してＺ８を
生成する。第３機能ユニットは変数Ｚ６と、同じ長さの
カスタムビットパターンを繰り上げることなくビットワ
イズなモジューロ２加算を実行し、変数Ｚ９を生成す
る。カスタムビットパターンはエンドユーザにのみ開示
される。
ダの半分および低次オーダの半分を繰り上げることな
く、ビットワイズなモジューロ２加算を実行してＺ８を
生成する。第３機能ユニットは変数Ｚ６と、同じ長さの
カスタムビットパターンを繰り上げることなくビットワ
イズなモジューロ２加算を実行し、変数Ｚ９を生成す
る。カスタムビットパターンはエンドユーザにのみ開示
される。
【００２５】必要な場合は、オリジナルキー変数Ｚ６の
値は、シフトレジスタ１５への最初の再ローディングＺ
７によって回復する。ついで、シフトレジスタ１５はそ
の内容が完全に再度回復するまでの間に一ビット左へシ
フトする。各シフトにおいて、シフトレジスタ１５にお
ける最大有意ビットが第１機能ユニットの出力にモジュ
ーロ−２加算される。その結果はシフトレジスタ１５の
最小有意ビット位置に移される。シフトレジスタ１５の
内容が完全に処理されると、第３機能ユニット１４に入
力される。第３機能ユニット１４で、カスタムビットパ
ターンをビットワイズにモジューロ−２加算して、Ｚ６
を生成する。
値は、シフトレジスタ１５への最初の再ローディングＺ
７によって回復する。ついで、シフトレジスタ１５はそ
の内容が完全に再度回復するまでの間に一ビット左へシ
フトする。各シフトにおいて、シフトレジスタ１５にお
ける最大有意ビットが第１機能ユニットの出力にモジュ
ーロ−２加算される。その結果はシフトレジスタ１５の
最小有意ビット位置に移される。シフトレジスタ１５の
内容が完全に処理されると、第３機能ユニット１４に入
力される。第３機能ユニット１４で、カスタムビットパ
ターンをビットワイズにモジューロ−２加算して、Ｚ６
を生成する。
【００２６】このブロック暗号化装置は、自己同期暗号
化フィードバックモード（ＳＳＣＦＢ）、最小エラー発
生（または計数）モード（ＭＥＰ）、あるいはブロック
暗号化フィードバックモード（ＢＣＦＢ）など、様々な
モードで機能する。
化フィードバックモード（ＳＳＣＦＢ）、最小エラー発
生（または計数）モード（ＭＥＰ）、あるいはブロック
暗号化フィードバックモード（ＢＣＦＢ）など、様々な
モードで機能する。
【００２７】図１は、ＢＣＦＢモードを示す図である。
ＰＴＥの符号を付した暗号化されていないデータ、ある
いは“平易テキスト（ＰＴ）”のブロックが暗号化装置
（エンクリプタ）５００に与えられている。ＰＴＥは、
次いで、“キーストリーム”ＫＳブロックにモジューロ
−２加算される。ＫＳは、ブロック暗号化装置１００−
１の出力である。ＣＴは、ＣＴＥの符号を付したポート
における出力であり、チャンネル２００へ転送される。
次の反復において、ＣＴはブロック暗号化装置１００−
１へ入力としてフィードバックされる。ブロック暗号化
装置は、このフィードバックされたブロックを処理して
新しいブロックＫＳを生成する。ついで、ＫＳは次段の
ブロックＰＴと組合わされて、暗号化プロセスが継続す
る。デクリプタ６００では、ＣＴＤと表示されているＣ
Ｔを受け取る。ＣＴＤはブロックＫＳと組合わされて、
平易テキストＰＴＤブロックとして出力される。ＣＴＤ
ブロックは同時にブロック暗号化装置１００−２の入力
に与えられる。ブロック暗号化装置１００−２はＣＴＤ
ブロックを入力として使用し、別のブロックＫＳを生成
する。このＫＳブロックは次のブロックＣＴＤの処理に
使用される。このモードは、相対的なエラーフリー通信
チャネルに利用される。
ＰＴＥの符号を付した暗号化されていないデータ、ある
いは“平易テキスト（ＰＴ）”のブロックが暗号化装置
（エンクリプタ）５００に与えられている。ＰＴＥは、
次いで、“キーストリーム”ＫＳブロックにモジューロ
−２加算される。ＫＳは、ブロック暗号化装置１００−
１の出力である。ＣＴは、ＣＴＥの符号を付したポート
における出力であり、チャンネル２００へ転送される。
次の反復において、ＣＴはブロック暗号化装置１００−
１へ入力としてフィードバックされる。ブロック暗号化
装置は、このフィードバックされたブロックを処理して
新しいブロックＫＳを生成する。ついで、ＫＳは次段の
ブロックＰＴと組合わされて、暗号化プロセスが継続す
る。デクリプタ６００では、ＣＴＤと表示されているＣ
Ｔを受け取る。ＣＴＤはブロックＫＳと組合わされて、
平易テキストＰＴＤブロックとして出力される。ＣＴＤ
ブロックは同時にブロック暗号化装置１００−２の入力
に与えられる。ブロック暗号化装置１００−２はＣＴＤ
ブロックを入力として使用し、別のブロックＫＳを生成
する。このＫＳブロックは次のブロックＣＴＤの処理に
使用される。このモードは、相対的なエラーフリー通信
チャネルに利用される。
【００２８】図２はＭＥＰモードを示す図である。ＰＴ
Ｅの符号を付した暗号化されていないデータまたは“平
易テキスト”ＰＴが暗号化装置（エンクリプタ）５００
に入力されている。ＰＴＥは、ブロックＫＳとモジュー
ロ−２加算されて、暗号テキストブロックを生成する。
ＣＴはＣＴＥの符号で示すポートに出力され、チャネル
２００に転送される。次の反復において、暗号化カウン
タ３００−１が加って、カウンタ３００−１の出力がブ
ロック暗号化装置１００−１に入力される。ブロック暗
号化装置１００−１は新たなブロックＫＳを生成する処
理を行う。新たなブロックＫＳは、ブロックＰＴと組合
わされて、暗号化処理が続けられる。デクリプタ６００
では、ＣＴＤの符号で示されているＣＴを受け取る。Ｃ
ＴＤはブロックＫＳと組合わされて、回復した平易テキ
ストＰＴＤのブロックを出力として生成し、デクリプタ
カウンタ３００−２が加わる。ブロック暗号化装置１０
０−２は、このカウンタの出力を用いて別のブロックＫ
Ｓを生成する。このＫＳブロックは、次のブロックＣＴ
Ｄの処理に用いられる。このモードは、ノイズのあるあ
るいはエラーが生じやすい通信チャネルに用いられる。
チャネル上でトグルされたビットエラーは、ＰＴＤの１
ビットエラーのみに生じやすい。言い換えれば、このモ
ードでは、暗号システムが１ビットのエラーエクステン
ションが生じやすい。
Ｅの符号を付した暗号化されていないデータまたは“平
易テキスト”ＰＴが暗号化装置（エンクリプタ）５００
に入力されている。ＰＴＥは、ブロックＫＳとモジュー
ロ−２加算されて、暗号テキストブロックを生成する。
ＣＴはＣＴＥの符号で示すポートに出力され、チャネル
２００に転送される。次の反復において、暗号化カウン
タ３００−１が加って、カウンタ３００−１の出力がブ
ロック暗号化装置１００−１に入力される。ブロック暗
号化装置１００−１は新たなブロックＫＳを生成する処
理を行う。新たなブロックＫＳは、ブロックＰＴと組合
わされて、暗号化処理が続けられる。デクリプタ６００
では、ＣＴＤの符号で示されているＣＴを受け取る。Ｃ
ＴＤはブロックＫＳと組合わされて、回復した平易テキ
ストＰＴＤのブロックを出力として生成し、デクリプタ
カウンタ３００−２が加わる。ブロック暗号化装置１０
０−２は、このカウンタの出力を用いて別のブロックＫ
Ｓを生成する。このＫＳブロックは、次のブロックＣＴ
Ｄの処理に用いられる。このモードは、ノイズのあるあ
るいはエラーが生じやすい通信チャネルに用いられる。
チャネル上でトグルされたビットエラーは、ＰＴＤの１
ビットエラーのみに生じやすい。言い換えれば、このモ
ードでは、暗号システムが１ビットのエラーエクステン
ションが生じやすい。
【００２９】図３は、ＳＳＣＦＢモードを示す図であ
る。暗号化されていないデータまたは“平易テキスト”
ＰＴがＰＴＥの符号で暗号化装置５００に入力されてい
る。各ＰＴＥビットは、ブロックＫＳとモジューロ−２
加算されて、暗号テキストビットＣＴを生成する。暗号
化は、別の反復動作が開始するまで継続する。別の反復
動作は、ＫＳの全ブロックの処理が終わったとき、ある
いはパターン検出器４００−１がトリガされたときのい
ずれかに開始する。パターン検出器４００−１は、特別
なビットシーケンスを検出すべく連続的にＣＴをモニタ
して、このシーケンスが検出されると新規の反復がトリ
ガされる。ＣＴは統計的にランダムに見えるため、この
機構は新規の反復を疑似ランダムインタバルで開始す
る。新規の反復が開始すると、残ったＫＳのすべては、
キーバッファ４０１−１からパージされて、もっとも新
しいビットブロックＣＴであるＣＴＥがブロック暗号化
装置１００−１に入力される。ブロック暗号化装置１０
０−１は、もっとも新しいブロックを入力として使用し
て、別のブロックＫＳを生成する。新規ブロックＫＳ
は、キーバッファ４０１−１に保存され、暗号化処理を
継続するのに使用される。デクリプタ６００では、ＣＴ
Ｄの符号を付けたＣＴを入力するときに受け取ったＣＴ
を１ビットにする。各ＣＴＤビットは、ＫＳビットとモ
ジューロ−２加算されて、回復した“平易テキスト”の
ビットを出力ＰＴＤとして生成する。入力バッファ４０
２−２が一杯になるか、あるいはパターン検出器４００
−１がトリガするかすると、以下のことが生じる： １）キーバッファ４０１−２がパージされ、 ２）もっとも最近のＣＴブロックである、ＣＴＥがブロ
ック暗号化装置１００−２に入力され、 ３）ブロック暗号化装置がもっとも最近のＣＴブロック
を用いて新しいブロックＫＳを生成し、及び ４）新しいブロックＫＳがキーバッファ４０２−２に保
存される。ブロック暗号化装置１００−２は処理を継続
し、ＣＴＤは他の反復が開始するまでバッファ４０２−
２に保存され続ける。このモードでは、通信システムは
暗号の損失およびブロックの境界の同期から自動的に回
復できる。
る。暗号化されていないデータまたは“平易テキスト”
ＰＴがＰＴＥの符号で暗号化装置５００に入力されてい
る。各ＰＴＥビットは、ブロックＫＳとモジューロ−２
加算されて、暗号テキストビットＣＴを生成する。暗号
化は、別の反復動作が開始するまで継続する。別の反復
動作は、ＫＳの全ブロックの処理が終わったとき、ある
いはパターン検出器４００−１がトリガされたときのい
ずれかに開始する。パターン検出器４００−１は、特別
なビットシーケンスを検出すべく連続的にＣＴをモニタ
して、このシーケンスが検出されると新規の反復がトリ
ガされる。ＣＴは統計的にランダムに見えるため、この
機構は新規の反復を疑似ランダムインタバルで開始す
る。新規の反復が開始すると、残ったＫＳのすべては、
キーバッファ４０１−１からパージされて、もっとも新
しいビットブロックＣＴであるＣＴＥがブロック暗号化
装置１００−１に入力される。ブロック暗号化装置１０
０−１は、もっとも新しいブロックを入力として使用し
て、別のブロックＫＳを生成する。新規ブロックＫＳ
は、キーバッファ４０１−１に保存され、暗号化処理を
継続するのに使用される。デクリプタ６００では、ＣＴ
Ｄの符号を付けたＣＴを入力するときに受け取ったＣＴ
を１ビットにする。各ＣＴＤビットは、ＫＳビットとモ
ジューロ−２加算されて、回復した“平易テキスト”の
ビットを出力ＰＴＤとして生成する。入力バッファ４０
２−２が一杯になるか、あるいはパターン検出器４００
−１がトリガするかすると、以下のことが生じる： １）キーバッファ４０１−２がパージされ、 ２）もっとも最近のＣＴブロックである、ＣＴＥがブロ
ック暗号化装置１００−２に入力され、 ３）ブロック暗号化装置がもっとも最近のＣＴブロック
を用いて新しいブロックＫＳを生成し、及び ４）新しいブロックＫＳがキーバッファ４０２−２に保
存される。ブロック暗号化装置１００−２は処理を継続
し、ＣＴＤは他の反復が開始するまでバッファ４０２−
２に保存され続ける。このモードでは、通信システムは
暗号の損失およびブロックの境界の同期から自動的に回
復できる。
【００３０】図１ないし３に示すモードのいずれかの動
作を行うためには、暗号機５００とデクリプタ６００が
最初に初期化されて、これらの内部状態がすべて同じに
ならなければならない。初期化は、初期化ベクトル“Ｉ
Ｖ”を用いて行うことができる。このベクトルは、暗号
化側で生じ、暗号機のすべての内部状態を初期化するの
に使用される。ＩＶは、チャネル２００を介してデクリ
プタ６００に転送される。ＩＶを使用して、デクリプタ
６００の内部状態が全て同じ値に初期化される。
作を行うためには、暗号機５００とデクリプタ６００が
最初に初期化されて、これらの内部状態がすべて同じに
ならなければならない。初期化は、初期化ベクトル“Ｉ
Ｖ”を用いて行うことができる。このベクトルは、暗号
化側で生じ、暗号機のすべての内部状態を初期化するの
に使用される。ＩＶは、チャネル２００を介してデクリ
プタ６００に転送される。ＩＶを使用して、デクリプタ
６００の内部状態が全て同じ値に初期化される。
【００３１】自在に選択できるコントロール情報とシー
クレットキー情報に基づいて、初期ブロックを最終ブロ
ックに変換する暗号化した及びデクリプトしたデジタル
通信に使用する方法及び装置である。この装置または方
法は、平易テキストまたは暗号化テキストを操作して最
終ブロックを提供する複数のユニットまたはステップを
具える。この方法は、異なるモジュラスを有し、これは
特別な制約に合致する３つのモジュラス動作を含んでい
る。
クレットキー情報に基づいて、初期ブロックを最終ブロ
ックに変換する暗号化した及びデクリプトしたデジタル
通信に使用する方法及び装置である。この装置または方
法は、平易テキストまたは暗号化テキストを操作して最
終ブロックを提供する複数のユニットまたはステップを
具える。この方法は、異なるモジュラスを有し、これは
特別な制約に合致する３つのモジュラス動作を含んでい
る。
【図１】図１は、本発明の実施の形態に用いる通信シス
テムを示す図である。
テムを示す図である。
【図２】図２は、本発明の実施の形態に用いる通信シス
テムを示す図である。
テムを示す図である。
【図３】図３は、本発明の実施の形態に用いる通信シス
テムを示す図である。
テムを示す図である。
【図４】図４は、本発明の実施の形態のブロック図であ
る。
る。
【図５】図５は、本発明の実施の形態を示す図である。
１００ 暗号化装置 １０ 入力ユニット １−８ 第１ユニット〜第８ユニット ９ キースケジューラ １１ 出力ユニット １２−１４ 第１機能ユニット〜第３機能ユニット １５ シフトレジスタ １６ 論理ゲート
Claims (11)
- 【請求項１】 暗号化して保全したデジタル通信システ
ムにおける情報の暗号化およびデクリプトに使用するブ
ロック暗号化装置において、この装置が： （ａ）入力データブロックとコントロールデータブロッ
クを受け取る第１のステージであって、 （ｉ）前記入力データブロックと前記コントロールデー
タブロックの第１のサブセットに応答するモジューロ−
２加算ユニットを具える複数の直列に接続されたユニッ
トと、 （ｉｉ）前記和モジューロ−２加算ユニットからの出力
信号と、前記コントロールデータブロックの第２のサブ
セットに応答して、前記モジューロ−２加算ユニットか
らの出力信号を再整理する第１のニブルスワップユニッ
トと、を具える第１のステージと； （ｂ）キーデータブロックを確率化する手段を具え、キ
ーデータブロックに応答するキースケジューラと、 （ｃ）第１及び第２のキーデータサブブロックにおいて
前記キースケジューラから前記確率化されたキーデータ
ブロックと、前記コートロールデータブロックと前記第
１ステージからの出力信号とを受け取る第２のステージ
であって、複数の直列に接続されたユニットを有し、 （ｉ）前記キースケジューラからの前記第１のキーデー
タサブブロックと、前記第１のステージからの出力信号
とコントロールデータブロックに応答して第１のモジュ
ラスｑに基づいてモジューロ加算動作を実行する第１の
リニアモジューロユニットと、 （ｉｉ）前記第１のリニアモジューロユニットからの出
力信号に応答して、第２のモジュラスｐに基づいてｎ番
目のパワーモジューロ動作を実行し、これによって、ｎ
＞１、およびｐ＝２Ｋ−Ｘ、ただしＸはｎと（２Ｋ−Ｘ
−１）間の最大公分母が１であり、Ｋが所定のサイズで
ある、所定のサイズの出力信号を提供するｎｔｈパワー
モジューロユニットと、 （ｉｉｉ）前記第２のキーデータサブブロックと前記ｎ
ｔｈパワーモジューロユニットからの出力信号に応答し
て、第３のモジュラスｒに基づいてモジュール加算動作
を実行するする第２のリニアモジューロユニットと、を
具える第２のステージを具え、前記第１、第２及び第３
のモジュールｐ、ｑおよびｒが互いに異なったものであ
ることを特徴とするブロック暗号化装置。 - 【請求項２】 請求項１に記載の装置において、前記第
１のステージの前記複数の直列に接続されたユニットの
うちの一つが、前記第１のニブルスワップユニットから
の出力信号と、前記コントロールデータブロックの第３
のサブセットに応答する交換ユニットであって、カスタ
マイズ可能な暗号の変形を提供するユニットであり、好
ましくは、前記第１ステージの前記複数の直列に接続し
たユニットのうちの一つが、前記コントロールデータブ
ロックの第４サブセットと、前記交換ユニットの出力信
号に応答する第２のニブルスワップユニットであり、前
記交換ユニットからの出力信号を再整理するユニットで
あることを特徴とするブロック暗号化装置。 - 【請求項３】 請求項１に記載のブロック暗号化装置に
おいて、前記第１ステージの前記複数の直列に接続され
たユニットのうちの一つが、前記コントロールデータブ
ロックの第４サブセットと、前記交換ユニットからの出
力信号に応答する第２のニブルスワップユニットであっ
て、前記交換ユニットからの出力信号を再整理するユニ
ットであることを特徴とするブロック暗号化装置。 - 【請求項４】 請求項１ないし３のいずれかに記載のブ
ロック暗号化装置において、前記第１のニブルスワップ
ユニットが、前記モジューロ加算ユニットからの出力信
号を前記コントロールデータブロックの第２サブセット
の機能として再整理し、前記確率化手段が選択的にカス
タマイズされたルックアップテーブルを具え、前記キー
スケジューラが前記キーデータブロックに応答するシフ
トレジスタを具えることを特徴とするブロック暗号化装
置。 - 【請求項５】 請求項４に記載の装置において、前記確
率化手段が、前記シフトレジスタに応答し、前記キース
ケジューラが前記シフトレジスタからの直列出力と前記
ルックアップテーブルからの直列出力に応答するコンバ
イナとを具え、前記コンバイナが前記シフトレジスタか
らの直列出力と前記ルックアップテーブルからの直列出
力をモジューロ−２加算動作を用いて直列に組合わせ
て、データ出力を提供するように構成されていることを
特徴とするブロック暗号化装置。 - 【請求項６】 請求項５に記載の装置において、前記キ
ースケジューラが前記コンバイナと前記シフトレジスタ
との間に前記組合わせた出力をシフトレジスタに保存す
る信号路を具え、モジューロ−２加算動作を用いて前記
第１のキーデータブロックが前記シフトレジスタの内容
から取り出され、前記第２のキーデータブロックが前記
シフトレジスタの内容から取り出されることを特徴とす
るブロック暗号化装置。 - 【請求項７】 請求項１ないし６のいずれかに記載の装
置において、前記第１のモジュラスが前記コントロール
データブロックの第５サブセットに基づいており、前記
第２ステージの直列に接続された複数のユニットがｎ
ｔｈパワーモジューロユニットからの出力信号に応答す
る非反転動作ユニットを具え、前記非反転動作ユニット
が前記ｎｔｈパワーモジューロユニットからの出力の一
部を廃棄する構造を有し、前記非反転動作ユニットが前
記第２のリニアモジューロユニットに入力を提供するこ
とを特徴とするブロック暗号化装置。 - 【請求項８】 通信システムにおいて情報の暗号化およ
びデクリプトに使用する初期データブロックを最終デー
タブロックに変換する方法であって、（ａ）初期データ
ブロック、コントロールデータブロック、第１のキーデ
ータブロックおよび第２のキーデータブロックを提供す
るステップと；（ｂ）前記初期データブロックと前記コ
ントロールデータブロックを組み合わせて第１のデータ
出力信号を提供するステップと、（ｃ）前記第１のデー
タ出力信号のセグメントを前記コントロールデータブロ
ックの第１のサブセットに確実に転送して第２のデータ
出力信号を提供するステップと、（ｄ）前記第２のデー
タ出力信号を前記コントロールデータブロックの第３の
サブセットに確実に拡大して第３のデータ出力信号を提
供するステップと、（ｅ）前記第３のデータ出力信号を
前記コントロールデータブロックの第４のサブセットに
確実に再整理して第４のデータ出力信号を提供するステ
ップと、（ｆ）前記第４のデータ出力信号と第１のキー
データブロックを組合わせて、第５のデータ出力信号を
提供するステップと、（ｇ）前記第５の出力信号を用い
てｎｔｈパワーモジューロ動作を実行して、第６のデー
タ出力信号を提供するステップと、（ｈ）前記第６のデ
ータ出力信号の予め選択された部分と第２のキーデータ
ブロックとを組合わせて、最終データブロックを提供す
るステップと、を具えることを特徴とする方法。 - 【請求項９】 請求項８に記載の方法において、前記第
１のキーデータブロックと第２のキーデータブロック
が： （ａ）前記キーデータブロックをシフトレジスタに保存
するステップと、（ｂ）前記シフトレジスタへの信号路
を有するルックアップテーブルを提供し、このルックア
ップテーブルの内容を変形するステップと；（ｃ）直列
に割り込みをして、前記シフトレジスタの内容と前記ル
ックアップテーブルの内容を組合わせてキースケジュー
ラの出力を生成するステップと、（ｄ）前記キースケジ
ューラの出力を前記シフトレジスタに保存するステップ
と、（ｅ）前記直列に割り込んで組合わせ、前記キース
ケジューラの出力を保存するステップを繰り返すステッ
プであって、前記ルックアップテーブルがカスタマイズ
可能であり、いずれかの時点における前記第１のキーデ
ータブロックが、その時点でのシフトレジスタの関数で
あり、いずれかの時点における前記第２のキーデータブ
ロックがその時点での前記シフトレジスタに保存されて
いる前記キースケジューラの出力のモジューロ−２加算
の関数であるステップと；によって共通のキーデータブ
ロックから引き出されることを特徴とする方法。 - 【請求項１０】 請求項８又は９に記載の方法におい
て、ｎが１より大きく、モジュラスｐとモジュラスｒが
異なり、前記ｎｔｈパワーモジューロユニットが前記モ
ジュラスｐとｒと異なるモジュラスｑを用いることを特
徴とする方法。 - 【請求項１１】 請求項１０に記載の方法において、前
記モジュラスｑが、前記コントロールデータブロックの
第５サブセットの関数であり、モジュラスｐ＝２Ｋ−
Ｘ、Ｘは、ｎと（ｐ−１）＝１の最大公分母に等しく、
Ｋが第６出力信号のサイズであることを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/035765 | 1998-03-06 | ||
| US09/035,765 US6108421A (en) | 1998-03-06 | 1998-03-06 | Method and apparatus for data encryption |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298471A true JPH11298471A (ja) | 1999-10-29 |
Family
ID=21884659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11060242A Pending JPH11298471A (ja) | 1998-03-06 | 1999-03-08 | ブロック暗号化方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6108421A (ja) |
| EP (1) | EP0940943A3 (ja) |
| JP (1) | JPH11298471A (ja) |
| IL (1) | IL128846A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100377172B1 (ko) * | 2000-06-13 | 2003-03-26 | 주식회사 하이닉스반도체 | 데이터 암호화 표준 알고리즘을 이용한 암호화 장치의 키스케쥴러 |
| US20020114453A1 (en) * | 2001-02-21 | 2002-08-22 | Bartholet Thomas G. | System and method for secure cryptographic data transport and storage |
| EP1382056A4 (en) * | 2001-04-07 | 2007-06-20 | Telehublink Corp | METHOD AND SYSTEMS FOR SECURING INTERMEDIATE COMMUNICATION DEVICES FROM SUBMITTED INFORMATION |
| US7251326B2 (en) | 2001-06-29 | 2007-07-31 | Harris Corporation | Method and apparatus for data encryption |
| US7076059B1 (en) * | 2002-01-17 | 2006-07-11 | Cavium Networks | Method and apparatus to implement the data encryption standard algorithm |
| US7346160B2 (en) * | 2003-04-23 | 2008-03-18 | Michaelsen David L | Randomization-based encryption apparatus and method |
| US7257225B2 (en) * | 2003-12-29 | 2007-08-14 | American Express Travel Related Services Company, Inc. | System and method for high speed reversible data encryption |
| US7613295B2 (en) * | 2004-02-18 | 2009-11-03 | Harris Corporation | Cryptographic device and associated methods |
| US7599490B2 (en) * | 2004-03-03 | 2009-10-06 | Harris Corporation | Method and apparatus for data encryption |
| US7600115B2 (en) * | 2005-04-05 | 2009-10-06 | Cisco Technology, Inc. | Control key capable of storing multiple and variable data packet classification results |
| US7620181B2 (en) * | 2005-04-20 | 2009-11-17 | Harris Corporation | Communications system with minimum error cryptographic resynchronization |
| US8379847B2 (en) * | 2010-06-30 | 2013-02-19 | International Business Machines Corporation | Data and control encryption |
| US11870884B2 (en) | 2021-04-13 | 2024-01-09 | Harris Global Communications, Inc. | Self-synchronizing mode of operation for an encryption/decryption algorithm |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658094A (en) * | 1985-03-28 | 1987-04-14 | Itt Corporation | Encryption apparatus and methods for raising a large unsigned integer to a large unsigned integer power modulo a large unsigned integer |
| FR2582174B1 (fr) * | 1985-05-15 | 1990-03-09 | Thomson Csf | Dispositif de chiffrement par substitutions-permutations |
| US5231662A (en) * | 1989-08-01 | 1993-07-27 | Tulip Computers International B.V. | Method and device for enciphering data to be transferred and for deciphering the enciphered data, and a computer system comprising such a device |
| US5003597A (en) * | 1989-12-21 | 1991-03-26 | Xerox Corporation | Method and apparatus for data encryption |
| US5054067A (en) * | 1990-02-21 | 1991-10-01 | General Instrument Corporation | Block-cipher cryptographic device based upon a pseudorandom nonlinear sequence generator |
| JP3225440B2 (ja) * | 1990-05-18 | 2001-11-05 | アスコム テック エージー | デジタル信号ブロックの変換装置およびその使用方法 |
| US5517614A (en) * | 1992-05-29 | 1996-05-14 | Kabushiki Kaisha Toshiba | Data compression/encryption processing apparatus |
| US5317638A (en) * | 1992-07-17 | 1994-05-31 | International Business Machines Corporation | Performance enhancement for ANSI X3.92 data encryption algorithm standard |
| US5381480A (en) * | 1993-09-20 | 1995-01-10 | International Business Machines Corporation | System for translating encrypted data |
| US5511123A (en) * | 1994-08-04 | 1996-04-23 | Northern Telecom Limited | Symmetric cryptographic system for data encryption |
| US5838794A (en) * | 1996-01-11 | 1998-11-17 | Teledyne Electronic Technologies | Method and apparatus for inter-round mixing in iterated block substitution systems |
| US5745577A (en) * | 1996-07-25 | 1998-04-28 | Northern Telecom Limited | Symmetric cryptographic system for data encryption |
-
1998
- 1998-03-06 US US09/035,765 patent/US6108421A/en not_active Expired - Lifetime
-
1999
- 1999-03-05 IL IL12884699A patent/IL128846A/en not_active IP Right Cessation
- 1999-03-05 EP EP99301651A patent/EP0940943A3/en not_active Withdrawn
- 1999-03-08 JP JP11060242A patent/JPH11298471A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IL128846A0 (en) | 2000-01-31 |
| IL128846A (en) | 2004-01-04 |
| US6108421A (en) | 2000-08-22 |
| EP0940943A2 (en) | 1999-09-08 |
| EP0940943A3 (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8983063B1 (en) | Method and system for high throughput blockwise independent encryption/decryption | |
| US7672455B2 (en) | Method and apparatus for data encryption | |
| US7092525B2 (en) | Cryptographic system with enhanced encryption function and cipher key for data encryption standard | |
| US5365588A (en) | High speed encryption system and method | |
| EP0725511B1 (en) | Method for data encryption/decryption using cipher block chaining (CBC) and message authentication codes (MAC) | |
| KR20180081559A (ko) | 암호화 동작을 위한 키 시퀀스 생성 | |
| JP2004363739A (ja) | 改竄検知可能な、共通鍵暗号の暗号化装置または復号化装置 | |
| JPH11298471A (ja) | ブロック暗号化方法及び装置 | |
| JPH10240500A (ja) | 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム | |
| US20240097880A1 (en) | High-speed circuit combining aes and sm4 encryption and decryption | |
| CN110276208B (zh) | 加密电路、解密电路及其方法 | |
| EP1629626B1 (en) | Method and apparatus for a low memory hardware implementation of the key expansion function | |
| JPH1152850A (ja) | 暗号変換方法および装置 | |
| KR100546777B1 (ko) | Ｓｅｅｄ 암/복호화 장치, 암/복호화 방법, 라운드 처리 방법, 이에 적합한 ｆ함수 처리기 | |
| KR100262384B1 (ko) | 암호화 방법 및 장치(Encryption Method and Apparatus) | |
| KR20180021473A (ko) | 암호화 장치 | |
| KR20040045517A (ko) | Ｒｉｊｎｄａｅｌ암호를 이용한 블록 데이터 실시간암호복호화 장치 및 방법 | |
| JP2005529365A (ja) | Ａｅｓミックスカラム変換 | |
| Sagheer | Counter Mode Development for Block Cipher Operations | |
| Suod et al. | Counter Mode Development for Block Cipher Operations | |
| ManjulaRani et al. | An Efficient FPGA Implementation of Advanced Encryption Standard Algorithm on Virtex-5 FPGA’s |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090707 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090710 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090804 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090807 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090904 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |