JPH11297763A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11297763A
JPH11297763A JP10640598A JP10640598A JPH11297763A JP H11297763 A JPH11297763 A JP H11297763A JP 10640598 A JP10640598 A JP 10640598A JP 10640598 A JP10640598 A JP 10640598A JP H11297763 A JPH11297763 A JP H11297763A
Authority
JP
Japan
Prior art keywords
bump
solder
solder ball
solder bump
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10640598A
Other languages
Japanese (ja)
Other versions
JP3794162B2 (en
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10640598A priority Critical patent/JP3794162B2/en
Publication of JPH11297763A publication Critical patent/JPH11297763A/en
Application granted granted Critical
Publication of JP3794162B2 publication Critical patent/JP3794162B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect the connection defect of a bump due to the forming process of the solder bump, prior to the mounting of a chip on a mounting substrate and to easily determine the quality of the junction characteristic with high sensitivity. SOLUTION: In a device chip 21, a solder bump 20, whose constitution material is set to 97% Pb (lead)-3% Sn (tin) alloy, is formed on an Al (aluminum) electrode pad 12 as the outer connection terminal of large-scale integrated circuit(LSI) formed on the surface of a semiconductor substrate 11, via a BLM film 16 of the three-layer structure of a Cr-(chromium) film/Cu(copper) film/Au(gold) film. A scissors-type physical measurement probe 31 is fixed to the solder ball bump 20 and is made to raise in the direction of an arrow in a drawing. Consequently, the solder ball bump 20 is pulled upwards and breaks from the vicinity of the BLM film 16 at a base. The quality of the junction characteristic of the ball bump 20 is determined based on the tensile destruction strength of the ball bump 20 and the state of a bump breaking face.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にはんだバンプを介して実装基板に実装さ
れるデバイス・チップにおけるはんだバンプの接合特性
の良否を判定する検査工程を有する半導体装置の製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a semiconductor device having an inspection step of judging the bonding characteristics of solder bumps in a device chip mounted on a mounting substrate via solder bumps. And a method for producing the same.

【0002】[0002]

【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。半導体IC(集積回路)に関しても、
ボンディング・ワイヤとリード・フレームとを用いた従
来のパッケージ実装に代わり、LSI(大規模集積回
路)のベア・チップを直接に実装基板上の導体パターン
に接続するワイヤレス・ボンディングが提案されてい
る。特に、デバイス・チップの素子形成面側に全ての電
極部とこれに接続するはんだボールバンプやビーム・リ
ードを実装端子として形成しておき、この素子形成面を
下向きにして実装端子とプリント配線基板上の導体パタ
ーンとを直接的に接続する方法は、フリップチップ・ボ
ンディング法と呼ばれており、アセンブリ工程が合理化
できることからハイブリッドICの実装や大型コンピュ
ータ用途に広く利用されている。
2. Description of the Related Art In order to further reduce the size of electronic equipment, it is important to improve the component mounting density. For semiconductor ICs (integrated circuits),
Wireless bonding has been proposed in which a bare chip of an LSI (Large Scale Integrated Circuit) is directly connected to a conductor pattern on a mounting substrate instead of the conventional package mounting using a bonding wire and a lead frame. In particular, all the electrode parts and solder ball bumps and beam leads connected to them are formed as mounting terminals on the element forming surface side of the device chip, and the mounting terminals and the printed wiring board are placed with the element forming surface facing down. A method of directly connecting the upper conductor pattern is called a flip-chip bonding method, and is widely used for mounting a hybrid IC and for use in a large computer because the assembly process can be streamlined.

【0003】中でもはんだボールバンプは、今後の多ピ
ン数パッケージとして有望なBGA(ボール・グリッド
・アレイ)パッケージ用の実装端子として、ますます重
要な地位を占めるものと期待されている。ここでBGA
とは、通常、デバイス・チップの周辺部に集中している
Al(アルミニウム)電極パッドの配列パターンを絶縁
性の仲介層(インタポーザ)を介してより広範囲に分散
された規則的な電気接点の配列パターンに変換し、この
電気接点にはんだボールバンプを配する技術である。
[0003] Among them, solder ball bumps are expected to occupy an increasingly important position as mounting terminals for BGA (ball grid array) packages, which are promising future packages with a large number of pins. Where BGA
An arrangement pattern of Al (aluminum) electrode pads usually concentrated on the periphery of a device chip is a regular arrangement of electrical contacts distributed more widely through an insulating intermediate layer (interposer). This is a technique of converting into a pattern and arranging solder ball bumps on the electrical contacts.

【0004】そして、このBGAによれば、隣接するは
んだボールバンプ間の配列ピッチを大きく確保すること
ができるため、はんだボールバンプ間の短絡の虞れがな
く、従ってボール径を縮小せずに十分な接合強度をもっ
てデバイス・チップをプリント配線基板にフリップチッ
プ実装することが可能となる。近年においては、パッケ
ージ1個に200個以上ものはんだボールバンプが形成
される場合もあり、これら多数のはんだボールバンプを
いかに均一な高さに形成できるかが、実装の信頼性を左
右する。従来、はんだボールバンプの形成は一般に電解
メッキにより行われてきたが、この方法には下地材料層
の表面状態や電気抵抗のわずかなバラツキによって成膜
されるはんだの厚みが変動するという問題があった。
According to this BGA, a large arrangement pitch between adjacent solder ball bumps can be ensured, so that there is no danger of short-circuiting between the solder ball bumps, and therefore the ball diameter can be sufficiently reduced without reducing the ball diameter. A device chip can be flip-chip mounted on a printed wiring board with high bonding strength. In recent years, as many as 200 or more solder ball bumps may be formed on a single package, and how many such solder ball bumps can be formed at a uniform height determines the reliability of mounting. Conventionally, the formation of solder ball bumps has generally been performed by electrolytic plating. However, this method has a problem that the thickness of the deposited solder fluctuates depending on the surface condition of the underlying material layer and slight variations in electric resistance. Was.

【0005】この問題を解決するため、本出願人は、真
空薄膜形成技術とレジスト・パターンのリフトオフ技術
とを組み合わせて、半導体ICのAl系電極パッドとバ
ンプとの間に両者の密着性向上や相互拡散防止等を目的
とするバリアメタル膜を使用するはんだボールバンプの
形成方法を提案している(特開平7−288255号公
報参照)。なお、このバリアメタル膜は、バンプの仕上
がり形状を左右することから、通常、BLM(Ball Lim
itting Metal)膜と呼ばれている。
In order to solve this problem, the present applicant has combined the technique of forming a vacuum thin film with the technique of lifting off a resist pattern to improve the adhesion between an Al-based electrode pad and a bump of a semiconductor IC. A method of forming a solder ball bump using a barrier metal film for the purpose of preventing mutual diffusion and the like has been proposed (see JP-A-7-288255). Since the barrier metal film affects the finished shape of the bump, the barrier metal film is usually made of BLM (Ball Lim
It is called an itting metal film.

【0006】以下、このBLM膜を使用したはんだボー
ルバンプの製造方法を、図14〜図19を用いて説明す
る。先ず、半導体基板11表面に形成した例えばLSI
(図示せず)の接合部に、その外部接続端子として例え
ばAl電極パッド12を形成する。続いて、例えばシリ
コン窒化膜13及びポリイミド膜14がこの順に積層さ
れたパッシベーション膜(表面保護膜)15を基体全面
に被覆した後、このパッシベーション膜15に開口した
接続孔を介してAl電極パッド12に接続するBLM膜
16を形成する。なお、BLM膜16の構造としては、
Cr(クロム)膜/Cu(銅)膜/Au(金)膜の3層
構造が最も一般的である。この3層構造のうち、下層の
Cr膜は、Al電極パッド12との良好な密着性を確保
するための密着層として、また中間のCu膜は、後に形
成するはんだボールバンプからのはんだの拡散を防止す
るためのバリア層として、更に上層のAu膜は、中間の
Cu膜の酸化を防止するための酸化を防止膜として、各
々主に作用するものである(図14参照)。
Hereinafter, a method of manufacturing a solder ball bump using the BLM film will be described with reference to FIGS. First, for example, an LSI formed on the surface of the semiconductor substrate 11
For example, an Al electrode pad 12 is formed as an external connection terminal at a joint (not shown). Subsequently, for example, a passivation film (surface protection film) 15 in which a silicon nitride film 13 and a polyimide film 14 are laminated in this order is coated on the entire surface of the substrate, and then the Al electrode pad 12 is formed through a connection hole opened in the passivation film 15. Is formed to connect to the BLM film 16. The structure of the BLM film 16 is as follows.
The most common structure is a three-layer structure of a Cr (chromium) film / Cu (copper) film / Au (gold) film. In this three-layer structure, the lower Cr film serves as an adhesion layer for ensuring good adhesion to the Al electrode pad 12, and the middle Cu film serves as a diffusion of solder from a solder ball bump formed later. The upper Au film mainly acts as a barrier layer for preventing oxidization, and acts mainly as an oxidation preventing film for preventing oxidation of the intermediate Cu film (see FIG. 14).

【0007】次いで、基体全面に十分に厚いフォトレジ
スト膜17を塗布した後、フォトリソグラフィ技術を用
いて、このフォトレジスト膜17をパターニングする。
こうして、BLM膜16及びその周囲のパッシベーショ
ン膜15を露出させる開口部18を形成する(図15参
照)。
Next, after a sufficiently thick photoresist film 17 is applied to the entire surface of the substrate, the photoresist film 17 is patterned using a photolithography technique.
Thus, an opening 18 for exposing the BLM film 16 and the passivation film 15 around the BLM film 16 is formed (see FIG. 15).

【0008】次いで、例えば蒸着技術を用いて、基体全
面にPb(鉛)及びSn(スズ)からなるはんだ蒸着膜
19を成膜する。このとき、このはんだ蒸着膜19は、
開口部18におけるフォトレジスト膜17端部の大きな
段差により、開口部18内のBLM膜16及びその周囲
のパッシベーション膜15上のはんだ蒸着膜19とフォ
トレジスト膜17上のはんだ蒸着膜19とに分断される
(図16参照)。
Next, a solder vapor deposition film 19 made of Pb (lead) and Sn (tin) is formed on the entire surface of the substrate by using, for example, a vapor deposition technique. At this time, the solder deposition film 19
Due to the large step at the end of the photoresist film 17 in the opening 18, the BLM film 16 in the opening 18 and the solder vapor deposition film 19 on the passivation film 15 and the solder vapor deposition film 19 on the photoresist film 17 are separated. (See FIG. 16).

【0009】次いで、リフトオフ技術を用いて、ウェー
ハをレジスト剥離液に浸した状態で加熱揺動処理を行な
って、フォトレジスト膜17と共にそのフォトレジスト
膜17上のはんだ蒸着膜19を除去する。こうして、B
LM膜16及びその周囲のパッシベーション膜15を被
覆するはんだ蒸着膜19のみを残存させる(図17参
照)。
Next, by using a lift-off technique, the wafer is dipped in a resist stripping solution and subjected to a heating swinging process to remove the photoresist film 17 and the solder deposition film 19 on the photoresist film 17. Thus, B
Only the solder deposited film 19 covering the LM film 16 and the passivation film 15 around the LM film 16 is left (see FIG. 17).

【0010】次いで、いわゆるウェットバックと呼ばれ
る加熱溶融処理を行う。即ち、はんだ蒸着膜19表面に
フラックスを塗布した後、N2 (窒素)雰囲気下におい
て段階的に昇温すると、はんだ蒸着膜19はそれ自身の
表面張力により収縮して、BLM膜16上で自己整合的
にはんだボールバンプ20となる。このようにして、半
導体基板11表面に形成したLSIの外部接続端子とし
てのAl電極パッド12上に、BLM膜16を介して、
はんだボールバンプ20を形成する(図18参照)。
Next, a heating and melting treatment called a so-called wet back is performed. That is, after the flux is applied to the surface of the solder deposited film 19, if the temperature is increased stepwise in an N 2 (nitrogen) atmosphere, the solder deposited film 19 contracts due to its own surface tension, and the solder deposited film 19 The solder ball bumps 20 are consistently formed. Thus, on the Al electrode pad 12 as the external connection terminal of the LSI formed on the surface of the semiconductor substrate 11, via the BLM film 16,
The solder ball bumps 20 are formed (see FIG. 18).

【0011】次いで、はんだボールバンプ20が形成さ
れた半導体基板11をダイシングして、個々のデバイス
・チップ21に分割した後、このデバイス・チップ21
のはんだボールバンプ形成面を下向きにしてプリント配
線基板22に対向させる。なお、このときのプリント配
線基板22は、例えばガラスエポキシ基板23上に配線
パターンをなすCuランド24が形成され、このCuラ
ンド24上に共晶はんだ膜25が予備付けされている。
また、Cuランド24以外の表面はソルダーレジスト膜
26によって覆われている。そして、プリント配線基板
22の共晶はんだ膜25が予備付けされたCuランド2
4とデバイス・チップ21のはんだボールバンプ20と
を位置合わせした後に、両者を加熱溶着させる。このよ
うにして、デバイス・チップ21のプリント配線基板2
2へのフリップチップ実装を完了する(図19参照)。
Next, the semiconductor substrate 11 on which the solder ball bumps 20 are formed is diced and divided into individual device chips 21.
With the solder ball bump forming surface facing downward, and facing the printed wiring board 22. At this time, the printed wiring board 22 has a Cu land 24 forming a wiring pattern formed on, for example, a glass epoxy substrate 23, and a eutectic solder film 25 is preliminarily mounted on the Cu land 24.
The surface other than the Cu land 24 is covered with a solder resist film 26. Then, the Cu land 2 on which the eutectic solder film 25 of the printed wiring board 22 is preliminarily attached.
After aligning the solder ball bumps 20 of the device chip 21 with the solder ball bumps 20, the two are heated and welded. Thus, the printed wiring board 2 of the device chip 21
2 is completed (see FIG. 19).

【0012】[0012]

【発明が解決しようとする課題】ところで、はんだボー
ルバンプ20を介してデバイス・チップ21をプリント
配線基板22にフリップチップ実装する前には、デバイ
ス・チップ21のはんだボールバンプ接合部の電気特性
を診断するための電気的検査(通称:ぺレットチェッ
ク)が行われる。この電気的検査は、半導体基板11の
ダイシング前に行われる場合とダイシング後に行われる
場合とがあるが、いずれにしても従来は仕上がり後のは
んだボールバンプ20の頂頭部に検査装置の電気測定プ
ローブを接触させ、接触抵抗測定や動作試験を行ってい
た。
Before the device chip 21 is flip-chip mounted on the printed wiring board 22 via the solder ball bumps 20, the electrical characteristics of the solder ball bump joint of the device chip 21 must be checked. An electrical test (commonly known as a pellet check) for diagnosis is performed. This electrical inspection may be performed before or after dicing of the semiconductor substrate 11. In any case, the electrical inspection probe of the inspection device is conventionally provided on the top of the finished solder ball bump 20. Were contacted, and a contact resistance measurement and an operation test were performed.

【0013】しかしながら、デバイス・チップ21がこ
のような電気的検査に合格しても、これをフリップチッ
プ実装したプリント配線基板22を更に別部品と組み合
わせたりして最終製品にまで組み立てた後、出荷前検査
を行う段階において、初めてはんだボールバンプ20の
接合不良が検出される場合がある。
However, even if the device chip 21 passes such an electrical test, the printed circuit board 22 on which the device chip 21 has been flip-chip mounted is combined with another component to assemble it into a final product and then shipped. In the stage of performing the pre-inspection, there may be a case where a bonding failure of the solder ball bump 20 is detected for the first time.

【0014】このようなはんだボールバンプ20の接合
不良の原因としては、BLM膜16の表面に僅かに残っ
たポリイミド膜14やフォトレジスト膜17の残渣がB
LM膜16とはんだボールバンプ20との間の接合強度
を低下させていること、BLM膜16やはんだ膜19に
含まれる微量の不純物がこれら両膜間における金属原子
の拡散係数を変化させ、BLM膜16とはんだボールバ
ンプ20との電気的接続に重要な役割を果たすCu−S
n合金層が十分に形成されていないこと等、はんだボー
ルバンプ20の形成プロセスにおける極めて微妙な異変
によってBLM膜16とはんだボールバンプ20との接
合が所定の強度を保持していないことが考えられる。そ
して、このような異変が、最終製品の出荷前検査のよう
な過酷な温度サイクルを繰り返し経るうちに、はんだボ
ールバンプ20の接合不良として顕在化されるのであ
る。
A cause of such a bonding failure of the solder ball bumps 20 is a residue of the polyimide film 14 or the photoresist film 17 slightly remaining on the surface of the BLM film 16.
The lowering of the bonding strength between the LM film 16 and the solder ball bumps 20 and the slight amount of impurities contained in the BLM film 16 and the solder film 19 change the diffusion coefficient of metal atoms between these two films, thereby reducing the BLM. Cu-S plays an important role in the electrical connection between the film 16 and the solder ball bump 20
It is conceivable that the bonding between the BLM film 16 and the solder ball bump 20 does not maintain a predetermined strength due to an extremely delicate change in the process of forming the solder ball bump 20, such as the insufficient formation of the n alloy layer. . Then, such an unusual phenomenon becomes apparent as a bonding failure of the solder ball bumps 20 during repeated severe temperature cycles such as a pre-shipment inspection of the final product.

【0015】このように、製品の組み立て等が進んだ段
階においてはんだボールバンプ20の接合不良が検出さ
れると、この情報がはんだボールバンプ20の形成プロ
セスにフィードバックされるまでの時間差が大きくな
り、このタイムラグの間に不良デバイス・チップが生産
され続け、大量の不良製品の発生を引き起こすおそれが
ある。従って、デバイス・チップ21をプリント配線基
板22にフリップチップ実装する工程に先立って、従来
の電気測定プローブによるはんだボールバンプ20の電
気特性検査とは別に、はんだボールバンプ20の接合不
良を高感度に判定することができる手段を確立すること
が切望されている。
As described above, when a defective bonding of the solder ball bumps 20 is detected at the stage when the product is assembled, the time difference until this information is fed back to the process of forming the solder ball bumps 20 becomes large. During this time lag, defective device chips continue to be produced, which may cause a large number of defective products. Therefore, prior to the step of flip-chip mounting the device chip 21 on the printed wiring board 22, apart from the inspection of the electrical characteristics of the solder ball bumps 20 by the conventional electrical measurement probe, the bonding failure of the solder ball bumps 20 can be detected with high sensitivity. There is a keen need to establish a means by which decisions can be made.

【0016】そこで本発明は、こうした事情を鑑みてな
されたものであり、実装基板へのチップ実装に先立っ
て、はんだバンプの形成プロセスに起因するはんだバン
プの接合不良を検出し、その接合特性の良否を簡便かつ
高感度に判定することが可能な半導体装置の製造方法を
提供することを目的とする。
Accordingly, the present invention has been made in view of such circumstances, and prior to mounting a chip on a mounting board, a bonding defect of a solder bump caused by a solder bump forming process is detected, and the bonding characteristics of the solder bump are detected. It is an object of the present invention to provide a method of manufacturing a semiconductor device, which can easily determine the quality of a semiconductor device with high sensitivity.

【0017】[0017]

【課題を解決するための手段】本発明者は、過酷な温度
サイクルを用いて行われる出荷前検査において不良と判
定された製品の中に、はんだバンプの形成プロセスにお
ける不具合を原因とするはんだバンプの接合不良が多く
含まれており、かつこのはんだバンプの接合不良がはん
だバンプを上方に引っ張る際の引っ張り強度やはんだバ
ンプの破断面の状態によく反映されている事実を見出し
た。
SUMMARY OF THE INVENTION The present inventor has developed a solder bump, which is caused by a defect in a solder bump forming process, in a product determined to be defective in a pre-shipment inspection performed using a severe temperature cycle. Of the solder bumps, and the fact that the bonding failure of the solder bumps is well reflected in the tensile strength when pulling the solder bumps upward and the state of the fracture surface of the solder bumps was found.

【0018】即ち、はんだバンプの接合特性が良好な良
品サンプルとはんだバンプの接合特性が良好でない不良
品サンプルとを用い、デバイス・チップのはんだバンプ
をプローブによって上方に引っ張って破断させる実験を
行ったところ、良品サンプルの場合、そのはんだバンプ
の破断が延性破断モードとなり、その破断状態を観察す
ると、デバイス・チップ側にはんだ残膜が十分に残存し
ており、はんだバンプの下地の露出は殆ど認められない
か、或いは極めて少なかった。また、はんだバンプの破
断限界のプローブ荷重、即ち引っ張り強度はある基準値
を越えた。これに対し、不良品サンプルの場合には、そ
のはんだバンプの破断が脆性破断モードとなり、その破
断状態を観察すると、デバイス・チップ側にはんだ残膜
が殆ど残存しないか、不規則な島状のはんだ残膜が僅か
に残存するにすぎず、はんだバンプの下地の露出面積が
大きくなっていた。また、そのはんだバンプの破断限界
における引っ張り強度は、延性破断時の基準値に達しな
かった。
That is, using a good sample having good bonding characteristics of solder bumps and a defective sample having poor bonding characteristics of solder bumps, an experiment was conducted in which the solder bumps of the device chip were pulled upward by a probe and broken. However, in the case of a non-defective sample, the fracture of the solder bump is in a ductile fracture mode, and when observing the fracture state, a sufficient solder residual film remains on the device chip side, and almost no exposure of the base of the solder bump is observed. Not possible or very few. In addition, the probe load at the breaking limit of the solder bump, that is, the tensile strength exceeded a certain reference value. On the other hand, in the case of a defective sample, the fracture of the solder bump is in a brittle fracture mode, and when the fracture state is observed, almost no residual solder film remains on the device chip side, or an irregular island shape is observed. Only a small amount of the residual solder film remained, and the exposed area of the base of the solder bump was large. Further, the tensile strength at the breaking limit of the solder bump did not reach the reference value at the time of ductile breaking.

【0019】従って、こうした実験結果に基づいて検討
を重ね、上記課題を解決するための手段として、以下の
本発明に係る半導体装置の製造方法を想到した。即ち、
請求項1に係る半導体装置の製造方法は、デバイス・チ
ップの電極パッド部にはんだバンプを形成するはんだバ
ンプ形成工程と、このはんだバンプをデバイス・チップ
の主面に略垂直な方向に引っ張り上げて、はんだバンプ
を破断させるはんだバンプ破断工程と、このはんだバン
プの破断限界のプローブ荷重に基づいてはんだバンプの
接合特性の良否を判定する検査工程とを有することを特
微とする。
Therefore, the present inventor has repeated studies based on such experimental results, and has conceived the following method of manufacturing a semiconductor device according to the present invention as a means for solving the above-mentioned problems. That is,
A method of manufacturing a semiconductor device according to claim 1 includes a step of forming a solder bump on an electrode pad portion of a device chip, and pulling up the solder bump in a direction substantially perpendicular to a main surface of the device chip. And a solder bump breaking step of breaking the solder bumps, and an inspection step of judging the bonding characteristics of the solder bumps based on a probe load at a breaking limit of the solder bumps.

【0020】このように請求項1に係る半導体装置の製
造方法においては、デバイス・チップのはんだバンプを
上方に引っ張り上げてはんだバンプを破断させ、その際
のはんだバンプの引っ張り強度を指標としてはんだバン
プの接合特性の良否を判定する検査を行う。即ち、予め
良品サンプルと不良品サンプルとを用いた実験によって
設定した引っ張り強度の基準値を越える場合には、はん
だバンプの接合特性が良好であると判定し、その基準値
に達しない場合には、はんだバンプの接合特性が不良で
あると判定する。このため、はんだバンプ形成工程にお
ける異常、例えばはんだバンプとその下地膜との界面に
おける有機物残渣により接合強度不良が突発的に発生
し、しかもこの異常が従来の電気特性検査によっては検
出することができない場合であっても、このはんだバン
プの形成プロセスに起因するはんだバンプの接合不良が
検出され、その接合特性の良否が簡便かつ高感度に判定
される。
In the method of manufacturing a semiconductor device according to the first aspect of the present invention, the solder bump of the device chip is pulled upward to break the solder bump, and the solder bump is broken using the tensile strength of the solder bump at that time as an index. An inspection is performed to determine the quality of the bonding characteristics. That is, if the tensile strength exceeds the reference value set in advance by an experiment using a good sample and a defective sample, it is determined that the bonding characteristics of the solder bumps are good. It is determined that the bonding characteristics of the solder bumps are poor. For this reason, an abnormality in the solder bump formation process, for example, an organic matter residue at the interface between the solder bump and its underlying film suddenly causes a defective joint strength, and this abnormality cannot be detected by the conventional electrical characteristic inspection. Even in this case, a bonding defect of the solder bump caused by the solder bump forming process is detected, and the quality of the bonding characteristic is determined simply and with high sensitivity.

【0021】従って、このようなはんだバンプの接合特
性の良否を判定する検査工程を半導体装置の製造ライン
に組み込んで、デバイス・チップの実装基板への実装工
程に先立って行うことにより、厳しく良品選別されたバ
ンプ形成チップのみが実装基板に実装され、製品デバイ
スとして組み立てられることになるため、最終的な製品
デバイスの信頼性及び耐久性が従来の製造工程によるも
のと比較して大幅に向上する。また、はんだバンプの接
合不良が検出された場合においても、その情報がはんだ
バンプの形成プロセスにフィードバックされるまでの時
間も従来より短縮されるため、その間における大量の不
良製品の発生が抑制される。
Therefore, the inspection process for judging the bonding characteristics of the solder bumps is incorporated into the production line of the semiconductor device, and is performed prior to the mounting process of the device chip on the mounting board, thereby strictly selecting good products. Since only the formed bump forming chip is mounted on the mounting substrate and assembled as a product device, the reliability and durability of the final product device are greatly improved as compared with those obtained by the conventional manufacturing process. Further, even when a bonding defect of the solder bump is detected, the time until the information is fed back to the process of forming the solder bump is also shorter than before, so that the generation of a large number of defective products during that time is suppressed. .

【0022】また、請求項2に係る半導体装置の製造方
法は、デバイス・チップの電極パッド部にはんだバンプ
を形成するはんだバンプ形成工程と、このはんだバンプ
をデバイス・チップの主面に略垂直な方向に引っ張り上
げて、はんだバンプを破断させるはんだバンプ破断工程
と、このはんだバンプの破断面の状態に基づいてはんだ
バンプの接合特性の良否を判定する検査工程とを有する
ことを特微とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a solder bump on an electrode pad of a device chip; and forming the solder bump substantially perpendicular to a main surface of the device chip. It has a solder bump breaking step of pulling up the solder bump in the direction to break the solder bump, and an inspection step of judging the bonding characteristics of the solder bump based on the state of the broken surface of the solder bump.

【0023】このように請求項2に係る半導体装置の製
造方法においては、デバイス・チップのはんだバンプを
上方に引っ張り上げてはんだバンプを破断させ、その際
のはんだバンプの破断面の状態を指標としてはんだバン
プの接合特性の良否を判定する検査を行う。即ち、予め
良品サンプルと不良品サンプルとを用いた実験よって設
定した破断状態を基準として、デバイス・チップ側の破
断面にはんだ残膜がより多く残存し、はんだバンプの下
地の露出がより少ない場合は、はんだバンプの接合特性
が良好であると判定し、デバイス・チップ側の破断面に
はんだ残膜がより少なくしか残存せず、はんだバンプの
下地の露出がより多い場合には、はんだバンプの接合特
性が不良であると判定する。
As described above, in the method of manufacturing a semiconductor device according to the second aspect, the solder bump of the device chip is pulled upward to break the solder bump, and the state of the fracture surface of the solder bump at that time is used as an index. An inspection is performed to determine the quality of the solder bumps. In other words, based on the rupture state set by an experiment using a good sample and a defective sample in advance, when more solder residual film remains on the fracture surface on the device chip side and the exposure of the base of the solder bump is less. Determines that the bonding properties of the solder bumps are good, and if less solder residual film remains on the fracture surface on the device chip side, and if the underlying base of the solder bumps is more exposed, It is determined that the bonding characteristics are poor.

【0024】このため、はんだバンプ形成工程における
異常、例えばはんだバンプとその下地膜との界面におけ
る有機物残渣により接合強度不良が突発的に発生し、し
かもこの異常が従来の電気特性検査によっては検出する
ことができない場合であっても、このはんだバンプの形
成プロセスに起因するはんだバンプの接合不良が検出さ
れ、その接合特性の良否が簡便かつ高感度に判定され
る。
For this reason, an abnormality in the solder bump formation step, for example, an organic matter residue at the interface between the solder bump and its underlying film suddenly causes a defective joint strength, and this abnormality is detected by a conventional electrical characteristic inspection. Even when the solder bumps cannot be formed, defective bonding of the solder bumps due to the solder bump forming process is detected, and the quality of the bonding characteristics is determined easily and with high sensitivity.

【0025】従って、このようなはんだバンプの接合特
性の良否を判定する検査工程を半導体装置の製造ライン
に組み込んで、デバイス・チップの実装基板への実装工
程に先立って行うことにより、厳しく良品選別されたバ
ンプ形成チップのみが実装基板に実装され、製品デバイ
スとして組み立てられることになるため、最終的な製品
デバイスの信頼性及び耐久性が従来の製造工程によるも
のと比較して大幅に向上する。また、はんだバンプの接
合不良が検出された場合においても、その情報がはんだ
バンプの形成プロセスにフィードバックされるまでの時
間も従来より短縮されるため、その間における大量の不
良製品の発生が抑制される。
Therefore, the inspection process for judging the bonding characteristics of the solder bumps is incorporated into the production line of the semiconductor device, and is performed prior to the mounting process of the device chip on the mounting board, thereby strictly selecting good products. Since only the formed bump forming chip is mounted on the mounting substrate and assembled as a product device, the reliability and durability of the final product device are greatly improved as compared with those obtained by the conventional manufacturing process. Further, even when a bonding defect of the solder bump is detected, the time until the information is fed back to the process of forming the solder bump is also shorter than before, so that the generation of a large number of defective products during that time is suppressed. .

【0026】なお、上記請求項1に係るはんだバンプの
引っ張り強度を指標とする検査方法と上記請求項2に係
るはんだバンプの破断面の状態を指標とする検査方法と
を組み合わてはんだバンプの接合特性の良否を判定する
検査工程としてもよい。この場合、両者は互いに補完・
補強し合って、はんだバンプの接合特性の良否がより的
確に判定されることになるため、更に一層厳しく良品選
別されたバンプ形成チップのみが実装基板に実装され
て、最終的な製品デバイスの信頼性及び耐久性は更に向
上する。
The inspection method using the tensile strength of the solder bump according to claim 1 as an index and the inspection method using the state of the fracture surface of the solder bump as an index according to claim 2 are combined. An inspection step for determining whether the characteristics are good or bad may be used. In this case, they complement each other
Reinforcement makes it possible to more accurately judge the bonding characteristics of the solder bumps, so that only bump-forming chips that are even more strictly selected are mounted on the mounting board, and the reliability of the final product device is improved. The properties and durability are further improved.

【0027】また、請求項3に係る半導体装置の製造方
法は、上記請求項1又は2に係る半導体装置の製造方法
において、前記はんだバンプ破断工程が、はんだバンプ
を介してデバイス・チップを実装基板に実装した後に、
このデバイス・チップを実装基板の主面に略垂直な方向
に引っ張り上げて、はんだバンプを破断させる工程であ
ることを特微とする。このように請求項3に係る半導体
装置の製造方法においては、はんだバンプを介してデバ
イス・チップを実装基板に実装した後に、このデバイス
・チップを実装基板の主面に略垂直な方向に引っ張り上
げてはんだバンプを破断させ、その際のはんだバンプの
引張り破壊強度を指標とする検査又はバンプ破断面の状
態を指標とする検査を行うことにより、実装前の製品ロ
ットから抜き取ったテスト用のデバイス・チップを先行
的に実装基板に実装したはんだバンプの接合特性の良否
が判定されて、厳しく良品選別された製品ロットのバン
プ形成チップのみが実装基板に実装され、製品デバイス
として組み立てられるため、最終的な製品デバイスの信
頼性及び耐久性は大幅に向上する。また、はんだバンプ
の接合不良についての情報がはんだバンプ形成プロセス
にフィードバックされるまでの時間も従来より短縮され
るため、その間における大量の不良製品の発生が抑制さ
れる。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the solder bump breaking step includes mounting the device chip via a solder bump. After implementing in
The process is characterized in that the device chip is pulled up in a direction substantially perpendicular to the main surface of the mounting substrate to break the solder bumps. Thus, in the method of manufacturing a semiconductor device according to the third aspect, after mounting the device chip on the mounting substrate via the solder bump, the device chip is pulled up in a direction substantially perpendicular to the main surface of the mounting substrate. The solder bump is broken by the test, and the inspection using the tensile fracture strength of the solder bump at that time as an index or the inspection using the state of the fracture surface of the bump as an index is performed. The bonding characteristics of the solder bumps with the chips mounted on the mounting board in advance are judged as good or bad, and only bump forming chips of strictly selected product lots are mounted on the mounting board and assembled as product devices. The reliability and durability of various product devices are greatly improved. In addition, since the time until the information on the bonding failure of the solder bumps is fed back to the solder bump forming process is shorter than before, the occurrence of a large number of defective products during that time is suppressed.

【0028】また、請求項4に係る半導体装置の製造方
法は、上記請求項1又は2に係る半導体装置の製造方法
において、前記はんだバンプ破断工程が、はんだバンプ
を介してデバイス・チップを実装基板に実装する実装工
程の前に、デバイス・チップのはんだバンプにプローブ
を固着させ、このはんだバンプに固着させたプローブを
デバイス・チップの主面に略垂直な方向に上昇させて、
はんだバンプを破断させる工程であることを特微とす
る。このように請求項4に係る半導体装置の製造方法に
おいては、はんだバンプを介してデバイス・チップを実
装基板に実装する実装工程の前に、デバイス・チップの
はんだバンプに固着させたプローブをデバイス・チップ
の主面に略垂直な方向に上昇させてはんだバンプを破断
させ、その際のはんだバンプの引張り破壊強度を指標と
する検査又はバンプ破断面の状態を指標とする検査を行
うことにより、実装前の製品ロットから抜き取ったテス
ト用のデバイス・チップについてのはんだバンプの接合
特性の良否が判定されて、厳しく良品選別された製品ロ
ットのバンプ形成チップのみが実装基板に実装され、製
品デバイスとして組み立てられるため、最終的な製品デ
バイスの信頼性及び耐久性は大幅に向上する。また、は
んだバンプの接合不良についての情報がはんだバンプ形
成プロセスにフィードバックされるまでの時間が上記請
求項3に係る半導体装置の製造方法の場合よりも更に短
縮されるため、その間における大量の不良製品の発生が
より効果的に抑制される。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect, wherein the solder bump breaking step includes mounting the device chip via a solder bump. Before the mounting process for mounting on the device, the probe is fixed to the solder bump of the device chip, and the probe fixed to the solder bump is raised in a direction substantially perpendicular to the main surface of the device chip,
The feature is that it is a process of breaking the solder bump. Thus, in the method of manufacturing a semiconductor device according to the fourth aspect, before the mounting step of mounting the device chip on the mounting board via the solder bump, the probe fixed to the solder bump of the device chip is connected to the device. Mounting is performed by raising the solder bump in a direction substantially perpendicular to the main surface of the chip and breaking the solder bump, and performing an inspection using the tensile breaking strength of the solder bump as an index or an inspection using the state of the bump fracture surface as an index. The quality of the solder bump bonding characteristics of the test device chip extracted from the previous product lot is judged, and only the bump forming chips of the strictly selected product lot are mounted on the mounting board and assembled as product devices As a result, the reliability and durability of the final product device are greatly improved. Further, since the time until the information on the bonding failure of the solder bump is fed back to the solder bump forming process is further shortened compared to the case of the method of manufacturing a semiconductor device according to the third aspect, a large number of defective products during that time. Is more effectively suppressed.

【0029】また、請求項5に係る半導体装置の製造方
法は、上記請求項1又は2に係る半導体装置の製造方法
において、前記はんだバンプ形成工程の後、前記検査工
程の前に、デバイス・チップに所定の熱処理を加えて、
はんだバンプの接合特性を加速的に劣化させる特性劣化
加速工程を有していることを特微とする。このように請
求項5に係る半導体装置の製造方法においては、検査工
程の前にデバイス・チップに熱処理を加えることによ
り、はんだバンプや下地膜を構成する金属原子の熱拡散
を敢えて過剰に進行させて、はんだバンプの接合特性の
劣化が強制的に加速されるため、はんだバンプの接合特
性の良否が判定されると共にその信頼性寿命が予測評価
される。このため、はんだバンプ形成工程における微妙
な異常に起因してはんだバンプの接合不良が発生し、し
かもこの微妙な異常が従来の電気特性検査によっては検
出することができないばかりでなく、上記請求項1又は
2に係る半導体装置の製造方法において特性劣化加速工
程のない検査方法によっても検出することができない場
合であっても、このはんだバンプの形成プロセスに起因
するはんだバンプの接合不良が検出され、接合特性の良
否が簡便かつ高感度に判定される。従って、このような
はんだバンプの接合特性の良否を判定すると共にその信
頼性寿命を予測評価する検査工程を半導体装置の製造ラ
インに組み込んで、デバイス・チップの実装基板への実
装工程に先立って行うことにより、上記請求項1又は2
に係る半導体装置の製造方法において特性劣化加速工程
のない場合よりも更に厳しく良品選別されたバンプ形成
チップのみが実装基板に実装されて、製品デバイスとし
て組み立てられるため、この最終的な製品デバイスの信
頼性及び耐久性は、上記請求項1又は2に係る半導体装
置の製造方法において特性劣化加速工程のない場合より
も更に向上する。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, after the solder bump forming step and before the inspection step, a device chip is provided. To the specified heat treatment,
It is characterized in that it has a characteristic deterioration accelerating step of acceleratingly deteriorating the bonding characteristics of the solder bumps. As described above, in the method of manufacturing a semiconductor device according to the fifth aspect, the heat diffusion is performed on the device chip before the inspection step, so that the thermal diffusion of the metal atoms constituting the solder bumps and the base film is excessively advanced. Therefore, the deterioration of the bonding characteristics of the solder bumps is forcibly accelerated, so that the quality of the bonding characteristics of the solder bumps is determined and the reliability life thereof is predicted and evaluated. For this reason, a bonding failure of the solder bumps occurs due to a subtle abnormality in the solder bump forming step, and this subtle abnormality cannot be detected by the conventional electrical characteristic inspection, but also in the above-mentioned claim 1. In the method of manufacturing a semiconductor device according to the second aspect, even if it cannot be detected even by an inspection method without the characteristic deterioration accelerating step, a bonding defect of the solder bump due to the solder bump forming process is detected and the bonding is performed. The quality of the characteristics is determined easily and with high sensitivity. Therefore, an inspection process for judging the quality of the bonding characteristics of the solder bumps and predicting and evaluating the reliability life thereof is incorporated into the production line of the semiconductor device, and is performed prior to the mounting process of the device chip on the mounting board. Thereby, the above claim 1 or 2
In the method of manufacturing a semiconductor device according to the present invention, only bump-forming chips that have been selected more strictly and non-defectively than in the case where there is no step of accelerating the characteristic deterioration are mounted on a mounting substrate and assembled as a product device. The characteristics and durability are further improved as compared with the case where the characteristic deterioration accelerating step is not provided in the method for manufacturing a semiconductor device according to claim 1 or 2.

【0030】また、請求項6に係る半導体装置の製造方
法は、上記請求項5に係る半導体装置の製造方法におい
て、前記特性劣化加速工程が、デバイス・チップに、1
00〜300℃の温度における50〜2000時間の熱
処理を加える工程であることを特微とする。このように
請求項6に係る半導体装置の製造方法においては、温度
100〜300℃、50〜2000時間の熱処理を行う
ことにより、良品はんだバンプまでを不良品化すること
なく、はんだバンプの接合特性を加速的に劣化させるこ
とが可能な特性劣化加速工程としての高温長時間の熱処
理が実現される。即ち、高温長時間の熱処理の条件とし
て、熱処理温度や熱処理時間が上記の範囲より低い方へ
外れると、はんだバンプの特性の劣化を加速する効果が
なくなり、逆に高い方へ外れると、良品はんだバンプま
でが不良品と判定されやすくなり、検査精度か低下する
原因となるため、特性劣化加速工程としての高温長時間
の熱処理の条件は、上記の温度100〜300℃、50
〜2000時間が好適である。なお、はんだバンプの特
性劣化加速工程としては、通常の製品出荷前検査で採用
されている温度サイクルを加える工程を用いてもよい
が、高温長時間の熱処理を加える工程の方がより簡単で
ある。また、高温長時間の熱処理の場合の雰囲気は、最
終的な組み立て製品の使用環境が大気中であることか
ら、所定の相対湿度に調整された大気とすれば通常は十
分である。但し、はんだバンプ形成プロセスにおける特
定の不具合の内容を詳細に検討したり、或いは劣化を定
量的に解釈する必要がある場合には、たとえば窒素ガス
雰囲気等の不活性ガス雰囲気を用いてもよい。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fifth aspect, the step of accelerating the characteristic deterioration includes the step of:
The process is characterized by a heat treatment at a temperature of 00 to 300 ° C. for 50 to 2000 hours. As described above, in the method of manufacturing a semiconductor device according to the sixth aspect, by performing the heat treatment at a temperature of 100 to 300 ° C. for 50 to 2000 hours, the bonding characteristics of the solder bumps can be reduced without causing defective solder bumps. , A heat treatment at a high temperature for a long time is realized as a characteristic deterioration accelerating step capable of accelerating the deterioration. That is, when the heat treatment temperature and the heat treatment time fall below the above ranges as the conditions of the heat treatment for a long time at a high temperature, the effect of accelerating the deterioration of the characteristics of the solder bump is lost. Since even the bumps are likely to be determined to be defective and cause the inspection accuracy to deteriorate, the conditions for the heat treatment at a high temperature and a long time as the characteristic deterioration accelerating step are the above-mentioned temperatures of 100 to 300 ° C. and 50 ° C.
~ 2000 hours are preferred. In addition, as the process of accelerating the deterioration of the characteristics of the solder bumps, a process of applying a temperature cycle used in a normal inspection before product shipment may be used, but a process of applying a heat treatment for a long time at a high temperature is easier. . The atmosphere in the case of the heat treatment for a long time at a high temperature is usually sufficient if the atmosphere is adjusted to a predetermined relative humidity since the final use environment of the assembled product is the atmosphere. However, when it is necessary to examine in detail the content of a specific defect in the solder bump formation process or to quantitatively interpret the deterioration, an inert gas atmosphere such as a nitrogen gas atmosphere may be used.

【0031】また、請求項7に係る半導体装置の製造方
法は、上記請求項1又は2に係る半導体装置の製造方法
において、前記はんだバンプ形成工程の後、前記検査工
程の前に、デバイス・チップに所定の熱処理を加えて、
はんだバンプの接合特性を加速的に劣化させる特性劣化
加速工程を有し、前記はんだバンプ破断工程が、はんだ
バンプを介してデバイス・チップを実装基板に実装した
後に、このデバイス・チップを実装基板の主面に略垂直
な方向に引っ張り上げて、はんだバンプを破断させる工
程であることを特微とする。このように請求項7に係る
半導体装置の製造方法においては、はんだバンプを介し
てデバイス・チップを実装基板に実装した後に、このデ
バイス・チップを実装基板の主面に略垂直な方向に引っ
張り上げてはんだバンプを破断させ、その際のはんだバ
ンプの引張り破壊強度を指標とする検査又はバンプ破断
面の状態を指標とする検査を行う際に、その検査工程の
前にデバイス・チップに熱処理を加えることにより、実
装前の製品ロットから抜き取ったテスト用のデバイス・
チップを先行的に実装基板に実装したはんだバンプの接
合特性の良否が判定されて、厳しく良品選別された製品
ロットのバンプ形成チップのみが実装基板に実装され、
製品デバイスとして組み立てられるため、最終的な製品
デバイスの信頼性及び耐久性は大幅に向上すると共に、
はんだバンプや下地膜を構成する金属原子の熱拡散を敢
えて過剰に進行させて、はんだバンプの接合特性の劣化
が強制的に加速されるため、その信頼性寿命が予測評価
される。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, after the solder bump forming step and before the inspection step, a device chip is provided. To the specified heat treatment,
A step of accelerating the property deterioration of the bonding property of the solder bump at an accelerated rate, wherein the solder bump breaking step includes mounting the device chip on the mounting board via the solder bump, and then mounting the device chip on the mounting board. It is characterized in that it is a step of pulling up in a direction substantially perpendicular to the main surface to break the solder bump. Thus, in the method of manufacturing a semiconductor device according to claim 7, after mounting the device chip on the mounting substrate via the solder bump, the device chip is pulled up in a direction substantially perpendicular to the main surface of the mounting substrate. When performing an inspection using the tensile fracture strength of the solder bump as an index or an inspection using the state of the fractured surface of the bump as an index, heat-treat the device chip before the inspection process. As a result, devices and devices for testing extracted from product lots before mounting
The bonding characteristics of the solder bumps in which the chip was mounted on the mounting board in advance were determined, and only the bump forming chips of the strictly selected product lots were mounted on the mounting board.
Because it is assembled as a product device, the reliability and durability of the final product device are greatly improved,
Since the thermal diffusion of the metal atoms constituting the solder bumps and the underlying film is intentionally made to proceed excessively, the deterioration of the bonding characteristics of the solder bumps is forcibly accelerated, and the reliability life thereof is predicted and evaluated.

【0032】[0032]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 (第1の実施形態)本発明の第1の実施形態は、デバイ
ス・チップの電極パッド部にはんだボールバンプを形成
するはんだボールバンプ形成工程の後、このはんだボー
ルバンプを介してデバイス・チップをプリント配線基板
にフリップチップ実装する実装工程の前に、はんだボー
ルバンプに固着させたハサミ状の物理検査プローブをデ
バイス・チップの主面に略垂直な方向に上昇させて、は
んだボールバンプを破断させると共に、その際のはんだ
ボールバンプの引張り破壊強度及びバンプ破断面の状態
に基づいてはんだボールバンプの接合特性の良否を判定
する引張り破壊検査工程を設けたものである。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of the present invention will be described. (First Embodiment) In a first embodiment of the present invention, after a solder ball bump forming step of forming a solder ball bump on an electrode pad portion of a device chip, a device chip is connected via the solder ball bump. Before the mounting process of flip-chip mounting on a printed wiring board, the scissor-shaped physical inspection probe fixed to the solder ball bump is raised in a direction substantially perpendicular to the main surface of the device chip to break the solder ball bump In addition, a tensile breaking inspection step for judging the bonding characteristics of the solder ball bump based on the tensile breaking strength of the solder ball bump and the state of the bump fracture surface at that time is provided.

【0033】このような本実施形態に係る半導体装置の
製造方法を、図1〜図5を用いて詳細に説明する。ここ
で、図1〜図3はそれぞれ引張り破壊検査工程において
ハサミ状の物理検査プローブを用いてデバイス・チップ
のはんだボールバンプを破断する様子を示す概略断面
図、図4及び図5はそれぞれ引張り破壊検査工程におけ
るはんだボールバンプの破断面の状態を示す概略断面図
である。
The method of manufacturing the semiconductor device according to the present embodiment will be described in detail with reference to FIGS. Here, FIGS. 1 to 3 are schematic cross-sectional views each showing a state in which a solder ball bump of a device chip is broken using a scissor-like physical inspection probe in a tensile breaking inspection process, and FIGS. It is a schematic sectional drawing which shows the state of the fracture surface of a solder ball bump in an inspection process.

【0034】先ず、図1に示されるようなはんだボール
バンプ17が形成されているデバイス・チップ21を作
製する。但し、このはんだボールバンプ17の形成工程
は上記図15〜図19に示す従来の場合と同様であるた
め、その説明は省略する。なお、このようにして作製し
たデバイス・チップ21においては、図1に示されるよ
うに、半導体基板11表面に形成されたLSI(図示せ
ず)の外部接続端子としてAl電極パッド12が形成さ
れている。また、その半導体基板11は、その全面がシ
リコン窒化膜及びポリイミド膜がこの順に積層されたパ
ッシベーション膜15によって被覆されている。また、
このパッシベーション膜15に開口された接続孔を介し
てAl系電極パッド12に接続するBLM膜16が形成
されている。そして、このBLM膜16上に、はんだボ
ールバンプ20が形成されている。
First, a device chip 21 on which the solder ball bumps 17 are formed as shown in FIG. 1 is manufactured. However, the steps of forming the solder ball bumps 17 are the same as those in the conventional case shown in FIGS. In the device chip 21 manufactured as described above, as shown in FIG. 1, an Al electrode pad 12 is formed as an external connection terminal of an LSI (not shown) formed on the surface of the semiconductor substrate 11. I have. The entire surface of the semiconductor substrate 11 is covered with a passivation film 15 in which a silicon nitride film and a polyimide film are laminated in this order. Also,
A BLM film 16 connected to the Al-based electrode pad 12 through a connection hole opened in the passivation film 15 is formed. The solder ball bumps 20 are formed on the BLM film 16.

【0035】なおここで、BLM膜16は、厚さ約0.
1μmのCr膜、厚さ約1.0μmのCu膜、及び厚さ
約0.1μmのAu膜がこの順に積層された3層構造と
なっている。また、はんだボールバンプ20は、97%
Pb−3%Sn合金を構成材料としている。そして、こ
れらBLM膜16とはんだボールバンプ20との接触面
積は、6.4×103 〜2.8×10 4μm2 とする。
Here, the BLM film 16 has a thickness of about 0.1 mm.
It has a three-layer structure in which a 1 μm Cr film, a Cu film having a thickness of about 1.0 μm, and an Au film having a thickness of about 0.1 μm are stacked in this order. In addition, the solder ball bump 20 is 97%
Pb-3% Sn alloy is used as a constituent material. The contact area between the BLM film 16 and the solder ball bump 20 is 6.4 × 10 3 to 2.8 × 10 4 μm 2 .

【0036】次いで、このデバイス・チップ21に形成
されているはんだボールバンプ20に対して、引張り破
壊検査を行う。即ち、図1に示されるように、デバイス
・チップ21を引張り試験機にセットして、このデバイ
ス・チップ21の上方に、ハサミ状の物理測定プローブ
31を配置する。ここで、ハサミ状の物理測定プローブ
31とは、デバイス・チップ21のはんだボールバンプ
20を挟持するためのハサミ状の治具をもち、上下方向
に移動可能な物理検査プローブをいう。そして、デバイ
ス・チップ21のはんだボールバンプ20との位置合わ
せを行った後、ハサミ状の物理測定プローブ31を図中
の矢印で示す方向に下降させる。
Next, a tensile breakdown test is performed on the solder ball bumps 20 formed on the device chip 21. That is, as shown in FIG. 1, the device chip 21 is set on a tensile tester, and a scissors-shaped physical measurement probe 31 is arranged above the device chip 21. Here, the scissor-shaped physical measurement probe 31 is a physical inspection probe that has a scissor-shaped jig for holding the solder ball bumps 20 of the device chip 21 and is movable in the vertical direction. After the alignment with the solder ball bumps 20 of the device chip 21 is performed, the scissor-shaped physical measurement probe 31 is lowered in the direction indicated by the arrow in the figure.

【0037】なお、はんだボールバンプ20の高さ及び
大きさはデバイス・チップの種類によって異なる。例え
ば、チップ周辺に配列されたAl電極パッド12の直上
領域にそのままはんだボールバンプ20が配列される場
合には、その高さは65μm前後とされるが、BGAの
ようにAl電極パッド12の直上領域外にも再配列され
る場合には隣接するはんだボールバンプ20の接触のお
それが少なくなる分、はんだボールバンプ20を大型化
することが可能となり、125μm前後とされる。従っ
て、物理測定プローブ31のハサミ状の治具は、はんだ
ボールバンプ20の大きさに合わせて最適化することが
必要である。
The height and size of the solder ball bump 20 differ depending on the type of device chip. For example, when the solder ball bumps 20 are directly arranged in the region directly above the Al electrode pads 12 arranged around the chip, the height thereof is about 65 μm, but the height is about 65 μm. When rearranged outside the region, the possibility of contact between the adjacent solder ball bumps 20 is reduced, so that the size of the solder ball bumps 20 can be increased. Therefore, it is necessary to optimize the scissor-shaped jig of the physical measurement probe 31 according to the size of the solder ball bump 20.

【0038】続いて、図2に示されるように、物理測定
プローブ31のハサミ状の治具を用いてはんだボールバ
ンプ20を挟持し、このはんだボールバンプ20に物理
測定プローブ31を固着させる。
Subsequently, as shown in FIG. 2, the solder ball bump 20 is sandwiched by using a scissor-like jig of the physical measurement probe 31, and the physical measurement probe 31 is fixed to the solder ball bump 20.

【0039】続いて、図3に示されるように、はんだボ
ールバンプ20に固着させた物理測定プローブ31を図
中の矢印で示す方向に上昇させる。このとき、このハサ
ミ状の物理測定プローブ31には、はんだボールバンプ
20が破断するまで荷重を加えていく。また、このハサ
ミ状の物理測定プローブ31の引き上げ速度と引き上げ
距離は、それぞれ、 引き上げ速度:0.1mm/秒 引き上げ距離:0.5mm とする。
Subsequently, as shown in FIG. 3, the physical measurement probe 31 fixed to the solder ball bump 20 is raised in the direction shown by the arrow in the figure. At this time, a load is applied to the scissors-shaped physical measurement probe 31 until the solder ball bump 20 breaks. The lifting speed and the lifting distance of the scissors-shaped physical measurement probe 31 are respectively: lifting speed: 0.1 mm / sec, lifting distance: 0.5 mm.

【0040】この結果、はんだボールバンプ20は上方
に引っ張られ、遂には下地のBLM膜16近傍から破断
される。このとき、はんだボールバンプ20が破断に至
るまでの間に物理測定プローブ31に加えた荷重、即ち
はんだボールバンプ20の引張り破壊強度を試験機に備
え付けのロードセル(図示せず)によって検出し、その
ピーク値及びバンプ破断面の状態に基づいて、はんだボ
ールバンプ20の接合特性の良否を判定する。
As a result, the solder ball bump 20 is pulled upward, and is finally broken from the vicinity of the underlying BLM film 16. At this time, the load applied to the physical measurement probe 31 until the solder ball bump 20 breaks, that is, the tensile breaking strength of the solder ball bump 20 is detected by a load cell (not shown) provided in the testing machine. Based on the peak value and the state of the bump fracture surface, the quality of the joining characteristics of the solder ball bump 20 is determined.

【0041】ここで、本発明者が行った引張り破壊検査
の評価結果の一例として、はんだボールバンプ20の接
合特性が良好な場合のバンプ破断面の状態とはんだボー
ルバンプ20の接合特性が良好でない場合のバンプ破断
面の状態とをそれぞれ図4及び図5に比較して示す。
Here, as an example of the evaluation results of the tensile fracture inspection performed by the present inventors, the state of the bump fracture surface when the bonding characteristics of the solder ball bump 20 are good and the bonding characteristics of the solder ball bump 20 are not good. The state of the fracture surface of the bump in the case is shown in comparison with FIGS.

【0042】通常の製品ロットから抜き取った良品サン
プルの場合、即ちはんだボールバンプ20の品質が良好
で、またBLM膜16との合金化反応も十分に進行して
優れた下地密着性が達成されているデバイス・チップ2
1の場合、図4に示されるように、はんだボールバンプ
20が物理測定プローブ31を用いて破断された後の半
導体基板11側のバンプ破断面は、延性破断されたはん
だボールバンプ20の一部であるはんだ残膜20aが下
地のBLM膜16表面の全体を覆うように残存した状態
となっていた。また、このときのはんだボールバンプ2
0の破断限界のプローブ荷重、即ち引張り破壊強度は、
60〜62gfであった。
In the case of a non-defective sample extracted from a normal product lot, that is, the quality of the solder ball bump 20 is good, and the alloying reaction with the BLM film 16 has sufficiently proceeded to achieve excellent base adhesion. Device chip 2
In the case of No. 1, as shown in FIG. 4, the bump fracture surface on the semiconductor substrate 11 side after the solder ball bump 20 is fractured by using the physical measurement probe 31 is a part of the ductile fractured solder ball bump 20. Was left so as to cover the entire surface of the underlying BLM film 16. At this time, the solder ball bump 2
The probe load at the breaking limit of 0, that is, the tensile breaking strength is
It was 60 to 62 gf.

【0043】これに対して、はんだボールバンプ20の
形成工程において不具合が発生した製品ロットから抜き
取った不良品サンプルの場合、即ちはんだボールバンプ
20の品質が不良で、BLM膜16との下地密着性が不
足しているデバイス・チップ21の場合、図5に示され
るように、はんだボールバンプ20が物理測定プローブ
31を用いて破断された後の半導体基板11側のバンプ
破断面においては、脆性破断されたはんだボールバンプ
20の一部であるはんだ残膜が殆ど残存せず、僅かに残
存するはんだ残膜20bが下地のBLM膜16表面の一
部を覆って、茶褐色に変色したBLM膜16表面の大部
分が露出した状態となっていた。また、このときのはん
だボールバンプ20の破断限界の引張り破壊強度は、5
5gfであった。
On the other hand, in the case of a defective product sample extracted from a product lot in which a defect occurred in the process of forming the solder ball bump 20, that is, the quality of the solder ball bump 20 was poor, and In the case of the device chip 21 lacking the solder bumps, as shown in FIG. 5, the brittle fracture occurs on the bump fracture surface on the semiconductor substrate 11 side after the solder ball bump 20 is fractured using the physical measurement probe 31. The solder residual film, which is a part of the solder ball bumps 20, hardly remains, and the slightly remaining solder residual film 20 b covers a part of the surface of the underlying BLM film 16, and the surface of the BLM film 16 turned brownish brown Was exposed. At this time, the tensile breaking strength at the breaking limit of the solder ball bump 20 is 5
It was 5 gf.

【0044】このようにして、良品サンプルの場合及び
不良品サンプルの場合におけるはんだボールバンプ20
の引張り破壊強度とバンプ破断面の状態のデータを蓄積
して、はんだボールバンプ20の接合特性の良否を判定
する基準を設定することが可能になる。従って、はんだ
ボールバンプ20の接合特性の良否が不明なサンプルを
対象にする場合、はんだボールバンプ20をハサミ状の
物理測定プローブ31を用いて破断する引張り破壊検査
を行って、はんだボールバンプ20の引張り破壊強度を
測定すると共に半導体基板11側のバンプ破断面を観察
し、その結果を設定した基準と照らし合わせることによ
り、従来の電気特性検査によっては検出することができ
ないような異常、例えばはんだボールバンプ20とその
下地のBLM膜16との界面における有機物残渣による
接合強度不良がはんだボールバンプ形成工程において突
発的に発生した場合であっても、はんだボールバンプ2
0の接合特性の良否を簡便かつ高感度に判定することが
可能になる。
In this manner, the solder ball bumps 20 for the non-defective sample and the defective sample are obtained.
By accumulating data on the tensile fracture strength of the solder ball bumps 20 and the state of the bump fracture surface, it is possible to set a criterion for judging the bonding characteristics of the solder ball bumps 20. Therefore, when a sample whose solder ball bump 20 has uncertainty in bonding characteristics is unknown, the solder ball bump 20 is subjected to a tensile fracture test in which the solder ball bump 20 is broken using a scissor-like physical measurement probe 31. By measuring the tensile breaking strength and observing the fracture surface of the bump on the semiconductor substrate 11 side, and comparing the result with a set reference, an abnormality that cannot be detected by the conventional electrical property inspection, for example, a solder ball Even if the bonding strength defect due to the organic residue at the interface between the bump 20 and the underlying BLM film 16 suddenly occurs in the solder ball bump forming step, the solder ball bump 2
It is possible to determine the quality of the bonding property of 0 simply and with high sensitivity.

【0045】そして、このようなはんだボールバンプ2
0の接合特性の良否を判定する引張り破壊検査工程を半
導体装置の製造ラインに組み込み、デバイス・チップ2
1のプリント配線基板へのフリップチップ実装工程に先
立って行うことにより、厳しく接合特性を良品選別され
たはんだボールバンプ20が形成されたデバイス・チッ
プ21のみがフリップチップ実装され、製品デバイスと
して組み立てられることになるため、この最終的な製品
デバイスの信頼性及び耐久性を従来の製造工程によるも
のと比較して大幅に向上させることができる。また、は
んだボールバンプ20の接合不良が検出された場合にお
いても、その情報がはんだボールバンプ20の形成プロ
セスにフィードバックされるまでの時間が従来よりも短
縮されるため、その間における大量の不良製品の発生を
抑制することができる。
Then, such a solder ball bump 2
The semiconductor chip manufacturing line incorporates a tensile fracture inspection process for determining the quality of the bonding
By performing the flip-chip mounting process on the first printed circuit board, only the device chip 21 on which the solder ball bumps 20 strictly selected for good bonding characteristics are formed is flip-chip mounted and assembled as a product device. Therefore, the reliability and durability of the final product device can be greatly improved as compared with those obtained by the conventional manufacturing process. Further, even when a bonding defect of the solder ball bump 20 is detected, the time required for the information to be fed back to the process of forming the solder ball bump 20 is shortened as compared with the conventional case. Generation can be suppressed.

【0046】なお、本実施形態におけるはんだボールバ
ンプ20の接合特性の良否を判定する引張り破壊検査方
法は、文字通り破壊的手法であるため、製造ロットごと
に所定数をサンプリングしたデバイス・チップ21を対
象として行うものとする。
Note that the tensile breaking inspection method for judging the bonding characteristics of the solder ball bumps 20 according to the present embodiment is literally a destructive method. Shall be performed as

【0047】(第2の実施形態)本発明の第2の実施形
態は、デバイス・チップの電極パッド部にはんだボール
バンプを形成するはんだボールバンプ形成工程に続い
て、このデバイス・チップに所定の熱処理を加えてはん
だボールバンプの接合特性を加速的に劣化させる特性劣
化加速工程を経た後、このはんだボールバンプを介して
デバイス・チップをプリント配線基板に実装する実装工
程の前に、はんだボールバンプに固着させたハサミ状の
物理検査プローブをデバイス・チップの主面に略垂直な
方向に上昇させて、はんだボールバンプを破断させると
共に、その際のはんだボールバンプの引張り破壊強度及
びバンプ破断面の状態に基づいてはんだボールバンプの
接合特性の良否を判定する引張り破壊検査工程を設けた
ものである。即ち、上記第1の実施形態における引張り
破壊検査工程の前に、特性劣化加速工程を設けたもので
ある。
(Second Embodiment) In a second embodiment of the present invention, after a solder ball bump forming step of forming a solder ball bump on an electrode pad portion of a device chip, a predetermined shape is formed on the device chip. After undergoing a heat treatment to accelerate the deterioration of the bonding characteristics of the solder ball bumps, the solder ball bumps are mounted before the mounting process of mounting the device chip on the printed wiring board through the solder ball bumps. The scissor-like physical inspection probe fixed to the device chip is lifted in a direction substantially perpendicular to the main surface of the device chip to break the solder ball bumps and to determine the tensile breaking strength of the solder ball bumps and the fracture surface of the bumps. The method is provided with a tensile destruction inspection step for judging the quality of the bonding property of the solder ball bump based on the state. That is, a characteristic deterioration acceleration step is provided before the tensile fracture inspection step in the first embodiment.

【0048】このような本実施形態に係る半導体装置の
製造方法を、図1〜図6を用いて詳細に説明する。ここ
で、図6は特性劣化加速工程による良品/不良品はんだ
ボールバンプの引張り破壊強度とバンプ破断面の異常発
生率の変化を示すグラフである。なお、図1〜図5は上
記第1の実施形態の場合と同様であるため、本実施形態
においてそのまま流用する。
The method of manufacturing the semiconductor device according to the present embodiment will be described in detail with reference to FIGS. Here, FIG. 6 is a graph showing changes in the tensile breaking strength of non-defective / defective solder ball bumps and the rate of occurrence of abnormalities in the fracture surface of the bumps in the characteristic deterioration accelerating step. Since FIGS. 1 to 5 are the same as those in the first embodiment, they are used as they are in the present embodiment.

【0049】先ず、図1に示されるようなはんだボール
バンプ17が形成されているデバイス・チップ21を作
製する。但し、このはんだボールバンプ17の形成工程
は上記図15〜図19に示す従来の場合と同様であるた
め、その説明は省略する。次いで、このデバイス・チッ
プ21に形成されているはんだボールバンプ20に対す
る引張り破壊検査を行う前に、高温長時間の熱処理を加
える。例えば加熱オーブン内の大気雰囲気中にデバイス
・チップ21をセットして、設定温度150℃において
220時間だけ放置する。
First, a device chip 21 on which the solder ball bumps 17 as shown in FIG. 1 are formed is manufactured. However, the steps of forming the solder ball bumps 17 are the same as those in the conventional case shown in FIGS. Next, before performing a tensile breakdown test on the solder ball bumps 20 formed on the device chip 21, a heat treatment at a high temperature and a long time is applied. For example, the device chip 21 is set in an air atmosphere in a heating oven and left at a set temperature of 150 ° C. for 220 hours.

【0050】ところで、デバイス・チップ21に対して
は、はんだボールバンプ20が完成されるまでのはんだ
膜の成膜工程やウェットバック工程において所定の熱履
歴が既に加えられている。このため、Cr膜/Cu膜/
Au膜の3層構造をなすBLM膜16の最上層のAu膜
とその下の層である厚いCu膜の一部にははんだ膜の成
分元素であるPbやSnが拡散して合金層が形成されて
おり、Cu膜の下層側と、最下層のCr膜は未反応状態
で残っている。この金属拡散や合金化反応の進行具合
は、不純物のわずかな混入や温度変化によっても容易に
変動してしまう。つまり、はんだボールバンプ接合部
は、各々の成分元素が微妙なバランスを保って存在する
極めて複雑な多元素系となっている。従って、このよう
なはんだボールバンプ20が形成されているデバイス・
チップに対して引張り破壊検査を行う前に高温長時間の
熱処理を加えることは、BLM膜16やはんだボールバ
ンプ20の構成原子の熱拡散を敢えて過剰に進行させる
ことになり、信頼性寿命を予測評価するためのはんだボ
ールバンプの接合特性を加速的に劣化させる特性劣化加
速試験の意味合いをもつ。このときの高温長時間の熱処
理は、当然、はんだ膜の成膜工程やウェットバック工程
において加えられる熱履歴よりも総熱エネルギー量の大
きいものでなければならない。
Incidentally, a predetermined heat history is already applied to the device chip 21 in the solder film forming process and the wet back process until the solder ball bump 20 is completed. Therefore, the Cr film / Cu film /
An alloy layer is formed by diffusing Pb and Sn, which are constituent elements of the solder film, in part of the uppermost Au film of the BLM film 16 having a three-layer structure of the Au film and a part of the thick Cu film below the Au film. Thus, the lower layer side of the Cu film and the lowermost Cr film remain unreacted. The progress of the metal diffusion and alloying reaction easily fluctuates even by a small amount of impurities or a change in temperature. That is, the solder ball bump joint is an extremely complex multi-element system in which each component element exists with a delicate balance. Therefore, the device on which such solder ball bumps 20 are formed,
Applying a heat treatment at a high temperature for a long time before performing the tensile fracture test on the chip will cause the thermal diffusion of the constituent atoms of the BLM film 16 and the solder ball bumps 20 to excessively proceed, and predict the reliability life. This has the meaning of a characteristic deterioration accelerated test for acceleratingly deteriorating the bonding characteristics of solder ball bumps for evaluation. At this time, the heat treatment for a long time at a high temperature must have a larger total heat energy than the heat history applied in the solder film forming step and the wet back step.

【0051】次いで、このような特性劣化加速試験とし
て、温度150℃、220時間の高温長時間の熱処理を
加えたデバイス・チップ21のはんだボールバンプ20
に対して、引張り破壊検査を行う。即ち、図1に示され
るように、デバイス・チップ21を引張り試験機にセッ
トして、ハサミ状の物理測定プローブ31とデバイス・
チップ21のはんだボールバンプ20との位置合わせを
行った後、このハサミ状の物理測定プローブ31を図中
の矢印で示す方向に下降させる。
Next, as such a characteristic deterioration acceleration test, the solder ball bumps 20 of the device chip 21 subjected to a high-temperature and long-time heat treatment at a temperature of 150 ° C. for 220 hours are performed.
For a tensile fracture test. That is, as shown in FIG. 1, the device chip 21 is set on a tensile tester, and a scissor-shaped physical measurement probe 31 and a device
After the alignment with the solder ball bumps 20 of the chip 21, the scissors-shaped physical measurement probe 31 is lowered in the direction indicated by the arrow in the figure.

【0052】続いて、図2に示されるように、物理測定
プローブ31のハサミ状の治具を用いてはんだボールバ
ンプ20を挟持し、はんだボールバンプ20にハサミ状
の物理測定プローブ31を固着させた後、図3に示され
るように、このハサミ状の物理測定プローブ31を図中
の矢印で示す方向に上昇させる。このとき、ハサミ状の
物理測定プローブ31には、はんだボールバンプ20が
破断するまで荷重を加えていく。また、このハサミ状の
物理測定プローブ31の引き上げ速度と引き上げ距離
は、それぞれ上記第1の実施形態の場合と同様とする。
Subsequently, as shown in FIG. 2, the solder ball bump 20 is sandwiched by using a scissor-like jig of the physical measurement probe 31, and the scissor-like physical measurement probe 31 is fixed to the solder ball bump 20. After that, as shown in FIG. 3, the scissors-shaped physical measurement probe 31 is raised in the direction indicated by the arrow in the figure. At this time, a load is applied to the scissors-shaped physical measurement probe 31 until the solder ball bump 20 breaks. The lifting speed and the lifting distance of the scissors-shaped physical measurement probe 31 are the same as those in the first embodiment.

【0053】この結果、はんだボールバンプ20は上方
に引っ張られ、遂には下地のBLM膜16近傍から破断
される。このとき、はんだボールバンプ20が破断に至
るまでの間に物理測定プローブ31に加えた荷重、即ち
はんだボールバンプ20の引張り破壊強度を試験機に備
え付けのロードセルによって検出し、そのピーク値及び
バンプ破断面の状態に基づいて、はんだボールバンプ2
0の接合特性の良否を判定する。
As a result, the solder ball bump 20 is pulled upward, and is finally broken from the vicinity of the underlying BLM film 16. At this time, the load applied to the physical measurement probe 31 until the solder ball bump 20 breaks, that is, the tensile breaking strength of the solder ball bump 20 is detected by a load cell provided in the tester, and its peak value and bump breakage are detected. Based on the state of the cross section, the solder ball bump 2
The quality of the bonding property of 0 is determined.

【0054】ここで、本発明者が行った引張り破壊検査
の評価結果の一例として、はんだボールバンプ20の接
合特性が良好な場合のバンプ破断面の状態とはんだボー
ルバンプ20の接合特性が良好でない場合のバンプ破断
面の状態とをそれぞれ図4及び図5に比較して示す。
Here, as an example of the evaluation results of the tensile fracture test performed by the present inventors, the state of the bump fracture surface when the bonding characteristics of the solder ball bump 20 are good and the bonding characteristics of the solder ball bump 20 are not good. The state of the fracture surface of the bump in the case is shown in comparison with FIGS. 4 and 5, respectively.

【0055】デバイス・チップ21のはんだボールバン
プ20の品質が良好で、またBLM膜16との合金化反
応も十分に進行して優れた下地密着性が達成されている
良品サンプルの場合には、引張り破壊検査の前に温度1
50℃、220時間の高温長時間の熱処理を加えても、
図4に示されるように、半導体基板11側のバンプ破断
面には、延性破断されたはんだボールバンプ20の一部
であるはんだ残膜20aが下地のBLM膜16表面の全
体を覆うように残存した状態となっていた。また、この
ときのはんだボールバンプ20の引張り破壊強度は、6
2〜63gfと、引張り破壊検査の前に高温長時間の熱
処理を加えない場合と殆ど変化がなかった。
In the case of a non-defective sample in which the quality of the solder ball bumps 20 of the device chip 21 is good and the alloying reaction with the BLM film 16 has sufficiently proceeded to achieve excellent base adhesion, Temperature 1 before tensile fracture test
Even if a high temperature and long time heat treatment of 50 ° C and 220 hours are added,
As shown in FIG. 4, a solder residual film 20 a, which is a part of the solder ball bump 20 that has been ductilely broken, remains on the bump fracture surface on the semiconductor substrate 11 side so as to cover the entire surface of the underlying BLM film 16. It was in a state where it was done. At this time, the tensile breaking strength of the solder ball bump 20 is 6
2 to 63 gf, which was almost the same as the case where the heat treatment for a long time at a high temperature was not applied before the tensile fracture test.

【0056】これに対して、デバイス・チップ21のは
んだボールバンプ20の品質が不良で、BLM膜16と
の下地密着性が不足している不良品サンプルの場合に
は、引張り破壊検査の前に温度150℃、220時間の
高温長時間の熱処理を加えると、図5に示されるよう
に、半導体基板11側のバンプ破断面には、脆性破断さ
れたはんだボールバンプ20の一部であるはんだ残膜が
殆ど残存せず、僅かに残存するはんだ残膜20bが下地
のBLM膜16表面の一部を覆って、茶褐色に変色した
BLM膜16表面の大部分が露出した状態となってい
た。また、このときのはんだボールバンプ20の破断限
界の引張り破壊強度は、43gfと、同じ不良品サンプ
ルであっても、引張り破壊検査の前に高温長時間の熱処
理を加えない場合と比べると12gf程度更に低下して
いた。
On the other hand, in the case of a defective sample in which the quality of the solder ball bumps 20 of the device chip 21 is poor and the adhesion of the underlayer to the BLM film 16 is insufficient, before the tensile breakdown test, When a heat treatment at a temperature of 150 ° C. for 220 hours is applied for a long time at a high temperature, as shown in FIG. The film hardly remained, and the slightly remaining solder residual film 20b covered a part of the surface of the underlying BLM film 16, so that most of the surface of the BLM film 16 that turned brownish was exposed. The tensile breaking strength at the breaking limit of the solder ball bump 20 at this time is 43 gf, which is about 12 gf even when the same defective sample is not subjected to a high-temperature and long-time heat treatment before the tensile breaking test. It was even lower.

【0057】次に、引張り破壊検査前の高温長時間の熱
処理における温度を150℃に維持したまま、放置時間
を50〜260時間の範囲において変化させた場合のは
んだボールバンプ20の引張り破壊強度及びバンプ破断
面の異常発生率を測定した。なおここで、バンプ破断面
の異常発生率とは、デバイス・チップ1個当たりのはん
だボールバンプ20の測定数25個のうち、図5に示さ
れるように、半導体基板11側のバンプ破断面に、脆性
破断されたはんだボールバンプ20の一部であるはんだ
残膜が全く残存しないか、僅かしか残存せず、茶褐色に
変色したBLM膜16表面の大部分が露出した状態とな
っているはんだボールバンプ20の数の割合である。
Next, the tensile breaking strength and the tensile strength of the solder ball bump 20 when the standing time was changed in the range of 50 to 260 hours while maintaining the temperature in the heat treatment for a long time at a high temperature before the tensile breaking test was maintained at 150 ° C. The abnormal occurrence rate of the fracture surface of the bump was measured. Here, the abnormality occurrence rate of the bump fracture surface refers to the bump fracture surface on the semiconductor substrate 11 side among the 25 measured solder ball bumps 20 per device chip, as shown in FIG. A solder ball in which a solder residual film which is a part of the brittle-ruptured solder ball bump 20 does not remain at all or only slightly remains, and most of the surface of the BLM film 16 discolored to brown is exposed. This is a ratio of the number of bumps 20.

【0058】この測定の結果を、図6のグラフに示す。
このグラフの横軸はデバイス・チップ21を温度150
℃に放置した時間[時間]を示し、縦軸は白抜きのプロ
ット(□−□、△−△、○−○)に対応するはんだボー
ルバンプ20の引張り破壊強度[gf]、及び黒塗りの
プロット(■−■、●−●)に対応するバンプ破断面の
異常発生率[%]をそれぞれ示す。また、四角プロット
(□−□、■−■)及び三角プロット(△−△)はそれ
ぞれ良品はんだボールバンプの場合を表し、丸プロット
(○−○、●−●)は不良品はんだボールバンプの場合
を表す。
The results of this measurement are shown in the graph of FIG.
The horizontal axis of this graph indicates that the device chip 21 has a temperature of 150.
The vertical axis indicates the time [hours] of standing at 0 ° C., and the vertical axis indicates the tensile breaking strength [gf] of the solder ball bump 20 corresponding to the white plot (□-□, Δ- △, ○-○), The abnormal occurrence rate [%] of the bump fracture surface corresponding to the plot (■-■, ●-●) is shown. The square plots (□-□, ■-■) and the triangle plots (△-を) represent the case of good solder ball bumps respectively, and the circle plots (○-○, ●-●) represent the case of defective solder ball bumps. Represents the case.

【0059】良品はんだボールバンプの場合の引張り破
壊強度は、高温長時間の熱処理を加えない場合、上記第
1の実施形態において述べたように61〜62gfであ
ったが、温度150℃の熱処理を加えた場合には、引張
り破壊強度の値に多少の変動は生じるものの50〜26
0時間の範囲において殆ど変わらなかった。また、良品
はんだボールバンプの場合のバンプ破断面の異常発生率
も、220時間くらいまでは殆ど増加せず、220時間
を越えると僅かに増加し始め、更に240時間を越える
と急激に増大していった。
The tensile breaking strength in the case of a good solder ball bump was 61 to 62 gf as described in the first embodiment when heat treatment for a long time at high temperature was not applied. When added, the value of the tensile breaking strength is slightly changed, but 50-26.
There was almost no change in the 0 hour range. Further, the abnormal occurrence rate of the fracture surface of the bump in the case of a good solder ball bump hardly increases until about 220 hours, slightly increases after 220 hours, and sharply increases after 240 hours. Was.

【0060】これに対して、不良品はんだボールバンプ
の場合の引張り破壊強度は、高温長時間の熱処理を加え
ない場合、上記第1の実施形態において述べたように5
5gfであったが、温度150℃の熱処理を加えた場合
には、この引張り破壊強度の値は、220時間を越える
と急速に低下し始め、240時間経過後においては43
gfまで低下した。また、不良品はんだボールバンプの
場合のバンプ破断面の異常発生率は、130時間を越え
るあたりから急激に上昇し始め、240時間経過後にお
いてはバンプ破断面の異常発生率が100%となり、全
数に異常が発生した。
On the other hand, in the case of defective solder ball bumps, when the heat treatment for a long time at high temperature is not applied, the tensile breaking strength is 5 as described in the first embodiment.
However, when a heat treatment at a temperature of 150 ° C. was applied, the value of the tensile breaking strength began to decrease rapidly after 220 hours, and after a lapse of 240 hours, the value of the tensile fracture strength became 43 gf.
gf. Further, the abnormal occurrence rate of the bump fracture surface in the case of defective solder ball bumps starts to increase rapidly after about 130 hours, and after 240 hours, the abnormality occurrence rate of the bump fracture area becomes 100%. An error occurred.

【0061】また、不良品はんだボールバンプの場合、
良品はんだボールバンプの場合に比べてバンプ破断面に
異常が発生するまでの高温熱処理時間、即ち寿命が著し
く短縮しており、この寿命は引張り破壊強度が低下し始
める高温熱処理時間とおおよそ一致していた。即ち、は
んだボールバンプ20の引張り破壊強度とバンプ破断面
の性状変化との間には強い相関があり、引張り試験機に
よる引張り破壊強度の測定とバンプ破断面の観察とが互
いに補完・補強的な検査手法となり得ることが裏付けら
れた。
In the case of a defective solder ball bump,
Compared to good solder ball bumps, the high-temperature heat treatment time until the bump fracture surface becomes abnormal, that is, the life is significantly shortened, and this life is approximately the same as the high-temperature heat treatment time at which the tensile strength starts to decrease. Was. That is, there is a strong correlation between the tensile fracture strength of the solder ball bump 20 and the change in the properties of the bump fracture surface, and the measurement of the tensile fracture strength by the tensile tester and the observation of the bump fracture surface complement and reinforce each other. It was supported that it could be an inspection method.

【0062】このようにして、良品サンプルの場合及び
不良品サンプルの場合におけるはんだボールバンプ20
の引張り破壊強度及びバンプ破断面の異常発生率のデー
タを蓄積して、はんだボールバンプ20の接合特性の良
否を判定する基準を設定することが可能になる。
In this way, the solder ball bumps 20 for the non-defective sample and the defective sample are obtained.
By accumulating data on the tensile breaking strength and the abnormal occurrence rate of the bump fracture surface, it is possible to set a criterion for judging the bonding characteristics of the solder ball bumps 20.

【0063】従って、はんだボールバンプ20の接合特
性の良否が不明なサンプルを対象にする場合、例えば温
度150℃、220〜240時間の高温長時間の熱処理
を加えた後に引張り破壊検査を行って、はんだボールバ
ンプ20が物理測定プローブ31を用いて破断された際
のはんだボールバンプ20の引張り破壊強度と半導体基
板11側のバンプ破断面の異常発生率を測定し、その結
果を設定した基準と照らし合わせることにより、従来の
電気特性検査によっても、上記第1の実施形態の引張り
破壊検査によっても検出することができないような微妙
な異常がはんだボールバンプ形成工程において突発的に
発生した場合であっても、はんだボールバンプ20の接
合特性の良否を簡便かつ高感度に判定することが可能に
なる。
Therefore, when a sample whose bonding characteristics of the solder ball bumps 20 are unclear is not known, for example, a high-temperature and long-time heat treatment at a temperature of 150.degree. The tensile breaking strength of the solder ball bump 20 when the solder ball bump 20 was broken using the physical measurement probe 31 and the abnormal occurrence rate of the bump fracture surface on the semiconductor substrate 11 side were measured, and the result was compared with a set reference. By matching, a subtle abnormality that cannot be detected by the conventional electrical characteristic inspection nor the tensile breakdown inspection of the first embodiment suddenly occurs in the solder ball bump forming step. In addition, the quality of the bonding characteristics of the solder ball bumps 20 can be determined easily and with high sensitivity.

【0064】そして、このようなはんだボールバンプ接
合部の劣化を意図的に促進させる特性劣化加速工程を経
たはんだボールバンプ20の接合特性の良否を判定する
引張り破壊検査工程を半導体装置の製造ラインに組み込
み、デバイス・チップ21のプリント配線基板へのフリ
ップチップ実装工程に先立って行うことにより、上記第
1の実施形態の場合よりも更に厳しく接合特性を良品選
別されたはんだボールバンプ20が形成されたデバイス
・チップ21のみがフリップチップ実装され、製品デバ
イスとして組み立てられることになるため、この最終的
な製品デバイスの信頼性及び耐久性を上記第1の実施形
態の場合と比較して更に向上させることができる。
A tensile destruction inspection step for judging the bonding characteristics of the solder ball bumps 20 after the characteristic deterioration accelerating step for intentionally accelerating the deterioration of the solder ball bump joints is performed on a semiconductor device manufacturing line. By incorporating and performing prior to the step of flip-chip mounting the device chip 21 on the printed wiring board, the solder ball bumps 20 whose joining characteristics were more strictly selected than those of the first embodiment were formed. Since only the device chip 21 is flip-chip mounted and assembled as a product device, the reliability and durability of the final product device are further improved as compared with the case of the first embodiment. Can be.

【0065】なお、本実施形態におけるはんだボールバ
ンプ20の接合特性の良否を判定する引張り破壊検査方
法は、文字通り破壊的手法であるため、製造ロットごと
に所定数をサンプリングしたデバイス・チップ21を対
象として行うものとする。
Since the tensile breaking inspection method for judging the quality of the bonding characteristics of the solder ball bumps 20 according to the present embodiment is a literally destructive method, a target number of the device chips 21 sampled for each manufacturing lot is targeted. Shall be performed as

【0066】(第3の実施形態)本発明の第3の実施形
態は、デバイス・チップの電極パッド部にはんだボール
バンプを形成するはんだボールバンプ形成工程の後、こ
のはんだボールバンプを介してデバイス・チップをプリ
ント配線基板に実装する実装工程の前に、はんだボール
バンプに固着させた加熱可能な棒状の物理検査プローブ
をデバイス・チップの主面に略垂直な方向に上昇させ
て、はんだボールバンプを破断させると共に、その際の
はんだボールバンプの引張り破壊強度及びバンプ破断面
の状態に基づいてはんだボールバンプの接合特性の良否
を判定する引張り破壊検査工程を設けたものである。即
ち、はんだボールバンプの引張り破壊検査工程におい
て、上記第1の実施形態におけるハサミ状の物理検査プ
ローブの代わりに、加熱可能な棒状の物理検査プローブ
を用いたものである。
(Third Embodiment) In a third embodiment of the present invention, after a solder ball bump forming step for forming a solder ball bump on an electrode pad portion of a device chip, a device is formed via the solder ball bump. -Before the mounting process of mounting the chip on the printed wiring board, the heatable rod-shaped physical inspection probe fixed to the solder ball bump is raised in a direction substantially perpendicular to the main surface of the device chip, and the solder ball bump is lifted. And a tensile fracture inspection step of judging the bonding characteristics of the solder ball bump based on the tensile fracture strength of the solder ball bump and the state of the fracture surface of the bump at that time. That is, in the tensile destruction inspection process of the solder ball bump, a heatable rod-shaped physical inspection probe is used instead of the scissor-shaped physical inspection probe in the first embodiment.

【0067】このような本実施形態に係る半導体装置の
製造方法を、図7〜図9を用いて詳細に説明する。ここ
で、図7〜図9はそれぞれ引張り破壊検査工程において
加熱可能な棒状の物理検査プローブを用いてデバイス・
チップのはんだボールバンプを破断する様子を示す概略
断面図である。なお、上記図1〜図3の構成要素と同一
の要素には同一の符号を付して説明を省略する。
The method of manufacturing the semiconductor device according to the present embodiment will be described in detail with reference to FIGS. Here, FIG. 7 to FIG. 9 each show a device / device using a rod-shaped physical inspection probe that can be heated in the tensile fracture inspection process.
FIG. 4 is a schematic cross-sectional view showing a state in which a solder ball bump of a chip is broken. The same components as those in FIGS. 1 to 3 are denoted by the same reference numerals, and description thereof is omitted.

【0068】先ず、図7に示されるようなはんだボール
バンプ17が形成されているデバイス・チップ21を作
製する。但し、このはんだボールバンプ17の形成工程
は上記図15〜図19に示す従来の場合と同様であるた
め、その説明は省略する。
First, the device chip 21 on which the solder ball bumps 17 are formed as shown in FIG. 7 is manufactured. However, the steps of forming the solder ball bumps 17 are the same as those in the conventional case shown in FIGS.

【0069】なお、このようにして作製したデバイス・
チップ21は、図7に示されるように、半導体基板11
表面に形成されたLSIの外部接続端子としてのAl電
極パッド12上に、基体全面に純に積層されたシリコン
窒化膜及びポリイミド膜からなるパッシベーション膜1
5に開口された接続孔を介して、厚さ約0.1μmのC
r膜、厚さ約1.0μmのCu膜、及び厚さ約0.1μ
mのAu膜がこの順に積層された3層構造のBLM膜1
6が形成されており、更にこのBLM膜16上には、9
7%Pb−3%Sn合金を構成材料とするはんだボール
バンプ20が形成されている。ここで、BLM膜16と
はんだボールバンプ20との接触面積は、6.4×10
3 〜2.8×10 4μm2 とする。
The device manufactured as described above
The chip 21 is, as shown in FIG.
A passivation film 1 composed of a silicon nitride film and a polyimide film purely laminated on the entire surface of a substrate on an Al electrode pad 12 as an external connection terminal of an LSI formed on the surface.
5 through a connection hole opened at 5.
r film, a Cu film having a thickness of about 1.0 μm, and a thickness of about 0.1 μm
B film 1 having a three-layer structure in which m Au films are stacked in this order.
6 are formed on the BLM film 16, and 9
A solder ball bump 20 made of a 7% Pb-3% Sn alloy is formed. Here, the contact area between the BLM film 16 and the solder ball bump 20 is 6.4 × 10
3 to 2.8 × 10 4 μm 2 .

【0070】次いで、このデバイス・チップ21に形成
されているはんだボールバンプ20に対して、引張り破
壊検査を行う。即ち、図7に示されるように、デバイス
・チップ21を引張り試験機にセットして、このデバイ
ス・チップ21の上方に、加熱可能な棒状の物理測定プ
ローブ32を配置する。ここで、加熱可能な棒状の物理
測定プローブ32とは、デバイス・チップ21のはんだ
ボールバンプ20に突き刺すための加熱可能な棒状の治
具をもち、上下方向に移動可能な物理検査プローブをい
う。そして、デバイス・チップ21のはんだボールバン
プ20との位置合わせを行った後、棒状の治具を加熱し
た状態で物理測定プローブ32の図中の矢印で示す方向
に下降させる。
Next, a tensile breakdown test is performed on the solder ball bumps 20 formed on the device chip 21. That is, as shown in FIG. 7, the device chip 21 is set on a tensile tester, and a heatable rod-shaped physical measurement probe 32 is arranged above the device chip 21. Here, the heatable rod-shaped physical measurement probe 32 is a physical inspection probe which has a heatable rod-shaped jig for piercing the solder ball bump 20 of the device chip 21 and is movable in the vertical direction. Then, after the alignment with the solder ball bumps 20 of the device chip 21 is performed, the physical measurement probe 32 is lowered in the direction indicated by the arrow in the drawing while the rod-shaped jig is being heated.

【0071】続いて、図8に示されるように、物理測定
プローブ32の加熱した状態の棒状の治具をはんだボー
ルバンプ20に突き刺す。このとき、物理測定プローブ
32の棒状の治具は加熱されており、その先端部が接触
するはんだボールバンプ20は部分的に溶融するため、
容易に突き刺さる。その後、物理測定プローブ32の棒
状の治具を冷却させることにより、この物理測定プロー
ブ32の棒状の治具とはんだボールバンプ20とを固着
させる。
Subsequently, as shown in FIG. 8, a heated rod-shaped jig of the physical measurement probe 32 is pierced into the solder ball bump 20. At this time, the rod-shaped jig of the physical measurement probe 32 is heated, and the solder ball bumps 20 with which the tips contact are partially melted.
Easy to pierce. Thereafter, the rod-shaped jig of the physical measurement probe 32 is cooled, thereby fixing the rod-shaped jig of the physical measurement probe 32 and the solder ball bump 20.

【0072】続いて、図9に示されるように、はんだボ
ールバンプ20に固着させた棒状の物理測定プローブ3
2を図中の矢印で示す方向に上昇させる。このとき、棒
状の物理測定プローブ32には、はんだボールバンプ2
0が破断するまで荷重を加えていく。また、この棒状の
物理測定プローブ32の引き上げ速度と引き上げ距離
は、それぞれ、 引き上げ速度:0.1mm/秒 引き上げ距離:0.5mm とする。
Subsequently, as shown in FIG. 9, a rod-shaped physical measurement probe 3 fixed to the solder ball bump 20 is formed.
2 is raised in the direction indicated by the arrow in the figure. At this time, the rod-shaped physical measurement probe 32 is
Apply load until 0 breaks. The pulling speed and the pulling distance of the rod-shaped physical measurement probe 32 are respectively set to a pulling speed: 0.1 mm / sec and a pulling distance: 0.5 mm.

【0073】この結果、はんだボールバンプ20は上方
に引っ張られ、遂には下地のBLM膜16近傍から破断
される。このとき、はんだボールバンプ20が破断に至
るまでの間に物理測定プローブ32に加えた荷重、即ち
はんだボールバンプ20の引張り破壊強度を試験機に備
え付けのロードセル(図示せず)によって検出し、その
ピーク値及びバンプ破断面の状態に基づいて、はんだボ
ールバンプ20の接合特性の良否を判定する。
As a result, the solder ball bump 20 is pulled upward, and is finally broken from the vicinity of the underlying BLM film 16. At this time, the load applied to the physical measurement probe 32 until the solder ball bump 20 breaks, that is, the tensile breaking strength of the solder ball bump 20 is detected by a load cell (not shown) provided in the testing machine. Based on the peak value and the state of the fracture surface of the bump, the quality of the bonding property of the solder ball bump 20 is determined.

【0074】即ち、上記第1の実施形態の場合と同様
に、はんだボールバンプ20の品質が良好で、またBL
M膜16との合金化反応も十分に進行して優れた下地密
着性が達成されている良品サンプルの場合と、はんだボ
ールバンプ20の品質が不良で、BLM膜16との下地
密着性が不足している不良品サンプルの場合におけるは
んだボールバンプ20の引張り破壊強度とバンプ破断面
の状態のデータを蓄積して、はんだボールバンプ20の
接合特性の良否を判定する基準を設定する。
That is, as in the case of the first embodiment, the quality of the solder ball bump 20 is good and the BL
A non-defective sample in which the alloying reaction with the M film 16 has sufficiently proceeded to achieve excellent base adhesion, and the quality of the solder ball bump 20 is poor, and the base adhesion with the BLM film 16 is insufficient. Data on the tensile breaking strength of the solder ball bumps 20 and the state of the fracture surface of the bumps in the case of the defective product sample is accumulated, and a reference for determining the quality of the bonding characteristics of the solder ball bumps 20 is set.

【0075】その後、はんだボールバンプ20の接合特
性の良否が不明なサンプルを対象にして、はんだボール
バンプ20を物理測定プローブ32を用いて破断する引
張り破壊検査を行い、はんだボールバンプ20の引張り
破壊強度の測定とバンプ破断面の観察の結果を設定した
基準と照らし合わせることにより、従来の電気特性検査
によっては検出することができないような異常がはんだ
ボールバンプ形成工程において突発的に発生した場合で
あっても、はんだボールバンプ20の接合特性の良否を
簡便かつ高感度に判定することが可能になる。
Thereafter, a tensile failure test for breaking the solder ball bump 20 using the physical measurement probe 32 is performed on a sample whose bonding characteristics of the solder ball bump 20 are unknown, and the tensile fracture of the solder ball bump 20 is performed. By comparing the result of the strength measurement and the observation of the fracture surface of the bump with the set reference, when an abnormality that cannot be detected by the conventional electrical characteristic inspection suddenly occurs in the solder ball bump formation process Even if there is, it is possible to determine the quality of the bonding characteristics of the solder ball bumps 20 easily and with high sensitivity.

【0076】そして、このようなはんだボールバンプ2
0の接合特性の良否を判定する引張り破壊検査工程を半
導体装置の製造ラインに組み込み、デバイス・チップ2
1のプリント配線基板へのフリップチップ実装工程に先
立って行うことにより、上記第1の実施形態の場合と同
様に、最終的な製品デバイスの信頼性及び耐久性を従来
の製造工程によるものと比較して大幅に向上させること
ができる。また、はんだボールバンプ20の接合不良に
ついての情報がはんだボールバンプ20の形成プロセス
にフィードバックされるまでの時間も従来より短縮され
るため、その間における大量の不良製品の発生を抑制す
ることができる。
Then, such a solder ball bump 2
The semiconductor chip manufacturing line incorporates a tensile fracture inspection process for determining the quality of the bonding
As described in the first embodiment, the reliability and durability of the final product device can be compared with those obtained by the conventional manufacturing process by performing the process prior to the flip-chip mounting process on the first printed wiring board. Can be greatly improved. In addition, since the time until the information on the bonding failure of the solder ball bumps 20 is fed back to the process of forming the solder ball bumps 20 is also shorter than before, it is possible to suppress the occurrence of a large number of defective products during that time.

【0077】なお、本実施形態におけるはんだボールバ
ンプ20の接合特性の良否を判定する引張り破壊検査方
法は、文字通り破壊的手法であるため、製造ロットごと
に所定数をサンプリングしたデバイス・チップ21を対
象として行うものとする。
The tensile breaking inspection method for judging the bonding characteristics of the solder ball bumps 20 according to the present embodiment is a literally destructive method. Shall be performed as

【0078】(第4の実施形態)本発明の第4の実施形
態は、デバイス・チップの電極パッド部にはんだボール
バンプを形成するはんだボールバンプ形成工程に続い
て、このデバイス・チップに所定の熱処理を加えてはん
だボールバンプの接合特性を加速的に劣化させる特性劣
化加速工程を経た後、このはんだボールバンプを介して
デバイス・チップをプリント配線基板に実装する実装工
程の前に、はんだボールバンプに固着させた加熱可能な
棒状の物理検査プローブをデバイス・チップの主面に略
垂直な方向に上昇させて、はんだボールバンプを破断さ
せると共に、その際のはんだボールバンプの引張り破壊
強度及びバンプ破断面の状態に基づいてはんだボールバ
ンプの接合特性の良否を判定する引張り破壊検査工程を
設けたものである。即ち、上記第3の実施形態における
引張り破壊検査工程の前に、上記第2の実施形態の場合
と同様の特性劣化加速工程を設けたものである。
(Fourth Embodiment) In a fourth embodiment of the present invention, following a solder ball bump forming step of forming a solder ball bump on an electrode pad portion of a device chip, a predetermined number of solder ball bumps are formed on the device chip. After undergoing a heat treatment to accelerate the deterioration of the bonding characteristics of the solder ball bumps, the solder ball bumps are mounted before the mounting process of mounting the device chip on the printed wiring board through the solder ball bumps. The heatable rod-shaped physical inspection probe fixed to the device chip is lifted in a direction substantially perpendicular to the main surface of the device chip to break the solder ball bump, and at that time, the tensile breaking strength of the solder ball bump and the bump breakage. A tensile breaking inspection step is provided for determining the quality of the bonding characteristics of the solder ball bump based on the state of the cross section. That is, before the tensile fracture inspection step in the third embodiment, a characteristic deterioration accelerating step similar to that in the second embodiment is provided.

【0079】このような本実施形態に係る半導体装置の
製造方法を、図7〜図9を用いて詳細に説明する。な
お、図7〜図9は上記第3の実施形態の場合と同様であ
るため、本実施形態にそのまま流用する。
The method of manufacturing the semiconductor device according to the present embodiment will be described in detail with reference to FIGS. Note that FIGS. 7 to 9 are the same as those in the third embodiment, and thus are directly used in this embodiment.

【0080】先ず、図7に示されるようなはんだボール
バンプ17が形成されているデバイス・チップ21を作
製する。但し、このはんだボールバンプ17の形成工程
は上記図15〜図19に示す従来の場合と同様であるた
め、その説明は省略する。
First, a device chip 21 on which the solder ball bumps 17 are formed as shown in FIG. 7 is manufactured. However, the steps of forming the solder ball bumps 17 are the same as those in the conventional case shown in FIGS.

【0081】次いで、このデバイス・チップ21に形成
されているはんだボールバンプ20に対する引張り破壊
検査を行う前に、高温長時間の熱処理を加える。例えば
加熱オーブン内の大気雰囲気中にデバイス・チップ21
をセットして、設定温度150℃において220時間だ
け放置する。このようにして、BLM膜16やはんだボ
ールバンプ20の構成原子の熱拡散を敢えて過剰に進行
させることにより、信頼性寿命を予測評価するためのは
んだボールバンプ20の接合特性を加速的に劣化させる
特性劣化加速試験を行う。
Next, a heat treatment for a long time at a high temperature is applied before the tensile breakdown test is performed on the solder ball bumps 20 formed on the device chip 21. For example, the device chip 21 is placed in an air atmosphere in a heating oven.
Is set and left at a set temperature of 150 ° C. for 220 hours. In this way, the thermal diffusion of the constituent atoms of the BLM film 16 and the solder ball bumps 20 is intentionally excessively advanced, thereby rapidly deteriorating the bonding characteristics of the solder ball bumps 20 for predicting and evaluating the reliability life. A characteristic deterioration acceleration test is performed.

【0082】次いで、このように加速劣化試験としての
温度150℃、220時間の高温長時間の熱処理を加え
たデバイス・チップ21のはんだボールバンプ20に対
して、引張り破壊検査を行う。即ち、図7に示されるよ
うに、デバイス・チップ21を引張り試験機にセットし
て、加熱可能な棒状の物理測定プローブ32とデバイス
・チップ21のはんだボールバンプ20との位置合わせ
を行った後、棒状の治具を加熱した状態で物理測定プロ
ーブ32を図中の矢印で示す方向に下降させる。
Next, a tensile breakdown test is performed on the solder ball bumps 20 of the device chip 21 subjected to the heat treatment at a temperature of 150 ° C. and a high temperature of 220 hours as an accelerated deterioration test. That is, as shown in FIG. 7, after setting the device chip 21 in a tensile tester and aligning the heatable rod-shaped physical measurement probe 32 with the solder ball bump 20 of the device chip 21, Then, the physical measurement probe 32 is lowered in the direction shown by the arrow in the figure while the rod-shaped jig is heated.

【0083】続いて、図8に示されるように、物理測定
プローブ32の加熱した状態の棒状の治具をはんだボー
ルバンプ20に突き刺した後、その棒状の治具を冷却さ
せることにより、この物理測定プローブ32とはんだボ
ールバンプ20とを固着させる。
Subsequently, as shown in FIG. 8, a heated rod-shaped jig of the physical measurement probe 32 is pierced into the solder ball bump 20, and then the rod-shaped jig is cooled to obtain the physical measurement. The measurement probe 32 and the solder ball bump 20 are fixed.

【0084】続いて、図9に示されるように、はんだボ
ールバンプ20に固着させた棒状の物理測定プローブ3
2を図中の矢印で示す方向に上昇させる。このとき、棒
状の物理測定プローブ32には、はんだボールバンプ2
0が破断するまで荷重を加えていく。また、この棒状の
物理測定プローブ32の引き上げ速度と引き上げ距離
は、それぞれ上記第3の実施形態の場合と同様とする。
Subsequently, as shown in FIG. 9, a rod-shaped physical measurement probe 3 fixed to the solder ball bump 20 is formed.
2 is raised in the direction indicated by the arrow in the figure. At this time, the rod-shaped physical measurement probe 32 is
Apply load until 0 breaks. Further, the lifting speed and the lifting distance of the rod-shaped physical measurement probe 32 are the same as those in the third embodiment.

【0085】この結果、はんだボールバンプ20は上方
に引っ張られ、遂には下地のBLM膜16近傍から破断
される。このとき、はんだボールバンプ20が破断に至
るまでの間に物理測定プローブ31に加えた荷重、即ち
はんだボールバンプ20の引張り破壊強度を試験機に備
え付けのロードセルによって検出する。
As a result, the solder ball bump 20 is pulled upward, and is finally broken from the vicinity of the underlying BLM film 16. At this time, the load applied to the physical measurement probe 31 until the solder ball bump 20 breaks, that is, the tensile breaking strength of the solder ball bump 20 is detected by a load cell provided in the testing machine.

【0086】次に、引張り破壊検査前の高温長時間の熱
処理における温度を150℃に維持したまま、熱処理時
間を50〜260時間の範囲において変化させた場合の
はんだボールバンプ20のバンプ破断面の異常発生率及
びはんだボールバンプ20の引張り破壊強度を測定す
る。その結果、上記第2の実施形態における図6のグラ
フに示す場合とほぼ同様のデータが得られた。
Next, when the heat treatment time is changed in the range of 50 to 260 hours while maintaining the temperature in the heat treatment for a long time at a high temperature before the tensile fracture inspection, the fracture surface of the solder ball bump 20 is changed. The abnormal occurrence rate and the tensile breaking strength of the solder ball bump 20 are measured. As a result, substantially the same data as the case shown in the graph of FIG. 6 in the second embodiment was obtained.

【0087】このようにして、良品サンプルの場合及び
不良品サンプルの場合におけるはんだボールバンプ20
の引張り破壊強度及びバンプ破断面の異常発生率のデー
タを蓄積して、はんだボールバンプ20の接合特性の良
否を判定する基準を設定した後、はんだボールバンプ2
0の接合特性の良否が不明なサンプルを対象にして、例
えば温度150℃、220〜240時間の高温長時間の
熱処理を加えた後にはんだボールバンプ20を物理測定
プローブ32を用いて破断する引張り破壊検査を行い、
はんだボールバンプ20の引張り破壊強度の測定及びバ
ンプ破断面の観察の結果を設定した基準と照らし合わせ
ることにより、従来の電気特性検査によっても、上記第
3の実施形態の引張り破壊検査によっても検出すること
ができないような微妙な異常がはんだボールバンプ形成
工程において突発的に発生した場合であっても、はんだ
ボールバンプ20の接合特性の良否を簡便かつ高感度に
判定することが可能になる。
In this way, the solder ball bumps 20 for the non-defective sample and the defective sample are obtained.
After accumulating data on the tensile breaking strength of the solder ball bump 20 and the abnormal occurrence rate of the bump fracture surface, and setting the criteria for judging the bonding characteristics of the solder ball bump 20, the solder ball bump 2
Tensile fracture in which a solder ball bump 20 is fractured by using a physical measurement probe 32 after subjecting a sample whose quality of bonding characteristics is unknown to 0 to a heat treatment of, for example, a high temperature and a long time of 220 to 240 hours at a temperature of 150 ° C. Inspection,
By comparing the results of the measurement of the tensile fracture strength of the solder ball bumps 20 and the observation of the fracture surface of the bumps with the set reference, the detection can be performed by the conventional electrical characteristic inspection or by the tensile fracture inspection of the third embodiment. Even if a subtle abnormality that cannot be performed suddenly occurs in the solder ball bump forming step, it is possible to easily and highly sensitively determine the quality of the bonding characteristics of the solder ball bump 20.

【0088】そして、このようなはんだボールバンプ接
合部の劣化を意図的に促進させる特性劣化加速工程を経
たはんだボールバンプ20の接合特性の良否を判定する
引張り破壊検査工程を半導体装置の製造ラインに組み込
み、デバイス・チップ21のプリント配線基板へのフリ
ップチップ実装工程に先立って行うことにより、上記第
1の実施形態の場合よりも更に厳しく接合特性を良品選
別されたはんだボールバンプ20が形成されたデバイス
・チップ21のみがフリップチップ実装され、製品デバ
イスとして組み立てられることになるため、この最終的
な製品デバイスの信頼性及び耐久性を上記第3の実施形
態の場合よりも更に向上させることができる。
Then, a tensile breaking inspection process for judging the bonding characteristics of the solder ball bumps 20 through a characteristic deterioration acceleration process for intentionally accelerating the deterioration of the solder ball bump bonding portion is performed on a semiconductor device manufacturing line. By incorporating and performing prior to the step of flip-chip mounting the device chip 21 on the printed wiring board, the solder ball bumps 20 whose joining characteristics were more strictly selected than those of the first embodiment were formed. Since only the device chip 21 is flip-chip mounted and assembled as a product device, the reliability and durability of the final product device can be further improved as compared with the third embodiment. .

【0089】なお、本実施形態におけるはんだボールバ
ンプ20の接合特性の良否を判定する引張り破壊検査方
法は、文字通り破壊的手法であるため、製造ロットごと
に所定数をサンプリングしたデバイス・チップ21を対
象として行うものとする。
Note that the tensile breaking inspection method for judging the bonding characteristics of the solder ball bumps 20 in this embodiment is a literally destructive method, and therefore, targets a predetermined number of device chips 21 for each manufacturing lot. Shall be performed as

【0090】(第5の実施形態)本発明の第5の実施形
態は、デバイス・チップの電極パッド部にはんだボール
バンプを形成するはんだボールバンプ形成工程を経て、
このはんだボールバンプを介してデバイス・チップをプ
リント配線基板にフリップチップ実装する実装工程の後
に、デバイス・チップをプリント配線基板の主面に略垂
直な方向に上昇させて、はんだボールバンプを破断させ
ると共に、その際のはんだボールバンプの引張り破壊強
度及びバンプ破断面の状態に基づいてはんだボールバン
プの接合特性の良否を判定する引張り破壊検査工程を設
けたものである。
(Fifth Embodiment) In a fifth embodiment of the present invention, a solder ball bump forming step of forming a solder ball bump on an electrode pad portion of a device chip is performed.
After the mounting step of flip-chip mounting the device chip on the printed wiring board via the solder ball bump, the device chip is lifted in a direction substantially perpendicular to the main surface of the printed wiring board to break the solder ball bump. In addition, a tensile fracture inspection step for judging the bonding characteristics of the solder ball bump based on the tensile fracture strength of the solder ball bump and the state of the bump fracture surface at that time is provided.

【0091】このような本実施形態に係る半導体装置の
製造方法を、図10〜図13を用いて詳細に説明する。
ここで、図10及び図12はそれぞれ引張り破壊検査工
程においてデバイス・チップのプリント配線基板へのフ
リップチップ実装後のはんだボールバンプを破断する様
子を示す概略断面図、図11及び図13はそれぞれ図1
0及び図12の一部拡大図である。
The method of manufacturing the semiconductor device according to the present embodiment will be described in detail with reference to FIGS.
Here, FIGS. 10 and 12 are schematic cross-sectional views showing a state in which the solder ball bumps are mounted after the flip chip is mounted on the printed wiring board of the device chip in the tensile breaking inspection step, and FIGS. 11 and 13 are respectively figures. 1
FIG. 13 is a partially enlarged view of FIG.

【0092】先ず、図10及び図11に示されるような
はんだボールバンプ17を介してデバイス・チップ21
がプリント配線基板22にフリップチップ実装されてい
る半導体装置を作製する。但し、このはんだボールバン
プ17の形成工程及びデバイス・チップ21のプリント
配線基板22への実装工程は上記図14〜図19に示す
従来の場合と同様であるため、その説明は省略する。
First, the device chip 21 is inserted through the solder ball bumps 17 as shown in FIGS.
Manufactures a semiconductor device which is flip-chip mounted on the printed wiring board 22. However, the process of forming the solder ball bumps 17 and the process of mounting the device chip 21 on the printed wiring board 22 are the same as those in the conventional case shown in FIGS.

【0093】なお、このようにして作製した半導体装置
は、図10及び図11に示されるように、デバイス・チ
ップ21の半導体基板11表面に形成されたLSIの外
部接続端子としてのAl電極パッド12上に、基体全面
に積層されたシリコン窒化膜及びポリイミド膜からなる
パッシベーション膜15に開口された接続孔を介して厚
さ約0.1μmのCr膜、厚さ約1.0μmのCu膜、
及び厚さ約0.1μmのAu膜がこの順に積層された3
層構造のBLM膜16が形成されており、更にこのBL
M膜16上に、97%Pb−3%Sn合金を構成材料と
するはんだボールバンプ20が形成されている。ここ
で、BLM膜16とはんだボールバンプ20との接触面
積は、6.4×103 〜2.8×10 4μm2 である。
As shown in FIGS. 10 and 11, the semiconductor device manufactured as described above has an Al electrode pad 12 as an external connection terminal of an LSI formed on the surface of the semiconductor substrate 11 of the device chip 21. A Cr film having a thickness of about 0.1 μm, a Cu film having a thickness of about 1.0 μm through connection holes opened in a passivation film 15 made of a silicon nitride film and a polyimide film laminated on the entire surface of the substrate,
And an Au film having a thickness of about 0.1 μm
A BLM film 16 having a layer structure is formed.
On the M film 16, a solder ball bump 20 made of a 97% Pb-3% Sn alloy is formed. Here, the contact area between the BLM film 16 and the solder ball bump 20 is 6.4 × 10 3 to 2.8 × 10 4 μm 2 .

【0094】また、プリント配線基板22のガラスエポ
キシ基板23上には、配線パターンをなすCuランド2
4が形成され、このCuランド24上には共晶はんだ膜
25が予備付けされている。また、Cuランド24以外
の表面はソルダーレジスト膜26によって覆われてい
る。そして、プリント配線基板22上にデバイス・チッ
プ21が下向きに対向し、プリント配線基板22の共晶
はんだ膜25が予備付けされた複数ヶ所のCuランド2
4とデバイス・チップ21の複数個のはんだボールバン
プ20とが加熱溶着されている。このようにして、デバ
イス・チップ21がプリント配線基板22にフリップチ
ップ実装されている。
On the glass epoxy board 23 of the printed wiring board 22, Cu lands 2 forming a wiring pattern are provided.
4 are formed, and a eutectic solder film 25 is preliminarily provided on the Cu land 24. The surface other than the Cu land 24 is covered with a solder resist film 26. The device chip 21 faces the printed wiring board 22 in a downward direction, and the Cu lands 2 at a plurality of locations where the eutectic solder film 25 of the printed wiring board 22 is preliminarily attached.
4 and a plurality of solder ball bumps 20 of the device chip 21 are heat-welded. Thus, the device chip 21 is flip-chip mounted on the printed wiring board 22.

【0095】次いで、このようにデバイス・チップ21
がプリント配線基板22にフリップチップ実装されてい
る半導体装置の複数個のはんだボールバンプ20に対し
て、引張り破壊検査を行う。即ち、図10に示されるよ
うに、デバイス・チップ21を引っ張り試験機にセット
して、上下方向に移動可能な物理測定プローブ33をデ
バイス・チップ21に固着させる。
Next, as described above, the device chip 21
Performs a tensile breakdown test on a plurality of solder ball bumps 20 of a semiconductor device mounted flip-chip on a printed wiring board 22. That is, as shown in FIG. 10, the device chip 21 is set on a tensile tester, and the physical measurement probe 33 movable in the vertical direction is fixed to the device chip 21.

【0096】続いて、図12に示されるように、このデ
バイス・チップ21に固着させた物理測定プローブ33
を図中の矢印で示す方向に上昇させる。このとき、物理
測定プローブ33には、複数個のはんだボールバンプ2
0が全て破断するまで荷重を加えていく。
Subsequently, as shown in FIG. 12, the physical measurement probe 33 fixed to the device chip 21 is used.
Is raised in the direction indicated by the arrow in the figure. At this time, the physical measurement probe 33 includes a plurality of solder ball bumps 2.
A load is applied until all 0s break.

【0097】この結果、図12及び図13に示されるよ
うに、デバイス・チップ21は上方に引っ張られ、遂に
は複数個のはんだボールバンプ20の全てが下地のBL
M膜16近傍から破断される。このとき、複数個のはん
だボールバンプ20の全てが破断に至るまでの間に物理
測定プローブ33に加えた荷重、即ち複数個のはんだボ
ールバンプ20の引張り破壊強度を引張り試験機に備え
付けのロードセル(図示せず)によって検出し、そのピ
ーク値及び破断面の状態に基づいて、はんだボールバン
プ20の接合特性の良否を判定する。
As a result, as shown in FIGS. 12 and 13, the device chip 21 is pulled upward, and finally all of the plurality of solder ball bumps 20 become the underlying BL.
The film is broken from the vicinity of the M film 16. At this time, the load applied to the physical measurement probe 33 until all of the plurality of solder ball bumps 20 are broken, that is, the tensile breaking strength of the plurality of solder ball bumps 20 is determined by a load cell ( The bonding characteristics of the solder ball bump 20 are determined based on the peak value and the state of the fracture surface.

【0098】即ち、はんだボールバンプ20の品質が良
好で、BLM膜16との合金化反応も十分に進行して優
れた下地密着性が達成されている良品サンプルの場合
と、はんだボールバンプ20の品質が不良で、BLM膜
16との下地密着性が不足している不良品サンプルの場
合における複数個のはんだボールバンプ20の引張り破
壊強度とバンプ破断面の状態のデータを蓄積して、はん
だボールバンプ20の接合特性の良否を判定する基準を
設定する。
That is, a good sample in which the quality of the solder ball bumps 20 is good and the alloying reaction with the BLM film 16 has sufficiently proceeded to achieve excellent underlayer adhesion is obtained. In the case of defective samples having poor quality and poor adhesion of the underlayer to the BLM film 16, the data of the tensile breaking strength of a plurality of solder ball bumps 20 and the state of the fracture surface of the solder balls are accumulated, and the solder ball A criterion for determining the quality of the bonding characteristics of the bump 20 is set.

【0099】その後、はんだボールバンプ20の接合特
性の良否が不明なサンプルを対象にして、複数個のはん
だボールバンプ20を物理測定プローブ33を用いて破
断する引張り破壊検査を行い、複数個のはんだボールバ
ンプ20の引張り破壊強度の測定し、バンプ破断面の観
察して、その結果を設定した基準と照らし合わせること
により、従来の電気特性検査によっては検出することが
できないような異常がはんだボールバンプ形成工程にお
いて突発的に発生した場合であっても、はんだボールバ
ンプ20の接合特性の良否を簡便かつ高感度に判定する
ことが可能になる。
Then, for a sample whose bonding characteristics of the solder ball bumps 20 are unknown, a tensile breaking test is performed to break the plurality of solder ball bumps 20 by using the physical measurement probe 33, and the plurality of solder ball bumps 20 are inspected. By measuring the tensile breaking strength of the ball bump 20 and observing the fracture surface of the bump, and comparing the result with a set reference, abnormalities that cannot be detected by the conventional electrical characteristic test can be detected. Even if a sudden occurrence occurs in the formation process, it is possible to easily and highly sensitively determine the quality of the bonding characteristics of the solder ball bumps 20.

【0100】そして、このようなはんだボールバンプ2
0の接合特性の良否を判定する引張り破壊検査工程を半
導体装置の製造ラインに組み込み、製品ロット全体のプ
リント配線基板22へのフリップチップ実装工程に先立
ち、製品ロットから抜き取ったテスト用のデバイス・チ
ップ21を先行的にプリント配線基板22にフリップチ
ップ実装して、はんだバンプ20の接合特性の良否を判
定することにより、上記第1の実施形態の場合と同様
に、最終的な製品デバイスの信頼性及び耐久性を従来の
製造工程によるものと比較して大幅に向上させることが
できる。また、はんだボールバンプ20の接合不良につ
いての情報がはんだボールバンプ20の形成プロセスに
フィードバックされるまでの時間も従来より短縮される
ため、その間における大量の不良製品の発生を抑制する
ことができる。
Then, such a solder ball bump 2
A test device chip extracted from a product lot prior to a flip chip mounting process of mounting the entire product lot on a printed wiring board 22 is incorporated into a semiconductor device manufacturing line to incorporate a tensile fracture inspection process for determining the quality of the bonding characteristics. 21 is mounted on the printed wiring board 22 in advance by flip-chip mounting, and the quality of the bonding characteristics of the solder bumps 20 is determined. As in the case of the first embodiment, the reliability of the final product device is improved. In addition, the durability can be greatly improved as compared with the conventional manufacturing process. In addition, since the time until the information on the bonding failure of the solder ball bumps 20 is fed back to the process of forming the solder ball bumps 20 is also shorter than before, it is possible to suppress the occurrence of a large number of defective products during that time.

【0101】なお、本実施形態におけるはんだボールバ
ンプ20の接合特性の良否を判定する引張り破壊検査方
法は、文字通り破壊的手法であるため、製造ロットごと
に所定数をサンプリングしたデバイス・チップ21を先
行的にプリント配線基板22にフリップチップ実装した
半導体装置を対象として行うものとする。
Note that the tensile breaking inspection method for judging the bonding characteristics of the solder ball bumps 20 according to the present embodiment is literally a destructive method, and therefore, a predetermined number of device chips 21 sampled for each manufacturing lot are used in advance. In this case, the semiconductor device is flip-chip mounted on the printed wiring board 22.

【0102】(第6の実施形態)本発明の第6の実施形
態は、デバイス・チップの電極パッド部にはんだボール
バンプを形成するはんだボールバンプ形成工程を経て、
このはんだボールバンプを介してデバイス・チップをプ
リント配線基板にフリップチップ実装する実装工程に続
き、この実装後の半導体装置に所定の熱処理を加えては
んだボールバンプの接合特性を加速的に劣化させる特性
劣化加速工程を経た後に、デバイス・チップをプリント
配線基板の主面に略垂直な方向に上昇させて、はんだボ
ールバンプを破断させると共に、その際のはんだボール
バンプの引張り破壊強度及びバンプ破断面の状態に基づ
いてはんだボールバンプの接合特性の良否を判定する引
張り破壊検査工程を設けたものである。即ち、上記第5
の実施形態における引張り破壊検査工程の前に、上記第
2の実施形態の場合と同様の特性劣化加速工程を設けた
ものである。
(Sixth Embodiment) In a sixth embodiment of the present invention, a solder ball bump forming step of forming a solder ball bump on an electrode pad portion of a device chip is performed.
Following the mounting process of flip-chip mounting a device chip on a printed wiring board via these solder ball bumps, the semiconductor device after this mounting is subjected to a predetermined heat treatment to accelerate the deterioration of the bonding characteristics of the solder ball bumps. After the deterioration acceleration step, the device chip is raised in a direction substantially perpendicular to the main surface of the printed wiring board to break the solder ball bumps, and at the same time, to determine the tensile breaking strength of the solder ball bumps and the bump fracture surface. The method is provided with a tensile destruction inspection step for judging the quality of the bonding property of the solder ball bump based on the state. That is, the fifth
A step of accelerating the characteristic deterioration similar to that of the second embodiment is provided before the tensile fracture inspection step in the embodiment.

【0103】このような本実施形態に係る半導体装置の
製造方法を、図10〜図13を用いて詳細に説明する。
なお、図10〜図13は上記第3の実施形態の場合と同
様であるため、そのまま流用するものである。
The method for manufacturing the semiconductor device according to the present embodiment will be described in detail with reference to FIGS.
Since FIGS. 10 to 13 are the same as those in the third embodiment, they are used as they are.

【0104】先ず、図10及び図11に示されるような
はんだボールバンプ17を介してデバイス・チップ21
がプリント配線基板22にフリップチップ実装されてい
る半導体装置を作製する。但し、このはんだボールバン
プ17の形成工程及びデバイス・チップ21のプリント
配線基板22への実装工程は上記図14〜図19に示す
従来の場合と同様であるため、その説明は省略する。
First, the device chip 21 is connected via the solder ball bumps 17 as shown in FIGS.
Manufactures a semiconductor device which is flip-chip mounted on the printed wiring board 22. However, the process of forming the solder ball bumps 17 and the process of mounting the device chip 21 on the printed wiring board 22 are the same as those in the conventional case shown in FIGS.

【0105】次いで、このようにデバイス・チップ21
がプリント配線基板22にフリップチップ実装されてい
る半導体装置の複数個のはんだボールバンプ20に対し
て引張り破壊検査を行う前に、高温長時間の熱処理を加
える。例えば加熱オーブン内の大気雰囲気中に半導体装
置をセットして、設定温度150℃において220時間
だけ放置する。このようにして、BLM膜16やはんだ
ボールバンプ20の構成原子の熱拡散を敢えて過剰に進
行させることにより、信頼性寿命を予測評価するための
はんだボールバンプ20の接合特性を加速的に劣化させ
る特性劣化加速試験を行う。
Next, as described above, the device chip 21
Is subjected to a high-temperature and long-time heat treatment before a tensile breaking test is performed on a plurality of solder ball bumps 20 of a semiconductor device which is flip-chip mounted on a printed wiring board 22. For example, the semiconductor device is set in an air atmosphere in a heating oven and left at a set temperature of 150 ° C. for 220 hours. In this way, the thermal diffusion of the constituent atoms of the BLM film 16 and the solder ball bumps 20 is intentionally excessively advanced, thereby rapidly deteriorating the bonding characteristics of the solder ball bumps 20 for predicting and evaluating the reliability life. A characteristic deterioration acceleration test is performed.

【0106】次いで、このように加速劣化試験としての
高温長時間の熱処理を加えた半導体装置のデバイス・チ
ップ21とプリント配線基板22とを接続しているはん
だボールバンプ20に対して、引張り破壊検査を行う。
即ち、図10に示されるように、デバイス・チップ21
を引っ張り引張り試験機にセットして、上下方向に移動
可能な物理測定プローブ33をデバイス・チップ21に
固着させた後、図12に示されるように、この物理測定
プローブ33を図中の矢印で示す方向に上昇させる。こ
のとき、物理測定プローブ33には、複数個のはんだボ
ールバンプ20が全て破断するまで荷重を加えていく。
Next, a tensile breakdown test is performed on the solder ball bumps 20 connecting the device chip 21 of the semiconductor device and the printed wiring board 22 which have been subjected to the high-temperature and long-time heat treatment as an accelerated deterioration test. I do.
That is, as shown in FIG.
Is set on a tensile tester, and a physical measurement probe 33 movable in the vertical direction is fixed to the device chip 21. Then, as shown in FIG. 12, the physical measurement probe 33 is indicated by an arrow in the figure. Raise in the direction shown. At this time, a load is applied to the physical measurement probe 33 until all of the plurality of solder ball bumps 20 break.

【0107】この結果、図12及び図13に示されるよ
うに、デバイス・チップ21は上方に引っ張られ、遂に
は複数個のはんだボールバンプ20の全てが下地のBL
M膜16近傍から破断される。このとき、複数個のはん
だボールバンプ20の全てが破断に至るまでの間に物理
測定プローブ33に加えた荷重、即ち複数個のはんだボ
ールバンプ20の引張り破壊強度を引張り試験機に備え
付けのロードセル(図示せず)によって検出し、そのピ
ーク値及び破断面の状態に基づいて、はんだボールバン
プ20の接合特性の良否を判定する。
As a result, the device chip 21 is pulled upward as shown in FIGS.
The film is broken from the vicinity of the M film 16. At this time, the load applied to the physical measurement probe 33 until all of the plurality of solder ball bumps 20 are broken, that is, the tensile breaking strength of the plurality of solder ball bumps 20 is determined by a load cell ( The bonding characteristics of the solder ball bump 20 are determined based on the peak value and the state of the fracture surface.

【0108】次に、引張り破壊検査前の高温長時間の熱
処理における温度を150℃に維持したまま、熱処理時
間を50〜260時間の範囲において変化させた場合の
複数個のはんだボールバンプ20の引張り破壊強度とバ
ンプ破断面の異常発生率を測定する。その結果、上記第
2の実施形態における図6のグラフに示す場合と(引張
り強度は、バンプ1個当りの値に換算すると)ほぼ同様
のデータが得られた。
Next, the tension of the plurality of solder ball bumps 20 when the heat treatment time is changed in the range of 50 to 260 hours while the temperature in the heat treatment for a long time at a high temperature before the tensile fracture test is maintained at 150 ° C. Measure the breaking strength and the abnormal occurrence rate of the fracture surface of the bump. As a result, substantially the same data as in the case shown in the graph of FIG. 6 in the second embodiment (when the tensile strength was converted into a value per bump) was obtained.

【0109】このようにして、良品サンプルの場合及び
不良品サンプルの場合における複数個のはんだボールバ
ンプ20の引張り破壊強度及びバンプ破断面の異常発生
率のデータを蓄積して、はんだボールバンプ20の接合
特性の良否を判定する基準を設定した後、はんだボール
バンプ20の接合特性の良否が不明なサンプルを対象に
して、例えば温度150℃、220〜240時間の高温
長時間の熱処理を加えた後に複数個のはんだボールバン
プ20を物理測定プローブ33を用いて破断する引張り
破壊検査を行い、複数個のはんだボールバンプ20の引
張り破壊強度の測定し、バンプ破断面の観察して、その
結果を設定した基準と照らし合わせることにより、従来
の電気特性検査によっても、上記第3の実施形態の引張
り破壊検査によっても検出することができないような微
妙な異常がはんだボールバンプ形成工程において突発的
に発生した場合であっても、はんだボールバンプ20の
接合特性の良否を簡便かつ高感度に判定することが可能
になる。
In this way, the data of the tensile breaking strength of a plurality of solder ball bumps 20 and the abnormal occurrence rate of the bump fracture surface in the case of a good product sample and the case of a defective product sample are accumulated, and After setting the criteria for judging the quality of the bonding characteristics, after subjecting the sample whose quality of the bonding characteristics of the solder ball bumps 20 is unknown to, for example, a high-temperature and long-time heat treatment at a temperature of 150 ° C. and 220 to 240 hours, A plurality of solder ball bumps 20 are subjected to a tensile fracture test to be broken using a physical measurement probe 33, a plurality of solder ball bumps 20 are subjected to a tensile fracture strength measurement, a bump fracture surface is observed, and the result is set. In comparison with the standard set forth above, the conventional electrical characteristic inspection and the tensile fracture inspection of the third embodiment described above can be used. Even if a subtle abnormality that cannot be detected even suddenly occurs in the solder ball bump forming process, it is possible to easily and highly sensitively judge the quality of the bonding characteristics of the solder ball bump 20. Become.

【0110】そして、このようなはんだボールバンプ接
合部の劣化を意図的に促進させる特性劣化加速工程を経
たはんだボールバンプ20の接合特性の良否を判定する
引張り破壊検査工程を半導体装置の製造ラインに組み込
み、製品ロット全体のプリント配線基板22へのフリッ
プチップ実装工程に先立ち、製品ロットから抜き取った
テスト用のデバイス・チップ21を先行的にプリント配
線基板22にフリップチップ実装して、はんだバンプ2
0の接合特性の良否を判定することにより、上記第5の
実施形態の場合よりも更に厳しく接合特性を良品選別さ
れたはんだボールバンプ20が形成されたデバイス・チ
ップ21のみがフリップチップ実装されて、製品デバイ
スとして組み立てられることになるため、最終的な製品
デバイスの信頼性及び耐久性を上記第5の実施形態の場
合よりも更に向上させることができる。
A tensile breaking inspection step for judging the bonding characteristics of the solder ball bumps 20 after the characteristic deterioration accelerating step for intentionally accelerating the deterioration of the solder ball bump joints is performed on a semiconductor device manufacturing line. Prior to the step of incorporating and flip-chip mounting the entire product lot on the printed wiring board 22, the test device chip 21 extracted from the product lot is flip-chip mounted on the printed wiring board 22 in advance, and the solder bumps 2 are formed.
By judging the quality of the bonding characteristics of 0, only the device chip 21 on which the solder ball bumps 20 whose bonding characteristics have been selected as non-defective products are formed more strictly than in the case of the fifth embodiment, and the chip is mounted by flip-chip bonding. Since it is assembled as a product device, the reliability and durability of the final product device can be further improved as compared with the case of the fifth embodiment.

【0111】なお、本実施形態におけるはんだボールバ
ンプ20の接合特性の良否を判定する引張り破壊検査方
法は、文字通り破壊的手法であるため、製造ロットごと
に所定数をサンプリングしたデバイス・チップ21を先
行的にプリント配線基板22にフリップチップ実装した
半導体装置を対象として行うものとする。
Since the tensile breaking inspection method for judging the quality of the bonding characteristics of the solder ball bumps 20 in this embodiment is a literally destructive method, a predetermined number of device chips 21 sampled for each manufacturing lot are used in advance. It is assumed that the semiconductor device is flip-chip mounted on the printed wiring board 22.

【0112】以上、上記第1〜第6の実施形態に基づい
て本発明を説明したが、本発明はこれらの実施形態に何
ら限定されるものではない。例えば、デバイス・チップ
やプリント配線基板の各材料膜の種類や膜厚、物理測定
プローブの構成、引張り破壊検査の条件、特性劣化加速
試験としての高温長時間の熱処理の条件等の細部につい
ては、適宜変更、選択、組合せが可能である。
Although the present invention has been described based on the first to sixth embodiments, the present invention is not limited to these embodiments. For example, details such as the type and thickness of each material film of a device chip and a printed wiring board, the configuration of a physical measurement probe, the conditions of a tensile fracture test, and the conditions of a high-temperature and long-time heat treatment as a characteristic deterioration acceleration test, Changes, selections, and combinations can be made as appropriate.

【0113】[0113]

【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置の製造方法によれば、次のような効果を奏
することができる。即ち、請求項1に係る半導体装置の
製造方法によれば、デバイス・チップのはんだバンプを
上方に引っ張り上げてはんだバンプを破断させ、その際
のはんだバンプの引張り破壊強度を指標としてはんだバ
ンプの接合特性の良否を判定する検査を行うことによ
り、はんだバンプ形成工程における異常が突発的に発生
し、しかもこの異常が従来の電気特性検査によっては検
出することができない場合であっても、このはんだバン
プの形成プロセスに起因するはんだバンプの接合不良を
検出し、その接合特性の良否を簡便かつ高感度に判定す
ることが可能になる。従って、このようなはんだバンプ
の接合特性の良否を判定する検査工程を半導体装置の製
造ラインに組み込んで、デバイス・チップの実装基板へ
の実装工程に先立って行うことにより、厳しく良品選別
されたバンプ形成チップのみが実装基板に実装され、製
品デバイスとして組み立てられるため、最終的な製品デ
バイスの信頼性及び耐久性を従来よりも大幅に向上する
ことができる。また、はんだバンプの接合不良が検出さ
れた場合に、その情報がはんだバンプの形成プロセスに
フィードバックされるまでの時間が従来より短縮される
ため、その間における大量の不良製品の発生を抑制する
ことができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, the following effects can be obtained. In other words, according to the method of manufacturing a semiconductor device of the present invention, the solder bumps of the device chip are pulled upward to break the solder bumps, and the solder bumps are bonded by using the tensile strength of the solder bumps at that time as an index. By performing an inspection to judge the quality of the characteristics, even if an abnormality occurs suddenly in the solder bump forming process and this abnormality cannot be detected by the conventional electrical characteristic inspection, the solder bump It is possible to detect defective bonding of the solder bumps due to the process of forming the solder bumps, and easily and highly sensitively determine the quality of the bonding characteristics. Therefore, the inspection process for judging the bonding characteristics of the solder bumps is incorporated into the production line of the semiconductor device, and is performed prior to the mounting process of the device chip on the mounting board. Since only the formed chip is mounted on the mounting substrate and assembled as a product device, the reliability and durability of the final product device can be greatly improved as compared with the related art. In addition, when a solder bump joint failure is detected, the time required for the information to be fed back to the solder bump formation process is shorter than before, so it is possible to suppress the occurrence of a large number of defective products during that time. it can.

【0114】また、請求項2に係る半導体装置の製造方
法は、デバイス・チップのはんだバンプを上方に引っ張
り上げてはんだバンプを破断させ、その際のバンプ破断
面の状態を指標としてはんだバンプの接合特性の良否を
判定する検査を行うことにより、はんだバンプ形成工程
における異常が突発的に発生し、しかもこの異常が従来
の電気特性検査によっては検出することができない場合
であっても、このはんだバンプの形成プロセスに起因す
るはんだバンプの接合不良を検出し、その接合特性の良
否を簡便かつ高感度に判定することが可能になる。従っ
て、このようなはんだバンプの接合特性の良否を判定す
る検査工程を半導体装置の製造ラインに組み込んで、デ
バイス・チップの実装基板への実装工程に先立って行う
ことにより、厳しく良品選別されたバンプ形成チップの
みが実装基板に実装され、製品デバイスとして組み立て
られるため、最終的な製品デバイスの信頼性及び耐久性
を従来よりも大幅に向上することができる。また、はん
だバンプの接合不良が検出された場合に、その情報がは
んだバンプの形成プロセスにフィードバックされるまで
の時間が従来より短縮されるため、その間における大量
の不良製品の発生を抑制することができる。なお、上記
請求項1に係るはんだバンプの引張り破壊強度を指標と
する検査方法と上記請求項2に係るバンプ破断面の状態
を指標とする検査方法とを組み合わてはんだバンプの接
合特性の良否を判定する検査工程とすることにより、互
いに補完・補強し合って、はんだバンプの接合特性の良
否をより的確に判定することが可能になるため、更に一
層厳しく良品選別されたバンプ形成チップのみが実装基
板に実装されて、最終的な製品デバイスの信頼性及び耐
久性を更に向上させることができる。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device, the solder bumps of the device chip are pulled upward to break the solder bumps, and the bonding of the solder bumps is performed by using the state of the broken surface at that time as an index. By performing an inspection to determine whether the characteristics are good or not, even if an abnormality occurs suddenly in the solder bump forming process and this abnormality cannot be detected by the conventional electrical characteristic inspection, It is possible to detect defective bonding of the solder bumps due to the process of forming the solder bumps, and easily and highly sensitively determine the quality of the bonding characteristics. Therefore, the inspection process for judging the bonding characteristics of the solder bumps is incorporated into the production line of the semiconductor device, and is performed prior to the mounting process of the device chip on the mounting board. Since only the formed chip is mounted on the mounting substrate and assembled as a product device, the reliability and durability of the final product device can be greatly improved as compared with the related art. In addition, when a solder bump joint failure is detected, the time required for the information to be fed back to the solder bump formation process is shorter than before, so it is possible to suppress the occurrence of a large number of defective products during that time. it can. The combination of the inspection method using the tensile breaking strength of the solder bump according to claim 1 as an index and the inspection method using the state of the fracture surface of the bump according to claim 2 as an index determines whether the bonding characteristics of the solder bump are good or bad. Since the inspection process is used to complement and reinforce each other, it is possible to more accurately judge the quality of the bonding characteristics of the solder bumps. When mounted on a substrate, the reliability and durability of the final product device can be further improved.

【0115】また、請求項3に係る半導体装置の製造方
法によれば、はんだバンプを介してデバイス・チップを
実装基板に実装した後に、このデバイス・チップを実装
基板の主面に略垂直な方向に引っ張り上げてはんだバン
プを破断させ、その際のはんだバンプの引張り破壊強度
を指標とする検査又はバンプ破断面の状態を指標とする
検査を行うことにより、実装前の製品ロットから抜き取
ったテスト用のデバイス・チップを先行的に実装基板に
実装したはんだバンプの接合特性の良否を判定すること
が可能になり、厳しく良品選別された製品ロットのバン
プ形成チップのみが実装基板に実装され、製品デバイス
として組み立てられるため、最終的な製品デバイスの信
頼性及び耐久性を大幅に向上することができる。また、
はんだバンプの接合不良についての情報がはんだバンプ
形成プロセスにフィードバックされるまでの時間を従来
より短縮し、その間における大量の不良製品の発生を抑
制することができる。
According to the method of manufacturing a semiconductor device according to the third aspect, after mounting the device chip on the mounting substrate via the solder bump, the device chip is mounted in a direction substantially perpendicular to the main surface of the mounting substrate. The solder bump is broken by pulling it up and the test is performed using the tensile fracture strength of the solder bump at that time as an index or the state of the bump fracture surface as an index. It is possible to judge the quality of the bonding characteristics of the solder bumps in which the device chip is mounted on the mounting board in advance, and only bump-forming chips of strictly good product lots are mounted on the mounting board. As a result, the reliability and durability of the final product device can be greatly improved. Also,
It is possible to reduce the time required for information about the bonding failure of the solder bump to be fed back to the solder bump forming process, and to suppress the occurrence of a large number of defective products during that time.

【0116】また、請求項4に係る半導体装置の製造方
法によれば、はんだバンプを介してデバイス・チップを
実装基板に実装する実装工程の前に、デバイス・チップ
のはんだバンプに固着させたプローブをデバイス・チッ
プの主面に略垂直な方向に上昇させてはんだバンプを破
断させ、その際のはんだバンプの引張り破壊強度を指標
とする検査又はバンプ破断面の状態を指標とする検査を
行うことにより、実装前の製品ロットから抜き取ったテ
スト用のデバイス・チップについてのはんだバンプの接
合特性の良否を判定する検査を行うことが可能になり、
厳しく良品選別された製品ロットのバンプ形成チップの
みが実装基板に実装され、製品デバイスとして組み立て
られるため、最終的な製品デバイスの信頼性及び耐久性
を大幅に向上することができる。また、はんだバンプの
接合不良についての情報がはんだバンプ形成プロセスに
フィードバックされるまでの時間を上記請求項3の場合
よりも更に短縮し、その間における大量の不良製品の発
生をより効果的に抑制することができる。
According to the method of manufacturing a semiconductor device of the present invention, the probe fixed to the solder bump of the device chip before the mounting step of mounting the device chip on the mounting board via the solder bump. Is raised in a direction substantially perpendicular to the main surface of the device chip to break the solder bumps, and an inspection is performed using the tensile breaking strength of the solder bumps as an index or an inspection using the state of the bump fracture surface as an index. By doing so, it is possible to perform an inspection to determine whether the bonding characteristics of solder bumps are good for test device chips extracted from product lots before mounting,
Only bump-forming chips of a strictly good product lot are mounted on a mounting board and assembled as a product device, so that the reliability and durability of the final product device can be greatly improved. Further, the time until the information on the bonding failure of the solder bump is fed back to the solder bump forming process is further shortened than in the case of the third aspect, and the generation of a large number of defective products during that time is more effectively suppressed. be able to.

【0117】また、請求項5に係る半導体装置の製造方
法によれば、はんだバンプを形成した後、はんだバンプ
の接合特性の良否を判定する検査を行う前に、デバイス
・チップに所定の熱処理を加えてはんだバンプの接合特
性を加速的に劣化させる特性劣化加速工程を設けること
により、はんだバンプや下地膜を構成する金属原子の熱
拡散が過剰に進行して、はんだバンプの接合特性の劣化
が強制的に加速されるため、はんだバンプ形成工程にお
ける微妙な異常に起因してはんだバンプの接合不良が発
生し、しかもこの微妙な異常が従来の電気特性検査によ
っては検出することができないばかりでなく、上記請求
項1又は2に係る半導体装置の製造方法において特性劣
化加速工程のない検査方法によっても検出することがで
きない場合であっても、このはんだバンプの形成プロセ
スに起因するはんだバンプの接合不良を検出し、その接
合特性の良否を簡便かつ高感度に判定することが可能に
なると共に、その信頼性寿命を予測評価することが可能
になる。従って、このようなはんだバンプの接合特性の
良否を判定すると共にその信頼性寿命を予測評価する検
査工程を半導体装置の製造ラインに組み込んで、デバイ
ス・チップの実装基板への実装工程に先立って行うこと
により、上記請求項1又は2に係る半導体装置の製造方
法において特性劣化加速工程のない場合より更に厳しく
良品選別されたバンプ形成チップのみが実装基板に実装
されて、製品デバイスとして組み立てられるため、最終
的な製品デバイスの信頼性及び耐久性を上記請求項1又
は2に係る半導体装置の製造方法において特性劣化加速
工程のない場合より更に向上することができる。
According to the method of manufacturing a semiconductor device of the present invention, the device chip is subjected to a predetermined heat treatment after the formation of the solder bumps and before the inspection for judging the bonding characteristics of the solder bumps. In addition, by providing a characteristic deterioration acceleration step that accelerates the deterioration of the bonding characteristics of the solder bumps, the thermal diffusion of the metal atoms forming the solder bumps and the underlying film excessively progresses, and the deterioration of the bonding characteristics of the solder bumps is reduced. Due to forced acceleration, solder bump bonding failures occur due to subtle abnormalities in the solder bump formation process, and this subtle abnormality cannot be detected by conventional electrical characteristic inspection However, in the method of manufacturing a semiconductor device according to claim 1 or 2, it cannot be detected even by an inspection method without a characteristic deterioration accelerating step. In addition, it is possible to detect defective bonding of the solder bumps due to the process of forming the solder bumps, easily and highly sensitively determine the quality of the bonding characteristics, and to predict and evaluate the reliability life. Will be possible. Therefore, an inspection process for judging the quality of the bonding characteristics of the solder bumps and predicting and evaluating the reliability life thereof is incorporated into the production line of the semiconductor device, and is performed prior to the mounting process of the device chip on the mounting board. Thereby, in the method of manufacturing a semiconductor device according to claim 1 or 2, only the bump-forming chips that are strictly selected from non-defective products are mounted on the mounting substrate and assembled as a product device, in a case where there is no characteristic deterioration accelerating step. The reliability and durability of the final product device can be further improved as compared with the case where the method for manufacturing a semiconductor device according to claim 1 or 2 does not include the step of accelerating the characteristic deterioration.

【0118】また、請求項6に係る半導体装置の製造方
法によれば、温度100〜300℃、50〜2000時
間の熱処理を行うことにより、特性劣化加速工程として
高温長時間の熱処理を実現し、良品はんだバンプまでを
不良品化することなく、はんだバンプの接合特性を加速
的に劣化させることが可能になるため、上記請求項5に
係る半導体装置の製造方法における最終的な製品デバイ
スの信頼性及び耐久性の更なる向上という効果を実現す
ることができる。
According to the method of manufacturing a semiconductor device of the sixth aspect, by performing the heat treatment at a temperature of 100 to 300 ° C. for 50 to 2,000 hours, a heat treatment at a high temperature and a long time is realized as a characteristic deterioration acceleration step. The reliability of a final product device in the method of manufacturing a semiconductor device according to claim 5, since the bonding characteristics of the solder bump can be acceleratedly degraded without turning a good solder bump into a defective product. And the effect of further improving the durability can be realized.

【0119】また、請求項7に係る半導体装置の製造方
法によれば、はんだバンプを介してデバイス・チップを
実装基板に実装した後に、このデバイス・チップを実装
基板の主面に略垂直な方向に引っ張り上げてはんだバン
プを破断させ、その際のはんだバンプの引張り破壊強度
を指標とする検査又はバンプ破断面の状態を指標とする
検査を行う際に、その検査工程の前にデバイス・チップ
に熱処理を加えることにより、実装前の製品ロットから
抜き取ったテスト用のデバイス・チップを先行的に実装
基板に実装したはんだバンプの接合特性の良否が判定さ
れて、厳しく良品選別された製品ロットのバンプ形成チ
ップのみが実装基板に実装され、製品デバイスとして組
み立てられるため、最終的な製品デバイスの信頼性及び
耐久性を大幅に向上させることができると共に、はんだ
バンプや下地膜を構成する金属原子の熱拡散を敢えて過
剰に進行させて、はんだバンプの接合特性の劣化が強制
的に加速されるため、その信頼性寿命を予測評価するこ
とが可能になる。
According to the method of manufacturing a semiconductor device of the present invention, after the device chip is mounted on the mounting substrate via the solder bump, the device chip is mounted in a direction substantially perpendicular to the main surface of the mounting substrate. When the inspection is performed using the tensile breaking strength of the solder bump as an index or the inspection using the state of the fracture surface of the bump as an index, the solder bump is pulled up to the device chip before the inspection process. By applying heat treatment, the bonding characteristics of the solder bumps, which were previously mounted on the mounting board with the test device chip extracted from the product lot before mounting, are judged to be good, and the bumps of the strictly good product lot are selected. Only the formed chip is mounted on the mounting board and assembled as a product device, greatly improving the reliability and durability of the final product device. In addition, the thermal diffusion of metal atoms that make up the solder bumps and the underlying film is intentionally excessively advanced, and the deterioration of the bonding characteristics of the solder bumps is forcibly accelerated. It becomes possible to do.

【0120】以上の説明からも明らかなように、本発明
は、微細なデザインルールに基づいて設計され、高集積
度、高性能、高信頼性を要求される将来の半導体装置の
製造方法を実現することに極めて有効に寄与することが
できる。
As is clear from the above description, the present invention realizes a future semiconductor device manufacturing method which is designed based on fine design rules and requires high integration, high performance and high reliability. Can be very effectively contributed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1及び第2の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程においてハサ
ミ状の物理検査プローブを用いてデバイス・チップのは
んだボールバンプを破断する様子を示す概略断面図(そ
の1)である。
FIG. 1 shows a state in which a solder ball bump of a device chip is broken using a scissor-like physical inspection probe in a tensile fracture inspection step of a manufacturing process of a semiconductor device according to first and second embodiments of the present invention. It is a schematic sectional drawing (the 1).

【図2】本発明の第1及び第2の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程においてハサ
ミ状の物理検査プローブを用いてデバイス・チップのは
んだボールバンプを破断する様子を示す概略断面図(そ
の2)である。
FIG. 2 shows a state in which a solder ball bump of a device chip is broken using a scissor-like physical inspection probe in a tensile fracture inspection step of a manufacturing process of a semiconductor device according to first and second embodiments of the present invention. It is a schematic sectional drawing (the 2).

【図3】本発明の第1及び第2の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程においてハサ
ミ状の物理検査プローブを用いてデバイス・チップのは
んだボールバンプを破断する様子を示す概略断面図(そ
の3)である。
FIG. 3 shows a state in which a solder ball bump of a device chip is broken using a scissor-like physical inspection probe in a tensile fracture inspection step of a manufacturing process of a semiconductor device according to first and second embodiments of the present invention. It is a schematic sectional drawing (the 3).

【図4】本発明の第1及び第2の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程において良品
はんだバンプが延性破断された破断面の状態を示す概略
断面図である。
FIG. 4 is a schematic cross-sectional view showing a state of a fracture surface in which a good solder bump has undergone ductile fracture in a tensile fracture inspection step of a semiconductor device manufacturing process according to the first and second embodiments of the present invention.

【図5】本発明の第1及び第2の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程において不良
品はんだバンプが脆性破断された破断面の状態を示す概
略断面図である。
FIG. 5 is a schematic cross-sectional view showing a fracture surface in which a defective solder bump is brittlely fractured in a tensile fracture inspection step of a semiconductor device manufacturing process according to the first and second embodiments of the present invention.

【図6】本発明の第2の実施形態に係る半導体装置の製
造プロセスにおける特性劣化加速工程による良品/不良
品はんだボールバンプの引張り破壊強度とバンプ破断面
の異常発生率の変化を示すグラフである。
FIG. 6 is a graph showing changes in the tensile breaking strength of non-defective / defective solder ball bumps and the occurrence rate of abnormalities in the bump fracture surface due to the characteristic deterioration accelerating step in the semiconductor device manufacturing process according to the second embodiment of the present invention. is there.

【図7】本発明の第3及び第4の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程において加熱
可能な棒状の物理検査プローブを用いてデバイス・チッ
プのはんだボールバンプを破断する様子を示す概略断面
図(その1)である。
FIG. 7 illustrates a state in which a solder ball bump of a device chip is broken using a heatable rod-like physical inspection probe in a tensile fracture inspection step of a semiconductor device manufacturing process according to third and fourth embodiments of the present invention. FIG. 4 is a schematic sectional view (No. 1) showing

【図8】本発明の第3及び第4の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程において加熱
可能な棒状の物理検査プローブを用いてデバイス・チッ
プのはんだボールバンプを破断する様子を示す概略断面
図(その2)である。
FIG. 8 illustrates a state in which a solder ball bump of a device chip is broken using a heatable rod-shaped physical inspection probe in a tensile fracture inspection step of a manufacturing process of a semiconductor device according to third and fourth embodiments of the present invention. It is a schematic sectional drawing (the 2) which shows.

【図9】本発明の第3及び第4の実施形態に係る半導体
装置の製造プロセスの引張り破壊検査工程において加熱
可能な棒状の物理検査プローブを用いてデバイス・チッ
プのはんだボールバンプを破断する様子を示す概略断面
図(その3)である。
FIG. 9 illustrates a state in which a solder ball bump of a device chip is broken using a heatable rod-shaped physical inspection probe in a tensile fracture inspection step of a manufacturing process of a semiconductor device according to third and fourth embodiments of the present invention. It is a schematic sectional drawing (the 3) which shows.

【図10】本発明の第5及び第6の実施形態に係る半導
体装置の製造プロセスの引張り破壊検査工程においてデ
バイス・チップのプリント配線基板へのフリップチップ
実装後のはんだボールバンプを破断する様子を示す概略
断面図(その1)である。
FIG. 10 shows a state in which a solder ball bump is fractured after mounting a flip chip on a printed wiring board of a device chip in a tensile breaking inspection step of a manufacturing process of a semiconductor device according to fifth and sixth embodiments of the present invention. It is the schematic sectional drawing (the 1) shown.

【図11】図10の一部拡大図である。FIG. 11 is a partially enlarged view of FIG. 10;

【図12】本発明の第5及び第6の実施形態に係る半導
体装置の製造プロセスの引張り破壊検査工程においてデ
バイス・チップのプリント配線基板へのフリップチップ
実装後のはんだボールバンプを破断する様子を示す概略
断面図(その2)である。
FIG. 12 shows a state in which a solder ball bump is fractured after mounting a flip chip on a printed wiring board of a device chip in a tensile fracture inspection step of a semiconductor device manufacturing process according to the fifth and sixth embodiments of the present invention. It is the schematic sectional drawing (the 2) shown.

【図13】図12の一部拡大図である。FIG. 13 is a partially enlarged view of FIG.

【図14】従来の半導体装置の製造プロセスを説明する
ための工程断面図(その1)である。
FIG. 14 is a process sectional view (No. 1) for describing the conventional semiconductor device manufacturing process.

【図15】従来の半導体装置の製造プロセスを説明する
ための工程断面図(その2)である。
FIG. 15 is a process sectional view (part 2) for describing the conventional semiconductor device manufacturing process.

【図16】従来の半導体装置の製造プロセスを説明する
ための工程断面図(その3)である。
FIG. 16 is a process sectional view (part 3) for describing the conventional semiconductor device manufacturing process.

【図17】従来の半導体装置の製造プロセスを説明する
ための工程断面図(その4)である。
FIG. 17 is a process sectional view (part 4) for describing the conventional semiconductor device manufacturing process.

【図18】従来の半導体装置の製造プロセスを説明する
ための工程断面図(その5)である。
FIG. 18 is a process sectional view (part 5) for describing the conventional semiconductor device manufacturing process.

【図19】従来の半導体装置の製造プロセスを説明する
ための工程断面図(その6)である。
FIG. 19 is a process sectional view (part 6) for describing the conventional semiconductor device manufacturing process.

【符号の説明】[Explanation of symbols]

11…半導体基板、12…Al電極パッド、13…シリ
コン窒化膜、14…ポリイミド膜、15…パッシベーシ
ョン膜、16…BLM膜、17…フォトレジスト膜、1
8…開口部、19…はんだ蒸着膜、20…はんだボール
バンプ、20a、20b…はんだ残膜、21…デバイス
・チップ、22…プリント配線基板、23…ガラスエポ
キシ基板、24…Cuランド、25…共晶はんだ膜、2
6…ソルダーレジスト膜、31、32、33…物理測定
プローブ。
DESCRIPTION OF SYMBOLS 11 ... Semiconductor substrate, 12 ... Al electrode pad, 13 ... Silicon nitride film, 14 ... Polyimide film, 15 ... Passivation film, 16 ... BLM film, 17 ... Photoresist film, 1
8 Opening, 19 Solder Vapor Deposition Film, 20 Solder Ball Bump, 20a, 20b Solder Remaining Film, 21 Device Chip, 22 Printed Wiring Board, 23 Glass Epoxy Substrate, 24 Cu Land, 25 Eutectic solder film, 2
6: Solder resist film, 31, 32, 33: Physical measurement probe.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 デバイス・チップの電極パッド部にはん
だバンプを形成するはんだバンプ形成工程と、 前記はんだバンプを前記デバイス・チップの主面に略垂
直な方向に引っ張り上げて、前記はんだバンプを破断さ
せるはんだバンプ破断工程と、 前記はんだバンプの破断限界のプローブ荷重に基づいて
前記はんだバンプの接合特性の良否を判定する検査工程
と、 を有することを特微とする半導体装置の製造方法。
A solder bump forming step of forming a solder bump on an electrode pad portion of a device chip; and pulling up the solder bump in a direction substantially perpendicular to a main surface of the device chip to break the solder bump. A method for manufacturing a semiconductor device, comprising: a solder bump breaking step to be performed; and an inspection step of determining whether bonding characteristics of the solder bump are good or bad based on a probe load at a breaking limit of the solder bump.
【請求項2】 デバイス・チップの電極パッド部にはん
だバンプを形成するはんだバンプ形成工程と、 前記はんだバンプを前記デバイス・チップの主面に略垂
直な方向に引っ張り上げて、前記はんだバンプを破断さ
せるはんだバンプ破断工程と、 前記はんだバンプの破断面の状態に基づいて前記はんだ
バンプの接合特性の良否を判定する検査工程と、 を有することを特微とする半導体装置の製造方法。
2. A solder bump forming step of forming a solder bump on an electrode pad portion of a device chip, and pulling up the solder bump in a direction substantially perpendicular to a main surface of the device chip to break the solder bump. A method of manufacturing a semiconductor device, comprising: a solder bump breaking step to be performed; and an inspection step of determining whether bonding characteristics of the solder bump are good or bad based on a state of a fracture surface of the solder bump.
【請求項3】 請求項1又は2に記載の半導体装置の製
造方法において、 前記はんだバンプ破断工程が、前記はんだバンプを介し
て前記デバイス・チップを実装基板に実装した後に、前
記デバイス・チップを前記実装基板の主面に略垂直な方
向に引っ張り上げて、前記はんだバンプを破断させる工
程であることを特微とする半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein in the solder bump breaking step, after the device chip is mounted on a mounting board via the solder bump, the device chip is removed. A method of manufacturing a semiconductor device, characterized by a step of pulling up the solder bump in a direction substantially perpendicular to the main surface of the mounting substrate to break the solder bump.
【請求項4】 請求項1又は2に記載の半導体装置の製
造方法において、 前記はんだバンプ破断工程が、前記はんだバンプを介し
て前記デバイス・チップを実装基板に実装する前に、前
記デバイス・チップの前記はんだバンプにプローブを固
着させ、前記はんだバンプに固着させた前記プローブを
前記デバイス・チップの主面に略垂直な方向に上昇させ
て、前記はんだバンプを破断させる工程であることを特
微とする半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the step of breaking the solder bumps includes mounting the device chip on a mounting board via the solder bumps. Bonding a probe to the solder bump, raising the probe fixed to the solder bump in a direction substantially perpendicular to the main surface of the device chip, and breaking the solder bump. Manufacturing method of a semiconductor device.
【請求項5】 請求項1又は2に記載の半導体装置の製
造方法において、 前記はんだバンプ形成工程の後、前記検査工程の前に、
前記デバイス・チップに所定の熱処理を加えて前記はん
だバンプの接合特性を加速的に劣化させる特性劣化加速
工程を有していることを特徴とする半導体装置の製造方
法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein after the solder bump forming step and before the inspection step,
A method for manufacturing a semiconductor device, comprising a characteristic deterioration accelerating step of applying a predetermined heat treatment to the device chip to accelerately deteriorate the bonding characteristics of the solder bump.
【請求項6】 請求項5記載の半導体装置の製造方法に
おいて、 前記特性劣化加速工程が、前記デバイス・チップに、1
00℃乃至300℃の温度における50時間乃至200
0時間の熱処理を加える工程であることを特徴とする半
導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein the step of accelerating the characteristic deterioration includes:
50 hours to 200 at a temperature of 00 ° C to 300 ° C
A method for manufacturing a semiconductor device, comprising a step of applying a heat treatment for 0 hour.
【請求項7】 請求項1又は2に記載の半導体装置の製
造方法において、 前記はんだバンプ形成工程の後、前記検査工程の前に、
前記デバイス・チップに所定の熱処理を加えて前記はん
だバンプの接合特性を加速的に劣化させる特性劣化加速
工程を有し、 前記はんだバンプ破断工程が、前記はんだバンプを介し
て前記デバイス・チップを実装基板に実装した後に、前
記デバイス・チップを前記実装基板の主面に略垂直な方
向に引っ張り上げて、前記はんだバンプを破断させる工
程であることを特微とする半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 1, wherein after the solder bump forming step and before the inspection step,
A step of accelerating a property deterioration of the solder bump by applying a predetermined heat treatment to the device chip, wherein the solder bump breaking step mounts the device chip via the solder bump. A method of manufacturing a semiconductor device, comprising a step of pulling up the device chip in a direction substantially perpendicular to a main surface of the mounting substrate after mounting the device chip on the substrate to break the solder bump.
JP10640598A 1998-04-16 1998-04-16 Manufacturing method of semiconductor device Expired - Fee Related JP3794162B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10640598A JP3794162B2 (en) 1998-04-16 1998-04-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10640598A JP3794162B2 (en) 1998-04-16 1998-04-16 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH11297763A true JPH11297763A (en) 1999-10-29
JP3794162B2 JP3794162B2 (en) 2006-07-05

Family

ID=14432779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10640598A Expired - Fee Related JP3794162B2 (en) 1998-04-16 1998-04-16 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3794162B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523419B1 (en) 1999-04-02 2003-02-25 Kabushiki Kaisha Arctek Electrode tensile test method and apparatus, substrate/probe support device for electrode tensile test, and electrode-probe bonding device for electrode tensile test
JP2011017668A (en) * 2009-07-10 2011-01-27 Toray Eng Co Ltd Apparatus and method for measuring bonding strength
JP2011242393A (en) * 2010-05-14 2011-12-01 Nordson Corp System and method for testing bond in semiconductor assembly
KR20160047717A (en) * 2014-10-23 2016-05-03 세메스 주식회사 Apparatus for inspecting a ball shear of wafer
TWI551853B (en) * 2010-05-14 2016-10-01 能多順股份有限公司 System and method for testing of bonds of a semiconductor assembly
JP2020204599A (en) * 2019-06-19 2020-12-24 昭和電工マテリアルズ株式会社 Method for evaluating joint material and evaluation testing device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523419B1 (en) 1999-04-02 2003-02-25 Kabushiki Kaisha Arctek Electrode tensile test method and apparatus, substrate/probe support device for electrode tensile test, and electrode-probe bonding device for electrode tensile test
JP2011017668A (en) * 2009-07-10 2011-01-27 Toray Eng Co Ltd Apparatus and method for measuring bonding strength
JP2011242393A (en) * 2010-05-14 2011-12-01 Nordson Corp System and method for testing bond in semiconductor assembly
TWI551853B (en) * 2010-05-14 2016-10-01 能多順股份有限公司 System and method for testing of bonds of a semiconductor assembly
KR20160047717A (en) * 2014-10-23 2016-05-03 세메스 주식회사 Apparatus for inspecting a ball shear of wafer
JP2020204599A (en) * 2019-06-19 2020-12-24 昭和電工マテリアルズ株式会社 Method for evaluating joint material and evaluation testing device

Also Published As

Publication number Publication date
JP3794162B2 (en) 2006-07-05

Similar Documents

Publication Publication Date Title
Khoury et al. A comparison of copper and gold wire bonding on integrated circuit devices
US8183147B2 (en) Method of fabricating a conductive post on an electrode
USRE42158E1 (en) Semiconductor device and manufacturing method thereof
US7064445B2 (en) Wafer level testing and bumping process
US10186463B2 (en) Method of filling probe indentations in contact pads
US8198737B2 (en) Method of forming wire bonds in semiconductor devices
JPH07111993B2 (en) Non-destructive electrical inspection method for electronic chips
TWI534921B (en) Assessing metal stack integrity in sophisticated semiconductor devices by mechanically stressing die contacts
US6784556B2 (en) Design of interconnection pads with separated probing and wire bonding regions
US8742776B2 (en) Mechanisms for resistivity measurement of bump structures
US20030173587A1 (en) Assembly of semiconductor device and wiring substrate
Hotchkiss et al. Effects of probe damage on wire bond integrity
US8629557B2 (en) Structures and methods for detecting solder wetting of pedestal sidewalls
JP3794162B2 (en) Manufacturing method of semiconductor device
US6657707B1 (en) Metallurgical inspection and/or analysis of flip-chip pads and interfaces
JP2004144742A (en) Probe sheet, probe card, semiconductor inspection apparatus, and method for manufacturing semiconductor device
JPH02220454A (en) Apparatus having process monitor for thin film wiring and method of process monitoring
US6548881B1 (en) Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products
CN102473591B (en) Interconnect assemblies and methods of making and using same
KR101169687B1 (en) Bump for mounting semiconductor chip and semiconductor chip including the same and electrical test method thereof
Asgari Semiconductor backend flip chip processing, inspection requirements and challenges
Wu et al. Enhanced WLCSP reliability for RF applications
JPH112576A (en) Solder ball inspection method
JP4178417B2 (en) Manufacturing method of semiconductor device
Albrecht et al. CSP board level reliability–results

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Effective date: 20041222

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A621 Written request for application examination

Effective date: 20050107

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060322

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20060404

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20090421

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100421

LAPS Cancellation because of no payment of annual fees