JPH11274551A - Led device, driving method thereof, light source, picture forming apparatus, picture reader and display - Google Patents

Led device, driving method thereof, light source, picture forming apparatus, picture reader and display

Info

Publication number
JPH11274551A
JPH11274551A JP7385698A JP7385698A JPH11274551A JP H11274551 A JPH11274551 A JP H11274551A JP 7385698 A JP7385698 A JP 7385698A JP 7385698 A JP7385698 A JP 7385698A JP H11274551 A JPH11274551 A JP H11274551A
Authority
JP
Japan
Prior art keywords
led
reset
data
potential
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7385698A
Other languages
Japanese (ja)
Inventor
Tatsuto Kawai
達人 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7385698A priority Critical patent/JPH11274551A/en
Publication of JPH11274551A publication Critical patent/JPH11274551A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

PROBLEM TO BE SOLVED: To raise the light emitting intensity and reduce the crosstalk by storing charges corresponding to data signals in a storage capacitor to drive an LED element to emit a light by the stored charges. SOLUTION: When a reset signal applied to Pd2 is reset, a reset diode 5 turns on to flow a current in a storage capacitor 2, the potential on Pm goes to a reset potential while a high current flows in a driving transistor 3 and an LED element 4 lights at a high brightness. When the reset signal applied to Pd2 goes to a non-reset state, the reset diode 5 turns off and a select signal applied to Pc goes to a select state to raise the potential on Pc , resulting in that the potential difference between Pm and Pc and the current flowing in the driving transistor 3 settle to values conformed with data signals and light emission intensity of the LED element 4 settles to a value conformed with the data signals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複写機、プリン
タ、コンピュータシステム、テレビジョンシステム等の
電子機器に利用される発光装置に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a light emitting device used for electronic equipment such as a copying machine, a printer, a computer system, and a television system.

【0002】[0002]

【従来の技術】従来、微小な発光部からなる画素を多
数、一次元状、或いは二次元状に配列し、各画素の発光
を個別に制御可能な発光装置は、複写機、プリンタ等の
画像形成装置の内部の書き込みヘッド等、或いはコンピ
ュータシステム、テレビジョンシステム等の表示装置等
として用いられている。ここで、従来技術とその問題点
を画像形成装置の書き込みヘッドの例を用いて説明す
る。図42に、従来の電子写真方式を用いた画像形成装
置の一例の概略構成図を示す。
2. Description of the Related Art Conventionally, a light emitting device in which a large number of pixels each composed of a minute light emitting portion are arranged one-dimensionally or two-dimensionally and the light emission of each pixel can be individually controlled has been used in an image forming apparatus such as a copying machine or a printer. It is used as a writing head or the like inside a forming apparatus, or as a display device of a computer system, a television system, or the like. Here, the prior art and its problems will be described using an example of a write head of an image forming apparatus. FIG. 42 shows a schematic configuration diagram of an example of an image forming apparatus using a conventional electrophotographic method.

【0003】図42中、91は像担持体としての回転ド
ラム型の電子写真感光体、92は帯電装置、93は現像
装置、94は転写装置、95は定着装置、96はクリー
ニング装置である。本図の画像形成装置の作用機序は以
下の通りである。
In FIG. 42, reference numeral 91 denotes a rotating drum type electrophotographic photosensitive member as an image carrier, 92 denotes a charging device, 93 denotes a developing device, 94 denotes a transfer device, 95 denotes a fixing device, and 96 denotes a cleaning device. The mechanism of operation of the image forming apparatus of this figure is as follows.

【0004】感光体91上を帯電装置92により一様に
帯電させる。この感光体92の帯面に対して所望の画像
情報の時系列電気デジタル画像信号に対応した露光Lが
なされ、感光体91の周面に対して所望の画像情報に対
応した静電潜像が形成される。当該静電潜像は、現像ト
ナーを用いた現像装置93によりトナー像として現像さ
れる。一方、不図示の給紙部から記録材として転写材P
が供給され、感光体91と、これに所定の押圧力で当接
された接触転写手段との圧接ニップ部(転写部)Tに所
定のタイミングにて導入され、所定の転写バイアス電圧
が印加されてトナー像が転写材Pに転写される。トナー
像の転写を受けた転写材Pは感光体91の面から分離さ
れて熱定着方式等の定着装置95へ導入されてトナー像
の定着を受け、画像形成物(プリント)として装置外へ
排出される。転写材Pに対するトナー像転写後の感光体
91面はクリーニング装置96により残留トナー等の付
着汚染物の除去を受けて清掃され、繰り返して作業に供
される。
The photosensitive member 91 is uniformly charged by a charging device 92. Exposure L corresponding to a time-series electric digital image signal of desired image information is performed on the belt surface of the photoconductor 92, and an electrostatic latent image corresponding to the desired image information is formed on the peripheral surface of the photoconductor 91. It is formed. The electrostatic latent image is developed as a toner image by a developing device 93 using a developing toner. On the other hand, a transfer material P
Is supplied at a predetermined timing to a press-contact nip (transfer portion) T between the photoreceptor 91 and the contact transfer means contacted with a predetermined pressing force, and a predetermined transfer bias voltage is applied. Thus, the toner image is transferred to the transfer material P. The transfer material P to which the toner image has been transferred is separated from the surface of the photoreceptor 91, introduced into a fixing device 95 such as a heat fixing system, and fixed to the toner image, and discharged out of the device as an image formed product (print). Is done. After the transfer of the toner image to the transfer material P, the surface of the photoreceptor 91 is cleaned by removing the adhered contaminants such as residual toner by the cleaning device 96, and is repeatedly provided for the operation.

【0005】ここで、感光体91上に潜像を書き込むた
めの露光方式としては、レーザビーム方式、LED(発
光ダイオード)アレイ方式などが中心となっている。
Here, as an exposure system for writing a latent image on the photosensitive member 91, a laser beam system, an LED (light emitting diode) array system, or the like is mainly used.

【0006】レーザビーム方式は、半導体またはガスレ
ーザなどのレーザ装置から発したレーザビームを、その
強度を制御しながらポリゴンミラーやレンズ等を介して
感光体91上を走査せしめることによって潜像を形成す
るものであるが、ポリゴンミラーやレンズ等の光学部品
が障害となり、装置の小型化や低価格化が難しいという
問題がある。
In the laser beam method, a latent image is formed by scanning a laser beam emitted from a laser device such as a semiconductor or a gas laser on a photoreceptor 91 via a polygon mirror or a lens while controlling the intensity thereof. However, there is a problem that optical components such as a polygon mirror and a lens become obstacles, and it is difficult to reduce the size and cost of the apparatus.

【0007】LEDアレイ方式は、基板上に多数配列さ
れたLEDチップの発光部の発光強度をデータ信号によ
り制御し、ロッドレンズアレイにより感光体上に投影す
ることにより画像を形成するものであり、レーザビーム
方式より小型化や低価格化に適しているため、多く用い
られるようになってきた。図43にこのようなLEDア
レイ方式のプリンタヘッドの構成を示す。
In the LED array system, the light emission intensity of the light emitting portions of the LED chips arranged in large numbers on a substrate is controlled by a data signal, and an image is formed by projecting the light on a photoreceptor by a rod lens array. Since it is more suitable for downsizing and price reduction than the laser beam method, it has been widely used. FIG. 43 shows a configuration of such an LED array type printer head.

【0008】図43において、LEDアレイ方式のプリ
ンタヘッドは、基板111上に複数のLEDアレイチッ
プ112を一列に配し、これらの各LEDアレイは、複
数の駆動用ドライバIC113よりなる回路とボンディ
ングワイヤ114などで接続され、一次元状に配列した
LEDプリンタヘッドを構成する。そこで所定の駆動信
号に応じてLEDプリンタヘッドのLEDアレイは発光
し、発光した光はロッドレンズアレイ115を経て、感
光体の表面を照射し、潜像を形成する。
In FIG. 43, an LED array type printer head has a plurality of LED array chips 112 arranged in a line on a substrate 111, and each of these LED arrays is connected to a circuit comprising a plurality of driver ICs 113 for driving and a bonding wire. The LED printer heads are connected with each other at 114 and arranged one-dimensionally. Accordingly, the LED array of the LED printer head emits light in response to a predetermined drive signal, and the emitted light irradiates the surface of the photoconductor via the rod lens array 115 to form a latent image.

【0009】このようなLEDアレイ方式は、基板が高
価であり、且つ一枚の基板でアレイを作ることができな
いため、切り出したチップを並べる必要がある。この時
に、チップ間の段差、間隔が厳しく管理されないと画像
の品質を落としてしまう。このことがコストアップの要
因となるという問題がある。
In such an LED array system, since the substrate is expensive and an array cannot be formed with one substrate, it is necessary to arrange the cut chips. At this time, if the steps and intervals between the chips are not strictly managed, the quality of the image is degraded. There is a problem that this causes a cost increase.

【0010】一方、近年、大面積の基板上に薄膜で形成
することができ、且つ直流駆動可能な有機薄膜発光素子
(以下、「有機LED素子」と記す)が開発されて来て
おり、該有機LED素子からなる発光部を一次元状に配
列した有機LED装置をプリンタヘッドとして用いるこ
とが提案されている。
On the other hand, in recent years, an organic thin-film light-emitting element (hereinafter, referred to as an “organic LED element”) which can be formed as a thin film on a large-area substrate and can be driven in a direct current has been developed. It has been proposed to use, as a printer head, an organic LED device in which light-emitting portions composed of organic LED elements are arranged one-dimensionally.

【0011】図44は、このような有機LED装置の一
例を模式的に示す平面図である。この例では、9画素に
より構成された装置を示す。
FIG. 44 is a plan view schematically showing an example of such an organic LED device. In this example, a device including nine pixels is shown.

【0012】図44中、120は透光性基板、121〜
129は画素1〜9の発光部を構成する有機LED素子
である。BLK1 〜BLK3 は各画素の有機LED素子
の陽極に接続された共通配線、MTX1 〜MTX3 は各
画素の有機LED素子の陰極に接続されたマトリクス配
線である。また、50はマトリクス配線MTX1 〜MT
3 にデータ信号を供給するデータ信号回路(DAT
A)、60は共通配線BLK1 〜BLK3 に選択信号を
供給する選択信号回路(SEL)である。
In FIG. 44, reference numeral 120 denotes a translucent substrate;
Reference numeral 129 denotes an organic LED element that constitutes a light emitting unit of each of the pixels 1 to 9. BLK 1 to BLK 3 are common wirings connected to the anodes of the organic LED elements of each pixel, and MTX 1 to MTX 3 are matrix wirings connected to the cathodes of the organic LED elements of each pixel. 50 denotes matrix wirings MTX 1 to MT
Data signal circuit for supplying a data signal to X 3 (DAT
A), 60 is a selection signal circuit for supplying a selection signal to the common line BLK 1 ~BLK 3 (SEL).

【0013】図45は、図44中のA−A’断面を示す
模式図である。図中、131は有機LED素子121の
陰極であり、その引き出し線にMTX1 が接続されてい
る。陰極131は、Li、Al、Mg、Mg−Ag、A
l−Li、In等の薄膜からなる。また、132は有機
LED素子121の有機発光層であり、例えばアルミキ
ノリノール錯体等の有機電子輸送材料よりなる電子輸送
層と、トリフェニルアミン等の有機正孔輸送材料よりな
る正孔輸送層とを積層して形成されている。BLK1
有機LEDの陽極であると共に共通配線でもあり、イン
ジウム・スズ酸化物(ITO)等で形成されている。
FIG. 45 is a schematic diagram showing a section taken along the line AA ′ in FIG. In the drawing, reference numeral 131 denotes a cathode of the organic LED element 121, and MTX 1 is connected to a lead line thereof. The cathode 131 is composed of Li, Al, Mg, Mg-Ag, A
It is composed of a thin film such as l-Li, In or the like. Reference numeral 132 denotes an organic light emitting layer of the organic LED element 121, which includes, for example, an electron transport layer made of an organic electron transport material such as an aluminum quinolinol complex and a hole transport layer made of an organic hole transport material such as triphenylamine. It is formed by lamination. BLK 1 is both an anode of the organic LED and a common wiring, and is formed of indium tin oxide (ITO) or the like.

【0014】図46は、上記のような有機LED装置の
全体の等価回路を示す図である。画素1〜3の有機LE
D素子121〜123の陽極側は共に共通配線BLK1
に接続されている。同様にして、有機LED素子124
〜126はBLK2 に、127〜129はBLK3 にそ
れぞれ接続されている。
FIG. 46 is a diagram showing an overall equivalent circuit of the above-described organic LED device. Organic LE for pixels 1-3
The anode side of each of the D elements 121 to 123 has a common wiring BLK 1.
It is connected to the. Similarly, the organic LED element 124
- 126 is the BLK 2, 127 to 129 are respectively connected to the BLK 3.

【0015】一方、有機LED素子121〜123の陰
極はそれぞれ異なるマトリクス配線MTX1 〜MTX3
に接続されている。同様に、124〜126、127〜
129の陰極はそれぞれ異なるマトリクス配線に接続さ
れ、その結果、有機LED素子121、124、127
の陰極が共通にMTX1 に、122、125、128の
陰極がMTX2 に、123、126、129の陰極がM
TX3 にそれぞれ共通に接続されている。
On the other hand, the cathodes of the organic LED elements 121 to 123 are respectively different matrix wirings MTX 1 to MTX 3.
It is connected to the. Similarly, 124-126, 127-
129 are connected to different matrix wirings, and as a result, the organic LED elements 121, 124, 127
Are commonly used as MTX 1 , the cathodes 122, 125 and 128 are used as MTX 2 and the cathodes 123, 126 and 129 are used as MTX 1.
They are connected in common respectively to the TX 3.

【0016】共通配線BLK1 〜BLK3 は引き出され
て、例えばシフトレジスタのような選択信号回路60に
接続されている。また、マトリクス配線MTX1 〜MT
3はそれぞれに動作する信号源を有するデータ信号回
路50に接続されている。
The common lines BLK 1 to BLK 3 are drawn out and connected to a selection signal circuit 60 such as a shift register. The matrix wirings MTX 1 to MT
X 3 is connected to a data signal circuit 50 having a signal source operating on each.

【0017】図47は上記のような有機LED装置の駆
動タイミングの一例を示す図である。図中、sel1
sel3 は共通配線BLK1 〜BLK3 に印加される選
択信号、data1 〜data3 はマトリクス配線MT
1 〜MTX3 に印加されるデータ信号、L121 〜L
129 は有機LED素子121〜129の輝度である。
FIG. 47 is a diagram showing an example of the drive timing of the organic LED device as described above. In the figure, sel 1 to
sel 3 is a selection signal applied to the common lines BLK 1 to BLK 3 , and data 1 to data 3 are matrix lines MT
Data signals applied to X 1 to MTX 3 , L 121 to L 121
Reference numeral 129 denotes the luminance of the organic LED elements 121 to 129 .

【0018】時刻t1 で共通配線BLK1 に印加される
選択信号sel1 がオンである高電位状態となる。se
2 、sel3 はオフである低電位状態のままである。
一方で、マトリクス配線MTX1 〜MTX3 に印加され
るデータ信号data1 〜data3 は低電位状態とな
る。従って、共通配線BLK1 に接続されている有機L
ED素子121〜123には順電圧がかかり、発光し始
める。
The selection signal sel 1 applied to the common line BLK 1 at time t 1 becomes a high potential state is on. se
l 2 and sel 3 remain in the low potential state which is off.
On the other hand, the data signal data 1 to Data 3, which is applied to the matrix wiring MTX 1 ~MTX 3 becomes the low potential state. Therefore, the organic L connected to the common wiring BLK 1
A forward voltage is applied to the ED elements 121 to 123, and light emission starts.

【0019】期間τ1 経過後、時刻t1'で、選択信号s
el1 がオフである低電位状態となり、data1 〜d
ata3 も高電位状態となる。よって、有機LED素子
121〜123には順電圧がかからなくなり、発光は終
了する。
After the lapse of the period τ 1 , at time t 1 ′ , the selection signal s
el 1 is a low potential state, which is the off, data 1 ~d
Data 3 also becomes a high potential state. Therefore, no forward voltage is applied to the organic LED elements 121 to 123, and the light emission ends.

【0020】次に、時刻t2 で共通配線BLK2 に印加
される選択信号sel2 のみがオンである高電位状態と
なり、data1 〜data3 も低電位状態となって、
有機LED素子124〜126に順電位がかかり、発光
が始まる。期間τ2 経過後、時刻t2'でsel2 は低電
位状態、data1 〜data3 が高電位状態となり、
有機LED素子124〜126の発光は終了する。
Next, at time t 2 , only the selection signal sel 2 applied to the common line BLK 2 is turned on to a high potential state, and data 1 to data 3 are also turned to a low potential state.
A forward potential is applied to the organic LED elements 124 to 126, and light emission starts. After the period τ 2 has elapsed, at time t 2 ′ , sel 2 is in a low potential state, and data 1 to data 3 are in a high potential state,
The light emission of the organic LED elements 124 to 126 ends.

【0021】同様にして、時刻t3 〜t3'の期間τ3
は、有機LED素子127〜129のみが発光する。こ
のようにして、各ブロックに属する画素が、少しずつタ
イミングをずらしながら、発光してゆく。
Similarly, only the organic LED elements 127 to 129 emit light during a period τ 3 from time t 3 to t 3 ′ . In this way, the pixels belonging to each block emit light while slightly shifting the timing.

【0022】このような有機LED装置は、ガラス等の
透光性基板上に、蒸着やスパッタ等の真空プロセスを用
いて、電極となる金属やITO、或いは有機発光層とな
る有機電子輸送材料や有機正孔輸送材料等を成膜し、フ
ォトリソグラフィ等の技法を用いてパターニングするこ
とによって得られる。十分大きな基板を用いれば、有機
LED装置全体を一枚の基板で作ることが可能であり、
LEDアレイのように切り出したチップを並べる必要は
ない。従って、この有機LED装置をプリンタヘッドと
して用いれば、レーザビーム方式のようなポリゴンミラ
ー等は不要で、LEDアレイ方式のようなチップ間段差
の問題もない、小型で高精細且つ低価格な画像形成装置
を得ることができる。
Such an organic LED device uses a vacuum process such as vapor deposition or sputtering on a light-transmitting substrate such as glass to form a metal or ITO as an electrode, or an organic electron transporting material or an organic light emitting layer. It is obtained by forming a film of an organic hole transporting material or the like and patterning the film using a technique such as photolithography. If a sufficiently large substrate is used, the entire organic LED device can be made from a single substrate,
It is not necessary to arrange the chips cut out like an LED array. Therefore, if this organic LED device is used as a printer head, a small, high-definition, and low-cost image forming device that does not require a polygon mirror or the like as in the laser beam system and has no problem of step difference between chips as in the LED array system. A device can be obtained.

【0023】[0023]

【発明が解決しようとする課題】しかしなながら、上記
した有機LED装置には、LEDアレイに比べて十分な
発光強度が得られないという問題を有していた。
However, the above-mentioned organic LED device has a problem that a sufficient light emission intensity cannot be obtained as compared with the LED array.

【0024】その理由としては、第一に、有機LED素
子そのものの問題であり、LEDアレイに用いられるG
aAsやAlInGaP等の無機材料で作られたLED
素子に比べ、有機LED素子はその発光効率が低い、直
流順電圧が高く発熱が大きい、自己発熱での劣化が顕著
で十分な電流を流すことができない、などの問題を有し
ていたからである。
The first reason is a problem of the organic LED element itself.
LEDs made of inorganic materials such as aAs and AlInGaP
This is because, compared to the organic LED element, the organic LED element has problems such as low luminous efficiency, high DC forward voltage and large heat generation, and significant deterioration due to self-heating, which prevents a sufficient current from flowing.

【0025】この点に関しては近年、研究が進み、新た
な有機電子輸送材料、有機正孔輸送材料、有機発光材料
等の開発や、有機LED素子の膜構成の改良等により、
急速に改善されてきている。
In recent years, research on this point has progressed, and the development of new organic electron transporting materials, organic hole transporting materials, organic light emitting materials, etc., and the improvement of the film structure of organic LED elements have led to
It is improving rapidly.

【0026】さらに、第二の理由として、有機LED装
置の回路構成や駆動法に起因するものがある。
Furthermore, the second reason is that it is caused by the circuit configuration or driving method of the organic LED device.

【0027】前記した図44のような構成においては、
各有機LED素子はその電極に接続された共通配線に印
加される選択信号がオンとなっている間のみ発光し、選
択信号がオフの間は発光しない。このため、有機LED
装置を構成する画素の数が多くなり、ブロックの数が増
えた場合、それぞれの画素の発光デューティが減少する
ために、一定時間内の時間平均で見ると、発光強度が小
さくなるという問題があった。
In the configuration as shown in FIG.
Each organic LED element emits light only while the selection signal applied to the common wiring connected to its electrode is on, and does not emit light while the selection signal is off. For this reason, organic LED
When the number of pixels constituting the device increases and the number of blocks increases, the light emission duty of each pixel decreases. Was.

【0028】さらに、クロストークを防ぐためには、選
択信号がオフである共通配線に接続されている画素は発
光してはならない。これを確実に行うため、選択信号が
オフである共通配線に接続されている有機LED素子に
は逆電圧がかかるようになっている。しかし、有機LE
D素子にあまり大きな逆電圧をかけることはその劣化に
つながるため望ましくなく、その結果、十分な逆電圧を
かけることができないために、クロストークを完全に防
ぐことができない。
Further, in order to prevent crosstalk, the pixels connected to the common line whose selection signal is off must not emit light. To ensure this, a reverse voltage is applied to the organic LED element connected to the common line whose selection signal is off. However, organic LE
Applying an excessively large reverse voltage to the D element is not desirable because it leads to deterioration, and as a result, a sufficient reverse voltage cannot be applied, so that crosstalk cannot be completely prevented.

【0029】本発明は、かかる問題点に鑑みてなされた
もので、画素の発光デューティが高く、一定時間内の時
間平均で見た発光強度が大きく、且つクロストークの少
ないLED装置、特に有機LED装置を実現し、高画質
で低消費電力の画像形成装置や表示装置、画像読み取り
装置を提供することを目的とする。
The present invention has been made in view of the above problems, and an LED device having a high light emission duty of a pixel, a high light emission intensity on a time average within a predetermined time, and a small crosstalk, particularly an organic LED. An object of the present invention is to provide an image forming apparatus, a display apparatus, and an image reading apparatus which realize a device and have high image quality and low power consumption.

【0030】[0030]

【課題を解決するための手段】本発明は、第一に、基板
上に、発光層を陽極及び陰極により挟持したLED素子
と、電荷を蓄積する蓄積コンデンサと、印加される電圧
によって抵抗が変化する非線形二端子素子と、を有する
LED装置の駆動方法であって、上記非線形二端子素子
を介してデータ信号に対応した電荷を上記蓄積コンデン
サに蓄積し、該蓄積された電荷によって上記LED素子
を発光させることを特徴とするLED装置の駆動方法を
提供するものである。
According to the present invention, first, an LED element having a light emitting layer sandwiched between an anode and a cathode on a substrate, a storage capacitor for accumulating electric charge, and a resistance varying according to an applied voltage are provided. A non-linear two-terminal element, comprising: storing an electric charge corresponding to a data signal in the storage capacitor via the non-linear two-terminal element; and operating the LED element by the stored electric charge. An object of the present invention is to provide a method for driving an LED device, which emits light.

【0031】また本発明は第二に、上記駆動方法を実施
するLED装置を提供するものであり、基板上に、発光
層を陽極及び陰極により挟持したLED素子と、蓄積コ
ンデンサと、印加される電圧によって抵抗が変化する非
線形二端子素子と、を有し、データ信号に対応して上記
非線形二端子素子を介して上記蓄積コンデンサに蓄積さ
れた電荷によって上記LED素子を発光させることを特
徴とする。
Secondly, the present invention provides an LED device for implementing the above-mentioned driving method, in which an LED element having a light emitting layer sandwiched between an anode and a cathode, a storage capacitor, and a light emitting element are applied. A non-linear two-terminal element whose resistance changes according to a voltage, wherein the LED element emits light by electric charges stored in the storage capacitor via the non-linear two-terminal element in response to a data signal. .

【0032】さらに本発明は第三に、上記本発明のLE
D装置を一画素としてn×m個(n、mはいずれも2以
上)の画素を有し、該複数の画素を相互に隣接するn個
の画素によって構成されるm個のブロックに分割し、各
ブロックの画素をm本の共通配線によりブロック毎に共
通に配線し、各ブロックより1画素ずつ選択してn本の
マトリクス配線により異なるブロック間で共通に配線し
てなることを特徴とするLED装置を提供するものであ
る。
Furthermore, the present invention thirdly provides the above-mentioned LE of the present invention.
The D device has n × m pixels (where n and m are 2 or more) as one pixel, and divides the plurality of pixels into m blocks composed of n pixels adjacent to each other. , The pixels of each block are commonly wired for each block by m common wirings, one pixel is selected from each block, and commonly wired between different blocks by n matrix wirings. An LED device is provided.

【0033】本発明においては、LED素子に蓄積コン
デンサを接続し、該蓄積コンデンサに一旦電荷を蓄積
し、該蓄積電荷によって当該LED素子を発光させる。
該蓄積コンデンサへの電荷の蓄積は印加される電圧によ
って抵抗が変化する非線形二端子素子によって制御され
るため、複数の画素を配設した装置の任意の画素におい
て、他の画素の蓄積コンデンサへ電荷を蓄積している期
間にも、当該画素の蓄積コンデンサに蓄積された電荷に
よってLED素子の発光を持続でき、一走査時間のトー
タル光エネルギーとしては画像を形成するのに十分な量
が得られる。このため、有機LED素子を用いた場合に
も、素子の劣化が少なく、またエネルギーの利用効率が
高いという利点が得られる。
In the present invention, a storage capacitor is connected to the LED element, the charge is temporarily stored in the storage capacitor, and the LED element emits light by the stored charge.
Since the accumulation of electric charge in the storage capacitor is controlled by a non-linear two-terminal element whose resistance changes according to the applied voltage, in an arbitrary pixel of a device having a plurality of pixels, the electric charge is stored in the storage capacitor of another pixel. During the period during which is stored, the light emission of the LED element can be continued by the charge stored in the storage capacitor of the pixel, and a sufficient amount of light energy for forming an image can be obtained as the total light energy for one scanning time. For this reason, even when the organic LED element is used, there is obtained an advantage that the element is hardly deteriorated and the energy use efficiency is high.

【0034】本発明においては、好ましくは、蓄積コン
デンサに蓄積された電荷量によってソース・ドレイン電
極間に流れる電流が制御されるトランジスタを介してL
ED素子に流れる電流を制御することによって、必要な
蓄積電荷量を低減することができるため、非線形二端子
素子や蓄積コンデンサの大きさが小さくて済み、その
分、LED素子の面積を大きくでき、より大きな発光を
得ることができる。
In the present invention, it is preferable that the current flowing between the source and drain electrodes is controlled by a transistor whose current is controlled by the amount of charge stored in the storage capacitor.
By controlling the current flowing through the ED element, the required amount of stored charge can be reduced, so that the size of the nonlinear two-terminal element and the storage capacitor can be reduced, and the area of the LED element can be increased accordingly, Greater light emission can be obtained.

【0035】上記本発明のLED装置においては、画素
を一次元状に配置したLED装置及び、n行×m列の二
次元状に配置したLED装置が構成され、これらを用い
てさらに、光源、画像表示装置、画像読み取り装置、表
示装置が構成される。
In the LED device of the present invention, an LED device in which pixels are arranged one-dimensionally and an LED device in which n rows × m columns are arranged two-dimensionally are formed. An image display device, an image reading device, and a display device are configured.

【0036】[0036]

【発明の実施の形態】以下、本発明の各構成について詳
細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, each component of the present invention will be described in detail.

【0037】[実施形態1]図1に、本発明の第1の実
施形態のLED装置の等価回路を示す。図中、1は書き
込みダイオード、2は蓄積コンデンサ、3は薄膜トラン
ジスタである駆動トランジスタ、4は発光部たるLED
素子、5はリセットダイオードであり、書き込みダイオ
ード1とリセットダイオード5が本発明にかかる非線形
二端子素子に相当する。また、Pc は蓄積コンデンサ2
の第一の側につらなる電極、Pm は蓄積コンデンサの第
二の側につらなる電極、Pd1は書き込みダイオード1の
陰極につらなる電極、Pd2はリセットダイオードの陽極
につらなる電極、Pled はLED素子4の陰極につらな
る電極を示す。
[Embodiment 1] FIG. 1 shows an equivalent circuit of an LED device according to a first embodiment of the present invention. In the figure, 1 is a writing diode, 2 is a storage capacitor, 3 is a driving transistor which is a thin film transistor, and 4 is an LED which is a light emitting portion.
The element 5 is a reset diode, and the write diode 1 and the reset diode 5 correspond to the nonlinear two-terminal element according to the present invention. P c is the storage capacitor 2
P m is an electrode connected to the second side of the storage capacitor, P d1 is an electrode connected to the cathode of the writing diode 1, P d2 is an electrode connected to the anode of the reset diode, and P led is an LED. The electrode connected to the cathode of the element 4 is shown.

【0038】本実施形態においては、Pc には選択信
号、Pd1にはデータ信号、Pd2にはリセット信号、Pm
には蓄積コンデンサ2の充放電によりデータ信号に応じ
た電位が現れる。Pled は固定電位である。
In this embodiment, Pc is a selection signal, Pd1 is a data signal, Pd2 is a reset signal, Pm
A potential corresponding to the data signal appears due to charging and discharging of the storage capacitor 2. P led is a fixed potential.

【0039】図2はダイオードの電圧−電流特性の例を
示す図である。ダイオードはその逆方向に電圧が印加さ
れるか、その順方向に印加される電圧が立ち上がり電圧
を超えない範囲の場合には高い抵抗を示すが、順方向に
印加される電圧が立ち上がり電圧を超えると急激に抵抗
が低下する特性を有している。
FIG. 2 is a diagram showing an example of voltage-current characteristics of a diode. The diode has high resistance when the voltage is applied in the reverse direction or the voltage applied in the forward direction does not exceed the rising voltage, but the voltage applied in the forward direction exceeds the rising voltage And the resistance is rapidly reduced.

【0040】以下に示す全ての実施形態において、書き
込みダイオードやリセットダイオード、或いはMIM
(Metal Insulator Metal)素子
は、それぞれ単一の素子であっても良いが、複数の素子
を順方向を揃えて直列又は並列に接続した回路によって
構成された一つの単位であっても良く、印加される電圧
によって抵抗の変化する非線形素子としての性質を持っ
ていれば良く、動作電圧の合わせ込みの都合や、動作電
流の確保の都合等により適宜選択する。また、蓄積コン
デンサや駆動トランジスタについても同様であり、これ
らは同等の機能を持つ回路単位によって代替可能であ
る。
In all the embodiments described below, the write diode, the reset diode, or the MIM
The (Metal Insulator Metal) element may be a single element, or may be a single unit composed of a circuit in which a plurality of elements are connected in series or parallel with their forward directions aligned. It is sufficient that the element has the property of a non-linear element whose resistance changes according to the applied voltage, and is appropriately selected depending on the convenience of adjusting the operating voltage, securing the operating current, and the like. The same applies to the storage capacitor and the drive transistor, and these can be replaced by a circuit unit having an equivalent function.

【0041】本実施形態の駆動トランジスタ3は、ゲー
ト部に形成されるチャネルが、電子を電荷輸送担体とす
るnチャネル型電界効果型トランジスタとしている。ま
た、該トランジスタのゲート電極の電位が、ソース電極
の電位以下の時にはソース電極とドレイン電極間に電流
が流れず、ゲート電極の電位がソース電極の電位よりも
高い時にソース電極とドレイン電極の間に電流が流れる
エンハンスメントモードで動作するものとしている。
In the drive transistor 3 of this embodiment, the channel formed in the gate portion is an n-channel type field effect transistor using electrons as charge transport carriers. Further, when the potential of the gate electrode of the transistor is lower than or equal to the potential of the source electrode, no current flows between the source electrode and the drain electrode, and when the potential of the gate electrode is higher than the potential of the source electrode, It operates in an enhancement mode in which current flows through the device.

【0042】図3は本実施形態のLED装置の駆動タイ
ミングを示す図であり、Pc に印加される選択信号se
l、Pd1に印加されるデータ信号data、Pd2に印加
されるリセット信号res、Pm の電位、LED素子4
の輝度Lとを示している。以下に本実施形態のLED装
置の動作を説明する。
FIG. 3 is a diagram showing the drive timing of the LED device of the present embodiment, and shows the selection signal se applied to Pc .
1, data signal data applied to P d1 , reset signal res applied to P d2 , potential of P m , LED element 4
And the luminance L. Hereinafter, the operation of the LED device of the present embodiment will be described.

【0043】時刻t1 で、Pd2に印加されるリセット信
号resがリセット状態(高電位状態)となると、Pd2
の電位は上昇する。リセットダイオード5には順電圧が
かかり、導通状態となる。このため蓄積コンデンサ2に
電流が流入する。このためPm の電位はリセット電位
(Vreset )にリセットされる。Pm は駆動トランジス
タ3のゲート電極、Pc は駆動トランジスタ3のソース
電極にそれぞれ接続されているので、Pm とPc の電位
差に応じて駆動トランジスタ3に電流が流れるが、リセ
ット状態が高電位であるため、この時駆動トランジスタ
3には大きな電流が流れ、LED素子4が高輝度で発光
する。
At time t 1 , when the reset signal res applied to P d2 enters the reset state (high potential state), P d2
Potential rises. A forward voltage is applied to the reset diode 5, and the reset diode 5 becomes conductive. Therefore, a current flows into the storage capacitor 2. Potential of this for P m is reset to reset potential (V reset). The gate electrode of the P m is the driving transistor 3, since P c are respectively connected to the source electrode of the driving transistor 3, a current flows to the driving transistor 3 in accordance with the potential difference between the P m and P c, the high reset state At this time, a large current flows through the drive transistor 3 because of the potential, and the LED element 4 emits light with high luminance.

【0044】時刻t2 で、Pd2に印加されるリセット信
号resが非リセット状態(低電位状態)になると、P
d2の電位は下降する。リセットダイオード5には立ち上
がり順電圧以上の電圧がかからなくなるため、非導通状
態となる。同時に、Pc に印加される選択信号selが
選択状態(高電位状態)になり、Pc の電位は上昇す
る。その結果、蓄積コンデンサ2を隔てたPm の電位も
上昇し、書き込みダイオード1には順電圧がかかり、導
通状態となる。このため、Pd1に印加されるデータ信号
dataに応じた電位に落ち着く。これに伴い、Pm
c の電位差や駆動トランジスタ3に流れる電流もデー
タ信号dataに応じた値に落ち着き、LED素子4の
発光輝度もデータ信号dataに応じた値に落ち着く。
At time t 2 , when the reset signal res applied to P d2 goes into the non-reset state (low potential state), P
The potential of d2 drops. Since a voltage higher than the rising forward voltage is not applied to the reset diode 5, the reset diode 5 is turned off. At the same time, the selection signal sel applied to Pc is in the selected state (high potential state), and the potential of Pc rises. As a result, increases the potential of the P m which separates the storage capacitor 2, the write diode 1 takes forward voltage, becomes conductive. Therefore, the potential is settled to a potential corresponding to the data signal data applied to P d1 . Accordingly, restless to the value current is also corresponding to the data signal (data) flows to the potential difference and the driving transistor 3 P m and P c, the light emission luminance of the LED element 4 is also settled to a value corresponding to the data signal data.

【0045】時刻t3 で、Pc に印加される選択信号s
elが非選択状態(低電位状態)になるとPm の電位は
下降する。しかし、Pm とPc の電位差は変わらないの
で、駆動トランジスタ3に流れる電流はほとんど変わら
ず、LED素子4の発光輝度もほとんど変わらない。
At time t 3 , the selection signal s applied to P c
el is the potential of the P m becomes a non-selected state (low potential) is lowered. However, since not change the potential difference P m and P c, the current flowing through the driving transistor 3 is hardly changed, the emission luminance of the LED element 4 is also hardly changed.

【0046】Pc に印加される選択信号selが非選択
状態(低電位状態)の間は、書き込みダイオード1には
立ち上がり電圧以上の順電圧がかかることはないので、
非導通状態となっており、Pd1に印加されるデータ信号
dataが変化してもPm の電位はそのまま保持され、
駆動トランジスタ3を流れる電流はそのまま流れ続けて
LED素子4の発光が持続する。
While the selection signal sel applied to P c is in a non-selection state (low potential state), a forward voltage higher than the rising voltage is not applied to the write diode 1.
Has a non-conducting state, the potential of the even P m and the data signal data applied to the P d1 is changed are preserved,
The current flowing through the drive transistor 3 continues to flow as it is, and the light emission of the LED element 4 continues.

【0047】時刻t4 以降、上記動作を繰り返す。The time t 4 and later, the above-described operation is repeated.

【0048】図4は、上記本発明第一の実施形態のLE
D装置の駆動タイミングの他の例を示す図である。本例
が図3の駆動と異なる点は、LED素子4の輝度を決定
するデータ信号dataが時間変調信号として与えられ
ている点である。
FIG. 4 shows the LE of the first embodiment of the present invention.
FIG. 14 is a diagram illustrating another example of the drive timing of the D device. This example is different from the driving of FIG. 3 in that the data signal data for determining the luminance of the LED element 4 is given as a time modulation signal.

【0049】[実施形態2]図5は、本発明第2の実施
形態のLED装置の等価回路を示す。図中、1は書き込
みダイオード、2は蓄積コンデンサ、3は駆動トランジ
スタ、4はLED素子、6はリセットダイオードであ
り、Pc は蓄積コンデンサ2の第一の側につらなる電
極、Pm は蓄積コンデンサの第二の側につらなる電極、
d1は書き込みダイオード1の陽極につらなる電極、P
d2はリセットダイオード5の陰極につらなる電極、P
led はLED素子4の陰極につらなる電極を示す。ま
た、本実施形態において、Pc には選択信号、Pd1には
データ信号、Pd2にはリセット信号が印加され、Pm
は蓄積コンデンサ2の充放電によりデータ信号に応じた
電位が現れる。Pled は固定電位である。また、本実施
形態においても、駆動トランジスタ3は、nチャネル型
電界効果型トランジスタでエンハンスメントモードで動
作するものとする。
[Embodiment 2] FIG. 5 shows an equivalent circuit of an LED device according to a second embodiment of the present invention. In the figure, 1 is a write diode, 2 storage capacitor, the driving transistor 3, the LED element 4, 6 are reset diode, P c is connected to the first side of the storage capacitor 2 electrode, P m is the storage capacitor Electrodes hanging on the second side of the
P d1 is an electrode connected to the anode of the writing diode 1;
d2 is an electrode connected to the cathode of the reset diode 5, P
led indicates an electrode connected to the cathode of the LED element 4. In this embodiment, a selection signal is applied to P c , a data signal is applied to P d1 , a reset signal is applied to P d2 , and a potential corresponding to the data signal appears in P m by charging and discharging of the storage capacitor 2. . P led is a fixed potential. Also in the present embodiment, the driving transistor 3 is an n-channel field effect transistor and operates in the enhancement mode.

【0050】本実施形態のLED装置の駆動タイミング
を図6に示す。本図も図3と同様にPc に印加される選
択信号sel、Pd1に印加されるデータ信号data、
d2に印加されるリセット信号res、Pm の電位、L
ED素子4の輝度Lとを示している。以下に本実施形態
のLED装置の動作を説明する。
FIG. 6 shows the drive timing of the LED device of this embodiment. In this figure, similarly to FIG. 3, the selection signal sel applied to P c , the data signal data applied to P d1 ,
Reset signal res applied to P d2 , potential of P m , L
5 shows the luminance L of the ED element 4. Hereinafter, the operation of the LED device of the present embodiment will be described.

【0051】時刻t1 で、Pd2に印加されるリセット信
号resがリセット状態(低電位状態)になるとPd2
電位は下降する。リセットダイオード5には順電圧がか
かり、導通状態となる。そのため、蓄積コンデンサ2か
ら電流が流出し、Pm の電位はリセット電位(V
reset )にリセットされる。この時、リセット電位は低
電位であるため、駆動トランジスタ3には電流が流れ
ず、LED素子4は発光しない。
At time t 1 , when the reset signal res applied to P d2 enters the reset state (low potential state), the potential of P d2 falls. A forward voltage is applied to the reset diode 5, and the reset diode 5 becomes conductive. Therefore, current flows from the storage capacitor 2, the potential of the P m reset potential (V
reset ). At this time, since the reset potential is low, no current flows through the drive transistor 3 and the LED element 4 does not emit light.

【0052】時刻t2 で、Pd2に印加されるリセット信
号resが非リセット状態(高電位状態)になるとPd2
の電位は上昇する。リセットダイオード5には立ち上が
り電圧以上の順電圧がかかることがなくなり、非導通状
態となる。同時に、Pc に印加される選択信号selが
選択状態(低電位状態)になり、Pc の電位は下降す
る。その結果、蓄積コンデンサ2を隔てたPm の電位も
下降し、書き込みダイオード1には順電圧がかかり、導
通状態となる。このため、Pd1に印加されるデータ信号
dataに応じて蓄積コンデンサ2に電流が流入し、P
m の電位は選択期間中にPd1に印加されたデータ信号d
ataに応じた電位に落ち着く。Pm は駆動トランジス
タ3のゲート電極、Pc は駆動トランジスタ3のソース
電極にそれぞれ接続されているので、この時のPm とP
c の電位差に応じて駆動トランジスタ3に電流が流れ、
LED素子4が発光する。
[0052] In time t 2, the when the reset signal res applied to P d2 becomes non reset state (high potential state) P d2
Potential rises. The reset diode 5 is not applied with a forward voltage higher than the rising voltage, and becomes non-conductive. At the same time, the selection signal sel applied to P c is in the selected state (low potential state), and the potential of P c falls. As a result, lowers the potential of the P m which separates the storage capacitor 2, the write diode 1 takes forward voltage, becomes conductive. Therefore, current flows into the storage capacitor 2 in accordance with the data signal data applied to P d1 , and P
The potential of m is the data signal d applied to P d1 during the selection period.
It calms down to the potential corresponding to the data. The gate electrode of the P m is the driving transistor 3, since P c are respectively connected to the source electrode of the driving transistor 3, P m and P at this time
A current flows through the driving transistor 3 according to the potential difference of c ,
The LED element 4 emits light.

【0053】時刻t3 で、Pc に印加される選択信号s
elが非選択状態(高電位状態)になるとPm の電位は
上昇する。しかし、Pm とPc の電位差は変わらないの
で、駆動トランジスタ3に流れる電流はほとんど変わら
ず、LED素子4の発光輝度もほとんど変わらない。
At time t 3 , the selection signal s applied to P c
el is the potential of the P m becomes a non-selected state (high potential state) increases. However, since not change the potential difference P m and P c, the current flowing through the driving transistor 3 is hardly changed, the emission luminance of the LED element 4 is also hardly changed.

【0054】Pc に印加される選択信号selが非選択
状態(高電位状態)の間は、書き込みダイオード1には
立ち上がり電圧以上の順電圧がかかることはなく非導通
状態となっているため、Pd1に印加されるデータ信号d
ataが変化しても、Pm の電位はそのまま保持される
ので、駆動トランジスタ3を流れる電流はそのまま流れ
続け、従ってLED素子4はそのまま発光を持続する。
While the selection signal sel applied to P c is in a non-selection state (high potential state), the write diode 1 is in a non-conductive state without applying a forward voltage higher than the rising voltage. Data signal d applied to P d1
ata also changes, since the potential of the P m is maintained as it is, the current flowing through the driving transistor 3 continues to flow as it is, thus LED element 4 is directly sustained emission.

【0055】時刻t4 以降、上記動作を繰り返す。[0055] time t 4 and later, the above-described operation is repeated.

【0056】図7は、図5のLED装置の他の駆動タイ
ミングを示す図である。本図の駆動タイミングが図6と
異なる点は、データ信号dataが時間変調信号として
与えられている点である。
FIG. 7 is a diagram showing another drive timing of the LED device of FIG. The driving timing in this figure differs from that in FIG. 6 in that the data signal data is given as a time-modulated signal.

【0057】本実施形態においては、駆動トランジスタ
3がnチャネル型でエンハスメントモードで動作するト
ランジスタの場合、第1の実施形態に比べて、リセット
時にPm の電位がPc の電位より極端に高くならないた
め、不要な高電流がLED素子4に流れない点にある。
LED素子4が有機LED素子である場合、過度の電流
を流すことはその劣化を早める要因となるため、この点
において本実施形態の方が利点がある。また、データ信
号によらず、リセット時に有機LED素子に高電流が流
れて発光すると、完全な黒を表現できず、コントラスト
が下がるという問題も発生するため、その点でも本実施
形態の方が好ましい。
[0057] In this embodiment, when the driving transistor 3 is transistor operating in en lotus placement mode n-channel type, as compared with the first embodiment, from the extreme potential of the P m at reset is P c The point is that unnecessary high current does not flow to the LED element 4 because it does not increase.
In the case where the LED element 4 is an organic LED element, flowing an excessive current is a factor that accelerates the deterioration, and the present embodiment is more advantageous in this point. In addition, if a high current flows through the organic LED element at the time of reset, regardless of the data signal, and the light is emitted, complete black cannot be expressed and the problem that the contrast is lowered occurs. Therefore, the present embodiment is also preferable in that respect. .

【0058】また、駆動トランジスタ3がnチャネル型
でデプレッションモードで動作するトランジスタの場合
も、先の実施形態に比べて、リセット時にPm の電位が
cの電位よりも十分低くなるよう設定できるため、同
様の利点が得られる。
[0058] Also, when the driving transistor 3 is transistor operating in depletion mode n-channel type, as compared with the previous embodiments, can be set so that the potential of P m is sufficiently lower than the potential of the P c at reset Therefore, a similar advantage can be obtained.

【0059】逆に、駆動トランジスタ3がpチャネル型
でエンハンスメントモードやデプレッションモードで動
作するトランジスタの場合は、第1の実施形態のような
回路構成の方が、リセット時にPm の電位がPc の電位
より極端に低くならないため、或いはリセット時にPm
の電位がPc の電位より十分高くなるよう設定できるた
め、不要な高電流が流れず、利点がある。
[0059] Conversely, when the driving transistor 3 of the transistor to operate in an enhancement mode and depletion-mode p-channel type, towards the circuit configuration of the first embodiment, potential P c of P m at reset Is not extremely lower than the potential of P m
Can be set to be sufficiently higher than the potential of Pc , so that unnecessary high current does not flow, which is advantageous.

【0060】[実施形態3]図8は本発明の第3の実施
形態として、第2の実施形態のLED装置を1画素とし
て、複数画素を二次元状に配置して構成したLED装置
の等価回路を示す図である。本実施形態のような、二次
元状に画素を配置して構成したLED装置は、コンピュ
ータや携帯端末、カーナビゲーションシステム等の表示
装置として用いられることが多い。
Third Embodiment FIG. 8 shows a third embodiment of the present invention, which is equivalent to an LED device in which a plurality of pixels are arranged two-dimensionally with the LED device of the second embodiment as one pixel. It is a figure showing a circuit. An LED device configured by arranging pixels two-dimensionally as in the present embodiment is often used as a display device of a computer, a mobile terminal, a car navigation system, or the like.

【0061】本実施形態は、画素1〜画素4の4画素に
より構成されたLED装置であり、画素1、2のそれぞ
れの書き込みダイオード11、21の陽極は共にデータ
信号線Y1 に接続され、画素3、4のそれぞれの書き込
みダイオード31、41の陽極は共にデータ信号線Y2
に接続されている。
This embodiment is an LED device composed of four pixels 1 to 4 and the anodes of the write diodes 11 and 21 of the pixels 1 and 2 are both connected to the data signal line Y 1 . The anodes of the write diodes 31 and 41 of the pixels 3 and 4 are both connected to the data signal line Y 2.
It is connected to the.

【0062】一方、画素1、2のそれぞれの蓄積コンデ
ンサ12、22の第一の側は、それぞれ異なる選択信号
線X1 、X2 に接続されている。同様に、画素3、4の
それぞれの蓄積コンデンサ32、42の第一の側も、そ
れぞれ選択信号線X1 、X2に接続されている。
On the other hand, the first sides of the respective storage capacitors 12 and 22 of the pixels 1 and 2 are connected to different selection signal lines X 1 and X 2 , respectively. Similarly, the first sides of the respective storage capacitors 32 and 42 of the pixels 3 and 4 are also connected to the selection signal lines X 1 and X 2 , respectively.

【0063】また、画素1、2のそれぞれのリセットダ
イオード15、25の陰極は、それぞれ異なる選択信号
線X0 、X1 に接続され、画素3、4のそれぞれのリセ
ットダイオード35、45の陰極も、それぞれ異なる選
択信号線X0 、X1 に接続されている。
The cathodes of the reset diodes 15 and 25 of the pixels 1 and 2 are connected to different selection signal lines X 0 and X 1 , respectively, and the cathodes of the reset diodes 35 and 45 of the pixels 3 and 4 are also connected. , Respectively, are connected to different selection signal lines X 0 , X 1 .

【0064】データ信号線Y1 、Y2 は、それぞれに動
作する信号源を有するデータ信号回路(DATA)50
に接続されている。各信号源は電圧信号を発生する電圧
源として作用しても良いし、電流信号を発生する電流源
として作用しても良い。一方、選択信号源X0 〜X2
選択回路(SEL)60に接続されている。
The data signal lines Y 1 and Y 2 are connected to a data signal circuit (DATA) 50 having a signal source which operates respectively.
It is connected to the. Each signal source may function as a voltage source that generates a voltage signal, or may function as a current source that generates a current signal. On the other hand, the selection signal source X 0 to X 2 is connected to the selection circuit (SEL) 60.

【0065】図9は図8のLED装置の駆動タイミング
を示す図であり、画素1〜4の各画素の発光部をなすL
ED素子14、24、34、44の輝度L14〜L44と、
選択信号線X0 〜X2 、に印加される選択信号sel0
〜sel2 と、データ信号線Y1 、Y2 に印加されるデ
ータ信号data1 、data2 とを表わしている。
FIG. 9 is a diagram showing the drive timing of the LED device shown in FIG.
Luminances L14 to L44 of the ED elements 14, 24, 34, 44 ;
The selection signal sel 0 applied to the selection signal lines X 0 to X 2
To sel 2 and the data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 .

【0066】時刻t1 で、選択信号線X0 に印加される
選択信号sel0 がオンである低電位状態、X1 、X2
に印加されるsel1 、sel2 がオフである高電位状
態となると、選択信号線X0 につながる画素1、3のそ
れぞれのリセットダイオード15、35が導通状態とな
り、蓄積コンデンサ12、32から電流が流出し、蓄積
コンデンサ12、32の第二の側Pm1、Pm3の電位はリ
セット電位にリセットされる。
[0066] At time t 1, a low potential state of the selection signal sel 0 applied to the selected signal lines X 0 is on, X 1, X 2
When sel 1 and sel 2 are turned off, the reset diodes 15 and 35 of the pixels 1 and 3 connected to the selection signal line X 0 are turned on, and the current flows from the storage capacitors 12 and 32. Flows out, and the potentials of the second sides P m1 and P m3 of the storage capacitors 12 and 32 are reset to the reset potential.

【0067】時刻t2 で、選択信号線X1 に印加される
選択信号sel1 がオンである低電位状態、X0 、X2
に印加されるsel0 、sel2 がオフである高電位状
態となる。すると、選択信号線X0 につながる画素1、
3のそれぞれのリセットダイオード15、35は非導通
状態となる。同時に、画素1、3のそれぞれの書き込み
ダイオード11、31は導通状態となり、蓄積コンデン
サ12、32がその時点でデータ信号線Y1 、Y2 に印
加されているデータ信号data1 、data2 に応じ
て電流を流入し、蓄積コンデンサ12、32の第二の側
m1、Pm3の電位はデータ信号data1 、data2
に応じた電位に落ち着く。そしてこの電位に応じて、駆
動トランジスタ13、33に電流が流れ、LED素子1
4、34がデータ信号data1 、data2 に応じた
輝度で発光する。
[0067] In time t 2, the low potential selection signals sel 1 applied to the selected signal line X 1 is ON, X 0, X 2
Is in a high potential state in which sel 0 and sel 2 are turned off. Then, the pixel 1 connected to the selected signal lines X 0,
The reset diodes 15 and 35 of No. 3 are turned off. At the same time, the write diodes 11 and 31 of the pixels 1 and 3 become conductive, and the storage capacitors 12 and 32 respond to the data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 at that time. And the potentials of the second sides P m1 and P m3 of the storage capacitors 12 and 32 become data signals data 1 and data 2, respectively.
Settles to the potential according to. Then, according to this potential, a current flows through the driving transistors 13 and 33, and the LED element 1
4 and 34 emit light at a luminance corresponding to the data signals data 1 and data 2 .

【0068】さらに、選択信号線X1 につながる画素
2、4のそれぞれのリセットダイオード25、45は導
通状態となり、蓄積コンデンサ22、42から電流が流
出し、蓄積コンデンサ22、42の第二の側Pm2、pm4
の電位はリセット電位にリセットされる。
Further, the reset diodes 25 and 45 of the pixels 2 and 4 connected to the selection signal line X 1 are turned on, current flows out of the storage capacitors 22 and 42, and the second side of the storage capacitors 22 and 42. P m2 , p m4
Is reset to the reset potential.

【0069】時刻t3 で、選択信号線X2 に印加される
選択信号sel2 がオンである低電位状態、X0 、X1
に印加されるsel0 、sel1 がオフである高電位状
態となると、選択信号線X1 につながる画素2、4のそ
れぞれのリセットダイオード25、45は非導通状態と
なる。同時に、画素2、4のそれぞれの書き込みダイオ
ード21、41はみな導通状態となり、蓄積コンデンサ
22、42がその時点でデータ信号線Y1 、Y2 に印加
されているデータ信号data1 、data2に応じて
電流を流入し、蓄積コンデンサ22、42の第二の側P
m2、Pm4の電位はデータ信号data1 、data2
応じた電位に落ち着く。そしてこの電位に応じて、駆動
トランジスタ23、43に電流が流れ、LED素子2
4、44がデータ信号data1 、data2 に応じた
輝度で発光する。
[0069] At time t 3, a low potential state of the selection signal sel 2 applied to the selected signal line X 2 is on, X 0, X 1
Sel 0, sel 1 to be applied when a high potential state which is off, each of the reset diode 25, 45 of the pixels 2, 4 connected to the selected signal line X 1 is turned off to. At the same time, the write diodes 21 and 41 of the pixels 2 and 4 are all turned on, and the storage capacitors 22 and 42 are connected to the data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 at that time. Accordingly, current flows into the second side P of the storage capacitors 22, 42.
m2, the potential of the P m4 settles the potential corresponding to the data signals data 1, data 2. Then, according to this potential, a current flows through the drive transistors 23 and 43, and the LED element 2
4 and 44 emit light with luminance according to the data signals data 1 and data 2 .

【0070】上記のようにして、画素1、3と画素2、
4とが、少しずつタイミングをずらしながらデータ信号
に応じた輝度で発光してゆく。
As described above, pixels 1, 3 and pixel 2,
4 emits light at a luminance corresponding to the data signal while slightly shifting the timing.

【0071】[実施形態4]図10は、本発明第4の実
施形態のLED装置であり、先の第2の実施形態のLE
D装置を一次元状に配置して構成した装置の全体の等価
回路を示す図である。
[Embodiment 4] FIG. 10 shows an LED device according to a fourth embodiment of the present invention.
FIG. 2 is a diagram illustrating an equivalent circuit of the entire device configured by arranging the device D in one dimension.

【0072】本実施形態は、画素1〜6の6画素より構
成され、画素1〜3のそれぞれの書き込みダイオード1
1、21、31の陽極は共にデータ信号線BLK1 に接
続され、画素4〜6のそれぞれの書き込みダイオード4
1、51、61の陽極は共にデータ信号線BLK2 に接
続されている。一方、画素1〜3のそれぞれの蓄積コン
デンサ12、22、32の第一の側は、それぞれ異なる
選択信号線MTX1 〜MTX3 に接続されている。ま
た、画素4〜6のそれぞれの蓄積コンデンサ42、5
2、62の第一の側も、それぞれ異なる選択信号線MT
1 〜MTX3 に接続されている。
This embodiment is composed of six pixels, pixels 1 to 6, and has a write diode 1 for each of pixels 1 to 3.
The anodes of 1 , 21 and 31 are all connected to the data signal line BLK1, and the respective write diodes 4 of the pixels 4 to 6 are connected.
The anode of 1,51,61 are both connected to the data signal line BLK 2. On the other hand, the first side of each of the storage capacitors 12, 22 and 32 of the pixel 1-3 is connected to a different selection signal line MTX 1 ~MTX 3 respectively. The storage capacitors 42, 5 of the pixels 4 to 6 respectively.
2 and 62 also have different selection signal lines MT.
X 1 to MTX 3 .

【0073】さらに、画素1〜3のそれぞれのリセット
ダイオード15、25、35の陰極は、それぞれ異なる
選択信号線MTX3 、MTX1 、MTX2 に接続されて
おり、画素4〜6のそれぞれのリセットダイオード4
5、55、65の陰極も、それぞれ異なる選択信号線M
TX3 、MTX1 、MTX2 に接続されている。
Further, the cathodes of the reset diodes 15, 25, and 35 of the pixels 1 to 3 are connected to different selection signal lines MTX 3 , MTX 1 , and MTX 2 , respectively. Diode 4
5, 55 and 65 also have different selection signal lines M, respectively.
It is connected to TX 3 , MTX 1 , MTX 2 .

【0074】選択信号線MTX1 〜MTX3 は、例えば
シフトレジスタのような選択回路(SEL)60に接続
されている。一方、データ信号線BLK1 、BLK2
は、それぞれに動作する信号源を有するデータ信号回路
(DATA)50に接続されている。各信号源は電圧信
号を発生する電圧源として作用しても良いし、電流信号
源を発生する電流源として作用しても良い。
The selection signal lines MTX 1 to MTX 3 are connected to a selection circuit (SEL) 60 such as a shift register. On the other hand, the data signal lines BLK 1 , BLK 2
Are connected to a data signal circuit (DATA) 50 having a signal source that operates respectively. Each signal source may function as a voltage source that generates a voltage signal, or may function as a current source that generates a current signal source.

【0075】図11は上記図10のLED装置の駆動タ
イミングを示す図であり、画素1〜6の各画素の発光部
をなすLED素子14、24、34、54、64の輝度
14〜L64、選択信号線MTX1 〜MTX3 に印加され
る選択信号sel1 〜sel3 とデータ信号線BLK
1 、BLK2 に印加されるデータ信号data1 、da
ta2 とを表わしている。
FIG. 11 is a diagram showing the drive timing of the LED device of FIG. 10 described above. The luminances L 14 to L of the LED elements 14, 24, 34, 54, 64 forming the light emitting portions of the respective pixels 1 to 6 are shown. 64 , the selection signals sel 1 to sel 3 applied to the selection signal lines MTX 1 to MTX 3 and the data signal line BLK
1 , data signals data 1 , da applied to BLK 2
It represents a ta 2.

【0076】時刻t1 で、選択信号線MTX3 に印加さ
れる選択信号sel3 がオンである低電位状態、MTX
1 、MTX2 に印加されるsel1 、sel2 がオフで
ある高電位状態となると、選択信号線MTX3 につなが
る画素1、4のそれぞれのリセットダイオード15、4
5が導通状態となり、蓄積コンデンサ12、42から電
流が流出し、蓄積コンデンサ12、42の第二の側
m1、Pm4の電位はリセット電位にリセットされる。
[0076] At time t 1, a low potential state of the selection signal sel 3 applied to the selected signal line MTX 3 is ON, MTX
1 , when sel 1 and sel 2 applied to MTX 2 are in a high potential state in which the reset diodes 15 and 4 are connected to the selection signal line MTX 3 , respectively.
5 becomes conductive, current flows out of the storage capacitors 12 and 42, and the potentials of the second sides P m1 and P m4 of the storage capacitors 12 and 42 are reset to the reset potential.

【0077】時刻t2 で、選択信号線MTX1 に印加さ
れる選択信号sel1 がオンである低電位状態、MTX
2 、MTX3 に印加されるsel2 、sel3 がオフで
ある高電位状態となると、選択信号線MTX3 につなが
る画素1、4のそれぞれのリセットダイオード15、4
5は非導通状態となる。同時に、画素1、4のそれぞれ
の書き込みダイオード11、41は導通状態となり、蓄
積コンデンサ12、42がその時点でデータ信号線BL
1 、BLK2 に印加されているデータ信号data
1 、data2 に応じて電流を流入し、蓄積コンデンサ
12、42の第二の側Pm1、Pm4の電位はデータ信号d
ata1 、data2 に応じた電位に落ち着く。そして
この電位に応じて、駆動トランジスタ13、43に電流
が流れ、LED素子14、44がデータ信号data
1 、data2 に応じた輝度で発光する。
[0077] In time t 2, the low potential selection signals sel 1 applied to the selected signal line MTX 1 is on, MTX
2 , when sel 2 and sel 3 applied to MTX 3 are in a high potential state in which the reset diodes 15 and 4 are connected to the selection signal line MTX 3 , respectively.
5 becomes non-conductive. At the same time, the write diodes 11 and 41 of the pixels 1 and 4 are turned on, and the storage capacitors 12 and 42 are connected to the data signal lines BL at that time.
Data signal data applied to K 1 and BLK 2
1 and data 2 , a current flows in, and the potentials of the second sides P m1 and P m4 of the storage capacitors 12 and 42 become the data signal d.
The potential settles to a potential corresponding to data 1 and data 2 . Then, according to this potential, a current flows through the drive transistors 13 and 43, and the LED elements 14 and 44 cause the data signals data
1 and emit light with a luminance corresponding to data 2 .

【0078】さらに、選択信号線MTX1 につながる画
素2、5のそれぞれのリセットダイオード25、55が
導通状態となり、蓄積コンデンサ22、52から電流が
流出し、蓄積コンデンサ22、52の第二の側Pm2、P
m5の電位はリセット電位にリセットされる。
Further, the reset diodes 25 and 55 of the pixels 2 and 5 connected to the selection signal line MTX 1 are turned on, current flows out of the storage capacitors 22 and 52, and the second side of the storage capacitors 22 and 52 is turned on. P m2 , P
The potential of m5 is reset to the reset potential.

【0079】時刻t3 で、選択信号線MTX2 に印加さ
れる選択信号sel2 がオンである低電位状態、MTX
1 、MTX3 に印加されるsel1 、sel3 がオフで
ある高電位状態となると、画素2、5のそれぞれのリセ
ットダイオード25、55は非導通状態となる。同時
に、画素2、5のそれぞれの書き込みダイオード21、
51は導通状態となり、蓄積コンデンサ22、52がそ
の時点でデータ信号線BLK1 、BLK2 に印加されて
いるデータ信号data1 、data2 に応じて電流を
流入し、蓄積コンデンサ22、52の第二の側Pm2、P
m5の電位はデータ信号data1 、data2 に応じた
電位に落ち着く。そしてこの電位に応じて、駆動トラン
ジスタ23、53に電流が流れ、LED素子24、54
がデータ信号data1 、data2 に応じた輝度で発
光する。
[0079] At time t 3, a low potential state of the selection signal sel 2 applied to the selected signal line MTX 2 is on, MTX
1. When sel 1 and sel 3 applied to MTX 3 are in a high potential state in which they are off, the reset diodes 25 and 55 of the pixels 2 and 5 are turned off. At the same time, the respective write diodes 21 of the pixels 2 and 5
51 becomes conductive, and the storage capacitors 22 and 52 flow currents in accordance with the data signals data 1 and data 2 applied to the data signal lines BLK 1 and BLK 2 at that time. The other side Pm2 , P
potential of m5 settles the potential corresponding to the data signals data 1, data 2. Then, according to this potential, a current flows through the driving transistors 23 and 53 and the LED elements 24 and 54
Emits light at a luminance corresponding to the data signals data 1 and data 2 .

【0080】さらに、選択信号MTX2 につながる画素
3、6のそれぞれのリセットダイオード35、65は導
通状態となり、蓄積コンデンサ32、62から電流が流
出し、蓄積コンデンサ32、62の第二の側Pm3、Pm6
の電位はリセット電位にリセットされる。
Further, the reset diodes 35 and 65 of the pixels 3 and 6 connected to the selection signal MTX 2 are turned on, current flows out of the storage capacitors 32 and 62, and the second side P of the storage capacitors 32 and 62 is turned off. m3 , P m6
Is reset to the reset potential.

【0081】時刻t4 で、選択信号線MTX3 に印加さ
れる選択信号sel3 がオンである低電位状態、MTX
1 、MTX2 に印加されるsel1 、sel2 がオンで
ある高電位状態となると、選択信号線MTX2 につなが
る画素3、6のそれぞれのリセットダイオード35、6
5は非導通状態となる。同時に、画素3、6のそれぞれ
の書き込みダイオード31、61は導通状態となり、蓄
積コンデンサ32、62がその時点でデータ信号線BL
1 、BLK2 に印加されているデータ信号data
1 、data2 に応じて電流を流入し、蓄積コンデンサ
32、62の第二の側Pm3、Pm6の電位はデータ信号d
ata1 、data2 に応じた電位に落ち着く。そして
この電位に応じて、駆動トランジスタ33、63に電流
が流れ、LED素子34、64がデータ信号data
1 、data2 に応じた輝度で発光する。
[0081] At time t 4, the low potential state of the selection signal sel 3 applied to the selected signal line MTX 3 is ON, MTX
1 , when sel 1 and sel 2 applied to MTX 2 are in a high potential state in which they are on, reset diodes 35 and 6 of pixels 3 and 6 connected to selection signal line MTX 2 respectively.
5 becomes non-conductive. At the same time, the write diodes 31 and 61 of the pixels 3 and 6 are turned on, and the storage capacitors 32 and 62 are connected to the data signal line BL at that time.
Data signal data applied to K 1 and BLK 2
1 and data 2 , a current flows in, and the potentials of the second sides P m3 and P m6 of the storage capacitors 32 and 62 become the data signal d.
The potential settles to a potential corresponding to data 1 and data 2 . In accordance with this potential, current flows through the drive transistors 33 and 63, and the LED elements 34 and 64 cause the data signals data
1 and emit light with a luminance corresponding to data 2 .

【0082】さらに、選択信号線MTX3 につながる画
素1、4のそれぞれのリセットダイオード15、45は
導通状態となり、蓄積コンデンサ12、42から電流が
流出し、蓄積コンデンサ12、42の第二の側Pm1、P
m4の電位はリセット電位にリセットされる。
Further, the reset diodes 15 and 45 of the pixels 1 and 4 connected to the selection signal line MTX 3 are turned on, current flows from the storage capacitors 12 and 42, and the second side of the storage capacitors 12 and 42 P m1 , P
The potential of m4 is reset to the reset potential.

【0083】上記のようにして、画素1、4と、画素
2、5と、画素3、6とが、少しずつタイミングをずら
しながらデータ信号に応じた輝度で発光してゆく。
As described above, the pixels 1 and 4, the pixels 2 and 5, and the pixels 3 and 6 emit light at a luminance corresponding to the data signal while slightly shifting the timing.

【0084】[実施形態5]図12は本発明第5の実施
形態のLED装置の等価回路を示す図である。図中、1
は書き込みダイオード、2は蓄積コンデンサ、3は駆動
トランジスタ、4は発光部であるLED素子、5はリセ
ットトランジスタである。本実施形態においては、Pc
は蓄積コンデンサ2の第一の側につらなる電極、Pm
蓄積コンデンサ2の第二の側につらなる電極、Pd は書
き込みダイオード1の陽極及びリセットダイオード5の
陰極につらなる電極、Pled はLED素子4の陰極につ
らなる電極を示す。また、本実施形態では、Pc にデー
タ信号、Pd に選択・リセット信号がそれぞれ印加さ
れ、Pm には蓄積コンデンサ2の充放電によりデータ信
号に応じた電位が現れる。Pled は固定電位である。
[Fifth Embodiment] FIG. 12 is a diagram showing an equivalent circuit of an LED device according to a fifth embodiment of the present invention. In the figure, 1
Is a write diode, 2 is a storage capacitor, 3 is a drive transistor, 4 is an LED element as a light emitting unit, and 5 is a reset transistor. In the present embodiment, P c
First connected to the side electrode, P m is electrode connected to the second side of the storage capacitor 2, P d is connected to the cathode of the anode and the reset diode 5 write diode 1 electrode of the storage capacitor 2, P of led the LED The electrode connected to the cathode of the element 4 is shown. In the present embodiment, a data signal is applied to P c , and a selection / reset signal is applied to P d , and a potential corresponding to the data signal appears at P m by charging and discharging of the storage capacitor 2. P led is a fixed potential.

【0085】本実施形態の駆動トランジスタ3も、nチ
ャネル型の電界効果型トランジスタで、エンハンスメン
トモードで動作するものとしている。
The driving transistor 3 of this embodiment is also an n-channel field effect transistor and operates in the enhancement mode.

【0086】本実施形態においては、書き込みダイオー
ド1の陰極とリセットダイオード5の陽極、書き込みダ
イオード1の陽極とリセットダイオード5の陰極がそれ
ぞれ接続されており、選択信号とリセット信号が重畳し
て同一の端子から与えられる。このようにすることで、
1画素に属する端子の数を一つ減らすことができ、一次
元状または二次元状に画素を配列したLED装置を構成
する場合に、配線の複雑さを緩和させる利点を有する。
In the present embodiment, the cathode of the write diode 1 and the anode of the reset diode 5 are connected, and the anode of the write diode 1 and the cathode of the reset diode 5 are connected to each other. Provided from terminal. By doing this,
The number of terminals belonging to one pixel can be reduced by one, and when configuring an LED device in which pixels are arranged one-dimensionally or two-dimensionally, there is an advantage that wiring complexity is reduced.

【0087】図13に本実施形態のLED装置の駆動タ
イミングを示す。本図には、Pc に印加されるデータ信
号dataと、Pd に印加される選択・リセット信号s
elと、Pm の電位と、発光部をなすLED素子4の輝
度Lとを表わしている。
FIG. 13 shows the drive timing of the LED device of this embodiment. In this figure, the data signal data applied to the P c, select and reset signal applied to P d s
and el, represents the potential of the P m, the LED element 4 constituting the light emitting portion and a luminance L.

【0088】時刻t1 で、Pd に印加される選択・リセ
ット信号selがリセット状態(低電位状態)になる
と、Pd の電位は下降する。その結果、リセットダイオ
ード5には立ち上がり電圧以上の順電圧がかかり、導通
状態となる。このため、蓄積コンデンサ2から電流が流
出する。この時は、Pc に現れるデータ信号はリセット
電位よりリセットダイオード5の立ち上がり電圧だけ低
い電位に固定されている。このため、Pm の電位はリセ
ット電位(Vreset )にリセットされる。
[0088] At time t 1, when the selection reset signal sel applied to P d is the reset state (low potential state), the potential of the P d is lowered. As a result, a forward voltage higher than the rising voltage is applied to the reset diode 5, and the reset diode 5 is turned on. Therefore, current flows out of the storage capacitor 2. At this time, the data signal appearing at P c is fixed at a potential lower than the reset potential by the rising voltage of the reset diode 5. Therefore, the potential of the P m is reset to reset potential (V reset).

【0089】時刻t2 で、Pd に印加される・選択リセ
ット信号selが選択状態(高電位状態)になるとPd
の電位は上昇する。この結果、書き込みダイオード1に
は立ち上がり電圧以上の順電圧がかかり、導通状態とな
る。このためPc に現れるデータ信号dataに応じて
蓄積コンデンサ2に電流が流入する。
[0089] At time t 2, P · When selecting the reset signal sel applied to P d is selected (high potential state) d
Potential rises. As a result, a forward voltage equal to or higher than the rising voltage is applied to the write diode 1, and the write diode 1 is turned on. Therefore, a current flows into the storage capacitor 2 in accordance with the data signal data appearing on Pc .

【0090】時刻t3 で、Pc に印加される選択・リセ
ット信号が非選択状態(中電位状態)になると書き込み
ダイオード1にかかる電圧は立ち上がり電圧以下とな
り、書き込みダイオード1は非導通状態となる。この
時、リセットダイオード5も非導通状態である。Pm
電位は選択期間中にPc に現れたデータ信号dataに
応じた電位になる。このPm の電位に応じて、駆動トラ
ンジスタ3に電流が流れ、LED素子4がデータ信号d
ataに応じた輝度で発光する。Pd に印加される選択
信号が非選択状態(中電位状態)の間は、書き込みダイ
オード1、リセットダイオード5のいずれもかかる電圧
がそれぞれ順方向立ち上がり電圧に達しないため、非導
通状態となっている。そのため、Pc に現れるデータ信
号が変化しても、Pm とPc との電位差はそのまま保持
されるので、駆動トランジスタ3を流れる電流はそのま
ま流れ続け、LED素子4もそのまま発光を持続する。
At time t 3 , when the selection / reset signal applied to P c is in a non-selection state (middle potential state), the voltage applied to the write diode 1 becomes lower than the rising voltage, and the write diode 1 is turned off. . At this time, the reset diode 5 is also off. The potential of the P m becomes a potential corresponding to the data signal data appearing on the P c during the selection period. In accordance with the potential of the P m, a current flows through the driving transistor 3, LED element 4 is a data signal d
It emits light at a luminance corresponding to “ata”. During selection signal applied to P d is deselected (medium potential state), since the write diode 1, any such voltage of the reset diode 5 is not respectively reached the forward threshold voltage and a non-conductive state I have. Therefore, even if the data signal appearing at P c changes, the potential difference between P m and P c is maintained as it is, so that the current flowing through the drive transistor 3 continues to flow and the LED element 4 also continues to emit light.

【0091】時刻t4 以降、上記動作を繰り返す。After time t 4 , the above operation is repeated.

【0092】[実施形態6]図14は、本発明第6の実
施形態のLED装置であり、第5の実施形態のLED装
置を1画素として複数画素を二次元状に配置して構成し
た装置の等価回路を示す図である。
[Embodiment 6] FIG. 14 shows an LED device according to a sixth embodiment of the present invention, in which a plurality of pixels are arranged two-dimensionally using the LED device of the fifth embodiment as one pixel. 3 is a diagram showing an equivalent circuit of FIG.

【0093】本実施形態は、画素1〜4の4画素により
構成されており、画素1、2のそれぞれの書き込みダイ
オード11、21の陽極及びリセットダイオード15、
25の陰極を共に選択・リセット信号線Y1 に接続し、
画素3、4のそれぞれの書き込みダイオード31、41
の陽極及びリセットダイオード35、45の陰極を共に
選択・リセット信号線Y2 に接続している。
In this embodiment, four pixels 1 to 4 are provided. The anodes of the write diodes 11 and 21 of the pixels 1 and 2 and the reset diode 15 are provided.
The cathode 25 is connected both to the selection reset signal line Y 1,
Write diodes 31 and 41 of pixels 3 and 4 respectively
The anode and the cathode of the reset diode 35, 45 are connected together to the selected reset signal line Y 2.

【0094】一方、画素1、2のそれぞれの蓄積コンデ
ンサ12、22の第一の側は、それぞれ異なるデータ信
号線X1 、X2 に接続されている。また、画素3、4の
それぞれの蓄積コンデンサ32、42の第一の側もそれ
ぞれ異なるデータ信号線X3、X4 に接続されている。
On the other hand, the first sides of the respective storage capacitors 12 and 22 of the pixels 1 and 2 are connected to different data signal lines X 1 and X 2 , respectively. The first sides of the respective storage capacitors 32 and 42 of the pixels 3 and 4 are also connected to different data signal lines X 3 and X 4 , respectively.

【0095】データ信号線X1 、X2 は、それぞれに動
作する信号源を有するデータ信号回路(DATA)50
に接続されている。各信号源は電圧信号を発生する電圧
源として作用しても良いし、電流信号を発生する電流信
号源として作用しても良い。選択・リセット信号線Y
1 、Y2 は選択・リセット回路(SEL)60に接続さ
れている。
The data signal lines X 1 and X 2 are connected to a data signal circuit (DATA) 50 having a signal source which operates respectively.
It is connected to the. Each signal source may function as a voltage source that generates a voltage signal, or may function as a current signal source that generates a current signal. Select / reset signal line Y
1 and Y 2 are connected to a selection / reset circuit (SEL) 60.

【0096】図15は図14のLED装置の駆動タイミ
ングを示す図である。本図には画素1〜4の各画素の発
光部のLED素子14、24、34、44の輝度L14
44、選択・リセット信号線Y1 、Y2 に印加される選
択信号sel1 、sel2 と、データ信号線X1 、X2
に印加されるデータ信号data1 、data2 とを表
わしている。
FIG. 15 is a diagram showing the drive timing of the LED device of FIG. In this figure, the luminance L 14 of the LED elements 14, 24, 34, and 44 of the light emitting section of each of the pixels 1 to 4 is shown.
L 44 , select signals sel 1 and sel 2 applied to select / reset signal lines Y 1 and Y 2 , and data signal lines X 1 and X 2
, And data signals data 1 and data 2 applied to.

【0097】時刻t1 で、選択・リセット信号線Y1
印加される選択・リセット信号sel1 がリセット状態
である低電位状態となると、選択・リセット信号線Y1
につながる画素1、2のそれぞれのリセットダイオード
15、25が導通状態となり、蓄積コンデンサ12、2
2から電流が流出し、蓄積コンデンサ12、22の第二
の側Pm1、Pm2の電位はリセット電位にリセットされ
る。
At time t 1 , when the selection / reset signal sel 1 applied to the selection / reset signal line Y 1 goes to a low potential state, which is a reset state, the selection / reset signal line Y 1
, The reset diodes 15 and 25 of the pixels 1 and 2 respectively become conductive, and the storage capacitors 12 and 2
Current flows out of the storage capacitor 2 and the potentials on the second sides P m1 and P m2 of the storage capacitors 12 and 22 are reset to the reset potential.

【0098】時刻t2 で、選択・リセット信号線Y1
印加される選択・リセット信号sel1 が選択状態であ
る高電位状態となると、選択・リセット信号線Y1 につ
ながる画素1、2のそれぞれのリセットダイオード1
5、25が非導通状態となる。同時に、選択・リセット
信号線Y1 につながる画素1、2のそれぞれの書き込み
ダイオード11、21が導通状態となり、蓄積コンデン
サ12、22がその時点でデータ信号線X1 、X2 に印
加されているデータ信号data1 、data2に応じ
て電流を流入し、蓄積コンデンサ12、22の第二の側
m1、Pm2の電位はデータ信号data1 、data2
に応じた電位に落ち着く。そしてこの電位に応じて、駆
動トランジスタ13、23に電流が流れ、LED素子1
4、24がデータ信号data1 、data2 に応じた
輝度で発光する。
[0098] In time t 2, the the selection and reset signals sel 1 applied to the selected reset signal line Y 1 is a high potential state, which is the selected state, the pixel 1 connected to the selected reset signal line Y 1 Each reset diode 1
5 and 25 become non-conductive. At the same time, each of the writing diodes 11 and 21 of the pixels 1 and 2 connected to the selected reset signal line Y 1 is turned on, the storage capacitor 12, 22 is applied to the data signal lines X 1, X 2 at which time A current flows according to the data signals data 1 and data 2, and the potentials of the second sides P m1 and P m2 of the storage capacitors 12 and 22 are changed to the data signals data 1 and data 2.
Settles to the potential according to. Then, according to this potential, a current flows through the drive transistors 13 and 23, and the LED element 1
Lights 4 and 24 emit light at a luminance corresponding to the data signals data 1 and data 2 .

【0099】時刻t3 で、選択・リセット信号線Y1
印加されるsel1 が非選択状態である中電位状態、Y
2 に印加されるsel2 がリセット状態である低電位状
態となると、選択・リセット信号線Y2 につながる画素
3、4のそれぞれのリセットダイオード35、45は導
通状態となり、蓄積コンデンサ32、42から電流が流
出し、蓄積コンデンサ32、42の第二の側Pm3、Pm4
の電位はリセット電位にリセットされる。
At time t 3 , sel 1 applied to the select / reset signal line Y 1 is in the middle potential state in which the sel 1 is in the non-selected state,
When sel 2 applied to the pixel 2 goes to a low potential state, which is a reset state, the reset diodes 35 and 45 of the pixels 3 and 4 connected to the selection / reset signal line Y 2 become conductive and the storage capacitors 32 and 42 The current flows out and the second sides P m3 , P m4 of the storage capacitors 32, 42
Is reset to the reset potential.

【0100】時刻t4 で、選択・リセット信号線Y1
印加される選択・リセット信号sel2 が選択状態であ
る高電位状態となると、選択・リセット信号線Y2 につ
ながる画素3、4のそれぞれのリセットダイオード3
5、45は非導通状態となる。同時に、選択・リセット
信号線Y2 につながる画素3、4のそれぞれの書き込み
ダイオード31、41は導通状態となり、蓄積コンデン
サ32、42がその時点でデータ信号線X1 、X2 に印
加されているデータ信号data1 、data2に応じ
て電流を流入し、蓄積コンデンサ32、42の第二の側
m3、Pm4の電位はデータ信号data1 、data2
に応じた電位に落ち着く。そしてこの電位に応じて、駆
動トランジスタ33、43に電流が流れ、LED素子3
4、44がデータ信号data1 、data2 に応じた
輝度で発光する。
At time t 4 , when the selection / reset signal sel 2 applied to the selection / reset signal line Y 1 changes to the high potential state of the selected state, the pixels 3 and 4 connected to the selection / reset signal line Y 2 Each reset diode 3
5 and 45 become non-conductive. At the same time, each of the writing diodes 31 and 41 of the pixels 3, 4 connected to the selected reset signal line Y 2 is conductive, the storage capacitor 32, 42 is applied to the data signal lines X 1, X 2 at which time A current flows according to the data signals data 1 and data 2, and the potentials of the second sides P m3 and P m4 of the storage capacitors 32 and 42 are changed to data signals data 1 and data 2.
Settles to the potential according to. Then, according to this potential, a current flows through the driving transistors 33 and 43, and the LED element 3
4 and 44 emit light with luminance according to the data signals data 1 and data 2 .

【0101】このようにして、画素1、2と、画素3、
4とが、少しずつタイミングをずらしながらデータ信号
に応じた輝度で発光してゆく。
In this way, pixels 1, 2 and 3,
4 emits light at a luminance corresponding to the data signal while slightly shifting the timing.

【0102】本実施形態の如く二次元状に配置したLE
D装置の他にも、第5の実施形態のLED装置を1画素
として複数画素を図10に示したLED装置のように一
次元状に配置したLED装置を構成することも可能であ
る。
LEs arranged two-dimensionally as in this embodiment
In addition to the D device, it is also possible to configure an LED device in which the LED device of the fifth embodiment is one pixel and a plurality of pixels are arranged one-dimensionally like the LED device shown in FIG.

【0103】[実施形態7]図16は、本発明の第7の
実施形態のLED装置の等価回路を示す図である。図
中、2は蓄積コンデンサ、3は駆動トランジスタ、4は
発光部であるLED素子、6は双方向ダイオード特性を
有する非線形素子であるMIM素子である。本実施形態
においては、Pc は蓄積コンデンサ2につらなる電極、
m は蓄積コンデンサ2の第二の側につらなる電極、P
d はMIM素子6につらなる電極、Pled はLED素子
4の陰極につらなる電極を示す。また、本実施形態にお
いては、Pc にデータ信号が、Pd には選択・リセット
信号がそれぞれ印加され、Pm には蓄積コンデンサ2の
充放電によりデータ信号に応じた電位が現れる。Pled
は固定電位である。
[Seventh Embodiment] FIG. 16 is a diagram showing an equivalent circuit of an LED device according to a seventh embodiment of the present invention. In the figure, 2 is a storage capacitor, 3 is a driving transistor, 4 is an LED element which is a light emitting unit, and 6 is an MIM element which is a nonlinear element having bidirectional diode characteristics. In the present embodiment, P c is an electrode connected to the storage capacitor 2,
P m is an electrode connected to the second side of the storage capacitor 2;
d denotes an electrode connected to the MIM element 6, and P led denotes an electrode connected to the cathode of the LED element 4. In the present embodiment, a data signal is applied to P c , a selection / reset signal is applied to P d , and a potential corresponding to the data signal appears in P m by charging and discharging of the storage capacitor 2. P led
Is a fixed potential.

【0104】本実施形態の駆動トランジスタ3も、nチ
ャネル型の電界効果型トランジスタで、エンハンスメン
トモードで動作するものとしている。
The drive transistor 3 of the present embodiment is also an n-channel field effect transistor and operates in the enhancement mode.

【0105】本実施形態においては、先の第5の実施形
態のLED装置における書き込みダイオード1とリセッ
トダイオード5の役割を、一つの非線形二端子素子であ
るMIM素子6に果たさせるようにしている。MIM素
子は、二層の金属または透明導電層の間に薄い絶縁層を
挟んだ形で構成される素子で、双方向ダイオード特性を
有するものである。図17にMIM素子の電圧−電流特
性の例を示す。
In this embodiment, the role of the write diode 1 and the reset diode 5 in the LED device of the fifth embodiment is performed by the MIM element 6 which is one nonlinear two-terminal element. . The MIM element is an element formed by sandwiching a thin insulating layer between two layers of metal or a transparent conductive layer, and has bidirectional diode characteristics. FIG. 17 shows an example of the voltage-current characteristics of the MIM element.

【0106】MIM素子は、印加される電圧が順方向の
立ち上がり電圧より低く、逆方向立ち上がり電圧より高
いという、特定の範囲にある場合には高い抵抗を示す
が、その範囲を超えると急激に抵抗が低下する特性を有
している。本実施形態ではこのようなMIM素子を用い
ることで、1画素に属する素子の数を一つ減らすことが
でき、画素の複雑さを緩和できるという利点がある。
The MIM element exhibits a high resistance when it is in a specific range in which the applied voltage is lower than the forward rising voltage and higher than the reverse rising voltage. Has the property of decreasing. In the present embodiment, by using such an MIM element, there is an advantage that the number of elements belonging to one pixel can be reduced by one, and the complexity of the pixel can be reduced.

【0107】図18に本実施形態のLED装置の駆動タ
イミングを示す。本図は、Pc に印加されるデータ信号
dataと、Pd に印加される選択・リセット信号se
lと、Pm の電位と、発光部であるLED素子4の輝度
Lとを表わしている。
FIG. 18 shows the drive timing of the LED device of this embodiment. This figure shows the data signal data applied to the P c, select and reset signal applied to P d se
and l, represents the potential of the P m, the luminance L of the LED element 4 is a light-emitting portion.

【0108】時刻t1 で、Pd に印加される選択・リセ
ット信号がリセット状態(低電位状態)になると、Pd
の電位は下降する。そのため、MIM素子6には逆立ち
上がり電圧以上の逆電圧がかかり、導通状態となり、蓄
積コンデンサ2から電流が流出する。この時、Pc に印
加されるデータ信号dataはリセット電位よりMIM
素子の逆方向立ち上がり電圧だけ低い電位に固定されて
いるため、Pm の電位はリセット電位(Vreset )にリ
セットされる。
[0108] At time t 1, when the selection and reset signal applied to P d is the reset state (low potential), P d
Potential drops. Therefore, a reverse voltage equal to or higher than the reverse rise voltage is applied to the MIM element 6, and the MIM element 6 is turned on, and the current flows out of the storage capacitor 2. At this time, the data signal data applied to P c becomes MIM from the reset potential.
Because it is fixed in the opposite direction rising voltage potential lower element, the potential of the P m is reset to reset potential (V reset).

【0109】時刻t2 で、Pd に印加される選択・リセ
ット信号selが選択状態(高電位状態)にあるとPd
の電位は上昇する。これに、Pc に印加されるデータ信
号dataが重畳して、MIM素子6には順方向立ち上
がり電圧以上の順電圧がかかり、導通状態となる。この
ため、Pc に印加されるデータ信号dataに応じて蓄
積コンデンサ2に電流が流入する。
[0109] In time t 2, the the selection and reset signals sel applied to P d is in the selected state (high potential state) P d
Potential rises. The data signal data applied to P c is superimposed on this, and a forward voltage equal to or higher than the forward rising voltage is applied to the MIM element 6, and the MIM element 6 is turned on. Therefore, a current flows into the storage capacitor 2 according to the data signal data applied to Pc .

【0110】時刻t3 で、Pd に印加される選択・リセ
ット信号selが非選択状態(中電位状態)になると、
MIM素子6にかかる電圧は順方向立ち上がり電圧、或
いは逆方向立ち上がり電圧のいずれにも達しないため、
非導通状態となる。Pm の電位は選択期間中にPc に印
加されたデータ信号dataに応じた電位になる。この
m の電位に応じて、駆動トランジスタ3に電流が流
れ、LED素子4がデータ信号dataに応じた輝度で
発光する。
[0110] At time t 3, the selection reset signal sel applied to P d becomes unselected state (medium potential state),
Since the voltage applied to the MIM element 6 does not reach either the forward rising voltage or the backward rising voltage,
It becomes non-conductive. The potential of the P m becomes a potential corresponding to the applied data signal data to P c during the selection period. In accordance with the potential of the P m, the current to the driving transistor 3 flows, LED element 4 emits light with a luminance corresponding to the data signal data.

【0111】Pd に印加される選択・リセット信号se
lが非選択状態(中電位状態)の間は、Pc に印加され
るデータ信号dataが重畳しても、MIM素子6にか
かる電圧が順方向立ち上がり電圧、或いは逆方向立ち上
がり電圧のいずれにも達しないため、非導通状態となっ
ている。このため、Pc に現れるデータ信号dataが
変化しても、Pm とPc 間の電位差はそのまま保持され
るので、駆動トランジスタ3を流れる電流はそのまま流
れ続け、従ってLED素子4もそのまま発光を持続す
る。
[0111] The selection is applied to the P d · reset signal se
While 1 is in a non-selected state (middle potential state), even if the data signal data applied to P c is superimposed, the voltage applied to the MIM element 6 is either a forward rising voltage or a reverse rising voltage. Since it does not reach, it is in a non-conductive state. For this reason, even if the data signal data appearing on P c changes, the potential difference between P m and P c is maintained as it is, so that the current flowing through the drive transistor 3 continues to flow, and the LED element 4 also emits light as it is. continue.

【0112】[実施形態8]図19は、本発明第8の実
施形態として、上記第7の実施形態のLED装置を1画
素として複数画素を二次元状に配置して構成したLED
装置の等価回路を示す図である。
[Eighth Embodiment] FIG. 19 shows an LED according to an eighth embodiment of the present invention in which the LED device of the seventh embodiment is arranged as one pixel and a plurality of pixels are two-dimensionally arranged.
It is a figure showing an equivalent circuit of a device.

【0113】本実施形態のLED装置は、画素1〜4の
4画素より構成され、画素1、2のそれぞれのMIM素
子16、26は共に選択・リセット信号線Y1 に、画素
3、4のそれぞれのMIM素子36、46は共に選択・
リセット信号線Y2 に接続されている。一方、画素1、
2のそれぞれの蓄積コンデンサ12、22の第一の側
は、それぞれ異なるデータ信号線X1 、X2 に接続され
ている。また、画素3、4のそれぞれの蓄積コンデンサ
32、42の第一の側も、それぞれデータ信号線X1
2 に接続されている。
[0113] LED device of the present embodiment is composed of four pixels of the pixel 1-4, the respective MIM elements 16 and 26 are both selected reset signal line Y 1 of the pixel 1, pixel 3,4 Select each of the MIM elements 36 and 46
It is connected to a reset signal line Y 2. On the other hand, pixel 1,
Each first side of the storage capacitor 12, 22 of the two are connected to different data signal lines X 1, X 2, respectively. The first sides of the storage capacitors 32 and 42 of the pixels 3 and 4 are also connected to the data signal lines X 1 and X 1 , respectively.
It is connected to X 2.

【0114】データ信号線X1 、X2 は、それぞれに動
作する信号源を有するデータ信号回路(DATA)50
に接続されている。各信号源は、電圧信号を発生する電
圧源として作用しても良いし、電流信号を発生する電流
源として作用しても良い。選択・リセット信号線Y1
2 は選択・リセット回路(SEL)60に接続されて
いる。
The data signal lines X 1 and X 2 are connected to a data signal circuit (DATA) 50 having a signal source operating respectively.
It is connected to the. Each signal source may function as a voltage source that generates a voltage signal, or may function as a current source that generates a current signal. Select / reset signal line Y 1 ,
Y 2 is connected to a select / reset circuit (SEL) 60.

【0115】図20は、図19のLED装置の駆動タイ
ミングを示す図である。本図は画素1〜4の各画素の発
光部であるLED素子14、24、34、44の輝度L
14〜L44と、選択・リセット信号線Y1 、Y2 に印加さ
れる選択・リセット信号sel1 、sel2 と、データ
信号線X1 、X2 に印加されるデータ信号線data
1 、data2 とを表わしている。
FIG. 20 is a diagram showing the drive timing of the LED device of FIG. This figure shows the luminance L of the LED elements 14, 24, 34, and 44, which are the light emitting units of the pixels 1-4.
14 and ~L 44, the selection reset signal sel 1, sel 2 applied to the selected reset signal line Y 1, Y 2, the data signal line X 1, a data signal line is applied to the X 2 data
1 and data 2 .

【0116】時刻t1 で、選択・リセット信号線Y1
印加される選択・リセット信号sel1 がリセット状態
である低電位状態となると、選択・リセット信号線Y1
につながる画素1、2のそれぞれのMIM素子16、2
6が逆方向導通状態となり、蓄積コンデンサ12、22
から電流が流出し、蓄積コンデンサ12、22の第二の
側Pm1、Pm2の電位はリセット電位にリセットされる。
At time t 1 , when the selection / reset signal sel 1 applied to the selection / reset signal line Y 1 goes to the low potential state of the reset state, the selection / reset signal line Y 1
MIM elements 16 and 2 of pixels 1 and 2 connected to
6 is in the reverse conduction state, and the storage capacitors 12 and 22
, And the potentials of the second sides P m1 and P m2 of the storage capacitors 12 and 22 are reset to the reset potential.

【0117】時刻t2 で、選択・リセット信号線Y1
印加される選択・リセット信号sel1 が選択状態であ
る高電位状態となると、選択・リセット信号線Y1 につ
ながる画素1、2のそれぞれのMIM素子16、26は
順方向導通状態となり、蓄積コンデンサ12、22がそ
の時点でデータ信号線X1 、X2 に印加されているデー
タ信号data1 、data2 に応じて電流を流入し、
蓄積コンデンサ12、22の第二の側Pm1、Pm2の電位
はデータ信号data1 、data2 に応じた電位に落
ち着く。そしてこの電位に応じて、駆動トランジスタ1
3、23に電流が流れ、LED素子14、24がデータ
信号data1 、data2 に応じた輝度で発光する。
[0117] In time t 2, the the selection and reset signals sel 1 applied to the selected reset signal line Y 1 is a high potential state, which is the selected state, the pixel 1 connected to the selected reset signal line Y 1 The respective MIM elements 16 and 26 become forward conductive, and the storage capacitors 12 and 22 flow currents according to the data signals data 1 and data 2 applied to the data signal lines X 1 and X 2 at that time. ,
The potentials of the second sides P m1 and P m2 of the storage capacitors 12 and 22 settle down to potentials corresponding to the data signals data 1 and data 2 . Then, according to this potential, the driving transistor 1
3 and 23 current flows in, LED elements 14 and 24 emits light at a luminance corresponding to the data signals data 1, data 2.

【0118】時刻t3 で、選択・リセット信号線Y1
印加されるsel1 が非選択状態である中電位状態、Y
2 に印加されるsel2 がリセット状態である低電位状
態となる。選択・リセット信号線Y2 につながる画素
3、4のそれぞれのMIM素子36、46が逆方向導通
状態となり、蓄積コンデンサ32、42から電流が流出
し、蓄積コンデンサ32、42の第二の側Pm3、Pm4
電位はリセット電位にリセットされる。
[0118] At time t 3, the potential state in sel 1 applied to the selected reset signal line Y 1 is a non-selected state, Y
Sel 2 applied to the 2 becomes a low potential state in the reset state. Each MIM elements 36 and 46 of the selection and reset signal lines Y 2 to lead pixels 3, 4 becomes reverse conduction state, a current flows from the storage capacitor 32 and 42, a second side P of the storage capacitor 32, 42 The potentials of m3 and Pm4 are reset to the reset potential.

【0119】時刻t4 で、選択・リセット信号線Y2
印加される選択・リセット信号sel2 が選択状態であ
る高電位状態となると、選択・リセット信号線Y2 につ
ながる画素3、4のそれぞれのMIM素子36、46は
順方向導通状態となり、蓄積コンデンサ32、42がそ
の時点でデータ信号線X1 、X2 に現れているデータ信
号data1 、data2 に応じて電流を流入し、蓄積
コンデンサ32、42に第二の側Pm3、Pm4の電位はデ
ータ信号data1 、data2 に応じた電位に落ち着
く。そしてこの電位に応じて、駆動トランジスタ33、
43に電流が流れ、LED素子34、44がデータ信号
data1 、data2 に応じた輝度で発光する。
At time t 4 , when the selection / reset signal sel 2 applied to the selection / reset signal line Y 2 is set to the high potential state, which is the selected state, the pixels 3 and 4 connected to the selection / reset signal line Y 2 are turned off. The respective MIM elements 36 and 46 become forward conductive, and the storage capacitors 32 and 42 flow currents according to the data signals data 1 and data 2 appearing on the data signal lines X 1 and X 2 at that time, The potentials of the second sides P m3 and P m4 of the storage capacitors 32 and 42 settle down to potentials according to the data signals data 1 and data 2 . Then, according to this potential, the driving transistor 33,
43 current flows in, LED elements 34 and 44 emits light at a luminance corresponding to the data signals data 1, data 2.

【0120】このようにして、画素1、2と、画素3、
4とが、少しずつタイミングをずらしながらデータ信号
に応じた輝度で発光してゆく。
In this way, pixels 1, 2 and 3,
4 emits light at a luminance corresponding to the data signal while slightly shifting the timing.

【0121】本実施形態の如く二次元状に配置したLE
D装置の他にも、第7の実施形態のLED装置を1画素
として複数画素を図10に示したLED装置のように一
次元状に配置したLED装置を構成することも可能であ
る。
LEs arranged two-dimensionally as in this embodiment
In addition to the D device, it is also possible to configure an LED device in which a plurality of pixels are arranged one-dimensionally like the LED device shown in FIG. 10 by using the LED device of the seventh embodiment as one pixel.

【0122】[実施形態9]図21は、本発明の第9の
実施形態のLED装置の等価回路を示す図である。図
中、1は書き込みダイオード、2は蓄積コンデンサ、4
は発光部であるLED素子、5はリセットダイオードで
あり、Pc は蓄積コンデンサ2の第一の側につらなる電
極、Pm は蓄積コンデンサ2の第二の側につらなる電
極、Pd1は書き込みダイオードの陽極につらなる電極、
d2はリセットダイオードの陰極につらなる電極、P
led はLED素子4の陰極につらなる電極を示す。本実
施形態においては、Pc に選択信号が、Pd1にデータ信
号が、Pd2にリセット信号がそれぞれ印加され、Pm
は蓄積コンデンサ2の充放電によりデータ信号に応じた
電位が現れる。Pled は固定電位である。
[Ninth Embodiment] FIG. 21 is a diagram showing an equivalent circuit of an LED device according to a ninth embodiment of the present invention. In the figure, 1 is a write diode, 2 is a storage capacitor, 4
The LED element is a light emitting portion, 5 is a reset diode, P c is an electrode connected to the first side of the storage capacitor 2, P m is connected to the second side of the storage capacitor 2 electrode, P d1 write diode An electrode connected to the anode of
P d2 is an electrode connected to the cathode of the reset diode, P
led indicates an electrode connected to the cathode of the LED element 4. In the present embodiment, a selection signal is applied to P c , a data signal is applied to P d1 , and a reset signal is applied to P d2 , and a potential corresponding to the data signal appears at P m by charging and discharging of the storage capacitor 2. P led is a fixed potential.

【0123】本実施形態の特徴は、図1のLED装置の
ように駆動トランジスタ3を持たず、蓄積コンデンサ2
に蓄積されたデータ信号に対応した電荷を、そのままL
ED素子4に流す点にある。このため、画素の構成を非
常に簡単にすることができる。
The feature of the present embodiment is that, unlike the LED device shown in FIG.
The charge corresponding to the data signal stored in
The point is to flow to the ED element 4. Therefore, the configuration of the pixel can be extremely simplified.

【0124】図22に本実施形態のLED装置の駆動タ
イミングを示す。本図は、Pc に印加される選択信号s
elと、Pd1に印加されるデータ信号dataと、Pd2
に印加されるリセット信号resと、Pm の電位と、L
ED素子4の輝度Lとを表わしている。
FIG. 22 shows the drive timing of the LED device of this embodiment. This figure shows the selection signal s applied to P c
el, data signal data applied to P d1 , and P d2
And the reset signal res applied to, the potential of the P m, L
5 shows the luminance L of the ED element 4.

【0125】時刻t1 で、Pd2に印加されるリセット信
号resがリセット状態(低電位状態)になると、Pd2
の電位は下降する。リセットダイオード5には順電圧が
かかり、導通状態となる。このため、蓄積コンデンサ2
から電流が流出し、Pm の電位はリセット電位(V
reset )にリセットされる。
At time t 1 , when the reset signal res applied to P d2 enters the reset state (low potential state), P d2
Potential drops. A forward voltage is applied to the reset diode 5, and the reset diode 5 becomes conductive. Therefore, the storage capacitor 2
Current flows from the potential of P m are reset potential (V
reset ).

【0126】時刻t2 で、Pd2に印加されるリセット信
号resが非リセット状態(高電位状態)になると、P
d2の電位は上昇する。リセットダイオード5には立ち上
がり電圧以上の順電圧がかかることはなくなり、非導通
状態となる。同時に、Pc に印加される選択信号sel
が選択状態(低電位状態)になるとPc の電位は下降す
る。この結果、蓄積コンデンサ2を隔てたPm の電位も
下降し、pd に印加されるデータ信号dataに応じて
蓄積コンデンサ2に電流が流入する。
At time t 2 , when the reset signal res applied to P d2 goes into the non-reset state (high potential state), P
The potential of d2 rises. The reset diode 5 is not applied with a forward voltage higher than the rising voltage, and becomes non-conductive. At the same time, the selection signal sel applied to P c
Is in the selected state (low potential state), the potential of Pc falls. As a result, even lowered potential of P m which separates the storage capacitor 2, a current flows into the storage capacitor 2 in accordance with the data signal data applied to the p d.

【0127】時刻t3 で、Pc に印加される選択信号s
elが非選択状態(高電位状態)となるとPm の電位は
上昇し、書き込みダイオード1にかかる電圧は立ち上が
り電圧以下となり、非導通状態となる。選択期間中にP
d1に印加されたデータ信号dataに応じて蓄積された
電荷は、LED素子4を通じて流出し、LED素子4が
データ信号dataに応じた輝度で、またはデータ信号
dataに応じた発光時間の間、発光する。Pc に印加
される選択信号selが非選択状態(高電位状態)の間
は、書き込みダイオード1は非導通状態となっているた
め、Pd1に印加されるデータ信号dataが変化して
も、Pm の電位はそのまま保持されるので、LED素子
4の発光はその影響を受けない。
At time t 3 , the selection signal s applied to P c
el potential and becomes the P m unselected state (high potential state) rises, the voltage across the write diode 1 becomes less rising voltage, a non-conductive state. P during the selection period
The charge accumulated according to the data signal data applied to d1 flows out through the LED element 4, and the LED element 4 emits light at a luminance according to the data signal data or during a light emission time according to the data signal data. I do. While the selection signal sel applied to P c is in a non-selection state (high potential state), the write diode 1 is in a non-conduction state, so that even if the data signal data applied to P d1 changes, since the potential of the P m is held as it is, light emission of the LED element 4 is not affected.

【0128】時刻t4 以降、上記動作を繰り返す。After time t 4 , the above operation is repeated.

【0129】本実施形態においては、リセットダイオー
ド5を、その陽極が蓄積コンデンサ2の第二の側、及び
LED素子4の陽極と接続されるように配し、その陰極
から、リセット状態が低電位状態であるようなリセット
信号を印加してリセットを行う構成となっている。この
ため、リセット時には、LED素子4の陽極の電位は動
作時に比べて常に低電位である。このため、リセット時
に、LED素子4に不要な高電流が流れないという利点
がある。
In the present embodiment, the reset diode 5 is arranged so that its anode is connected to the second side of the storage capacitor 2 and the anode of the LED element 4, and the reset state is set to a low potential from the cathode. The reset is performed by applying a reset signal that is in a state. Therefore, at the time of reset, the potential of the anode of the LED element 4 is always lower than that at the time of operation. Therefore, there is an advantage that unnecessary high current does not flow through the LED element 4 at the time of reset.

【0130】[実施形態10]図23は、本発明第10
の実施形態として、第9の実施形態のLED装置を1画
素として複数画素を二次元状に配置したLED装置の等
価回路である。
[Tenth Embodiment] FIG.
The embodiment is an equivalent circuit of an LED device in which a plurality of pixels are arranged two-dimensionally with the LED device of the ninth embodiment as one pixel.

【0131】本実施形態のLED装置は、画素1〜4の
4画素で構成され、画素1、2のそれぞれの書き込みダ
イオード11、21の陽極は共にデータ信号線Y1 に、
画素3、4のそれぞれの書き込みダイオード31、41
の陽極は共にデータ信号線Y2 に接続されている。
[0131] LED device of the present embodiment is composed of four pixels of the pixel 1-4, the anode both data signal lines Y 1 each write diodes 11 and 21 of the pixels 1 and 2,
Write diodes 31 and 41 of pixels 3 and 4 respectively
Of the anode are both connected to the data signal line Y 2.

【0132】一方、画素1、2のそれぞれの蓄積コンデ
ンサ12、22の第一の側は、それぞれ異なる選択信号
線X1 、X2 に接続されている。また、画素3、4のそ
れぞれの蓄積コンデンサ32、42の第一の側も、それ
ぞれ選択信号線X1 、X2 に接続されている。
On the other hand, the first sides of the respective storage capacitors 12 and 22 of the pixels 1 and 2 are connected to different selection signal lines X 1 and X 2 , respectively. The first sides of the respective storage capacitors 32 and 42 of the pixels 3 and 4 are also connected to the selection signal lines X 1 and X 2 , respectively.

【0133】また、画素1、2のそれぞれのリセットダ
イオード15、25の陰極は、それぞれ異なる選択信号
線X0 、X1 に接続されている。また、画素3、4のそ
れぞれのリセットダイオード35、45の陰極も、それ
ぞれ選択信号線X0 、X1 に接続されている。
The cathodes of the reset diodes 15 and 25 of the pixels 1 and 2 are connected to different selection signal lines X 0 and X 1 , respectively. The cathodes of the reset diodes 35 and 45 of the pixels 3 and 4 are also connected to the selection signal lines X 0 and X 1 , respectively.

【0134】データ信号線Y1 、Y2 は、それぞれ動作
する信号源を有するデータ信号回路(DATA)50に
接続されている。各信号源は電圧信号を発生する電圧源
として作用しても良いし、電流信号を発生する電流源と
して作用しても良い。選択信号線X0 〜X2 は選択回路
(SEL)60に接続されている。
The data signal lines Y 1 and Y 2 are connected to a data signal circuit (DATA) 50 having operating signal sources. Each signal source may function as a voltage source that generates a voltage signal, or may function as a current source that generates a current signal. Selection signal lines X 0 to X 2 is connected to the selection circuit (SEL) 60.

【0135】図24は、図23のLED装置の駆動タイ
ミングを示す図である。本図は画素1〜4の各画素のL
ED素子14、24、34、44の輝度L14〜L44と、
選択信号線X0 〜X2 に印加される選択信号sel0
sel2 と、データ信号線Y1 、Y2 に印加されるデー
タ信号data1 、data2 とを表わしている。
FIG. 24 is a diagram showing the drive timing of the LED device of FIG. This figure shows the L of each of the pixels 1-4.
Luminances L14 to L44 of the ED elements 14, 24, 34, 44 ;
The selection signals sel 0 to sel 0 applied to the selection signal lines X 0 to X 2
sel 2 and data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 .

【0136】時刻t1 で、選択信号X0 に印加される選
択信号sel0 がオンである低電位状態、X1 、X2
印加されるsel1 、sel2 がオフである高電位状態
となると、選択信号線X0 につながる画素1、3のそれ
ぞれのリセットダイオード15、35が導通状態とな
り、蓄積コンデンサ12、32から電流が流出し、蓄積
コンデンサ12、32の第二の側Pm1、Pm3の電位はリ
セット電位にリセットされる。
[0136] At time t 1, a low potential state of the selection signal sel 0 applied to the selected signal X 0 is on, the high potential state sel 1, sel 2 applied to X 1, X 2 are off comes to, each of the reset diode 15, 35 of the pixels 1, 3 connected to the selected signal lines X 0 becomes conductive, a current flows from the storage capacitor 12 and 32, a second side P m1 of the storage capacitor 12, 32, The potential of P m3 is reset to the reset potential.

【0137】時刻t2 で、選択信号線X1 に印加される
選択信号sel1 がオンである低電位状態、X0 、X2
に印加されるsel0 、sel2 がオフである高電位状
態となると、選択信号線X0 につながる画素1、3のそ
れぞれのリセットダイオード15、35は非導通状態と
なる。同時に、画素1、3のそれぞれの書き込みダイオ
ード11、31は導通状態となり、蓄積コンデンサ1
2、32がその時点でデータ信号線Y1 、Y2 に印加さ
れているデータ信号data1 、data2 に応じて電
流を流入する。
[0137] In time t 2, the low potential selection signals sel 1 applied to the selected signal line X 1 is ON, X 0, X 2
When the sel 0 and sel 2 applied to the pixel are in a high potential state in which they are off, the reset diodes 15 and 35 of the pixels 1 and 3 connected to the selection signal line X 0 are turned off. At the same time, the respective writing diodes 11 and 31 of the pixels 1 and 3 become conductive, and the storage capacitor 1
Currents 2 and 32 flow currents according to the data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 at that time.

【0138】さらに、選択信号線X1 につながる画素
2、4のそれぞれのリセットダイオード25、45が導
通状態となり、蓄積コンデンサ22、42から電流が流
出し、蓄積コンデンサ22、42の第二の側Pm2、Pm4
の電位はリセット電位にリセットされる。
Further, the reset diodes 25 and 45 of the pixels 2 and 4 connected to the selection signal line X 1 are turned on, and current flows out of the storage capacitors 22 and 42, and the second side of the storage capacitors 22 and 42. P m2 , P m4
Is reset to the reset potential.

【0139】時刻t3 で、選択信号線X2 に印加される
選択信号sel2 がオンである低電位状態、X0 、X1
に印加されるsel0 、sel1 がオフである高電位状
態となると、選択信号線X1 につながる画素1、3のそ
れぞれの蓄積コンデンサ12、32の第二の側Pm1、P
m3の電位は上昇し、選択期間中にデータ信号線Y1 、Y
2 に印加されたデータ信号data1 、data2 に応
じて蓄積された電荷は、LED素子14、34を通じて
流出し、LED素子14、34がデータ信号data
1 、data2 に応じた輝度で、または該データ信号に
応じた発光時間の間、発光する。同時に、選択信号X1
につながる画素2、4のそれぞれのリセットダイオード
25、45は非導通状態となる。
[0139] At time t 3, a low potential state of the selection signal sel 2 applied to the selected signal line X 2 is on, X 0, X 1
Is in a high potential state in which sel 0 and sel 1 are turned off, the second sides P m1 and P m2 of the respective storage capacitors 12 and 32 of the pixels 1 and 3 connected to the selection signal line X 1.
The potential of m3 rises, and the data signal lines Y 1 , Y
The charges accumulated in response to the data signals data 1 and data 2 applied to 2 flow out through the LED elements 14 and 34, and the LED elements 14 and 34
1 and emits light at a luminance according to data 2 or during a light emission time according to the data signal. At the same time, the selection signal X 1
, The reset diodes 25 and 45 of the pixels 2 and 4 are turned off.

【0140】また、画素2、4のそれぞれの書き込みダ
イオード21、41は導通状態となり、蓄積コンデンサ
22、42がその時点でデータ信号線Y1 、Y2 に印加
されているデータ信号data1 、data2 に応じて
電流を流入する。
The writing diodes 21 and 41 of the pixels 2 and 4 are turned on, and the storage capacitors 22 and 42 are connected to the data signals data 1 and data applied to the data signal lines Y 1 and Y 2 at that time. Current flows according to 2 .

【0141】時刻t4 で、選択信号線X0 〜X2 に印加
されるsel0 〜sel2 がオフである高電位状態とな
ると、選択信号線X2 につながる画素2、4のそれぞれ
の蓄積コンデンサ22、42の第二の側Pm2、Pm4の電
位は上昇し、選択期間中にデータ信号線Y1 、Y2 に印
加されたデータ信号data1 、data2 に応じて蓄
積された電荷は、LED素子24、44を通じて流出
し、LED素子24、44がデータ信号data1 、d
ata2 に応じた輝度で、または該データ信号に応じた
発光時間の間、発光する。
At time t 4 , when sel 0 to sel 2 applied to the selection signal lines X 0 to X 2 are in a high potential state in which they are off, the accumulation of each of the pixels 2 and 4 connected to the selection signal line X 2 The potentials on the second sides P m2 , P m4 of the capacitors 22, 42 rise, and the electric charges accumulated according to the data signals data 1 , data 2 applied to the data signal lines Y 1 , Y 2 during the selection period. Flows out through the LED elements 24 and 44, and the LED elements 24 and 44 output data signals data 1 and d.
In the luminance corresponding to ata 2, or between the light-emitting time corresponding to the data signal, to emit light.

【0142】上記のようにして、画素1、3と、画素
2、4とが、少しずつタイミングをずらしながらデータ
信号に応じた輝度で発光してゆく。
As described above, the pixels 1 and 3 and the pixels 2 and 4 emit light at a luminance corresponding to the data signal while slightly shifting the timing.

【0143】[実施形態11]図25は、本発明の第1
1の実施形態のLED装置の等価回路を示す図である。
図中、1は書き込みダイオード、2は蓄積コンデンサ、
4は発光部であるLED素子であり、Pc は蓄積コンデ
ンサ2の第一の側につらなる電極、Pm は蓄積コンデン
サ2の第二の側につらなる電極、Pd は書き込みダイオ
ード1の陽極につらなる電極、Pled はLED素子4の
陰極につらなる電極である。また、本実施形態において
は、Pc には選択信号が、Pd にはデータ信号がそれぞ
れ印加され、Pm には蓄積コンデンサ2の充放電により
データ信号に応じた電位が現れる。Pled は固定電位で
ある。
[Embodiment 11] FIG. 25 shows a first embodiment of the present invention.
It is a figure showing the equivalent circuit of the LED device of one embodiment.
In the figure, 1 is a write diode, 2 is a storage capacitor,
4 is a LED element which is a light emitting portion, P c is connected to the first side of the storage capacitor 2 electrode, P m is connected to the second side of the storage capacitor 2 electrode, P d to the anode of the write diode 1 The lead electrode, P led, is an electrode leading to the cathode of the LED element 4. In the present embodiment, a selection signal is applied to P c , and a data signal is applied to P d , and a potential corresponding to the data signal appears in P m by charging and discharging of the storage capacitor 2. P led is a fixed potential.

【0144】本実施形態のLED装置においては、図1
のLED装置のような駆動トランジスタ3を持たず、さ
らに、リセットダイオード5も持たない。選択期間中に
データ信号に応じて蓄積された電荷が、次の選択期間ま
での間に完全に放電してしまうか、或いは、いくぶんの
放電残りがあっても、要求される特性に比較して許容で
きる程度であるならば、さらに画素の構成が簡単にでき
るという利点がある。
In the LED device of the present embodiment, FIG.
It does not have the drive transistor 3 like the LED device of the above, and further does not have the reset diode 5. The charge accumulated in response to the data signal during the selection period may be completely discharged until the next selection period, or may have some remaining discharge, compared to the required characteristics. If it is acceptable, there is an advantage that the configuration of the pixel can be further simplified.

【0145】画素の構成をさらに簡略化し、蓄積コンデ
ンサ2を持たない構成も考えることができる。その理由
は、LED素子が等価的容量成分を有しているからであ
る。しかしこの場合は、容量の値がLED素子の大きさ
によって一意に決まってしまい、十分な発光に必要なだ
けの電荷を蓄積するための容量の確保が難しい。或い
は、十分な発光に必要なだけの電荷を蓄積しようとする
ならば、LED素子に印加する電圧を大きくしなければ
ならず、信頼性も好ましくない。
The configuration of the pixel can be further simplified, and a configuration without the storage capacitor 2 can be considered. The reason is that the LED element has an equivalent capacitance component. However, in this case, the value of the capacitance is uniquely determined by the size of the LED element, and it is difficult to secure a capacitance for accumulating charges required for sufficient light emission. Alternatively, if an attempt is made to accumulate charges necessary for sufficient light emission, the voltage applied to the LED element must be increased, and the reliability is not preferable.

【0146】さらに、LED素子自身が有する等価的容
量成分を、発光ダイオードとしての機能と分離して駆動
することができないため、例えば、本実施形態のよう
に、LED素子4の陰極につらなるPled は固定電位に
保ったまま、蓄積コンデンサ2の第一の側につらなるP
c にのみ選択信号を印加して駆動する、ということがで
きない。
Furthermore, since the equivalent capacitance component of the LED element itself cannot be driven separately from the function as the light emitting diode, for example, as shown in this embodiment, the P led connected to the cathode of the LED element 4 Is maintained at a fixed potential, and P is connected to the first side of the storage capacitor 2.
It cannot be said that the selection signal is applied only to c to drive.

【0147】このことは、駆動上、選択信号の電位やデ
ータ信号の電位を自由に設定できないという設計自由度
の制限や、以下に述べる素子作製工程の煩雑さをもたら
す。
This limits the degree of freedom in design in that the potential of the selection signal and the potential of the data signal cannot be set freely, and complicates the element manufacturing process described below.

【0148】即ち、蓄積コンデンサ2を持たない場合、
蓄積コンデンサ2の第一の側につらなる電極Pc に選択
信号を印加して駆動することができない。結局、選択信
号をLED素子4の陰極につらなるPled に印加し、デ
ータ信号を書き込みダイオード1の陽極につらなるPd
に印加する構成をとるか、データ信号をPled に印加し
て選択信号をPd に印加する構成をとるか、どちらかに
ならざるを得ない。いずれにしても、LED素子4の陰
極に印加される信号が画素によって異なるため、LED
素子4の陰極に微細なパターニングを施す必要が生じ
る。
That is, when the storage capacitor 2 is not provided,
The storage capacitor 2 cannot be driven by applying a selection signal to the electrode Pc connected to the first side. After all, the selection signal is applied to P led connected to the cathode of the LED element 4, and the data signal is written to P d connected to the anode of the writing diode 1.
Or a configuration to be applied to, or a configuration for applying a selection signal to the data signal is applied to the P of led to P d, inevitably either. In any case, since the signal applied to the cathode of the LED element 4 differs for each pixel,
It becomes necessary to perform fine patterning on the cathode of the element 4.

【0149】LED素子4の陽極は、画素毎に固有の書
き込みダイオード1の陰極につらなる関係上、もともと
画素毎にパターニングされている必要があるため、LE
D素子4の陰極、陽極共に微細なパターニングを要する
ことになる。
Since the anode of the LED element 4 is originally required to be patterned for each pixel because of the connection to the cathode of the writing diode 1 which is unique to each pixel, LE
Both the cathode and the anode of the D element 4 require fine patterning.

【0150】有機LED素子の場合、基板上に、陽極及
び陰極間に有機発光層を挟持した構造となっている。有
機発光層は熱や溶剤に弱いため、有機発光層より下層の
電極(陽極または陰極)をパターニングすることは比較
的容易であるが、有機発光層より上層の電極(陰極また
は陽極)をパターニングすることは困難が伴う。つま
り、有機LED素子の陰極、陽極共に微細なパターニン
グには困難が伴い、その作製工程は煩雑化する。
In the case of the organic LED element, the organic LED element has a structure in which an organic light emitting layer is sandwiched between an anode and a cathode on a substrate. Since the organic light emitting layer is weak to heat and solvents, it is relatively easy to pattern the electrode (anode or cathode) below the organic light emitting layer, but pattern the electrode (cathode or anode) above the organic light emitting layer. It is difficult. That is, it is difficult to finely pattern both the cathode and the anode of the organic LED element, and the manufacturing process is complicated.

【0151】このように、蓄積コンデンサを持たない構
成は、簡略ではあるが、好ましくない面がある。
As described above, the configuration having no storage capacitor is simple, but has an undesirable aspect.

【0152】図25のLED装置の駆動タイミングを図
26に示す。本図はPc に印加される選択信号sel
と、Pd に印加されるデータ信号dataと、Pm の電
位と、発光部であるLED素子4の輝度Lを表わしてい
る。
FIG. 26 shows the drive timing of the LED device shown in FIG. This figure shows the selection signal sel applied to P c
When represents a data signal data applied to P d, the potential of the P m, the brightness L of the LED element 4 is a light-emitting portion.

【0153】時刻t1 で、Pc に印加される選択信号s
elが選択状態(低電位状態)になると、Pc の電位は
下降する。この結果、蓄積コンデンサ2を隔てたPm
電位も下降し、Pd に印加されるデータ信号dataと
重畳して書き込みダイオード1には立ち上がり電圧以上
の順電圧がかかり、導通状態となる。このため、Pd
印加されるデータ信号dataに応じて蓄積コンデンサ
2に電流が流入する。
At time t 1 , the selection signal s applied to P c
When el changes to the selected state (low potential state), the potential of Pc decreases. As a result, even lowered potential of P m which separates the storage capacitor 2, the write diode 1 so as to overlap with the data signal data applied to the P d takes forward voltage than the rising voltage, it becomes conductive. Therefore, current flows into the storage capacitor 2 in accordance with the data signal data applied to P d.

【0154】時刻t2 で、Pc に印加される選択信号s
elが非選択状態(高電位状態)になるとPm の電位は
上昇し、書き込みダイオード1にかかる電圧は立ち上が
り電圧以下となり、非導通状態となる。選択期間中にP
d に印加されたデータ信号dataに応じて蓄積された
電荷は、LED素子4を通じて流出し、LED素子4が
データ信号dataに応じた輝度で、または該データ信
号に応じた発光時間の間、発光する。
At time t 2 , the selection signal s applied to P c
el is the potential of the P m becomes a non-selected state (high potential state) rises, the voltage across the write diode 1 becomes less rising voltage, a non-conductive state. P during the selection period
The charge accumulated according to the data signal data applied to d flows out through the LED element 4, and the LED element 4 emits light at a luminance according to the data signal data or during a light emission time according to the data signal. I do.

【0155】Pc に印加される選択信号selが非選択
状態(高電位状態)の間は、書き込みダイオード1は非
導通状態となっているため、Pd に印加されるデータ信
号dataが変化しても、Pm の電位はそのまま保持さ
れるので、LED素子4の発光はその影響を受けない。
While the selection signal sel applied to P c is in a non-selection state (high potential state), the write diode 1 is in a non-conductive state, so that the data signal data applied to P d changes. also, since the potential of the P m is maintained as it is, light emission of the LED element 4 is not affected.

【0156】t3 以降、上記動作を繰り返す。[0156] t 3 or later, the above-described operation is repeated.

【0157】[実施形態12]図27は、本発明第12
の実施形態のLED装置であり、第11の実施形態のL
ED装置を1画素として複数画素を二次元状に複数配置
して構成した装置の等価回路を示す図である。
[Embodiment 12] FIG. 27 shows a twelfth embodiment of the present invention.
The LED device according to the eleventh embodiment is different from the LED device according to the eleventh embodiment.
FIG. 3 is a diagram illustrating an equivalent circuit of a device in which a plurality of pixels are arranged two-dimensionally in a two-dimensional manner with the ED device as one pixel.

【0158】本実施形態は、画素1〜4の4画素により
構成されており、画素1、2のそれぞれの書き込みダイ
オード11、21の陽極は共にデータ信号線Y1 に接続
され、画素3、4のそれぞれの書き込みダイオード3
1、41の陽極は共にデータ信号線Y2 に接続されてい
る。
[0158] The present embodiment is configured by four pixels of the pixel 1-4, the anode of each write diodes 11 and 21 of the pixels 1 and 2 are both connected to the data signal lines Y 1, pixel 3,4 Each writing diode 3
Anode 1 and 41 are both connected to the data signal line Y 2.

【0159】一方、画素1、2のそれぞれの蓄積コンデ
ンサ12、22の第一の側は、それぞれ異なる選択信号
線X1 、X2 に接続されている。また、画素3、4のそ
れぞれの蓄積コンデンサ32、42の第一の側も、それ
ぞれ異なる選択信号線X1 、X2 に接続されている。
On the other hand, the first sides of the respective storage capacitors 12 and 22 of the pixels 1 and 2 are connected to different selection signal lines X 1 and X 2 , respectively. The first sides of the respective storage capacitors 32 and 42 of the pixels 3 and 4 are also connected to different selection signal lines X 1 and X 2 , respectively.

【0160】データ信号線Y1 、Y2 は、それぞれに動
作する信号源を有するデータ信号線(DATA)50に
接続されている。各信号源は、電圧信号を発生する電圧
源として作用しても良いし、電流信号源を発生する電流
源として作用しても良い。選択信号線X1 、X2 は選択
回路(SEL)60に接続されている。
The data signal lines Y 1 and Y 2 are connected to a data signal line (DATA) 50 having a signal source which operates respectively. Each signal source may function as a voltage source that generates a voltage signal, or may function as a current source that generates a current signal source. The selection signal lines X 1 and X 2 are connected to a selection circuit (SEL) 60.

【0161】図28は図27のLED装置の駆動タイミ
ングを示す図である。本図は、画素1〜4の各LED素
子14、24、34、44の輝度L14〜L44と、選択信
号線X1 、X2 に印加される選択信号sel1 、sel
2 と、データ信号線Y1 、Y2 に印加されるデータ信号
線data1 、data2 とを表わしている。
FIG. 28 is a diagram showing the drive timing of the LED device of FIG. This figure includes a luminance L 14 ~L 44 of the LED elements 14, 24, 34, 44 of the pixel 1-4, selection signals sel 1, sel applied to the selected signal lines X 1, X 2
2 and data signal lines data 1 and data 2 applied to the data signal lines Y 1 and Y 2 , respectively.

【0162】時刻t1 で、選択信号線X1 に印加される
選択信号sel1 がオンである低電位状態、X2 に印加
されるsel2 がオフである高電位状態となると、選択
信号線X1 につながる画素1、3のそれぞれの蓄積コン
デンサ12、32の第二の側のPm1、Pm3の電位が降下
し、画素1、3の書き込みダイオード11、31にかか
る順電圧は立ち上がり電圧以上となり、導通状態となっ
て、蓄積コンデンサ12、32がその時点でデータ信号
線Y1 、Y2 に印加されているデータ信号data1
data2 に応じて電流を流入する。
At time t 1 , when the selection signal sel 1 applied to the selection signal line X 1 changes to a low potential state in which it is on and X 2 applied to a high potential state in which sel 2 is off, the selection signal line The potential of P m1 and P m3 on the second side of the respective storage capacitors 12 and 32 of the pixels 1 and 3 connected to X 1 drops, and the forward voltage applied to the writing diodes 11 and 31 of the pixels 1 and 3 becomes a rising voltage. As described above, the conduction state is established, and the storage capacitors 12 and 32 are connected to the data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 at that time.
A current flows in according to data 2 .

【0163】時刻t2 で、選択信号線X2 に印加される
選択信号sel2 がオンである低電位状態、X1 に印加
されるsel1 がオフである高電位状態となると、選択
信号線X1 につながる画素1、3の蓄積コンデンサ1
2、32の第二の側Pm1、Pm3の電位が上昇し、画素
1、3のそれぞれの書き込みダイオード11、31にか
かる順電圧は立ち上がり電圧以下となり、非導通状態と
なる。その結果、選択期間中にデータ信号線Y1 、Y2
に印加されたデータ信号data1 、data2 に応じ
て蓄積された電荷は、LED素子14、34を通じて流
出し、LED素子14、34がデータ信号data1
data2 に応じた輝度で、または該データ信号に応じ
た発光時間の間、発光する。同時に、選択信号X2 につ
ながる画素2、4のPm2、Pm4の電位が降下して、画素
2、4のそれぞれの書き込みダイオード21、41は導
通状態となり、蓄積コンデンサ22、42がその時点で
データ信号線Y1 、Y2 に印加されているデータ信号d
ata1 、data2 に応じて電流を流入する。
[0163] In time t 2, the low potential selection signal sel 2 applied to the selected signal line X 2 is on, the sel 1 applied to X 1 becomes a high potential state is OFF, the selection signal line storage capacitor 1 pixel 1, 3 connected to X 1
The potentials of the second sides P m1 and P m3 of the pixels 2 and 32 increase, and the forward voltages applied to the respective write diodes 11 and 31 of the pixels 1 and 3 become lower than the rising voltage, and the pixels become non-conductive. As a result, during the selection period, the data signal lines Y 1 , Y 2
The electric charges accumulated in response to the data signals data 1 and data 2 applied to the memory device flow out through the LED elements 14 and 34, and the LED elements 14 and 34 cause the data signals data 1 and
Light is emitted at a luminance according to data 2 or during a light emission time according to the data signal. At the same time, the potentials of P m2 and P m4 of the pixels 2 and 4 connected to the selection signal X 2 drop, and the respective writing diodes 21 and 41 of the pixels 2 and 4 become conductive, and the storage capacitors 22 and 42 change at that time. , The data signal d applied to the data signal lines Y 1 and Y 2
A current flows according to data 1 and data 2 .

【0164】時刻t3 で、選択信号線X2 に印加される
選択信号sel2 がオフである高電位状態となると、選
択信号線X2 につながる画素2、4のPm2、Pm4の電位
が上昇して、画素2、4のそれぞれの書き込みダイオー
ド21、41にかかる順電圧は立ち上がり電圧以下とな
り、非導通状態となる。選択期間中にデータ信号線Y
1 、Y2 に印加されたデータ信号data1 、data
2 に応じて蓄積された電荷は、LED素子24、44を
通じて流出し、LED素子24、44がデータ信号da
ta1 、data2 に応じた輝度で、または該データ信
号に応じた発光時間の間、発光する。
At time t 3 , when the selection signal sel 2 applied to the selection signal line X 2 is turned off to a high potential state, the potentials of P m2 and P m4 of the pixels 2 and 4 connected to the selection signal line X 2 are changed. Rise, the forward voltage applied to each of the write diodes 21 and 41 of the pixels 2 and 4 becomes equal to or lower than the rising voltage and becomes non-conductive. During the selection period, the data signal line Y
1 , data signals data 1 , data applied to Y 2
2 flows out through the LED elements 24 and 44, and the LED elements 24 and 44 output the data signal da.
Light is emitted at a luminance according to ta 1 and data 2 or during a light emission time according to the data signal.

【0165】上記のようにして、画素1、3と、画素
2、4が少しずつタイミングをずらしながらデータ信号
に応じた輝度で発光してゆく。
As described above, the pixels 1, 3 and the pixels 2, 4 emit light at a luminance corresponding to the data signal while slightly shifting the timing.

【0166】[実施形態13]図29は、本発明の第1
3の実施形態のLED装置の等価回路を示す図である。
図中、1は書き込みダイオード、4は発光部であるLE
D素子、5はリセットダイオード、7は蓄積コンデンサ
として機能する蓄積ダイオードである。本実施形態にお
いて、Pc は蓄積ダイオード7の陽極につらなる電極、
m は蓄積ダイオード7の陰極につらなる電極、Pd1
書き込みダイオード1の陽極につらなる電極、Pd2はリ
セットダイオード5の陰極につらなる電極、Pled はL
ED素子4の陰極につらなる電極を示す。本実施形態に
おいて、Pc には選択信号が、Pd1にはデータ信号が、
d2にはリセット信号がそれぞれ印加され、Pm には蓄
積ダイオード7の充放電によりデータ信号に応じた電位
が現れる。Pled は固定電位である。
[Thirteenth Embodiment] FIG. 29 is a view showing a first embodiment of the present invention.
It is a figure showing the equivalent circuit of the LED device of a 3rd embodiment.
In the figure, 1 is a write diode, and 4 is a light emitting unit LE.
D element, 5 is a reset diode, and 7 is a storage diode that functions as a storage capacitor. In the present embodiment, P c is an electrode connected to the anode of the storage diode 7,
P m is an electrode connected to the cathode of the storage diode 7, P d1 is an electrode connected to the anode of the writing diode 1, P d2 is an electrode connected to the cathode of the reset diode 5, and P led is L.
The electrode connected to the cathode of the ED element 4 is shown. In this embodiment, P c is a selection signal, P d1 is a data signal,
A reset signal is applied to P d2, and a potential corresponding to the data signal appears at P m by charging and discharging of the storage diode 7. P led is a fixed potential.

【0167】一般に、ダイオードはその接合部に電荷が
蓄積するので、等価的な容量成分を有する。本実施形態
の特徴は、蓄積コンデンサとしてダイオードの等価的容
量成分を利用する点にある。特に本実施形態では、蓄積
ダイオード7に常に逆電圧が印加されているように、デ
ータ信号、選択信号、リセット信号の電位を設定してい
るので、蓄積ダイオード7を通じて信号電荷が失われた
り、不要な電荷が流入することはなく、蓄積コンデンサ
として機能させることができる。具体的には、例えば書
き込みダイオード1、リセットダイオード5、蓄積ダイ
オード7の順方向立ち上がり電圧を0.8V、LED素
子4の順方向の立ち上がり電圧を5Vとした場合、Pd1
に印加されるデータ信号の電位を0.8V〜3.8V、
d2に印加される電位を、リセット状態において4.2
V、非リセット状態において9.2V、Pc に印加され
る選択信号の電位を、選択状態において0V、非選択状
態において5V、Pled の電位を0V(固定)、のよう
に設定すれば可能である。実際には、これらの設定値は
適宜最適化すれば良い。
Generally, a diode has an equivalent capacitance component because charge is accumulated at a junction thereof. The feature of this embodiment lies in that an equivalent capacitance component of a diode is used as a storage capacitor. In particular, in the present embodiment, since the potentials of the data signal, the selection signal, and the reset signal are set so that the reverse voltage is always applied to the storage diode 7, signal charges are lost through the storage diode 7 or unnecessary. Such a charge does not flow in and can function as a storage capacitor. Specifically, for example, when the forward rise voltage of the write diode 1, the reset diode 5, and the storage diode 7 is 0.8 V and the forward rise voltage of the LED element 4 is 5 V, P d1
The potential of the data signal to be applied to is 0.8V to 3.8V,
The potential applied to P d2 is set to 4.2 in the reset state.
V, 9.2 V in the non-reset state, the potential of the selection signal applied to the P c, 0V in the selected state, 5V in the non-selected state, the potential of the P of led 0V (fixed) can be set so as It is. Actually, these setting values may be appropriately optimized.

【0168】図30に本実施形態のLED装置の駆動タ
イミングを示す。本図は、Pc に印加される選択信号s
elと、Pd1に印加されるデータ信号dataと、Pd2
に印加されるリセット信号resと、Pm の電位と、発
光部であるLED素子4の輝度Lとを表わしている。
FIG. 30 shows the drive timing of the LED device of this embodiment. This figure shows the selection signal s applied to P c
el, data signal data applied to P d1 , and P d2
And the reset signal res applied to represent the potential of the P m, the luminance L of the LED element 4 is a light-emitting portion.

【0169】時刻t1 で、Pd2に印加されるリセット信
号がリセット状態(低電位状態)になるとPd2の電位は
下降する。リセットダイオード5には順電圧がかかり、
導通状態となる。このため、蓄積ダイオード7から電流
が流出し、Pm の電位はリセット電位(Vreset )にリ
セットされる。
[0169] At time t 1, the potential of the P d2 when the reset signal applied to the P d2 is in the reset state (low potential) is lowered. A forward voltage is applied to the reset diode 5,
It becomes conductive. Therefore, a current flows from the storage diode 7, the potential of the P m is reset to reset potential (V reset).

【0170】時刻t2 で、Pd2に印加されるリセット信
号が非リセット状態(高電位状態)になとPd2の電位は
上昇する。リセットダイオード5には立ち上がり電圧以
上の順電圧がかかることはなくなり、非導通状態とな
る。同時に、Pc に印加される選択信号が選択状態(低
電位状態)になるとPc の電位は下降する。この結果、
蓄積ダイオード2を隔てたPm の電位も下降し、Pd1
印加されるデータ信号dataと重畳して書き込みダイ
オード1には立ち上がり電圧以上の順電圧がかかり、導
通状態となる。このためPd1に印加されるデータ信号に
応じて蓄積ダイオード7に電流が流入する。
At time t 2 , when the reset signal applied to P d2 is in the non-reset state (high potential state), the potential of P d2 rises. The reset diode 5 is not applied with a forward voltage higher than the rising voltage, and becomes non-conductive. At the same time, when the selection signal applied to Pc is in the selected state (low potential state), the potential of Pc falls. As a result,
Also lowered potential of P m which separates the storage diode 2, the write diode 1 so as to overlap with the data signal data applied to the P d1 takes forward voltage than the rising voltage, becomes conductive. Therefore, a current flows into the storage diode 7 according to the data signal applied to P d1 .

【0171】時刻t3 で、Pc に印加される選択信号が
非選択状態(高電位状態)になるとPm の電位は上昇
し、書き込みダイオード1にかかる電圧は立ち上がり電
圧以下となり、非導通状態となる。選択期間中にPd1
印加されたデータ信号に応じて蓄積された電荷は、LE
D素子4を通じて流出し、LED素子4がデータ信号d
ataに応じた輝度で、または該データ信号に応じた発
光時間の間、発光する。
At time t 3 , when the selection signal applied to P c changes to the non-selection state (high potential state), the potential of P m rises, the voltage applied to the write diode 1 becomes lower than the rising voltage, and the non-conduction state is established. Becomes The charge accumulated in response to the data signal applied to P d1 during the selection period is LE
It flows out through the D element 4 and the LED element 4 outputs the data signal d.
Light is emitted at a luminance corresponding to the data or during a light emission time according to the data signal.

【0172】Pc に印加される選択信号が非選択状態
(高電位状態)の間は、書き込みダイオード1は非導通
状態となっているため、Pd1に印加されるデータ信号d
ataが変化してもPm の電位はそのまま保持されるの
で、LED素子4の発光はその影響を受けない。
While the selection signal applied to P c is in a non-selection state (high potential state), the write diode 1 is in a non-conductive state, so that the data signal d applied to P d1 is
Since ata is the potential of the even P m varies is kept as it is, light emission of the LED element 4 is not affected.

【0173】時刻t4 以降、上記動作を繰り返す。[0173] time t 4 and later, the above-described operation is repeated.

【0174】[実施形態14]図31は、本発明第14
の実施形態のLED装置であり、第13の実施形態のL
ED装置を1画素として複数画素を二次元状に配置した
LED装置の等価回路を示す図である。
[Embodiment 14] FIG. 31 shows a fourteenth embodiment of the present invention.
The LED device according to the thirteenth embodiment,
FIG. 3 is a diagram illustrating an equivalent circuit of an LED device in which a plurality of pixels are two-dimensionally arranged with an ED device as one pixel.

【0175】本実施形態は、画素1〜4の4画素から構
成され、画素1、2のそれぞれの書き込みダイオード1
1、21の陽極は共にデータ信号線Y1 に接続され、画
素3、4のそれぞれの書き込みダイオード31、41の
陽極は共にデータ信号線Y2に接続されている。
The present embodiment is composed of four pixels, pixels 1 to 4, and has a write diode 1 for each of pixels 1 and 2.
The anode of 1,21 are both connected to the data signal lines Y 1, anode for each write diodes 31 and 41 of the pixel 3 and 4 are both connected to the data signal line Y 2.

【0176】一方、画素1、2のそれぞれの蓄積ダイオ
ード17、27の陽極側は、それぞれ異なる選択信号線
1 、X2 に接続され、画素3、4のそれぞれの蓄積ダ
イオード37、47の陽極側も、それぞれ異なる選択信
号線X1 、X2 に接続されている。
On the other hand, the anode sides of the storage diodes 17 and 27 of the pixels 1 and 2 are connected to different selection signal lines X 1 and X 2 , respectively, and the anodes of the storage diodes 37 and 47 of the pixels 3 and 4 are connected. The other side is also connected to different selection signal lines X 1 and X 2 , respectively.

【0177】また、画素1、2のそれぞれのリセットダ
イオード15、25の陰極は、それぞれ異なる選択信号
線X0 、X1 に接続され、画素3、4のそれぞれのリセ
ットダイオード35、45の陰極も、それぞれ異なる選
択信号線X0 、X1 に接続されている。
The cathodes of the reset diodes 15 and 25 of the pixels 1 and 2 are connected to different selection signal lines X 0 and X 1 , respectively, and the cathodes of the reset diodes 35 and 45 of the pixels 3 and 4 are also connected. , Respectively, are connected to different selection signal lines X 0 , X 1 .

【0178】データ信号線Y1 、Y2 は、それぞれに動
作する信号源を有するデータ信号回路(DATA)50
に接続されている。各信号源は電圧信号を発生する電圧
源として作用しても良いし、電流信号を発生する電流源
として作用しても良い。また、選択信号線X0 〜X2
選択回路(SEL)60に接続されている。
The data signal lines Y 1 and Y 2 are connected to a data signal circuit (DATA) 50 having a signal source which operates respectively.
It is connected to the. Each signal source may function as a voltage source that generates a voltage signal, or may function as a current source that generates a current signal. The selection signal lines X 0 to X 2 is connected to the selection circuit (SEL) 60.

【0179】図32は本実施形態のLED装置の駆動タ
イミングを示す図である。本図は、画素1〜4の各画素
のLED素子14、24、34、44の輝度L14〜L44
と、選択信号線X0 〜X2 に印加される選択信号sel
0 〜sel2 と、データ信号線Y1 、Y2 に印加される
データ信号data1 、data2 とを表わしている。
FIG. 32 is a diagram showing the drive timing of the LED device of this embodiment. This figure shows the luminances L 14 to L 44 of the LED elements 14, 24, 34, 44 of each of the pixels 1 to 4.
If the selection signal sel applied to the selected signal lines X 0 to X 2
0 to sel 2 and data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 , respectively.

【0180】時刻t1 で、選択信号線X0 に印加される
選択信号sel0 がオンである低電位状態、X1 、X2
に印加されるsel1 、sel2 がオフである高電位状
態となると、選択信号線X0 につながる画素1、3のそ
れぞれのリセットダイオード15、35が導通状態とな
り、蓄積ダイオード17、37から電流が流出し、蓄積
ダイオード17、37の陰極側のPm1、Pm3の電位はリ
セット電位にリセットされる。
[0180] At time t 1, a low potential state of the selection signal sel 0 applied to the selected signal lines X 0 is on, X 1, X 2
When the sel 1 and sel 2 applied to the pixel are in a high potential state in which they are off, the reset diodes 15 and 35 of the pixels 1 and 3 connected to the selection signal line X 0 become conductive, and the current flows from the storage diodes 17 and 37. Flows out, and the potentials of P m1 and P m3 on the cathode side of the storage diodes 17 and 37 are reset to the reset potential.

【0181】時刻t2 で、選択信号線X1 に印加される
選択信号sel1 がオンである低電位状態、X0 、X2
に印加されるsel0 、sel2 がオフである高電位状
態となると、選択信号線X0 につながる画素1、3のそ
れぞれのリセットダイオード15、35は非導通状態と
なる。同時に、選択信号線X1 につながる画素1、3の
それぞれの蓄積ダイオード17、37の陰極側のPm1
m3の電位が下降し、画素1、3の書き込みダイオード
11、31は導通状態となり、その時点でデータ信号線
1 、Y2 に印加されているデータ信号data1 、d
ata2 に応じて蓄積ダイオード17、37に電流を流
入する。
[0181] In time t 2, the low potential selection signals sel 1 applied to the selected signal line X 1 is ON, X 0, X 2
When the sel 0 and sel 2 applied to the pixel are in a high potential state in which they are off, the reset diodes 15 and 35 of the pixels 1 and 3 connected to the selection signal line X 0 are turned off. At the same time, P m1 on the cathode side of the respective storage diodes 17 and 37 of the pixels 1 and 3 connected to the selection signal line X 1 ,
The potential of P m3 falls, the write diodes 11 and 31 of the pixels 1 and 3 become conductive, and the data signals data 1 and d applied to the data signal lines Y 1 and Y 2 at that time.
flowing a current to the storage diode 17 and 37 in accordance with the ata 2.

【0182】さらに、選択信号線X1 につながる画素
2、4のそれぞれのリセットダイオード25、45は導
通状態となり、蓄積ダイオード27、47から電流が流
出し、蓄積ダイオード27、47の陰極側Pm2、Pm4
電位はリセット電位にリセットされる。
[0182] Further, each of the reset diode 25, 45 of the pixels 2, 4 connected to the selected signal line X 1 becomes conductive, a current flows from the storage diode 27 and 47, the cathode side P m @ 2 of the storage diode 27, 47 , P m4 are reset to the reset potential.

【0183】時刻t3 で、選択信号線X2 に印加される
選択信号sel2 がオンである低電位状態、X0 、X1
に印加されるsel0 、sel1 がオフである高電位状
態となると、選択信号線X1 につながる画素1、3のそ
れぞれの蓄積ダイオード17、37の陰極側Pm1、Pm3
の電位は上昇し、選択期間中にデータ信号線Y1 、Y2
に印加されたデータ信号data1 、data2 に応じ
て蓄積された電荷は、LED素子14、34を通じて流
出し、LED素子14、34がデータ信号data1
data2 に応じた輝度で、または該データ信号に応じ
た発光時間の間、発光する。同時に、選択信号線X1
つながる画素2、4のそれぞれのリセットダイオード2
5、45は非導通状態となる。
[0183] At time t 3, a low potential state of the selection signal sel 2 applied to the selected signal line X 2 is on, X 0, X 1
When sel 0 and sel 1 applied to the pixel are in a high potential state in which they are off, the cathode sides P m1 and P m3 of the storage diodes 17 and 37 of the pixels 1 and 3 connected to the selection signal line X 1.
Of the data signal lines Y 1 and Y 2 during the selection period.
The electric charges accumulated in response to the data signals data 1 and data 2 applied to the memory device flow out through the LED elements 14 and 34, and the LED elements 14 and 34 cause the data signals data 1 and
Light is emitted at a luminance according to data 2 or during a light emission time according to the data signal. At the same time, the reset diodes 2 of the pixels 2 and 4 connected to the selection signal line X 1
5 and 45 become non-conductive.

【0184】また、選択信号線X2 につながる画素2、
4のそれぞれの蓄積ダイオード27、37の陰極側のP
m2、Pm4の電位が下降し、画素2、4のそれぞれの書き
込みダイオード21、41は導通状態となり、蓄積ダイ
オード27、47がその時点でデータ信号線Y1 、Y2
に印加されているデータ信号data1 、data2
応じて電流を流入する。
[0184] The pixel 2 connected to the selected signal lines X 2,
4 are connected on the cathode side of the respective storage diodes 27 and 37.
m @ 2, P potential of m4 is lowered, each of the writing diodes 21 and 41 of the pixel 2 and 4 becomes conductive, the data signal lines Y 1 storage diode 27 and 47 at that time, Y 2
A current flows in accordance with the data signals data 1 and data 2 applied to the memory cell.

【0185】時刻t4 で、選択信号線X0 〜X2 に印加
されるsel0 〜sel2 がオフである高電位状態とな
ると、選択信号線X2 につながる画素2、4のそれぞれ
の蓄積ダイオード27、47の陰極側Pm2、Pm4の電位
は上昇し、選択期間中にデータ信号線Y1 、Y2 に印加
されたデータ信号data1 、data2 に応じて蓄積
された電荷は、LED素子24、44を通じて流出し、
LED素子34、44がデータ信号data1 、dat
2 に応じた輝度で、または該データ信号に応じた発光
時間の間、発光する。
At time t 4 , when sel 0 to sel 2 applied to the selection signal lines X 0 to X 2 are in a high potential state in which they are off, the accumulation of each of the pixels 2 and 4 connected to the selection signal line X 2 The potentials of the cathodes P m2 and P m4 of the diodes 27 and 47 rise, and the charges accumulated according to the data signals data 1 and data 2 applied to the data signal lines Y 1 and Y 2 during the selection period are: Flowing out through the LED elements 24, 44,
The LED elements 34 and 44 receive data signals data 1 and data
Light is emitted at a luminance according to a 2 or during a light emission time according to the data signal.

【0186】上記のようにして、画素1、3と、画素
2、4とが、少しずつタイミングをずらしながらデータ
信号に応じた輝度で発光してゆく。
As described above, the pixels 1 and 3 and the pixels 2 and 4 emit light at a luminance corresponding to the data signal while slightly shifting the timing.

【0187】[実施形態15]本発明の第13の実施形
態及び第14の実施形態では、蓄積ダイオードに常に逆
電圧が印加されているよう、データ信号、選択信号、リ
セット信号の電位を設定して、蓄積ダイオードを通じて
信号電荷が失われたり、不要な電荷が流入することがな
く、蓄積コンデンサとして機能させるようにしている
が、蓄積ダイオードに順電圧が印加されるような構成で
あっても、蓄積ダイオードの順方向立ち上がり電圧が大
きく、該蓄積ダイオードにかかる順電圧を立ち上がり電
圧を超えない範囲に抑えることができるならば、蓄積コ
ンデンサとして機能させることができる。本発明の第1
5の実施形態はこのような蓄積ダイオードを用いた例で
ある。
[Embodiment 15] In the thirteenth and fourteenth embodiments of the present invention, the potentials of the data signal, the selection signal, and the reset signal are set so that a reverse voltage is always applied to the storage diode. Thus, the signal charge is not lost through the storage diode or unnecessary charge does not flow in, so that the storage diode functions as a storage capacitor.However, even when a forward voltage is applied to the storage diode, If the forward rise voltage of the storage diode is large and the forward voltage applied to the storage diode can be suppressed to a range not exceeding the rise voltage, the storage diode can function as a storage capacitor. First of the present invention
The fifth embodiment is an example using such a storage diode.

【0188】図33に本発明第15の実施形態のLED
装置の等価回路を示す。図中、1は書き込みダイオー
ド、4は発光部であるLED素子、5はリセットダイオ
ード、7は蓄積コンデンサとして機能する蓄積ダイオー
ドである。また、Pc は蓄積ダイオード7の陰極につら
なる電極、Pm は蓄積ダイオード7の陽極につらなる電
極、Pd1は書き込みダイオード1の陽極につらなる電
極、Pd2はリセットダイオード5の陰極につらなる電
極、Pled はLED素子4の陰極につらなる電極を示
す。本実施形態においては、Pc には選択信号が、Pd1
にはデータ信号が、Pd2にはリセット信号が印加され、
m には蓄積ダイオード7の充放電によりデータ信号に
応じた電位が現れる。Pled は固定電位である。
FIG. 33 shows an LED according to a fifteenth embodiment of the present invention.
2 shows an equivalent circuit of the device. In the figure, 1 is a write diode, 4 is an LED element as a light emitting unit, 5 is a reset diode, and 7 is a storage diode that functions as a storage capacitor. Also, P c is an electrode connected to the cathode of the storage diode 7, P m is electrode connected to the anode of the storage diode 7, P d1 is connected to the anode of the write diode 1 electrode, P d2 Electrodes connected to the cathode of the reset diode 5, P led indicates an electrode connected to the cathode of the LED element 4. In the present embodiment, P c is a selection signal, P d1
Is applied with a data signal, Pd2 is applied with a reset signal,
A potential corresponding to the data signal appears at P m by charging and discharging of the storage diode 7. P led is a fixed potential.

【0189】本実施形態のLED装置の動作や駆動タイ
ミングについては、先の実施形態13のLED装置と類
似するので説明を省略する。また、このような画素を二
次元状、または一次元状に配置して構成したLED装置
についても同様に構成することが可能であり、その説明
を省略する。
The operation and the drive timing of the LED device of the present embodiment are similar to those of the LED device of the thirteenth embodiment, and the description is omitted. Further, an LED device in which such pixels are arranged two-dimensionally or one-dimensionally can be similarly configured, and the description thereof will be omitted.

【0190】[実施形態16]蓄積ダイオードを、複数
のダイオードを直列に逆方向に組み合わせて構成する
と、一方のダイオードに順電圧がかかっても、他方のダ
イオードには逆電圧がかかることになり、逆方向降伏電
圧に至るような高電圧をかけなければ、当該ダイオード
を通じて信号電荷が失われたり、不要な電荷が流入する
ことはなく、より広い動作範囲で蓄積コンデンサとして
機能させることができる。このような例を図34に示
す。
[Embodiment 16] When a storage diode is formed by combining a plurality of diodes in series and in a reverse direction, even if a forward voltage is applied to one diode, a reverse voltage is applied to the other diode. Unless a high voltage such as a reverse breakdown voltage is applied, no signal charge is lost or unnecessary charge does not flow through the diode, and the diode can function as a storage capacitor in a wider operation range. FIG. 34 shows such an example.

【0191】図34は本発明第16の実施形態のLED
装置の等価回路である。図中、1は書き込みダイオー
ド、4は発光部であるLED素子、5はリセットダイオ
ード、7a及び7bは蓄積コンデンサとしての蓄積ダイ
オードである。また、Pc は蓄積ダイオード7bの陰極
につらなる電極、Pm は蓄積ダイオード7aの陽極につ
らなる電極、Pd1は書き込みダイオード1の陽極につら
なる電極、Pd2はリセットダイオード5の陰極につらな
る電極を示す。本実施形態においては、Pc に選択信号
が、Pd1にデータ信号が、Pd2にリセット信号がそれぞ
れ印加され、Pmには蓄積ダイオード7a、7bの充放
電によりデータ信号に応じた電位が現れる。Pled は固
定電位である。
FIG. 34 shows an LED according to a sixteenth embodiment of the present invention.
It is an equivalent circuit of the device. In the figure, 1 is a writing diode, 4 is an LED element as a light emitting unit, 5 is a reset diode, and 7a and 7b are storage diodes as storage capacitors. Further, an electrode connected to the cathode of the P c accumulation diode 7b, electrodes connected to the anode of the P m accumulation diodes 7a, electrode contiguous P d1 to the anode of the write diode 1, P d2 is an electrode connected to the cathode of the reset diode 5 Show. In the present embodiment, a selection signal is applied to P c , a data signal is applied to P d1 , and a reset signal is applied to P d2 , and a potential corresponding to the data signal is applied to P m by charging and discharging of the storage diodes 7a and 7b. appear. P led is a fixed potential.

【0192】本実施形態のLED装置の動作や駆動タイ
ミングについては、先の実施形態13のLED装置と類
似するので説明を省略する。また、このような画素を二
次元状、または一次元状に配置して構成したLED装置
についても同様に構成することが可能であり、その説明
を省略する。
The operation and the drive timing of the LED device of the present embodiment are similar to those of the LED device of the thirteenth embodiment, and the description is omitted. Further, an LED device in which such pixels are arranged two-dimensionally or one-dimensionally can be similarly configured, and the description thereof will be omitted.

【0193】[実施形態17]図35は、本発明におい
てLED素子として用いられる有機LED素子の一例の
構造を模式的に示す断面図である。図中、100は透光
性の絶縁基板、101は真空堆積法によりITOを0.
15μm堆積して形成された陽極、102は下記式
(I)に示す芳香族第三アミンのような有機正孔輸送材
料を0.05μm堆積して形成された有機正孔輸送層、
103は下記式(II)に示す有機金属錯体のような有
機電子輸送材料を0.05μm堆積して作られた有機電
子輸送層、104はMgのような仕事関数の低い金属ま
たはその合金を0.15μm堆積して形成された陰極で
ある。本実施形態ではMgとAgを用い、二元同時蒸着
法により当該合金を堆積したものとする。
[Embodiment 17] FIG. 35 is a sectional view schematically showing the structure of an example of an organic LED element used as an LED element in the present invention. In the figure, reference numeral 100 denotes a light-transmitting insulating substrate, and 101 denotes ITO by a vacuum deposition method.
An anode formed by depositing 15 μm, an organic hole transport layer 102 formed by depositing an organic hole transport material such as an aromatic tertiary amine represented by the following formula (I) by 0.05 μm;
Reference numeral 103 denotes an organic electron transporting layer formed by depositing an organic electron transporting material such as an organometallic complex represented by the following formula (II) at a thickness of 0.05 μm. 104 denotes a metal having a low work function such as Mg or its alloy. This is a cathode formed by depositing .15 μm. In the present embodiment, it is assumed that the alloy is deposited by a binary simultaneous evaporation method using Mg and Ag.

【0194】[0194]

【化1】 Embedded image

【0195】本発明に用いられる有機LED素子は上記
LED素子に限定されない。例えば、陽極はITOの他
に、Au、Ag、Pd、Pt等の金属、金属酸化物や導
電性高分子等も使用可能である。
The organic LED device used in the present invention is not limited to the above-mentioned LED device. For example, in addition to ITO, metals such as Au, Ag, Pd, and Pt, metal oxides, and conductive polymers can be used for the anode.

【0196】正孔輸送材料としては、前記式(I)で示
される芳香族第三アミン以外にも、芳香族アミン系化合
物、ヒドラゾン化合物、シラザン化合物、或いは、ポリ
ビニルカルバゾールやポリシラザン等の高分子など、正
孔輸送性を示すものであれば用いることができる。ま
た、不純物をドープしたシリコン、ダイヤモンド等の無
機物であっても良い。
Examples of the hole transporting material include, besides the aromatic tertiary amine represented by the above formula (I), aromatic amine compounds, hydrazone compounds, silazane compounds, and polymers such as polyvinyl carbazole and polysilazane. Any material having a hole transporting property can be used. Further, inorganic materials such as silicon and diamond doped with impurities may be used.

【0197】電子輸送材料としては、前記式(II)で
示される有機金属錯体以外にも、他の有機金属錯体、テ
トラフェニルブタジエン等の芳香族化合物等、電子輸送
性を示すものであれば良い。或いは、これらの材料の中
に、各種の蛍光材料をドープした物であっても良い。
As the electron transporting material, other than the organic metal complex represented by the formula (II), any other organic metal complex, aromatic compound such as tetraphenylbutadiene, or the like may be used as long as it has electron transporting properties. . Alternatively, these materials may be doped with various fluorescent materials.

【0198】また、正孔輸送層と電子輸送層との積層と
の構造以外にも、ポリフェニレンビニレン等の高分子層
を一層のみ設けたり、これら高分子層の中に各種有機分
子を分子分散させたり、高分子主鎖に各種機能性側鎖を
加えたりした層を設けたものでも構わない。
In addition to the layered structure of the hole transport layer and the electron transport layer, a single polymer layer such as polyphenylenevinylene may be provided, or various organic molecules may be dispersed in these polymer layers. Alternatively, a layer in which various functional side chains are added to the polymer main chain may be provided.

【0199】陰極としては、MgとAgの合金以外に
も、AlとLiの合金や、Sn、Mg、In、Al、C
a等、仕事関数の低い金属が利用できる。
As the cathode, in addition to the alloy of Mg and Ag, an alloy of Al and Li, Sn, Mg, In, Al, C
Metals having a low work function such as a can be used.

【0200】またさらに、有機LED素子の膜構成も上
記構成に限られず、有機層を一層としたり、正孔輸送層
と電子輸送層の間に発光層を入れたり、陽極と正孔輸送
層の間に正孔注入層を入れたり、陰極と電子輸送層の間
に電子注入層を入れたり、各種の膜構成が考えられる。
また、全体の層構成を逆転し、基板上に、陰極、電子輸
送層、正孔輸送層、陽極というような層構成をとること
も考えられる。
Further, the film constitution of the organic LED element is not limited to the above constitution, but may be composed of a single organic layer, a light emitting layer between the hole transport layer and the electron transport layer, or a combination of the anode and the hole transport layer. Various film configurations can be considered, such as inserting a hole injection layer between them, or inserting an electron injection layer between the cathode and the electron transport layer.
It is also conceivable that the overall layer configuration is reversed and a layer configuration such as a cathode, an electron transport layer, a hole transport layer, and an anode is formed on the substrate.

【0201】この構成は、基板を透光性の基板ではな
く、セラミックや金属、或いはシリコン単結晶基板のよ
うな非透光性の基板を用いた場合に特に必要である。
This configuration is particularly necessary when a non-light-transmitting substrate such as a ceramic, metal, or silicon single crystal substrate is used instead of a light-transmitting substrate.

【0202】各膜の製法としても、上記した製法に限ら
ず、塗布法やラングミュアブロジェット法など各種の成
膜法が利用できる。
The method for producing each film is not limited to the above-mentioned method, but various film-forming methods such as a coating method and a Langmuir-Blodgett method can be used.

【0203】図36は、本発明において駆動トランジス
タとして用いられている薄膜トランジスタの一例の構造
を模式的に示す断面図である。図中、100は透光性の
絶縁基板、301は真空堆積法によりAl/Crを堆積
して形成されたゲート電極、302はプラズマCVD法
により窒化シリコンを堆積して形成された絶縁層、30
3は非晶質シリコンを堆積して形成されたイントリンシ
ック半導体層、304はシリコンにリンをドープして形
成されたオーミックコンタクト層であるn+ 半導体層、
305はAlを堆積して形成されたソース・ドレイン電
極である。
FIG. 36 is a sectional view schematically showing the structure of an example of a thin film transistor used as a driving transistor in the present invention. In the figure, 100 is a translucent insulating substrate, 301 is a gate electrode formed by depositing Al / Cr by vacuum deposition, 302 is an insulating layer formed by depositing silicon nitride by plasma CVD, 30
3 is an intrinsic semiconductor layer formed by depositing amorphous silicon, 304 is an n + semiconductor layer which is an ohmic contact layer formed by doping silicon with phosphorus,
305 is a source / drain electrode formed by depositing Al.

【0204】本発明に用いられる薄膜トランジスタの構
成としては、上記以外の構成も可能であり、例えば、非
晶質シリコンをそのまま用いるのではなく、基板加熱に
よるアニールやレーザ照射によるアニールを用いて非晶
質シリコンを多結晶化し、多結晶シリコンの薄膜トラン
ジスタを形成する工程をとればより高速な動作に対応で
きる駆動回路を得ることができる。
The thin film transistor used in the present invention may have a configuration other than the above. For example, instead of using amorphous silicon as it is, annealing may be performed by heating the substrate or annealing by laser irradiation. If a step of forming polycrystalline silicon thin film by forming polycrystalline silicon into polycrystalline silicon is adopted, a drive circuit capable of operating at higher speed can be obtained.

【0205】また、いわゆる電界効果型の薄膜トランジ
スタではなく、バイポーラトランジスタ等、他の種類の
トランジスタでも代替可能である。基板にシリコン単結
晶基板を用いた場合は、こういった他の種類のトランジ
スタも容易に作製できる。また、セレン化カドミウム等
の別の薄膜半導体を用いることも可能である。さらに、
ポリチエニレンビニレン等の導電性高分子を用いること
も可能である。
In addition, instead of a so-called field effect thin film transistor, another type of transistor such as a bipolar transistor can be used instead. When a silicon single crystal substrate is used as the substrate, such other types of transistors can be easily manufactured. Further, another thin film semiconductor such as cadmium selenide can be used. further,
It is also possible to use a conductive polymer such as polythienylenevinylene.

【0206】薄膜トランジスタは前記実施形態に挙げた
nチャネル型の電界効果型薄膜トランジスタに限らな
い。ゲート部に形成されるチャネルが正孔を電荷輸送担
体とするpチャネル型電界効果型トランジスタであって
も良い。また、エンハンスメントモード、デプレッショ
ンモードのいずれでも用いることができる。
The thin film transistor is not limited to the n-channel field effect thin film transistor described in the above embodiment. A channel formed in the gate portion may be a p-channel field effect transistor using holes as charge transport carriers. Further, any of the enhancement mode and the depression mode can be used.

【0207】図37は、本発明において書き込みダイオ
ード、リセットダイオード、蓄積ダイオードとして用い
られるダイオードの一例の構造を模式的に示す断面図で
ある。図中、100は透光性の絶縁基板、311は真空
堆積法によりAl/Crを堆積して形成された陽極、3
12はプラズマCVD法により窒化シリコンを堆積して
形成された絶縁層、313は非晶質シリコンを堆積して
形成されたイントリンシック半導体層、314はシリコ
ンにリンをドープして形成されたオーミックコンタクト
層であるn+ 半導体層、315はAlを堆積して形成さ
れた陰極である。
FIG. 37 is a sectional view schematically showing an example of the structure of a diode used as a write diode, a reset diode, and a storage diode in the present invention. In the figure, reference numeral 100 denotes a light-transmitting insulating substrate; 311, an anode formed by depositing Al / Cr by a vacuum deposition method;
Reference numeral 12 denotes an insulating layer formed by depositing silicon nitride by plasma CVD, 313 denotes an intrinsic semiconductor layer formed by depositing amorphous silicon, and 314 denotes an ohmic contact formed by doping silicon with phosphorus. The n + semiconductor layer 315 as a layer is a cathode formed by depositing Al.

【0208】本発明に用いられるダイオードの構成は上
記に限定されず、例えば、非晶質シリコン以外にも、多
結晶シリコンや、単結晶シリコンを用いたダイオードと
しても良い。また、金属と半導体の間のショットキー接
合を用いたMIS構造のダイオードではなく、p型半導
体とn型半導体とのPN接合を用いたものであっても良
い。
The structure of the diode used in the present invention is not limited to the above. For example, a diode using polycrystalline silicon or single crystal silicon other than amorphous silicon may be used. Instead of a diode having a MIS structure using a Schottky junction between a metal and a semiconductor, a diode using a PN junction of a p-type semiconductor and an n-type semiconductor may be used.

【0209】図38は、本発明において用いられるMI
M素子の一例の構造を模式的に示す断面図である。図
中、100は透光性の絶縁基板、401は真空堆積法に
よりTaを堆積して形成された第一電極、402は第一
電極401のTa表面を酸化して形成された絶縁層、4
03はCrを堆積して形成された第二電極である。
FIG. 38 shows the MI used in the present invention.
It is sectional drawing which shows the structure of an example of M element typically. In the figure, reference numeral 100 denotes a light-transmitting insulating substrate; 401, a first electrode formed by depositing Ta by a vacuum deposition method; 402, an insulating layer formed by oxidizing the Ta surface of the first electrode 401;
03 is a second electrode formed by depositing Cr.

【0210】MIM素子の構成としては、上記構成に限
らず、例えば、金属の陽極酸化層を絶縁層に用いるので
はなく、窒化シリコン等の絶縁物をプラズマCVD法等
で成膜したものであっても良い。
The configuration of the MIM element is not limited to the above configuration. For example, instead of using a metal anodic oxide layer as an insulating layer, an insulator such as silicon nitride is formed by a plasma CVD method or the like. May be.

【0211】また、本発明に用いる蓄積コンデンサは、
それとわかる形に形成された素子であっても良いが、配
線や駆動トランジスタ、リセットダイオード等の各素子
に寄生する寄生容量であっても良い。また、蓄積コンデ
ンサとして機能する、ダイオードの等価的容量成分であ
っても良い。
The storage capacitor used in the present invention is:
The element may be formed in such a way as to be understood, but may be a parasitic capacitance which is parasitic on each element such as a wiring, a driving transistor, and a reset diode. Further, it may be an equivalent capacitance component of a diode that functions as a storage capacitor.

【0212】[実施形態18]本発明によれば、発光強
度が大きくクロストークが少ないLED装置、特に有機
LED装置が得られる。よって、当該LED装置を各種
の装置に用いて良好な特性を得ることができる。
[Embodiment 18] According to the present invention, there can be obtained an LED device having a large light emission intensity and a small crosstalk, in particular, an organic LED device. Therefore, good characteristics can be obtained by using the LED device in various devices.

【0213】図39は、本発明のLED装置を用いたデ
ィスプレイ装置及びコンピュータシステムを示す図であ
る。図中、501はディスプレイ、502は本発明のL
ED装置、503はキーボード、504はコンピュータ
である。当該システムには、LED装置502として、
多数の画素を二次元状に配置したLED装置を用い、各
画素の信号に応じてそれぞれに発光させることにより、
情報を表示させる。当該システムは、本発明の有機LE
D装置を用いることにより、低消費電力と高画質を得る
ことができる。
FIG. 39 is a diagram showing a display device and a computer system using the LED device of the present invention. In the figure, 501 is a display, 502 is L of the present invention.
An ED device, 503 is a keyboard, and 504 is a computer. The system includes, as an LED device 502,
By using an LED device in which a large number of pixels are arranged two-dimensionally and emitting light in accordance with the signal of each pixel,
Display information. The system uses the organic LE of the present invention.
By using the D device, low power consumption and high image quality can be obtained.

【0214】図40は、本発明のLED装置を用いた電
子写真方式の画像形成装置を示す図である。図中、先に
説明した図42の装置と同じ部材には同じ符号を付して
説明を省略する。図中、97はプリンタヘッド、98は
本発明のLED装置、99はロッドレンズアレイであ
る。
FIG. 40 is a diagram showing an electrophotographic image forming apparatus using the LED device of the present invention. In the figure, the same members as those in the apparatus of FIG. 42 described above are denoted by the same reference numerals, and description thereof will be omitted. In the figure, 97 is a printer head, 98 is an LED device of the present invention, and 99 is a rod lens array.

【0215】本発明の画像形成装置の特徴は、感光体9
1に潜像を書き込むための露光装置として、本発明のL
ED装置98とロッドレンズアレイ99を組み合わせた
プリンタヘッド97を用いたことにある。本発明による
有機LED装置は、従来の有機LED装置に比べて、発
光強度が大きくクロストークが低減されているため、よ
り高速で高画質の印字が可能となり、露光方式として、
レーザ方式やLEDアレイ方式に代えることができ、装
置の小型化や低価格化が可能となっている。
The feature of the image forming apparatus of the present invention is that the photosensitive member 9
1 of the present invention as an exposure apparatus for writing a latent image in
That is, a printer head 97 in which an ED device 98 and a rod lens array 99 are combined is used. The organic LED device according to the present invention has higher emission intensity and lower crosstalk than conventional organic LED devices, so that higher-speed and higher-quality printing can be performed.
The laser system or the LED array system can be used, and the size and cost of the device can be reduced.

【0216】図41は、本発明のLED装置を用いた画
像読み取り装置の一例を示す模式図である。本装置は、
複数の発光色の異なる画素を配置した本発明のLED装
置411を用い、各画素を信号に応じて切り替えて発光
させて原稿414面上を照明し、反射された光をロッド
レンズアレイ412によってセンサー413上に投影
し、原稿414面上の画像情報を得るものである。本装
置においては、本発明の有機LED装置を用いることに
より、低消費電力と高画質を得ることができる。
FIG. 41 is a schematic diagram showing an example of an image reading apparatus using the LED device of the present invention. This device is
Using the LED device 411 of the present invention in which a plurality of pixels of different emission colors are arranged, each pixel is switched according to a signal to emit light, illuminate the surface of the original 414, and the reflected light is sensed by the rod lens array 412. The image information is projected onto the document 413 to obtain image information on the surface of the document 414. In this device, low power consumption and high image quality can be obtained by using the organic LED device of the present invention.

【0217】[0219]

【発明の効果】以上説明したように、本発明によれば、
より発光強度が大きくクロストークが低減されたLED
装置を提供することができ、高画質で低消費電力の画像
形成装置、表示装置、画像読み取り装置を提供すること
ができる。また従来、有機LED装置では発光強度が不
十分であった画像形成装置などにも好適に用いて装置の
小型化、低価格化を図ることができる。
As described above, according to the present invention,
LED with higher emission intensity and reduced crosstalk
It is possible to provide an image forming apparatus, a display apparatus, and an image reading apparatus with high image quality and low power consumption. Conventionally, the organic LED device can be suitably used for an image forming apparatus or the like which has insufficient light emission intensity, and can be reduced in size and cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1のLED装置の等価回路を
示す図である。
FIG. 1 is a diagram showing an equivalent circuit of an LED device according to a first embodiment of the present invention.

【図2】本発明に用いるダイオードの電圧−電流特性を
示す図である。
FIG. 2 is a diagram showing voltage-current characteristics of a diode used in the present invention.

【図3】本発明の実施形態1のLED装置の駆動タイミ
ングを示す図である。
FIG. 3 is a diagram illustrating drive timing of the LED device according to the first embodiment of the present invention.

【図4】本発明の実施形態1のLED装置の他の駆動タ
イミングを示す図である。
FIG. 4 is a diagram illustrating another drive timing of the LED device according to the first embodiment of the present invention.

【図5】本発明の実施形態2のLED装置の等価回路を
示す図である。
FIG. 5 is a diagram showing an equivalent circuit of the LED device according to Embodiment 2 of the present invention.

【図6】本発明の実施形態2のLED装置の駆動タイミ
ングを示す図である。
FIG. 6 is a diagram illustrating driving timings of the LED device according to the second embodiment of the present invention.

【図7】本発明の実施形態2のLED装置の他の駆動タ
イミングを示す図である。
FIG. 7 is a diagram illustrating another driving timing of the LED device according to the second embodiment of the present invention.

【図8】本発明の実施形態3のLED装置の等価回路を
示す図である。
FIG. 8 is a diagram showing an equivalent circuit of the LED device according to Embodiment 3 of the present invention.

【図9】本発明の実施形態3のLED装置の駆動タイミ
ングを示す図である。
FIG. 9 is a diagram illustrating a drive timing of the LED device according to the third embodiment of the present invention.

【図10】本発明の実施形態4のLED装置の等価回路
を示す図である。
FIG. 10 is a diagram illustrating an equivalent circuit of an LED device according to Embodiment 4 of the present invention.

【図11】本発明の実施形態4のLED装置の駆動タイ
ミングを示す図である。
FIG. 11 is a diagram illustrating a drive timing of an LED device according to a fourth embodiment of the present invention.

【図12】本発明の実施形態5のLED装置の等価回路
を示す図である。
FIG. 12 is a diagram showing an equivalent circuit of an LED device according to Embodiment 5 of the present invention.

【図13】本発明の実施形態5のLED装置の駆動タイ
ミングを示す図である。
FIG. 13 is a diagram showing the drive timing of the LED device according to the fifth embodiment of the present invention.

【図14】本発明の実施形態6のLED装置の等価回路
を示す図である。
FIG. 14 is a diagram showing an equivalent circuit of an LED device according to Embodiment 6 of the present invention.

【図15】本発明の実施形態6のLED装置の駆動タイ
ミングを示す図である。
FIG. 15 is a diagram illustrating drive timing of an LED device according to Embodiment 6 of the present invention.

【図16】本発明の実施形態7のLED装置の等価回路
を示す図である。
FIG. 16 is a diagram showing an equivalent circuit of an LED device according to Embodiment 7 of the present invention.

【図17】本発明にかかるMIM素子の電圧−電流特性
を示す図である。
FIG. 17 is a diagram showing voltage-current characteristics of the MIM element according to the present invention.

【図18】本発明の実施形態7のLED装置の駆動タイ
ミングを示す図である。
FIG. 18 is a diagram showing the drive timing of the LED device according to the seventh embodiment of the present invention.

【図19】本発明の実施形態8のLED装置の等価回路
を示す図である。
FIG. 19 is a diagram showing an equivalent circuit of the LED device according to Embodiment 8 of the present invention.

【図20】本発明の実施形態8のLED装置の駆動タイ
ミングを示す図である。
FIG. 20 is a diagram illustrating drive timing of the LED device according to the eighth embodiment of the present invention.

【図21】本発明の実施形態9のLED装置の等価回路
を示す図である。
FIG. 21 is a diagram showing an equivalent circuit of an LED device according to Embodiment 9 of the present invention.

【図22】本発明の実施形態9のLED装置の駆動タイ
ミングを示す図である。
FIG. 22 is a diagram illustrating drive timing of the LED device according to the ninth embodiment of the present invention.

【図23】本発明の実施形態10のLED装置の等価回
路を示す図である。
FIG. 23 is a diagram showing an equivalent circuit of the LED device according to Embodiment 10 of the present invention.

【図24】本発明の実施形態10のLED装置の駆動タ
イミングを示す図である。
FIG. 24 is a diagram illustrating drive timing of the LED device according to the tenth embodiment of the present invention.

【図25】本発明の実施形態11のLED装置の等価回
路を示す図である。
FIG. 25 is a diagram showing an equivalent circuit of the LED device according to Embodiment 11 of the present invention.

【図26】本発明の実施形態11のLED装置の駆動タ
イミングを示す図である。
FIG. 26 is a diagram illustrating drive timing of the LED device according to Embodiment 11 of the present invention.

【図27】本発明の実施形態12のLED装置の等価回
路を示す図である。
FIG. 27 is a diagram showing an equivalent circuit of the LED device according to Embodiment 12 of the present invention.

【図28】本発明の実施形態12のLED装置の駆動タ
イミングを示す図である。
FIG. 28 is a diagram illustrating drive timing of the LED device according to Embodiment 12 of the present invention.

【図29】本発明の実施形態13のLED装置の等価回
路を示す図である。
FIG. 29 is a diagram showing an equivalent circuit of the LED device according to Embodiment 13 of the present invention.

【図30】本発明の実施形態13のLED装置の駆動タ
イミングを示す図である。
FIG. 30 is a diagram illustrating drive timing of the LED device according to Embodiment 13 of the present invention.

【図31】本発明の実施形態14のLED装置の等価回
路を示す図である。
FIG. 31 is a diagram showing an equivalent circuit of the LED device according to Embodiment 14 of the present invention.

【図32】本発明の実施形態14のLED装置の駆動タ
イミングを示す図である。
FIG. 32 is a diagram illustrating drive timing of the LED device according to Embodiment 14 of the present invention.

【図33】本発明の実施形態15のLED装置の等価回
路を示す図である。
FIG. 33 is a diagram showing an equivalent circuit of the LED device according to Embodiment 15 of the present invention.

【図34】本発明の実施形態16のLED装置の等価回
路を示す図である。
FIG. 34 is a diagram showing an equivalent circuit of the LED device according to Embodiment 16 of the present invention.

【図35】本発明に用いる有機LED素子の一例の断面
模式図である。
FIG. 35 is a schematic sectional view of an example of an organic LED element used in the present invention.

【図36】本発明に用いる薄膜トランジスタの一例の断
面模式図である。
FIG. 36 is a schematic cross-sectional view of an example of a thin film transistor used in the present invention.

【図37】本発明に用いるダイオードの一例の断面模式
図である。
FIG. 37 is a schematic sectional view of an example of a diode used in the present invention.

【図38】本発明に用いるMIM素子の一例の断面模式
図である。
FIG. 38 is a schematic sectional view of an example of the MIM element used in the present invention.

【図39】本発明のLED装置を用いたコンピュータシ
ステムを示す概略図である。
FIG. 39 is a schematic diagram showing a computer system using the LED device of the present invention.

【図40】本発明の画像形成装置の一例の概略図であ
る。
FIG. 40 is a schematic view of an example of the image forming apparatus of the present invention.

【図41】本発明の画像読み取り装置の一例の概略図で
ある。
FIG. 41 is a schematic view of an example of the image reading apparatus of the present invention.

【図42】従来の画像形成装置の一例の概略構成図であ
る。
FIG. 42 is a schematic configuration diagram illustrating an example of a conventional image forming apparatus.

【図43】従来の画像形成装置に用いられていたLED
アレイ方式のプリンタヘッドを示す図である。
FIG. 43 illustrates an LED used in a conventional image forming apparatus.
FIG. 2 is a diagram illustrating an array type printer head.

【図44】従来の有機LED装置の一例の平面模式図で
ある。
FIG. 44 is a schematic plan view of an example of a conventional organic LED device.

【図45】図44の有機LED装置の断面模式図であ
る。
FIG. 45 is a schematic sectional view of the organic LED device of FIG. 44.

【図46】図44の有機LED装置の等価回路図であ
る。
FIG. 46 is an equivalent circuit diagram of the organic LED device of FIG. 44.

【図47】図44の有機LED装置の駆動タイミングを
示す図である。
FIG. 47 is a diagram illustrating drive timing of the organic LED device of FIG. 44.

【符号の説明】[Explanation of symbols]

1、11、21、31、41 書き込みダイオード 2、12、22、32、42 蓄積コンデンサ 3、13、23、33、43 駆動トランジスタ 4、14、24、34、44 LED素子 5、15、25、35、45 リセットダイオード 6、16、26、36、46 MIM素子 7、7a、7b、17、27、37、47 蓄積ダイオ
ード 50 データ信号回路(DATA) 60 選択信号回路(SEL) 91 電子写真感光体 92 帯電装置 93 現像装置 94 転写装置 95 定着装置 96 クリーニング装置 97 プリンタヘッド 98 LED装置 99 ロッドレンズアレイ 100 絶縁基板 101 陽極 102 有機正孔輸送層 103 有機電子輸送層 104 陰極 111 基板 112 LEDチップアレイ 113 駆動用ドライバIC 114 ボンディングワイヤ 115 ロッドレンズアレイ 120 基板 121〜129 有機LED素子 131 陰極 132 有機発光層 133 絶縁層 301 ゲート電極 302 絶縁層 303 イントリンシック半導体層 304 n+ 半導体層 305 ソース・ドレイン電極 401 第一電極 402 絶縁層 403 第二電極 411 LED装置 412 ロッドレンズアレイ 413 センサー 414 原稿 501 ディスプレイ 502 LED装置 503 キーボード 504 コンピュータ
1, 11, 21, 31, 41 Writing diode 2, 12, 22, 32, 42 Storage capacitor 3, 13, 23, 33, 43 Driving transistor 4, 14, 24, 34, 44 LED element 5, 15, 25, 35, 45 Reset diode 6, 16, 26, 36, 46 MIM element 7, 7a, 7b, 17, 27, 37, 47 Storage diode 50 Data signal circuit (DATA) 60 Selection signal circuit (SEL) 91 Electrophotographic photosensitive member 92 Charging device 93 Developing device 94 Transfer device 95 Fixing device 96 Cleaning device 97 Printer head 98 LED device 99 Rod lens array 100 Insulating substrate 101 Anode 102 Organic hole transport layer 103 Organic electron transport layer 104 Cathode 111 Substrate 112 LED chip array 113 Driving driver IC 114 Welding wire 115 rod lens array 120 substrate 121 to 129 the organic LED element 131 cathode 132 organic light-emitting layer 133 insulating layer 301 gate electrode 302 insulating layer 303 intrinsic semiconductor layer 304 n + semiconductor layer 305 source and drain electrode 401 first electrode 402 insulated Layer 403 Second electrode 411 LED device 412 Rod lens array 413 Sensor 414 Document 501 Display 502 LED device 503 Keyboard 504 Computer

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、発光層を陽極及び陰極により
挟持したLED素子と、電荷を蓄積する蓄積コンデンサ
と、印加される電圧によって抵抗が変化する非線形二端
子素子と、を有するLED装置の駆動方法であって、上
記非線形二端子素子を介してデータ信号に対応した電荷
を上記蓄積コンデンサに蓄積し、該蓄積された電荷によ
って上記LED素子を発光させることを特徴とするLE
D装置の駆動方法。
1. An LED device comprising: an LED element having a light-emitting layer sandwiched between an anode and a cathode; a storage capacitor for accumulating electric charges; and a non-linear two-terminal element having a resistance that changes according to an applied voltage. LE. A driving method, wherein an electric charge corresponding to a data signal is stored in said storage capacitor via said non-linear two-terminal element, and said LED element emits light by said stored electric charge.
D device driving method.
【請求項2】 上記LED素子が有機発光層を有する有
機LED素子である請求項1記載のLED装置の駆動方
法。
2. The method according to claim 1, wherein the LED element is an organic LED element having an organic light emitting layer.
【請求項3】 上記LED装置が、上記蓄積コンデンサ
に蓄積された電荷量によってソース・ドレイン電極間に
流れる電流が制御されるトランジスタを有し、該トラン
ジスタを介して、上記LED素子を発光させる電流を制
御する請求項1または2記載のLED装置の駆動方法。
3. The LED device includes a transistor in which a current flowing between a source electrode and a drain electrode is controlled by an amount of charge stored in the storage capacitor, and a current that causes the LED element to emit light through the transistor. The method for driving an LED device according to claim 1, wherein the driving is controlled.
【請求項4】 上記トランジスタが薄膜トランジスタで
ある請求項3記載のLED装置の駆動方法。
4. The method according to claim 3, wherein said transistor is a thin film transistor.
【請求項5】 基板上に、発光層を陽極及び陰極により
挟持したLED素子と、蓄積コンデンサと、印加される
電圧によって抵抗が変化する非線形二端子素子と、を有
し、データ信号に対応して上記非線形二端子素子を介し
て上記蓄積コンデンサに蓄積された電荷によって上記L
ED素子を発光させることを特徴とするLED装置。
5. An LED device having a light-emitting layer sandwiched between an anode and a cathode, a storage capacitor, and a non-linear two-terminal device having a resistance that changes according to an applied voltage. And the charge stored in the storage capacitor via the nonlinear two-terminal element,
An LED device characterized by causing an ED element to emit light.
【請求項6】 上記LED素子が有機発光層を有する有
機LED素子である請求項5記載のLED装置。
6. The LED device according to claim 5, wherein said LED element is an organic LED element having an organic light emitting layer.
【請求項7】 さらに、上記蓄積コンデンサに蓄積され
た電荷量によってソース・ドレイン電極間に流れる電流
が制御されるトランジスタを有し、該トランジスタを介
して、上記LED素子を発光させる電流を制御する請求
項5または6記載のLED装置。
7. A transistor in which a current flowing between a source electrode and a drain electrode is controlled by an amount of charge stored in the storage capacitor, and a current for causing the LED element to emit light is controlled via the transistor. The LED device according to claim 5.
【請求項8】 上記トランジスタが薄膜トランジスタで
ある請求項7記載のLED装置。
8. The LED device according to claim 7, wherein said transistor is a thin film transistor.
【請求項9】 上記非線形二端子素子がダイオードであ
る請求項5〜8いずれかに記載のLED装置。
9. The LED device according to claim 5, wherein said nonlinear two-terminal element is a diode.
【請求項10】 上記非線形二端子素子が双方向ダイオ
ード特性を有するMIM型非線形素子である請求項5〜
8いずれかに記載のLED装置。
10. The nonlinear two-terminal element is an MIM type nonlinear element having bidirectional diode characteristics.
8. The LED device according to any one of 8 above.
【請求項11】 上記蓄積コンデンサとしてダイオード
を用いた請求項5〜10いずれかに記載のLED装置。
11. The LED device according to claim 5, wherein a diode is used as the storage capacitor.
【請求項12】 請求項5〜11いずれかに記載のLE
D装置を一画素としてn×m個(n、mはいずれも2以
上)の画素を有し、該複数の画素を相互に隣接するn個
の画素によって構成されるm個のブロックに分割し、各
ブロックの画素をm本の共通配線によりブロック毎に共
通に配線し、各ブロックより1画素ずつ選択してn本の
マトリクス配線により異なるブロック間で共通に配線し
てなることを特徴とするLED装置。
12. The LE according to claim 5, wherein
The D device has n × m pixels (where n and m are 2 or more) as one pixel, and divides the plurality of pixels into m blocks composed of n pixels adjacent to each other. , The pixels of each block are commonly wired for each block by m common wirings, one pixel is selected from each block, and commonly wired between different blocks by n matrix wirings. LED device.
【請求項13】 上記画素を一次元状に配列した請求項
12記載のLED装置。
13. The LED device according to claim 12, wherein the pixels are arranged one-dimensionally.
【請求項14】 上記画素をn行×m列の二次元状に配
列した請求項12記載のLED装置。
14. The LED device according to claim 12, wherein the pixels are arranged two-dimensionally in n rows × m columns.
【請求項15】 請求項12〜14いずれかに記載のL
ED装置を用いたことを特徴とする光源。
15. L according to any one of claims 12 to 14,
A light source characterized by using an ED device.
【請求項16】 感光体と、該感光体を一様に帯電させ
る帯電装置と、該感光体に静電潜像を形成する露光装置
と、該感光体に形成された静電潜像をトナーにより現像
する現像装置と、該感光体上のトナー像を転写材に転写
する転写装置と、該転写材に転写されたトナー像を該転
写材に定着させる定着装置とを有する画像形成装置であ
って、上記露光装置の書き込みヘッドとして請求項15
記載の光源を用いたことを特徴とする画像形成装置。
16. A photoconductor, a charging device for uniformly charging the photoconductor, an exposure device for forming an electrostatic latent image on the photoconductor, and a toner for forming an electrostatic latent image formed on the photoconductor. And a fixing device for fixing the toner image transferred to the transfer material to the transfer material, and a transfer device for transferring the toner image on the photoconductor to a transfer material. And a writing head for the exposure apparatus.
An image forming apparatus using the light source described above.
【請求項17】 複数の発光色の異なる画素を配置した
LED装置と、該LED装置からの発光を原稿面に照射
して反射した光を集光するロットレンズアレイと、該ロ
ッドレンズアレイを介して上記反射光を感知するセンサ
ーとを備え、上記LED装置として請求項12〜14い
ずれかに記載のLED装置を用いたことを特徴とする画
像読み取り装置。
17. An LED device in which a plurality of pixels having different emission colors are arranged, a lot lens array for irradiating light emitted from the LED device onto a document surface and condensing reflected light, and An image reading apparatus, comprising: a sensor for sensing the reflected light; and using the LED device according to any one of claims 12 to 14 as the LED device.
【請求項18】 請求項12〜14いずれかに記載のL
ED装置を用いたことを特徴とする表示装置。
18. L according to claim 12, wherein
A display device using an ED device.
JP7385698A 1998-03-23 1998-03-23 Led device, driving method thereof, light source, picture forming apparatus, picture reader and display Withdrawn JPH11274551A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7385698A JPH11274551A (en) 1998-03-23 1998-03-23 Led device, driving method thereof, light source, picture forming apparatus, picture reader and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7385698A JPH11274551A (en) 1998-03-23 1998-03-23 Led device, driving method thereof, light source, picture forming apparatus, picture reader and display

Publications (1)

Publication Number Publication Date
JPH11274551A true JPH11274551A (en) 1999-10-08

Family

ID=13530232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7385698A Withdrawn JPH11274551A (en) 1998-03-23 1998-03-23 Led device, driving method thereof, light source, picture forming apparatus, picture reader and display

Country Status (1)

Country Link
JP (1) JPH11274551A (en)

Similar Documents

Publication Publication Date Title
TWI228696B (en) Pixel circuit for active matrix OLED and driving method
TWI453965B (en) Semiconductor device, and display device, driving method and electronic apparatus thereof
KR101574514B1 (en) Semiconductor device, display device, and electronic appliance
US5684368A (en) Smart driver for an array of LEDs
EP1444683B1 (en) Display driver circuits for electro-optic displays
JPH11274569A (en) Led device and light source, image forming device, and image reading device utilizing the same
KR100674789B1 (en) Charge/dischrage control circuit, light emitting device, and drive method thereof
JP2006520490A (en) Luminescent active matrix display with timing effective optical feedback to combat aging
CN100440291C (en) Matrix display device with photosensitive element
CN1931589B (en) Integrated circuit that emits light, optical head that incorporates the integrated circuit, and image forming apparatus that uses the optical head
WO2005114629A1 (en) Image display device and driving method thereof
CN1934708A (en) Electroluminescent display devices
US20060071887A1 (en) Active matrix display and drive method thereof
JP2006523321A (en) Active matrix display device
CN111613639A (en) Display device including electroluminescent element
CN1742309A (en) Active matrix display devices
US8446445B2 (en) Exposure device, image forming apparatus and method for operating exposure device
JP2000030872A (en) Light emitting diode device and its manufacture
US11741913B2 (en) Methods and circuits for diode-based display backplanes and electronic displays
US8836743B2 (en) Drive device, print head and image forming apparatus
JPH11274551A (en) Led device, driving method thereof, light source, picture forming apparatus, picture reader and display
EP0887192A1 (en) Xerographic light emitter array with long emission pixels
CN112955947A (en) Pixel, display device including the same, and method for manufacturing the display device
US20230361262A1 (en) Display device
JP3869984B2 (en) Driving method of light emitting element and driving method of light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070518