JPH11274511A - Method and apparatus for analyzing circuit of semiconductor integrated circuit, computer readable storage medium storing circuit analysis program, and semiconductor integrated circuit - Google Patents

Method and apparatus for analyzing circuit of semiconductor integrated circuit, computer readable storage medium storing circuit analysis program, and semiconductor integrated circuit

Info

Publication number
JPH11274511A
JPH11274511A JP10079107A JP7910798A JPH11274511A JP H11274511 A JPH11274511 A JP H11274511A JP 10079107 A JP10079107 A JP 10079107A JP 7910798 A JP7910798 A JP 7910798A JP H11274511 A JPH11274511 A JP H11274511A
Authority
JP
Japan
Prior art keywords
soi
circuit
semiconductor integrated
mosfet
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10079107A
Other languages
Japanese (ja)
Inventor
Motoaki Tanizawa
元昭 谷沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10079107A priority Critical patent/JPH11274511A/en
Publication of JPH11274511A publication Critical patent/JPH11274511A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to test a threshold voltage of an SOI(silicon on insulator)-MOSFET with a floating body node. SOLUTION: A circuit equation solving unit 4A outputs data relating to a threshold voltage of an SOI-MOSFET with a floating body node. The data from the circuit equation solving unit 4A is stored in a memory unit 6. The threshold voltage of the SOI-MOSFET with a floating body node is tested by a floating check unit 7 using the data stored in the memory unit 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は半導体集積回路設
計に使用される回路解析方法、回路解析装置に関し、特
にSOI(silicon-on-insurator)‐MOSFETを含
む半導体集積回路設計に使用される回路解析方法、回路
解析装置に関するものである。また、これら回路解析方
法または回路解析装置を用いて設計される半導体集積回
路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit analyzing method and a circuit analyzing apparatus used for designing a semiconductor integrated circuit, and more particularly to a circuit analyzing method used for designing a semiconductor integrated circuit including an SOI (silicon-on-insurator) -MOSFET. The present invention relates to a method and a circuit analysis device. The present invention also relates to a semiconductor integrated circuit designed using the circuit analysis method or the circuit analysis device.

【0002】[0002]

【従来の技術】一般に、半導体集積回路の動作をコンピ
ュータを使って調べる方法として、回路動作を定式化し
て解析する回路解析方法がある。例えば、回路シミュレ
ーションがこのような回路解析方法に含まれる。SOI
‐MOSFETを含むLSIの開発を効率化するために
は、回路シミュレータ(回路解析装置)は欠かせないツ
ールである。
2. Description of the Related Art In general, as a method for checking the operation of a semiconductor integrated circuit using a computer, there is a circuit analysis method for formulating and analyzing the circuit operation. For example, a circuit simulation is included in such a circuit analysis method. SOI
-A circuit simulator (circuit analysis device) is an indispensable tool in order to increase the efficiency of the development of LSIs including MOSFETs.

【0003】半導体集積回路におけるSOI‐MOSF
ETの使用方法には2通りある。一つは、SOI‐MO
SFETのボディをフローティングにしてSOI‐MO
SFETを4端子の素子として扱うことによって従来か
ら多用されている4端子のバルクMOSFETの設計資
産の有効活用を図る方法であり、もう一つは、SOI‐
MOSFETのボディ電位を固定する方法である。SO
I‐MOSFETのボディ電圧を固定するためにはSO
I‐MOSFETを5端子の素子として取り扱うことが
必要になる。SOI‐MOSFETを含む半導体集積回
路を解析するために回路シミュレータを用いる場合に
は、ボディをフローティングにしているか、またはボデ
ィ電位を固定しているかを各SOI‐MOSFETにつ
いて指定して解析することが必要になる。ボディをフロ
ーティングにすることに起因するSOI‐MOSFET
固有の振る舞いとしては、飽和領域でのキンク現象や、
遅延時間の周波数依存性等が代表的である。
[0003] SOI-MOSF in a semiconductor integrated circuit
There are two ways to use ET. One is SOI-MO
SOI-MO with SFET body floating
This is a method of effectively utilizing the design resources of a four-terminal bulk MOSFET, which has been widely used, by treating the SFET as a four-terminal element.
This is a method of fixing the body potential of the MOSFET. SO
To fix the body voltage of the I-MOSFET, SO
It is necessary to handle the I-MOSFET as a five-terminal element. When using a circuit simulator to analyze a semiconductor integrated circuit including an SOI-MOSFET, it is necessary to specify whether the body is floating or the body potential is fixed for each SOI-MOSFET. become. SOI-MOSFET caused by floating body
Specific behaviors include kink phenomena in the saturation region,
The frequency dependency of the delay time is typical.

【0004】ここで、図4から図7を用い、従来の回路
解析方法および回路解析装置について説明する。図4
は、回路解析装置の構成を示すブロック図である。回路
解析装置1は、回路接続情報が記述された入力ファイル
2を読み取る。回路解析装置1は、この回路接続情報に
基づいて回路動作を解析し、回路中の各ノード電圧や電
圧定義枝の電流を求めて、回路の所定のノードに関する
電圧の変化や回路の入出電流等に関するデータを出力す
る。そのため、従来の回路解析装置1は、データファイ
ル入力処理部3、回路方程式求解部4および波形出力部
5を含んでいる。データファイル入力処理部3は、入力
ファイル2を読み取り、回路接続情報に基づいて連立非
線形方程式を作成する。回路方程式求解部4は、データ
ファイル入力処理部3で得られた回路方程式から、その
回路方程式の解であるノード電圧および電圧定義枝の電
流を求める。波形出力部5は、回路方程式求解部4の一
連の計算結果から回路動作を示す所定ノードの電圧変化
や所定ノードに流れる電流のデータを、例えばCRTに
グラフィック表示するなどして回路解析装置1のオペレ
ータに対しレポートする。
Here, a conventional circuit analysis method and a conventional circuit analysis apparatus will be described with reference to FIGS. FIG.
FIG. 2 is a block diagram illustrating a configuration of a circuit analysis device. The circuit analysis device 1 reads an input file 2 in which circuit connection information is described. The circuit analysis device 1 analyzes the circuit operation based on the circuit connection information, obtains the voltage of each node in the circuit and the current of the voltage definition branch, and changes the voltage of a predetermined node of the circuit, the input / output current of the circuit, and the like. Output data about Therefore, the conventional circuit analyzer 1 includes a data file input processing unit 3, a circuit equation solving unit 4, and a waveform output unit 5. The data file input processing unit 3 reads the input file 2 and creates simultaneous nonlinear equations based on the circuit connection information. The circuit equation solving unit 4 obtains, from the circuit equation obtained by the data file input processing unit 3, a node voltage and a current of a voltage definition branch, which are solutions of the circuit equation. The waveform output unit 5 displays a voltage change of a predetermined node indicating a circuit operation or data of a current flowing through the predetermined node from the series of calculation results of the circuit equation solving unit 4 on a CRT, for example, by graphic display on the CRT. Report to operator.

【0005】さらに、従来の回路方程式求解部4の動作
について図5に即して説明する。図5には、横軸に時間
をとって各ノード電圧の変化をグラフィック表示する場
合についての動作が示されている。まず、回路方程式求
解部4は、データファイル入力処理部3から回路方程式
の入力を行う(ステップST1)。次のステップST2
で、回路方程式求解部4は回路方程式の離散化を行う。
方程式の離散化には、例えば台形法などの数値積分法が
用いられる。離散化された方程式は、ステップST3
で、例えばニュートン法等の線形化手法を用いた繰り返
し計算によって解かれる。ステップST4で、回路中の
各ノード電圧について時間毎に変化が求められる。
Further, the operation of the conventional circuit equation solving section 4 will be described with reference to FIG. FIG. 5 shows an operation in a case where a change in each node voltage is graphically displayed with time taken on the horizontal axis. First, the circuit equation solving section 4 inputs a circuit equation from the data file input processing section 3 (step ST1). Next step ST2
Thus, the circuit equation solving section 4 discretizes the circuit equation.
For the discretization of the equation, for example, a numerical integration method such as a trapezoidal method is used. The discretized equation is obtained in step ST3.
And is solved by iterative calculation using a linearization method such as Newton's method. In step ST4, a change is obtained for each node voltage in the circuit every time.

【0006】回路解析装置1は、ボディノードがフロー
ティングとなっているSOI‐MOSFETが回路接続
情報の中に存在している場合には、例えば図6に示す等
価回路モデルを用いて回路解析を行う。ゲートノード1
0とボディノード14の間には、ゲート酸化膜厚で決ま
るゲート・ボディ間容量CGfBが存する。また、バック
ゲートノード13とボディノード14の間には、埋め込
み酸化膜厚に依存するバックゲート・ボディ間容量C
GbBが存する。ソースノード11とボディノード14の
間に接続されているダイオード16によって、ボディ・
ソース間のPN接合を通して流れる再結合電流成分IBS
が表象されている。ドレインノード12とボディノード
14の間に流れる電流には、ダイオード17で表象され
ているボディ・ドレイン間の生成電流IBDと、定電流源
18で表象されている電流成分Iiiとがある。電流成分
iiは、ドレイン端の高電界領域で発生したインパクト
イオンに係わる電流である。
When an SOI-MOSFET whose body node is floating exists in the circuit connection information, the circuit analysis device 1 performs a circuit analysis using, for example, an equivalent circuit model shown in FIG. . Gate node 1
Between 0 and the body node 14, there is a gate-body capacitance C GfB determined by the gate oxide film thickness. Further, between the back gate node 13 and the body node 14, a back gate-body capacitance C depending on the buried oxide film thickness is provided.
GbB exists. The diode 16 connected between the source node 11 and the body node 14
Recombination current component I BS flowing through PN junction between sources
Is represented. The current flowing between the drain node 12 and the body node 14 includes a body-drain generated current I BD represented by the diode 17 and a current component I ii represented by the constant current source 18. The current component Iii is a current relating to impact ions generated in the high electric field region at the drain end.

【0007】SOI‐MOSFETのボディノード14
がフローティングの場合に、このモデルを用いると、解
析の各タイムポイントにおけるボディ電位VBSが、ボデ
ィノード14に関するキルヒホッフの電流則から求めら
れる。SOI‐MOSFETのしきい値電圧Vthはボデ
ィノード14の電位に依存し、時間tとボディ電位VBS
の関数として求められる。回路解析装置1は、時間的に
変動するしきい値電圧Vthを用いて回路解析を行ってい
る。つまり、図7に示すように、各時間t1〜tnにおけ
るしきい値電圧Vthのデータ20‐1〜20‐nが生成さ
れる。しかし、SOI‐MOSFETのしきい値電圧V
thに関する情報は従来の回路解析装置1からは出力され
ていない。例えば、特開平1‐94484号公報には、
通常のMOSFETのしきい値電圧の変化のモデルが組
み込まれた回路シミュレータが開示されている。しか
し、これは長期信頼性劣化特性をシミュレーションする
ためのシミュレータであり、一見安定なMOSFETの
しきい値電圧が長期的にどのように劣化するかを計算す
るものであって、回路設計段階において、回路の動作状
態によって時々刻々変化する、ボディノードがフローテ
ィングとなっているSOI‐MOSFETのしきい値電
圧をモニタするものではない。
Body node 14 of SOI-MOSFET
Is floating, the body potential V BS at each time point of the analysis is obtained from Kirchhoff's current law for the body node 14. The threshold voltage V th of the SOI-MOSFET depends on the potential of the body node 14, and the time t and the body potential V BS
Is obtained as a function of The circuit analysis device 1 performs a circuit analysis using a threshold voltage V th that varies with time. That is, as shown in FIG. 7, the data 20- 1 ~20- n of the threshold voltage V th at each time t 1 ~t n is generated. However, the threshold voltage V of the SOI-MOSFET
Information about th is not output from the conventional circuit analysis device 1. For example, JP-A-1-94484 discloses that
A circuit simulator incorporating a model of a change in threshold voltage of a normal MOSFET is disclosed. However, this is a simulator for simulating long-term reliability deterioration characteristics, and calculates how the apparently stable threshold voltage of a MOSFET deteriorates in the long term. It does not monitor the threshold voltage of an SOI-MOSFET whose body node is floating, which changes every moment depending on the operation state of the circuit.

【0008】[0008]

【発明が解決しようとする課題】SOI‐MOSFET
を含む半導体集積回路では、SOI‐MOSFETのボ
ディ電位を固定するためのボディコンタクトによる半導
体集積回路のチップサイズの増大を防ぎ、またバルクM
OSFETの有効活用を図るために、なるべくSOI‐
MOSFETのボディはフローティングにすることが考
えられる。しかし、ボディノードをフローティングにす
るとボディ電位が安定しないため、SOI‐MOSFE
Tのしきい値電圧が変化して半導体集積回路の動作を不
安定なものにし、所定の規格を満たし難くなって設計が
困難になる。従来の回路解析方法および従来の回路解析
装置は以上のように構成されており、半導体集積回路中
のSOI‐MOSFETのしきい値電圧についての情報
を出力せず、そのため回路設計が容易化されていないと
いう問題がある。また、従来の半導体集積回路は、しき
い値電圧の変動が所定の値によも大きくなるSOI‐M
OSFETと、そうでないSOI‐MOSFETに分類
してボディコンタクトが設けられておらず、回路動作の
安定性と集積度の向上との調和がとられておらず、一方
が犠牲にされているという問題がある。
SUMMARY OF THE INVENTION SOI-MOSFET
, The chip size of the semiconductor integrated circuit is prevented from increasing due to the body contact for fixing the body potential of the SOI-MOSFET, and the bulk M
In order to use OSFET effectively, SOI-
It is conceivable that the body of the MOSFET is floating. However, when the body node is floated, the body potential is not stable, so the SOI-MOSFE
The threshold voltage of T changes to make the operation of the semiconductor integrated circuit unstable, making it difficult to meet a predetermined standard and making design difficult. The conventional circuit analysis method and the conventional circuit analysis device are configured as described above, and do not output information about the threshold voltage of the SOI-MOSFET in the semiconductor integrated circuit, thereby facilitating circuit design. There is no problem. Further, in a conventional semiconductor integrated circuit, the SOI-M in which the fluctuation of the threshold voltage becomes larger than a predetermined value is used.
The problem that OSFETs and SOI-MOSFETs that do not have such a body contact are not provided, and the stability of circuit operation and the improvement of integration are not harmonized, one of which is sacrificed. There is.

【0009】この発明は、半導体集積回路中でボディノ
ードがフローティングとなっている全てのSOI‐MO
SFETにつき、しきい値電圧の変動に関して予め与え
られた規格からはずれるものを自動的に選別し、選別さ
れたSOI‐MOSFETに関する情報を出力できる回
路解析方法および回路解析装置を得ることを目的とす
る。また、このような解析方法または解析装置を用いる
ことによって、回路動作の安定性と集積度の向上との調
和のとれた半導体集積回路を提供することを目的とす
る。
The present invention is directed to all SOI-MOs having a body node floating in a semiconductor integrated circuit.
It is an object of the present invention to obtain a circuit analysis method and a circuit analysis device capable of automatically selecting SFETs that deviate from a predetermined standard with respect to fluctuations in threshold voltage and outputting information on the selected SOI-MOSFET. . It is another object of the present invention to provide a semiconductor integrated circuit in which the stability of the circuit operation and the improvement of the integration degree are harmonized by using such an analysis method or an analysis apparatus.

【0010】[0010]

【課題を解決するための手段】第1の発明に係る半導体
集積回路の回路解析方法は、複数のSOI‐MOSFE
Tを含む半導体集積回路の回路動作を解析する回路解析
方法であって、ボディノードがフローティングとなって
いるために前記半導体集積回路の動作中に刻々変化する
前記複数のSOI‐MOSFETのしきい値電圧に関す
るデータを出力する工程と、前記しきい値電圧に関する
データに基づいて前記複数のSOI‐MOSFETの中
からしきい値電圧に関する所定の規格に適合しないSO
I‐MOSFETを選別する工程とを備えて構成され
る。
According to a first aspect of the present invention, there is provided a circuit analysis method for a semiconductor integrated circuit comprising a plurality of SOI-MOSFEs.
A circuit analysis method for analyzing a circuit operation of a semiconductor integrated circuit including T, wherein a threshold value of the plurality of SOI-MOSFETs that changes every time during operation of the semiconductor integrated circuit because a body node is floating. Outputting data relating to a voltage; and determining, from the plurality of SOI-MOSFETs, an SO that does not conform to a predetermined standard relating to a threshold voltage based on the data relating to the threshold voltage.
Selecting an I-MOSFET.

【0011】第2の発明に係る半導体集積回路の回路解
析方法は、第1の発明の半導体集積回路の回路解析方法
において、前記複数のSOI‐MOSFETを選別する
工程は、前記しきい値電圧の変動量と所定の基準値を比
較して前記所定の基準値を超えるSOI‐MOSFET
を選別する工程を含むことを特徴とする。
According to a second aspect of the present invention, in the circuit analysis method for a semiconductor integrated circuit according to the first aspect, the step of selecting the plurality of SOI-MOSFETs includes the step of selecting the plurality of SOI-MOSFETs. SOI-MOSFET exceeding the predetermined reference value by comparing the variation with a predetermined reference value
And a step of selecting

【0012】第3の発明に係る半導体集積回路の回路解
析方法は、第2の発明の半導体集積回路の回路解析方法
において、前記複数のSOI‐MOSFETを選別する
工程は、前記しきい値電圧の変動量の平均値と所定の平
均値を比較して前記所定の平均値を超えるSOI‐MO
SFETを選別する工程とをさらに含むことを特徴とす
る。
According to a third aspect of the present invention, in the circuit analysis method for a semiconductor integrated circuit according to the second aspect, the step of selecting the plurality of SOI-MOSFETs includes the step of selecting the plurality of SOI-MOSFETs. SOI-MO exceeding the predetermined average value by comparing the average value of the fluctuation amount with the predetermined average value
Selecting an SFET.

【0013】第4の発明に係る回路解析装置は、ボディ
ノードがフローティングとなっている複数のSOI‐M
OSFETを含む半導体集積回路の回路動作を解析する
回路解析装置であって、回路中の前記複数のSOI‐M
OSFETのしきい値電圧について時間毎の変化を求め
る回路方程式求解部と、前記回路方程式求解部で求めら
れた前記複数のSOI‐MOSFETのしきい値電圧に
関するデータを記憶する記憶部と、前記記憶部に記憶さ
れているデータに基づいて前記複数のSOI‐MOSF
ETのしきい値電圧を検査するフローティングチェック
部とを備えて構成される。
A fourth aspect of the present invention is directed to a circuit analyzing apparatus, comprising: a plurality of SOI-Ms each having a floating body node;
A circuit analysis device for analyzing a circuit operation of a semiconductor integrated circuit including an OSFET, wherein the plurality of SOI-Ms in a circuit are analyzed.
A circuit equation solver for finding a change with time in the threshold voltage of the OSFET; a memory for storing data relating to the threshold voltages of the plurality of SOI-MOSFETs obtained by the circuit equation solver; The plurality of SOI-MOSFs based on data stored in the
A floating check unit for checking the threshold voltage of the ET.

【0014】第5の発明に係る回路解析プログラムを記
憶したコンピュータ読み取り可能な記録媒体は、複数の
SOI‐MOSFETを含む半導体集積回路の回路動作
をコンピュータにより解析する際に用いるコンピュータ
読み取り可能な記録媒体であって、ボディノードがフロ
ーティングとなっているために前記半導体集積回路の動
作中に刻々変化する前記複数のSOI‐MOSFETの
しきい値電圧に基づいて該複数のSOI‐MOSFET
の中からしきい値電圧に関する所定の規格に適合しない
SOI‐MOSFETを選別する処理をコンピュータに
実行させるための回路解析プログラムを記憶しているこ
とを特徴とする。
A computer-readable recording medium storing a circuit analysis program according to a fifth aspect of the present invention is a computer-readable recording medium used when a computer analyzes a circuit operation of a semiconductor integrated circuit including a plurality of SOI-MOSFETs. Wherein the plurality of SOI-MOSFETs are changed based on threshold voltages of the plurality of SOI-MOSFETs that change during operation of the semiconductor integrated circuit because the body node is floating.
Wherein a circuit analysis program for causing a computer to execute a process of selecting an SOI-MOSFET that does not conform to a predetermined threshold voltage standard from among the above is stored.

【0015】第6の発明に係る半導体集積回路は、複数
のSOI‐MOSFETを含む半導体集積回路であっ
て、前記複数のSOI‐MOSFETは、全てのSOI
‐MOSFETのボディノードをフローティングとした
場合の前記半導体集積回路の動作において、しきい値電
圧の変動量が所定の基準値を超える第1のSOI‐MO
SFETと、全てのSOI‐MOSFETのボディノー
ドをフローティングとした場合の前記半導体集積回路の
動作において、しきい値電圧の変動量が前記所定の基準
値を超えない第2のSOI‐MOSFETとを含み、前
記第1のSOI‐MOSFETはボディコンタクトを有
し、前記第2のSOI‐MOSFETはボディコンタク
トを有しないことを特徴とする。
A semiconductor integrated circuit according to a sixth invention is a semiconductor integrated circuit including a plurality of SOI-MOSFETs, wherein the plurality of SOI-MOSFETs are all SOI-MOSFETs.
-In the operation of the semiconductor integrated circuit when the body node of the MOSFET is floating, the first SOI-MO having a threshold voltage variation exceeding a predetermined reference value.
In the operation of the semiconductor integrated circuit when the body nodes of all the SOI-MOSFETs are floating, the semiconductor integrated circuit includes an SFET and a second SOI-MOSFET whose variation in threshold voltage does not exceed the predetermined reference value. The first SOI-MOSFET has a body contact, and the second SOI-MOSFET does not have a body contact.

【0016】[0016]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図1〜図3を用いて説明する。図1は、この発明の
実施の形態による回路解析装置の構成を示すブロック図
である。図1に示す回路解析装置1Aは、従来と同様の
データファイル入力処理部3と波形出力部5を含んで構
成されている。回路解析装置1Aは、また回路方程式求
解部4Aを含んで構成されている。この回路方程式求解
部4Aは、従来の回路解析装置1の回路方程式求解部4
に新たな機能が付加されている。さらに、図1に示す回
路解析装置1Aは、従来の回路解析装置1にはない、S
OI‐MOSFETの閾値に関するデータを記憶する記
憶部6とボディノードがフローティングとなっているS
OI‐MOSFETのしきい値電圧を検査するフローテ
ィングチェック部7とを含んでいる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram showing a configuration of a circuit analysis device according to an embodiment of the present invention. The circuit analysis apparatus 1A shown in FIG. 1 includes a data file input processing unit 3 and a waveform output unit 5 similar to those of the related art. The circuit analysis device 1A further includes a circuit equation solving unit 4A. The circuit equation solving section 4A of the conventional circuit analysis apparatus 1
Has new features. Further, the circuit analysis device 1A shown in FIG.
The storage unit 6 for storing data relating to the threshold value of the OI-MOSFET and the S in which the body node is floating
And a floating check unit 7 for checking the threshold voltage of the OI-MOSFET.

【0017】回路解析装置1Aにおいて、データファイ
ル入力処理部3と回路方程式求解部4Aと波形出力部5
とが協同して、回路接続情報に基づいて回路動作を解析
し、回路中の各ノード電圧や電圧定義枝の電流を求め
て、回路の所定のノードに関する電圧の変化や回路の入
出電流等に関するデータを出力する点に関しては、回路
解析装置1のデータファイル入力処理部3と回路方程式
求解部4と波形出力部5とが協同して行う動作と同じで
ある。回路解析装置1Aは、従来の回路解析装置1と異
なり、ボディノードがフローティングとなっているSO
I‐MOSFETのしきい値電圧の変動を監視すること
ができる。回路解析装置1Aは、回路シミュレーション
の結果、予め規定した条件に当てはまらないようなしき
い値電圧の変動を検出して通知することができ、それに
よって、しきい値電圧を固定しなければならないSOI
‐MOSFETとそうでないSOI‐MOSFETを選
別することができる。
In the circuit analyzer 1A, the data file input processing unit 3, the circuit equation solving unit 4A, and the waveform output unit 5
Cooperates with each other to analyze the circuit operation based on the circuit connection information, obtain the voltage of each node in the circuit and the current of the voltage definition branch, and determine the change in voltage for a predetermined node of the circuit, the input / output current of the circuit, etc. The operation of outputting the data is the same as the operation performed by the data file input processing unit 3, the circuit equation solving unit 4, and the waveform output unit 5 of the circuit analysis device 1 in cooperation. The circuit analysis device 1A is different from the conventional circuit analysis device 1 in that the SO has a body node floating.
A change in the threshold voltage of the I-MOSFET can be monitored. As a result of the circuit simulation, the circuit analysis device 1A can detect and notify the fluctuation of the threshold voltage that does not satisfy the condition specified in advance, and thereby, the SOI in which the threshold voltage must be fixed.
-MOSFETs and SOI-MOSFETs that are not can be sorted out.

【0018】回路解析装置1Aは、SOI‐MOSFE
Tのしきい値電圧の変動をモニタするため、回路方程式
求解部4Aに新たな機能を付加するとともに、記憶部6
とフローティングチェック部7をさらに備えて構成され
ている。図2は、SOI‐MOSFETのしきい値電圧
の変動をモニタする際の、回路方程式求解部4Aと記憶
部6とフローティングチェック部7の動作を説明するた
めのフローチャートである。回路方程式求解部4Aは、
従来と同様に、図2に示すステップST1〜ステップS
T4によって回路方程式を解いて回路中の各ノード電圧
に関するデータを出力する。その際、回路方程式求解部
4Aは、ステップST3およびステップST5におい
て、計算の途中で得られるSOI‐MOSFETのしき
い値電圧に関するデータ(図7参照)を記憶部6に対し
て出力する。SOI‐MOSFETのしきい値電圧Vth
の変動量はボディノードに関するキルヒホッフの電流則
から解析の各タイムポイントにおけるボディ電位VBS
用いて数1で求められる。
The circuit analyzer 1A is an SOI-MOSFE
In order to monitor the fluctuation of the threshold voltage of T, a new function is added to the circuit equation solving unit 4A and the storage unit 6
And a floating check unit 7. FIG. 2 is a flowchart for explaining the operations of the circuit equation solving unit 4A, the storage unit 6, and the floating check unit 7 when monitoring the fluctuation of the threshold voltage of the SOI-MOSFET. The circuit equation solving unit 4A
As in the conventional case, steps ST1 to S shown in FIG.
The circuit equation is solved by T4 to output data relating to each node voltage in the circuit. At this time, the circuit equation solving unit 4A outputs to the storage unit 6 data on the threshold voltage of the SOI-MOSFET (see FIG. 7) obtained during the calculation in steps ST3 and ST5. SOI-MOSFET threshold voltage V th
The amount of variation is determined by the number 1, using the body potential V BS at each time point of the analysis from the current law Kirchhoff's related body node.

【0019】[0019]

【数1】 (Equation 1)

【0020】フローティングチェック部7は、ステップ
ST6,ST7で記憶部6に記憶されているしきい値電
圧に関するデータを処理し、SOI‐MOSFETのし
きい値電圧の変化をモニタする。すなわち、フローティ
ングチェック部7は、しきい値電圧の変化をトランジス
タ毎に分類し(ステップST6)、各トランジスタのし
きい値電圧の変化の範囲を基準値と比較する(ステップ
ST7)。例えば、フローティングチェック部7は、ボ
ディのフローティング効果でしきい値電圧Vthの変動量
が大きくなってしまうSOI‐MOSFETを解析対象
である回路全体から検索し画面の回路図の中で強調して
表示(警告)する。
The floating check unit 7 processes the data relating to the threshold voltage stored in the storage unit 6 in steps ST6 and ST7, and monitors a change in the threshold voltage of the SOI-MOSFET. That is, the floating check unit 7 classifies the change in threshold voltage for each transistor (step ST6), and compares the range of change in the threshold voltage of each transistor with a reference value (step ST7). For example, the floating check unit 7 searches the entire circuit to be analyzed for SOI-MOSFETs in which the fluctuation amount of the threshold voltage Vth increases due to the floating effect of the body, and highlights the SOI-MOSFET in the circuit diagram on the screen. Display (warning).

【0021】回路解析装置1Aによれば、フローティン
グチェック部7が比較する基準をいかようにも設定で
き、そのオペレータがしきい値電圧の変動を解析したい
ノードを指定せずとも、自動的にボディフローティング
効果の影響が大きくなるSOI‐MOSFETを選別で
き、SOI‐MOSFETのしきい値電圧の変動につい
ての基準の設定次第で、その効果の影響が大きくなるタ
イミングや、動作条件や、回路中の位置などを網羅的に
求めることができる。
According to the circuit analyzer 1A, the reference to be compared by the floating check unit 7 can be set in any manner, and the operator can automatically specify the node whose fluctuation of the threshold voltage is to be analyzed without automatically specifying the node to be analyzed. It is possible to select SOI-MOSFETs in which the effect of the floating effect is large. Depending on the setting of the reference for the fluctuation of the threshold voltage of the SOI-MOSFET, the timing at which the effect becomes large, operating conditions, and positions in the circuit. Can be obtained comprehensively.

【0022】図3は、一つのSOI‐MOSFETのし
きい値電圧の変動についての一例を示すグラフである。
図3のΔVth(tn)が時間tnにおけるしきい値電圧の
変動量である。所定期間中、この変動量と基準となる値
を時間毎に比較して変動量の大きさを判定することが、
そのSOI‐MOSFETを含む回路動作の安定性の指
標となる。しきい値電圧の変動量が所定の基準値を超え
るものについては、ボディノードを一定の電位に固定す
ることによって回路動作の安定性を向上させることがで
きる。また、全てのSOI‐MOSFETのボディノー
ドをフローティングとした場合に、しきい値電圧の変動
量が所定の基準値を超えないものについては、ボディノ
ードの電位を固定するためのボディコンタクトの形成を
省くことによって半導体集積回路の集積度を向上させる
ことができ、またバルクMOSFETの設計資産を有効
に活用できる。
FIG. 3 is a graph showing an example of a change in threshold voltage of one SOI-MOSFET.
ΔV th (t n ) in FIG. 3 is the amount of change in the threshold voltage at time t n . During a predetermined period, the magnitude of the variation is determined by comparing the variation with a reference value every time,
It becomes an index of the stability of the operation of the circuit including the SOI-MOSFET. When the variation of the threshold voltage exceeds a predetermined reference value, the stability of the circuit operation can be improved by fixing the body node to a constant potential. When the body nodes of all SOI-MOSFETs are floating and the variation of the threshold voltage does not exceed a predetermined reference value, formation of a body contact for fixing the potential of the body node is required. By omitting it, the degree of integration of the semiconductor integrated circuit can be improved, and the design resources of the bulk MOSFET can be effectively utilized.

【0023】しきい値電圧の変動量の大きなSOI‐M
OSFETを選別するための基準として、例えば数2に
示すような単位時間当たりの平均的な変動量ΔVth
aveを用いてもよい。
SOI-M with large variation in threshold voltage
As a criterion for selecting an OSFET, for example, an average variation ΔV th
ave may be used.

【0024】[0024]

【数2】 (Equation 2)

【0025】しきい値電圧の変動量が所定の範囲に収ま
るものであっても、平均的な変動量ΔVthaveを基準
値と比較することによって、平均的な変動量ΔVth
aveが大きいものは、SOI‐MOSFETを含む回路
の動作があまり安定でないと判定することができる。半
導体集積回路において、このような基準を満たすSOI
‐MOSFETとそうでないものとを選別して基準を満
たさないものにだけボディコンタクトを形成することに
よって回路動作の安定性と集積度の向上の調和を図るこ
とができる。
Even if the variation of the threshold voltage falls within a predetermined range, the average variation ΔV th -ave is compared with a reference value to obtain the average variation ΔV th -ave.
When the value of ave is large, it can be determined that the operation of the circuit including the SOI-MOSFET is not very stable. In a semiconductor integrated circuit, an SOI
-The stability of the circuit operation and the improvement of the integration degree can be harmonized by selecting the MOSFET and the non-MOSFET and forming the body contact only on the one that does not satisfy the standard.

【0026】また、電源電圧をVDDとしたとき、dVth
/VDDをモニタすれば、低電源電圧時にしきい値電圧の
変動の割合が大きくなるデバイスと、そうならないデバ
イスを選別できる。dVth/VDDが所定の基準値を超え
るか否かによってSOI‐MOSFETを選別すること
ができ、所定の基準値を超えるものにだけボディコンタ
クトを形成することによって回路動作の安定性と集積度
の向上の調和を図ることができる。
When the power supply voltage is V DD , dV th
By monitoring / V DD , it is possible to select a device in which the rate of change in the threshold voltage becomes large at a low power supply voltage and a device in which the ratio does not become large. SOI-MOSFETs can be selected according to whether or not dV th / V DD exceeds a predetermined reference value. By forming a body contact only in a device exceeding the predetermined reference value, the stability of circuit operation and the degree of integration can be improved. Harmony of improvement.

【0027】なお、上記の実施の形態で説明した回路解
析に関する回路解析プログラムを、該プログラムを記録
した記録媒体からコンピュータに読み取らせることによ
って上記実施の形態で説明した回路解析をコンピュータ
で実現できることはいうまでもない。
It should be noted that the circuit analysis described in the above embodiment can be realized by a computer by causing a computer to read the circuit analysis program related to the circuit analysis described in the above embodiment from a recording medium storing the program. Needless to say.

【0028】[0028]

【発明の効果】請求項1記載の半導体集積回路の回路解
析方法によれば、または請求項5記載の記録媒体に記憶
された回路解析プログラムを読み取ったコンピュータを
使って回路解析を行えば、複数のSOI‐MOSFET
の中からしきい値電圧に関する所定の基準を満たさない
ものを自動的に選別でき、半導体集積回路の動作の安定
性を簡単に評価することができるという効果がある。
According to the method for analyzing a circuit of a semiconductor integrated circuit according to the first aspect of the present invention, or by performing a circuit analysis using a computer that reads a circuit analysis program stored in a recording medium according to the fifth aspect, SOI-MOSFET
Are automatically selected from those which do not satisfy a predetermined criterion for the threshold voltage, and the operation stability of the semiconductor integrated circuit can be easily evaluated.

【0029】請求項2記載の半導体集積回路の回路解析
方法によれば、SOI‐MOSFETのしきい値電圧の
変動量が所定の基準値に超えるものについて自動的に警
告でき、半導体集積回路の動作の安定性の向上を容易に
図ることができるという効果がある。
According to the circuit analysis method for a semiconductor integrated circuit according to the second aspect, it is possible to automatically warn about a variation in the threshold voltage of the SOI-MOSFET exceeding a predetermined reference value, and to operate the semiconductor integrated circuit. There is an effect that the stability of can be easily improved.

【0030】請求項3記載の半導体集積回路の回路解析
方法によれば、SOI‐MOSFETのしきい値電圧に
関する変動量の平均値が所定の平均値を超えるものにつ
いて自動的に警告でき、半導体集積回路の動作の安定性
の向上を容易に図ることができるという効果がある。
According to the circuit analysis method for a semiconductor integrated circuit according to the third aspect, it is possible to automatically warn about an average value of the fluctuation amount related to the threshold voltage of the SOI-MOSFET exceeding a predetermined average value. There is an effect that the stability of the operation of the circuit can be easily improved.

【0031】請求項4記載の回路解析装置によれば、フ
ローティングチェック部において回路方程式求解部が求
めた回路中の複数のSOI‐MOSFETのしきい値電
圧について自動的に検査でき、その検査結果に基づいて
SOI‐MOSFETのボディノードをフローティング
するか否かの判断が容易になり、回路動作の安定な半導
体集積回路の設計が容易になるという効果がある。
According to the circuit analysis device of the fourth aspect, the threshold voltage of the plurality of SOI-MOSFETs in the circuit obtained by the circuit equation solving unit in the floating check unit can be automatically inspected, and the inspection result is obtained. Based on this, it is easy to determine whether to float the body node of the SOI-MOSFET, and it is easy to design a semiconductor integrated circuit with stable circuit operation.

【0032】請求項6記載の半導体集積回路によれば、
ボディノードをフローティングとした場合に、しきい値
電圧の変動量が所定の基準値を超えるSOI‐MOSF
ETと、そうでないものとを選別してボディコンタクト
を設けることができ、半導体集積回路の回路動作の安定
性と集積度の向上との調和を図ることができるという効
果がある。
According to the semiconductor integrated circuit of the sixth aspect,
SOI-MOSF with threshold voltage variation exceeding a predetermined reference value when body node is floating
An ET and a non-ET can be selectively provided with a body contact, and there is an effect that harmony between stability of circuit operation of the semiconductor integrated circuit and improvement in integration can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態による回路解析装置の
構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a circuit analysis device according to an embodiment of the present invention.

【図2】 この発明の実施の形態による回路解析方法を
説明するためのフローチャートである。
FIG. 2 is a flowchart illustrating a circuit analysis method according to an embodiment of the present invention.

【図3】 SOI‐MOSFETのしきい値電圧の変動
量について説明するためのグラフである。
FIG. 3 is a graph for explaining an amount of change in a threshold voltage of an SOI-MOSFET.

【図4】 従来の回路解析装置の構成を示すブロック図
である。
FIG. 4 is a block diagram illustrating a configuration of a conventional circuit analysis device.

【図5】 従来の回路解析方法を説明するためのフロー
チャートである。
FIG. 5 is a flowchart for explaining a conventional circuit analysis method.

【図6】 図4に示す回路解析装置および図5に示す回
路解析方法で用いられるSOI‐MOSFETのモデル
を示す回路図である。
6 is a circuit diagram showing a model of an SOI-MOSFET used in the circuit analysis device shown in FIG. 4 and the circuit analysis method shown in FIG.

【図7】 図4に示す回路解析装置および図5に示す回
路解析方法で生成されるしきい値電圧に関するデータを
示す概念図である。
7 is a conceptual diagram showing data relating to a threshold voltage generated by the circuit analysis device shown in FIG. 4 and the circuit analysis method shown in FIG.

【符号の説明】[Explanation of symbols]

1,1A 回路解析装置、2 入力ファイル、3 デー
タファイル入力処理部、4,4A 回路方程式求解部、
5 波形出力部、6 記憶部、7 フローティングチェ
ック部。
1, 1A circuit analyzer, 2 input files, 3 data file input processing unit, 4, 4A circuit equation solving unit,
5 Waveform output unit, 6 Storage unit, 7 Floating check unit.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数のSOI‐MOSFETを含む半導
体集積回路の回路動作を解析する回路解析方法におい
て、 ボディノードがフローティングとなっているために前記
半導体集積回路の動作中に刻々変化する前記複数のSO
I‐MOSFETのしきい値電圧に関するデータを出力
する工程と、 前記しきい値電圧に関するデータに基づいて前記複数の
SOI‐MOSFETの中からしきい値電圧に関する所
定の規格に適合しないSOI‐MOSFETを選別する
工程とを備える、半導体集積回路の回路解析方法。
1. A circuit analysis method for analyzing a circuit operation of a semiconductor integrated circuit including a plurality of SOI-MOSFETs, wherein the plurality of the plurality of semiconductor integrated circuits change momentarily during the operation of the semiconductor integrated circuit because a body node is floating. SO
Outputting data relating to a threshold voltage of the I-MOSFET; and outputting, from the plurality of SOI-MOSFETs, an SOI-MOSFET not conforming to a predetermined standard relating to a threshold voltage, based on the data relating to the threshold voltage. A method for analyzing a semiconductor integrated circuit, comprising:
【請求項2】 前記複数のSOI‐MOSFETを選別
する工程は、 前記しきい値電圧の変動量と所定の基準値を比較して前
記所定の基準値を超えるSOI‐MOSFETを選別す
る工程を含むことを特徴とする、請求項1記載の半導体
集積回路の回路解析方法。
2. The step of selecting the plurality of SOI-MOSFETs includes a step of comparing the amount of change in the threshold voltage with a predetermined reference value to select an SOI-MOSFET exceeding the predetermined reference value. 2. The circuit analysis method for a semiconductor integrated circuit according to claim 1, wherein:
【請求項3】 前記複数のSOI‐MOSFETを選別
する工程は、 前記しきい値電圧の変動量の平均値と所定の平均値を比
較して前記所定の平均値を超えるSOI‐MOSFET
を選別する工程とをさらに含むことを特徴とする、請求
項2記載の半導体集積回路の回路解析方法。
3. The step of selecting the plurality of SOI-MOSFETs includes: comparing an average value of the amount of change in the threshold voltage with a predetermined average value;
3. The method for analyzing a circuit of a semiconductor integrated circuit according to claim 2, further comprising the step of:
【請求項4】 ボディノードがフローティングとなって
いる複数のSOI‐MOSFETを含む半導体集積回路
の回路動作を解析する回路解析装置において、 回路中の前記複数のSOI‐MOSFETのしきい値電
圧について時間毎の変化を求める回路方程式求解部と、 前記回路方程式求解部で求められた前記複数のSOI‐
MOSFETのしきい値電圧に関するデータを記憶する
記憶部と、 前記記憶部に記憶されているデータに基づいて前記複数
のSOI‐MOSFETのしきい値電圧を検査するフロ
ーティングチェック部とを備える回路解析装置。
4. A circuit analysis device for analyzing a circuit operation of a semiconductor integrated circuit including a plurality of SOI-MOSFETs whose body nodes are in a floating state, wherein a threshold voltage of the plurality of SOI-MOSFETs in the circuit is time-dependent. A circuit equation solving unit for calculating a change for each of the plurality of SOI-calculated by the circuit equation solving unit;
A circuit analysis device comprising: a storage unit that stores data relating to a threshold voltage of a MOSFET; and a floating check unit that checks threshold voltages of the plurality of SOI-MOSFETs based on the data stored in the storage unit. .
【請求項5】 複数のSOI‐MOSFETを含む半導
体集積回路の回路動作をコンピュータにより解析する際
に用いるコンピュータ読み取り可能な記録媒体におい
て、 ボディノードがフローティングとなっているために前記
半導体集積回路の動作中に刻々変化する前記複数のSO
I‐MOSFETのしきい値電圧に基づいて該複数のS
OI‐MOSFETの中からしきい値電圧に関する所定
の規格に適合しないSOI‐MOSFETを選別する処
理をコンピュータに実行させるための回路解析プログラ
ムを記憶したコンピュータ読み取り可能な記録媒体。
5. A computer-readable recording medium used when analyzing a circuit operation of a semiconductor integrated circuit including a plurality of SOI-MOSFETs by a computer, wherein the operation of the semiconductor integrated circuit is performed because a body node is floating. The plurality of SOs that change every moment
Based on the threshold voltage of the I-MOSFET, the plurality of S
A computer-readable recording medium storing a circuit analysis program for causing a computer to execute a process of selecting an SOI-MOSFET that does not conform to a predetermined threshold voltage standard from OI-MOSFETs.
【請求項6】 複数のSOI‐MOSFETを含む半導
体集積回路において、 前記複数のSOI‐MOSFETは、 全てのSOI‐MOSFETのボディノードをフローテ
ィングとした場合の前記半導体集積回路の動作におい
て、しきい値電圧の変動量が所定の基準値を超える第1
のSOI‐MOSFETと、 全てのSOI‐MOSFETのボディノードをフローテ
ィングとした場合の前記半導体集積回路の動作におい
て、しきい値電圧の変動量が前記所定の基準値を超えな
い第2のSOI‐MOSFETとを含み、 前記第1のSOI‐MOSFETはボディコンタクトを
有し、前記第2のSOI‐MOSFETはボディコンタ
クトを有しないことを特徴とする半導体集積回路。
6. A semiconductor integrated circuit including a plurality of SOI-MOSFETs, wherein the plurality of SOI-MOSFETs have a threshold in an operation of the semiconductor integrated circuit when body nodes of all SOI-MOSFETs are floating. The first voltage variation amount exceeding a predetermined reference value
In the operation of the semiconductor integrated circuit when the body nodes of all the SOI-MOSFETs are floating, the second SOI-MOSFET in which the amount of change in the threshold voltage does not exceed the predetermined reference value Wherein the first SOI-MOSFET has a body contact, and the second SOI-MOSFET does not have a body contact.
JP10079107A 1998-03-26 1998-03-26 Method and apparatus for analyzing circuit of semiconductor integrated circuit, computer readable storage medium storing circuit analysis program, and semiconductor integrated circuit Pending JPH11274511A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10079107A JPH11274511A (en) 1998-03-26 1998-03-26 Method and apparatus for analyzing circuit of semiconductor integrated circuit, computer readable storage medium storing circuit analysis program, and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10079107A JPH11274511A (en) 1998-03-26 1998-03-26 Method and apparatus for analyzing circuit of semiconductor integrated circuit, computer readable storage medium storing circuit analysis program, and semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH11274511A true JPH11274511A (en) 1999-10-08

Family

ID=13680687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10079107A Pending JPH11274511A (en) 1998-03-26 1998-03-26 Method and apparatus for analyzing circuit of semiconductor integrated circuit, computer readable storage medium storing circuit analysis program, and semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH11274511A (en)

Similar Documents

Publication Publication Date Title
TWI796494B (en) Efficient integrated circuit simulation and testing
US20200333393A1 (en) Integrated circuit workload, temperature and/or subthreshold leakage sensor
US5825673A (en) Device, method, and software products for extracting circuit-simulation parameters
JP4791972B2 (en) Characterization of circuit performance
KR100510035B1 (en) Method of estimating deterioration due to hot carries
US8775994B2 (en) Using entire area of chip in TDDB checking
US6958659B2 (en) Test method and apparatus for verifying fabrication of transistors in an integrated circuit
KR20050083556A (en) Semiconductor circuit device simulation method and semiconductor circuit device simulator
JP2004200461A5 (en)
US9104834B2 (en) Systems and methods for single cell product path delay analysis
US9891275B2 (en) Integrated circuit chip reliability qualification using a sample-specific expected fail rate
US10169510B2 (en) Dynamic fault model generation for diagnostics simulation and pattern generation
US20150025857A1 (en) Statistical power estimation
Bashir et al. Backend low-k TDDB chip reliability simulator
US8448110B2 (en) Method to reduce delay variation by sensitivity cancellation
Singh Understanding vmin failures for improved testing of timing marginalities
JPH11274511A (en) Method and apparatus for analyzing circuit of semiconductor integrated circuit, computer readable storage medium storing circuit analysis program, and semiconductor integrated circuit
Kim et al. On the relationship of semiconductor yield and reliability
JPH11274023A (en) Method for evaluating reliability of semiconductor device, and computer-readable recording medium in which reliability evaluation program for semiconductor device is recorded
Park et al. Analytical model for switching transitions of submicron CMOS logics
JP2002024204A (en) Method and device for correlation analysis and storage medium
US11475200B2 (en) Circuit layout techniques
JP2006140284A (en) Method of reliability simulation of semiconductor device, and reliability simulator
US20020112215A1 (en) Method and system for finding static NAND and NOR gates within a circuit and identifying the constituent FETs each gate
Martin-Martinez et al. RELAB: a tool to include MOSFETs variability, BTI aging and dielectric breakdown in SPICE simulators