JPH11265364A - Computer cluster device - Google Patents

Computer cluster device

Info

Publication number
JPH11265364A
JPH11265364A JP10067430A JP6743098A JPH11265364A JP H11265364 A JPH11265364 A JP H11265364A JP 10067430 A JP10067430 A JP 10067430A JP 6743098 A JP6743098 A JP 6743098A JP H11265364 A JPH11265364 A JP H11265364A
Authority
JP
Japan
Prior art keywords
data
computer
connection
transmitted
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10067430A
Other languages
Japanese (ja)
Inventor
Hiroyuki Miyata
裕行 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10067430A priority Critical patent/JPH11265364A/en
Publication of JPH11265364A publication Critical patent/JPH11265364A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it unnecessary to execute data conversion by matching specifications by an I/O circuit like conventional technique because a connection circuit is directly connected to a system bus, to suppress a delay of data transfer at the time of transmitting/receiving data to/from other computers and to shorten latency. SOLUTION: The computer cluster device is provided with a connection circuit 18 loaded on an extended memory slot 14 directly connected to a CPU 15 in each of PCs 11a to 11d through a system bus and including an extended memory for storing data to be transmitted to other PCs, connection wirings 2 connected to the circuit 18 and a connection bus 13 for connecting respective connection wirings 12. When transmitting data are stored in the slot 14, the circuit 18 acquires a connection bus 13 corresponding to another PC to which data are to be sent and transmits transmitting data to the other PC to which the data are to be transmitted through the acquired connection bus 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、パーソナルコン
ピュータまたはワークステーションなどに用いられる市
販の計算機を複数並列接続して構成する計算機クラスタ
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer cluster device configured by connecting a plurality of commercially available computers used for a personal computer or a workstation in parallel.

【0002】[0002]

【従来の技術】図13は例えば「PCとギガビットLA
NによるPCクラスタの構築」(情報処理学会計算機ア
ーキテクチャ研究会ARC119−7,1996年8月
27日発行)に示された従来の計算機クラスタ装置を示
すブロック構成図であり、図において、1a〜1dはパ
ーソナルコンピュータまたはワークステーションなどに
用いられる市販の計算機(以下、PCと言う)、2はそ
れらPC1a〜1dを接続するスイッチ回路である。ま
た、図3はPCの詳細を示すブロック構成図であり、図
において、15は中央処理装置(以下、CPUと言
う)、16はメモリ、17は入出力回路である。
2. Description of the Related Art FIG. 13 shows, for example, "PC and Gigabit LA".
N is a block diagram showing a conventional computer cluster device shown in "Information Processing Society of Japan Computer Architecture Research Group ARC119-7, issued on August 27, 1996". Is a commercially available computer (hereinafter, referred to as PC) used for a personal computer or a workstation, and 2 is a switch circuit for connecting the PCs 1a to 1d. FIG. 3 is a block diagram showing details of the PC. In the figure, reference numeral 15 denotes a central processing unit (hereinafter, referred to as a CPU), 16 denotes a memory, and 17 denotes an input / output circuit.

【0003】次に動作について説明する。例えば、PC
1aからPC1bにデータを送信したい場合は、PC1
a内のCPU15によってメモリ16に記憶されたデー
タのうち送信したいデータを抽出し、システムバスを介
して入出力回路17に送出する。また、CPU15では
送信先のPCはPC1bであることをシステムバスを介
して入出力回路17に送出する。その入出力回路17で
は入出力ポート以降のデータ伝送経路の仕様に合わせて
ソフトウェアによりデータ変換し、その変換後のデータ
を入出力ポートに出力する。スイッチ回路2では、先
ず、入出力ポートからのデータに応じて、そのデータが
送信されたPC1aの入出力ポートと指定されたPC1
bの入出力ポートとを接続し、その後、PC1aの入出
力回路17、入出力ポート、スイッチ回路2、PC1b
の入出力ポートおよび入出力回路17を介してPC1b
にデータが転送され、さらに、PC1bの入出力回路1
7からメモリ16にデータが記憶される。尚、このスイ
ッチ回路2の動作は高速化されているので、PC1a〜
1d間で大量のデータを転送する時には、高速な転送が
実現できる。換言すれば、高いスループット(単位時間
におけるデータ転送量)が保証されている。
Next, the operation will be described. For example, PC
If you want to send data from 1a to PC1b,
The data to be transmitted is extracted from the data stored in the memory 16 by the CPU 15 in a and sent to the input / output circuit 17 via the system bus. Further, the CPU 15 sends the fact that the destination PC is the PC 1b to the input / output circuit 17 via the system bus. The input / output circuit 17 performs data conversion by software in accordance with the specification of the data transmission path after the input / output port, and outputs the converted data to the input / output port. In the switch circuit 2, first, in accordance with the data from the input / output port, the PC 1 designated as the input / output port of the PC 1a to which the data was transmitted.
b, the input / output port of the PC 1a, the input / output port, the switch circuit 2, and the PC 1b
PC1b via the input / output port of the
Is transferred to the input / output circuit 1 of the PC 1b.
7 to the memory 16. Since the operation of the switch circuit 2 is accelerated, the PCs 1a to 1a
When transferring a large amount of data between 1d, high-speed transfer can be realized. In other words, high throughput (data transfer amount per unit time) is guaranteed.

【0004】[0004]

【発明が解決しようとする課題】従来の計算機クラスタ
装置は以上のように構成されているので、スイッチ回路
2の動作の高速化により、高いスループットが保証され
ているものの、PC1a〜1d間にデータを送信したい
場合は、入出力回路17により仕様に合わせてデータ変
換しなくてはならず、このデータ変換に時間がかかり、
最初のデータが送信先のPCに到着するまでの時間が長
くなってしまい、結果的にデータ転送に時間がかかる。
換言すれば、レイテンシが長いという課題があった。特
に、少量のデータをPC1a〜1d間で転送する際に
は、レイテンシが長いため、大量のデータを転送する際
に比較して有効な転送ができないなどの課題があった。
Since the conventional computer cluster device is configured as described above, a high throughput is guaranteed by the high-speed operation of the switch circuit 2, but the data is transferred between the PCs 1a to 1d. Must be converted by the input / output circuit 17 in accordance with the specifications. This data conversion takes time,
The time required for the first data to arrive at the transmission destination PC becomes longer, resulting in a longer data transfer time.
In other words, there was a problem that the latency was long. In particular, when transferring a small amount of data between the PCs 1a to 1d, there is a problem that since the latency is long, transfer cannot be performed more effectively than when transferring a large amount of data.

【0005】この発明は上記のような課題を解決するた
めになされたもので、計算機間でのデータ転送の遅延時
間を短くした計算機クラスタ装置を得ることを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain a computer cluster device in which the delay time of data transfer between computers is reduced.

【0006】[0006]

【課題を解決するための手段】この発明に係る計算機ク
ラスタ装置は、複数の計算機の中央制御装置にシステム
バスを介して直接接続された拡張メモリ用スロットに設
けられ、他の計算機との送受信を行う接続用回路と、複
数の計算機の接続用回路間を接続し、送受信用データを
伝送するデータ伝送経路とを備えたものである。
A computer cluster device according to the present invention is provided in an extended memory slot directly connected to a central controller of a plurality of computers via a system bus, and transmits and receives data to and from another computer. And a data transmission path for connecting connection circuits of a plurality of computers and transmitting data for transmission and reception.

【0007】この発明に係る計算機クラスタ装置は、複
数の計算機の中央制御装置にシステムバスを介して直接
接続された拡張メモリ用スロットと、拡張メモリ用スロ
ットに設けられ、他の計算機との送受信を行う接続用回
路と、接続用回路に接続された接続用配線と、接続用配
線間を接続する接続用バスとを備え、接続用回路は、拡
張メモリ用スロットに送信用データが保持された場合に
送信すべき他の計算機に応じた接続用バスを獲得すると
共に、接続用配線および獲得された接続用バスを介して
送信すべき他の計算機に送信用データを送信するもので
ある。
A computer cluster device according to the present invention is provided in an extended memory slot directly connected to a central control device of a plurality of computers via a system bus, and provided in an extended memory slot for transmitting and receiving to and from another computer. A connection circuit to be connected, a connection wiring connected to the connection circuit, and a connection bus connecting between the connection wirings, wherein the connection circuit holds transmission data in an extended memory slot. In addition, a connection bus corresponding to another computer to be transmitted is acquired, and transmission data is transmitted to another computer to be transmitted via the connection wiring and the acquired connection bus.

【0008】この発明に係る計算機クラスタ装置は、複
数の計算機の中央制御装置にシステムバスを介して直接
接続された拡張メモリ用スロットと、拡張メモリ用スロ
ットに設けられ、他の計算機との送受信を行う接続用回
路と、接続用回路に接続された接続用配線と、接続用回
路から送信すべき計算機が指定された場合に接続用回路
の接続用配線と送信すべき計算機の接続用回路の接続用
配線とを接続するスイッチ回路とを備え、接続用回路
は、拡張メモリ用スロットに送信用データが保持された
場合に送信すべき他の計算機をスイッチ回路に指定し、
接続用配線およびスイッチ回路を介して送信すべき他の
計算機に送信用データを送信するものである。
A computer cluster device according to the present invention is provided in an extended memory slot directly connected to a central controller of a plurality of computers via a system bus, and is provided in an extended memory slot for transmitting and receiving to and from another computer. The connection circuit to be connected, the connection wiring connected to the connection circuit, and the connection between the connection circuit of the connection circuit and the connection circuit of the computer to be transmitted when the computer to be transmitted from the connection circuit is specified. And a switch circuit for connecting to the wiring for the connection, the connection circuit specifies another computer to be transmitted when the data for transmission is held in the slot for the extended memory to the switch circuit,
The transmission data is transmitted to another computer to be transmitted via the connection wiring and the switch circuit.

【0009】この発明に係る計算機クラスタ装置は、複
数の計算機の中央制御装置にシステムバスを介して直接
接続された拡張メモリ用スロットと、拡張メモリ用スロ
ットに設けられ、他の計算機との送受信を行う接続用回
路と、複数の計算機の接続用回路をリング状に接続する
接続用配線とを備え、接続用回路は、送信時および送信
すべき他の計算機データが保持された場合にリング状に
接続された接続用配線を介して順に複数の計算機に送信
用データおよび送信すべき他の計算機データを送信し、
受信した計算機は当該計算機が送信すべき他の計算機デ
ータに該当する場合に送信用データを自身の接続用回路
に保持するものである。
A computer cluster device according to the present invention is provided in an extended memory slot directly connected to a central controller of a plurality of computers via a system bus, and is provided in an extended memory slot for transmitting and receiving to and from another computer. A connection circuit for performing connection, and connection wiring for connecting the connection circuits of a plurality of computers in a ring shape, wherein the connection circuit is formed in a ring shape at the time of transmission and when other computer data to be transmitted is held. Transmit the transmission data and other computer data to be transmitted to a plurality of computers in order through the connected connection wiring,
The receiving computer holds the transmission data in its own connection circuit when the computer corresponds to other computer data to be transmitted.

【0010】この発明に係る計算機クラスタ装置は、接
続用回路において、拡張メモリ用スロットに送信用デー
タが保持された場合に他の全ての計算機を指定して他の
全ての計算機に送信用データをブロードキャストするも
のである。
In the computer cluster device according to the present invention, in the connection circuit, when transmission data is held in the extended memory slot, all the other computers are designated to transmit the transmission data to all the other computers. Broadcast.

【0011】この発明に係る計算機クラスタ装置は、接
続用回路において、拡張メモリ用スロットに送信用デー
タが保持された場合に他の特定の複数の計算機を指定し
て他の特定の計算機に送信用データをマルチキャストす
るものである。
In the computer cluster device according to the present invention, in the connection circuit, when transmission data is held in the extended memory slot, another specific plurality of computers are designated and transmitted to another specific computer. This is to multicast data.

【0012】この発明に係る計算機クラスタ装置は、複
数の計算機のうちの少なくとも1つの計算機を入出力用
計算機とし他の計算機を演算用計算機として、入出力用
計算機には、中央制御装置にシステムバスを介して直接
接続された入出力回路と、入出力回路に接続され、入出
力用計算機と外部とのデータの入出力を行う入出力配線
とを備えたものである。
In a computer cluster device according to the present invention, at least one of a plurality of computers is used as an input / output computer and the other computers are used as operation computers. And an input / output circuit connected directly to the input / output circuit, and input / output wiring for inputting / outputting data between the input / output computer and the outside.

【0013】この発明に係る計算機クラスタ装置は、入
出力用計算機に、複数の演算用計算機の演算負荷を監視
し、外部からデータが入力された際に、最も演算負荷の
小さい演算用計算機にデータを送信し演算依頼する負荷
監視手段を備えたものである。
According to the computer cluster device of the present invention, the input / output computer monitors the operation load of a plurality of operation computers, and when data is input from outside, the data is sent to the operation computer having the smallest operation load. And a load monitoring means for requesting calculation.

【0014】この発明に係る計算機クラスタ装置は、接
続用回路から送信すべき計算機が指定された場合に接続
用回路と送信すべき計算機の接続用回路とを接続するス
イッチ回路を備え、接続用回路は、送信用データのデー
タ量が大きい時に、送信すべき他の計算機をスイッチ回
路に指定し、スイッチ回路を介して送信すべき他の計算
機に送信用データを送信し、送信用データのデータ量が
小さい時に、接続用配線を介して送信すべき他の計算機
に送信用データを送信するものである。
A computer cluster device according to the present invention includes a switch circuit for connecting a connection circuit and a connection circuit of a computer to be transmitted when a computer to be transmitted is designated from the connection circuit. Specifies the other computer to be transmitted to the switch circuit when the data amount of the transmission data is large, transmits the transmission data to the other computer to be transmitted through the switch circuit, and sets the data amount of the transmission data. Is small, the transmission data is transmitted to another computer to be transmitted via the connection wiring.

【0015】この発明に係る計算機クラスタ装置は、接
続用回路において、スイッチ回路と接続用配線のうち一
方のデータ伝送経路に障害が発生した場合に他方のデー
タ伝送経路を用いて送信用データを送信するものであ
る。
In a computer cluster device according to the present invention, in a connection circuit, when a failure occurs in one of the switch circuit and the connection wiring in the data transmission path, the transmission data is transmitted using the other data transmission path. Is what you do.

【0016】[0016]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による計
算機クラスタ装置を示すブロック構成図であり、図にお
いて、11a〜11dはパーソナルコンピュータまたは
ワークステーションなどに用いられる市販の計算機(以
下、PCと言う)、12はそれらPC11a〜11dに
それぞれ接続された接続用配線(データ伝送経路)、1
3はそれら接続用配線12間を接続する接続用バス(デ
ータ伝送経路)である。また、図2は各PC内における
拡張メモリ用スロットを示すブロック構成図であり、図
において、14は拡張メモリ用スロットであり、この拡
張メモリ用スロット14は、通常のPC内において中央
処理装置の基板上に市販の拡張メモリを刺すための台座
として用意されているものである。図3はPCの詳細を
示すブロック構成図であり、この図3に示されているP
Cの詳細構成は従来技術と同一のものである。図におい
て、15は中央処理装置(以下、CPUと言う)、16
はメモリ、17は入出力回路である。この図3において
示されているように、拡張メモリ用スロット14はCP
U15にシステムバスを介して直接接続されている。さ
らに、図2において、18は拡張メモリ用スロット14
に設けられ、他のPCとの送受信用データを保持する拡
張メモリが設けられた接続用回路である。尚、接続用配
線12は、接続用回路18に接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a block diagram showing a computer cluster device according to a first embodiment of the present invention. In the drawing, reference numerals 11a to 11d denote commercially available computers (hereinafter, referred to as PCs) used for personal computers or workstations, and 12. Are connection wires (data transmission paths) connected to the PCs 11a to 11d, respectively.
Reference numeral 3 denotes a connection bus (data transmission path) for connecting the connection wires 12 to each other. FIG. 2 is a block diagram showing an extended memory slot in each PC. In FIG. 2, reference numeral 14 denotes an extended memory slot. It is provided as a pedestal for inserting a commercially available expansion memory on a substrate. FIG. 3 is a block diagram showing the details of the PC.
The detailed configuration of C is the same as that of the prior art. In the figure, reference numeral 15 denotes a central processing unit (hereinafter, referred to as a CPU);
Is a memory, and 17 is an input / output circuit. As shown in FIG. 3, the extended memory slot 14
It is directly connected to U15 via a system bus. Further, in FIG. 2, reference numeral 18 denotes an extended memory slot 14.
And a connection circuit provided with an extended memory for holding data for transmission and reception with another PC. The connection wiring 12 is connected to a connection circuit 18.

【0017】次に動作について説明する。例えば、図1
に示すPC11aからPC11bにデータを送信したい
場合について説明する。図4はPC11aからPC11
bにデータを送信する場合における動作を示す説明図で
あり、図において、19aは送信元PC11aのメモリ
マップ、19bは送信先PC11bのメモリマップであ
り、いずれのメモリマップ19a,19bにおいても、
メモリ16による自身のメモリ領域と、拡張メモリ用ス
ロット14の接続用回路18に設定されたメモリ領域と
が設けられている。PC11aからPC11bにデータ
を送信したい場合は、PC11a内のCPU15によっ
てメモリ16に記憶されたデータのうち送信したいデー
タを抽出し、システムバスを介して拡張メモリ用スロッ
ト14の接続用回路18に設定されたメモリ領域に、特
定のメモリアドレスから連続する番地に順に、送信先で
あるPC11bに相当する番号と、送信するデータとを
書き込む。すると、送信元PC11aの接続用回路18
は、この書き込みを検知して、先ず、接続用バス13の
獲得を行う。接続用バス13の獲得後、送信元PC11
aの接続用回路18は、送信元PC11aの接続用配線
12、接続用バス13および送信先PC11bの接続用
配線12を介して、送信先PC11bにデータを送信す
る。送信先PC11bの接続用回路18は、データの受
信を認識し、拡張メモリ用スロット14の接続用回路1
8に設定されたメモリ領域にそのデータを書き込む。
Next, the operation will be described. For example, FIG.
The case where data is to be transmitted from the PC 11a to the PC 11b shown in FIG. FIG. 4 shows PC11a to PC11.
FIG. 19B is an explanatory diagram showing an operation in the case of transmitting data to the destination PC 11a, where 19a is a memory map of the transmission source PC 11a, 19b is a memory map of the transmission destination PC 11b, and in any of the memory maps 19a and 19b,
A memory area of the memory 16 itself and a memory area set in the connection circuit 18 of the extended memory slot 14 are provided. When data is to be transmitted from the PC 11a to the PC 11b, data to be transmitted is extracted from the data stored in the memory 16 by the CPU 15 in the PC 11a and set in the connection circuit 18 of the expansion memory slot 14 via the system bus. The number corresponding to the destination PC 11b and the data to be transmitted are written in the memory area in order, starting from the specific memory address and continuing to the address. Then, the connection circuit 18 of the transmission source PC 11a
Detects this writing and first acquires the connection bus 13. After acquiring the connection bus 13, the transmission source PC 11
The connection circuit 18a transmits data to the transmission destination PC 11b via the connection wiring 12 of the transmission source PC 11a, the connection bus 13, and the connection wiring 12 of the transmission destination PC 11b. The connection circuit 18 of the transmission destination PC 11b recognizes the data reception, and connects the connection circuit 1 of the extended memory slot 14.
Then, the data is written to the memory area set to 8.

【0018】次に、PC11bのデータをPC11aが
読み出す場合について説明する。図5はPC11bのデ
ータをPC11aが読み出す場合における動作を示す説
明図であり、図において、20aは読み出し元PC11
aのメモリマップ、20bは読み出し先PC11bのメ
モリマップである。PC11bのデータをPC11aが
読み出したい場合は、PC11a内のCPU15によっ
てシステムバスを介して拡張メモリ用スロット14の接
続用回路18に、読み出し先PC11bに相当する番号
と、PC11bの読み出したいデータに相当するPC1
1bの自身のメモリ領域のアドレスを書き込む。する
と、読み出し元PC11aの接続用回路18は、この書
き込みを検知して、先ず、接続用バス13の獲得を行
う。接続用バス13の獲得後、読み出し元PC11aの
接続用回路18は、読み出し先PC11bにデータを送
信する。読み出し先PC11bの接続用回路18は、デ
ータの受信を認識し、拡張メモリ用スロット14の接続
用回路18に設定されたメモリ領域にそのデータを書き
込む。その後、PC11b内のCPU15によって接続
用回路18に設定されたアドレスに応じて、メモリ16
に記憶されたデータを抽出し、システムバスを介して拡
張メモリ用スロット14の接続用回路18に設定された
メモリ領域に送信するデータを書き込む。さらに、読み
出し元PC11aにデータを送信し、読み出し元PC1
1aの接続用回路18は、データの受信を認識し、拡張
メモリ用スロット14の接続用回路18に設定されたメ
モリ領域にそのデータを書き込む。
Next, a case where the data of the PC 11b is read by the PC 11a will be described. FIG. 5 is an explanatory diagram showing an operation when the data of the PC 11b is read out by the PC 11a.
A memory map a and a memory map 20b of the read destination PC 11b. When the data of the PC 11b is to be read by the PC 11a, the CPU 15 in the PC 11a uses the CPU 15 in the connection circuit 18 of the extended memory slot 14 via the system bus to store the number corresponding to the read destination PC 11b and the data to be read by the PC 11b. PC1
Write the address of its own memory area of 1b. Then, the connection circuit 18 of the read source PC 11a detects this writing, and first acquires the connection bus 13. After acquiring the connection bus 13, the connection circuit 18 of the read source PC 11a transmits data to the read destination PC 11b. The connection circuit 18 of the read destination PC 11b recognizes the reception of the data, and writes the data to the memory area set in the connection circuit 18 of the extended memory slot 14. Thereafter, according to the address set in the connection circuit 18 by the CPU 15 in the PC 11b, the memory 16
Then, data to be transmitted is written to the memory area set in the connection circuit 18 of the extended memory slot 14 via the system bus. Further, data is transmitted to the read source PC 11a, and
The connection circuit 18a recognizes the reception of the data and writes the data in the memory area set in the connection circuit 18 of the extended memory slot 14.

【0019】以上のように、この実施の形態1によれ
ば、市販のPC11a〜11dまたはワークステーショ
ンの拡張メモリ用スロット14に、接続用回路18を設
けたので、接続用回路18は直接システムバスに接続さ
れており、従来技術のように入出力回路17により仕様
に合わせてデータ変換する必要がなく、他のPCとの送
受信の際のデータ転送の遅延を抑えることができ、レイ
テンシを短くすることができる。特に、少量のデータを
PC11a〜11d間で転送する際には、レイテンシが
短いため有効な転送ができる。
As described above, according to the first embodiment, the connection circuit 18 is provided in the expansion memory slot 14 of the commercially available PCs 11a to 11d or the workstation, so that the connection circuit 18 is directly connected to the system bus. It is not necessary to perform data conversion according to the specification by the input / output circuit 17 unlike the prior art, and it is possible to suppress a delay in data transfer at the time of transmission / reception to / from another PC, thereby shortening the latency. be able to. In particular, when transferring a small amount of data between the PCs 11a to 11d, effective transfer can be performed because the latency is short.

【0020】実施の形態2.図6はこの発明の実施の形
態2による計算機クラスタ装置を示すブロック構成図で
あり、図において、2は送信元のPCの接続用回路18
から送信先のPCが指定された場合に、その接続用回路
18の接続用配線12とその送信先のPCの接続用回路
18の接続用配線12とを接続するスイッチ回路であ
る。その他の構成は、実施の形態1と同一であるのでそ
の重複する説明を省略する。
Embodiment 2 FIG. 6 is a block diagram showing a computer cluster device according to a second embodiment of the present invention. In FIG. 6, reference numeral 2 denotes a connection circuit 18 of a transmission source PC.
This is a switch circuit for connecting the connection wiring 12 of the connection circuit 18 and the connection wiring 12 of the connection circuit 18 of the transmission destination PC when the transmission destination PC is designated from. The other configuration is the same as that of the first embodiment, and the description thereof will not be repeated.

【0021】次に動作について説明する。実施の形態1
では、例えば、PC11aからPC11bにデータを送
信する場合に、接続用バス13を介して送信したが、こ
の実施の形態2では、スイッチ回路2を介して送信する
ものである。図7はスイッチ回路2の詳細を示す概念図
であり、クロスバーと呼ばれるスイッチ回路である。P
C11aからPC11bにデータを送信したい場合は、
PC11a内のCPU15によって接続用回路18に設
定されたメモリ領域に、送信先であるPC11bに相当
する番号と、送信するデータとを書き込む。すると、送
信元PC11aの接続用回路18は、この書き込みを検
知して、先ず、スイッチ回路2に送信先であるPC11
bに相当する番号を通知する。スイッチ回路2では、図
7に示すように、送信元PC11aと送信先PC11b
を接続する。その後、送信元PC11aの接続用回路1
8は、送信元PC11aの接続用配線12、スイッチ回
路2および送信先PC11bの接続用配線12を介し
て、送信先PC11bにデータを送信する。
Next, the operation will be described. Embodiment 1
In the above, for example, when transmitting data from the PC 11a to the PC 11b, the data is transmitted via the connection bus 13, but in the second embodiment, the data is transmitted via the switch circuit 2. FIG. 7 is a conceptual diagram showing details of the switch circuit 2, which is a switch circuit called a crossbar. P
If you want to send data from C11a to PC11b,
In the memory area set in the connection circuit 18 by the CPU 15 in the PC 11a, the number corresponding to the destination PC 11b and the data to be transmitted are written. Then, the connection circuit 18 of the transmission source PC 11a detects this writing, and first, the switch circuit 2 sends the transmission destination PC 11a
The number corresponding to b is notified. In the switch circuit 2, as shown in FIG. 7, the transmission source PC 11a and the transmission destination PC 11b
Connect. Then, the connection circuit 1 of the transmission source PC 11a
8 transmits data to the transmission destination PC 11b via the connection wiring 12 of the transmission source PC 11a, the switch circuit 2, and the connection wiring 12 of the transmission destination PC 11b.

【0022】以上のように、この実施の形態2によれ
ば、実施の形態1の効果に加えて、接続用バス13の獲
得を行う必要がなく、制御を容易にすることができる。
As described above, according to the second embodiment, in addition to the effect of the first embodiment, it is not necessary to obtain the connection bus 13 and control can be facilitated.

【0023】実施の形態3.図8はこの発明の実施の形
態3による計算機クラスタ装置を示すブロック構成図で
あり、図において、21はPC11a〜11dの接続用
回路22をリング状に接続する接続用配線(データ伝送
経路)である。また、図9は各PC内における拡張メモ
リ用スロットを示すブロック構成図であり、図におい
て、22は拡張メモリ用スロット14に設けられ、他の
PCとの送受信用データを保持する拡張メモリが設けら
れた接続用回路であり、この接続用回路22は、他のP
Cにデータを送信したい場合に、その送信したいデータ
に加えて送信先の他のPCに相当する番号をパケット形
式で送信するものである。また、23はその接続用回路
22内に設けられ、パケット形式で受信されたPC番号
が自身のPCに該当する場合にそのデータを自身の接続
用回路22に保持させる、あて先比較回路である。その
他の構成は、実施の形態1と同一であるのでその重複す
る説明を省略する。
Embodiment 3 FIG. FIG. 8 is a block diagram showing a computer cluster device according to Embodiment 3 of the present invention. In the figure, reference numeral 21 denotes a connection wiring (data transmission path) for connecting the connection circuits 22 of the PCs 11a to 11d in a ring shape. is there. FIG. 9 is a block diagram showing an extended memory slot in each PC. In FIG. 9, reference numeral 22 denotes an extended memory slot provided in the extended memory slot 14 and an extended memory for holding data for transmission / reception with another PC. This connection circuit 22 is connected to another P circuit.
When transmitting data to C, in addition to the data to be transmitted, a number corresponding to another transmission destination PC is transmitted in a packet format. Reference numeral 23 denotes a destination comparison circuit provided in the connection circuit 22 and holding the data in the connection circuit 22 when the PC number received in the packet format corresponds to the own PC. The other configuration is the same as that of the first embodiment, and the description thereof will not be repeated.

【0024】次に動作について説明する。この実施の形
態3では、図8に示したように、PC11a〜11dが
接続用配線21によりリング状に接続され、例えば、送
信元のPC11aからPC11bとPC11dにデータ
を送信したい場合には、PC11aの接続用回路22か
らその送信したいデータに加えて送信先のPC11bと
PC11dに相当する番号をパケット形式で接続用配線
21に送信する。先ず、PC11dではリング状の接続
用配線21を介してパケット形式のデータが受信され、
PC11dのあて先比較回路23において、パケット形
式で受信されたPC番号が自身のPCに該当するかどう
か比較する。この場合、PC番号が該当するので、その
受信されたデータを自身の接続用回路22に保持させ、
さらに、パケット形式のデータを接続用配線21に送信
する。このようにして、PC11cおよびPC11bへ
とパケット形式のデータを送信し、PC番号が該当する
PC11bとPC11dにデータを送信する。
Next, the operation will be described. In the third embodiment, as shown in FIG. 8, the PCs 11a to 11d are connected in a ring shape by the connection wiring 21. For example, when data is to be transmitted from the transmission source PC 11a to the PC 11b and the PC 11d, the PC 11a In addition to the data to be transmitted, the connection circuit 22 transmits numbers corresponding to the destination PCs 11b and 11d to the connection wiring 21 in packet format. First, the PC 11d receives data in packet format via the ring-shaped connection wiring 21.
The destination comparison circuit 23 of the PC 11d compares whether the PC number received in the packet format corresponds to its own PC. In this case, since the PC number corresponds, the received data is held in its own connection circuit 22,
Further, the packet data is transmitted to the connection wiring 21. In this way, the packet format data is transmitted to the PCs 11c and 11b, and the data is transmitted to the PCs 11b and 11d corresponding to the PC numbers.

【0025】以上のように、この実施の形態3によれ
ば、実施の形態1の効果に加えて、接続用バス13の獲
得を行う必要がなく、制御を容易にすることができる。
As described above, according to the third embodiment, in addition to the effect of the first embodiment, it is not necessary to obtain the connection bus 13 and control can be facilitated.

【0026】実施の形態4.この実施の形態4は、実施
の形態1から実施の形態3の構成において、任意のPC
から他の全てのPCに同一のデータをブロードキャスト
するものである。
Embodiment 4 The fourth embodiment is different from the first to third embodiments in that any PC
To broadcast the same data to all other PCs.

【0027】次に動作について説明する。例えば、PC
11aから他の全てのPCに同一データを送信する場合
に、実施の形態1の構成では、接続用回路18により、
PC11aとPC11b間、PC11aとPC11c
間、およびPC11aとPC11d間の接続用バス13
を獲得し、その後、同一データを送信することにより実
現できる。また、実施の形態2の構成では、接続用回路
18により図7に示したスイッチ回路2を、PC11a
とPC11b、PC11cおよびPC11dと接続し、
データを送信することにより実現できる。さらに、実施
の形態3の構成では、PC11aの接続用回路22から
送信されるパケット形式のデータのうちの送信先のPC
に相当する番号をPC11b、PC11cおよびPC1
1dとすることにより実現できる。
Next, the operation will be described. For example, PC
In the case of transmitting the same data from 11a to all other PCs, in the configuration of the first embodiment, the connection circuit 18
Between PC11a and PC11b, PC11a and PC11c
Bus 13 for connection between PC 11a and PC 11d
And then transmitting the same data. Further, in the configuration of the second embodiment, the switch circuit 2 shown in FIG.
And PC11b, PC11c and PC11d,
This can be realized by transmitting data. Further, in the configuration of the third embodiment, the destination PC out of the packet format data transmitted from the connection circuit 22 of the PC 11a.
PC11b, PC11c and PC1
1d.

【0028】以上のように、この実施の形態4によれ
ば、実施の形態1から実施の形態3の効果に加えて、特
定のPCから他の全てのPCに少量のデータを高速に送
信することができる。
As described above, according to the fourth embodiment, in addition to the effects of the first to third embodiments, a small amount of data is transmitted from a specific PC to all other PCs at high speed. be able to.

【0029】実施の形態5.この実施の形態5は、実施
の形態1から実施の形態3の構成において、任意のPC
から他の特定の複数のPCに同一のデータをマルチキャ
ストするものである。
Embodiment 5 The fifth embodiment is different from the first to third embodiments in that any PC
Is to multicast the same data to a plurality of other specific PCs.

【0030】次に動作について説明する。例えば、PC
11aからPC11bおよびPC11cに同一データを
送信する場合に、実施の形態1の構成では、接続用回路
18により、PC11aとPC11b間、およびPC1
1aとPC11c間の接続用バス13を獲得し、その
後、同一データを送信することにより実現できる。ま
た、実施の形態2の構成では、接続用回路18により図
7に示したスイッチ回路2を、PC11aとPC11
b、およびPC11cと接続し、データを送信すること
により実現できる。さらに、実施の形態3の構成では、
PC11aの接続用回路22から送信されるパケット形
式のデータのうちの送信先のPCに相当する番号をPC
11bおよびPC11cとすることにより実現できる。
Next, the operation will be described. For example, PC
In the case of transmitting the same data from PC 11a to PC 11b and PC 11c, in the configuration of the first embodiment, connection circuit 18 allows connection between PC 11a and PC 11b and PC 1b.
This can be achieved by acquiring the connection bus 13 between the PC 1a and the PC 11c and then transmitting the same data. In the configuration of the second embodiment, the connection circuit 18 connects the switch circuit 2 shown in FIG.
b and the PC 11c to transmit data. Further, in the configuration of the third embodiment,
The number corresponding to the destination PC in the packet format data transmitted from the connection circuit 22 of the PC 11a
11b and the PC 11c.

【0031】以上のように、この実施の形態5によれ
ば、実施の形態1から実施の形態3の効果に加えて、特
定のPCから他の特定の複数のPCに少量のデータを高
速に送信することができる。
As described above, according to the fifth embodiment, in addition to the effects of the first to third embodiments, a small amount of data can be transferred from a specific PC to another specific plurality of PCs at high speed. Can be sent.

【0032】実施の形態6.図10はこの発明の実施の
形態6による計算機クラスタ装置を示すブロック構成図
であり、図において、24aは入出力用PC(入出力用
計算機)、24b〜24dは演算用PC(演算用計算
機)、25は入出力用PC24aに接続された入出力配
線である。尚、入出力配線25は、図3に示した入出力
用ポートに相当するものである。その他の構成は、実施
の形態1と同一であるのでその重複する説明を省略す
る。
Embodiment 6 FIG. FIG. 10 is a block diagram showing a computer cluster device according to Embodiment 6 of the present invention. In the drawing, reference numeral 24a denotes an input / output PC (input / output computer), and reference numerals 24b to 24d denote arithmetic PCs (operation computer). , 25 are input / output wires connected to the input / output PC 24a. The input / output wiring 25 corresponds to the input / output port shown in FIG. The other configuration is the same as that of the first embodiment, and the description thereof will not be repeated.

【0033】次に動作について説明する。この実施の形
態6では、計算機クラスタ装置のうちの1つのPCを入
出力用PCとし、入出力配線25を介して外部とのデー
タを入出力し、他のPCを演算用PCとして演算に専念
させるものである。ここで、入出力配線25は、図3に
示した入出力用ポートに相当するものであり、外部との
データは、入出力配線25および入出力回路17を介し
て入出力用PC24a内のCPU15によって処理され
る。外部より入出力用PC24a内に受信されたデータ
は、演算用PC24b〜24dに送信され、それら演算
用PC24b〜24dにおいて演算処理されてから入出
力用PC24aに送信される。その後、処理データを入
出力用PC24aから外部に送信することができる。
Next, the operation will be described. In the sixth embodiment, one of the computer cluster devices is used as an input / output PC, data is input / output to / from external devices via the input / output wiring 25, and the other PC is used as an operation PC, and is dedicated to the operation. It is to let. Here, the input / output wiring 25 corresponds to the input / output port shown in FIG. 3, and data with the outside is transferred to the CPU 15 in the input / output PC 24a via the input / output wiring 25 and the input / output circuit 17. Processed by Data received from the outside into the input / output PC 24a is transmitted to the operation PCs 24b to 24d, processed by the operation PCs 24b to 24d, and then transmitted to the input / output PC 24a. Thereafter, the processing data can be transmitted from the input / output PC 24a to the outside.

【0034】以上のように、この実施の形態6によれ
ば、実施の形態1から実施の形態3の効果に加えて、演
算処理したいデータおよび演算処理後のデータを計算機
クラスタ装置の外部と入出力できる。尚、上記実施の形
態6では、実施の形態1の構成に入出力配線25を加え
た構成で説明したが、実施の形態2および実施の形態3
の構成に入出力配線25を加えた構成としても良い。
As described above, according to the sixth embodiment, in addition to the effects of the first to third embodiments, data to be subjected to arithmetic processing and data after the arithmetic processing are input to the outside of the computer cluster device. Can output. Although the sixth embodiment has been described with the configuration in which the input / output wiring 25 is added to the configuration of the first embodiment, the second and third embodiments have been described.
A configuration in which the input / output wiring 25 is added to the configuration described above may be adopted.

【0035】実施の形態7.図11はこの発明の実施の
形態7による計算機クラスタ装置を示すブロック構成図
であり、図において、入出力用PC24aには、演算用
PC24b〜24dの演算負荷を監視し、外部からデー
タが入力された際に、最も演算負荷の小さい演算用PC
にそのデータを送信し演算依頼する負荷監視手段を備え
たものである。また、26は演算用PC24b〜24d
の演算負荷を示す負荷表示グラフである。その他の構成
は、実施の形態6と同一であるのでその重複する説明を
省略する。
Embodiment 7 FIG. FIG. 11 is a block diagram showing a computer cluster device according to Embodiment 7 of the present invention. In the figure, the input / output PC 24a monitors the operation load of the operation PCs 24b to 24d, and receives data from outside. PC for calculation with the smallest calculation load
And a load monitoring means for transmitting the data and requesting an operation. Reference numeral 26 denotes an operation PC 24b to 24d.
7 is a load display graph showing the calculation load of FIG. The other configuration is the same as that of the sixth embodiment, and the description thereof will not be repeated.

【0036】次に動作について説明する。この実施の形
態7では、入出力用PC24aの負荷監視手段により、
演算用PC24b〜24dの演算負荷を常に監視する。
負荷表示グラフ26の黒で示す部分が現在負荷であり、
入出力用PC24aに入出力配線25を介して外部より
データが受信された場合に、入出力用PC24aではそ
の常に監視している演算負荷に応じて、一番演算負荷の
少ない演算用PC24dにそのデータを送信し演算依頼
する。このようにして、各演算用PC24b〜24dの
演算負荷の均等化を行う。
Next, the operation will be described. In the seventh embodiment, the load monitoring means of the input / output PC 24a
The computing load of the computing PCs 24b to 24d is constantly monitored.
The black portion of the load display graph 26 is the current load,
When data is externally received by the input / output PC 24a via the input / output wiring 25, the input / output PC 24a sends the data to the operation PC 24d with the smallest operation load in accordance with the operation load that is constantly monitored. Send data and request calculation. In this manner, the calculation loads of the calculation PCs 24b to 24d are equalized.

【0037】以上のように、この実施の形態7によれ
ば、入出力用PC24aの負荷監視手段により、各演算
用PC24b〜24dの演算負荷を均等化でき、演算処
理を高速に行うことができる。
As described above, according to the seventh embodiment, the load monitoring means of the input / output PC 24a can equalize the calculation loads of the respective calculation PCs 24b to 24d, and can perform the calculation processing at high speed. .

【0038】実施の形態8.図12はこの発明の実施の
形態8による計算機クラスタ装置を示すブロック構成図
であり、実施の形態7に示した構成において、実施の形
態2に示したスイッチ回路2を設けたものである。
Embodiment 8 FIG. FIG. 12 is a block diagram showing a computer cluster device according to an eighth embodiment of the present invention. In the configuration shown in the seventh embodiment, the switch circuit 2 shown in the second embodiment is provided.

【0039】次に動作について説明する。この実施の形
態8では、入出力用PC24aに入出力配線25を介し
て外部よりデータが受信された場合に、入出力用PC2
4aでは、その受信されたデータ量が予め設定された値
に比較して大きいか小さいか判定し、データ量が大きい
時には、スイッチ回路2を介して他の演算用PC24b
〜24dにそのデータを送信し、データ量が小さい時に
は、接続用バス13を介して他の演算用PC24b〜2
4dにそのデータを送信する。また、各演算用PC24
b〜24dにおいてもデータを送信する際に、予め設定
された値に比較して、データ量が大きい時には、スイッ
チ回路2を介して入出力用PC24aまたは他の演算用
PC24b〜24dにそのデータを送信し、データ量が
小さい時には、接続用バス13を介して入出力用PC2
4aまたは他の演算用PC24b〜24dにそのデータ
を送信する。例えば、入出力用PC24aと演算用PC
24b〜24d間の同期処理、入出力用PC24aにお
ける演算用PC24b〜24dの負荷の監視など、デー
タ量の少ないものは接続用バス13を利用し、逆に、演
算用PC24b〜24d間での負荷分散用生データの送
信など、大量のデータとなるものはスイッチ回路2を利
用する。
Next, the operation will be described. In the eighth embodiment, when data is externally received by the input / output PC 24a via the input / output wiring 25, the input / output PC
At 4a, it is determined whether the received data amount is larger or smaller than a preset value, and when the data amount is larger, another PC 24b for operation via the switch circuit 2 is determined.
To the other computing PCs 24b to 2d via the connection bus 13 when the data amount is small.
The data is transmitted to 4d. In addition, each computing PC 24
When transmitting data also in b to 24d, when the data amount is large compared to a preset value, the data is transmitted to the input / output PC 24a or the other operation PCs 24b to 24d via the switch circuit 2. When the data is transmitted and the data amount is small, the input / output PC 2 is connected via the connection bus 13.
4a or the other PCs for calculation 24b to 24d. For example, an input / output PC 24a and an arithmetic PC
Those having a small amount of data, such as synchronous processing between the PCs 24b to 24d and monitoring the load on the PCs 24b to 24d in the input / output PC 24a, use the connection bus 13, and conversely, load the data between the PCs 24b to 24d. For a large amount of data, such as transmission of raw data for distribution, the switch circuit 2 is used.

【0040】以上のように、この実施の形態8によれ
ば、データ量が大きい時には、スイッチ回路2を利用
し、データ量が小さい時には、接続用バス13を利用す
るので、データ量が大きい時には、高いスループットで
高速な転送ができ、また、データ量が小さい時には、低
いレイテンシで高速な転送ができる。
As described above, according to the eighth embodiment, when the data amount is large, the switch circuit 2 is used, and when the data amount is small, the connection bus 13 is used. In addition, high-speed transfer can be performed with high throughput, and when the amount of data is small, high-speed transfer can be performed with low latency.

【0041】実施の形態9.この実施の形態9は、実施
の形態8の構成において、入出力用PC24aがスイッ
チ回路2および接続用バス13の状態を常に監視し、一
方のデータ伝送経路に障害が発生した場合に、各演算用
PC24b〜24dにそのデータ伝送経路に障害が発生
したことを送信する。そして、入出力用PC24aおよ
び演算用PC24b〜24dでは、データ送信の際に、
正常な方のデータ伝送経路を用いる。
Embodiment 9 In the ninth embodiment, in the configuration of the eighth embodiment, the input / output PC 24a constantly monitors the states of the switch circuit 2 and the connection bus 13, and when a failure occurs in one of the data transmission paths, each operation is performed. The PCs 24b to 24d are notified that a failure has occurred in the data transmission path. Then, in the input / output PC 24a and the operation PCs 24b to 24d, when transmitting data,
Use the normal data transmission path.

【0042】以上のように、この実施の形態9によれ
ば、一方のデータ伝送経路に障害が発生した場合に、正
常な方のデータ伝送経路を用いることができ、信頼性を
高めることができる。
As described above, according to the ninth embodiment, when a failure occurs in one data transmission path, the normal data transmission path can be used, and the reliability can be improved. .

【0043】[0043]

【発明の効果】以上のように、この発明によれば、接続
用回路は直接システムバスに接続されており、従来技術
のように入出力回路により仕様に合わせてデータ変換す
る必要がなく、他の計算機との送受信の際のデータ転送
の遅延を抑えることができ、レイテンシを短くすること
ができる。特に、少量のデータを複数の計算機間で送信
する際には、レイテンシが短いため有効な転送ができる
効果が得られる。
As described above, according to the present invention, the connection circuit is directly connected to the system bus, and it is not necessary to perform data conversion according to the specifications by the input / output circuit unlike the prior art. Delay in data transfer during transmission and reception with a computer can be suppressed, and latency can be shortened. In particular, when a small amount of data is transmitted between a plurality of computers, the effect is obtained that effective transfer can be achieved due to short latency.

【0044】この発明によれば、接続用配線および獲得
された接続用バスを介して他の計算機に送信用データを
送信することができる効果が得られる。
According to the present invention, an effect is obtained that transmission data can be transmitted to another computer via the connection wiring and the acquired connection bus.

【0045】この発明によれば、接続用バスの獲得を行
う必要がなく、制御を容易にすることができる効果が得
られる。
According to the present invention, there is no need to obtain a connection bus, and an effect that control can be facilitated is obtained.

【0046】この発明によれば、特定の計算機から他の
全ての計算機に少量のデータを高速に送信することがで
きる効果が得られる。
According to the present invention, an effect that a small amount of data can be transmitted at high speed from a specific computer to all other computers can be obtained.

【0047】この発明によれば、特定の計算機から他の
特定の複数の計算機に少量のデータを高速に送信するこ
とができる効果が得られる。
According to the present invention, there is an effect that a small amount of data can be transmitted from a specific computer to a plurality of other specific computers at a high speed.

【0048】この発明によれば、演算処理したいデータ
および演算処理後のデータを計算機クラスタ装置の外部
と入出力できる効果が得られる。
According to the present invention, an effect is obtained that data to be processed and data after the processing can be input and output to and from the outside of the computer cluster device.

【0049】この発明によれば、入出力用計算機の負荷
監視手段により、各演算用計算機の演算負荷を均等化で
き、演算処理を高速に行うことができる効果が得られ
る。
According to the present invention, the load monitoring means of the input / output computer makes it possible to equalize the operation load of each operation computer, thereby achieving an effect that the operation processing can be performed at high speed.

【0050】この発明によれば、一方のデータ伝送経路
に障害が発生した場合に、正常な方のデータ伝送経路を
用いることができ、信頼性を高めることができる効果が
得られる。
According to the present invention, when a failure occurs in one of the data transmission paths, the normal data transmission path can be used, and the effect of improving reliability can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による計算機クラス
タ装置を示すブロック構成図である。
FIG. 1 is a block diagram showing a computer cluster device according to a first embodiment of the present invention.

【図2】 各PC内における拡張メモリ用スロットを示
すブロック構成図である。
FIG. 2 is a block diagram showing an extended memory slot in each PC.

【図3】 PCの詳細を示すブロック構成図である。FIG. 3 is a block diagram showing details of a PC.

【図4】 PC11aからPC11bにデータを送信す
る場合における動作を示す説明図である。
FIG. 4 is an explanatory diagram showing an operation when data is transmitted from the PC 11a to the PC 11b.

【図5】 PC11bのデータをPC11aが読み出す
場合における動作を示す説明図である。
FIG. 5 is an explanatory diagram showing an operation when the PC 11a reads data from the PC 11b.

【図6】 この発明の実施の形態2による計算機クラス
タ装置を示すブロック構成図である。
FIG. 6 is a block diagram showing a computer cluster device according to a second embodiment of the present invention.

【図7】 スイッチ回路の詳細を示す概念図である。FIG. 7 is a conceptual diagram showing details of a switch circuit.

【図8】 この発明の実施の形態3による計算機クラス
タ装置を示すブロック構成図である。
FIG. 8 is a block diagram showing a computer cluster device according to a third embodiment of the present invention.

【図9】 各PC内における拡張メモリ用スロットを示
すブロック構成図である。
FIG. 9 is a block diagram showing an extended memory slot in each PC.

【図10】 この発明の実施の形態6による計算機クラ
スタ装置を示すブロック構成図である。
FIG. 10 is a block diagram showing a computer cluster device according to Embodiment 6 of the present invention.

【図11】 この発明の実施の形態7による計算機クラ
スタ装置を示すブロック構成図である。
FIG. 11 is a block diagram showing a computer cluster device according to a seventh embodiment of the present invention.

【図12】 この発明の実施の形態8による計算機クラ
スタ装置を示すブロック構成図である。
FIG. 12 is a block diagram showing a computer cluster device according to an eighth embodiment of the present invention.

【図13】 従来の計算機クラスタ装置を示すブロック
構成図である。
FIG. 13 is a block diagram showing a conventional computer cluster device.

【符号の説明】[Explanation of symbols]

2 スイッチ回路、11a〜11d PC(計算機)、
12,21 接続用配線(データ伝送経路)、13 接
続用バス(データ伝送経路)、14 拡張メモリ用スロ
ット、15 CPU(中央制御装置)、17 入出力回
路、18,22接続用回路、24a 入出力用PC(入
出力用計算機)、24b〜24d 演算用PC(演算用
計算機)、25 入出力配線。
2 switch circuit, 11a to 11d PC (computer),
12, 21 connection wiring (data transmission path), 13 connection bus (data transmission path), 14 expansion memory slot, 15 CPU (central control unit), 17 input / output circuit, 18, 22 connection circuit, 24a input Output PC (input / output computer), 24b to 24d Operation PC (operation computer), 25 input / output wiring.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G06F 15/177 G06F 15/16 470J 15/173 400S 15/16 470 400R H04L 12/40 H04L 11/00 320 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI G06F 15/177 G06F 15/16 470J 15/173 400S 15/16 470 400R H04L 12/40 H04L 11/00 320

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 パーソナルコンピュータまたはワークス
テーションに用いられる複数の計算機と、それら計算機
の中央制御装置にシステムバスを介して直接接続された
拡張メモリ用スロットにそれぞれ設けられ、他の上記計
算機との送受信を行うためにそれぞれ設けられた接続用
回路と、複数の上記計算機の上記接続用回路間を接続
し、上記送受信用データを伝送するデータ伝送経路とを
備えた計算機クラスタ装置。
1. A plurality of computers used in a personal computer or a workstation, and extended memory slots directly connected to a central control unit of the computers via a system bus to transmit / receive data to / from other computers. And a data transmission path for connecting the connection circuits of the plurality of computers and transmitting the transmission / reception data.
【請求項2】 パーソナルコンピュータまたはワークス
テーションに用いられる複数の計算機と、それら計算機
の中央制御装置にシステムバスを介して直接接続された
拡張メモリ用スロットと、それら拡張メモリ用スロット
にそれぞれ設けられ、他の上記計算機との送受信を行う
ためにそれぞれ設けられた接続用回路と、それら接続用
回路にそれぞれ接続された接続用配線と、それら接続用
配線間を接続する接続用バスとを備え、上記接続用回路
は、上記送信時に送信すべき他の上記計算機に応じた上
記接続用バスを獲得すると共に、上記接続用配線および
獲得されたその接続用バスを介してその送信すべき他の
計算機にその送信用データを送信することを特徴とする
計算機クラスタ装置。
2. A plurality of computers used in a personal computer or a workstation, an extended memory slot directly connected to a central control unit of the computer via a system bus, and a plurality of extended memory slots provided respectively. A connection circuit provided for transmitting and receiving to and from the other computer, a connection wire connected to each of the connection circuits, and a connection bus connecting the connection wires, The connection circuit obtains the connection bus corresponding to the other computer to be transmitted at the time of the transmission, and sends the connection bus and the other computer to be transmitted via the obtained connection bus to the other computer. A computer cluster device for transmitting the transmission data.
【請求項3】 パーソナルコンピュータまたはワークス
テーションに用いられる複数の計算機と、それら計算機
の中央制御装置にシステムバスを介して直接接続された
拡張メモリ用スロットと、それら拡張メモリ用スロット
にそれぞれ設けられ、他の上記計算機との送受信を行う
ためにそれぞれ設けられた接続用回路と、それら接続用
回路にそれぞれ接続された接続用配線と、上記接続用回
路から送信すべき計算機が指定された場合にその接続用
回路の接続用配線とその送信すべき計算機の接続用回路
の接続用配線とを接続するスイッチ回路とを備え、上記
接続用回路は、上記送信時に送信すべき他の上記計算機
を上記スイッチ回路に指定し、上記接続用配線およびそ
のスイッチ回路を介してその送信すべき他の計算機にそ
の送信用データを送信することを特徴とする計算機クラ
スタ装置。
3. A plurality of computers used in a personal computer or a workstation, an extended memory slot directly connected to a central control unit of the computer via a system bus, and provided in each of the extended memory slots. Connection circuits provided for performing transmission and reception with the other computers, connection wirings respectively connected to the connection circuits, and a computer to be transmitted from the connection circuit when a computer to be transmitted is specified. A switch circuit for connecting the connection wiring of the connection circuit and the connection wiring of the connection circuit of the computer to be transmitted, wherein the connection circuit switches the other computer to be transmitted at the time of transmission by the switch. Circuit, and transmits the transmission data to another computer to be transmitted via the connection wiring and the switch circuit. A computer cluster device characterized by trusting.
【請求項4】 パーソナルコンピュータまたはワークス
テーションに用いられる複数の計算機と、それら計算機
の中央制御装置にシステムバスを介して直接接続された
拡張メモリ用スロットと、それら拡張メモリ用スロット
にそれぞれ設けられ、他の上記計算機との送受信を行う
接続用回路と、複数の上記計算機の接続用回路をリング
状に接続する接続用配線とを備え、上記接続用回路は、
上記送信時および送信すべき他の計算機データが保持さ
れた場合にリング状に接続された上記接続用配線を介し
て順に複数の上記計算機にそれら送信用データおよび送
信すべき他の計算機データを送信し、受信した計算機は
当該計算機がその送信すべき他の計算機データに該当す
る場合にその送信用データを自身の接続用回路に保持す
ることを特徴とする計算機クラスタ装置。
4. A plurality of computers used in a personal computer or a workstation, an extended memory slot directly connected to a central control unit of the computer via a system bus, and provided in each of the extended memory slots. A connection circuit that performs transmission and reception with the other computers, and a connection wiring that connects the connection circuits of the plurality of computers in a ring shape, wherein the connection circuit includes:
At the time of the transmission and when other computer data to be transmitted is held, the transmission data and other computer data to be transmitted are sequentially transmitted to the plurality of computers via the connection wiring connected in a ring shape. A computer cluster device, wherein the receiving computer holds the transmission data in its own connection circuit when the computer corresponds to other computer data to be transmitted.
【請求項5】 接続用回路は、拡張メモリ用スロットに
送信用データが保持された場合に他の全ての計算機を指
定して他の全てのそれら計算機にその送信用データをブ
ロードキャストすることを特徴とする請求項2から請求
項4のうちのいずれか1項記載の計算機クラスタ装置。
5. The connection circuit, when transmission data is held in an extended memory slot, designates all other computers and broadcasts the transmission data to all other computers. The computer cluster device according to any one of claims 2 to 4, wherein
【請求項6】 接続用回路は、拡張メモリ用スロットに
送信用データが保持された場合に他の特定の複数の計算
機を指定して他の特定のそれら計算機にその送信用デー
タをマルチキャストすることを特徴とする請求項2から
請求項4のうちのいずれか1項記載の計算機クラスタ装
置。
6. A connection circuit, when transmission data is held in an extended memory slot, designates another specific plurality of computers and multicasts the transmission data to the other specific computers. The computer cluster device according to any one of claims 2 to 4, characterized in that:
【請求項7】 複数の計算機のうちの少なくとも1つの
計算機を入出力用計算機とし他の計算機を演算用計算機
として、その入出力用計算機には、中央制御装置にシス
テムバスを介して直接接続された入出力回路と、その入
出力回路に接続され、上記入出力用計算機と外部とのデ
ータの入出力を行う入出力配線とを備えたことを特徴と
する請求項1から請求項6のうちのいずれか1項記載の
計算機クラスタ装置。
7. At least one of the plurality of computers is used as an input / output computer and the other computers are used as arithmetic computers. The input / output computers are directly connected to a central control unit via a system bus. 7. An input / output circuit connected to the input / output circuit, and input / output wiring for inputting / outputting data between the input / output computer and the outside. The computer cluster device according to any one of the above.
【請求項8】 入出力用計算機は、複数の演算用計算機
の演算負荷を監視し、外部からデータが入力された際
に、最も演算負荷の小さい上記演算用計算機にそのデー
タを送信し演算依頼する負荷監視手段を備えたことを特
徴とする請求項7記載の計算機クラスタ装置。
8. An input / output computer monitors the operation load of a plurality of operation computers, and when data is input from outside, transmits the data to the operation computer having the lowest operation load and requests the operation. 8. The computer cluster device according to claim 7, further comprising a load monitoring unit that performs the load monitoring.
【請求項9】 接続用回路から送信すべき計算機が指定
された場合にその接続用回路とその送信すべき計算機の
接続用回路とを接続するスイッチ回路とを備え、上記接
続用回路は、送信用データのデータ量が大きい時に、送
信すべき他の計算機を上記スイッチ回路に指定し、上記
スイッチ回路を介してその送信すべきデータを送信し、
送信用データのデータ量が小さい時に、接続用配線を介
してその送信すべき他の計算機にその送信用データを送
信することを特徴とする請求項2または請求項4記載の
計算機クラスタ装置。
9. A switch circuit for connecting a connection circuit and a connection circuit of a computer to be transmitted when a computer to be transmitted is designated from the connection circuit, wherein the connection circuit comprises a transmission circuit. When the data amount of the credit data is large, another computer to be transmitted is designated to the switch circuit, and the data to be transmitted is transmitted through the switch circuit.
5. The computer cluster device according to claim 2, wherein when the data amount of the transmission data is small, the transmission data is transmitted to another computer to be transmitted via the connection wiring.
【請求項10】 接続用回路は、スイッチ回路と接続用
配線のうち一方のデータ伝送経路に障害が発生した場合
に他方のデータ伝送経路を用いて送信用データを送信す
ることを特徴とする請求項9記載の計算機クラスタ装
置。
10. A connection circuit for transmitting transmission data by using a data transmission path of one of a switch circuit and a connection wiring when a failure occurs in the other data transmission path. Item 10. The computer cluster device according to item 9.
JP10067430A 1998-03-17 1998-03-17 Computer cluster device Pending JPH11265364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10067430A JPH11265364A (en) 1998-03-17 1998-03-17 Computer cluster device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10067430A JPH11265364A (en) 1998-03-17 1998-03-17 Computer cluster device

Publications (1)

Publication Number Publication Date
JPH11265364A true JPH11265364A (en) 1999-09-28

Family

ID=13344697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10067430A Pending JPH11265364A (en) 1998-03-17 1998-03-17 Computer cluster device

Country Status (1)

Country Link
JP (1) JPH11265364A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045988A (en) * 2017-08-30 2019-03-22 富士ゼロックス株式会社 Server device, information processing apparatus and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045988A (en) * 2017-08-30 2019-03-22 富士ゼロックス株式会社 Server device, information processing apparatus and program

Similar Documents

Publication Publication Date Title
TWI364663B (en) Configurable pci express switch and method controlling the same
US5483642A (en) Bus system for use with information processing apparatus
JP5460143B2 (en) Data processing apparatus, data processing method and program
JPH02263260A (en) Memory access switch network
US8856401B2 (en) Universal controller for peripheral devices in a computing system
JPH05241947A (en) Switching array in distributed cross-bar switch architecture
CN114328318B (en) DMA controller for direct equipment interconnection for microcontroller and interconnection control method
US20200089635A1 (en) Bus control circuit
CN113312304B (en) Interconnection device, mainboard and server
CN114445260A (en) Distributed GPU communication method and device based on FPGA
CN117914808A (en) Data transmission system, method and switch
CN116383114B (en) Chip, chip interconnection system, data transmission method, electronic device and medium
KR20030064391A (en) Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner
JP2002123371A (en) Device and method for controlling disk array
US20190286606A1 (en) Network-on-chip and computer system including the same
JPH11265364A (en) Computer cluster device
JP2001142869A (en) System integrated circuit
US8069273B2 (en) Processing module
US7817651B2 (en) Method and apparatus for controlling storage of data
US8521940B2 (en) Paired node controllers
JP2004213666A (en) Dma module and its operating method
US6640261B1 (en) Method and apparatus for scheduler coupled to memory array wherein scheduler addresses array with at least a portion of an identification number
CN117632825B (en) Multiplexing communication system
CN118210747A (en) Signal receiving circuit, system, method, chip and computer equipment
TWI616754B (en) Pcie data-exchange device and transmission system with the same