JPH11261911A - Digital satellite broadcast reception tuner - Google Patents

Digital satellite broadcast reception tuner

Info

Publication number
JPH11261911A
JPH11261911A JP10060781A JP6078198A JPH11261911A JP H11261911 A JPH11261911 A JP H11261911A JP 10060781 A JP10060781 A JP 10060781A JP 6078198 A JP6078198 A JP 6078198A JP H11261911 A JPH11261911 A JP H11261911A
Authority
JP
Japan
Prior art keywords
digital
tuner
signal
demodulation
satellite broadcast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10060781A
Other languages
Japanese (ja)
Inventor
Hitoshi Ikeda
仁 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10060781A priority Critical patent/JPH11261911A/en
Publication of JPH11261911A publication Critical patent/JPH11261911A/en
Pending legal-status Critical Current

Links

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a tuner that is capable of viewing BS/CS broadcast signals and to make the size of the tuner small by reducing the number of components. SOLUTION: The digital satellite broadcast reception tuner is provided with a tuner front end section 3 that selects a BS/CS high frequency signal of a digital satellite broadcast and applies I/Q demodulation to the signal, a BS digital demodulation section 5 that demodulates an I/Q signal of the BS high frequency signal outputted from the tuner front end section 3, and with a CS digital demodulation section 6 that demodulates an I/Q signal of the CS high frequency signal outputted from the tuner front end section 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は例えばBSデジタル
放送やCSデジタル放送のように2種類のデジタル衛星
放送を受信するデジタル衛星放送受信チューナに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital satellite broadcast receiving tuner for receiving two types of digital satellite broadcasts such as BS digital broadcasts and CS digital broadcasts.

【0002】[0002]

【従来の技術】従来の衛星受信チューナは、例えば特開
平6−105252号公報に記載されるようにBSアナ
ログ放送とCSアナログ放送の2種類のアナログ衛星放
送を受信する場合には、図8に示すように、BSアナロ
グ衛星放送受信チューナ70とCSアナログ衛星放送受
信チューナ71の2台の衛星放送受信チューナを設けて
それぞれのチューナ70、71で復調処理を施して映像
音声信号を出力していた。
2. Description of the Related Art A conventional satellite receiving tuner, as described in, for example, Japanese Patent Application Laid-Open No. 6-105252, receives two types of analog satellite broadcasts, a BS analog broadcast and a CS analog broadcast, as shown in FIG. As shown in the figure, two satellite broadcast receiving tuners, a BS analog satellite broadcast receiving tuner 70 and a CS analog satellite broadcast receiving tuner 71, are provided, and the tuners 70, 71 perform demodulation processing to output video / audio signals. .

【0003】BSアナログ衛星放送受信チューナ70は
BSアナログ放送の高周波信号(RF信号)を入力する
入力端子72と、その高周波信号より選局及びI/Q復
調を行うチューナフロントエンド部73と、チューナフ
ロントエンド部73より出力されるI/Q信号に対して
復調処理を施すBSアナログ復調部74とから成る。そ
して、BSアナログ衛星放送受信チューナ70は映像音
声信号として1バイトのパラレルデータD0〜D7と、
データのパケットの先頭を示す信号STR_OUTと、
データD0〜D7のクロックBYTE_CLKを出力す
る。
[0003] A BS analog satellite broadcast receiving tuner 70 has an input terminal 72 for inputting a high frequency signal (RF signal) of the BS analog broadcast, a tuner front end section 73 for performing channel selection and I / Q demodulation from the high frequency signal, and a tuner. A BS analog demodulation unit 74 for demodulating the I / Q signal output from the front end unit 73. Then, the BS analog satellite broadcast receiving tuner 70 transmits 1-byte parallel data D0 to D7 as video and audio signals,
A signal STR_OUT indicating the beginning of a data packet;
A clock BYTE_CLK of data D0 to D7 is output.

【0004】同様に、CSアナログ衛星放送受信チュー
ナ71はCSアナログ放送の高周波信号(RF信号)を
入力する入力端子75と、その高周波信号より選局及び
I/Q復調を行うチューナフロントエンド部76と、そ
のチューナフロントエンド部76より出力されるI/Q
信号に対して信号処理を施すCSアナログ復調部77と
から成る。そして、CSアナログ衛星放送受信チューナ
71は上述と同じ構成の映像音声信号を出力する。コン
トローラ80は信号処理する高周波信号に応じてBSア
ナログ衛星放送受信チューナ70とCSアナログ放送受
信チューナ71の制御を行う。
Similarly, a CS analog satellite broadcast receiving tuner 71 has an input terminal 75 for inputting a high-frequency signal (RF signal) of CS analog broadcasting, and a tuner front-end section 76 for selecting a channel and performing I / Q demodulation from the high-frequency signal. And I / Q output from the tuner front end unit 76
And a CS analog demodulation unit 77 that performs signal processing on the signal. Then, the CS analog satellite broadcast receiving tuner 71 outputs a video / audio signal having the same configuration as described above. The controller 80 controls the BS analog satellite broadcast receiving tuner 70 and the CS analog broadcast receiving tuner 71 according to the high-frequency signal to be signal-processed.

【0005】[0005]

【発明が解決しようとする課題】したがって、従来では
2種類のアナログ衛星放送を受信する場合には2台の衛
星放送受信チューナが必要であったため、部品点数が多
くなり、大きなスペースが必要となっていた。
Therefore, conventionally, when two kinds of analog satellite broadcasts are received, two satellite broadcast receiving tuners are required, so that the number of parts is increased and a large space is required. I was

【0006】本発明は上記課題を解決するもので、部品
点数を減少させ、サイズの小型化を図ったアナログ衛星
受信チューナを提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide an analog satellite receiving tuner in which the number of parts is reduced and the size is reduced.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の構成では、受信された衛星放送の高
周波信号の選局及びI/Q復調を行うチューナフロント
エンド部と、前記チューナフロントエンド部より出力さ
れるI/Q信号に対して前記第1の復調処理を施す第1
のデジタル復調部と、前記I/Q信号に対して第2の復
調処理を施す第2のデジタル復調部とを備えるようにし
ている。
According to a first aspect of the present invention, there is provided a tuner front end unit for selecting a high frequency signal of a received satellite broadcast and performing I / Q demodulation, Performing a first demodulation process on an I / Q signal output from the tuner front end unit;
, And a second digital demodulation unit for performing a second demodulation process on the I / Q signal.

【0008】このような構成によると、デジタル衛星放
送受信チューナは、例えばBSデジタル放送及びCSデ
ジタル放送の高周波信号を受信する場合には、チューナ
フロントエンド部でそれぞれ選局及びI/Q復調を行
う。そして、チューナフロントエンド部より出力される
I/Q信号をBSデジタル復調部とCSデジタル復調部
で信号処理を施す。そして、デジタル衛星放送受信チュ
ーナの後段に設けられているMPEG復調回路等によっ
て映像信号が再生される。
According to such a configuration, the digital satellite broadcast receiving tuner performs channel selection and I / Q demodulation in the tuner front end unit, for example, when receiving high-frequency signals of BS digital broadcast and CS digital broadcast. . The I / Q signal output from the tuner front-end unit is subjected to signal processing by the BS digital demodulation unit and the CS digital demodulation unit. Then, the video signal is reproduced by an MPEG demodulation circuit or the like provided at the subsequent stage of the digital satellite broadcast receiving tuner.

【0009】また、本発明の第2の構成では、上記第1
の構成において、前記チューナフロントエンド部及び前
記第1及び第2のデジタル復調部を同一の基板上に設け
るようにしている。
Further, in the second configuration of the present invention, the first
In the above configuration, the tuner front-end section and the first and second digital demodulation sections are provided on the same substrate.

【0010】このような構成によると、デジタル衛星放
送受信チューナは1つの基板の上にチューナフロントエ
ンド部、BSデジタル復調部及びCSデジタル復調部を
設けているために小さい空間に回路を収納することがで
きる。
According to such a configuration, the digital satellite broadcast receiving tuner has a tuner front-end unit, a BS digital demodulation unit, and a CS digital demodulation unit on a single board, so that the circuit is accommodated in a small space. Can be.

【0011】また、本発明の第3の構成では、上記第2
の構成において、前記基板をシャーシに収納している。
このような構成によると、デジタル衛星放送受信チュー
ナは前記基板を例えば金属製のシャーシに収納している
ので、チューナフロントエンド部に内蔵されている局部
発振器等で発生するノイズをシャーシによって遮断する
ことができる。
Further, in the third configuration of the present invention, the second configuration
In the above configuration, the substrate is housed in a chassis.
According to such a configuration, since the digital satellite broadcast receiving tuner houses the substrate in, for example, a metal chassis, noise generated by a local oscillator or the like built in the tuner front-end unit is cut off by the chassis. Can be.

【0012】また、本発明の第4の構成では、上記第1
の構成乃至第3の構成のいずれかにおいて、前記第1及
び第2のデジタル復調部より出力されるデータを合流さ
せるデータ結合部を備えるようにしている。
Further, in the fourth configuration of the present invention, the first
In any one of the configurations (1) to (3), a data combination unit that joins data output from the first and second digital demodulation units is provided.

【0013】このような構成によると、デジタル衛星放
送受信チューナは、第1及び第2のデジタル復調部より
出力されるデータをスリーステートのバッファ等を用い
たデータ結合部で合流させて共通の端子より出力するよ
うにしているので、デジタル衛星放送受信チューナに設
けられる端子数を少なくすることができる。
According to such a configuration, the digital satellite broadcast receiving tuner combines the data output from the first and second digital demodulation sections in the data connection section using a three-state buffer or the like, and shares the common terminal. Since the output is increased, the number of terminals provided in the digital satellite broadcast receiving tuner can be reduced.

【0014】また、本発明の第5の構成では、上記第1
の構成乃至上記第4の構成のいずれかにおいて、前記I
/Q信号を外部より入力されるコントロール信号によっ
て前記第1のデジタル復調部又は前記第2のデジタル復
調部のいずれか一方に出力先を切り替えるIQ信号分岐
部を備えるようにしている。
Further, in the fifth configuration of the present invention, the first
In any one of the above structures to the fourth structure,
An IQ signal branching unit for switching an output destination to either the first digital demodulation unit or the second digital demodulation unit according to a control signal input from the outside with a / Q signal is provided.

【0015】このような構成によると、デジタル衛星放
送受信チューナは復調する信号によってチューナフロン
トエンド部のバッファ等を用いたIQ信号分岐部によっ
てI/Q信号の供給先を切り替えることができる。
According to such a configuration, the digital satellite broadcast receiving tuner can switch the supply destination of the I / Q signal by the IQ signal branching unit using the buffer or the like of the tuner front end unit according to the signal to be demodulated.

【0016】また、本発明の第6の構成では、受信され
た衛星放送の第1の高周波信号の選局及びI/Q復調を
行う第1のチューナフロントエンド部と、前記第1のチ
ューナフロントエンド部より出力されるI/Q信号に対
して復調処理を施す第1のデジタル復調部と、受信され
た衛星放送の第2の高周波信号の選局及びI/Q復調を
行う第2のチューナフロントエンド部と、前記第2のチ
ューナフロントエンド部より出力されるI/Q信号に対
して復調処理を施す第2のデジタル復調部とを備えるよ
うにしている。
In a sixth configuration of the present invention, a first tuner front-end section for selecting a first high-frequency signal of a received satellite broadcast and performing I / Q demodulation, and the first tuner front section. A first digital demodulation section for performing demodulation processing on an I / Q signal output from an end section, and a second tuner for performing channel selection and I / Q demodulation of a second high-frequency signal of a received satellite broadcast. A front end unit and a second digital demodulation unit that performs demodulation processing on an I / Q signal output from the second tuner front end unit are provided.

【0017】このような構成によると、デジタル衛星放
送受信チューナはチューナフロントエンド部で共通の回
路となっているので、回路に必要な部品数を大幅に減少
させることができる。
According to such a configuration, since the digital satellite broadcast receiving tuner uses a common circuit in the tuner front-end section, the number of components required for the circuit can be greatly reduced.

【0018】[0018]

【発明の実施の形態】<第1の実施形態>以下、本発明
の実施形態について説明する。図1は第1の実施形態の
デジタル衛星放送受信チューナのブロック図である。本
実施形態のデジタル衛星放送受信チューナはBSデジタ
ル放送とCSデジタル放送の両者の信号を処理すること
ができる。デジタル衛星放送受信チューナの各回路はす
べて同一の基板1の上に設けられている。このデジタル
衛星放送受信チューナは外部に設けられているコントロ
ーラ8によってBS/CSデジタル放送の選択や選局の
制御を行う。なお、BSデジタル放送とCSデジタル放
送とでは変調方式が異なる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS <First Embodiment> An embodiment of the present invention will be described below. FIG. 1 is a block diagram of a digital satellite broadcast receiving tuner of the first embodiment. The digital satellite broadcast receiving tuner of the present embodiment can process signals of both BS digital broadcast and CS digital broadcast. All circuits of the digital satellite broadcast receiving tuner are provided on the same substrate 1. The digital satellite broadcast receiving tuner controls BS / CS digital broadcast selection and channel selection by a controller 8 provided outside. Note that the BS digital broadcast and the CS digital broadcast have different modulation schemes.

【0019】アンテナ(図示せず)で受信されたBSデ
ジタル放送又はCSデジタル放送の高周波信号(RF信
号)は、入力端子2よりチューナフロントエンド部3に
入力される。チューナフロントエンド部3では、高周波
信号の選局及びI/Q復調が行われる。これにより、チ
ューナフロントエンド部3よりI/Q信号が出力され
る。チューナフロントエンド部3より出力されたI/Q
信号はコントローラ8の制御によりIQ信号分岐部4で
分岐され、BSデジタル復調部5又はCSデジタル復調
部6の一方に出力される。
A high frequency signal (RF signal) of a BS digital broadcast or a CS digital broadcast received by an antenna (not shown) is input from an input terminal 2 to a tuner front end unit 3. In the tuner front end unit 3, tuning of a high frequency signal and I / Q demodulation are performed. As a result, an I / Q signal is output from the tuner front end unit 3. I / Q output from tuner front end unit 3
The signal is split by the IQ signal splitter 4 under the control of the controller 8 and output to one of the BS digital demodulator 5 and the CS digital demodulator 6.

【0020】BSデジタル放送受信時には、BSデジタ
ル復調部5にI/Q信号が入力され、BSデジタル復調
部5で復調処理が施され、トランスポートストリームデ
ータが出力される。トランスポートストリームデータは
1バイトのパラレルデータD0〜D7と、データのパケ
ットの先頭を示す信号STR_OUTと、データD0〜
D7のクロックBYTE_CLKとから成る。このと
き、CSデジタル復調部6は非動作状態であるためコン
トローラ8によってCSデジタル復調部6の電源をオフ
する。これにより、消費電力が低減される。
At the time of receiving a BS digital broadcast, an I / Q signal is input to the BS digital demodulation unit 5, where the I / Q signal is subjected to demodulation processing and the transport stream data is output. The transport stream data includes 1-byte parallel data D0 to D7, a signal STR_OUT indicating the beginning of a data packet, and data D0 to D0.
D7 clock BYTE_CLK. At this time, since the CS digital demodulation unit 6 is in an inactive state, the controller 8 turns off the power of the CS digital demodulation unit 6. Thereby, power consumption is reduced.

【0021】一方、CSデジタル放送受信時には、CS
デジタル復調部6にI/Q信号が入力され、CSデジタ
ル復調部6で復調処理が施され、上述と同じ構成のトラ
ンスポートストリームデータが出力される。
On the other hand, when receiving a CS digital broadcast,
The I / Q signal is input to the digital demodulation unit 6, demodulated by the CS digital demodulation unit 6, and the transport stream data having the same configuration as described above is output.

【0022】そして、BSデジタル復調部5及びCSデ
ジタル復調部6より出力されるトランスポートストリー
ムデータはトランスポートデータ出力結合部7で合流さ
れて、共通の端子より出力される。このようにしてデジ
タル衛星放送受信チューナより出力されたトランスポー
トストリームデータは、例えばMPEG復調回路(図示
せず)でMPEG復調されることにより映像信号が再生
される。このとき、BSデジタル復調部5が非動作状態
であるためコントローラ8によって電源をオフする。
The transport stream data output from the BS digital demodulation unit 5 and the CS digital demodulation unit 6 are combined by a transport data output coupling unit 7 and output from a common terminal. The transport stream data output from the digital satellite broadcast receiving tuner in this manner is MPEG-demodulated by, for example, an MPEG demodulation circuit (not shown), whereby a video signal is reproduced. At this time, the power is turned off by the controller 8 because the BS digital demodulation unit 5 is in an inactive state.

【0023】また、後述のようにチューナフロントエン
ド部3とトランスポートデータ出力結合部7はコントロ
ーラ8によって制御される。IQ信号分岐部4、BSデ
ジタル復調部5、CSデジタル復調部6、トランスポー
トデータ出力結合部7はそれぞれIC(Integrated Cir
cuit)となっている。
The tuner front end unit 3 and the transport data output coupling unit 7 are controlled by a controller 8 as described later. The IQ signal branching unit 4, the BS digital demodulation unit 5, the CS digital demodulation unit 6, and the transport data output coupling unit 7 are each an integrated circuit (IC).
cuit).

【0024】次に、チューナフロントエンド部3の内部
構成について説明する。図2はチューナフロントエンド
部3の内部構成を示すブロック図である。チューナフロ
ントエンド部3に入力される高周波信号はまず選局回路
10に入力され、コントローラ8の制御によって選局が
行われる。
Next, the internal configuration of the tuner front end unit 3 will be described. FIG. 2 is a block diagram showing the internal configuration of the tuner front end unit 3. The high-frequency signal input to the tuner front-end unit 3 is first input to the tuning circuit 10, and tuning is performed under the control of the controller 8.

【0025】そして、選局回路10より出力される中間
周波信号(IF信号)はSAW(Surface Acoustic Wav
e)フィルタ11で通過帯域が制限され、IQ復調部1
2へ送られる。BSデジタル放送受信時とCSデジタル
放送受信時にはSAWフィルタ11の通過帯域をコント
ローラ8の制御によって切り替える。IQ復調部12は
局部発振器15より発振されるローカル信号を用いてI
/Q復調を行い、I信号及びQ信号を出力する。
The intermediate frequency signal (IF signal) output from the tuning circuit 10 is a SAW (Surface Acoustic Wav).
e) The pass band is limited by the filter 11 and the IQ demodulation unit 1
Sent to 2. The pass band of the SAW filter 11 is switched under the control of the controller 8 when receiving the BS digital broadcast and when receiving the CS digital broadcast. The IQ demodulation unit 12 uses the local signal oscillated from the local oscillator 15 to
/ Q demodulation, and outputs an I signal and a Q signal.

【0026】図3はIQ信号分岐部4の内部構成を示す
回路図である。チューナフロントエンド部3より入力さ
れるI信号はバッファ20、21に入力され、Q信号は
バッファ22、23に入力される。また、コントローラ
8(図1参照)から入力されるコントロール信号は直接
バッファ20、22のイネーブル入力端子に入力され、
バッファ21、23にはインバータ24、25を介して
イネーブル入力端子に入力される。
FIG. 3 is a circuit diagram showing the internal configuration of the IQ signal branching unit 4. The I signal input from the tuner front end unit 3 is input to buffers 20 and 21, and the Q signal is input to buffers 22 and 23. The control signal input from the controller 8 (see FIG. 1) is directly input to the enable input terminals of the buffers 20 and 22.
Buffers 21 and 23 are input to enable input terminals via inverters 24 and 25.

【0027】したがって、BSデジタル放送受信時に
は、バッファ20、22をイネーブル状態にし、BSデ
ジタル復調部5(図1参照)にI/Q信号を出力する。
このとき、バッファ21、23はオフ状態となる。一
方、CSデジタル放送受信時には、バッファ21、23
をイネーブル状態にしてCSデジタル復調部6(図1参
照)にI/Q信号を出力する。このとき、バッファ2
0、22はオフ状態となる。
Therefore, when receiving the BS digital broadcast, the buffers 20 and 22 are enabled, and the I / Q signal is output to the BS digital demodulation unit 5 (see FIG. 1).
At this time, the buffers 21 and 23 are turned off. On the other hand, when receiving the CS digital broadcast, the buffers 21 and 23
Is enabled, and an I / Q signal is output to the CS digital demodulation unit 6 (see FIG. 1). At this time, buffer 2
0 and 22 are turned off.

【0028】図4はトランスポートデータ出力結合部7
の内部構成を示す回路図である。CSデジタル復調部5
(図1参照)から送られてくるトランスポートストリー
ムデータのうち1バイトのパラレルデータD0・・・D
7はスリーステートのバッファ30・・・31に入力さ
れる。また、クロックBYTE_CLKはスリーステー
トのバッファ32に入力される。信号STR_OUTは
スリーステートのバッファ33に入力される。
FIG. 4 shows a transport data output coupling unit 7.
FIG. 2 is a circuit diagram showing an internal configuration of the device. CS digital demodulation unit 5
1-byte parallel data D0... D of the transport stream data transmitted from the
7 are input to the three-state buffers 30. The clock BYTE_CLK is input to the three-state buffer 32. The signal STR_OUT is input to the three-state buffer 33.

【0029】また、BSデジタル復調部6(図1参照)
から送られてくるトンランスポートストリームデータの
うちパラレルデータD0・・・D7はスリーステートの
バッファ34・・・35に入力される。クロックBYT
E_CLKはスリーステートのバッファ36に入力され
る。信号STR_OUTはスリーステートのバッファ3
7に入力される。
The BS digital demodulation unit 6 (see FIG. 1)
The parallel data D0... D7 of the transport stream data sent from the. Clock BYT
E_CLK is input to the three-state buffer 36. The signal STR_OUT is a three-state buffer 3
7 is input.

【0030】さらに、トランスポートデータ出力結合部
7にはコントローラ8(図1参照)からのコントロール
信号が入力される。このコントロール信号はスリーステ
ートのバッファ30・・・31、32、33には直接イ
ネーブル入力端子に入力される。また、スリーステート
のバッファ34・・・35、36、37にはインバータ
38を介してイネーブル入力端子に入力される。
Further, a control signal from the controller 8 (see FIG. 1) is input to the transport data output coupling section 7. This control signal is directly input to the enable input terminals of the three-state buffers 30,... 31, 32, 33. 35, 36, and 37 are input to an enable input terminal via an inverter 38.

【0031】BSデジタル放送受信時にスリーステート
のバッファ30・・・31、32、33がオフし、スリ
ーステートのバッファ34・・・35、36、37をイ
ネーブル状態となる。一方、CSデジタル放送受信時に
はスリーステートのバッファ30・・・31、32、3
3がイネーブル状態となり、スリーステートのバッファ
34・・・35、36、37をオフする。そして、スリ
ーステートのバッファ30、34の出力は共通化されて
トランスポートデータ結合部7より出力される。
When receiving the BS digital broadcast, the three-state buffers 30,... 31, 32, 33 are turned off, and the three-state buffers 34,. On the other hand, when receiving CS digital broadcasting, three-state buffers 30,.
3 is enabled, and the three-state buffers 34... 35, 36, and 37 are turned off. Then, the outputs of the three-state buffers 30 and 34 are shared and output from the transport data combining unit 7.

【0032】ここで、スリーステートのバッファという
のは、一方のバッファをオンし、他方のバッファをオフ
してトランスポートデータ出力結合部7よりトランスポ
ートストリームデータを出力するときに、互いにの動作
状態の影響が出ないようになっているバッファをいう。
例えば、データD0についてみると、コントロール信号
によってバッファ30、34のいずれか一方がイネーブ
ル状態となり、他方がオフ状態となるが、イネーブル状
態となっている側では互いの動作状態に関係なく、デー
タD0の出力を行うことができる。
Here, the three-state buffer means that when one of the buffers is turned on and the other buffer is turned off to output the transport stream data from the transport data output coupling unit 7, the three-state buffers are in an operating state of each other. Buffer that is not affected by
For example, regarding the data D0, one of the buffers 30 and 34 is enabled by the control signal, and the other is turned off. On the enabled side, the data D0 is independent of the operation state. Can be output.

【0033】基板1は図5に示すように金属製のシャー
シ40に収納されている。これにより、チューナフロン
トエンド部3の局部発振器15等で発生するノイズがシ
ャーシ40で遮蔽されるので、他の部品や回路等にノイ
ズによる影響が出ないようになっている。
The substrate 1 is housed in a metal chassis 40 as shown in FIG. As a result, noise generated by the local oscillator 15 or the like of the tuner front end unit 3 is shielded by the chassis 40, so that other components and circuits are not affected by the noise.

【0034】以上説明したように、本実施形態のデジタ
ル衛星放送受信チューナは1台でBSデジタル放送とC
Sデジタル放送の両者をデコードすることができる。ま
た、デジタル衛星放送受信チューナの回路部品の大部分
を占めるチューナフロントエンド部3をBSデジタル放
送とCSデジタル放送で共用しているので上記従来のチ
ューナ(図8参照)と比較すると部品数を大幅に削減す
ることができる。そのため、チューナのサイズの小型化
にも寄与する。
As described above, one digital satellite broadcast receiving tuner according to the present embodiment is used for BS digital broadcasting and C
Both S digital broadcasts can be decoded. In addition, since the tuner front-end section 3 occupying most of the circuit components of the digital satellite broadcast receiving tuner is shared by the BS digital broadcast and the CS digital broadcast, the number of components is significantly larger than that of the conventional tuner (see FIG. 8). Can be reduced. For this reason, the size of the tuner can be reduced.

【0035】<第2の実施形態>次に、本発明の第2の
実施形態について説明する。図6は第2の実施形態のデ
ジタル衛星放送受信チューナのブロック図である。基板
50の上にチューナフロントエンド部3とBS/CSデ
ジタル復調部52が設けられている。BS/CSデジタ
ル復調部52は、上述の第1の実施形態の図1おいて、
BSデジタル復調部5とCSデジタル復調部6の両機能
を有する回路を1チップ化したICである。
<Second Embodiment> Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram of a digital satellite broadcast receiving tuner according to the second embodiment. The tuner front end unit 3 and the BS / CS digital demodulation unit 52 are provided on the substrate 50. The BS / CS digital demodulation unit 52 is the same as that of the first embodiment shown in FIG.
This is an IC in which a circuit having both functions of the BS digital demodulation unit 5 and the CS digital demodulation unit 6 is integrated into one chip.

【0036】BSデジタル放送又はCSデジタル放送の
高周波信号(RF信号)は、入力端子2よりチューナフ
ロントエンド部3に入力されて選局及びI/Q復調が行
われる。そして、チューナフロントエンド部3から出力
されるI信号及びQ信号はBS/CSデジタル復調部5
2に入力される。
A high-frequency signal (RF signal) of a BS digital broadcast or a CS digital broadcast is input from an input terminal 2 to a tuner front-end unit 3, where channel selection and I / Q demodulation are performed. Then, the I signal and the Q signal output from the tuner front end unit 3 are transmitted to the BS / CS digital demodulation unit 5.
2 is input.

【0037】チューナフロントエンド部3とBS/CS
デジタル復調部52はコントローラ8によって制御され
る。BSデジタル放送又はCSデジタル放送に応じて、
上記第1の実施形態と同様に、それぞれの放送形態でデ
コード及びエラー訂正が行われ、トランスポートストリ
ームデータがデジタル衛星放送受信チューナより出力さ
れる。トランスポートストリームデータは上記第1の実
施形態と同様に、1バイトのパラレルデータD0〜D7
と、データのパケットの先頭を示す信号STR_OUT
と、データD0〜D7のクロックBYTE_CLKとか
ら成る。
Tuner front end 3 and BS / CS
The digital demodulation unit 52 is controlled by the controller 8. According to BS digital broadcasting or CS digital broadcasting,
As in the first embodiment, decoding and error correction are performed in each broadcasting mode, and transport stream data is output from a digital satellite broadcast receiving tuner. The transport stream data is 1 byte of parallel data D0 to D7, as in the first embodiment.
And a signal STR_OUT indicating the beginning of a data packet
And a clock BYTE_CLK of data D0 to D7.

【0038】以上説明したように、本実施形態では1チ
ップ化されたBS/CSデジタル復調部52でBSデジ
タル信号とCSデジタル信号のデコードを行うことがで
きるので、必要な部品数を上記第1の実施形態よりもさ
らに少なくすることができる。
As described above, in the present embodiment, the BS digital signal and the CS digital signal can be decoded by the BS / CS digital demodulation unit 52 formed into one chip, so that the required number of parts is reduced by the first number. Can be further reduced than in the embodiment.

【0039】<第3の実施形態>次に、本発明の第3の
実施形態について説明する。図7は第3の実施形態のデ
ジタル衛星放送受信チューナのブロック図である。BS
デジタル放送とCSデジタル放送の高周波信号(RF信
号)はデジタル衛星放送受信チューナにそれぞれ入力端
子63、66より入力される。
<Third Embodiment> Next, a third embodiment of the present invention will be described. FIG. 7 is a block diagram of a digital satellite broadcast receiving tuner according to the third embodiment. BS
High frequency signals (RF signals) of digital broadcasting and CS digital broadcasting are input to digital satellite broadcast receiving tuners from input terminals 63 and 66, respectively.

【0040】入力端子63より入力されたBSデジタル
放送のRF信号はチューナフロントエンド部64で選局
及びI/Q復調が行われる。チューナフロントエンド部
64より出力されるI信号とQ信号はBSデジタル復調
部65では復調処理が施されてトランスポートストリー
ムデータがデジタル衛星放送受信チューナより出力され
る。
The RF signal of the BS digital broadcast input from the input terminal 63 is subjected to channel selection and I / Q demodulation by a tuner front end unit 64. The I signal and the Q signal output from the tuner front end unit 64 are subjected to demodulation processing in the BS digital demodulation unit 65, and transport stream data is output from the digital satellite broadcast reception tuner.

【0041】また、入力端子6より入力されたCSデジ
タル放送のRF信号はチューナフロントエンド部67で
選局及びI/Q復調が行われる。そして、チューナフロ
ントエンド部67より出力されるI信号及びQ信号はC
Sデジタル復調部68で復調処理が施されてトランスポ
ートストリームデータが出力される。トランスポートス
トリームデータは上記第1の実施形態と同様に、1バイ
トのパラレルデータD0〜D7と、データのパケットの
先頭を示す信号STR_OUTと、データD0〜D7の
クロックBYTE_CLKとから成る。
The RF signal of the CS digital broadcast input from the input terminal 6 is subjected to channel selection and I / Q demodulation by the tuner front end section 67. The I signal and the Q signal output from the tuner front end section 67 are C
The demodulation processing is performed by the S digital demodulation unit 68, and the transport stream data is output. As in the first embodiment, the transport stream data includes 1-byte parallel data D0 to D7, a signal STR_OUT indicating the head of a data packet, and a clock BYTE_CLK of data D0 to D7.

【0042】なお、本実施形態では、BSデジタル放送
とCSデジタル放送とで、チューナフロントエンド部6
4、67が別々に設けられているため、上記第1の実施
形態(図1)と比較すると回路規模が大きくなるという
欠点を有している。また、入力端子63、66が別々に
設けられてあり、また、トランスポートストリームデー
タもBSデジタル放送とCSデジタル放送の両者で別々
に設けられていたため、端子数が多くなるという欠点も
有している。
In the present embodiment, the tuner front-end unit 6 uses the BS digital broadcast and the CS digital broadcast.
4 and 67 are provided separately, so that there is a disadvantage that the circuit scale becomes larger as compared with the first embodiment (FIG. 1). Also, since the input terminals 63 and 66 are provided separately, and the transport stream data is also provided separately for both the BS digital broadcast and the CS digital broadcast, there is a disadvantage that the number of terminals is increased. I have.

【0043】[0043]

【発明の効果】<請求項1の効果>以上説明したよう
に、請求項1に記載されるデジタル衛星放送受信チュー
ナでは、選局及びI/Q復調するチューナフロントエン
ド部が共通化されているため、従来のチューナに比べて
大幅に部品点数を減少させることができる。
<Effects of Claim 1> As described above, in the digital satellite broadcast receiving tuner according to the present invention, a tuner front-end unit for channel selection and I / Q demodulation is shared. Therefore, the number of parts can be significantly reduced as compared with the conventional tuner.

【0044】<請求項2の効果>また、請求項2に記載
されるデジタル衛星放送受信チューナでは、チューナフ
ロントエンド部とデジタル復調部が同一の基板に設けら
れているので、スペースに回路を配置することができ
る。
<Effect of Claim 2> In the digital satellite broadcast receiving tuner according to claim 2, since the tuner front end section and the digital demodulation section are provided on the same substrate, circuits are arranged in the space. can do.

【0045】<請求項3の効果>また、請求項3に記載
されるデジタル衛星放送受信チューナでは、例えば金属
製のシャーシに回路が収納されているので、チューナよ
り発生するノイズがシャーシで遮蔽され、外部の回路等
に影響することがないようになっている。
<Effect of Claim 3> In the digital satellite broadcast receiving tuner according to claim 3, since the circuit is housed in, for example, a metal chassis, noise generated by the tuner is shielded by the chassis. , And does not affect external circuits and the like.

【0046】<請求項4の効果>また、請求項4に記載
されるデジタル衛星放送受信チューナでは、デジタル復
調部で各データは例えばスリーステートのバッファ等を
用いたデータ結合部で合流させてからデジタル衛星放送
受信チューナより出力するようにしているので端子数が
少なくすむ。
<Effect of Claim 4> In the digital satellite broadcast receiving tuner according to the present invention, each data is combined by a digital demodulation unit at a data combining unit using a three-state buffer, for example. Since the signals are output from a digital satellite broadcast receiving tuner, the number of terminals can be reduced.

【0047】<請求項5の効果>また、請求項6に記載
されるデジタル衛星放送受信チューナでは、チューナフ
ロントエンド部より出力されるI/Q信号は受信した信
号の種類に応じてコントロール信号でバッファ等を用い
て復調部への出力先を切り替えるIQ信号分岐部を備え
ているため例えば非動作状態となる復調部の電源をオフ
することによって低消費電力とすることができる。
<Effect of Claim 5> In the digital satellite broadcast receiving tuner according to claim 6, the I / Q signal output from the tuner front end section is a control signal according to the type of the received signal. Since an IQ signal branching unit that switches the output destination to the demodulation unit using a buffer or the like is provided, power consumption can be reduced by, for example, turning off the power of the demodulation unit that is in an inactive state.

【0048】<請求項6の効果>また、請求項6に記載
されるデジタル衛星放送受信チューナでは、例えばBS
デジタル放送とCSデジタル放送の両者の高周波信号を
処理することができるように、チューナフロントエンド
部及びデジタル復調部が設けられているので、2種類の
デジタル衛星放送の信号の復調をすることができる。
<Effect of Claim 6> In the digital satellite broadcast receiving tuner according to claim 6, for example, BS
A tuner front-end unit and a digital demodulation unit are provided so that high-frequency signals of both digital broadcasting and CS digital broadcasting can be processed, so that two types of digital satellite broadcasting signals can be demodulated. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施形態のデジタル衛星放送
受信チューナのブロック図。
FIG. 1 is a block diagram of a digital satellite broadcast receiving tuner according to a first embodiment of the present invention.

【図2】 そのデジタル衛星放送受信チューナのチュー
ナフロントエンド部の内部構成を示すブロック図。
FIG. 2 is a block diagram showing an internal configuration of a tuner front-end section of the digital satellite broadcast receiving tuner.

【図3】 そのデジタル衛星放送受信チューナのI/Q
信号分岐部の内部構成を示す回路図。
FIG. 3 I / Q of the digital satellite broadcast receiving tuner
FIG. 4 is a circuit diagram showing an internal configuration of a signal branching unit.

【図4】 そのデジタル衛星放送受信チューナのトラン
スポートデータ出力結合部の内部構成を示す回路図。
FIG. 4 is a circuit diagram showing an internal configuration of a transport data output coupling unit of the digital satellite broadcast receiving tuner.

【図5】 そのデジタル衛星放送受信チューナの外観を
示す図。
FIG. 5 is a diagram showing an appearance of the digital satellite broadcast receiving tuner.

【図6】 本発明の第2の実施形態のデジタル衛星放送
受信チューナのブロック図。
FIG. 6 is a block diagram of a digital satellite broadcast receiving tuner according to a second embodiment of the present invention.

【図7】 本発明の第3の実施形態のデジタル衛星放送
受信チューナのブロック図。
FIG. 7 is a block diagram of a digital satellite broadcast receiving tuner according to a third embodiment of the present invention.

【図8】 従来のBSデジタル衛星放送受信チューナ及
びCSデジタル衛星放送受信チューナのブロック図。
FIG. 8 is a block diagram of a conventional BS digital satellite broadcast receiving tuner and a CS digital satellite broadcast receiving tuner.

【符号の説明】[Explanation of symbols]

1 基板 2 入力端子 3 チューナフロントエンド部 4 IQ信号分岐部 5 BSデジタル復調部 6 CSデジタル復調部 7 トランスポートデータ出力結合部 8 コントローラ 10 選局回路 11 SAWフィルタ 12 IQ復調部 15 局部発振器 20〜23 バッファ 24、25 インバータ 30〜37 スリーステートのバッファ 38 インバータ 40 シャーシ 52 BS/CSデジタル復調部 DESCRIPTION OF SYMBOLS 1 Substrate 2 Input terminal 3 Tuner front end part 4 IQ signal branch part 5 BS digital demodulation part 6 CS digital demodulation part 7 Transport data output coupling part 8 Controller 10 Tuning circuit 11 SAW filter 12 IQ demodulation part 15 Local oscillator 20- 23 Buffer 24, 25 Inverter 30-37 Three-state buffer 38 Inverter 40 Chassis 52 BS / CS digital demodulation unit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04N 7/20 H04N 7/20 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H04N 7/20 H04N 7/20

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 受信された衛星放送の高周波信号の選局
及びI/Q復調を行うチューナフロントエンド部と、前
記チューナフロントエンド部より出力されるI/Q信号
に対して前記第1の復調処理を施す第1のデジタル復調
部と、前記I/Q信号に対して第2の復調処理を施す第
2のデジタル復調部とを備えたことを特徴とするデジタ
ル衛星放送受信チューナ。
1. A tuner front end section for selecting a received high frequency signal of a satellite broadcast and performing I / Q demodulation, and a first demodulation for an I / Q signal output from the tuner front end section. A digital satellite broadcast receiving tuner, comprising: a first digital demodulation unit for performing a process; and a second digital demodulation unit for performing a second demodulation process on the I / Q signal.
【請求項2】 前記チューナフロントエンド部及び前記
第1及び第2のデジタル復調部を同一の基板上に設けた
ことを特徴とする請求項1に記載のデジタル衛星放送受
信チューナ。
2. The digital satellite broadcast receiving tuner according to claim 1, wherein said tuner front end section and said first and second digital demodulation sections are provided on the same substrate.
【請求項3】 前記基板をシャーシに収納したことを特
徴とする請求項2に記載のデジタル衛星放送受信チュー
ナ。
3. The digital satellite broadcast receiving tuner according to claim 2, wherein said board is housed in a chassis.
【請求項4】 前記第1及び第2のデジタル復調部より
出力されるデータを合流させるデータ結合部を備えたこ
とを特徴とする請求項1乃至請求項3のいずれかに記載
のデジタル衛星放送受信チューナ。
4. The digital satellite broadcast according to claim 1, further comprising a data combining unit that combines data output from the first and second digital demodulation units. Receive tuner.
【請求項5】 前記I/Q信号を外部より入力されるコ
ントロール信号によって前記第1のデジタル復調部又は
前記第2のデジタル復調部のいずれか一方に出力先を切
り替えるIQ信号分岐部を備えたことを特徴とする請求
項1乃至請求項4のいずれかにに記載のデジタル衛星放
送受信チューナ。
5. An IQ signal branching unit for switching an output destination of the I / Q signal to one of the first digital demodulation unit and the second digital demodulation unit according to a control signal input from the outside. The digital satellite broadcast receiving tuner according to any one of claims 1 to 4, wherein:
【請求項6】 受信された衛星放送の第1の高周波信号
の選局及びI/Q復調を行う第1のチューナフロントエ
ンド部と、前記第1のチューナフロントエンド部より出
力されるI/Q信号に対して復調処理を施す第1のデジ
タル復調部と、受信された衛星放送の第2の高周波信号
の選局及びI/Q復調を行う第2のチューナフロントエ
ンド部と、前記第2のチューナフロントエンド部より出
力されるI/Q信号に対して復調処理を施す第2のデジ
タル復調部とを備えたことを特徴とするデジタル衛星放
送受信チューナ。
6. A first tuner front-end unit for selecting a first high-frequency signal of a received satellite broadcast and performing I / Q demodulation, and an I / Q output from the first tuner front-end unit. A first digital demodulation unit for performing demodulation processing on a signal, a second tuner front end unit for performing channel selection and I / Q demodulation of a second high frequency signal of a received satellite broadcast, and the second tuner front end unit. A digital satellite broadcast receiving tuner, comprising: a second digital demodulation unit that performs demodulation processing on an I / Q signal output from a tuner front end unit.
JP10060781A 1998-03-12 1998-03-12 Digital satellite broadcast reception tuner Pending JPH11261911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10060781A JPH11261911A (en) 1998-03-12 1998-03-12 Digital satellite broadcast reception tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10060781A JPH11261911A (en) 1998-03-12 1998-03-12 Digital satellite broadcast reception tuner

Publications (1)

Publication Number Publication Date
JPH11261911A true JPH11261911A (en) 1999-09-24

Family

ID=13152187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10060781A Pending JPH11261911A (en) 1998-03-12 1998-03-12 Digital satellite broadcast reception tuner

Country Status (1)

Country Link
JP (1) JPH11261911A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035378A (en) * 2006-07-31 2008-02-14 Sharp Corp Small module and device for mobile usage with the same mounted thereon
EP1848206A3 (en) * 2006-04-18 2009-02-18 Hitachi, Ltd. Multi-standard television receiver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1848206A3 (en) * 2006-04-18 2009-02-18 Hitachi, Ltd. Multi-standard television receiver
US7990480B2 (en) 2006-04-18 2011-08-02 Hitachi, Ltd. Broadcast receiving apparatus, and a tuner and a distributor for the same
JP2008035378A (en) * 2006-07-31 2008-02-14 Sharp Corp Small module and device for mobile usage with the same mounted thereon
JP4573812B2 (en) * 2006-07-31 2010-11-04 シャープ株式会社 Small module and mobile device with it

Similar Documents

Publication Publication Date Title
US20050113143A1 (en) Reception apparatus
JP4904906B2 (en) Receiving device and electronic device using the same
JP2001326864A (en) Tuner device
US20080051049A1 (en) Reception circuit and receiver
JP2002305457A (en) Wide-band tuner
JPH11261911A (en) Digital satellite broadcast reception tuner
JP2002111525A (en) Dual-output tuner
JP2005130279A (en) Tuner for diversity reception
JP2005117611A (en) Double band supporting receiver for dmb
JP3589886B2 (en) Broadcast receiver
JP2001308727A (en) Receiver of digital broadcasting
JPH11205172A (en) Tuner for satellite broadcasting receiver
JPH07321603A (en) Tuner
JP3680927B2 (en) Converter for satellite broadcasting reception
KR0153964B1 (en) Common receiver of a tv
JPH0724859Y2 (en) BS tuner with built-in MUSE-NTSC down converter
JP2000201189A (en) Receiver and receiving and decoding method
JP2002016513A (en) Reception circuit
KR100576871B1 (en) Complex television tuner
JP3355702B2 (en) Tuner for television broadcasting
JP2001345653A (en) High frequency switch circuit
JP2010135862A (en) Receiving device and receiving method
JP2001119634A (en) Satellite broadcast receiver
JP2001237731A (en) Digital voice broadcast receiver
JP2006246000A (en) Radio broadcasting receiving circuit