JPH11249964A - 時計装置及びコンピュータ装置 - Google Patents
時計装置及びコンピュータ装置Info
- Publication number
- JPH11249964A JPH11249964A JP10051062A JP5106298A JPH11249964A JP H11249964 A JPH11249964 A JP H11249964A JP 10051062 A JP10051062 A JP 10051062A JP 5106298 A JP5106298 A JP 5106298A JP H11249964 A JPH11249964 A JP H11249964A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- time
- control unit
- clock
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
- G06F21/725—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits operating on a secure reference time value
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
- G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 物理的自爆装置を用いることなく、また、複
雑な処理を実行するプロセッサを搭載することなく、時
刻が不正に変更されない安価な時計装置の提供。 【解決手段】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ時計部を制御する制御部と
を備える時計装置。書込端子１３を通じて制御部にプロ
グラムを書き込んだ（ｂ）後に、書込端子１３を切除し
（ｃ）、電源１９、時計部１５及び制御部１５を一体に
モールドしてなり（ｄ）、制御部１５は、設定端子１１
を通じて一旦時刻が設定された後は、時刻の設定を禁止
する手段を備える構成である。
雑な処理を実行するプロセッサを搭載することなく、時
刻が不正に変更されない安価な時計装置の提供。 【解決手段】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ時計部を制御する制御部と
を備える時計装置。書込端子１３を通じて制御部にプロ
グラムを書き込んだ（ｂ）後に、書込端子１３を切除し
（ｃ）、電源１９、時計部１５及び制御部１５を一体に
モールドしてなり（ｄ）、制御部１５は、設定端子１１
を通じて一旦時刻が設定された後は、時刻の設定を禁止
する手段を備える構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、電源と、時刻情報
を出力する時計部と、時計部を制御する制御部とがモー
ルドされ、時刻が変更されないように構成された時計装
置及びこの時計装置を備えたコンピュータ装置に関する
ものである。
を出力する時計部と、時計部を制御する制御部とがモー
ルドされ、時刻が変更されないように構成された時計装
置及びこの時計装置を備えたコンピュータ装置に関する
ものである。
【０００２】
【従来の技術】送金システム、電子文書伝送システム等
のコンピュータ装置を利用したシステムでは、その出力
した時刻が重大な意味を持つ場合があり、コンピュータ
装置は、時刻が不正に変更されない時計装置を備えるこ
とが望まれている。このような時刻が不正に変更されな
い技術としては、装置全体をエポキシ樹脂で一体に固
め、そのエポキシ樹脂内に埋没するスイッチを設けてお
き、物理的な破壊工作により、そのスイッチがオンした
ときに自爆するデジタル時間認証装置、また、入力端子
からのソフトウェア的変更を困難にする為に、署名付通
信及び暗号化通信を行うデジタル時間認証装置が、特開
平３−１８５５５１号公報に開示されている。
のコンピュータ装置を利用したシステムでは、その出力
した時刻が重大な意味を持つ場合があり、コンピュータ
装置は、時刻が不正に変更されない時計装置を備えるこ
とが望まれている。このような時刻が不正に変更されな
い技術としては、装置全体をエポキシ樹脂で一体に固
め、そのエポキシ樹脂内に埋没するスイッチを設けてお
き、物理的な破壊工作により、そのスイッチがオンした
ときに自爆するデジタル時間認証装置、また、入力端子
からのソフトウェア的変更を困難にする為に、署名付通
信及び暗号化通信を行うデジタル時間認証装置が、特開
平３−１８５５５１号公報に開示されている。
【０００３】
【発明が解決しようとする課題】しかし、上述したエポ
キシ樹脂内に埋没するスイッチを設けておくデジタル時
間認証装置では、Ｘ線透視により、そのスイッチがオン
しないように、入力端子を掘り出すことは可能であり、
また、署名付通信及び暗号化通信を行うデジタル時間認
証装置では、マニアックなハッカーが、署名を見つけ、
暗号キーを見抜くことは可能である。
キシ樹脂内に埋没するスイッチを設けておくデジタル時
間認証装置では、Ｘ線透視により、そのスイッチがオン
しないように、入力端子を掘り出すことは可能であり、
また、署名付通信及び暗号化通信を行うデジタル時間認
証装置では、マニアックなハッカーが、署名を見つけ、
暗号キーを見抜くことは可能である。
【０００４】本発明は、上述したような事情に鑑みてな
されたものであり、第１〜６発明では、物理的自爆装置
を用いることなく、また、複雑な処理を実行するプロセ
ッサを搭載することなく、時刻が不正に変更されない安
価な時計装置を提供することを目的とする。第７、１１
発明では、電源の操作及び電源交換に伴う不正な時刻変
更を防止できる安価な時計装置を提供することを目的と
する。第８〜１０発明では、印字された時刻の信頼度を
高めることができる安価な時計装置を提供することを目
的とする。第１２発明では、物理的自爆装置を用いるこ
となく、また、複雑な処理を実行するプロセッサを搭載
することなく、時刻が不正に変更されない安価な時計装
置を備えたコンピュータ装置を提供することを目的とす
る。
されたものであり、第１〜６発明では、物理的自爆装置
を用いることなく、また、複雑な処理を実行するプロセ
ッサを搭載することなく、時刻が不正に変更されない安
価な時計装置を提供することを目的とする。第７、１１
発明では、電源の操作及び電源交換に伴う不正な時刻変
更を防止できる安価な時計装置を提供することを目的と
する。第８〜１０発明では、印字された時刻の信頼度を
高めることができる安価な時計装置を提供することを目
的とする。第１２発明では、物理的自爆装置を用いるこ
となく、また、複雑な処理を実行するプロセッサを搭載
することなく、時刻が不正に変更されない安価な時計装
置を備えたコンピュータ装置を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】第１発明に係る時計装置
は、電源と、時刻情報を出力し設定端子を通じて時刻が
設定される時計部と、外部から書込端子を通じてプログ
ラムが書き込まれ前記時計部を制御する制御部とを備え
る時計装置において、前記書込端子を通じて前記制御部
にプログラムを書き込んだ後に、前記書込端子を切除
し、前記電源、時計部及び制御部を一体にモールドして
なり、前記制御部は、前記設定端子を通じて一旦時刻が
設定された後は、時刻の設定を禁止する手段を備えるこ
とを特徴とする。
は、電源と、時刻情報を出力し設定端子を通じて時刻が
設定される時計部と、外部から書込端子を通じてプログ
ラムが書き込まれ前記時計部を制御する制御部とを備え
る時計装置において、前記書込端子を通じて前記制御部
にプログラムを書き込んだ後に、前記書込端子を切除
し、前記電源、時計部及び制御部を一体にモールドして
なり、前記制御部は、前記設定端子を通じて一旦時刻が
設定された後は、時刻の設定を禁止する手段を備えるこ
とを特徴とする。
【０００６】この時計装置では、外部から書込端子を通
じて制御部にプログラムを書き込んだ後に、その書込端
子を切除する。その後、電源、時計部及び制御部を一体
にモールドする。この状態では、制御部は、書き込まれ
たプログラムにより、設定端子を通じて一旦時刻が設定
された後は、時刻の設定を禁止する手段を備えている
が、そのプログラムを変更する為の書込端子が既に切除
され存在しないので、プログラムを変更することは不可
能である。これにより、物理的自爆装置を用いることな
く、また、複雑な処理を実行するプロセッサを搭載する
ことなく、時刻が不正に変更されない安価な時計装置を
実現することができる。
じて制御部にプログラムを書き込んだ後に、その書込端
子を切除する。その後、電源、時計部及び制御部を一体
にモールドする。この状態では、制御部は、書き込まれ
たプログラムにより、設定端子を通じて一旦時刻が設定
された後は、時刻の設定を禁止する手段を備えている
が、そのプログラムを変更する為の書込端子が既に切除
され存在しないので、プログラムを変更することは不可
能である。これにより、物理的自爆装置を用いることな
く、また、複雑な処理を実行するプロセッサを搭載する
ことなく、時刻が不正に変更されない安価な時計装置を
実現することができる。
【０００７】第２発明に係る時計装置は、電源と、時刻
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍にヒータ手段とを備え、前
記書込端子を通じて前記制御部にプログラムを書き込ん
だ後に、前記ヒータ手段により前記温度ヒューズを溶断
し、前記電源、時計部及び制御部を一体にモールドして
なり、前記制御部は、前記設定端子を通じて一旦時刻が
設定された後は、時刻の設定を禁止する手段を備えるこ
とを特徴とする。
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍にヒータ手段とを備え、前
記書込端子を通じて前記制御部にプログラムを書き込ん
だ後に、前記ヒータ手段により前記温度ヒューズを溶断
し、前記電源、時計部及び制御部を一体にモールドして
なり、前記制御部は、前記設定端子を通じて一旦時刻が
設定された後は、時刻の設定を禁止する手段を備えるこ
とを特徴とする。
【０００８】この時計装置では、制御部は、内部に書込
端子の温度ヒューズでなる部分と、その部分の近傍にヒ
ータ手段とを備えており、外部から書込端子を通じて制
御部にプログラムを書き込んだ後に、ヒータ手段により
温度ヒューズを溶断する。その後、電源、時計部及び制
御部を一体にモールドする。この状態では、制御部は、
設定端子を通じて一旦時刻が設定された後は時刻の設定
を禁止する手段を備えているが、そのプログラムを変更
する為の書込端子が既に途中で溶断されているので、プ
ログラムを変更することは不可能である。これにより、
物理的自爆装置を用いることなく、また、複雑な処理を
実行するプロセッサを搭載することなく、時刻が不正に
変更されない安価な時計装置を実現することができる。
端子の温度ヒューズでなる部分と、その部分の近傍にヒ
ータ手段とを備えており、外部から書込端子を通じて制
御部にプログラムを書き込んだ後に、ヒータ手段により
温度ヒューズを溶断する。その後、電源、時計部及び制
御部を一体にモールドする。この状態では、制御部は、
設定端子を通じて一旦時刻が設定された後は時刻の設定
を禁止する手段を備えているが、そのプログラムを変更
する為の書込端子が既に途中で溶断されているので、プ
ログラムを変更することは不可能である。これにより、
物理的自爆装置を用いることなく、また、複雑な処理を
実行するプロセッサを搭載することなく、時刻が不正に
変更されない安価な時計装置を実現することができる。
【０００９】第３発明に係る時計装置は、電源と、時刻
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記書込端子を通じて前記制御部にプログラムを書
き込んだ後に前記書込端子を切除し、前記設定端子を通
じて時刻を設定した後に前記設定端子を切除し、前記電
源、時計部及び制御部を一体にモールドしてなしたこと
を特徴とする。
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記書込端子を通じて前記制御部にプログラムを書
き込んだ後に前記書込端子を切除し、前記設定端子を通
じて時刻を設定した後に前記設定端子を切除し、前記電
源、時計部及び制御部を一体にモールドしてなしたこと
を特徴とする。
【００１０】この時計装置では、外部から書込端子を通
じて制御部にプログラムを書き込んだ後にその書込端子
を切除する。そして、設定端子を通じて時刻を設定した
後にその設定端子を切除し、電源、時計部及び制御部を
一体にモールドする。この状態では、時刻を変更設定す
る為の設定端子が既に切除されているので、時刻を変更
することは不可能である。これにより、物理的自爆装置
を用いることなく、また、複雑な処理を実行するプロセ
ッサを搭載することなく、時刻が不正に変更されない安
価な時計装置を実現することができる。
じて制御部にプログラムを書き込んだ後にその書込端子
を切除する。そして、設定端子を通じて時刻を設定した
後にその設定端子を切除し、電源、時計部及び制御部を
一体にモールドする。この状態では、時刻を変更設定す
る為の設定端子が既に切除されているので、時刻を変更
することは不可能である。これにより、物理的自爆装置
を用いることなく、また、複雑な処理を実行するプロセ
ッサを搭載することなく、時刻が不正に変更されない安
価な時計装置を実現することができる。
【００１１】第４発明に係る時計装置は、電源と、時刻
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍に第１のヒータ手段とを備
え、前記時計部は、内部に前記設定端子の温度ヒューズ
でなる部分と、該部分の近傍に第２のヒータ手段とを備
え、前記書込端子を通じて前記制御部にプログラムを書
き込んだ後に、第１のヒータ手段により前記書込端子の
温度ヒューズでなる部分を溶断し、前記設定端子を通じ
て時刻を設定した後に、前記設定端子の温度ヒューズで
なる部分を溶断し、前記電源、時計部及び制御部を一体
にモールドしてなしたことを特徴とする。
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍に第１のヒータ手段とを備
え、前記時計部は、内部に前記設定端子の温度ヒューズ
でなる部分と、該部分の近傍に第２のヒータ手段とを備
え、前記書込端子を通じて前記制御部にプログラムを書
き込んだ後に、第１のヒータ手段により前記書込端子の
温度ヒューズでなる部分を溶断し、前記設定端子を通じ
て時刻を設定した後に、前記設定端子の温度ヒューズで
なる部分を溶断し、前記電源、時計部及び制御部を一体
にモールドしてなしたことを特徴とする。
【００１２】この時計装置では、制御部は、内部に書込
端子の温度ヒューズでなる部分と、その部分の近傍に第
１のヒータ手段とを備えており、時計部は、内部に設定
端子の温度ヒューズでなる部分と、その部分の近傍に第
２のヒータ手段とを備えている。そして、外部から書込
端子を通じて制御部にプログラムを書き込んだ後に、第
１のヒータ手段により書込端子の温度ヒューズでなる部
分を溶断する。また、設定端子を通じて時刻を設定した
後に、その設定端子の温度ヒューズでなる部分を溶断す
る。その後、電源、時計部及び制御部を一体にモールド
する。
端子の温度ヒューズでなる部分と、その部分の近傍に第
１のヒータ手段とを備えており、時計部は、内部に設定
端子の温度ヒューズでなる部分と、その部分の近傍に第
２のヒータ手段とを備えている。そして、外部から書込
端子を通じて制御部にプログラムを書き込んだ後に、第
１のヒータ手段により書込端子の温度ヒューズでなる部
分を溶断する。また、設定端子を通じて時刻を設定した
後に、その設定端子の温度ヒューズでなる部分を溶断す
る。その後、電源、時計部及び制御部を一体にモールド
する。
【００１３】この状態では、制御部は、そのプログラム
を変更する為の書込端子がその内部で既に途中で溶断さ
れているので、プログラムを変更することは不可能であ
る。また、時刻を変更設定する為の設定端子もその内部
で既に途中で溶断されているので、時刻を変更すること
は不可能である。これにより、物理的自爆装置を用いる
ことなく、また、複雑な処理を実行するプロセッサを搭
載することなく、時刻が不正に変更されない安価な時計
装置を実現することができる。
を変更する為の書込端子がその内部で既に途中で溶断さ
れているので、プログラムを変更することは不可能であ
る。また、時刻を変更設定する為の設定端子もその内部
で既に途中で溶断されているので、時刻を変更すること
は不可能である。これにより、物理的自爆装置を用いる
ことなく、また、複雑な処理を実行するプロセッサを搭
載することなく、時刻が不正に変更されない安価な時計
装置を実現することができる。
【００１４】第５発明に係る時計装置は、電源と、時刻
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍にヒータ手段とを備え、前
記電源、時計部及び制御部を一体にモールドしてなり、
前記制御部は、前記設定端子を通じて一旦時刻が設定さ
れた後は、時刻の設定を禁止する手段を備えることを特
徴とする。
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍にヒータ手段とを備え、前
記電源、時計部及び制御部を一体にモールドしてなり、
前記制御部は、前記設定端子を通じて一旦時刻が設定さ
れた後は、時刻の設定を禁止する手段を備えることを特
徴とする。
【００１５】この時計装置では、制御部は、内部に書込
端子の温度ヒューズでなる部分と、その部分の近傍にヒ
ータ手段とを備えており、電源、時計部及び制御部を一
体にモールドしてある。この状態で、外部から書込端子
を通じて制御部に、設定端子を通じて一旦時刻が設定さ
れた後は時刻の設定を禁止する手段を含むプログラムを
書き込んだ後に、ヒータ手段により温度ヒューズを溶断
すれば、制御部は、そのプログラムを変更する為の書込
端子が途中で溶断されるので、プログラムを変更するこ
とは不可能である。これにより、物理的自爆装置を用い
ることなく、また、複雑な処理を実行するプロセッサを
搭載することなく、時刻が不正に変更されない安価な時
計装置を実現することができる。
端子の温度ヒューズでなる部分と、その部分の近傍にヒ
ータ手段とを備えており、電源、時計部及び制御部を一
体にモールドしてある。この状態で、外部から書込端子
を通じて制御部に、設定端子を通じて一旦時刻が設定さ
れた後は時刻の設定を禁止する手段を含むプログラムを
書き込んだ後に、ヒータ手段により温度ヒューズを溶断
すれば、制御部は、そのプログラムを変更する為の書込
端子が途中で溶断されるので、プログラムを変更するこ
とは不可能である。これにより、物理的自爆装置を用い
ることなく、また、複雑な処理を実行するプロセッサを
搭載することなく、時刻が不正に変更されない安価な時
計装置を実現することができる。
【００１６】第６発明に係る時計装置は、電源と、時刻
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍に第１のヒータ手段とを備
え、前記時計部は、内部に前記設定端子の温度ヒューズ
でなる部分と、該部分の近傍に第２のヒータ手段とを備
え、前記電源、時計部及び制御部を一体にモールドして
なしたことを特徴とする。
情報を出力し設定端子を通じて時刻が設定される時計部
と、外部から書込端子を通じてプログラムが書き込まれ
前記時計部を制御する制御部とを備える時計装置におい
て、前記制御部は、内部に前記書込端子の温度ヒューズ
でなる部分と、該部分の近傍に第１のヒータ手段とを備
え、前記時計部は、内部に前記設定端子の温度ヒューズ
でなる部分と、該部分の近傍に第２のヒータ手段とを備
え、前記電源、時計部及び制御部を一体にモールドして
なしたことを特徴とする。
【００１７】この時計装置では、制御部は、内部に書込
端子の温度ヒューズでなる部分と、その部分の近傍に第
１のヒータ手段とを備えており、時計部は、内部に設定
端子の温度ヒューズでなる部分と、その部分の近傍に第
２のヒータ手段とを備えており、電源、時計部及び制御
部を一体にモールドしてある。
端子の温度ヒューズでなる部分と、その部分の近傍に第
１のヒータ手段とを備えており、時計部は、内部に設定
端子の温度ヒューズでなる部分と、その部分の近傍に第
２のヒータ手段とを備えており、電源、時計部及び制御
部を一体にモールドしてある。
【００１８】この状態で、外部から書込端子を通じて制
御部にプログラムを書き込んだ後に、第１のヒータ手段
により書込端子の温度ヒューズでなる部分を溶断し、ま
た、設定端子を通じて時刻を設定した後に、その設定端
子の温度ヒューズでなる部分を溶断すれば、制御部は、
そのプログラムを変更する為の書込端子がその内部で途
中で溶断されるので、プログラムを変更することは不可
能である。また、時刻を変更設定する為の設定端子もそ
の内部で途中で溶断されるので、時刻を変更することは
不可能である。これにより、物理的自爆装置を用いるこ
となく、また、複雑な処理を実行するプロセッサを搭載
することなく、時刻が不正に変更されない安価な時計装
置を実現することができる。
御部にプログラムを書き込んだ後に、第１のヒータ手段
により書込端子の温度ヒューズでなる部分を溶断し、ま
た、設定端子を通じて時刻を設定した後に、その設定端
子の温度ヒューズでなる部分を溶断すれば、制御部は、
そのプログラムを変更する為の書込端子がその内部で途
中で溶断されるので、プログラムを変更することは不可
能である。また、時刻を変更設定する為の設定端子もそ
の内部で途中で溶断されるので、時刻を変更することは
不可能である。これにより、物理的自爆装置を用いるこ
となく、また、複雑な処理を実行するプロセッサを搭載
することなく、時刻が不正に変更されない安価な時計装
置を実現することができる。
【００１９】第７発明に係る時計装置は、前記制御部
は、起動時又は時刻設定時に前記電源に基づき予測有効
期間を設定する手段と、該手段が設定した予測有効期間
の残存期間を演算する手段と、該手段が演算した残存期
間を出力する手段とを更に備えることを特徴とする。
は、起動時又は時刻設定時に前記電源に基づき予測有効
期間を設定する手段と、該手段が設定した予測有効期間
の残存期間を演算する手段と、該手段が演算した残存期
間を出力する手段とを更に備えることを特徴とする。
【００２０】この時計装置では、制御部は、起動時又は
時刻設定時に電源に基づき予測有効期間を設定する。そ
して、設定した予測有効期間の残存期間を演算し、演算
した残存期間を出力する。これにより、この時計装置の
有効期間が過ぎる迄に、新しい時計装置に交換すること
ができるので、電源を時計装置本体と一体にモールドす
ることが可能となり、電源の操作及び電源交換に伴う不
正な時刻変更を防止できる。
時刻設定時に電源に基づき予測有効期間を設定する。そ
して、設定した予測有効期間の残存期間を演算し、演算
した残存期間を出力する。これにより、この時計装置の
有効期間が過ぎる迄に、新しい時計装置に交換すること
ができるので、電源を時計装置本体と一体にモールドす
ることが可能となり、電源の操作及び電源交換に伴う不
正な時刻変更を防止できる。
【００２１】第８発明に係る時計装置は、外部から入力
された暗証番号が正確か否かを判定する手段を更に備
え、該手段が暗証番号は正確であると判定したときに、
前記時計部は時刻情報を出力することを特徴とする。
された暗証番号が正確か否かを判定する手段を更に備
え、該手段が暗証番号は正確であると判定したときに、
前記時計部は時刻情報を出力することを特徴とする。
【００２２】この時計装置では、外部から入力された暗
証番号が正確か否かを判定し、暗証番号は正確であると
判定したときに、時計部は時刻情報を出力する。従っ
て、その時刻情報にこの時計装置のＩＤを含ませて出力
し、時刻を印字するときにそのＩＤも印字するようにし
ておくことにより、印字された時刻の信頼度を高めるこ
とができる。
証番号が正確か否かを判定し、暗証番号は正確であると
判定したときに、時計部は時刻情報を出力する。従っ
て、その時刻情報にこの時計装置のＩＤを含ませて出力
し、時刻を印字するときにそのＩＤも印字するようにし
ておくことにより、印字された時刻の信頼度を高めるこ
とができる。
【００２３】第９発明に係る時計装置は、外部からの指
示により暗証番号を作成する手段と、該手段が作成した
暗証番号を出力する手段と、該手段が出力した暗証番号
が、該暗証番号を出力したことにより外部から入力され
た暗証番号と一致するか否かを判定する手段を更に備
え、該手段が暗証番号は一致すると判定したとき、前記
時計部は時刻情報を出力することを特徴とする。
示により暗証番号を作成する手段と、該手段が作成した
暗証番号を出力する手段と、該手段が出力した暗証番号
が、該暗証番号を出力したことにより外部から入力され
た暗証番号と一致するか否かを判定する手段を更に備
え、該手段が暗証番号は一致すると判定したとき、前記
時計部は時刻情報を出力することを特徴とする。
【００２４】この時計装置では、作成する手段が、外部
からの指示により暗証番号を作成し、出力する手段が、
その作成した暗証番号を出力する。判定する手段は、そ
の出力した暗証番号が、その暗証番号を出力したことに
より外部から入力された暗証番号と一致するか否かを判
定し、判定する手段が、暗証番号は一致すると判定した
とき、時計部は時刻情報を出力する。これにより、暗証
番号は固定化されず、暗証番号を模倣することは困難に
なる。従って、その時刻情報にこの時計装置のＩＤを含
ませて出力し、時刻を印字するときにそのＩＤも印字す
るようにしておくことにより、印字された時刻の信頼度
を高めることができる。
からの指示により暗証番号を作成し、出力する手段が、
その作成した暗証番号を出力する。判定する手段は、そ
の出力した暗証番号が、その暗証番号を出力したことに
より外部から入力された暗証番号と一致するか否かを判
定し、判定する手段が、暗証番号は一致すると判定した
とき、時計部は時刻情報を出力する。これにより、暗証
番号は固定化されず、暗証番号を模倣することは困難に
なる。従って、その時刻情報にこの時計装置のＩＤを含
ませて出力し、時刻を印字するときにそのＩＤも印字す
るようにしておくことにより、印字された時刻の信頼度
を高めることができる。
【００２５】第１０発明に係る時計装置は、前記時計部
が出力した時刻情報を暗号化して出力する暗号化手段を
更に備えることを特徴とする。
が出力した時刻情報を暗号化して出力する暗号化手段を
更に備えることを特徴とする。
【００２６】この時計装置では、時計部が出力した時刻
情報を暗号化して出力するので、その時刻情報にこの時
計装置のＩＤを含ませて出力し、時刻を印字するときに
そのＩＤも印字するようにしておくことにより、印字さ
れた時刻の信頼度を高めることができる。
情報を暗号化して出力するので、その時刻情報にこの時
計装置のＩＤを含ませて出力し、時刻を印字するときに
そのＩＤも印字するようにしておくことにより、印字さ
れた時刻の信頼度を高めることができる。
【００２７】第１１発明に係る時計装置は、前記制御部
は、前記電源の電圧を検出する手段と、該手段が検出し
た電圧値と所定値とを比較する手段と、該手段の比較結
果が電圧値の方が小さいときに、有効期間が僅少である
ことを警告する信号を出力する手段とを更に備えること
を特徴とする。
は、前記電源の電圧を検出する手段と、該手段が検出し
た電圧値と所定値とを比較する手段と、該手段の比較結
果が電圧値の方が小さいときに、有効期間が僅少である
ことを警告する信号を出力する手段とを更に備えること
を特徴とする。
【００２８】この時計装置では、制御部は、電源の電圧
を検出し、検出した電圧値と所定値とを比較する。そし
て、その比較結果が電圧値の方が小さいときに、有効期
間が僅少であることを警告する信号を出力する。これに
より、新しい時計装置に交換することができるので、電
源を時計装置本体と一体にモールドすることが可能とな
り、電源の操作及び電源交換に伴う不正な時刻変更を防
止できる。
を検出し、検出した電圧値と所定値とを比較する。そし
て、その比較結果が電圧値の方が小さいときに、有効期
間が僅少であることを警告する信号を出力する。これに
より、新しい時計装置に交換することができるので、電
源を時計装置本体と一体にモールドすることが可能とな
り、電源の操作及び電源交換に伴う不正な時刻変更を防
止できる。
【００２９】第１２発明に係るコンピュータ装置は、請
求項１〜１１の何れかに記載された時計装置を備えるこ
とを特徴とする。
求項１〜１１の何れかに記載された時計装置を備えるこ
とを特徴とする。
【００３０】このコンピュータ装置では、第１〜１１発
明に係る時計装置の何れかを備えているので、その出力
する時刻が不正に変更されることがない。
明に係る時計装置の何れかを備えているので、その出力
する時刻が不正に変更されることがない。
【００３１】
【発明の実施の形態】以下に、本発明を、その実施の形
態を示す図面に基づき説明する。 実施の形態１．図１は、本発明に係る時計装置の要部構
成を示すブロック図である。この時計装置は、電池（電
源）１９と、水晶振動子２３と、水晶振動子２３から与
えられたパルス信号を分周して時刻情報を作成し出力す
る時計部とこの時計部を制御する制御部とを有するＣＰ
Ｕ２２と、ＣＰＵ２２が有する時計部から直接時刻情報
を与えられ、時刻情報を暗号化して出力する暗号化器２
６と、ＣＰＵ２２とバス２７により接続されたＩ／Ｏポ
ート２４及び不揮発性メモリ（例えばフラッシュＲＯ
Ｍ）を含むメモリ部２５とを備えている。
態を示す図面に基づき説明する。 実施の形態１．図１は、本発明に係る時計装置の要部構
成を示すブロック図である。この時計装置は、電池（電
源）１９と、水晶振動子２３と、水晶振動子２３から与
えられたパルス信号を分周して時刻情報を作成し出力す
る時計部とこの時計部を制御する制御部とを有するＣＰ
Ｕ２２と、ＣＰＵ２２が有する時計部から直接時刻情報
を与えられ、時刻情報を暗号化して出力する暗号化器２
６と、ＣＰＵ２２とバス２７により接続されたＩ／Ｏポ
ート２４及び不揮発性メモリ（例えばフラッシュＲＯ
Ｍ）を含むメモリ部２５とを備えている。
【００３２】図２は、このような構成の時計装置の製造
工程を説明する為の説明図である。この製造過程では、
先ず、水晶振動子２３、ＣＰＵ２２、Ｉ／Ｏポート２４
及びメモリ２５を１つの時計ＩＣ１５に形成する。時計
ＩＣ１５は、その周囲に電源端子１０、時刻設定端子１
１、時刻読出端子１４及びフラッシュＲＯＭ書込端子１
３が設けられている（ａ）。
工程を説明する為の説明図である。この製造過程では、
先ず、水晶振動子２３、ＣＰＵ２２、Ｉ／Ｏポート２４
及びメモリ２５を１つの時計ＩＣ１５に形成する。時計
ＩＣ１５は、その周囲に電源端子１０、時刻設定端子１
１、時刻読出端子１４及びフラッシュＲＯＭ書込端子１
３が設けられている（ａ）。
【００３３】次いで、メモリ部２５のフラッシュＲＯＭ
用のソケットを有するＲＯＭライタ１６に時計ＩＣ１５
をセットし、フラッシュＲＯＭ書込端子１３からフラッ
シュＲＯＭにＣＰＵ２２のプログラムを書き込む
（ｂ）。このとき、電源はＲＯＭライタ側から供給され
る。プログラムには、「時刻設定端子から設定される時
刻から時計動作を開始し、一度、時刻が設定されると、
その後の再設定は受け付けない」処理動作が含まれてい
る。次いで、フラッシュＲＯＭ書込端子１３を切除する
（ｃ）。
用のソケットを有するＲＯＭライタ１６に時計ＩＣ１５
をセットし、フラッシュＲＯＭ書込端子１３からフラッ
シュＲＯＭにＣＰＵ２２のプログラムを書き込む
（ｂ）。このとき、電源はＲＯＭライタ側から供給され
る。プログラムには、「時刻設定端子から設定される時
刻から時計動作を開始し、一度、時刻が設定されると、
その後の再設定は受け付けない」処理動作が含まれてい
る。次いで、フラッシュＲＯＭ書込端子１３を切除する
（ｃ）。
【００３４】時計ＩＣ１５からフラッシュＲＯＭ書込端
子１３が切除された（ｃ）時計ＩＣ１５ａ、電池１９及
び暗号化器２６等を、電源端子１０、時刻設定端子１１
及び時刻読出端子１４と時計モジュール端子１８とをハ
ンダ付けにより接続して、時計モジュール１７上に実装
した後、エポキシ樹脂により一体にモールドし、その
後、時刻設定端子１１から時刻を設定し（ｄ）、工場か
ら出荷する。（第１発明） 尚、フラッシュＲＯＭ書込端子１３を切除した後、時計
ＩＣ１５ａ、電池１９及び暗号化器２６等を、時計モジ
ュール１７上にハンダ付けにより実装した状態で、時刻
設定端子１１から時刻を設定し、時刻設定端子１１を切
除した後、エポキシ樹脂により一体にモールドするよう
にしても良い。（第３発明）
子１３が切除された（ｃ）時計ＩＣ１５ａ、電池１９及
び暗号化器２６等を、電源端子１０、時刻設定端子１１
及び時刻読出端子１４と時計モジュール端子１８とをハ
ンダ付けにより接続して、時計モジュール１７上に実装
した後、エポキシ樹脂により一体にモールドし、その
後、時刻設定端子１１から時刻を設定し（ｄ）、工場か
ら出荷する。（第１発明） 尚、フラッシュＲＯＭ書込端子１３を切除した後、時計
ＩＣ１５ａ、電池１９及び暗号化器２６等を、時計モジ
ュール１７上にハンダ付けにより実装した状態で、時刻
設定端子１１から時刻を設定し、時刻設定端子１１を切
除した後、エポキシ樹脂により一体にモールドするよう
にしても良い。（第３発明）
【００３５】また、フラッシュＲＯＭ書込端子１３を切
除する代わりに、図３に示すように、時計ＩＣ１５内の
フラッシュＲＯＭ書込端子１３に温度ヒューズの部分１
３ａを設け、その近傍にヒータ回路２０を設けておき、
フラッシュＲＯＭ書込端子１３からフラッシュＲＯＭに
ＣＰＵ２２のプログラムを書き込んだ後、ヒータ回路端
子２１から電流を流し、その電流による発生熱で温度ヒ
ューズの部分１３ａを溶断するようにしても良い。（第
２発明） また、温度ヒューズの部分１３ａを溶断しない状態で工
場から出荷し、必要に応じて、温度ヒューズの部分１３
ａを溶断できるようにしても良い。（５発明）
除する代わりに、図３に示すように、時計ＩＣ１５内の
フラッシュＲＯＭ書込端子１３に温度ヒューズの部分１
３ａを設け、その近傍にヒータ回路２０を設けておき、
フラッシュＲＯＭ書込端子１３からフラッシュＲＯＭに
ＣＰＵ２２のプログラムを書き込んだ後、ヒータ回路端
子２１から電流を流し、その電流による発生熱で温度ヒ
ューズの部分１３ａを溶断するようにしても良い。（第
２発明） また、温度ヒューズの部分１３ａを溶断しない状態で工
場から出荷し、必要に応じて、温度ヒューズの部分１３
ａを溶断できるようにしても良い。（５発明）
【００３６】また、時計ＩＣ１５内の時刻設定端子１１
についても、温度ヒューズの部分を設け、その近傍にヒ
ータ回路を設けておき、フラッシュＲＯＭ書込端子１３
を溶断した後、時計ＩＣ１５ａ、電池１９及び暗号化器
２６等を、時計モジュール１７上にハンダ付けにより実
装した状態で、時刻設定端子１１から時刻を設定し、ヒ
ータ回路端子から電流を流し、その電流による発生熱で
時刻設定端子１１の温度ヒューズの部分を溶断した後、
エポキシ樹脂により一体にモールドするようにしても良
い。（第４発明） また、フラッシュＲＯＭ書込端子１３及び時刻設定端子
１１の温度ヒューズの部分を溶断しない状態で工場から
出荷し、必要に応じて、温度ヒューズの部分を溶断でき
るようにしても良い。（６発明）
についても、温度ヒューズの部分を設け、その近傍にヒ
ータ回路を設けておき、フラッシュＲＯＭ書込端子１３
を溶断した後、時計ＩＣ１５ａ、電池１９及び暗号化器
２６等を、時計モジュール１７上にハンダ付けにより実
装した状態で、時刻設定端子１１から時刻を設定し、ヒ
ータ回路端子から電流を流し、その電流による発生熱で
時刻設定端子１１の温度ヒューズの部分を溶断した後、
エポキシ樹脂により一体にモールドするようにしても良
い。（第４発明） また、フラッシュＲＯＭ書込端子１３及び時刻設定端子
１１の温度ヒューズの部分を溶断しない状態で工場から
出荷し、必要に応じて、温度ヒューズの部分を溶断でき
るようにしても良い。（６発明）
【００３７】これらの場合、温度ヒューズの部分はシリ
コンチップ内の配線又はチップを実装したパッケージ内
のリード線の何れに設けても良い。前者に設けた場合、
より微細な部分で切断するので、プローブ針等による不
正行為が困難になる反面、チップコストが上昇するデメ
リットがある。後者に設けた場合、より低コストで製作
が可能であるが、リード線を溶断する電力が多く必要で
あることと、プローブ針等による不正行為が比較的容易
になることとのデメリットがある。
コンチップ内の配線又はチップを実装したパッケージ内
のリード線の何れに設けても良い。前者に設けた場合、
より微細な部分で切断するので、プローブ針等による不
正行為が困難になる反面、チップコストが上昇するデメ
リットがある。後者に設けた場合、より低コストで製作
が可能であるが、リード線を溶断する電力が多く必要で
あることと、プローブ針等による不正行為が比較的容易
になることとのデメリットがある。
【００３８】以下に、このようにして製造された時計装
置の動作を、それを示す図４〜７のフローチャートを参
照しながら説明する。ＣＰＵ２２は、電池１９が実装さ
れ、時刻が設定されて起動したとき（図４Ｓ１０）、電
池１９の容量から予測された、時計装置の予測有効期間
Ｔｙを設定し、Ｉ／Ｏポート２４を通じて出力する（Ｓ
１２）。次いで、ＣＰＵ２２は、所定時間Ｔｓが経過す
る都度（Ｓ１４）、残存予測有効期間Ｔｙ＝Ｔｙ−Ｔｓ
を演算し（Ｓ１６）、その演算した残存予測有効期間Ｔ
ｙをＩ／Ｏポート２４を通じて出力する（Ｓ１８）。
（第７発明）
置の動作を、それを示す図４〜７のフローチャートを参
照しながら説明する。ＣＰＵ２２は、電池１９が実装さ
れ、時刻が設定されて起動したとき（図４Ｓ１０）、電
池１９の容量から予測された、時計装置の予測有効期間
Ｔｙを設定し、Ｉ／Ｏポート２４を通じて出力する（Ｓ
１２）。次いで、ＣＰＵ２２は、所定時間Ｔｓが経過す
る都度（Ｓ１４）、残存予測有効期間Ｔｙ＝Ｔｙ−Ｔｓ
を演算し（Ｓ１６）、その演算した残存予測有効期間Ｔ
ｙをＩ／Ｏポート２４を通じて出力する（Ｓ１８）。
（第７発明）
【００３９】ＣＰＵ２２は、電池１９が実装され、時刻
が設定されて起動したとき（図５Ｓ２２）、内蔵するフ
ラグレジスタ２２ａ（禁止する手段）のフラグをオフに
する（Ｓ２４）。この状態で、時刻設定端子１１から時
刻が設定入力されたとき（Ｓ２６）、フラグレジスタ２
２ａのフラグがオンであるか否かを判定し（Ｓ２８）、
フラグがオフであると判定したときは、時刻を設定した
後（Ｓ３０）、フラグをオンにする（Ｓ３２）。フラグ
がオンであると判定したときは（Ｓ２８）、時刻の設定
及びフラグのオン／オフ切換えを行わない。（第１，２
発明）
が設定されて起動したとき（図５Ｓ２２）、内蔵するフ
ラグレジスタ２２ａ（禁止する手段）のフラグをオフに
する（Ｓ２４）。この状態で、時刻設定端子１１から時
刻が設定入力されたとき（Ｓ２６）、フラグレジスタ２
２ａのフラグがオンであるか否かを判定し（Ｓ２８）、
フラグがオフであると判定したときは、時刻を設定した
後（Ｓ３０）、フラグをオンにする（Ｓ３２）。フラグ
がオンであると判定したときは（Ｓ２８）、時刻の設定
及びフラグのオン／オフ切換えを行わない。（第１，２
発明）
【００４０】ＣＰＵ２２は、Ｉ／Ｏポート２４を通じて
暗証番号が入力されたとき（Ｓ３４）、入力された暗証
番号をチェックする（Ｓ３６）。チェックした暗証番号
が正しいときは（Ｓ３８）、時刻情報を暗号化器２６に
より暗号化させ（Ｓ４０）、暗号化させた時刻情報を出
力させて（Ｓ４２）リターンする。チェックした暗証番
号が正しくないときは（Ｓ３８）、そのままリターンす
る。（第８，１０発明） この場合、ＣＰＵ２２は、暗証番号が入力される（Ｓ３
４）に先立って、外部からの指示により暗証番号を作成
し、その作成した暗証番号を出力し、暗証番号を出力し
たことにより外部から入力された（Ｓ３４）暗証番号を
チェックする（Ｓ３６）ようにしても良い。（第９発
明）
暗証番号が入力されたとき（Ｓ３４）、入力された暗証
番号をチェックする（Ｓ３６）。チェックした暗証番号
が正しいときは（Ｓ３８）、時刻情報を暗号化器２６に
より暗号化させ（Ｓ４０）、暗号化させた時刻情報を出
力させて（Ｓ４２）リターンする。チェックした暗証番
号が正しくないときは（Ｓ３８）、そのままリターンす
る。（第８，１０発明） この場合、ＣＰＵ２２は、暗証番号が入力される（Ｓ３
４）に先立って、外部からの指示により暗証番号を作成
し、その作成した暗証番号を出力し、暗証番号を出力し
たことにより外部から入力された（Ｓ３４）暗証番号を
チェックする（Ｓ３６）ようにしても良い。（第９発
明）
【００４１】ＣＰＵ２２は、所定の周期で電池１９の電
圧を検出し（Ｓ４４）、検出した電圧値と所定値とを比
較する（Ｓ４６）。その結果、検出した電圧値が所定値
より小さいときは、電池１９切れが近いことを警告する
ための信号を出力する（Ｓ４８）。検出した電圧値が所
定値より大きいときは、そのままリターンする（第１１
発明）
圧を検出し（Ｓ４４）、検出した電圧値と所定値とを比
較する（Ｓ４６）。その結果、検出した電圧値が所定値
より小さいときは、電池１９切れが近いことを警告する
ための信号を出力する（Ｓ４８）。検出した電圧値が所
定値より大きいときは、そのままリターンする（第１１
発明）
【００４２】実施の形態２．図８は、本発明に係るコン
ピュータ装置の実施の形態の要部構成を示すブロック図
である。このコンピュータ装置は、ＣＰＵ３４と、ＣＰ
Ｕ３４とバス３３により接続されたＩ／Ｏポート３１及
びメモリ３０と、Ｉ／Ｏポート３１に接続された表示装
置３２と、本発明に係る時計装置２９と、時計装置２９
から得た暗号化された時刻情報を復号化してＣＰＵ３４
に与える暗号復号化器２８とを備えている。
ピュータ装置の実施の形態の要部構成を示すブロック図
である。このコンピュータ装置は、ＣＰＵ３４と、ＣＰ
Ｕ３４とバス３３により接続されたＩ／Ｏポート３１及
びメモリ３０と、Ｉ／Ｏポート３１に接続された表示装
置３２と、本発明に係る時計装置２９と、時計装置２９
から得た暗号化された時刻情報を復号化してＣＰＵ３４
に与える暗号復号化器２８とを備えている。
【００４３】以下に、このような構成のコンピュータ装
置の動作を、それを示す図９のフローチャートを参照し
ながら説明する。ＣＰＵ３４は、表示装置３２に時刻表
示又は時刻情報の出力を行うとき、所定の暗証番号を時
計装置２９に直接出力する（Ｓ５０）。時計装置２９の
側で、入力された暗証番号をチェックし（図６Ｓ３
６）、暗証番号を正しいと判定し（図６Ｓ３８）、時刻
情報を暗号化して出力した（図６Ｓ４２）ときは（Ｓ５
２）、その暗号化された時刻情報を暗号復号化器２８で
復号化し（Ｓ５４）、復号化した時刻情報を表示装置３
２に表示する。また、必要に応じて、印字装置（図示せ
ず）から印字出力する。時計装置２９から、暗号化され
た時刻情報が入力されないときは（Ｓ５２）、そのまま
リターンする。
置の動作を、それを示す図９のフローチャートを参照し
ながら説明する。ＣＰＵ３４は、表示装置３２に時刻表
示又は時刻情報の出力を行うとき、所定の暗証番号を時
計装置２９に直接出力する（Ｓ５０）。時計装置２９の
側で、入力された暗証番号をチェックし（図６Ｓ３
６）、暗証番号を正しいと判定し（図６Ｓ３８）、時刻
情報を暗号化して出力した（図６Ｓ４２）ときは（Ｓ５
２）、その暗号化された時刻情報を暗号復号化器２８で
復号化し（Ｓ５４）、復号化した時刻情報を表示装置３
２に表示する。また、必要に応じて、印字装置（図示せ
ず）から印字出力する。時計装置２９から、暗号化され
た時刻情報が入力されないときは（Ｓ５２）、そのまま
リターンする。
【００４４】
【発明の効果】第１〜６発明に係る時計装置によれば、
物理的自爆装置を用いることなく、また、複雑な処理を
実行するプロセッサを搭載することなく、時刻が不正に
変更されない安価な時計装置を実現することができる。
物理的自爆装置を用いることなく、また、複雑な処理を
実行するプロセッサを搭載することなく、時刻が不正に
変更されない安価な時計装置を実現することができる。
【００４５】第７発明に係る時計装置によれば、この時
計装置の有効期間が過ぎる迄に、新しい時計装置に交換
することができるので、電源を時計装置本体と一体にモ
ールドすることが可能となり、電源の操作及び電源交換
に伴う不正な時刻変更を防止できる。
計装置の有効期間が過ぎる迄に、新しい時計装置に交換
することができるので、電源を時計装置本体と一体にモ
ールドすることが可能となり、電源の操作及び電源交換
に伴う不正な時刻変更を防止できる。
【００４６】第８，１０発明に係る時計装置によれば、
その時刻情報にこの時計装置のＩＤを含ませて出力し、
時刻を印字するときにそのＩＤも印字するようにしてお
くことにより、印字された時刻の信頼度を高めることが
できる。
その時刻情報にこの時計装置のＩＤを含ませて出力し、
時刻を印字するときにそのＩＤも印字するようにしてお
くことにより、印字された時刻の信頼度を高めることが
できる。
【００４７】第９発明に係る時計装置によれば、暗証番
号が固定化されず、暗証番号を模倣することは困難にな
るので、暗証番号が一致したときに出力される時刻情報
にこの時計装置のＩＤを含ませて出力し、時刻を印字す
るときにそのＩＤも印字するようにしておくことによ
り、印字された時刻の信頼度を高めることができる。
号が固定化されず、暗証番号を模倣することは困難にな
るので、暗証番号が一致したときに出力される時刻情報
にこの時計装置のＩＤを含ませて出力し、時刻を印字す
るときにそのＩＤも印字するようにしておくことによ
り、印字された時刻の信頼度を高めることができる。
【００４８】第１１発明に係る時計装置によれば、電源
切れ（電池切れ）になる前に、新しい時計装置に交換す
ることができるので、電源を時計装置本体と一体にモー
ルドすることが可能となり、電源の操作及び電源交換に
伴う不正な時刻変更を防止できる。
切れ（電池切れ）になる前に、新しい時計装置に交換す
ることができるので、電源を時計装置本体と一体にモー
ルドすることが可能となり、電源の操作及び電源交換に
伴う不正な時刻変更を防止できる。
【００４９】第１２発明に係るコンピュータ装置によれ
ば、その出力する時刻が不正に変更されることがない。
ば、その出力する時刻が不正に変更されることがない。
【図１】本発明に係る時計装置の実施の形態の要部構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明に係る時計装置の製造工程を説明する為
の説明図である。
の説明図である。
【図３】本発明に係る時計装置の他の製造工程を説明す
る為の説明図である。
る為の説明図である。
【図４】本発明に係る時計装置の動作を示すフローチャ
ートである。
ートである。
【図５】本発明に係る時計装置の動作を示すフローチャ
ートである。
ートである。
【図６】本発明に係る時計装置の動作を示すフローチャ
ートである。
ートである。
【図７】本発明に係る時計装置の動作を示すフローチャ
ートである。
ートである。
【図８】本発明に係るコンピュータ装置の実施の形態の
要部構成を示すブロック図である。
要部構成を示すブロック図である。
【図９】本発明に係るコンピュータ装置の動作を示すフ
ローチャートである。
ローチャートである。
１０ 電源端子 １１ 時刻設定端子 １３ フラッシュＲＯＭ書込端子（書込端子） １３ａ 温度ヒューズの部分 １４ 時刻読出端子 １５，１５ａ 時計ＩＣ １７ 時計モジュール １８ 時計モジュール端子 １９ 電池（電源） ２０ ヒータ回路（ヒータ手段） ２２ ＣＰＵ（時計部、制御部） ２２ａ フラグレジスタ２２ａ（禁止する手段） ２４ Ｉ／Ｏポート ２６ 暗号化器（暗号化手段） ２８ 暗号復号化器 ２９ 時計装置 ３４ ＣＰＵ
Claims (12)
- 【請求項１】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ前記時計部を制御する制御
部とを備える時計装置において、 前記書込端子を通じて前記制御部にプログラムを書き込
んだ後に、前記書込端子を切除し、前記電源、時計部及
び制御部を一体にモールドしてなり、前記制御部は、前
記設定端子を通じて一旦時刻が設定された後は、時刻の
設定を禁止する手段を備えることを特徴とする時計装
置。 - 【請求項２】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ前記時計部を制御する制御
部とを備える時計装置において、 前記制御部は、内部に前記書込端子の温度ヒューズでな
る部分と、該部分の近傍にヒータ手段とを備え、前記書
込端子を通じて前記制御部にプログラムを書き込んだ後
に、前記ヒータ手段により前記温度ヒューズを溶断し、
前記電源、時計部及び制御部を一体にモールドしてな
り、前記制御部は、前記設定端子を通じて一旦時刻が設
定された後は、時刻の設定を禁止する手段を備えること
を特徴とする時計装置。 - 【請求項３】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ前記時計部を制御する制御
部とを備える時計装置において、 前記書込端子を通じて前記制御部にプログラムを書き込
んだ後に前記書込端子を切除し、前記設定端子を通じて
時刻を設定した後に前記設定端子を切除し、前記電源、
時計部及び制御部を一体にモールドしてなしたことを特
徴とする時計装置。 - 【請求項４】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ前記時計部を制御する制御
部とを備える時計装置において、 前記制御部は、内部に前記書込端子の温度ヒューズでな
る部分と、該部分の近傍に第１のヒータ手段とを備え、
前記時計部は、内部に前記設定端子の温度ヒューズでな
る部分と、該部分の近傍に第２のヒータ手段とを備え、
前記書込端子を通じて前記制御部にプログラムを書き込
んだ後に、第１のヒータ手段により前記書込端子の温度
ヒューズでなる部分を溶断し、前記設定端子を通じて時
刻を設定した後に、前記設定端子の温度ヒューズでなる
部分を溶断し、前記電源、時計部及び制御部を一体にモ
ールドしてなしたことを特徴とする時計装置。 - 【請求項５】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ前記時計部を制御する制御
部とを備える時計装置において、 前記制御部は、内部に前記書込端子の温度ヒューズでな
る部分と、該部分の近傍にヒータ手段とを備え、前記電
源、時計部及び制御部を一体にモールドしてなり、前記
制御部は、前記設定端子を通じて一旦時刻が設定された
後は、時刻の設定を禁止する手段を備えることを特徴と
する時計装置。 - 【請求項６】 電源と、時刻情報を出力し設定端子を通
じて時刻が設定される時計部と、外部から書込端子を通
じてプログラムが書き込まれ前記時計部を制御する制御
部とを備える時計装置において、 前記制御部は、内部に前記書込端子の温度ヒューズでな
る部分と、該部分の近傍に第１のヒータ手段とを備え、
前記時計部は、内部に前記設定端子の温度ヒューズでな
る部分と、該部分の近傍に第２のヒータ手段とを備え、
前記電源、時計部及び制御部を一体にモールドしてなし
たことを特徴とする時計装置。 - 【請求項７】 前記制御部は、起動時又は時刻設定時に
前記電源に基づき予測有効期間を設定する手段と、該手
段が設定した予測有効期間の残存期間を演算する手段
と、該手段が演算した残存期間を出力する手段とを更に
備える請求項１〜６の何れかに記載の時計装置。 - 【請求項８】 初期設定時に設定された暗証番号が外部
から入力された暗証番号と一致するか否かを判定する手
段を更に備え、該手段が暗証番号は一致すると判定した
とき、前記時計部は時刻情報を出力する請求項１〜７記
載の時計装置。 - 【請求項９】 外部からの指示により暗証番号を作成す
る手段と、該手段が作成した暗証番号を出力する手段
と、該手段が出力した暗証番号が、該暗証番号を出力し
たことにより外部から入力された暗証番号と一致するか
否かを判定する手段を更に備え、該手段が暗証番号は一
致すると判定したとき、前記時計部は時刻情報を出力す
る請求項１〜７記載の時計装置。 - 【請求項１０】 前記時計部が出力した時刻情報を暗号
化して出力する暗号化手段を更に備える請求項１〜９記
載の時計装置。 - 【請求項１１】 前記制御部は、前記電源の電圧を検出
する手段と、該手段が検出した電圧値と所定値とを比較
する手段と、該手段の比較結果が電圧値の方が小さいと
きに、有効期間が僅少であることを警告する信号を出力
する手段とを更に備える請求項１〜１０の何れかに記載
の時計装置。 - 【請求項１２】 請求項１〜１１の何れかに記載された
時計装置を備えることを特徴とするコンピュータ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10051062A JPH11249964A (ja) | 1998-03-03 | 1998-03-03 | 時計装置及びコンピュータ装置 |
| US09/126,225 US6253331B1 (en) | 1998-03-03 | 1998-07-30 | Timer apparatus and computer |
| US09/864,346 US6507910B2 (en) | 1998-03-03 | 2001-05-25 | Timer apparatus and computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10051062A JPH11249964A (ja) | 1998-03-03 | 1998-03-03 | 時計装置及びコンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11249964A true JPH11249964A (ja) | 1999-09-17 |
Family
ID=12876326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10051062A Pending JPH11249964A (ja) | 1998-03-03 | 1998-03-03 | 時計装置及びコンピュータ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6253331B1 (ja) |
| JP (1) | JPH11249964A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW518497B (en) * | 1999-03-30 | 2003-01-21 | Sony Corp | Information processing system |
| US6895507B1 (en) * | 1999-07-02 | 2005-05-17 | Time Certain, Llc | Method and system for determining and maintaining trust in digital data files with certifiable time |
| US8868914B2 (en) * | 1999-07-02 | 2014-10-21 | Steven W. Teppler | System and methods for distributing trusted time |
| US6948069B1 (en) | 1999-07-02 | 2005-09-20 | Time Certain, Llc | Method and system for determining and maintaining trust in digital image files with certifiable time |
| US7409557B2 (en) | 1999-07-02 | 2008-08-05 | Time Certain, Llc | System and method for distributing trusted time |
| US6898709B1 (en) | 1999-07-02 | 2005-05-24 | Time Certain Llc | Personal computer system and methods for proving dates in digital data files |
| US6792536B1 (en) | 1999-10-20 | 2004-09-14 | Timecertain Llc | Smart card system and methods for proving dates in digital files |
| US20050160272A1 (en) * | 1999-10-28 | 2005-07-21 | Timecertain, Llc | System and method for providing trusted time in content of digital data files |
| US7272720B2 (en) * | 2000-09-27 | 2007-09-18 | Fujitsu Limited | Date-and-time management device and signature generation apparatus with date-and-time management function |
| DE60129742T2 (de) * | 2000-12-19 | 2008-04-30 | Azoteq (Proprietary) Ltd. | Verfahren und vorrichtung zum datentransfer |
| JP3822170B2 (ja) * | 2003-01-31 | 2006-09-13 | 株式会社東芝 | Ｉｃカードの利用期間設定方法、ｉｃカード、および、ｉｃカードケース |
| US9984247B2 (en) * | 2015-11-19 | 2018-05-29 | International Business Machines Corporation | Password theft protection for controlling access to computer software |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189700A (en) * | 1989-07-05 | 1993-02-23 | Blandford Robert R | Devices to (1) supply authenticated time and (2) time stamp and authenticate digital documents |
| US5001752A (en) | 1989-10-13 | 1991-03-19 | Fischer Addison M | Public/key date-time notary facility |
| EP0566811A1 (en) * | 1992-04-23 | 1993-10-27 | International Business Machines Corporation | Authentication method and system with a smartcard |
| CA2078020C (en) * | 1992-09-11 | 2000-12-12 | Rodney G. Denno | Combination pin pad and terminal |
| US5422953A (en) * | 1993-05-05 | 1995-06-06 | Fischer; Addison M. | Personal date/time notary device |
-
1998
- 1998-03-03 JP JP10051062A patent/JPH11249964A/ja active Pending
- 1998-07-30 US US09/126,225 patent/US6253331B1/en not_active Expired - Fee Related
-
2001
- 2001-05-25 US US09/864,346 patent/US6507910B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6507910B2 (en) | 2003-01-14 |
| US20020044647A1 (en) | 2002-04-18 |
| US6253331B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3125491B1 (en) | Communication terminal and program | |
| JPH11249964A (ja) | 時計装置及びコンピュータ装置 | |
| US5949881A (en) | Apparatus and method for cryptographic companion imprinting | |
| JP4099039B2 (ja) | プログラム更新方法 | |
| US8155309B2 (en) | Circuit arrangement with non-volatile memory module and method for en-/decrypting data in the non-volatile memory module | |
| TW480397B (en) | Secure memory | |
| EP1973052A1 (en) | Information processing apparatus, software updating method, and image processing apparatus | |
| US7725740B2 (en) | Generating a root key for decryption of a transmission key allowing secure communications | |
| KR19980080678A (ko) | 인증 시스템과 방법, 및 인증 장치와 방법 | |
| JPWO2009013825A1 (ja) | 情報処理装置、及び改竄検証方法 | |
| JP2009253783A (ja) | 携帯端末、データ保護方法およびデータ保護用プログラム | |
| JP6636028B2 (ja) | セキュア素子 | |
| US6126071A (en) | IC memory card system for authenticating an IC memory card, and IC memory card used for the same | |
| KR101583514B1 (ko) | 지문센서와 장착식 스마트 카드와 메모리 카드를 구비한 유에스비 보안장치 및 그 보안 방법 | |
| CN115080075B (zh) | 一种嵌入式硬件安全模块的固件部署系统及方法 | |
| JP5775397B2 (ja) | メモリシステム、メモリ装置、およびメモリ装置の動作方法 | |
| JP5278813B2 (ja) | リアルタイムクロックおよび電子機器のセキュリティ設定方法 | |
| JP2006013470A (ja) | チップ保護装置および方法 | |
| JP2003208406A (ja) | サービス提供システム、認証装置及び認証プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP4893410B2 (ja) | 端末装置 | |
| ES2376229T3 (es) | Dispositivo optimizado de comunicación de datos digitales en una tarjeta con microcircuito. | |
| JP2004173206A (ja) | 半導体集積回路及び機能実現システム | |
| JP2022133908A (ja) | 制御装置 | |
| JP2000000369A (ja) | 遊技制御装置 | |
| JP2020048061A (ja) | 電子情報記憶媒体、ｉｃカード、時刻データ更新方法、及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |