JPH11249168A - Active matrix substrate and its production, liquid crystal panel - Google Patents

Active matrix substrate and its production, liquid crystal panel

Info

Publication number
JPH11249168A
JPH11249168A JP5245698A JP5245698A JPH11249168A JP H11249168 A JPH11249168 A JP H11249168A JP 5245698 A JP5245698 A JP 5245698A JP 5245698 A JP5245698 A JP 5245698A JP H11249168 A JPH11249168 A JP H11249168A
Authority
JP
Japan
Prior art keywords
active matrix
matrix substrate
perhydropolysilazane
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5245698A
Other languages
Japanese (ja)
Inventor
Taku Hiraiwa
卓 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5245698A priority Critical patent/JPH11249168A/en
Publication of JPH11249168A publication Critical patent/JPH11249168A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To flatten interlayer insulating films, etc., of thin-film transistors(TFTs) by constituting >=1 interlayer insulating films within a semiconductor thin film of the fired matter of a coating film of perhydropolysilazane or a compsn. contg. the same. SOLUTION: The first interlayer insulating film 11 consisting of silicon oxide, etc., is formed by a CVD method, etc., on a gate electrode 10. A source electrode 13 is formed by CVD method, etc., via a contact hole 12 formed by subjecting the first interlayer insulating film 11 and a gate insulating film 9 to oxidized film etching on this first interlayer insulating film 11. The source electrode 13 is connected to a source line 2. Next, the perhydropolysilazane or the compsn. contg. the same is applied on the first interlayer insulating film 11 and the source electrode 13. This perhydropolysilazane refers to one kind of inorg. polysilazane and is a coating type coating material which is converted to silica by standby firing. The at least one interlayer insulating film 11 is thus composed of the fired matter of the coating film of such compsn.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
ックス基板およびその製造方法に関する。
The present invention relates to an active matrix substrate and a method for manufacturing the same.

【0002】[0002]

【従来の技術】アクティブマトリックス基板を用いた液
晶パネルは、例えばガラス基板等の絶縁基板上に半導体
層,絶縁層および導電層から成る薄膜を順次選択的に形
成して、能動素子,受動素子および電極等から成る複数
の画面表示領域を形成し、それらの画面表示領域の画素
部に対してTFT(Thin Film Transistor:薄膜トラン
ジスタ)によって電圧を印加して液晶を駆動するように
した液晶表示装置として実用化されている。
2. Description of the Related Art In a liquid crystal panel using an active matrix substrate, for example, a thin film composed of a semiconductor layer, an insulating layer and a conductive layer is selectively formed on an insulating substrate such as a glass substrate in order. Practical as a liquid crystal display device in which a plurality of screen display areas composed of electrodes and the like are formed, and a liquid crystal is driven by applying a voltage to a pixel portion of the screen display area by a thin film transistor (TFT). Has been

【0003】上記TFTは、例えばポリシリコン(Poly
-Si)等からなる半導体薄膜を所定のパターンで積層し
て形成されている。
The above-mentioned TFT is, for example, polysilicon (Poly
-Si) or the like and stacked in a predetermined pattern.

【0004】ここで、図3,図4を参照して、従来にお
けるアクティブマトリックス基板A’のTFTの構造お
よびその形成方法について簡単に説明する。
Here, a conventional structure of a TFT of an active matrix substrate A 'and a method of forming the same will be briefly described with reference to FIGS.

【0005】図3は従来のアクティブマトリックス基板
A’上に形成された一画素の概略構成を示す平面図であ
り、図4はそのアクティブマトリックス基板A’を用い
た液晶パネルの一部断面図である。
FIG. 3 is a plan view showing a schematic configuration of one pixel formed on a conventional active matrix substrate A ', and FIG. 4 is a partial sectional view of a liquid crystal panel using the active matrix substrate A'. is there.

【0006】図3において、31は水平方向に複数設け
られるゲート線、32は垂直方向に複数設けられるソー
ス線(データ線)である。このゲート線31とソース線
32の交差部には、透明導電膜(ITO:Indium Tin O
xide等)で形成される画素電極33が設けられている。
また、画素電極33の一画には、当該画素電極33への
電圧印加をオン・オフするための薄膜トランジスタ(T
FT)34が設けられている。
In FIG. 3, reference numeral 31 denotes a plurality of gate lines provided in a horizontal direction, and 32 denotes a plurality of source lines (data lines) provided in a vertical direction. At the intersection of the gate line 31 and the source line 32, a transparent conductive film (ITO: Indium Tin O
xide) is provided.
Further, a thin film transistor (T) for turning on / off the application of a voltage to the pixel electrode 33 is included in one pixel of the pixel electrode 33.
FT) 34 are provided.

【0007】図4において、35はガラス基板であり、
このガラス基板35上には下地絶縁膜44が形成される
と共に、前記TFT34の構成要素としてのソース領域
36およびドレイン領域37と、酸化シリコン(SiO
)から成る層間絶縁膜38がそれぞれ所定のパターン
で形成されている。なお、ソース領域36およびドレイ
ン領域37は、例えばガラス基板35の下地絶縁膜44
上に堆積されたポリシリコン(p−Si)層へイオン打
ち込みを行なうことにより形成される。
In FIG. 4, 35 is a glass substrate,
A base insulating film 44 is formed on the glass substrate 35, and a source region 36 and a drain region 37 as components of the TFT 34 and silicon oxide (SiO 2).
The interlayer insulating film 38 of 2 ) is formed in a predetermined pattern. The source region 36 and the drain region 37 are formed, for example, on the base insulating film 44 of the glass substrate 35.
It is formed by ion-implanting a polysilicon (p-Si) layer deposited thereon.

【0008】そして、ソース領域36上にはソース電極
39が形成され、このソース電極39は前記ソース線3
2に接続されている。
Then, a source electrode 39 is formed on the source region 36, and this source electrode 39
2 are connected.

【0009】また、ドレイン領域37上にはドレイン電
極40が形成されて、このドレイン電極40は前記画素
電極33に接続されている。
[0009] A drain electrode 40 is formed on the drain region 37, and the drain electrode 40 is connected to the pixel electrode 33.

【0010】ソース領域36およびドレイン領域37の
上には、層間絶縁膜38を介してゲート電極41が形成
されており、このゲート電極41は前記ゲート線31に
接続されている。
A gate electrode 41 is formed on the source region 36 and the drain region 37 via an interlayer insulating film 38, and the gate electrode 41 is connected to the gate line 31.

【0011】そして、上述のような構成を有するアクテ
ィブマトリックス基板A’を用いた液晶パネルは、アク
ティブマトリックス基板A’と対向して、透明導電膜
(ITO:Indium Tin Oxide等)42を有するガラス基
板43が適当な間隔をおいて配置されるとともに、上記
アクティブマトリックス基板A’と上記ガラス基板43
との間隙内に所定の液晶LCが封入されて構成されてい
る。
A liquid crystal panel using the active matrix substrate A 'having the above-described structure is a glass substrate having a transparent conductive film (ITO: Indium Tin Oxide, etc.) 42 facing the active matrix substrate A'. 43 are arranged at appropriate intervals, and the active matrix substrate A ′ and the glass substrate 43
A predetermined liquid crystal LC is sealed in the gap between the two.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記従
来のアクティブマトリックス基板A’の構造では、TF
T部の上方に積層されて画素電極となるITO膜が、先
にガラス基板35上に形成されたドレイン電領域37と
層間絶縁膜38の隆起形状に沿って形成されてしまう。
However, in the structure of the conventional active matrix substrate A ', the TF
An ITO film that is stacked above the T portion and becomes a pixel electrode is formed along the protruding shape of the drain current region 37 and the interlayer insulating film 38 formed on the glass substrate 35 earlier.

【0013】そのため、このアクティブマトリックス基
板A’を用いて液晶パネルを作成した場合に、画素電極
33が平坦でない部分、即ち上記のようにドレイン電領
域37と層間絶縁膜38の表面形状に沿って隆起した部
分Rでは、封入された液晶LCの液晶分子の配向が変わ
ってしまい、画素電極33が平坦な部分Fにおける液晶
分子の配向と揃わなくなってしまうという不都合を生じ
ていた。
Therefore, when a liquid crystal panel is manufactured using this active matrix substrate A ', the pixel electrode 33 is formed along a portion where the pixel electrode 33 is not flat, that is, along the surface shape of the drain electrode region 37 and the interlayer insulating film 38 as described above. In the raised portion R, the orientation of the liquid crystal molecules of the enclosed liquid crystal LC is changed, and the pixel electrode 33 is inconsistent with the orientation of the liquid crystal molecules in the flat portion F.

【0014】そして、このような液晶分子の配向に不揃
いな部位があると、液晶パネルの開口率が低減してしま
い(例えば、従来の液晶パネルにおける開口率は約65
%である)、画面表示が暗くなってしまうという問題が
あった。
If there is a portion where the orientation of the liquid crystal molecules is not uniform, the aperture ratio of the liquid crystal panel is reduced (for example, the aperture ratio of the conventional liquid crystal panel is about 65%).
%), There is a problem that the screen display becomes dark.

【0015】上述のように従来において画素電極33と
してのITO等を完全に平坦化することができなかった
主な原因は、酸化シリコン(SiO)から成る層間絶
縁膜38が、CVD(Chemical Vapor Deposition:化
学気相成長法)等によって形成されていたことにある。
即ち、CVDによる層間絶縁膜38の形成方法は、膜質
が良くステップカバレージも良好であるなどの利点があ
る反面、反応ガスの拡散性や結晶の成長速度等の特性
上、ドレイン領域37の凸型の隆起形状に沿って絶縁膜
38が気相成長されてしまうため、層間絶縁膜38の全
体を平坦には形成することができないという不可避的な
難点を有している。
As described above, the main reason why ITO or the like as the pixel electrode 33 cannot be completely flattened in the past is that the interlayer insulating film 38 made of silicon oxide (SiO 2 ) is formed by the CVD (Chemical Vapor). Deposition: chemical vapor deposition).
In other words, the method of forming the interlayer insulating film 38 by CVD has advantages such as good film quality and good step coverage, but has a convex shape of the drain region 37 due to characteristics such as diffusibility of a reaction gas and a crystal growth rate. In this case, the insulating film 38 is vapor-grown along the raised shape, so that the entire interlayer insulating film 38 cannot be formed flat.

【0016】そのため、この層間絶縁膜38の上にスパ
ッタ蒸着等によって形成される画素電極33としてのI
TO膜自体にもこの凸型の表面形状の影響が現れてしま
い、平坦ではない部位Rが結果的に形成されていた。
Therefore, a pixel electrode 33 is formed on the interlayer insulating film 38 by sputtering or the like.
The effect of the convex surface shape also appeared on the TO film itself, and a non-flat portion R was eventually formed.

【0017】本発明は、上述の課題に鑑みて案出された
ものであり、その目的とするところは、TFTの層間絶
縁膜等を平坦化した構造のアクティブマトリックス基板
およびその製造方法を提供することにある。
The present invention has been devised in view of the above-mentioned problems, and has as its object to provide an active matrix substrate having a structure in which an interlayer insulating film or the like of a TFT is flattened and a method of manufacturing the same. It is in.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るアクティブマトリックス基板は、基板
上に画素電極がマトリックス状に形成され、各画素電極
に接続して薄膜トランジスタが形成されてなるアクティ
ブマトリックス基板であって、前記薄膜トランジスタを
形成する半導体薄膜の内の少なくとも一つの層間絶縁膜
は、ペルヒドロポリシラザンまたはこれを含む組成物の
塗布膜の焼成物で構成されるようにした。
In order to achieve the above object, an active matrix substrate according to the present invention has a structure in which pixel electrodes are formed in a matrix on a substrate, and a thin film transistor is formed in connection with each pixel electrode. In the active matrix substrate, at least one of the interlayer insulating films of the semiconductor thin film forming the thin film transistor is made of a fired product of a coating film of perhydropolysilazane or a composition containing the same.

【0019】これにより、ペルヒドロポリシラザンまた
はこれを含む組成物の塗布液(例えばキシレンを溶媒と
する溶液)の性質から、ドレイン電極等が形成されて凹
凸のある基板表面に対しても表面が平坦な塗布膜を形成
することができるため、その塗布膜の焼成物によって形
成される層間絶縁膜等の表面を平坦化することができ
る。
Accordingly, due to the properties of the coating solution of perhydropolysilazane or a composition containing the same (for example, a solution using xylene as a solvent), a drain electrode and the like are formed, and the surface is flat even on the uneven substrate surface. Since a simple coating film can be formed, the surface of an interlayer insulating film or the like formed by a baked product of the coating film can be planarized.

【0020】従って、この平坦化された層間絶縁膜上に
ITO等からなる画素電極を形成するならば、画素電極
の表面も平坦になり、従来のように隆起した部位を生じ
ることがない。よって、このアクティブマトリックス基
板を用いて液晶パネルを作製するならば、封入された液
晶の分子の配向を一様にすることができるため、開口率
を高めることができ、画面表示の明るさを向上させるこ
とができる。
Therefore, if a pixel electrode made of ITO or the like is formed on the flattened interlayer insulating film, the surface of the pixel electrode is also flat, and there is no raised portion unlike the conventional case. Therefore, if a liquid crystal panel is manufactured using this active matrix substrate, the orientation of the molecules of the enclosed liquid crystal can be made uniform, so that the aperture ratio can be increased and the brightness of the screen display can be improved. Can be done.

【0021】また、前記ペルヒドロポリシラザンまたは
これを含む組成物の塗布膜の焼成物が、酸化シリコン
(SiO),窒化シリコン(SiN)および水酸化シ
リコン(SiOH)を構成成分として含むように構成で
きることから、エッチング特性を変化させて、パターン
形状等に応じてエッチング速度を変えることが期待でき
る。
Further, the fired product of the coating film of perhydropolysilazane or a composition containing the same contains silicon oxide (SiO 2 ), silicon nitride (SiN) and silicon hydroxide (SiOH) as constituent components. Since it is possible, it can be expected that the etching rate is changed according to the pattern shape or the like by changing the etching characteristics.

【0022】また、酸化シリコン(SiO),窒化シ
リコン(SiN)および水酸化シリコン(SiOH)の
比率を調整することにより、用途に応じて絶縁膜として
の特性(密度,屈折率,誘電率等)を変えるようにする
ことも考えられる。
By adjusting the ratio of silicon oxide (SiO 2 ), silicon nitride (SiN) and silicon hydroxide (SiOH), the characteristics (density, refractive index, dielectric constant, etc.) of the insulating film can be adjusted according to the application. ) Can be changed.

【0023】また、本発明に係るアクティブマトリック
ス基板の製造方法は、基板上に画素電極がマトリックス
状に形成され、各画素電極に接続して薄膜トランジスタ
が形成されてなるアクティブマトリックス基板の製造方
法であって、前記薄膜トランジスタを形成する半導体薄
膜の内の少なくとも一つの層間絶縁膜は、ペルヒドロポ
リシラザンまたはこれを含む組成物を所定の厚さに塗布
する塗布工程と、上記塗布工程によって形成されたペル
ヒドロポリシラザンまたはこれを含む組成物の塗布膜を
焼成する焼成工程とによって形成されるようになってい
る。
Further, a method of manufacturing an active matrix substrate according to the present invention is a method of manufacturing an active matrix substrate in which pixel electrodes are formed in a matrix on a substrate, and thin film transistors are connected to the respective pixel electrodes. At least one interlayer insulating film of the semiconductor thin film forming the thin film transistor may be formed by applying perhydropolysilazane or a composition containing the same to a predetermined thickness; And a firing step of firing a coating film of polysilazane or a composition containing the same.

【0024】この方法によれば、層間絶縁膜等を平坦化
して形成することが可能であるため、この層間絶縁膜上
に例えばスパッタリング等によってITO等からなる画
素電極を平坦に形成することができる。従って、この方
法で製造したアクティブマトリックス基板を液晶パネル
に適用するならば、開口率を向上させて、液晶パネルの
高性能化に貢献することができる。
According to this method, since the interlayer insulating film and the like can be formed by flattening, the pixel electrode made of ITO or the like can be formed flat on the interlayer insulating film by, for example, sputtering. . Therefore, if the active matrix substrate manufactured by this method is applied to a liquid crystal panel, the aperture ratio can be improved and the performance of the liquid crystal panel can be improved.

【0025】また、本願発明のアクティブマトリックス
基板の製造方法は、上記塗布工程は、ペルヒドロポリシ
ラザンまたはこれを含む組成物の溶液を基板表面に滴下
してスピンコートするものである。スピンコートによ
り、より簡単に塗布することができるとともに、均一な
膜厚の絶縁膜を形成することができる。
In the method of manufacturing an active matrix substrate according to the present invention, in the applying step, a solution of perhydropolysilazane or a composition containing the same is dropped on a substrate surface and spin-coated. By spin coating, coating can be performed more easily and an insulating film having a uniform thickness can be formed.

【0026】なお、上記焼成工程は、上記塗布工程によ
って形成されたペルヒドロポリシラザンまたはこれを含
む組成物の塗布膜に対して、1気圧,350℃,180
分の条件下で水蒸気アニールを施すもの、更に好ましく
は、上記塗布工程によって形成されたペルヒドロポリシ
ラザンまたはこれを含む組成物の塗布膜に対して、圧力
を1〜2kg/cm,温度をほぼ130℃,焼成時間
をほぼ180分の条件下で水蒸気アニール、もしくはペ
ルヒドロポリシラザンまたはこれを含む組成物の塗布膜
に対して、圧力をほぼ4kg/cm,温度をほぼ13
0℃,焼成時間をほぼ180分の条件下で水蒸気アニー
ルすることにより絶縁膜を形成することができる。
In the firing step, the applied film of perhydropolysilazane formed by the coating step or a composition containing the same is heated to 1 atm, 350 ° C., 180 ° C.
Minutes, more preferably, a pressure of 1 to 2 kg / cm 2 and a temperature of about 1 to 2 kg / cm 2 with respect to a coating film of perhydropolysilazane or a composition containing the same formed by the above coating step. Steam annealing at a temperature of 130 ° C. and a baking time of about 180 minutes, or a pressure of about 4 kg / cm 2 and a temperature of about 13 for a coating film of perhydropolysilazane or a composition containing the same.
An insulating film can be formed by performing steam annealing at 0 ° C. and a baking time of about 180 minutes.

【0027】[0027]

【発明の実施の形態】以下、本発明の好適な実施形態を
図1および図2を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to FIGS.

【0028】ここに、図1は本実施形態に係るアクティ
ブマトリックス基板A上に形成された一画素の概略構成
を示す平面図であり、図2はそのアクティブマトリック
ス基板Aを用いた液晶パネルの一部断面図である。
FIG. 1 is a plan view showing a schematic configuration of one pixel formed on an active matrix substrate A according to the present embodiment. FIG. 2 is a plan view of a liquid crystal panel using the active matrix substrate A. It is a fragmentary sectional view.

【0029】図1において、1は水平方向に複数設けら
れるゲート線、2は垂直方向に複数設けられるソース線
(データ線)であり、ゲート線1とソース線2の交差部
には、透明導電膜(ITO等)で形成される画素電極3
が設けられている。
In FIG. 1, reference numeral 1 denotes a plurality of gate lines provided in a horizontal direction, 2 denotes a plurality of source lines (data lines) provided in a vertical direction, and an intersection of the gate line 1 and the source line 2 includes a transparent conductive material. Pixel electrode 3 formed of a film (such as ITO)
Is provided.

【0030】画素電極3の一画には、当該画素電極3へ
の電圧印加をオン・オフするための薄膜トランジスタ
(TFT)4が設けられている。
One pixel of the pixel electrode 3 is provided with a thin film transistor (TFT) 4 for turning on / off a voltage application to the pixel electrode 3.

【0031】また、図2において、5は石英ガラス等で
構成されるガラス基板であり、このガラス基板5上に
は、所定のパターンに半導体層が形成されている。
In FIG. 2, reference numeral 5 denotes a glass substrate made of quartz glass or the like, on which a semiconductor layer is formed in a predetermined pattern.

【0032】即ち、ガラス基板5上には、まず、CVD
法等により酸化シリコン(SiO)などから成る下地
絶縁膜6が形成される。
That is, on the glass substrate 5, first, the CVD
A base insulating film 6 made of silicon oxide (SiO 2 ) or the like is formed by a method or the like.

【0033】この下地絶縁膜6の上には、例えばポリシ
リコン層(p−Si)が堆積され、そのポリシリコン層
の一部にイオン打ち込みを施すことにより、ソース領域
7とドレイン領域8が形成される。さらに、これらのソ
ース領域7とドレイン領域8を覆うように、CVD法等
により酸化シリコン(SiO)などから成るゲート絶
縁膜9が形成される。
For example, a polysilicon layer (p-Si) is deposited on the base insulating film 6, and a source region 7 and a drain region 8 are formed by ion-implanting a part of the polysilicon layer. Is done. Further, a gate insulating film 9 made of silicon oxide (SiO 2 ) or the like is formed by a CVD method or the like so as to cover the source region 7 and the drain region 8.

【0034】ゲート絶縁膜9上には、ポリシリコンなど
の導電性電極膜から成るゲート電極10が形成され、前
記ゲート線1に接続される。
A gate electrode 10 made of a conductive electrode film such as polysilicon is formed on the gate insulating film 9 and connected to the gate line 1.

【0035】また、ゲート電極10上には、CVD法等
により酸化シリコン(SiO)などから成る第1層間
絶縁膜11が形成される。
On the gate electrode 10, a first interlayer insulating film 11 made of silicon oxide (SiO 2 ) is formed by a CVD method or the like.

【0036】そして、第1層間絶縁膜11上には、第1
層間絶縁膜11とゲート絶縁膜9に酸化膜エッチングを
行なって形成されるコンタクトホール12を介してソー
ス電極13がCVD法等により形成される。このソース
電極13は、前記ソース線2に接続される。
Then, on the first interlayer insulating film 11, the first
A source electrode 13 is formed by a CVD method or the like via a contact hole 12 formed by performing an oxide film etching on the interlayer insulating film 11 and the gate insulating film 9. This source electrode 13 is connected to the source line 2.

【0037】次いで、第1層間絶縁膜11およびソース
電極13上に、ペルヒドロポリシラザンまたはこれを含
む組成物が塗布される。
Next, perhydropolysilazane or a composition containing the same is applied on first interlayer insulating film 11 and source electrode 13.

【0038】ここで、ペルヒドロポリシラザンとは、無
機ポリシラザンの一種であり、大気焼成することによっ
てシリカに転化する塗布型コーティング材料である。
Here, perhydropolysilazane is a kind of inorganic polysilazane, and is a coating type coating material which is converted into silica by baking in air.

【0039】例えば、東燃(株)製のポリシラザンは、
−(SiHNH)− を基本ユニットとする有機溶剤
(例えばキシレン)に可溶な無機ポリマーである。
For example, polysilazane manufactured by Tonen Co., Ltd.
- it is soluble in an organic solvent to the base unit (such as xylene) inorganic polymers - (SiH 2 NH).

【0040】この無機ポリマーの有機溶媒溶液(例えば
20%キシレン溶液)を塗布液として用い、大気中で焼
成することにより、水分や酸素と反応し、450℃程度
の温度条件下でCVDによるシリカ膜と略同等の緻密な
高純度シリカ(アモルファスSiO)膜を得ることが
できる。
This inorganic polymer solution in an organic solvent (for example, a 20% xylene solution) is used as a coating solution, and is calcined in the air to react with moisture and oxygen. A dense high-purity silica (amorphous SiO 2 ) film approximately equivalent to that described above can be obtained.

【0041】本実施形態では、このペルヒドロポリシラ
ザンを、第1層間絶縁膜11およびソース電極13の上
にスピンコート(例えば2000rpm,20秒)し
た。この際に、ペルヒドロポリシラザンは、基板表面の
段差被覆性および平坦化性に優れているため、塗布膜の
表面をフラットな状態にすることができる。
In the present embodiment, this perhydropolysilazane was spin-coated (for example, 2000 rpm, 20 seconds) on the first interlayer insulating film 11 and the source electrode 13. At this time, perhydropolysilazane is excellent in step coverage and flattening of the substrate surface, so that the surface of the coating film can be made flat.

【0042】そして、このペルヒドロポリシラザンの塗
布膜を例えば1気圧,350℃,180分の条件下で水
蒸気アニールすることにより、表面が平坦化された膜厚
約1.7μmの第2層間絶縁膜14を得ることができ
る。
Then, the perhydropolysilazane coating film is subjected to steam annealing under the conditions of, for example, 1 atmosphere, 350 ° C., and 180 minutes, so that the surface is flattened and the second interlayer insulating film having a thickness of about 1.7 μm is formed. 14 can be obtained.

【0043】なお、上記のアニール条件に限定されるも
のではなく、例えば、圧力:1〜2kg/cm,温
度:130℃,焼成時間:180分の条件下でペルヒド
ロポリシラザンの塗布膜を焼成するようにしてもよい。
The annealing conditions are not limited to the above. For example, the coating film of perhydropolysilazane is fired under the conditions of pressure: 1 to 2 kg / cm 2 , temperature: 130 ° C., and firing time: 180 minutes. You may make it.

【0044】このような水蒸気アニールを行なった際の
ペルヒドロポリシラザンのシリカへの転化は次式〔化
1〕で表される。
The conversion of perhydropolysilazane to silica when such steam annealing is performed is represented by the following formula [1].

【0045】[0045]

【化1】 Embedded image

【0046】この化学反応式からも分かるように、ペル
ヒドロポリシラザンの塗布膜に水蒸気アニールを施した
焼成膜としての第2層間絶縁膜14には、酸化シリコン
(SiO)の他に残留物(未転化物)として窒化シリ
コン(SiN)や水酸化シリコン(SiOH)も含まれ
る。
As can be seen from this chemical reaction formula, the second interlayer insulating film 14 as a fired film obtained by subjecting the coating film of perhydropolysilazane to steam annealing is a residue (silicon oxide (SiO 2 )) Silicon nitride (SiN) and silicon hydroxide (SiOH) are also included as unconverted products.

【0047】このSiNやSiOHを含むSiOは、
エッチング特性などが悪くなるため、エッチング処理等
を施す場合には、SiN,SiOHの含有量は少ないほ
ど良いと考えられるが、逆に、半導体デバイス等として
SiNやSiOHの物性を用いるような場合には、反応
条件を変えることにより、SiN,SiOHの残存量を
適宜制御して積極的にSiO中にSiNやSiOHを
含有させることも可能である。
The SiO 2 containing SiN or SiOH is
It is considered that the smaller the content of SiN and SiOH is, the better the content of SiN and SiOH is. By changing the reaction conditions, the residual amounts of SiN and SiOH can be appropriately controlled to positively contain SiN and SiOH in SiO 2 .

【0048】そして、第2層間絶縁膜14の上には、第
2層間絶縁膜14,第1層間絶縁膜11とゲート絶縁膜
9に酸化膜エッチングを行なって形成されるコンタクト
ホール15を介してITOから成る画素電極3が真空蒸
着法やスパッタリング等により形成される。
Then, on the second interlayer insulating film 14, via a contact hole 15 formed by etching the second interlayer insulating film 14, the first interlayer insulating film 11 and the gate insulating film 9 with an oxide film. The pixel electrode 3 made of ITO is formed by a vacuum evaporation method, sputtering, or the like.

【0049】この際に、画素電極3が形成される第2層
間絶縁膜14は、上述のようにペルヒドロポリシラザン
の塗布膜を焼成するという新規な形成法によって作製さ
れているため、ゲート絶縁膜9や第1層間絶縁膜11に
おける隆起部の段差を平坦化することができ、その第2
層間絶縁膜14の表面は極めてフラットな状態にある。
従って、この第2層間絶縁膜14の表面上の画素電極3
もまた隆起部の無い平坦化した状態で形成することが可
能である。
At this time, since the second interlayer insulating film 14 on which the pixel electrode 3 is formed is manufactured by a novel forming method of baking the coating film of perhydropolysilazane as described above, the gate insulating film is formed. 9 and the step of the raised portion in the first interlayer insulating film 11 can be flattened.
The surface of the interlayer insulating film 14 is in an extremely flat state.
Therefore, the pixel electrode 3 on the surface of the second interlayer insulating film 14
Can also be formed in a flattened state without ridges.

【0050】以上が本実施形態に係るアクティブマトリ
ックス基板Aの構成例並びに製造方法の一例である。
The above is an example of the configuration of the active matrix substrate A according to the present embodiment and an example of the manufacturing method.

【0051】そして、本実施形態に係るアクティブマト
リックス基板Aを用いて液晶パネルPを形成するには、
図2に示すように、アクティブマトリックス基板Aと対
向して、透明導電膜(ITO)42を有するガラス基板
43が適当な間隔をおいて配置されるとともに、上記ア
クティブマトリックス基板Aと上記ガラス基板43との
間隙内に所定の液晶LCが封入される。
In order to form a liquid crystal panel P using the active matrix substrate A according to this embodiment,
As shown in FIG. 2, a glass substrate 43 having a transparent conductive film (ITO) 42 is disposed at an appropriate distance from the active matrix substrate A, and the active matrix substrate A and the glass substrate 43 A predetermined liquid crystal LC is sealed in the gap between the two.

【0052】このようにして構成された液晶パネルPで
は、上述のように第2層間絶縁膜14の表面と、画素電
極3の表面が平坦化されているため、液晶分子の配向を
一様にすることができる(図2参照)。
In the liquid crystal panel P thus configured, since the surface of the second interlayer insulating film 14 and the surface of the pixel electrode 3 are flattened as described above, the alignment of the liquid crystal molecules is uniform. (See FIG. 2).

【0053】その結果、本実施形態に係るアクティブマ
トリックスAを用いた液晶パネルPは、開口率を従来の
約65%から約71%へ高めることができ、画面表示を
明るくすることができる。
As a result, in the liquid crystal panel P using the active matrix A according to the present embodiment, the aperture ratio can be increased from about 65% to about 71%, and the screen display can be brightened.

【0054】なお、ペルヒドロポリシラザンの塗布膜に
水蒸気アニールを施した焼成膜としての第2層間絶縁膜
14が、酸化シリコン(SiO),窒化シリコン(S
iN)および水酸化シリコン(SiOH)を構成成分と
して含むように構成した場合には、エッチング特性を変
化させて、パターン形状等に応じてエッチング速度を変
えることが期待できる。
The second interlayer insulating film 14 as a fired film obtained by subjecting the perhydropolysilazane coating film to steam annealing is made of silicon oxide (SiO 2 ), silicon nitride (S
In the case where iN) and silicon hydroxide (SiOH) are included as constituents, it is expected that the etching rate is changed according to the pattern shape by changing the etching characteristics.

【0055】また、酸化シリコン(SiO),窒化シ
リコン(SiN)および水酸化シリコン(SiOH)の
比率を調整することにより、用途に応じて絶縁膜として
の特性(密度,屈折率,誘電率等)を変えることも可能
である。
Further, by adjusting the ratio of silicon oxide (SiO 2 ), silicon nitride (SiN) and silicon hydroxide (SiOH), the characteristics (density, refractive index, dielectric constant, etc.) of the insulating film can be adjusted according to the application. ) Can be changed.

【0056】また、本願のような液相状態の材料を用い
て絶縁膜を形成することにより、画素電極が平坦な相間
絶縁膜上に形成することができる。特に反射型の液晶パ
ネルの場合、絶縁膜上の間隔をほとんど開けることなく
画素電極を形成することができるため、開口率が高く、
しかも反射する領域が多くなるため明るい表示を得るこ
とが可能となる。
Further, by forming an insulating film using a material in a liquid phase as in the present application, a pixel electrode can be formed on a flat inter-phase insulating film. In particular, in the case of a reflective liquid crystal panel, a pixel electrode can be formed with almost no space on an insulating film, so that an aperture ratio is high,
In addition, a bright display can be obtained because the reflection area increases.

【0057】[0057]

【発明の効果】以上説明したように、この発明に係るア
クティブマトリックス基板は、基板上に画素電極がマト
リックス状に配列形成され、各画素電極に対応して半導
体薄膜を所定のパターンで積層した薄膜トランジスタが
形成されてなるアクティブマトリックス基板であって、
前記薄膜トランジスタを形成する半導体薄膜の内の少な
くとも一つの層間絶縁膜は、ペルヒドロポリシラザンま
たはこれを含む組成物の塗布膜の焼成物で構成されるよ
うにしたので、塗布膜の焼成物で形成される層間絶縁膜
等の表面を平坦化することができ、ひいては画素電極の
表面も平坦にできるという効果がある。
As described above, the active matrix substrate according to the present invention is a thin film transistor in which pixel electrodes are formed in a matrix on the substrate and semiconductor thin films are laminated in a predetermined pattern corresponding to each pixel electrode. An active matrix substrate formed with
At least one interlayer insulating film of the semiconductor thin film forming the thin film transistor is formed of a fired product of a coating film of perhydropolysilazane or a composition containing the same, and thus formed of a fired product of the coating film. There is an effect that the surface of the interlayer insulating film or the like can be flattened, and the surface of the pixel electrode can be flattened.

【0058】また、このアクティブマトリックス基板を
用いて液晶パネルを作製するならば、封入された液晶分
子の配向を一様にすることができるため、開口率を高め
ることができ画面表示の明るさを向上させることができ
るという効果がある。
If a liquid crystal panel is manufactured using this active matrix substrate, the orientation of the enclosed liquid crystal molecules can be made uniform, so that the aperture ratio can be increased and the brightness of the screen display can be increased. There is an effect that it can be improved.

【0059】また、本発明に係るアクティブマトリック
ス基板の製造方法は、基板上に画素電極がマトリックス
状に配列形成され、各画素電極に対応して半導体薄膜を
所定のパターンで積層した薄膜トランジスタが形成され
てなるアクティブマトリックス基板の製造方法であっ
て、前記薄膜トランジスタを形成する半導体薄膜の内の
少なくとも一つの層間絶縁膜は、ペルヒドロポリシラザ
ンまたはこれを含む組成物を所定の厚さに塗布する塗布
工程と、上記塗布工程によって形成されたペルヒドロポ
リシラザンまたはこれを含む組成物の塗布膜を焼成する
焼成工程とによって形成されるようになっているので、
層間絶縁膜等を平坦に形成することが可能である。 よ
って、この層間絶縁膜上に例えばスパッタリング等によ
ってITO等からなる画素電極を平坦に形成することが
でき、この方法で製造したアクティブマトリックス基板
を液晶パネルに適用するならば、開口率を向上させて、
液晶パネルの高性能化に貢献することができるという効
果がある。
In the method of manufacturing an active matrix substrate according to the present invention, a thin film transistor in which pixel electrodes are formed in a matrix on the substrate and semiconductor thin films are laminated in a predetermined pattern corresponding to each pixel electrode is formed. A method of manufacturing an active matrix substrate, comprising: applying at least one interlayer insulating film of a semiconductor thin film forming the thin film transistor to perforated polysilazane or a composition containing the same to a predetermined thickness; and Baking the applied film of perhydropolysilazane or a composition containing the perhydropolysilazane formed by the above-mentioned coating step,
An interlayer insulating film or the like can be formed flat. Therefore, a pixel electrode made of ITO or the like can be formed flat on the interlayer insulating film by, for example, sputtering or the like. If the active matrix substrate manufactured by this method is applied to a liquid crystal panel, the aperture ratio can be improved. ,
This has the effect of contributing to higher performance of the liquid crystal panel.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るアクティブマトリックス基板の一
実施例を示す平面図である。
FIG. 1 is a plan view showing one embodiment of an active matrix substrate according to the present invention.

【図2】本発明に係るアクティブマトリックス基板を用
いた液晶パネルの一実施例を示す一部断面図である。
FIG. 2 is a partial cross-sectional view showing one embodiment of a liquid crystal panel using the active matrix substrate according to the present invention.

【図3】従来のアクティブマトリックス基板の構成例を
示す平面図である。
FIG. 3 is a plan view showing a configuration example of a conventional active matrix substrate.

【図4】従来のアクティブマトリックス基板用いた液晶
パネルの構成例を示す一部断面図である。
FIG. 4 is a partial cross-sectional view showing a configuration example of a liquid crystal panel using a conventional active matrix substrate.

【符号の説明】[Explanation of symbols]

A アクティブマトリックス基板 1 ゲート線 2 ソース線 3 画素電極 4 TFT(薄膜トランジスタ) 5 ガラス基板 6 下地絶縁膜 7 ソース領域 8 ドレイン領域 9 ゲート絶縁膜 10 ゲート電極 11 第1層間絶縁膜 12 コンタクトホール 13 ソース電極 14 第2層間絶縁膜(ペルヒドロポリシラザンの塗布
膜に水蒸気アニールを施した焼成膜) 15 コンタクトホール P 液晶パネル LC 液晶 A’ アクティブマトリックス基板 31 ゲート線 32 ソース線 33 画素電極 34 TFT 35 ガラス基板 36 ソース領域 37 ドレイン領域 38 層間絶縁膜 39 ソース電極 40 ドレイン電極 41 ゲート電極 42 透明導電膜(ITO) 43 ガラス基板 44 下地絶縁膜
A active matrix substrate 1 gate line 2 source line 3 pixel electrode 4 TFT (thin film transistor) 5 glass substrate 6 base insulating film 7 source region 8 drain region 9 gate insulating film 10 gate electrode 11 first interlayer insulating film 12 contact hole 13 source electrode Reference Signs List 14 Second interlayer insulating film (a fired film obtained by subjecting a perhydropolysilazane coating film to steam annealing) 15 Contact hole P Liquid crystal panel LC liquid crystal A 'Active matrix substrate 31 Gate line 32 Source line 33 Pixel electrode 34 TFT 35 Glass substrate 36 Source region 37 Drain region 38 Interlayer insulating film 39 Source electrode 40 Drain electrode 41 Gate electrode 42 Transparent conductive film (ITO) 43 Glass substrate 44 Base insulating film

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に画素電極がマトリックス状に形
成されてなり、各画素電極に接続して薄膜トランジスタ
が形成されてなるアクティブマトリックス基板であっ
て、 前記薄膜トランジスタを形成する半導体薄膜の内の少な
くとも一つの層間絶縁膜は、ペルヒドロポリシラザンま
たはこれを含む組成物の塗布膜の焼成物で構成されるこ
とを特徴とするアクティブマトリックス基板。
1. An active matrix substrate in which pixel electrodes are formed in a matrix on a substrate, and a thin film transistor is formed in connection with each pixel electrode, wherein at least one of the semiconductor thin films forming the thin film transistor is provided. An active matrix substrate, wherein one interlayer insulating film is made of a baked product of a coating film of perhydropolysilazane or a composition containing the same.
【請求項2】 前記ペルヒドロポリシラザンまたはこれ
を含む組成物の塗布膜の焼成物は、酸化シリコン(Si
),窒化シリコン(SiN)および水酸化シリコン
(SiOH)を構成成分として含むことを特徴とする請
求項1記載のアクティブマトリックス基板。
2. A fired product of a coating film of the perhydropolysilazane or a composition containing the same is made of silicon oxide (Si).
2. The active matrix substrate according to claim 1, comprising O 2 ), silicon nitride (SiN), and silicon hydroxide (SiOH) as constituent components.
【請求項3】 請求項1または請求項2に記載のアクテ
ィブマトリックス基板と、基板とが配置されてなり、上
記アクティブマトリックス基板と基板との間隙内に液晶
が封入されてなることを特徴とする液晶パネル。
3. The active matrix substrate according to claim 1, wherein the substrate is disposed, and a liquid crystal is sealed in a gap between the active matrix substrate and the substrate. LCD panel.
【請求項4】 基板上に画素電極がマトリックス状に形
成され、各画素電極に接続して薄膜トランジスタが形成
されてなるアクティブマトリックス基板の製造方法であ
って、 前記薄膜トランジスタを形成する半導体薄膜の内の少な
くとも一つの層間絶縁膜は、ペルヒドロポリシラザンま
たはこれを含む組成物を所定の厚さに塗布する塗布工程
と、上記塗布工程によって形成されたペルヒドロポリシ
ラザンまたはこれを含む組成物の塗布膜を焼成する焼成
工程と、によって形成されることを特徴とするアクティ
ブマトリックス基板の製造方法。
4. A method for manufacturing an active matrix substrate, wherein pixel electrodes are formed in a matrix on a substrate, and a thin film transistor is formed in connection with each pixel electrode. At least one interlayer insulating film is formed by applying perhydropolysilazane or a composition containing the same to a predetermined thickness, and baking the applied film of perhydropolysilazane or a composition containing the same formed by the above-mentioned application step. And a sintering step.
【請求項5】 上記塗布工程は、ペルヒドロポリシラザ
ンまたはこれを含む組成物の溶液を基板表面に滴下して
スピンコートするものであることを特徴とする請求項4
記載のアクティブマトリックス基板の製造方法。
5. The method according to claim 4, wherein in the applying step, a solution of perhydropolysilazane or a composition containing the same is dropped onto the surface of the substrate to perform spin coating.
A method for manufacturing the active matrix substrate according to the above.
【請求項6】 上記焼成工程は、上記塗布工程によって
形成されたペルヒドロポリシラザンまたはこれを含む組
成物の塗布膜に対して、1気圧,350℃,180分の
条件下で水蒸気アニールを施すものであることを特徴と
する請求項4または請求項5に記載のアクティブマトリ
ックス基板の製造方法。
6. The baking step comprises subjecting a coating film of perhydropolysilazane or a composition containing the same formed by the coating step to steam annealing at 1 atm, 350 ° C., and 180 minutes. The method for manufacturing an active matrix substrate according to claim 4, wherein:
【請求項7】 上記焼成工程は、上記塗布工程によって
形成されたペルヒドロポリシラザンまたはこれを含む組
成物の塗布膜に対して、圧力を1〜2kg/cm,温
度をほぼ130℃,焼成時間をほぼ180分の条件下で
水蒸気アニールを施すものであることを特徴とする請求
項4または請求項5に記載のアクティブマトリックス基
板の製造方法。
7. The sintering step comprises applying a pressure of 1 to 2 kg / cm 2 , a temperature of approximately 130 ° C., and a sintering time to the applied film of perhydropolysilazane or a composition containing the same formed by the applying step. 6. The method for manufacturing an active matrix substrate according to claim 4, wherein steam annealing is performed under a condition of about 180 minutes.
【請求項8】 上記焼成工程は、上記塗布工程によって
形成されたペルヒドロポリシラザンまたはこれを含む組
成物の塗布膜に対して、圧力をほぼ4kg/cm,温
度をほぼ130℃,焼成時間をほぼ180分の条件下で
水蒸気アニールを施すものであることを特徴とする請求
項4または請求項5に記載のアクティブマトリックス基
板の製造方法。
8. The baking step comprises applying a pressure of about 4 kg / cm 2 , a temperature of about 130 ° C., and a baking time to the applied film of perhydropolysilazane or a composition containing the same formed in the applying step. 6. The method for manufacturing an active matrix substrate according to claim 4, wherein steam annealing is performed under a condition of about 180 minutes.
JP5245698A 1998-03-04 1998-03-04 Active matrix substrate and its production, liquid crystal panel Pending JPH11249168A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5245698A JPH11249168A (en) 1998-03-04 1998-03-04 Active matrix substrate and its production, liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5245698A JPH11249168A (en) 1998-03-04 1998-03-04 Active matrix substrate and its production, liquid crystal panel

Publications (1)

Publication Number Publication Date
JPH11249168A true JPH11249168A (en) 1999-09-17

Family

ID=12915231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5245698A Pending JPH11249168A (en) 1998-03-04 1998-03-04 Active matrix substrate and its production, liquid crystal panel

Country Status (1)

Country Link
JP (1) JPH11249168A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312833A (en) * 2006-05-23 2007-12-06 Contamination Control Service:Kk Silica film, bioactive material having the silica film and its formation method
JP2009033107A (en) * 2007-07-04 2009-02-12 Nichia Corp Light emitting device
JP2015111691A (en) * 2010-01-29 2015-06-18 Hoya株式会社 Mold for imprint, method of manufacturing the same, and mold substrate for imprint

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312833A (en) * 2006-05-23 2007-12-06 Contamination Control Service:Kk Silica film, bioactive material having the silica film and its formation method
JP2009033107A (en) * 2007-07-04 2009-02-12 Nichia Corp Light emitting device
JP2013191860A (en) * 2007-07-04 2013-09-26 Nichia Chem Ind Ltd Light emitting device
JP2015111691A (en) * 2010-01-29 2015-06-18 Hoya株式会社 Mold for imprint, method of manufacturing the same, and mold substrate for imprint

Similar Documents

Publication Publication Date Title
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
EP0419160B1 (en) Amorphous silicon semiconductor devices
KR100437765B1 (en) production method of Thin Film Transistor using high-temperature substrate and, production method of display device using the Thin Film Transistor
CN100541743C (en) Thin-film transistor, its manufacture method and display unit
US5905548A (en) Liquid crystal display device with large aperture ratio
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
CN107425044B (en) Flexible display panel, manufacturing method thereof and display device
CN1988164A (en) Thin film transistor device, method for manufacturing the same and display apparatus having the same
JP2013545273A (en) Method for manufacturing oxide thin film transistor array and apparatus incorporating oxide thin film transistor array
JPS5842448B2 (en) lcd display panel
CN106449667B (en) Array base palte and preparation method thereof, display device
US20050087137A1 (en) Method of fabricating a thin film transistor and manufacturing equipment
US5989782A (en) Method for producing liquid crystal display device
WO2016061995A1 (en) Preparation method for array substrate, array substrate and display device
JPH1041518A (en) Manufacture of semiconductor device and liquid crystal display
JP3708150B2 (en) Thin film transistor substrate
JPH11249168A (en) Active matrix substrate and its production, liquid crystal panel
JPH0667203A (en) Liquid crystal display device
CN106548984B (en) Array substrate and its manufacturing method
KR0154831B1 (en) Manufacturing method of liquid crystal cell
JP2001358212A (en) Method for manufacturing electrode substrate as well as electrode substrate manufactured by this method and liquid crystal device using the same
US20110156041A1 (en) Polymer substrate and method of forming the same and display device including the polymer substrate and method of manufacturing the display device
KR20120077566A (en) Method of fabricating oxide thin film transistor
JP4202091B2 (en) Method for manufacturing active matrix liquid crystal display device
US7545452B2 (en) TFD LCD device with high aperture ratio

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030909