JPH1124042A - Liquid crystal display device and its driving method - Google Patents

Liquid crystal display device and its driving method

Info

Publication number
JPH1124042A
JPH1124042A JP18895697A JP18895697A JPH1124042A JP H1124042 A JPH1124042 A JP H1124042A JP 18895697 A JP18895697 A JP 18895697A JP 18895697 A JP18895697 A JP 18895697A JP H1124042 A JPH1124042 A JP H1124042A
Authority
JP
Japan
Prior art keywords
scanning
block
liquid crystal
pulse
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18895697A
Other languages
Japanese (ja)
Inventor
Hideo Mori
秀雄 森
Atsushi Mizutome
敦 水留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18895697A priority Critical patent/JPH1124042A/en
Publication of JPH1124042A publication Critical patent/JPH1124042A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to keep a moving picture characteristic while providing a sufficient relaxation time by splitting picture elements of liquid crystal elements into a plurality of scanning blocks and sequentially jump- scanning the scanning lines over each block. SOLUTION: By using an inactive period for 1-th, m-th, and n-th scanning lines of block A, the scanning lines of the other block B through block E are scanned. For example, there is an inactive period for 4H from 1-th pulse A of block A up to m-th pulse A of block A. In this period, pulse A is given the four scanning lines of 1-th one of block B, 1-th one of block C, 1-th one of block D, and 1-th one of block D. Assuming a write pulse width (a pulse width of pulse B) as 20 μsec a single scanning time is 50 μm, and for example, in the case of a display element of S-VGA (600 scanning lines ×800 information lines), a frame frequency is about 33 Hz, and this provides a frame frequency of performance endurable to a moving picture display.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、強誘電性液晶(F
LC)を用いた液晶表示装置およびその駆動法に関し、
特にマトリクス駆動方式で階調表示を行なう液晶表示装
置およびその駆動方法に関する。
The present invention relates to a ferroelectric liquid crystal (F).
LC) and a driving method thereof using a liquid crystal display (LC).
In particular, the present invention relates to a liquid crystal display device that performs gradation display by a matrix driving method and a driving method thereof.

【0002】[0002]

【従来の技術】強誘電性液晶を用いた表示素子に関して
は特開昭61−94023号公報などに記載されている
ように、透明電極を形成して配向処理を施した2枚のガ
ラス基板を、透明電極が内面になるように1μmから3
μm程度のセルギャップを保って構成した液晶セルに強
誘電性液晶を注入したものが良く知られている。
2. Description of the Related Art A display device using a ferroelectric liquid crystal is disclosed in Japanese Patent Application Laid-Open No. 61-94023. 1 to 3 μm so that the transparent electrode is on the inner surface.
It is well known that a ferroelectric liquid crystal is injected into a liquid crystal cell having a cell gap of about μm.

【0003】強誘電性液晶素子は、二つの安定状態を光
透過および遮断状態とし、主として二値(白・黒)の表
示素子として利用されているが、多値すなわち中間調表
示も可能である。中間調表示法として特開平4−218
022号公報や特開平5−158444号公報などに示
されているように、画素内の双安定状態の面積比を制御
することにより中間的な光透過状態を作る面積階調法が
提案されている。以下に、この方法について説明する。
A ferroelectric liquid crystal element has two stable states, a light transmitting state and a blocking state, and is mainly used as a binary (white / black) display element. However, a multi-valued display, that is, a halftone display is also possible. . Japanese Patent Application Laid-Open No. 4-218 as a halftone display method
As disclosed in Japanese Unexamined Patent Publication No. 022 and No. 5-158444, an area gray scale method has been proposed in which an intermediate light transmission state is formed by controlling an area ratio of a bistable state in a pixel. I have. Hereinafter, this method will be described.

【0004】図8は強誘電性液晶素子におけるスイッチ
ングパルス振幅と光透過率の関係を模式的に示した図
で、初め完全な光遮断(黒)状態にあったセル(素子)
に一方極性の単発パルスを印加した後の透過光量Iを単
発パルスの振幅Vの係数としてプロットしたグラフであ
る。パルス振幅Vが閾値Vth以下(V≦Vth)のときは
画素全てが光遮断状態のままであるため、透過光量は変
化せず、パルス印加後の透過状態は図9(b)に示すよ
うに印加前の状態を示す図9(a)の状態と変わらな
い。パルス振幅Vが閾値Vthを超える(Vth<V<Vsa
t )と画素内の一部が他方の安定状態すなわち図9
(c)に示す光透過状態に遷移し、全体として中間的な
透過光量を示す。さらにパルス振幅が大きくなり、パル
ス振幅Vが飽和値Vsat 以上(Vsat ≦V)になると図
9(d)に示すように画素全てが光透過状態になるので
光量は一定値に達する。すなわち、面積階調法は電圧を
パルス振幅Vが(Vth<V<Vsat )となるように制御
して中間調表示を実現するものである。
FIG. 8 is a diagram schematically showing the relationship between the switching pulse amplitude and the light transmittance in a ferroelectric liquid crystal element. A cell (element) which is initially in a completely light-blocked (black) state is shown.
7 is a graph in which the amount of transmitted light I after applying a one-shot pulse of one polarity is plotted as a coefficient of the amplitude V of the one-shot pulse. When the pulse amplitude V is equal to or less than the threshold value Vth (V ≦ Vth), all the pixels remain in the light blocking state, so that the amount of transmitted light does not change, and the transmitting state after pulse application is as shown in FIG. 9B. This is the same as the state of FIG. 9A showing the state before application. The pulse amplitude V exceeds the threshold value Vth (Vth <V <Vsa
t) and a part of the pixel is in the other stable state, that is, FIG.
The state transits to the light transmission state shown in (c) and shows an intermediate amount of transmitted light as a whole. When the pulse amplitude further increases and the pulse amplitude V becomes equal to or higher than the saturation value Vsat (Vsat ≦ V), as shown in FIG. 9D, all the pixels are in the light transmitting state, and the light amount reaches a constant value. That is, in the area gradation method, halftone display is realized by controlling the voltage so that the pulse amplitude V becomes (Vth <V <Vsat).

【0005】しかしながら、図8に示す単発パルスの振
幅Vと透過光量Iの関係はセルギャップや温度などに依
存する。つまりセル内にセルギャップ分布や温度分布が
あると、同じパルス振幅の印加パルスに対して異なった
階調レベルが表示されてしまう。図10はこのことを説
明するための図であり、図8と同じくパルス振幅Vと透
過光量Iとの関係を示したグラフであるが、異なった温
度における両者の関係、すなわち高温での関係を示す曲
線Hと低温での関係を示す曲線Lを示している。一般に
表示サイズが大きいディスプレイでは同一セル内に温度
分布が生じることは珍しくなく、従って、ある駆動電圧
Vopによって中間調を表示しようとしても、図10に示
すようにI1からI2までの範囲に渡って同一セル内で
の中間調レベルがばらついてしまい、均一な階調表示を
得ることが出来なくなる場合がある。
However, the relationship between the amplitude V of a single pulse and the amount of transmitted light I shown in FIG. 8 depends on the cell gap, temperature, and the like. That is, if there is a cell gap distribution or a temperature distribution in the cell, different grayscale levels are displayed for applied pulses having the same pulse amplitude. FIG. 10 is a graph for explaining this, and is a graph showing the relationship between the pulse amplitude V and the amount of transmitted light I as in FIG. 8, but showing the relationship between the two at different temperatures, that is, the relationship at high temperatures. And a curve L indicating a relationship at a low temperature. Generally, in a display having a large display size, it is not uncommon for a temperature distribution to occur in the same cell. Therefore, even if an attempt is made to display a halftone by a certain driving voltage Vop, as shown in FIG. In some cases, the halftone level in the same cell varies, making it impossible to obtain a uniform gradation display.

【0006】以上のような問題を解決する駆動方法 (以
下4パルス法という) が特開平4−218022号公報
において提案されている。4パルス法は、一つのセルと
同一走査線上にあり、温度分布などの影響により互いに
異なる閾値を有する複数の画素全てに対して、複数のパ
ルスを印加することにより、最終的には等しい透過光量
を得るようにするものである。
A driving method (hereinafter referred to as a four-pulse method) that solves the above-mentioned problem has been proposed in Japanese Patent Application Laid-Open No. Hei 4-218022. In the four-pulse method, the same amount of transmitted light is obtained by applying a plurality of pulses to all of a plurality of pixels which are on the same scanning line as one cell and have different thresholds due to the influence of temperature distribution and the like. Is to get.

【0007】具体的には次の一連の書き込み動作を行な
うものである。図11は4パルス法の駆動波形を示す
図、図12は4パルス法の駆動手段を説明する図、図1
3は4パルス法を用いた際の表示状態を説明する図であ
る。以下に示す(A)から(D)のパルスは全て走査波
形である。第一にリセットパルス(A)によってセル全
面をある状態Q0に書き込む (全面リセット)。リセッ
トパルス(A)はいかなる情報波形が来ても、走査波形
と情報波形との合成電圧が全面リセットをするのに十分
なエネルギーを持つ波形である。第二にパルス(A)と
逆極性のパルス(B)を印加する。画素にはパルス
(B)と情報波形とが合成された電圧が印加され、セル
の高閾値部分の画素はIa%の光透過率になるまで書き
込まれ、セルの低閾値部分の画素は完全に反転しQ10
0の状態となる。Q0の状態の光透過率を0%とする
と、Q1は100%であり、QaではIa%である。第
三にパルス(B)と逆極性のパルス(C)を印加する。
このときの情報波形は0Vである。するとセルの高閾値
部分の画素ではスイッチングは起きず、パルス(B)で
作られた状態Qaを保存する。これに対し、セルの低閾
値部分の画素ではQ100 (光透過率100%) の状態
から光透過率(100−Ib)%の状態Qbへと変化す
る。第四にパルス(C)と逆極性のパルス(D)を印加
する。画素にはパルス(D)と情報波形とが合成された
電圧が印加され、セルの高閾値部分の画素ではパルス
(B)で作られた状態Qaを保存し、セルの低閾値部分
の画素では(100−Ib+Ic)%の光透過率の状態
Qcへと変化する。このときの情報波形はパルス(B)
と合成される情報波形と同一形状である。こうして最終
的にはセルの高閾値部分の画素と低閾値部分の画素が同
一の光透過率状態Qaを実現する。透過率Ta%と透過
率(100−Ib+Ic)%が同一であることは図12
中の三角形abcと三角形a′b′c′が合同であるこ
とから明らかである。
Specifically, the following series of write operations are performed. FIG. 11 is a diagram showing a driving waveform of the 4-pulse method, FIG. 12 is a diagram for explaining a driving means of the 4-pulse method, FIG.
FIG. 3 illustrates a display state when the four-pulse method is used. The pulses (A) to (D) shown below are all scanning waveforms. First, the entire surface of the cell is written to a certain state Q0 by the reset pulse (A) (entire reset). The reset pulse (A) is a waveform having a sufficient energy for a composite voltage of the scanning waveform and the information waveform to reset the entire surface, no matter what information waveform comes. Second, a pulse (B) having a polarity opposite to that of the pulse (A) is applied. A voltage obtained by combining the pulse (B) and the information waveform is applied to the pixel, the pixel in the high threshold portion of the cell is written until the light transmittance of Ia% is reached, and the pixel in the low threshold portion of the cell is completely written. Inverted Q10
It becomes a state of 0. Assuming that the light transmittance in the state of Q0 is 0%, Q1 is 100% and that of Qa is Ia%. Third, a pulse (C) having a polarity opposite to that of the pulse (B) is applied.
The information waveform at this time is 0V. Then, no switching occurs in the pixels in the high threshold portion of the cell, and the state Qa created by the pulse (B) is stored. On the other hand, the state of Q100 (light transmittance of 100%) is changed from the state of Q100 (light transmittance of 100%) to the state Qb of light transmittance (100-Ib)% in the pixel at the low threshold value portion of the cell. Fourth, a pulse (D) having a polarity opposite to that of the pulse (C) is applied. A voltage obtained by combining the pulse (D) and the information waveform is applied to the pixel, and the pixel in the high threshold portion of the cell stores the state Qa created by the pulse (B), and the pixel in the low threshold portion of the cell The state changes to the state Qc with a light transmittance of (100−Ib + Ic)%. The information waveform at this time is a pulse (B)
Has the same shape as the information waveform synthesized. Thus, finally, the pixels in the high threshold portion and the pixels in the low threshold portion of the cell realize the same light transmittance state Qa. FIG. 12 shows that the transmittance Ta% and the transmittance (100−Ib + Ic)% are the same.
It is clear from the fact that the triangle abc and the triangle a'b'c 'in the middle are congruent.

【0008】さらに特開平5−158444号公報にお
いては書き込み時間を4パルス法より短縮した画素シフ
ト法が提案されている。画素シフト法は複数の走査信号
線に同時に異なる走査信号を入力して選択することによ
り、複数の走査線にまたがった電界強度の分布をつく
り、階調表示をするものである。画素シフト法の概略を
以下に説明する。
Further, Japanese Patent Application Laid-Open No. Hei 5-158444 proposes a pixel shift method in which the writing time is shorter than the four-pulse method. In the pixel shift method, by inputting and selecting different scanning signals to a plurality of scanning signal lines at the same time, a distribution of the electric field intensity over the plurality of scanning lines is created, and gradation display is performed. The outline of the pixel shift method will be described below.

【0009】使用する液晶セルは図14にその一例を示
してあるように1画素内に閾値分布を持たせたものであ
る。同図において、81はガラス、82は液晶、83は
情報側電極、84は走査側電極、85は下地層、86は
配向膜である。図15(a)は2本の走査線上の画素を
ひとまとめにしたときのスイッチングパルス振幅と光透
過率の関係を模式的に示した図である。ここでは、パネ
ル面内に存在するT1、T2、T3の三つの温度におけ
る特性をそれぞれ三本の線で示している。なお、閾値変
動の原因は温度変化以外にもあるが、ここでは説明の都
合上、主として温度の変化を用いて説明する。
The liquid crystal cell used has a threshold distribution within one pixel as shown in FIG. In the figure, 81 is glass, 82 is liquid crystal, 83 is an information side electrode, 84 is a scanning side electrode, 85 is a base layer, and 86 is an alignment film. FIG. 15A is a diagram schematically illustrating the relationship between the switching pulse amplitude and the light transmittance when pixels on two scanning lines are grouped together. Here, characteristics at three temperatures T1, T2, and T3 existing in the panel surface are shown by three lines, respectively. Note that the cause of the threshold value variation is other than the temperature change, but here, for convenience of explanation, the description will be made mainly using the temperature change.

【0010】図15(a)では、透過率0%〜100%
を走査線2上の画素Bの表示領域とし、透過率100%
〜200%を走査線1上の画素Aの表示領域として表現
している。走査線1本につき1つの画素を構成するの
で、2本同時に走査した場合には画素A、画素Bの両方
が全部光透過状態になったときの透過率を便宜上200
%としている。画素シフト法では、1つの階調情報に対
して同時に2本の走査線を選択するが、1つの階調情報
を表示するのは1画素分の面積を持つ領域である。
In FIG. 15A, the transmittance is 0% to 100%.
Is the display area of the pixel B on the scanning line 2, and the transmittance is 100%.
〜200% is represented as a display area of the pixel A on the scanning line 1. Since one pixel is constituted per one scanning line, when two pixels are simultaneously scanned, the transmittance when both the pixel A and the pixel B are all in the light transmitting state is set to 200 for convenience.
%. In the pixel shift method, two scanning lines are simultaneously selected for one piece of gradation information, but one gradation information is displayed in a region having an area of one pixel.

【0011】図15において、温度T1では入力した階
調情報は印加電圧V0のとき0%、V100のとき10
0%に対応する範囲に書き込まれる。同図から分かるよ
うに、温度T1では、この階調制御範囲 (画素領域) は
すべて走査線2上にある。ところが温度がT1からT2
に上昇すると液晶の閾値電圧が下がるため、同じ電圧を
画素に印加した場合、画素内で温度T1よりも大きな領
域が反転してしまう。これを補正するために、温度T2
のときの画素領域を走査線1と走査線2にまたがるよう
に設定する。温度が更に上昇してT3になったときは、
印加電圧をV0〜V100まで変化させて描画される画
像領域を走査線1上のみに設定する。
In FIG. 15, at the temperature T1, the input gradation information is 0% when the applied voltage is V0, and 10% when the applied voltage is V100.
It is written in the range corresponding to 0%. As can be seen from the figure, at the temperature T1, this gradation control range (pixel region) is entirely on the scanning line 2. However, when the temperature changes from T1 to T2
When the same voltage is applied to the pixel, the region higher than the temperature T1 in the pixel is inverted. To correct this, the temperature T2
Is set so as to extend over the scanning line 1 and the scanning line 2. When the temperature further rises to T3,
The image area to be drawn by changing the applied voltage from V0 to V100 is set only on the scanning line 1.

【0012】このように、温度によって階調表示をする
画素領域を、2本の走査線上でずらして表示することに
より、T1からT3の温度範囲において正しい階調表示
が可能になる。同一の電圧−透過率特性を有する画素A
とBを用いて画素Aに100〜200%の表示を行なわ
せるためには、例えば画素Aの選択パルス(4パルス法
のパルス(D)に相当)の振幅が画素Bの選択パルス
(パルス(B)に相当)の振幅よりVsat −Vthだけ小
さくなるように設定する。画素シフト法においては、4
パルス法のパルス(D)と(B)に相当するパルスを画
素AとBに対して同一タイミングで印加することができ
るため、書き込み時間を4パルス法より短縮することが
できる。
In this manner, by displaying the pixel area for performing the gradation display by the temperature on the two scanning lines while shifting, the gradation display can be correctly performed in the temperature range from T1 to T3. Pixel A having the same voltage-transmittance characteristic
In order to cause the pixel A to display 100 to 200% using the pixels A and B, for example, the amplitude of the selection pulse of the pixel A (corresponding to the pulse (D) of the four-pulse method) is set to (Corresponding to B)) is set to be smaller by Vsat-Vth than the amplitude of (B). In the pixel shift method, 4
Since the pulses corresponding to the pulses (D) and (B) of the pulse method can be applied to the pixels A and B at the same timing, the writing time can be reduced compared to the four-pulse method.

【0013】[0013]

【発明が解決しようとしている課題】ところが、前述の
4パルス法や画素シフト法などの階調駆動法を用いる場
合、次に示すような欠点を生じる場合があった。すなわ
ち前述の階調駆動法を実現するためには、各書き込みに
よる液晶の光学応答が十分落ちついた後に次のパルスに
よる書き込みを行なう必要がある。ここで液晶の光学応
答が十分落ちつくまでの時間を緩和時間と呼ぶ。緩和時
間について以下に説明する。
However, when the above-described gradation driving method such as the four-pulse method or the pixel shift method is used, the following drawbacks may occur. That is, in order to realize the above-mentioned gradation driving method, it is necessary to perform writing by the next pulse after the optical response of the liquid crystal by each writing is sufficiently settled. Here, the time until the optical response of the liquid crystal sufficiently falls is called a relaxation time. The relaxation time will be described below.

【0014】図16および図17に緩和時間の様子が見
えるグラフを示す。図16は単発パルスを印加したとき
の透過光量の変化を示している。図16に示すように書
き込みパルスを印加した後ある光量レベルに落ちつくま
でに約200μsecの時間がかかっている。図17は
書き込みパルスを印加した後他のパルス(クロストーク
パルス)が印加されたときの最終透過光量の変化を示し
たものである。クロストークパルスは±Vcの両極性パ
ルスであり、各極性のパルス幅は書き込みパルス幅と同
一、パルス振幅|±Vc|は反転閾値Vthより十分小さ
い値としている。最終透過光量は書き込みパルスとクロ
ストークパルスの間の休止期間Tに依存し、休止期間T
が200μsec以上になると、最終透過光量は後続の
クロストークパルスの影響をほぼ受けなくなる。このこ
とからも緩和時間は約200μsecあることが分か
る。
FIGS. 16 and 17 are graphs showing the state of the relaxation time. FIG. 16 shows a change in the amount of transmitted light when a single pulse is applied. As shown in FIG. 16, it takes about 200 μsec to settle down to a certain light amount level after applying the write pulse. FIG. 17 shows a change in the final transmitted light amount when another pulse (crosstalk pulse) is applied after the application of the write pulse. The crosstalk pulse is a bipolar pulse of ± Vc, the pulse width of each polarity is the same as the write pulse width, and the pulse amplitude | ± Vc | is a value sufficiently smaller than the inversion threshold Vth. The final transmitted light amount depends on the idle period T between the write pulse and the crosstalk pulse, and the idle period T
Is greater than or equal to 200 μsec, the final transmitted light quantity is substantially unaffected by the subsequent crosstalk pulse. This also indicates that the relaxation time is about 200 μsec.

【0015】従って各書き込みパルスの間を約200μ
sec以上とるという条件でマトリクス駆動を考えると
図18に示す波形が考えられる。この図に示す駆動波形
の場合、書き込みパルス幅(パルス(B)のパルス幅)
を20μsecとすると一つの走査線を走査するのに実
に250μsecの時間がかかってしまう。例えばS−
VGA(600走査線×800情報線) の表示素子を考
えた場合、フレーム周波数は7Hz程度になってしま
い、動画情報などは著しく表示品位の劣る表示素子とな
ってしまう。
Therefore, it takes about 200 μm between each write pulse.
Considering the matrix drive under the condition that the time is longer than sec, the waveform shown in FIG. 18 can be considered. In the case of the drive waveform shown in this figure, the write pulse width (pulse width of pulse (B))
Is set to 20 .mu.sec, it takes 250 .mu.sec to scan one scanning line. For example, S-
When a VGA (600 scanning lines × 800 information lines) display element is considered, the frame frequency is about 7 Hz, and moving image information and the like are extremely poor display quality.

【0016】本発明は上述の従来例における問題点に鑑
みてなされたもので、十分な緩和時間を設けながら十分
な動画特性を有する液晶表示装置を提供することを目的
とする。
The present invention has been made in view of the above-mentioned problems in the conventional example, and has as its object to provide a liquid crystal display device having sufficient moving image characteristics while providing a sufficient relaxation time.

【0017】[0017]

【課題を解決するための手段】上記の目的を達成するた
め本発明では、対向して配置した2枚の電極基板間に強
誘電性液晶を挟持してそれぞれの電極基板に設けた走査
電極群と情報電極群との交差部に画素を構成し、各画素
内に閾値分布を形成してなる強誘電性液晶表示素子に階
調表示を行なう際、前記液晶表示素子の画素を少なくと
も2つ以上の走査ブロックに分割し、各ブロックに渡っ
て走査線を順次飛び越し走査することを特徴とする。
According to the present invention, there is provided a scanning electrode group provided on each electrode substrate with a ferroelectric liquid crystal sandwiched between two electrode substrates disposed opposite to each other. A pixel is formed at the intersection of the liquid crystal display element and the information electrode group, and when performing a gradation display on a ferroelectric liquid crystal display element having a threshold distribution formed in each pixel, at least two or more pixels of the liquid crystal display element are used. , And scanning lines are sequentially skipped over each block.

【0018】本発明の好ましい実施の形態においては、
上記走査ブロック数は、該強誘電性液晶の書き込み特性
に応じて変化させる。また、上記各走査ブロック内は順
次 (ノンインターレース) 走査する。また、上記液晶表
示素子の隣接する2本の走査電極上の画素にまたがって
階調表示を行なう。この場合、上記少なくとも2つ以上
のブロックに分割した走査ブロック内の最終走査線は、
該走査ブロック内の最終走査線自身の複数のパルスのう
ちの一つのパルスと該走査ブロックに物理的に隣接する
走査ブロック内の1番目の走査線の階調情報との合成に
より温度変化に対する階調表示の補償を行なう。そし
て、上記走査ブロック内の最終走査線が上記液晶表示素
子の最終走査線であるとき、該走査線は自身の階調情報
と自身の複数のパルスのうちの一つのパルスとの合成に
より温度変化に対する階調表示の補償を行なう。
In a preferred embodiment of the present invention,
The number of scanning blocks is changed according to the writing characteristics of the ferroelectric liquid crystal. Each of the above scanning blocks is sequentially (non-interlaced) scanned. Further, gradation display is performed over pixels on two adjacent scanning electrodes of the liquid crystal display element. In this case, the final scan line in the scan block divided into at least two or more blocks is
By combining one of the plurality of pulses of the last scan line itself in the scan block with the gray scale information of the first scan line in the scan block physically adjacent to the scan block, the difference with respect to the temperature change is obtained. Compensates for key display. When the last scanning line in the scanning block is the last scanning line of the liquid crystal display element, the scanning line changes its temperature by synthesizing its own gradation information and one of its own plurality of pulses. Is compensated for gradation display.

【0019】[0019]

【作用】上記の構成によれば、マトリクス駆動方式で階
調表示を行なうための液晶表示子の画面を複数個の走査
ブロックに分割し、各走査ブロックに渡ってインターレ
ース走査を行なうようにしたため、画素シフト法を採用
する場合でもフレーム周波数を分割数倍に高くすること
ができ、表示品位を高めることが出来る。
According to the above arrangement, the screen of the liquid crystal display for performing the gradation display by the matrix driving method is divided into a plurality of scanning blocks, and the interlaced scanning is performed over each scanning block. Even when the pixel shift method is adopted, the frame frequency can be increased by the number of divisions, and the display quality can be improved.

【0020】図1は画素シフト法において好適な駆動波
形の一例を示す。画素シフト法においてはこのように、
補償に必要な隣接する走査線との時間関係は図18と同
様にし、図18の休止期間に他の走査線の走査をするこ
とによりフレーム周波数を高くすることができる。
FIG. 1 shows an example of a driving waveform suitable for the pixel shift method. In the pixel shift method,
The time relationship between adjacent scanning lines required for compensation is the same as in FIG. 18, and the frame frequency can be increased by scanning another scanning line during the idle period in FIG.

【0021】[0021]

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図2は、本発明の一実施例に係る表示装置のブロッ
ク構成図であり、図3は画像情報の通信タイミングチャ
ートである。グラフィックコントローラ125は表示素
子121の走査電極を指定する走査線アドレス情報と画
像情報をパネルコントローラ124に転送する。本実施
例では、走査線アドレス情報と画像情報とを同一の伝送
路にて転送するため前記2種類の情報を区別しなければ
ならない。この識別のための信号が図3のAH/DLで
あり、AH/DL信号が“H”レベルのときはPD0〜
PD15が走査線アドレス情報であることを示し、
“L”レベルのときはPD0〜PD15が画像情報であ
ることを示す。走査線アドレス情報は液晶表示装置内の
パネルコントローラ124で画像情報PD0〜PD15
として転送されてくる画像情報から抽出され、パルス
(A)〜パルス(D)までの4つの走査線アドレス情報
に分解された後、指定された走査線を駆動するタイミン
グに合わせて走査線駆動回路123に転送される。この
走査線アドレス情報は、走査線駆動回路123内のデコ
ーダ1〜4に転送され、デコーダ1〜4を介して、走査
波形制御回路からの走査波形制御情報に従って、表示パ
ネル121の指定された走査電極に印加される。一方、
画像情報は情報線駆動回路122内のシフトレジスタヘ
転送され、転送クロックにて16ビット単位でシフトさ
れる。シフトレジスタにて水平方向の一走査線分のシフ
トが完了すると情報線駆動回路122内のラインメモリ
に転送され、一水平走査期間の間に渡って記憶され、こ
の画像情報と情報波形制御回路122からの情報波形制
御情報に従った表示信号が情報線電極に印加される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram of a display device according to an embodiment of the present invention, and FIG. 3 is a communication timing chart of image information. The graphic controller 125 transfers scanning line address information and image information for designating scanning electrodes of the display element 121 to the panel controller 124. In this embodiment, since the scanning line address information and the image information are transferred on the same transmission line, the two types of information must be distinguished. The signal for this identification is AH / DL in FIG. 3, and when the AH / DL signal is at “H” level, PD0 to PD0
Indicating that the PD 15 is the scanning line address information,
The “L” level indicates that PD0 to PD15 are image information. The scanning line address information is converted into image information PD0 to PD15 by a panel controller 124 in the liquid crystal display device.
After being extracted from the image information transferred as the image data and decomposed into four scanning line address information of pulse (A) to pulse (D), the scanning line driving circuit is synchronized with the timing for driving the designated scanning line 123. The scanning line address information is transferred to the decoders 1 to 4 in the scanning line driving circuit 123, and the designated scanning of the display panel 121 is performed via the decoders 1 to 4 according to the scanning waveform control information from the scanning waveform control circuit. Applied to the electrodes. on the other hand,
The image information is transferred to a shift register in the information line drive circuit 122, and is shifted in units of 16 bits by a transfer clock. When the shift register completes the shift of one scanning line in the horizontal direction, it is transferred to the line memory in the information line driving circuit 122 and stored for one horizontal scanning period, and the image information and the information waveform control circuit 122 are stored. Is applied to the information line electrode according to the information waveform control information.

【0022】また、本実施例では液晶表示装置における
表示パネル121の駆動とグラフィックコントローラ1
25における走査線アドレス情報および画像情報の発生
が非同期で行なわれているため、画像情報転送時に装置
間の同期を取る必要がある。この同期を司る信号が図3
のHSYNCであり、一水平走査期間ごとに液晶表示装
置内のパネルコントローラ124で発生する。グラフィ
ックコントローラ125側は常にHSYNC信号を監視
しており、HSYNC信号が“L”レベルであれば画像
情報の転送を行ない、逆に“H”レベルのときは一水平
走査線分の画像情報の転送終了後は転送を行なわない。
すなわち、グラフィックコントローラ125側は図3の
HSYNC信号が“L”レベルになったことを検知する
と、直ちにAH/DL信号を“H”レベルにし、一水平
走査線分の画像情報の転送を開始する。液晶表示装置内
のパネルコントローラ124はHSYNC信号を画像情
報転送期間中に“H”レベルにする。所定の一水平走査
期間を経て表示素子121への書き込みが終了した後、
パネルコントローラ124はHSYNC信号を再び
“L”レベルに戻すことで次の走査線の画像情報を受け
取ることが出来る。グラフィックコントローラ125内
にはフレームメモリを抱えており、グラフィックコント
ローラは任意の一走査線分の画像情報を転送することが
出来る。
In this embodiment, the driving of the display panel 121 and the graphic controller 1 in the liquid crystal display device are performed.
Since the generation of the scanning line address information and the image information in 25 is performed asynchronously, it is necessary to synchronize the devices when transferring the image information. The signal that governs this synchronization is shown in FIG.
The HSYNC is generated by the panel controller 124 in the liquid crystal display every one horizontal scanning period. The graphic controller 125 always monitors the HSYNC signal. When the HSYNC signal is at "L" level, image information is transferred. When the HSYNC signal is at "H" level, image information for one horizontal scanning line is transferred. After completion, no transfer is performed.
That is, when the graphic controller 125 detects that the HSYNC signal in FIG. 3 has become “L” level, it immediately sets the AH / DL signal to “H” level and starts transferring image information for one horizontal scanning line. . The panel controller 124 in the liquid crystal display device sets the HSYNC signal to the “H” level during the image information transfer period. After the writing to the display element 121 is completed after a predetermined horizontal scanning period,
The panel controller 124 can receive the image information of the next scanning line by returning the HSYNC signal to the “L” level again. The graphic controller 125 has a frame memory, and the graphic controller can transfer image information for an arbitrary scanning line.

【0023】図1は、本発明の第一の実施例における駆
動波形のタイミングチャートであり、図1において、A
ブロック−l(エル)番、m番、n番走査線のパルス
(A)〜パルス(D)の関係は図18と同様である。
FIG. 1 is a timing chart of driving waveforms in the first embodiment of the present invention.
The relationship between the pulses (A) to (D) of the scanning lines of block #l, m and n is the same as in FIG.

【0024】パルス(A)はいかなる情報波形が来て
も、走査波形と情報波形との合成電圧が全面リセットを
するのに十分なエネルギーを持つ波形であり、一方パル
ス(C)が印加されているときは、情報波形は0Vであ
る。従って、パルス(A)、パルス(C)は情報波形の
影響を受けない書き込み特性を液晶に与えることが出来
る。
The pulse (A) is a waveform in which the combined voltage of the scanning waveform and the information waveform has sufficient energy to reset the entire surface regardless of the type of the information waveform, while the pulse (C) is applied. , The information waveform is 0V. Therefore, the pulse (A) and the pulse (C) can provide the liquid crystal with writing characteristics which are not affected by the information waveform.

【0025】従って、Aブロックのパルス(B)とパル
ス(D)の間には他の走査ブロックの走査線を走査する
ことが出来る。パルス(B)とパルス(D)の間の休止
期間は先に述べた緩和時間に依存し、ここでは4H分
(約200μsec)としている。4H分の休止期間の
場合は、Aブロックのパルス(B)とパルス(D)の間
に他の4ブロック分の走査波形を印加することが出来
る。A〜Eまでの5つの走査ブロックに分けた模式図を
図4に示す。この場合、走査順序はAブロック−1番、
Bブロック−1番、C−1、D−1、E−1、A−2、
B−2という順で走査する。走査ブロック数は、休止期
間が1Hであれば2ブロック、2Hであれば3ブロック
であり、これは液晶の特性によって決定すればよい。
Therefore, a scanning line of another scanning block can be scanned between the pulse (B) and the pulse (D) of the A block. The rest period between pulse (B) and pulse (D) depends on the relaxation time mentioned above, here 4H minutes
(About 200 μsec). In the case of the pause period of 4H, a scanning waveform of another four blocks can be applied between the pulse (B) and the pulse (D) of the A block. FIG. 4 is a schematic diagram divided into five scanning blocks A to E. In this case, the scanning order is A block-1,
B block No. 1, C-1, D-1, E-1, A-2,
Scanning is performed in the order of B-2. The number of scanning blocks is 2 if the idle period is 1H, and 3 if the idle period is 2H, and may be determined according to the characteristics of the liquid crystal.

【0026】以上の駆動方法を図1を用いて詳しく説明
する。Aブロック−l(エル)番、m番、n番の走査線
の休止期間を利用して他のBブロックからEブロックま
での走査線を走査することにある。例えば、Aブロック
−l(エル)番のパルス(A)からAブロック−m番の
パルス(A)までは4H分の休止期間がある。ここにB
ブロック−l(エル)番、Cブロックのl(エル)番、
Dブロックのl(エル)番、Eブロックのl(エル)番
の4本の走査線にパルス(A)を与える。同様にパルス
(B)、パルス(C)、パルス(D)についてもAブロ
ックの走査線の休止期間を利用することで休止期間を完
全に埋める。このとき、同一1H期間内に異なる走査線
のパルスが存在することになるが、パルス(A)、パル
ス(C)は情報波形に依存しない駆動特性を液晶に与え
るものであるので他の走査線の波形と重畳しても全く問
題ない。従って、パルス(B)とパルス(D)の時間関
係、すなわち、同一走査ブロックの隣接する走査線のパ
ルス(B) とパルス(D)が同一1H期間に存在するこ
とが守られていれば、液晶の駆動特性に何ら影響を与え
ることは無い。以上に述べた駆動方法によって、書き込
みパルス幅 (パルス(B)のパルス幅) を20μsec
とすると走査線1本あたりの時間は50μsecとな
り、例えばS−VGA(600走査線×800情報線)
の表示素子を考えた場合、フレーム周波数は33Hz程
度となり、動画の表示にも耐えられる性能のフレーム周
波数を得ることが出来る。
The above driving method will be described in detail with reference to FIG. The other scanning line from block B to block E is to be scanned using the idle periods of the scanning lines of block A-1 (m), m and n. For example, there is a pause of 4H from the pulse (A) of block A-1 to the pulse (A) of block A-m. Here B
Block-l (L) number, C block l (L) number,
A pulse (A) is applied to four (1) -th scanning lines of the D-block and l- (l) of the E-block. Similarly, for the pulse (B), the pulse (C), and the pulse (D), the idle period is completely filled by using the idle period of the scanning line of the A block. At this time, there are pulses of different scanning lines within the same 1H period. However, since the pulses (A) and (C) provide the liquid crystal with a drive characteristic independent of the information waveform, the other scanning lines are used. There is no problem at all even if the waveform is superimposed on the waveform. Therefore, if the time relation between the pulse (B) and the pulse (D), that is, the fact that the pulse (B) and the pulse (D) of the adjacent scanning line in the same scanning block exist in the same 1H period, It has no effect on the driving characteristics of the liquid crystal. By the driving method described above, the write pulse width (pulse width of pulse (B)) is set to 20 μsec.
Then, the time per scanning line is 50 μsec, and for example, S-VGA (600 scanning lines × 800 information lines)
When the display element is considered, the frame frequency is about 33 Hz, and a frame frequency with a performance that can endure displaying moving images can be obtained.

【0027】走査ブロックの切れ目においては以下の点
を考慮しなければならない。すなわち、各ブロックの最
終走査線のパルス(D)と合成される情報波形は隣接す
る走査ブロックの最初の走査線の情報波形を利用すると
いう点である。図4は第一の実施例における走査ブロッ
クを示す図であり、図5は第一の実施例におけるA〜E
までの走査ブロックの切れ目の走査方法について説明す
る図である。図5中の走査アドレス情報は各1水平走査
期間(1H)中に4種類のアドレスが与えられている。
これはパルス(A)〜(D)の指定をするものであり、
例えば図5中の最も最初のアドレスはDブロック−12
0番走査線にパルス(A)、Aブロック−120番走査
線にパルス(B)、Cブロック−119番走査線にパル
ス(D)を指定するものである。図4、5はともにS−
VGAの解像度(600走査線×800情報線) の場合
を説明する図である。Aブロック−120番走査線のパ
ルス(D)と合成される波形はBブロック−1番走査線
の情報波形でなければならない。すると、同一1H期間
中にAブロック−120番走査線にパルス(D)とBブ
ロック−1番走査線にパルス(B)が出力されることに
なる。しかし、そうした場合、Bブロック−120番走
査線の次にBブロック−1番走査線が走査されるため、
Aブロック−1番走査線の走査が出来なくなり、走査順
序が異なってしまい、ちらつき等の現象を引き起こしや
すくなってしまう。そこで、Aブロック−120番、B
ブロック−120番、Cブロック−120番、Dブロッ
ク−120番、Eブロック−120番走査線のパルス
(D)のタイミングではそのパルス(D)と合成される
情報波形のみを情報線に印加し、これに伴うBブロック
−1番、Cブロック−1番、Dブロック−1番、Eブロ
ック−1番およびAブロック−1番走査線の走査波形の
印加は行なわないものとする。これによって、Aブロッ
ク−1番走査線から始まる走査順序を守ることが出来
る。なお、Eブロック−120番走査線は隣接する走査
ブロックが存在しないため、パルス(D)と合成される
情報波形は自身 (Eブロック−120番) の情報波形を
用いる。
The following points must be considered at the breaks of the scanning block. That is, the information waveform synthesized with the pulse (D) of the last scanning line of each block uses the information waveform of the first scanning line of the adjacent scanning block. FIG. 4 is a diagram showing a scanning block in the first embodiment, and FIG. 5 is a diagram showing A to E in the first embodiment.
FIG. 6 is a diagram for explaining a method of scanning a break between scan blocks up to the present. In the scanning address information in FIG. 5, four types of addresses are given in each one horizontal scanning period (1H).
This specifies the pulses (A) to (D),
For example, the first address in FIG.
The pulse (A) is designated to the 0th scan line, the pulse (B) is designated to the A block-120 scan line, and the pulse (D) is designated to the C block-119 scan line. Figures 4 and 5 show S-
FIG. 6 is a diagram for explaining a case of VGA resolution (600 scanning lines × 800 information lines). The waveform synthesized with the pulse (D) of the A block-120 scan line must be the information waveform of the B block-1 scan line. Then, during the same 1H period, the pulse (D) is output to the A-line # 120 scanning line and the pulse (B) is output to the B-block # 1 scanning line. However, in such a case, the B block-1 scan line is scanned next to the B block-120 scan line.
The scanning of the A block-1 scan line cannot be performed, the scanning order is changed, and a phenomenon such as flickering is likely to occur. Therefore, block A-120, B
Block-120, Block C-120, Block D-120, Block E-120 At the timing of the pulse (D) of the scanning line, only the information waveform synthesized with the pulse (D) is applied to the information line. The application of the scanning waveforms of the B block # 1, the C block # 1, the D block # 1, the E block # 1, and the A block # 1 is not performed. As a result, the scanning order starting from the A-block-1 scan line can be maintained. Since the E-block-120 scanning line has no adjacent scanning block, the information waveform of itself (E-block-120) is used as the information waveform combined with the pulse (D).

【0028】[0028]

【他の実施例】図6は本発明の第二の実施例におけるA
〜Eまでの走査ブロックの切れ目の走査方法について説
明する図である。図6はXGAの解像度(768走査線
×1024情報線) の場合を説明する図である。この場
合走査線を5ブロックに分けたとき、各ブロックの走査
線数はブロックによって異なる。各ブロックの走査線数
は例えば、768走査線の場合、A〜Dブロックは15
4本でEブロックのみ152本、あるいはA,Bブロッ
クは154本の走査線でC〜Eブロックは153本の走
査線といった振り分け方があるが、ここではA〜Dブロ
ックは154本、Eブロックのみ152本の場合につい
て述べる。
FIG. 6 shows a second embodiment of the present invention.
FIG. 6 is a diagram for explaining a method of scanning a break between scanning blocks from E to E. FIG. 6 is a diagram for explaining the case of XGA resolution (768 scanning lines × 1024 information lines). In this case, when the scanning lines are divided into five blocks, the number of scanning lines in each block differs depending on the block. The number of scanning lines in each block is, for example, in the case of 768 scanning lines, A to D blocks are 15
There are four lines, 152 blocks only for E blocks, or 154 scan lines for A and B blocks and 153 scan lines for C to E blocks. Here, 154 blocks for A to D blocks and E block Only the case of 152 lines will be described.

【0029】この場合、第一の実施例のときと同様に各
ブロックの最終走査線のパルス(D)には隣接するブロ
ックの1番目の走査線の情報波形が合成されるが、Eブ
ロックは走査線数が少ないのでDブロック−154番走
査線の情報波形とBブロック−1番走査線の情報波形と
の間に1Hの休止期間を入れる。
In this case, as in the first embodiment, the information waveform of the first scanning line of the adjacent block is synthesized with the pulse (D) of the last scanning line of each block. Since the number of scanning lines is small, a 1H pause period is inserted between the information waveform of the D-block-154th scanning line and the information waveform of the B-block-1st scanning line.

【0030】図7は第三の実施例におけるA〜Eまでの
走査ブロックの切れ目の走査方法について説明する図で
ある。図7は図6と同様にXGAの解像度(768走査
線×1024情報線)の場合を説明する図である。第二
の実施例との相違は、Dブロック−154番走査線の情
報波形とBブロック−1番走査線の情報波形との間にA
ブロック−1番走査線の情報波形を入れ、休止期間を無
くしたことである。また、このときAブロック−1番走
査線は第一、第二の実施例のときとは異なり、他の走査
線のパルスと干渉することなく、パルス(A)から順次
印加することが出来るので、休止期間を必要としない走
査方法を実現することができる。
FIG. 7 is a diagram for explaining a method of scanning a break between scanning blocks A to E in the third embodiment. FIG. 7 is a diagram for explaining the case of the XGA resolution (768 scanning lines × 1024 information lines) as in FIG. The difference from the second embodiment is that the information waveform of the D block-154th scanning line and the information waveform of the B block- 1st scanning line have A
That is, the information waveform of the block-1 scan line is inserted to eliminate the pause period. Also, at this time, unlike the first and second embodiments, the A block-1 scan line can be applied sequentially from the pulse (A) without interfering with the pulses of the other scan lines. In addition, it is possible to realize a scanning method that does not require a pause period.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば高
いフレーム周波数を実現し、表示品位を高めることが出
来る。
As described above, according to the present invention, a high frame frequency can be realized and the display quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第一の実施例に係る駆動波形を示す
図である。
FIG. 1 is a diagram showing a driving waveform according to a first embodiment of the present invention.

【図2】 本発明の一実施例に係る表示装置のブロック
図である。
FIG. 2 is a block diagram of a display device according to an embodiment of the present invention.

【図3】 図2の表示装置の画像情報の通信タイミング
チャートである。
FIG. 3 is a communication timing chart of image information of the display device of FIG. 2;

【図4】 本発明の第一の実施例における走査ブロック
を示した模式図である。
FIG. 4 is a schematic diagram showing a scanning block according to the first embodiment of the present invention.

【図5】 本発明の第一の実施例における駆動波形を示
した図である。
FIG. 5 is a diagram showing a driving waveform according to the first embodiment of the present invention.

【図6】 本発明の第二の実施例における駆動波形を示
した図である。
FIG. 6 is a diagram showing a driving waveform according to a second embodiment of the present invention.

【図7】 本発明の第三の実施例における駆動波形を示
した図である。
FIG. 7 is a diagram showing a drive waveform according to a third embodiment of the present invention.

【図8】 強誘電性液晶セルの駆動特性を示した図であ
る。
FIG. 8 is a diagram showing driving characteristics of a ferroelectric liquid crystal cell.

【図9】 図8の駆動特性による表示状態を示した図で
ある。
FIG. 9 is a diagram showing a display state based on the drive characteristics of FIG.

【図10】 強誘電性液晶セルの温度による駆動特性の
変化を示した図である。
FIG. 10 is a diagram showing a change in driving characteristics depending on the temperature of the ferroelectric liquid crystal cell.

【図11】 4パルス法の駆動波形を示した図である。FIG. 11 is a diagram showing a driving waveform of the four-pulse method.

【図12】 4パルス法の駆動手段を示した図である。FIG. 12 is a diagram showing a driving means of a four-pulse method.

【図13】 4パルス法を用いた際の表示状態を示した
図である。
FIG. 13 is a diagram showing a display state when the four-pulse method is used.

【図14】 強誘電性液晶セルの模式図である。FIG. 14 is a schematic view of a ferroelectric liquid crystal cell.

【図15】 画素シフト法の駆動手段を示した図であ
る。
FIG. 15 is a diagram showing a driving means of the pixel shift method.

【図16】 単発パルスを印加したときの緩和時間の様
子を示した図である。
FIG. 16 is a diagram showing a state of a relaxation time when a single pulse is applied.

【図17】 クロストークパルスによる透過率への影響
を示した図である。
FIG. 17 is a diagram showing the influence of crosstalk pulses on transmittance.

【図18】 画素シフト法の駆動波形を示した図であ
る。
FIG. 18 is a diagram showing a driving waveform of the pixel shift method.

【符号の説明】[Explanation of symbols]

81:ガラス、82:液晶、83:情報側電極、84:
走査側電極、85:下地層、86:配向膜、121:表
示素子、122:情報線駆動回路、123:走査線駆動
回路、124:パネルコントローラ、125:グラフィ
ックコントローラ。
81: glass, 82: liquid crystal, 83: information side electrode, 84:
Scanning electrode, 85: base layer, 86: alignment film, 121: display element, 122: information line drive circuit, 123: scanning line drive circuit, 124: panel controller, 125: graphic controller.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 対向して配置した2枚の電極基板間に強
誘電性液晶を挟持してそれぞれの電極基板に設けた走査
電極群と情報電極群との交差部に画素を構成し、各画素
内に閾値分布を形成してなる強誘電性液晶表示素子と、
該液晶表示素子に階調表示を行なう駆動手段とを備えた
液晶表示装置において、前記駆動手段は前記液晶表示素
子の画素を少なくとも2つ以上の走査ブロックに分割
し、各ブロックに渡って走査線を順次飛び越し走査する
ことを特徴とする液晶表示装置。
A pixel is formed at an intersection of a scanning electrode group and an information electrode group provided on each electrode substrate with a ferroelectric liquid crystal sandwiched between two electrode substrates arranged opposite to each other. A ferroelectric liquid crystal display element formed with a threshold distribution in a pixel,
A liquid crystal display device comprising: a driving unit for performing gradation display on the liquid crystal display element; wherein the driving unit divides the pixels of the liquid crystal display element into at least two or more scanning blocks, and scans the scanning lines over each block. A liquid crystal display device, which sequentially scans the data.
【請求項2】 対向して配置した2枚の電極基板間に強
誘電性液晶を挟持してそれぞれの電極基板に設けた走査
電極群と情報電極群との交差部に画素を構成し、各画素
内に閾値分布を形成してなる強誘電性液晶表示素子に階
調表示を行なう駆動方法において、前記液晶表示素子の
画素を少なくとも2つ以上の走査ブロックに分割し、各
ブロックに渡って走査線を順次飛び越し走査することを
特徴とする液晶表示素子の駆動方法。
2. A pixel is formed at the intersection of a scanning electrode group and an information electrode group provided on each electrode substrate by sandwiching a ferroelectric liquid crystal between two electrode substrates arranged opposite to each other. In a driving method for performing gradation display on a ferroelectric liquid crystal display element having a threshold distribution formed in a pixel, a pixel of the liquid crystal display element is divided into at least two or more scanning blocks, and scanning is performed over each block. A method for driving a liquid crystal display element, wherein lines are sequentially skipped and scanned.
【請求項3】 前記走査ブロック数は、該強誘電性液晶
の書き込み特性に応じて変化させることを特徴とする請
求項2記載の駆動方法。
3. The driving method according to claim 2, wherein the number of scanning blocks is changed according to a writing characteristic of the ferroelectric liquid crystal.
【請求項4】 前記走査ブロック内は順次走査すること
を特徴とする請求項2記載の駆動方法。
4. The driving method according to claim 2, wherein the scanning block is sequentially scanned.
【請求項5】 前記液晶表示素子の隣接する2本の走査
電極上の画素にまたがって階調表示を行なうことを特徴
とする請求項2記載の駆動方法。
5. The driving method according to claim 2, wherein gradation display is performed over pixels on two adjacent scanning electrodes of the liquid crystal display element.
【請求項6】 前記少なくとも2つ以上のブロックに分
割した走査ブロック内の最終走査線は、該走査ブロック
内の最終走査線自身の複数の選択パルスのうちの一つの
パルスと該走査ブロックに物理的に隣接する走査ブロッ
ク内の1番目の走査線の階調情報との合成により温度変
化に対する階調表示の補償を行なうことを特徴とする請
求項5記載の駆動方法。
6. A final scanning line in a scanning block divided into at least two or more blocks, wherein one of a plurality of selection pulses of the final scanning line itself in the scanning block and a physical pulse in the scanning block. 6. A driving method according to claim 5, wherein the gradation display is compensated for a temperature change by synthesizing the gradation information with the gradation information of the first scanning line in the adjacent scanning block.
【請求項7】 前記走査ブロック内の最終走査線が前記
液晶表示素子の最終走査線であるとき、該走査線は自身
の階調情報と自身の複数のパルスのうちの一つのパルス
との合成により温度変化に対する階調表示の補償を行な
うことを特徴とする請求項6記載の駆動方法。
7. When the last scan line in the scan block is the last scan line of the liquid crystal display element, the scan line combines its own gradation information with one of its own plurality of pulses. 7. The driving method according to claim 6, wherein the gradation display is compensated for the temperature change by the following method.
JP18895697A 1997-07-01 1997-07-01 Liquid crystal display device and its driving method Pending JPH1124042A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18895697A JPH1124042A (en) 1997-07-01 1997-07-01 Liquid crystal display device and its driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18895697A JPH1124042A (en) 1997-07-01 1997-07-01 Liquid crystal display device and its driving method

Publications (1)

Publication Number Publication Date
JPH1124042A true JPH1124042A (en) 1999-01-29

Family

ID=16232874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18895697A Pending JPH1124042A (en) 1997-07-01 1997-07-01 Liquid crystal display device and its driving method

Country Status (1)

Country Link
JP (1) JPH1124042A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068080A (en) * 2017-01-05 2017-08-18 友达光电股份有限公司 Liquid crystal display device having a plurality of pixel electrodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068080A (en) * 2017-01-05 2017-08-18 友达光电股份有限公司 Liquid crystal display device having a plurality of pixel electrodes
CN107068080B (en) * 2017-01-05 2020-01-14 友达光电股份有限公司 Liquid crystal display device having a plurality of pixel electrodes

Similar Documents

Publication Publication Date Title
US5414443A (en) Drive device for driving a matrix-type LCD apparatus
JP3230755B2 (en) Matrix driving method for flat display device
KR100246150B1 (en) Liquid crystal display device and method for driving the same
EP0545400B1 (en) Liquid crystal display apparatus
JP2847331B2 (en) Liquid crystal display
US6320562B1 (en) Liquid crystal display device
KR100462958B1 (en) Driving circuit for driving electrooptical device, electrooptical device and electronic apparatus
JP2003140114A (en) Driver for cholesteric liquid crystal display
KR20040002469A (en) Driving method of liquid crystal display apparatus and liquid crystal display apparatus
JPH08211364A (en) Bistable liquid crystal display element, data signal generator and addressing method for liquid crystal display element
US6597335B2 (en) Liquid crystal display device and method for driving the same
US20040263939A1 (en) Display drive method and display apparatus
JPH10325946A (en) Optical modulation device
JP2759589B2 (en) Ferroelectric liquid crystal display device
US6396467B1 (en) System and method for driving a nematic liquid crystal
JPH09101498A (en) Driving method for display device, and liquid crystal display device
JPH08241060A (en) Liquid crystal display device and its drive method
JPH1124042A (en) Liquid crystal display device and its driving method
JPH1124043A (en) Liquid crystal display device and its driving method
JPH02116823A (en) Liquid crystal device
JP3101790B2 (en) Liquid crystal display device
JP3097724B2 (en) Liquid crystal display device
JP2717014B2 (en) Driving method of display device
JPH0588646A (en) Matrix driving method for plane type display device
JPH08122744A (en) Driving method for liquid crystal device and liquid crystal device