JPH11235053A - Power converter stack - Google Patents
Power converter stackInfo
- Publication number
- JPH11235053A JPH11235053A JP10043019A JP4301998A JPH11235053A JP H11235053 A JPH11235053 A JP H11235053A JP 10043019 A JP10043019 A JP 10043019A JP 4301998 A JP4301998 A JP 4301998A JP H11235053 A JPH11235053 A JP H11235053A
- Authority
- JP
- Japan
- Prior art keywords
- negative
- positive
- terminal
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 100
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 238000009434 installation Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電力変換装置用ス
タックに関するものである。The present invention relates to a stack for a power conversion device.
【0002】[0002]
【従来の技術】図1は、従来のハーフブリッジ回路の一
例を示している。同図に示すように、正側直流端子1と
負側直流端子2の間に直流コンデンサ3と、スイッチン
グ素子を配置する。そして図示の例では、直流コンデン
サ3は、実際には3個直列にしたコンデンサ群3a〜3
dを4組並列接続することにより、所望の容量を得るよ
うにしている。また、スイッチング素子は、両直流端子
1,2間に正側スイッチング素子4と負側スイッチング
素子5を直列に配置したものを2組並列的に接続してい
る。そして、直列接続した2つのスイッチング素子4,
5の接続点が交流端子6となる。2. Description of the Related Art FIG. 1 shows an example of a conventional half bridge circuit. As shown in FIG. 1, a DC capacitor 3 and a switching element are arranged between a positive DC terminal 1 and a negative DC terminal 2. In the illustrated example, the DC capacitors 3 are actually three capacitor groups 3 a to 3
A desired capacity is obtained by connecting four sets of d in parallel. As the switching elements, two sets in which a positive switching element 4 and a negative switching element 5 are arranged in series between the DC terminals 1 and 2 are connected in parallel. And two switching elements 4 connected in series,
The connection point 5 becomes the AC terminal 6.
【0003】さらに、各スイッチング素子5には、スナ
バー回路7が連結され、スイッチング時のサージ電圧の
解消等を行っている。さらに、正側直流端子1,負側直
流端子2に接続された電源ラインLには、直流ヒューズ
9が配置され、また、その電源ラインLから各直流コン
デンサ3に向けて分岐された部分には直流コンデンサ直
列ヒューズ8が設けられている。そして、各スイッチン
グ素子4,5がオンするタイミングを適宜に調整・設定
するようになっている。なお、具体的な動作原理は、周
知であるので、詳細な説明を省略する。Further, a snubber circuit 7 is connected to each switching element 5 to eliminate a surge voltage at the time of switching. Further, a DC fuse 9 is arranged in the power supply line L connected to the positive DC terminal 1 and the negative DC terminal 2, and a portion branched from the power supply line L toward each DC capacitor 3 is provided. A DC capacitor series fuse 8 is provided. Then, the timing at which each of the switching elements 4 and 5 is turned on is appropriately adjusted and set. Since the specific operation principle is well known, detailed description will be omitted.
【0004】そして、係る回路図を実現するための装置
を製造するには、各構成部品を用意し、それをリード線
やリードプレートなどにより連結している。そして、各
構成部品(素子)の配置レイアウトも、まさに図1に示
すとおりであり、正側・負側直流端子1,2と交流端子
6は、反対側に設置するとともに、正側・負側直流端子
1,2側に電解コンデンサからなる直流コンデンサを直
・並列配置し、交流端子6側にスイッチング素子4,5
を配置するようにしていた。In order to manufacture an apparatus for realizing such a circuit diagram, each component is prepared and connected to each other by a lead wire or a lead plate. The layout of the components (elements) is also exactly as shown in FIG. 1. The positive / negative DC terminals 1 and 2 and the AC terminal 6 are installed on opposite sides, while the positive / negative sides are arranged. DC capacitors composed of electrolytic capacitors are arranged in series and parallel on the DC terminals 1 and 2 side, and the switching elements 4 and 5 are arranged on the AC terminals 6 side.
Had to be placed.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記し
た従来の構造では、以下に示す問題があった。すなわ
ち、図1を簡略化して記載した図2に示すように、回路
上の各位置にインダクタンスが発生している。発生場所
に分けて説明すると、コンデンサ群3aとスイッチング
素子4,5で囲まれる領域に発生するL1と、隣接する
コンデンサ群(3aと3b.3bと3c,3cと3d)
の間の領域に発生するL21,L22,L23がある。
そして、各L分は、実際に回路を組んだ際の面積(配線
により囲まれた部分の面積)に対応しているため、比較
的大きな値となる。However, the above-mentioned conventional structure has the following problems. That is, as shown in FIG. 2 which is a simplified version of FIG. 1, inductance is generated at each position on the circuit. In terms of the location of occurrence, L1 generated in a region surrounded by the capacitor group 3a and the switching elements 4 and 5, and adjacent capacitor groups (3a and 3b. 3b and 3c, 3c and 3d)
There are L21, L22, and L23 that occur in the area between.
Each L has a relatively large value because it corresponds to the area when the circuit is actually assembled (the area of the portion surrounded by the wiring).
【0006】そして、スイッチング周波数の高周波数化
や流す電流の大電流化などを考慮すると、上記L分(L
1+L21+L22+L23)が無視できず、スイッチ
ング時のサージ電圧の発生を招く。そこで、従来の部品
配置構成のまま単に各素子・部品を近づければ面積が縮
小してL分は小さくなるものの、実際には、部品間での
絶縁耐圧などを考慮すると、あまり近づけることができ
ず、従来の配置構造での小型化すなわちインダクタンス
を減少させることは困難であった。In consideration of the increase in the switching frequency and the increase in the flowing current, the above L (L
1 + L21 + L22 + L23) cannot be neglected, causing a surge voltage at the time of switching. Therefore, if the elements and components are simply brought closer to each other with the conventional component arrangement, the area is reduced and the distance L is reduced. However, it has been difficult to reduce the size of the conventional arrangement structure, that is, to reduce the inductance.
【0007】さらに、各コンデンサ群3a〜3dのそれ
ぞれからスイッチング素子4,5側を見た場合のインダ
クタンスは、コンデンサ群3aは、L1のみである。そ
して、コンデンサ群3bはL1+L21、コンデンサ群
3cはL1+L21+L22、コンデンサ群3dはL1
+L21+L22+L23となり、各コンデンサ群3a
〜3dから見たインダクタンスは不均等となる。その結
果、スイッチング素子4,5に近くインダクタンスの小
さいコンデンサ群ほどリップル電流が大きくなり、早く
放電・劣化する(この例では、コンデンサ群3aが最も
リップル電流が大きい)。すると、各コンデンサ群にお
ける放電状態・劣化状態が異なるおそれがあり、そのよ
うに異なると、放電状態の大きいコンデンサ群に対して
他のコンデンサ群から供給されることになり、回路全体
の性能が低下する。Furthermore, when the switching elements 4 and 5 are viewed from each of the capacitor groups 3a to 3d, the inductance of the capacitor group 3a is only L1. The capacitor group 3b is L1 + L21, the capacitor group 3c is L1 + L21 + L22, and the capacitor group 3d is L1 + L21.
+ L21 + L22 + L23, and each capacitor group 3a
3d are unequal. As a result, a capacitor group closer to the switching elements 4 and 5 and having a smaller inductance has a larger ripple current and discharges and deteriorates earlier (in this example, the capacitor group 3a has the largest ripple current). Then, the discharge state and deterioration state of each capacitor group may be different, and if they are different, the capacitor group with a large discharge state will be supplied from another capacitor group, and the performance of the entire circuit will decrease. I do.
【0008】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、インダクタンスを低減させ、スイッチング時のサー
ジ電圧の発生を可及的に抑制し、各コンデンサ(コンデ
ンサ群)の回路へのインダクタンスを等しくさせ、リッ
プル電流を均等化することにより、高周波数・大電流で
あっても回路の安定駆動を確保することのできる電力変
換装置用スタックを提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above background, and has as its object to solve the above-described problems, reduce inductance, and suppress generation of surge voltage during switching as much as possible. By equalizing the inductance of each capacitor (capacitor group) to the circuit and equalizing the ripple current, a stack for a power conversion device that can ensure stable driving of the circuit even at a high frequency and a large current. Is provided.
【0009】[0009]
【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る電力変換装置用スタックでは、要件
(1)〜(5)を備えるように構成した(請求項1)。 (1)絶縁板の両面にそれぞれ第1,第2導体板を取り
付けて接合基板を形成する。 (2)正側直流端子と負側直流端子の間に端子(実施の
形態の「交流端子」に相当)が位置するように、それら
各端子を前記接合基板に取り付ける。 (3)前記正側直流端子に接続される正側電源ライン
と、前記負側直流端子に接続される負側電源ラインの間
に、複数のコンデンサ部を並列接続するとともに、正側
スイッチング素子,負側スイッチング素子を直列接続
し、それら両スイッチング素子の接続部分を前記端子に
接続する。それら両スイッチング素子及び前記コンデン
サ部を構成するコンデンサは、前記接合基板の所定位置
に取り付けられ、前記第1導体板と、前記第2導体板に
より、前記正側電源ライン・負側電源ラインを構成し、
前記接合基板に取り付けられる前記スイッチング素子及
び前記コンデンサの結線を行う。 (4)前記スイッチング素子は中央にまとめて配置し、
前記コンデンサ部は前記各スイッチング素子の外側に、
均等に配置する。 (5)前記所定のパターン形状は、正側及び負側直流端
子の設置位置と反対側で前記スイッチング素子との接続
を行うようにするとともに、前記正側・負側電源ライン
を構成するパターン部分では、第1,第2導体板で重合
するようにする。Means for Solving the Problems In order to achieve the above object, a stack for a power converter according to the present invention is configured so as to satisfy requirements (1) to (5) (claim 1). (1) First and second conductor plates are attached to both surfaces of an insulating plate to form a joint substrate. (2) Each terminal is attached to the bonding board so that the terminal (corresponding to the “AC terminal” in the embodiment) is located between the positive DC terminal and the negative DC terminal. (3) A plurality of capacitor units are connected in parallel between a positive power supply line connected to the positive DC terminal and a negative power supply line connected to the negative DC terminal. The negative-side switching elements are connected in series, and the connection between the two switching elements is connected to the terminal. The two switching elements and the capacitor forming the capacitor portion are mounted at predetermined positions on the bonding substrate, and the first power supply line and the second power supply plate form the positive power supply line and the negative power supply line. And
The connection between the switching element and the capacitor attached to the bonding substrate is performed. (4) The switching elements are collectively arranged at the center,
The capacitor unit is provided outside each of the switching elements.
Place evenly. (5) The predetermined pattern shape is such that a connection with the switching element is made on a side opposite to an installation position of a positive side and a negative side DC terminal, and a pattern portion forming the positive side / negative side power supply line. Then, the first and second conductive plates are superposed.
【0010】また、前記正側電源ライン,負側電源ライ
ンと、前記正側,負側スイッチング素子と端子を接続す
るラインを構成する前記第1,第2導体板のパターン部
分の少なくとも一部を重合させるように構成すると、な
およい(請求項2)。[0010] In addition, at least a part of a pattern portion of the first and second conductor plates constituting the positive power supply line and the negative power supply line and a line connecting the positive and negative switching elements to the terminals. It is even better if it is configured to be polymerized (claim 2).
【0011】このようにすると、実施の形態でも詳細に
説明したように、両導体板のパターン部分が重なってい
るため、正側電源ラインと負側電源ラインで囲まれる領
域は絶縁板の厚さとなるので、その部分で発生するイン
ダクタンスは小さくなる。また、コンデンサ部を各スイ
ッチング素子の外側に均等に配置したため、そのコンデ
ンサ部で発生するインダクタンスはほぼ等しくなり、上
記電源ラインで発生するインダクタンスよりは十分大き
い。従って、各コンデンサ部から見たインダクタンス
は、電源ラインで発生するインダクタンスを無視できる
ので、結局各コンデンサ部から見たインダクタンスはほ
ぼ等しくなる。よって、リップル電流を均等化すること
により、高周波数・大電流であっても回路の安定駆動が
図れる。In this case, as described in detail in the embodiment, since the pattern portions of the two conductor plates overlap each other, the region surrounded by the positive power supply line and the negative power supply line has the thickness of the insulating plate. Therefore, the inductance generated at that portion becomes smaller. Further, since the capacitor portions are arranged uniformly outside each switching element, the inductance generated in the capacitor portions is substantially equal, and is sufficiently larger than the inductance generated in the power supply line. Therefore, since the inductance seen from each capacitor section can ignore the inductance generated in the power supply line, the inductance seen from each capacitor section becomes almost equal after all. Therefore, by equalizing the ripple current, stable driving of the circuit can be achieved even at a high frequency and a large current.
【0012】また、回路全体のインダクタンスは、上記
のように電源ライン部分さらにはスイッチング素子部分
でも小さくなるので、同一の等価回路を持つ従来のもの
に比べて非常に小さくできる。よって、スイッチング時
に発生するサージ電圧を抑制できる。Further, since the inductance of the entire circuit is reduced in the power supply line portion and also in the switching element portion as described above, it can be extremely reduced as compared with a conventional device having the same equivalent circuit. Therefore, the surge voltage generated at the time of switching can be suppressed.
【0013】また、上記回路構成を前提とし、正負の電
源ライン間に挿入される前記複数のコンデンサ部のう
ち、隣接するコンデンサ部は、相手側に近いほうが互い
に同極になるようにするとよい(請求項3)。このよう
にすると、コンデンサ部同士の物理的距離を短くして
も、十分な絶縁耐圧を確保できるので、小型化が図れ
る。Further, on the premise of the above circuit configuration, among the plurality of capacitor portions inserted between the positive and negative power supply lines, it is preferable that adjacent capacitor portions have the same polarity when they are close to each other. Claim 3). In this case, even if the physical distance between the capacitor portions is shortened, a sufficient withstand voltage can be ensured, so that downsizing can be achieved.
【0014】前記接合基板の上にシールド板を配置する
とともに、そのシールド板に、前記スイッチング素子の
オン/オフを制御するドライブ回路を実装してもよい
(請求項4)。ドライブ回路とスイッチング素子が同一
装置に組み込まれるので、取り扱いが容易となるばかり
でなく、両者の距離が近づくことにより、小型化で高性
能な装置を構成できる。[0014] A shield plate may be arranged on the bonding substrate, and a drive circuit for controlling on / off of the switching element may be mounted on the shield plate. Since the drive circuit and the switching element are incorporated in the same device, not only the handling becomes easy, but also a small-sized and high-performance device can be configured by shortening the distance between the two.
【0015】[0015]
【発明の実施の形態】図3は、本発明の好適な一実施の
形態の概略構成図を示しており、図4,図5,図6は、
それぞれ本発明の構成要素の1つであるP層側導体板,
絶縁板,N層側導体板の平面図をそれぞれ示している。
また、図7は、図3におけるX−Y線矢視断面図であ
る。さらに、図8は、具体的な装置構成を示しており、
図8は各導体板15,16及び絶縁板10を取り外した
状態の平面図であり、主としてスイッチング素子である
IGBTと逆方向ダイオードを同一パッケージに封止し
たIGBTモジュール(以下単に「IGBT」と称す
る)と、直流コンデンサ(電解コンデンサ)の配置レイ
アウトを示している。図9は、装置全体の平面図を示し
ており、図10はその側面図を示している。FIG. 3 is a schematic structural view of a preferred embodiment of the present invention, and FIGS.
Each of the P-layer side conductor plates, which is one of the components of the present invention,
The plan views of the insulating plate and the N-layer side conductive plate are shown.
FIG. 7 is a sectional view taken along line XY in FIG. FIG. 8 shows a specific device configuration.
FIG. 8 is a plan view showing a state where the conductor plates 15 and 16 and the insulating plate 10 are removed, and an IGBT module (hereinafter, simply referred to as “IGBT”) in which an IGBT and a reverse diode which are switching elements are mainly sealed in the same package. ) And a layout of DC capacitors (electrolytic capacitors). FIG. 9 shows a plan view of the entire apparatus, and FIG. 10 shows a side view thereof.
【0016】図3に示すように、絶縁板10の一側縁近
傍に、正側直流端子11,負側直流端子12及び交流端
子13をほぼ同一直線上に配置している。なお、本発明
では、必ずしも同一直線上に配置する必要はないが、同
じ側に設ける必要はある。As shown in FIG. 3, a positive DC terminal 11, a negative DC terminal 12, and an AC terminal 13 are arranged on a substantially straight line near one side edge of the insulating plate 10. In the present invention, it is not always necessary to arrange them on the same straight line, but they need to be arranged on the same side.
【0017】また、この絶縁板10の上下面には、それ
ぞれP層側導体板15とN層側導体板16とを接合し、
接合基板(大電流基板)27を形成している。これらP
層側導体板15およびN層側導体板16は、ともに所定
のパターン形状からなる所定厚さの銅板から構成してい
る。そして、P層側導体板15は、主として正側の直流
ラインを構成し、N層側導体板16は主として負側の直
流ラインを構成している。On the upper and lower surfaces of the insulating plate 10, a P layer side conductor plate 15 and an N layer side conductor plate 16 are joined, respectively.
A bonding substrate (large current substrate) 27 is formed. These P
The layer side conductor plate 15 and the N layer side conductor plate 16 are both formed of a copper plate having a predetermined pattern shape and a predetermined thickness. The P-layer side conductor plate 15 mainly constitutes a positive DC line, and the N-layer side conductor plate 16 mainly constitutes a negative DC line.
【0018】また、図3において絶縁板10の上面にP
層側導体板15を配置し、絶縁板10の下面にN層側導
体板16を配置している。従って、図3中P層側導体板
15による配線パターンは実線で示し、N層側導体板1
6による配線パターンは破線で示している。そして、各
導体板15,16の具体的なパターン形状は、図4と図
6に示すようになっており、その導体板15,16の間
に図5に示すような外形状及び孔部を有する絶縁板10
を介在させる。なお、各図はいずれも平面図である。Also, in FIG. 3, P
The layer side conductor plate 15 is arranged, and the N layer side conductor plate 16 is arranged on the lower surface of the insulating plate 10. Therefore, the wiring pattern of the P-layer side conductor plate 15 in FIG.
The wiring pattern 6 is indicated by a broken line. The specific pattern shape of each of the conductor plates 15 and 16 is as shown in FIGS. 4 and 6, and an outer shape and a hole as shown in FIG. Insulating plate 10 having
Intervene. Each drawing is a plan view.
【0019】図4に示すように、P層側導体板15は、
正側の電源ラインを構成する平面略E字状の主パターン
15aと、コンデンサやヒューズの端子相互を連結する
ための各帯状パターン(15c,15d等)と、負側直
流電極12に接続される島状電極15dを備えている。As shown in FIG. 4, the P-layer side conductor plate 15 is
A main pattern 15a having a substantially E-shape in a plane constituting a positive power supply line, strip patterns (15c, 15d, etc.) for connecting terminals of capacitors and fuses, and a negative DC electrode 12 are connected. An island electrode 15d is provided.
【0020】また、同様に、N層側導体板16は、負側
の電源ラインを構成する平面略E字状の主パターン16
cと、コンデンサやヒューズの端子相互を連結するため
の各帯状パターン(16b等)と、正側直流電極11に
接続される島状電極16a並びに、交流電極12に接続
される引出配線パターン16dを備えている。そして、
この引出配線パターン16dは、主パターン16cの中
央の脚部分37のほぼ延長線上に形成されている。Similarly, the N-layer side conductor plate 16 has a substantially E-shaped main pattern 16 constituting a negative side power supply line.
c, each band-like pattern (16b or the like) for connecting terminals of a capacitor or a fuse, an island-like electrode 16a connected to the positive DC electrode 11, and a lead wiring pattern 16d connected to the AC electrode 12. Have. And
The lead wiring pattern 16d is formed substantially on an extension of the central leg portion 37 of the main pattern 16c.
【0021】そして、図4と図6を比較するとわかるよ
うに、主パターン15a,16c同士のそれぞれ対応す
る脚部分(30と31,34と35及び36と37)
や、各脚部分の連結部分32,33は、その大部分にお
いて上下方向に重なる(絶縁板10を介して対向する)
ように形成している。一例を示すと、図7のような関係
となる(連結部分32,33を示している)。さらに、
引出配線パターン16dと主パターン15の中央の脚部
分36とも、一部重合するようにしている。As can be seen by comparing FIGS. 4 and 6, the corresponding leg portions (30 and 31, 34 and 35 and 36 and 37) of the main patterns 15a and 16c, respectively.
In addition, the connecting portions 32 and 33 of the respective leg portions overlap vertically in most of the portions (opposed via the insulating plate 10).
It is formed as follows. For example, the relationship is as shown in FIG. 7 (the connecting portions 32 and 33 are shown). further,
The leading wiring pattern 16d and the central leg portion 36 of the main pattern 15 are also partially overlapped.
【0022】このように、正側の電源ラインと負側の電
源ラインとをそれぞれ導体板を用いて構成するととも
に、できるだけライン(パターン)部分が重なるように
構成している。係る点が本発明の特徴の1つである。As described above, the power supply line on the positive side and the power supply line on the negative side are each formed using the conductor plate, and the lines (patterns) are configured to overlap as much as possible. This is one of the features of the present invention.
【0023】次に回路構成を説明する。正側直流端子1
1には、直流ヒューズ17を介して2つの正側スイッチ
ング素子(IGBT)18のコレクタに接続されてい
る。この正側IGBT18のエミッタが交流端子13に
接続されるとともに、負側スイッチング素子(IGB
T)19のコレクタに接続されている。そして、負側I
GBT19のエミッタが直流ヒューズ25を介して負側
直流端子12に接続される。つまり、正側直流端子12
と負側直流端子12の間に、直列に正側IGBT18と
負側IGBT19を挿入したものを2組並列接続する回
路構成となっている。係る回路構成自体は、従来からあ
るものと基本的に同様である。Next, the circuit configuration will be described. Positive DC terminal 1
1 is connected to the collectors of two positive-side switching elements (IGBTs) 18 via a DC fuse 17. The emitter of the positive IGBT 18 is connected to the AC terminal 13 and the negative switching element (IGB
T) 19 connected to the collector. And the negative side I
The emitter of the GBT 19 is connected to the negative DC terminal 12 via the DC fuse 25. That is, the positive DC terminal 12
A circuit configuration in which two sets of the positive IGBT 18 and the negative IGBT 19 inserted in series between the negative DC terminal 12 and the negative DC terminal 12 are connected in parallel. Such a circuit configuration itself is basically the same as a conventional one.
【0024】また、正側直流端子11と負側直流端子1
2との間に介在させる直流コンデンサも、従来と同様
に、3つの直流コンデンサ(21a〜21c,22a〜
22c,23a〜23c,24a〜24c)を直列接続
して構成されるコンデンサ群を4組並列接続させてい
る。さらに、コンデンサ群と直列に直流コンデンサ直列
ヒューズ(以下、単に「直列ヒューズ」と称する)20
a〜20dを接続している。係る構成も基本的に従来と
同様(直列ヒューズを設ける位置は異なる)である。The positive DC terminal 11 and the negative DC terminal 1
2 are also provided with three DC capacitors (21a-21c, 22a-
22c, 23a to 23c, and 24a to 24c) are connected in parallel to four sets of capacitor groups. Further, a DC capacitor series fuse (hereinafter simply referred to as “series fuse”) 20 is connected in series with the capacitor group.
a to 20d are connected. Such a configuration is basically the same as the conventional one (the position where the series fuse is provided is different).
【0025】従って、図3等に示す回路もその等価回路
で示すと、直列ヒューズ20c.20dが負側電源ライ
ンに接続されることを除いて図1に示す従来のものとほ
ぼ同様となる。従って、具体的な説明を省略するが、本
装置の動作原理は従来と同様である。但し、後述するよ
うに、各部品の配置レイアウトを変更したことにより、
各コンデンサ群にとっての回路に対するインダクタンス
が均等になるとともに、装置全体のインダクタンスも小
さくできるようにする。Therefore, the equivalent circuit of the circuit shown in FIG. This is almost the same as the conventional one shown in FIG. 1 except that 20d is connected to the negative power supply line. Therefore, although a specific description is omitted, the operation principle of the present device is the same as that of the conventional device. However, as described later, by changing the layout of each part,
The inductance of the circuit for each capacitor group is equalized, and the inductance of the entire device can be reduced.
【0026】具体的には、まず、正側IGBT18,1
8と負側IGBT19,19を、仮想四角形の各頂点に
それぞれ配置する。そして、4つのコンデンサ群をそれ
ぞれ各IGBT18,19の外側に近接して配置してい
る。つまり、正側直流端子11側に設けた正側IGBT
18と負側IGBT19には、それぞれ第1コンデンサ
群21a〜21cと第2コンデンサ群22a〜22cを
配置し、負側直流端子12側に設けた正側IGBT18
と負側IGBT19には、それぞれ第4コンデンサ群2
4a〜24cと第3コンデンサ群23a〜23cを配置
する。More specifically, first, the positive IGBTs 18, 1
8 and the negative-side IGBTs 19 and 19 are arranged at the respective vertices of the virtual rectangle. The four capacitor groups are arranged close to the outside of each of the IGBTs 18 and 19, respectively. That is, the positive IGBT provided on the positive DC terminal 11 side
18 and the negative IGBT 19, a first capacitor group 21a to 21c and a second capacitor group 22a to 22c are arranged, respectively, and the positive IGBT 18 provided on the negative DC terminal 12 side.
And the negative-side IGBT 19 have the fourth capacitor group 2
4a to 24c and third capacitor groups 23a to 23c are arranged.
【0027】そして、スイッチング素子であるIGBT
とコンデンサ群の具体的な配置レイアウトは、図8から
わかるように、接合基板27の下側に配置している。ま
た、各コンデンサ群に接続される直列ヒューズ20a〜
20dは、コンデンサ群の外側で、しかも、接合基板2
7の上側に配置している。さらに、IGBT18,19
の下側には、ヒートシンク40を取り付け、放熱対策を
とっている。The switching element IGBT
As can be seen from FIG. 8, the specific layout of the capacitors and the group of capacitors is arranged below the bonding substrate 27. In addition, the series fuses 20a to 20c
20d is the outside of the capacitor group and the bonding substrate 2
7. Furthermore, IGBT18,19
A heat sink 40 is attached to the lower side to take heat dissipation measures.
【0028】次に、各コンデンサ群やスイッチング素子
等の構成部品(素子)相互並びに各端子11,12,1
3との接続構造を説明する。正側直流端子11は、N層
側導体板16の島状電極16aに接続されており、その
島状電極16aのターミナルaと、P層側導体板15の
主プレート15aのターミナルbとを導通するように直
流ヒューズ17を接合基板27の上面に配置する。つま
り、正側直流端子11に接続される正側電源ラインは、
一旦接合基板27の下面側のN層側導体板16を介して
接合基板27の上面側である本来の正側ラインを構成す
るP層側導体板15に流れ込むようにしている。係る構
成は、負側電源ラインでも行っている。このように、N
層側導体板16とP層側導体板15が絶縁板10を介し
て対向するように形成することにより、N層側導体板1
6をP層側導体板15で支持して、正側直流端子11の
機械的強度が高くなるという効果が期待される。Next, components (elements) such as capacitor groups and switching elements and terminals 11, 12, 1
3 will be described. The positive DC terminal 11 is connected to the island-shaped electrode 16a of the N-layer-side conductor plate 16, and electrically connects the terminal a of the island-shaped electrode 16a to the terminal b of the main plate 15a of the P-layer-side conductor plate 15. The DC fuse 17 is arranged on the upper surface of the bonding substrate 27 so as to perform the operation. That is, the positive power supply line connected to the positive DC terminal 11 is
Once flowing through the N-layer-side conductor plate 16 on the lower surface side of the bonding substrate 27, it flows into the P-layer-side conductor plate 15 constituting the original positive line on the upper surface side of the bonding substrate 27. Such a configuration is also performed on the negative power supply line. Thus, N
By forming the layer side conductor plate 16 and the P layer side conductor plate 15 so as to face each other with the insulating plate 10 interposed therebetween, the N layer side conductor plate 1 is formed.
6 is supported by the P-layer side conductor plate 15, and the effect that the mechanical strength of the positive DC terminal 11 is increased is expected.
【0029】また、直流ヒューズ17を介して正側直流
電極15と導通された主プレート15aに設けられたタ
ーミナルcに、第1コンデンサ群用の直列ヒューズ20
aの一端が接続され、その直列ヒューズ20aの他端
は、N層側導体板16の帯状パターン16bに設けられ
たターミナルdに接続されている。さらに、その帯状パ
ターン16bに設けられたターミナルeと、P層側導体
板15の第1帯状プレート15bのターミナルfの間に
直流コンデンサ21aが接続され、その第1帯状プレー
ト15bのターミナルgと第2帯状プレート15cのタ
ーミナルhとの間に直流コンデンサ21bが接続され、
さらに、その第2帯状プレート15cのターミナルiと
N層側導体板16の主プレート16cの一端に設けられ
たターミナルjとの間に直流コンデンサ21cが接続さ
れている。A terminal c provided on the main plate 15a electrically connected to the positive DC electrode 15 via the DC fuse 17 is connected to a series fuse 20 for the first capacitor group.
The other end of the series fuse 20a is connected to a terminal d provided on the strip pattern 16b of the N-layer side conductor plate 16. Further, a DC capacitor 21a is connected between a terminal e provided on the band-shaped pattern 16b and a terminal f of the first band-shaped plate 15b of the P-layer side conductor plate 15, and a terminal g of the first band-shaped plate 15b is connected to a terminal g. The DC capacitor 21b is connected between the terminal h of the two-band plate 15c and
Further, a DC capacitor 21c is connected between a terminal i of the second belt-shaped plate 15c and a terminal j provided at one end of the main plate 16c of the N-layer side conductor plate 16.
【0030】そして、N層側導体板16の主プレート1
6cは、4つのIGBT18,19の周囲を迂回する
(脚部分31,35及び連結部分33)とともに、2組
のIGBT18,19の間に挿入する(中央の脚部分3
7)ように平面略E字状のパターンに形成されており、
他端にて負側直流電極16に接続される。具体的には、
負側直流電極16が、P層側導体板15の島状電極15
dに接続されているため、その島状電極15dに設けた
ターミナルrと、上記N層側導体板16の主プレート1
6cの脚部分35側の端部に設けたターミナルsとの間
を直列ヒューズ25で電気的に接続することにより導通
されている。これにより、3つの直流コンデンサ21a
〜21cは、直列接続されるとともに、正側直流端子1
1と負側直流端子12との間に介在し、しかも、正側直
流端子11(正側電源ライン)側に直列ヒューズ20a
が挿入されるようになる。The main plate 1 of the N-layer side conductor plate 16
6c detours around the four IGBTs 18 and 19 (leg portions 31 and 35 and connecting portion 33) and is inserted between the two sets of IGBTs 18 and 19 (central leg portion 3).
7) is formed in a substantially E-shaped pattern as shown in FIG.
The other end is connected to the negative DC electrode 16. In particular,
The negative DC electrode 16 is connected to the island-shaped electrode 15 of the P-layer side conductor plate 15.
d, the terminal r provided on the island electrode 15d and the main plate 1 of the N-layer side conductor plate 16
6c is electrically connected to a terminal s provided at the end on the leg portion 35 side by a series fuse 25. Thereby, three DC capacitors 21a
To 21c are connected in series and the positive DC terminal 1
1 and the negative DC terminal 12, and the series fuse 20 a is connected to the positive DC terminal 11 (positive power supply line) side.
Will be inserted.
【0031】また、具体的な接続構造の説明は省略する
が、他の3つのコンデンサ群も、上記した第1コンデン
サ群21a〜21cと同様に、P層,N層側導体板1
5,16の各プレート部分を適宜に使用して所望の回路
構成を得るようにしている。そして、P層側導体板15
の主プレート15aも、N層側導体板16の主プレート
16cと同様に、4つのIGBT18,19の周囲を迂
回するように平面略E字状のパターンに形成されてい
る。換言すると、3本の脚部分30,36,34の間に
形成される空間部分にIGBT18,19を配置する。Although the description of the specific connection structure is omitted, the other three capacitor groups are also similar to the first capacitor groups 21a to 21c in that the P-layer and N-layer side conductor plates 1
The desired circuit configuration is obtained by appropriately using the respective plate portions 5 and 16. Then, the P-layer side conductor plate 15
Similarly to the main plate 16c of the N-layer side conductive plate 16, the main plate 15a is formed in a substantially E-shaped pattern so as to detour around the four IGBTs 18 and 19. In other words, the IGBTs 18 and 19 are arranged in a space formed between the three leg portions 30, 36 and 34.
【0032】そして、各正側IGBT18のコレクタ
は、P層側導体板15の主プレート15aの中央の脚部
分36の先端側に設けたターミナルk,lに接続され、
正側IGBT18のエミッタは、引出配線パターン16
dに設けたターミナルo,pに接続される。そして、引
出配線パターン16dの先端16d′にて交流端子12
が接続される。また、各負側IGBT19のコレクタ
は、引出配線パターン16dに設けたターミナルv,w
に接続されることにより、正側IGBTとの接続がとら
れ、さらに、負側IGBT19のエミッタはN層側導体
板16の主プレート16cの中央の脚部分37の先端側
に設けたターミナルx,yに接続され、負側直流端子1
1に導通される。The collector of each positive side IGBT 18 is connected to terminals k, l provided on the tip side of the center leg portion 36 of the main plate 15a of the P layer side conductor plate 15,
The emitter of the positive side IGBT 18 is connected to the extraction wiring pattern 16.
The terminals are connected to terminals o and p provided at d. Then, the AC terminal 12 is connected to the leading end 16d 'of the lead wiring pattern 16d.
Is connected. The collector of each negative IGBT 19 is connected to the terminals v, w provided on the lead wiring pattern 16d.
Is connected to the positive side IGBT, and the emitter of the negative side IGBT 19 is connected to the terminals x, provided on the tip side of the central leg portion 37 of the main plate 16c of the N-layer side conductor plate 16. y, the negative DC terminal 1
Conducted to 1.
【0033】さらに本形態では、隣接するコンデンサ
群、つまり、第1コンデンサ群21a〜21cと、第2
コンデンサ群22a〜22cとを配置する際に、近接す
る側を同極性にしている。つまり、隣接する2つの直流
コンデンサ21a,22aは、ともに正極側を相手側に
位置させている。同様に、第3コンデンサ群の直流コン
デンサ23cと第4コンデンサ群の直流コンデンサ24
cは、ともに負極側を相手側に位置させている。このよ
うに同極側を対向させることにより、たとえ物理的距離
を近づけても、十分な絶縁耐圧をとることができ、小型
化が図れる。Further, in the present embodiment, adjacent capacitor groups, that is, first capacitor groups 21a to 21c,
When arranging the capacitor groups 22a to 22c, the adjacent sides have the same polarity. That is, the two adjacent DC capacitors 21a and 22a both have the positive electrode side located on the other side. Similarly, the DC capacitor 23c of the third capacitor group and the DC capacitor 24 of the fourth capacitor group
c, the negative electrode side is located on the other side. By facing the same pole side in this way, even if the physical distance is shortened, a sufficient withstand voltage can be obtained, and downsizing can be achieved.
【0034】上記した構成によれば、回路装置全体での
インダクタンスは、図3中ハッチングで区切られた領域
の面積に対応するものとなる。つまり、各コンデンサ群
側からIGBTに至る回路のうち共通の部分で発生する
インダクタンスL1と、コンデンサ群とそれに接続され
る直列ヒューズで囲まれる領域で発生するインダクタン
スL21,L22,L24,L25と、第1コンデンサ
群21a〜21cから上記L1が発生する共通の部分に
至るライン、つまり、主パターン15aの脚部分30と
主パターン16cの脚部分31で囲まれる領域で発生す
るインダクタンスL23と、第4コンデンサ群24a〜
24cから上記L1が発生する共通の部分に至るライ
ン、つまり、主パターン15aの脚部分34と主パター
ン16cの脚部分35で囲まれる領域で発生するインダ
クタンスL26とが存在する。According to the configuration described above, the inductance of the entire circuit device corresponds to the area of the region divided by hatching in FIG. That is, the inductance L1 generated in a common portion of the circuit from each capacitor group side to the IGBT, the inductances L21, L22, L24, and L25 generated in a region surrounded by the capacitor group and the series fuse connected thereto. A line extending from the one capacitor group 21a to 21c to the common portion where the above L1 occurs, that is, an inductance L23 generated in a region surrounded by the leg portion 30 of the main pattern 15a and the leg portion 31 of the main pattern 16c; Groups 24a-
There is a line from 24c to the common portion where the above L1 occurs, that is, an inductance L26 generated in a region surrounded by the leg portion 34 of the main pattern 15a and the leg portion 35 of the main pattern 16c.
【0035】そして、各コンデンサ群からL1が発生す
るIGBT及びその周囲の共通部分までのインダクタン
スは、第1コンデンサ群21a〜21cは「L21+L
23」となり、第2コンデンサ群22a〜22cはL2
2となり、第3コンデンサ群23a〜23cはL24と
なり、第4コンデンサ群24a〜24は「L25+L2
6」となる。The inductance from each of the capacitor groups to the IGBT where L1 is generated and the common part around the IGBT is "L21 + L" for the first capacitor groups 21a to 21c.
23 ", and the second capacitor groups 22a to 22c are L2
2, the third capacitor groups 23a to 23c are L24, and the fourth capacitor groups 24a to 24 are "L25 + L2
6 ".
【0036】ここで、各コンデンサ群とそれに接続する
ヒューズの相対位置関係は、すべて等しくしているの
で、そのコンデンサ群の部分で発生する各インダクタン
スL21,L22,L24,L25は、すべて等しくな
る。また、配置レイアウトを対称形にすることにより、
L23とL26もほぼ等しくなる。さらに、L23,L
26及びL1は、実際の回路においては、絶縁板10を
介して対向配置しているため、非常に小さい。従って、 L21+L23=L25+L26 L22=L24 L21+L23〓L22 が成り立つ。Here, since the relative positions of the respective capacitor groups and the fuses connected thereto are all equal, the inductances L21, L22, L24 and L25 generated in the capacitor group are all equal. Also, by making the layout layout symmetrical,
L23 and L26 are also substantially equal. Further, L23, L
In an actual circuit, 26 and L1 are very small because they are opposed to each other with the insulating plate 10 interposed therebetween. Therefore, L21 + L23 = L25 + L26 L22 = L24 L21 + L23〓L22 holds.
【0037】よって、各コンデンサ群が負担するインダ
クタンスはすべて等しくなる。さらに、L23,L26
及びL1が非常に小さいことから、従来の装置に比べて
装置全体のインダクタンス分が可及的に小さくなる。よ
って、各コンデンサのリップル電流を可及的に抑制で
き、スイッチング時に発生するサージ電圧も可能な限り
小さくすることができる。その結果、高周波数のものに
も対応できる。Therefore, the inductances of the respective capacitor groups are all equal. Furthermore, L23, L26
Since L1 and L1 are very small, the inductance of the entire device becomes as small as possible as compared with the conventional device. Therefore, the ripple current of each capacitor can be suppressed as much as possible, and the surge voltage generated at the time of switching can be reduced as much as possible. As a result, it is possible to cope with a high frequency.
【0038】さらに本形態では、各IGBT18,19
に接続するスナバー回路(図示省略)は、接合基板27
の上面に設置している。つまり、接合基板27を挟んで
上下にIGBTとスナバー回路を配置し、その基板を介
して接続している(P層側導体板15の主パターン15
に設けたターミナルqなどを介して導通する)。Further, in this embodiment, each of the IGBTs 18, 19
A snubber circuit (not shown) connected to the
It is installed on the upper surface of. In other words, the IGBT and the snubber circuit are arranged vertically above and below the bonding substrate 27, and are connected via the substrate (the main pattern 15 of the P layer side conductor plate 15).
Is conducted through a terminal q provided in the above).
【0039】さらにまた、接合基板27の上方には図8
に示すように、支柱35を介して取付プレート36を支
持し、その取付プレート36の上にIGBTドライブ回
路38を設置している。この時、取付プレート36の下
面のほぼ全面に導体板を配置するとともに、それをアー
スに落とすことにより、IGBTドライブ回路38に対
するシールド効果が発揮される。Further, FIG. 8
As shown in the figure, a mounting plate 36 is supported via a support 35, and an IGBT drive circuit 38 is installed on the mounting plate 36. At this time, the conductor plate is arranged on almost the entire lower surface of the mounting plate 36 and is grounded, whereby a shielding effect on the IGBT drive circuit 38 is exhibited.
【0040】また、このように立体配置することによ
り、IGBTドライブ回路38とIGBT18,19と
を結ぶ線を短くすることができ、係る点でも良好な特性
・効果が得られる。Further, by arranging in this manner, the line connecting the IGBT drive circuit 38 and the IGBTs 18 and 19 can be shortened, and good characteristics and effects can be obtained in this respect.
【0041】なお、上記した実施の形態では、スイッチ
ング素子としてIGBTを用いた例を説明したが、本発
明はこれに限ることはなく、各種のスイッチング素子を
用いることができる。In the above-described embodiment, an example in which an IGBT is used as a switching element has been described. However, the present invention is not limited to this, and various switching elements can be used.
【0042】そして、上記構成の電力変換装置用スタッ
クは、例えばNAS電池用の大容量の交直変換装置を実
用化するために適した装置となる。もちろん、それ以外
の通常の用途にも適用できるのは言うまでもない。The power conversion device stack having the above-described configuration is a device suitable for putting a large-capacity AC / DC conversion device for a NAS battery into practical use. Of course, it goes without saying that it can be applied to other ordinary uses.
【0043】上記した実施の形態では、符号13を交流
端子とするハーフブリッジ回路として、スタック回路を
説明した。このハーフブリッジ回路のスタックを複数台
組み合わせることで、直流から交流を発生する逆変換
と、交流から直流を発生する順変換の双方の動作が可能
な、交直変換装置を構成できる。In the above-described embodiment, the stack circuit has been described as the half bridge circuit having the reference numeral 13 as an AC terminal. By combining a plurality of stacks of the half-bridge circuits, an AC / DC converter capable of performing both operations of reverse conversion for generating AC from DC and forward conversion for generating DC from AC can be configured.
【0044】さらに符号13の端子を、正側直流端子1
1と負側直流端子12の間の直流電位とし、正側直流端
子11と負側直流端子12の一方と端子13の間を低圧
側直流回路とし、正側直流端子11と負側直流端子12
の間を高圧側直流回路とすると、低圧側直流回路と高圧
側直流回路の間で、双方向に電力を流すことができ、昇
降圧チョッパ回路を構成できる。Further, the terminal 13 is connected to the positive DC terminal 1
1 and a negative DC terminal 12, a low-voltage DC circuit between one of the positive DC terminal 11 and the negative DC terminal 12 and the terminal 13, and a positive DC terminal 11 and a negative DC terminal 12.
If a high voltage side DC circuit is provided between the low voltage side DC circuit and the high voltage side DC circuit, electric power can flow in both directions, and a step-up / step-down chopper circuit can be configured.
【0045】[0045]
【発明の効果】以上のように本発明に係る電力変換装置
用スタックでは、2枚の導体板を絶縁板を介して対向配
置することにより、回路全体のインダクタンスを低減さ
せ、スイッチング時のサージ電圧の発生を可及的に抑制
することができる。また、各コンデンサ部(コンデンサ
群)を均等に配置することにより、各コンデンサ部で発
生するインダクタンスを等しくすることができ、しか
も、上記のように対向配置させたことにより電源ライン
で発生するインダクタンスは無視できるので、各コンデ
ンサ部から見た回路へのインダクタンスをほぼ等しくす
ることができる。これにより、リップル電流を均等化す
ることができ、高周波数・大電流であっても回路の安定
駆動を確保することが可能となる。As described above, in the power conversion device stack according to the present invention, the two conductor plates are arranged to face each other with the insulating plate interposed therebetween, thereby reducing the inductance of the entire circuit and increasing the surge voltage during switching. Can be suppressed as much as possible. Further, by arranging the capacitor portions (capacitor groups) evenly, the inductance generated in each capacitor portion can be made equal, and the inductance generated in the power supply line due to the opposing arrangement as described above can be reduced. Since it can be ignored, the inductance to the circuit as seen from each capacitor can be made substantially equal. As a result, the ripple current can be equalized, and stable driving of the circuit can be ensured even at a high frequency and a large current.
【図1】従来例を示す図である。FIG. 1 is a diagram showing a conventional example.
【図2】従来の問題点を説明する図である。FIG. 2 is a diagram illustrating a conventional problem.
【図3】本発明に係る電力変換装置用スタックの好適な
一実施の形態を示す回路図である。FIG. 3 is a circuit diagram showing a preferred embodiment of a power converter stack according to the present invention.
【図4】P層側導体板を示す平面図である。FIG. 4 is a plan view showing a P-layer side conductive plate.
【図5】絶縁板を示す平面図である。FIG. 5 is a plan view showing an insulating plate.
【図6】N層側導体板を示す平面図である。FIG. 6 is a plan view showing an N-layer side conductive plate.
【図7】X−Y線矢視断面図である。FIG. 7 is a sectional view taken along the line XY.
【図8】具体的な構造を示す正面図である。FIG. 8 is a front view showing a specific structure.
10 絶縁板 11 正側直流端子 12 負側直流端子 13 交流端子 15 P層側導体板 16 N層側導体板 18 正側スイッチング素子 19 負側スイッチング素子 21a〜21c 第1コンデンサ群 22a〜22c 第2コンデンサ群 23a〜23c 第3コンデンサ群 24a〜24c 第4コンデンサ群 27 接合基板 DESCRIPTION OF SYMBOLS 10 Insulating plate 11 Positive side DC terminal 12 Negative side DC terminal 13 AC terminal 15 P layer side conductor plate 16 N layer side conductor plate 18 Positive side switching element 19 Negative side switching element 21a-21c 1st capacitor group 22a-22c 2nd Capacitor group 23a to 23c Third capacitor group 24a to 24c Fourth capacitor group 27 Bonded substrate
Claims (4)
を特徴とする電力変換装置用スタック。 (1)絶縁板の両面にそれぞれ第1,第2導体板を取り
付けて接合基板を形成する。 (2)正側直流端子と負側直流端子の間に端子が位置す
るように、それら各端子を前記接合基板に取り付ける。 (3)前記正側直流端子に接続される正側電源ライン
と、前記負側直流端子に接続される負側電源ラインの間
に、複数のコンデンサ部を並列接続するとともに、正側
スイッチング素子,負側スイッチング素子を直列接続
し、それら両スイッチング素子の接続部分を前記端子に
接続する。それら両スイッチング素子及び前記コンデン
サ部を構成するコンデンサは、前記接合基板の所定位置
に取り付けられ、前記第1導体板と、前記第2導体板に
より、前記正側電源ライン・負側電源ラインを構成し、
前記接合基板に取り付けられる前記スイッチング素子及
び前記コンデンサの結線を行う。 (4)前記スイッチング素子は中央にまとめて配置し、
前記コンデンサ部は前記各スイッチング素子の外側に、
均等に配置する。 (5)前記所定のパターン形状は、正側及び負側直流端
子の設置位置と反対側で前記スイッチング素子との接続
を行うようにするとともに、前記正側・負側電源ライン
を構成するパターン部分では、第1,第2導体板で重合
するようにする。1. A stack for a power converter, which has the following requirements (1) to (5). (1) First and second conductor plates are attached to both surfaces of an insulating plate to form a joint substrate. (2) Attach each terminal to the bonding board so that the terminals are located between the positive DC terminal and the negative DC terminal. (3) A plurality of capacitor units are connected in parallel between a positive power supply line connected to the positive DC terminal and a negative power supply line connected to the negative DC terminal. The negative-side switching elements are connected in series, and the connection between the two switching elements is connected to the terminal. The two switching elements and the capacitor forming the capacitor portion are mounted at predetermined positions on the bonding board, and the first power supply line and the second power supply plate constitute the positive power supply line and the negative power supply line. And
The connection between the switching element and the capacitor attached to the bonding substrate is performed. (4) The switching elements are collectively arranged at the center,
The capacitor unit is provided outside each of the switching elements.
Place evenly. (5) The predetermined pattern shape is such that a connection with the switching element is made on a side opposite to an installation position of a positive side and a negative side DC terminal, and a pattern portion forming the positive side / negative side power supply line. Then, the first and second conductive plates are superposed.
と、前記正側,負側スイッチング素子を接続するライン
を構成する前記第1,第2導体板のパターン部分の少な
くとも一部を重合させるようにしたことを特徴とする請
求項1に記載の電力変換装置用スタック。2. A pattern forming method according to claim 1, wherein at least a part of a pattern portion of the first and second conductive plates forming a line connecting the positive power supply line and the negative power supply line to the positive and negative switching elements is superposed. The power conversion device stack according to claim 1, wherein:
数のコンデンサ部のうち、隣接するコンデンサ部は、相
手側に近いほうが互いに同極になるようにしたことを特
徴とする請求項1または2に記載の電力変換装置用スタ
ック。3. The capacitor unit according to claim 1, wherein, of the plurality of capacitor units inserted between the positive and negative power supply lines, the adjacent capacitor unit has the same polarity as that of the capacitor unit closer to the other side. 3. The stack for a power converter according to 2.
るとともに、そのシールド板に、前記スイッチング素子
のオン/オフを制御するドライブ回路を実装したことを
特徴とする請求項1〜3のいずれか1項に記載の電力変
換装置用スタック。4. The shield plate according to claim 1, wherein a shield plate is disposed on the bonding substrate, and a drive circuit for controlling on / off of the switching element is mounted on the shield plate. 2. The stack for a power conversion device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10043019A JPH11235053A (en) | 1998-02-10 | 1998-02-10 | Power converter stack |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10043019A JPH11235053A (en) | 1998-02-10 | 1998-02-10 | Power converter stack |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11235053A true JPH11235053A (en) | 1999-08-27 |
Family
ID=12652265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10043019A Pending JPH11235053A (en) | 1998-02-10 | 1998-02-10 | Power converter stack |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11235053A (en) |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336793A (en) * | 2006-05-16 | 2007-12-27 | Denso Corp | Power converter |
JP2009225612A (en) * | 2008-03-18 | 2009-10-01 | Mitsubishi Electric Corp | Power module |
WO2013059446A1 (en) * | 2011-10-18 | 2013-04-25 | Arctic Sand Technologies, Inc. | Power converters with integrated capacitors |
US8724353B1 (en) | 2013-03-15 | 2014-05-13 | Arctic Sand Technologies, Inc. | Efficient gate drivers for switched capacitor converters |
US8817501B1 (en) | 2013-03-15 | 2014-08-26 | Arctic Sand Technologies, Inc. | Reconfigurable switched capacitor power converter techniques |
US8860396B2 (en) | 2011-05-05 | 2014-10-14 | Arctic Sand Technologies, Inc. | DC-DC converter with modular stages |
US9041459B2 (en) | 2013-09-16 | 2015-05-26 | Arctic Sand Technologies, Inc. | Partial adiabatic conversion |
US9660520B2 (en) | 2013-04-09 | 2017-05-23 | Massachusetts Institute Of Technology | Method and apparatus to provide power conversion with high power factor |
US9667139B2 (en) | 2008-05-08 | 2017-05-30 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US9742266B2 (en) | 2013-09-16 | 2017-08-22 | Arctic Sand Technologies, Inc. | Charge pump timing control |
US9825545B2 (en) | 2013-10-29 | 2017-11-21 | Massachusetts Institute Of Technology | Switched-capacitor split drive transformer power conversion circuit |
US9847712B2 (en) | 2013-03-15 | 2017-12-19 | Peregrine Semiconductor Corporation | Fault control for switched capacitor power converter |
US9882471B2 (en) | 2011-05-05 | 2018-01-30 | Peregrine Semiconductor Corporation | DC-DC converter with modular stages |
US9887622B2 (en) | 2014-03-14 | 2018-02-06 | Peregrine Semiconductor Corporation | Charge pump stability control |
US10075064B2 (en) | 2014-07-03 | 2018-09-11 | Massachusetts Institute Of Technology | High-frequency, high density power factor correction conversion for universal input grid interface |
US10128745B2 (en) | 2014-03-14 | 2018-11-13 | Psemi Corporation | Charge balanced charge pump control |
US10193441B2 (en) | 2015-03-13 | 2019-01-29 | Psemi Corporation | DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport |
US10389235B2 (en) | 2011-05-05 | 2019-08-20 | Psemi Corporation | Power converter |
US10666134B2 (en) | 2013-03-15 | 2020-05-26 | Psemi Corporation | Fault control for switched capacitor power converter |
US10680513B2 (en) | 2012-11-26 | 2020-06-09 | Psemi Corporation | Pump capacitor configuration for voltage multiplier |
US10680515B2 (en) | 2011-05-05 | 2020-06-09 | Psemi Corporation | Power converters with modular stages |
US10686367B1 (en) | 2019-03-04 | 2020-06-16 | Psemi Corporation | Apparatus and method for efficient shutdown of adiabatic charge pumps |
US10686380B2 (en) | 2011-12-19 | 2020-06-16 | Psemi Corporation | Switched-capacitor circuit control in power converters |
US10693368B2 (en) | 2014-03-14 | 2020-06-23 | Psemi Corporation | Charge pump stability control |
CN111933701A (en) * | 2020-07-21 | 2020-11-13 | 北京帕斯特电力集成技术有限公司 | IGBT chip structure and packaging layout |
US12107495B2 (en) | 2015-07-08 | 2024-10-01 | Psemi Corporation | Switched-capacitor power converters |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0884483A (en) * | 1994-09-13 | 1996-03-26 | Fuji Electric Co Ltd | Inverter unit and inverter |
JPH08182346A (en) * | 1994-10-24 | 1996-07-12 | Hitachi Ltd | Inverter device |
JPH08284266A (en) * | 1995-04-19 | 1996-10-29 | Ogawa Tento Kk | Joint for truss construction |
JPH08294266A (en) * | 1995-04-24 | 1996-11-05 | Toshiba Corp | Power module and power converter |
JPH09135565A (en) * | 1995-09-08 | 1997-05-20 | Hitachi Ltd | Wiring board and power converter using it |
JPH09308267A (en) * | 1996-05-13 | 1997-11-28 | Nippon Soken Inc | Bus bar and capacitor assembling structure |
-
1998
- 1998-02-10 JP JP10043019A patent/JPH11235053A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0884483A (en) * | 1994-09-13 | 1996-03-26 | Fuji Electric Co Ltd | Inverter unit and inverter |
JPH08182346A (en) * | 1994-10-24 | 1996-07-12 | Hitachi Ltd | Inverter device |
JPH08284266A (en) * | 1995-04-19 | 1996-10-29 | Ogawa Tento Kk | Joint for truss construction |
JPH08294266A (en) * | 1995-04-24 | 1996-11-05 | Toshiba Corp | Power module and power converter |
JPH09135565A (en) * | 1995-09-08 | 1997-05-20 | Hitachi Ltd | Wiring board and power converter using it |
JPH09308267A (en) * | 1996-05-13 | 1997-11-28 | Nippon Soken Inc | Bus bar and capacitor assembling structure |
Cited By (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336793A (en) * | 2006-05-16 | 2007-12-27 | Denso Corp | Power converter |
JP2009225612A (en) * | 2008-03-18 | 2009-10-01 | Mitsubishi Electric Corp | Power module |
US9667139B2 (en) | 2008-05-08 | 2017-05-30 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US10541611B2 (en) | 2008-05-08 | 2020-01-21 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US11245330B2 (en) | 2008-05-08 | 2022-02-08 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US11736010B2 (en) | 2008-05-08 | 2023-08-22 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US11791723B2 (en) | 2010-12-30 | 2023-10-17 | Psemi Corporation | Switched-capacitor converter configurations with phase switches and stack switches |
US9882471B2 (en) | 2011-05-05 | 2018-01-30 | Peregrine Semiconductor Corporation | DC-DC converter with modular stages |
US10404162B2 (en) | 2011-05-05 | 2019-09-03 | Psemi Corporation | DC-DC converter with modular stages |
US10680515B2 (en) | 2011-05-05 | 2020-06-09 | Psemi Corporation | Power converters with modular stages |
US10938300B2 (en) | 2011-05-05 | 2021-03-02 | Psemi Corporation | Power converter with modular stages connected by floating terminals |
US9362826B2 (en) | 2011-05-05 | 2016-06-07 | Arctic Sand Technologies, Inc. | Power converter with modular stages connected by floating terminals |
US10389235B2 (en) | 2011-05-05 | 2019-08-20 | Psemi Corporation | Power converter |
US10326358B2 (en) | 2011-05-05 | 2019-06-18 | Psemi Corporation | Power converter with modular stages connected by floating terminals |
US11211861B2 (en) | 2011-05-05 | 2021-12-28 | Psemi Corporation | DC-DC converter with modular stages |
US11316424B2 (en) | 2011-05-05 | 2022-04-26 | Psemi Corporation | Dies with switches for operating a switched-capacitor power converter |
US8860396B2 (en) | 2011-05-05 | 2014-10-14 | Arctic Sand Technologies, Inc. | DC-DC converter with modular stages |
US9712051B2 (en) | 2011-05-05 | 2017-07-18 | Arctic Sand Technologies, Inc. | Power converter with modular stages |
US10917007B2 (en) | 2011-05-05 | 2021-02-09 | Psemi Corporation | Power converter with modular stages connected by floating terminals |
US9497854B2 (en) | 2011-10-18 | 2016-11-15 | Arctic Sand Technologies, Inc. | Multi-layer power converter with devices having reduced lateral current |
GB2509652B (en) * | 2011-10-18 | 2015-08-05 | Arctic Sand Technologies Inc | Power converters with integrated capacitors |
GB2509652A (en) * | 2011-10-18 | 2014-07-09 | Arctic Sand Technologies Inc | Power converters with integrated capacitors |
US8743553B2 (en) | 2011-10-18 | 2014-06-03 | Arctic Sand Technologies, Inc. | Power converters with integrated capacitors |
WO2013059446A1 (en) * | 2011-10-18 | 2013-04-25 | Arctic Sand Technologies, Inc. | Power converters with integrated capacitors |
US10083947B2 (en) | 2011-10-18 | 2018-09-25 | Psemi Corporation | Multi-layer power converter with devices having reduced lateral current |
US10424564B2 (en) | 2011-10-18 | 2019-09-24 | Psemi Corporation | Multi-level converter with integrated capacitors |
US11908844B2 (en) | 2011-10-18 | 2024-02-20 | Psemi Corporation | Multilayer power, converter with devices having reduced lateral current |
US11183490B2 (en) | 2011-10-18 | 2021-11-23 | Psemi Corporation | Multi-layer power converter with devices having reduced lateral current |
US10686380B2 (en) | 2011-12-19 | 2020-06-16 | Psemi Corporation | Switched-capacitor circuit control in power converters |
US10680513B2 (en) | 2012-11-26 | 2020-06-09 | Psemi Corporation | Pump capacitor configuration for voltage multiplier |
US10985651B2 (en) | 2013-03-15 | 2021-04-20 | Psemi Corporation | Reconfigurable switched capacitor power converter techniques |
US11901817B2 (en) | 2013-03-15 | 2024-02-13 | Psemi Corporation | Protection of switched capacitor power converter |
US10333392B2 (en) | 2013-03-15 | 2019-06-25 | Psemi Corporation | Reconfigurable switched capacitor power converter techniques |
US11025164B2 (en) | 2013-03-15 | 2021-06-01 | Psemi Corporation | Fault detector for voltage converter |
US10263512B2 (en) | 2013-03-15 | 2019-04-16 | Psemi Corporation | Driving switches in a dual-phase series-parallel switched-capacitor circuit |
US12113438B2 (en) | 2013-03-15 | 2024-10-08 | Psemi Corporation | Protection of switched capacitor power converter |
US8724353B1 (en) | 2013-03-15 | 2014-05-13 | Arctic Sand Technologies, Inc. | Efficient gate drivers for switched capacitor converters |
US9502968B2 (en) | 2013-03-15 | 2016-11-22 | Arctic Sand Technologies, Inc. | Switched-capacitor converters with low-voltage gate drivers |
US9847715B2 (en) | 2013-03-15 | 2017-12-19 | Peregrine Semiconductor Corporation | Switched-capacitor converters with low-voltage gate drivers |
US9203299B2 (en) | 2013-03-15 | 2015-12-01 | Artic Sand Technologies, Inc. | Controller-driven reconfiguration of switched-capacitor power converter |
US10644590B2 (en) | 2013-03-15 | 2020-05-05 | Psemi Corporation | Power supply for gate driver in switched-capacitor circuit |
US10666134B2 (en) | 2013-03-15 | 2020-05-26 | Psemi Corporation | Fault control for switched capacitor power converter |
US8817501B1 (en) | 2013-03-15 | 2014-08-26 | Arctic Sand Technologies, Inc. | Reconfigurable switched capacitor power converter techniques |
US9847712B2 (en) | 2013-03-15 | 2017-12-19 | Peregrine Semiconductor Corporation | Fault control for switched capacitor power converter |
US10938299B2 (en) | 2013-03-15 | 2021-03-02 | Psemi Corporation | Fault detector for voltage converter |
US9660520B2 (en) | 2013-04-09 | 2017-05-23 | Massachusetts Institute Of Technology | Method and apparatus to provide power conversion with high power factor |
US9742266B2 (en) | 2013-09-16 | 2017-08-22 | Arctic Sand Technologies, Inc. | Charge pump timing control |
US10162376B2 (en) | 2013-09-16 | 2018-12-25 | Psemi Corporation | Charge pump with temporally-varying adiabaticity |
US9041459B2 (en) | 2013-09-16 | 2015-05-26 | Arctic Sand Technologies, Inc. | Partial adiabatic conversion |
US9658635B2 (en) | 2013-09-16 | 2017-05-23 | Arctic Sand Technologies, Inc. | Charge pump with temporally-varying adiabaticity |
USRE49449E1 (en) | 2013-09-16 | 2023-03-07 | Psemi Corporation | Charge pump with temporally-varying adiabaticity |
US9825545B2 (en) | 2013-10-29 | 2017-11-21 | Massachusetts Institute Of Technology | Switched-capacitor split drive transformer power conversion circuit |
US10128745B2 (en) | 2014-03-14 | 2018-11-13 | Psemi Corporation | Charge balanced charge pump control |
US11527952B2 (en) | 2014-03-14 | 2022-12-13 | Psemi Corporation | Charge pump stability control |
US11031864B2 (en) | 2014-03-14 | 2021-06-08 | Psemi Corporation | Charge pump stability control |
US10693368B2 (en) | 2014-03-14 | 2020-06-23 | Psemi Corporation | Charge pump stability control |
US11177735B2 (en) | 2014-03-14 | 2021-11-16 | Psemi Corporation | Charge pump stability control |
US9887622B2 (en) | 2014-03-14 | 2018-02-06 | Peregrine Semiconductor Corporation | Charge pump stability control |
US10454368B2 (en) | 2014-03-14 | 2019-10-22 | Psemi Corporation | Charge pump stability control |
US11784561B2 (en) | 2014-03-14 | 2023-10-10 | Psemi Corporation | Charge pump stability control |
US10027224B2 (en) | 2014-03-14 | 2018-07-17 | Psemi Corporation | Charge pump stability control |
US11336175B2 (en) | 2014-03-14 | 2022-05-17 | Psemi Corporation | Charge balanced charge pump control |
US11496046B2 (en) | 2014-03-14 | 2022-11-08 | Psemi Corporation | Charge pump stability control |
US10348195B2 (en) | 2014-03-14 | 2019-07-09 | Psemi Corporation | Charge balanced charge pump control |
US10574140B2 (en) | 2014-03-14 | 2020-02-25 | Psemi Corporation | Charge balanced charge pump control |
US10075064B2 (en) | 2014-07-03 | 2018-09-11 | Massachusetts Institute Of Technology | High-frequency, high density power factor correction conversion for universal input grid interface |
US11646657B2 (en) | 2015-03-13 | 2023-05-09 | Psemi Corporation | DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport |
US10715036B2 (en) | 2015-03-13 | 2020-07-14 | Psemi Corporation | DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport |
US10193441B2 (en) | 2015-03-13 | 2019-01-29 | Psemi Corporation | DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport |
US12107495B2 (en) | 2015-07-08 | 2024-10-01 | Psemi Corporation | Switched-capacitor power converters |
US11671004B2 (en) | 2019-03-04 | 2023-06-06 | Psemi Corporation | Power converter with multi-level topology |
US10686367B1 (en) | 2019-03-04 | 2020-06-16 | Psemi Corporation | Apparatus and method for efficient shutdown of adiabatic charge pumps |
US11075576B2 (en) | 2019-03-04 | 2021-07-27 | Psemi Corporation | Apparatus and method for efficient shutdown of adiabatic charge pumps |
CN111933701A (en) * | 2020-07-21 | 2020-11-13 | 北京帕斯特电力集成技术有限公司 | IGBT chip structure and packaging layout |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11235053A (en) | Power converter stack | |
JP3692906B2 (en) | Power wiring structure and semiconductor device | |
CN102882385B (en) | For laminated bus bar structure and the power inverter of three level power converter | |
JP3229931B2 (en) | 3-level power converter | |
US20100328833A1 (en) | Power module with additional transient current path and power module system | |
CN103051312B (en) | Low impedance gate control method and equipment | |
CN203165891U (en) | Semiconductor module | |
JP6836201B2 (en) | Power converter | |
CN110120736B (en) | Water-cooling power supply module | |
CN101807863B (en) | Power converter | |
JP2002084766A (en) | Semiconductor power converter | |
JP2001286158A (en) | Semiconductor device and power converter | |
JP2010016947A (en) | Power module of power conversion apparatus | |
WO2020021843A1 (en) | Semiconductor device | |
US20210407875A1 (en) | Semiconductor device | |
JP2001274322A (en) | Power semiconductor module | |
JP2015122342A (en) | Semiconductor module and power conversion device | |
JP2003018860A (en) | Power converter | |
CN112701111A (en) | Three-level circuit silicon carbide power module | |
CN210516724U (en) | Power semiconductor module and power semiconductor device | |
JPH1094256A (en) | Power-conversion element module | |
JPH10323015A (en) | Semiconductor power converter | |
JP5016965B2 (en) | Power conversion circuit, conductor structure and power switching element | |
KR20210076469A (en) | Power module and method for manufacturing the same | |
JP6851242B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021022 |