JPH11220141A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11220141A
JPH11220141A JP10021348A JP2134898A JPH11220141A JP H11220141 A JPH11220141 A JP H11220141A JP 10021348 A JP10021348 A JP 10021348A JP 2134898 A JP2134898 A JP 2134898A JP H11220141 A JPH11220141 A JP H11220141A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
cap
communication groove
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10021348A
Other languages
Japanese (ja)
Other versions
JP4178575B2 (en
Inventor
Atsushige Senda
厚慈 千田
Shinji Yoshihara
晋二 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP02134898A priority Critical patent/JP4178575B2/en
Publication of JPH11220141A publication Critical patent/JPH11220141A/en
Application granted granted Critical
Publication of JP4178575B2 publication Critical patent/JP4178575B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To manufacture a semiconductor device having a substrate for filling inert gas or vacuum sealing at high yield and simplified processes. SOLUTION: When a cap substrate 7 is mounted on a sensor substrate 1 through a recess formed in the cap substrate 7, a cavity part 10 is formed. By providing a communicating groove 9a, which communicates the cavity part 10 and its outer part is provided. Then, evacuation or inert gas filling can be performed through this communicating groove 9a. This communicating groove 9a is embedded, when the cap substrate 7 and the sensor substrate 1 are compressed and dissipates, when the cap substrate 7 and the sensor substrate 1 are subjected to eutectic bonding. As a result, the evacuation or the gas filling can be surely performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、例えば、機能素子を覆う保護キャップを不
活性ガスあるいは真空中にて接合する半導体装置の製造
方法等に適用できるものである。特に車両における横滑
り防止制御に用いられる加速度センサ等に適用すると好
適である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device in which a protective cap for covering a functional element is bonded in an inert gas or vacuum. . In particular, it is preferable to apply the present invention to an acceleration sensor or the like used for side slip prevention control in a vehicle.

【0002】[0002]

【従来の技術】表面マイクロ加工技術を駆使した半導体
加速度センサ等においては、シリコンチップ上に可動部
(振動部)を有し、可動部(振動部)の変位により加速
度等の物理量を電気信号に変換して取り出すようになっ
ている。このような半導体装置において、可動部(振動
部)を保護するために可動部をキャップにて覆うことが
行われている。すなわち、キャップにてウェハからチッ
プにダイシングカットする際の水圧や水流から可動部
(振動部)を保護すると共に、樹脂モールドする際に可
動部内部へ樹脂が浸入することを防げるようにしてい
る。
2. Description of the Related Art A semiconductor acceleration sensor or the like utilizing a surface micromachining technology has a movable portion (vibrating portion) on a silicon chip, and a physical quantity such as acceleration is converted into an electric signal by displacement of the movable portion (vibrating portion). It is designed to be converted and taken out. In such a semiconductor device, the movable portion is covered with a cap to protect the movable portion (vibrating portion). In other words, the cap protects the movable part (vibrating part) from water pressure and water flow when dicing and cutting from the wafer to the chip, and prevents resin from entering the inside of the movable part when performing resin molding.

【0003】しかしながら、センサにおける検出感度の
高感度化、特性の安定化あるいはエアダンピングの回避
等を考慮すると、可動部周囲の雰囲気として不活性ガス
あるいは真空が適しているため、可動部をこれらの雰囲
気で封止できるキャップが必要不可欠となる。このため
従来では、可動部周囲の雰囲気を不活性ガスあるいは真
空雰囲気にするようにしており、キャップ基板(キャッ
プとなる基板)が搭載されたセンサ基板(センサが形成
されている基板)を接合チャンバー内に置き、接合チャ
ンバー内を不活性ガス雰囲気あるいは真空中にした状態
で加熱を行うことでキャップ基板をセンサ基板に接合す
る方法や、接合後に不活性ガス充填孔又は真空排気孔を
設けて可動部周囲の雰囲気を不活性ガスあるいは真空雰
囲気とし、その後成膜によりその孔を封止する方法が採
用されている。
[0003] However, in consideration of high sensitivity of the sensor, stabilization of characteristics, avoidance of air damping, etc., an inert gas or vacuum is suitable as an atmosphere around the movable part. A cap that can be sealed in an atmosphere is indispensable. For this reason, conventionally, the atmosphere around the movable portion is set to an inert gas or a vacuum atmosphere, and the sensor substrate (substrate on which the sensor is formed) on which the cap substrate (substrate serving as a cap) is mounted is bonded to the bonding chamber. The cap substrate is bonded to the sensor substrate by heating in a state where the inside of the bonding chamber is in an inert gas atmosphere or in a vacuum, or an inert gas filling hole or a vacuum exhaust hole is provided after bonding. A method is adopted in which the atmosphere around the part is made an inert gas or a vacuum atmosphere, and then the holes are sealed by film formation.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
方法では次のような課題がある。すなわち、前者の方法
によると、キャップ基板の自重によりキャップ基板とセ
ンサ基板との隙間が確保できなくなることから、コンダ
クタンスの影響を受けキャップ内部への不活性ガス充填
あるいは排気が十分できなくなるという問題がある。こ
の場合、キャップ内部の圧力にバラツキを生じたり、目
標とする圧力に達しなかったりする。
However, the conventional method has the following problems. That is, according to the former method, since the gap between the cap substrate and the sensor substrate cannot be secured due to the weight of the cap substrate, there is a problem that the inert gas cannot be sufficiently filled or exhausted inside the cap due to the conductance. is there. In this case, the pressure inside the cap may vary or may not reach the target pressure.

【0005】また、後者の方法によると、不活性ガス充
填については成膜をある程度真空状態で行わなければな
らないことから不可能であり、真空封止についても真空
排気および成膜するための工程が必要になるという問題
がある。そこで、この発明の目的は、不活性ガス充填あ
るいは真空封止するための基板を有する半導体装置を、
高歩留まりかつ省工程で製造することができる半導体装
置の製造方法を提供することにある。
Further, according to the latter method, it is impossible to fill with an inert gas because the film must be formed in a vacuum state to some extent. There is a problem that it becomes necessary. Therefore, an object of the present invention is to provide a semiconductor device having a substrate for filling with an inert gas or vacuum sealing.
It is an object of the present invention to provide a method for manufacturing a semiconductor device which can be manufactured with a high yield and in a reduced number of steps.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項1乃至4に記
載の発明においては、凹部(7a)によって形成される
第1の半導体基板(7)と第2の半導体基板(1)との
間の空洞部(10)と、該空洞部の外部とを連通する連
通溝(9a)を形成する工程と、連通溝を介して、空洞
部内を真空排気あるいはガス充填する工程と、第1の半
導体基板と第2の半導体基板とを挟む方向に加圧するこ
とで、接合膜に形成された連通溝を埋め、空洞部とその
外部とを遮断する工程とを有していることを特徴として
いる。
In order to achieve the above object, the following technical means are employed. In the invention according to claims 1 to 4, a cavity (10) between the first semiconductor substrate (7) and the second semiconductor substrate (1) formed by the recess (7a), and the cavity Forming a communication groove (9a) that communicates with the outside of the part, evacuation or gas filling of the cavity through the communication groove, and sandwiching the first semiconductor substrate and the second semiconductor substrate The method includes a step of filling the communication groove formed in the bonding film by applying pressure in the direction to cut off the cavity and the outside thereof.

【0007】このように、第1、第2の半導体基板の接
合前に一時的に連通溝を形成しておき、連通溝を通じて
真空排気若しくはガス充填を行い、その後第1、第2の
半導体基板を挟む方向に加圧することにより連通溝を埋
めて空洞部とその外部とを遮断するようにすれば、確実
に真空排気若しくはガス充填を行うことができる。ま
た、連通溝を加圧の際に埋めて消失させるようにしてい
るため、連通溝を成膜によって封止する必要もなく製造
プロセスの簡略化を図ることができる。
As described above, before the first and second semiconductor substrates are joined, the communication groove is temporarily formed, and vacuum evacuation or gas filling is performed through the communication groove. By pressurizing in a direction sandwiching the gap, the communication groove is filled to shut off the cavity from the outside, so that vacuum evacuation or gas filling can be performed reliably. In addition, since the communication groove is filled and disappears when the pressure is applied, the manufacturing process can be simplified without having to seal the communication groove by film formation.

【0008】これにより、不活性ガス充填あるいは真空
封止するための基板を有する半導体装置を、高歩留まり
かつ省工程で製造することができる。具体的には、請求
項2に示すように、連通溝は第1の半導体基板と第2の
半導体基板との接合面に対して平行に少なくとも1つ形
成されていればよく、連通溝を複数にすることも可能で
ある。また、連通溝によって空洞部とその外部とを連通
できるようになっていれば、連通溝の形状はどのような
ものでもよい。
Accordingly, a semiconductor device having a substrate for filling with an inert gas or vacuum sealing can be manufactured with a high yield and with a reduced number of steps. Specifically, as described in claim 2, at least one communication groove may be formed in parallel with the joint surface between the first semiconductor substrate and the second semiconductor substrate. It is also possible to The shape of the communication groove may be any shape as long as the communication groove allows the hollow portion to communicate with the outside.

【0009】また、請求項3に示すように、接合膜によ
る共晶接合としては、該接合膜に含まれた金と第1、第
2の半導体基板に含まれたシリコンとによるAu−Si
共晶層によって行うことができる。なお、請求項4に示
すように、第2の半導体基板に機械的強度の低い構造体
(、例えば加速度センサ(2)が形成されるような場合
に、請求項1乃至3に記載の発明を適用すると好適であ
る。
In the eutectic bonding using the bonding film, Au-Si based on gold contained in the bonding film and silicon contained in the first and second semiconductor substrates.
This can be done with a eutectic layer. In a case where a structure having a low mechanical strength (for example, an acceleration sensor (2) is formed on the second semiconductor substrate), the invention according to claims 1 to 3 is applied. It is preferable to apply.

【0010】[0010]

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1に本発明の一実施形態を適用し
た加速度センサの断面図を示し、加速度センサの構造に
ついて説明する。なお、図1(a)は加速度センサを通
過する方向での断面図であり、図1(b)は(a)のA
−A矢視断面図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 1 is a sectional view of an acceleration sensor to which one embodiment of the present invention is applied, and the structure of the acceleration sensor will be described. FIG. 1A is a cross-sectional view in a direction passing through the acceleration sensor, and FIG.
It is sectional drawing in the -A arrow direction.

【0011】図1に示すように、センサ基板1の所定領
域には加速度センサの可動部(センシング部)2が形成
されている。センサ基板1は、シリコン基板3、このシ
リコン基板3上に成膜された絶縁膜4、可動部2、可動
部2を形成する際に用いたSOI基板5、及び可動部2
と電気的に接続された電極部6とを有している。そし
て、このように構成されたセンサ基板上にキャップ基板
7が搭載されており、このキャップ基板7によって可動
部が覆われている。
As shown in FIG. 1, a movable part (sensing part) 2 of an acceleration sensor is formed in a predetermined area of a sensor substrate 1. The sensor substrate 1 includes a silicon substrate 3, an insulating film 4 formed on the silicon substrate 3, a movable part 2, an SOI substrate 5 used for forming the movable part 2, and a movable part 2.
And an electrode portion 6 electrically connected to the first electrode. The cap substrate 7 is mounted on the sensor substrate configured as described above, and the movable portion is covered by the cap substrate 7.

【0012】キャップ基板7は、キャップ用ウェハ8と
シリコン基板の一面側に成膜された接合用膜9によって
構成されている。キャップ基板7には凹部7aが形成さ
れており、この凹部7aによってキャップ基板7とセン
サ基板1との間に所定の空洞部10が形成された状態で
可動部2が覆われるようになっている。この空洞部10
内は不活性ガスが充填されて(若しくは真空状態となっ
て)おり、センサの検出感度の高感度化、特性の安定化
あるいはエアダンピングの回避等が考慮されている。
The cap substrate 7 includes a cap wafer 8 and a bonding film 9 formed on one surface of the silicon substrate. A concave portion 7a is formed in the cap substrate 7, and the movable portion 2 is covered by the concave portion 7a in a state where a predetermined hollow portion 10 is formed between the cap substrate 7 and the sensor substrate 1. . This cavity 10
The inside is filled with an inert gas (or is in a vacuum state), and consideration is given to increasing the detection sensitivity of the sensor, stabilizing the characteristics, and avoiding air damping.

【0013】接合用膜9は、キャップ基板7のうち凹部
7aが形成されている面に形成されており、この接合用
膜9の共晶結合によってキャップ基板7とセンサ基板1
とが結合している。この接合用膜9は、Ti膜やAu膜
によって構成されており、キャップ基板7とセンサ基板
1とを加圧することによってこれらの膜が共晶結合し、
キャップ基板7とセンサ基板1とが接合されている。
The bonding film 9 is formed on the surface of the cap substrate 7 where the concave portion 7a is formed, and the cap substrate 7 and the sensor substrate 1 are formed by eutectic bonding of the bonding film 9.
And are combined. The bonding film 9 is made of a Ti film or an Au film. When the cap substrate 7 and the sensor substrate 1 are pressurized, these films are eutectic bonded.
The cap substrate 7 and the sensor substrate 1 are joined.

【0014】なお、図1(b)に示されるように、キャ
ップ用ウェハ8には部分的にエッチング除去された凹部
8aが形成されているが、この凹部8aについての詳細
は後述する。次に、図1に示す加速度センサの製造方法
について、図2〜図5に基づいて説明する。
As shown in FIG. 1B, a concave portion 8a which is partially etched away is formed in the cap wafer 8, and the details of the concave portion 8a will be described later. Next, a method for manufacturing the acceleration sensor shown in FIG. 1 will be described with reference to FIGS.

【0015】〔図2(a)に示す工程〕先ず、キャップ
基板1を形成するためのウェハ(以下、キャップ用ウェ
ハという)基板8を用意し、このキャップ用ウェハ8の
表裏面に熱酸化膜12を5000Å形成すると共に、表
面側をホトエッチングによりパターニングする。そし
て、酸化膜12をマスクとしてエッチングによりキャッ
プ用ウェハ8に凹部8aを形成する。
[Step shown in FIG. 2A] First, a wafer (hereinafter referred to as a cap wafer) substrate 8 for forming the cap substrate 1 is prepared, and a thermal oxide film is formed on the front and back surfaces of the cap wafer 8. 12 are formed at 5000.degree. And the surface side is patterned by photoetching. Then, using the oxide film 12 as a mask, a concave portion 8a is formed in the cap wafer 8 by etching.

【0016】キャップ用ウェハ8がSi基板の場合は、
マスクを酸化膜とし、ドライエッチングにより形成でき
る。この凹部8aが不活性ガス導入するための連通溝
(もしくは真空排気するための連通溝)を形成するもの
として用いられる。この凹部8aは、凹部を有するキャ
ップの辺に対して直角だけでなく、斜めもしくは接合部
を一周するような形状にする場合もある。
When the cap wafer 8 is a Si substrate,
It can be formed by dry etching using an oxide film as a mask. The recess 8a is used to form a communication groove for introducing an inert gas (or a communication groove for evacuating). The concave portion 8a may be formed not only at right angles to the side of the cap having the concave portion, but also obliquely or around the joint.

【0017】〔図2(b)に示す工程〕キャップ用ウェ
ハ8の表裏面に熱酸化膜13を5000Å形成し表面側
をホトエッチングによりパターニングする。そして、熱
酸化膜13をマスクとしてエッチングを行い、キャップ
用ウェハ8に凹凸をつける。具体的には、図5に示すキ
ャップ用ウェハ8の上面図(図2(b)を紙面上方から
見た図)で表されているように、センサの可動部2を保
護するための凹部7aと、後の工程でキャップ用ウェハ
8をダイシングカットする際にダイシングブレード22
とセンサウェハ20(図3(c)参照)との接触を回避
するために必要とされる間隙(センシング部分の間)を
確保するための凹部7bである。
[Step shown in FIG. 2 (b)] A thermal oxide film 13 is formed on the front and back surfaces of the cap wafer 8 at 5000.degree., And the front surface is patterned by photoetching. Then, etching is performed by using the thermal oxide film 13 as a mask to form irregularities on the cap wafer 8. More specifically, as shown in a top view of the cap wafer 8 shown in FIG. 5 (a view of FIG. 2B as viewed from above in FIG. 2), a concave portion 7a for protecting the movable portion 2 of the sensor. And a dicing blade 22 when dicing the cap wafer 8 in a later step.
A concave portion 7b for securing a gap (between sensing portions) required to avoid contact between the sensor wafer 20 and the sensor wafer 20 (see FIG. 3C).

【0018】〔図2(c)に示す工程〕マスクとした熱
酸化膜13を表裏面ともHF水溶液により除去し、Au
メッキ膜を形成するために必要なTi14およびAu1
5を蒸着法あるいはスパッタリング法により真空中で連
続的に成膜する。このときTi14およびAu15の膜
厚は1000Åとしている。
[Step shown in FIG. 2 (c)] The thermal oxide film 13 used as a mask is removed on both the front and back surfaces using an HF aqueous solution.
Ti14 and Au1 required to form a plating film
5 is continuously formed in a vacuum by a vapor deposition method or a sputtering method. At this time, the film thickness of Ti14 and Au15 is set to 1000 °.

【0019】次に、電解メッキによりAu表面の全面に
メッキ処理を施し、Au膜16を形成する。但し、Au
はメッキに限らず蒸着あるいはスパッタにより成膜して
もよい。このとき、Au膜16の膜厚は3.5μmとし
ている。さらに、還元作用のあるTi17と、その酸化
防止のためのAu18を真空中で連続的に成膜する。こ
のとき、Ti17の膜厚を50〜800Åとしている。
例えば、Ti膜17を1000Å以上とすると酸化チタ
ンの他にTiシリサイドが多量に形成されてしまい、接
合強度が低下するからである。
Next, a plating process is performed on the entire surface of the Au surface by electrolytic plating to form an Au film 16. However, Au
Is not limited to plating, but may be formed by vapor deposition or sputtering. At this time, the thickness of the Au film 16 is 3.5 μm. Further, Ti17 having a reducing action and Au18 for preventing its oxidation are continuously formed in a vacuum. At this time, the thickness of Ti17 is set to 50 to 800 °.
For example, if the thickness of the Ti film 17 is 1000 ° or more, a large amount of Ti silicide other than titanium oxide is formed, and the bonding strength is reduced.

【0020】また、Au18膜厚はAu中のTiがSi
表面へ拡散することを考慮し200Åとしている。この
ように、キャップ用ウェハ8上にTi14、Au15、
Au膜16、Ti膜17が構成されて接合用膜9とな
る。このとき、キャップ用ウェハ8に、上述した凹部8
aが形成されているため、接合用膜9が成膜された時に
も凹部9aが残った状態となっており、この凹部9aが
不活性ガス導入(もしくは真空排気)のための連通溝と
なる。以下、凹部9aを連通溝9aという。この連通溝
9aは、図5と同様に、センサの可動部2を保護するた
めの凹部7aのそれぞれが凹部7bを通じて外部と連通
するように形成される。このようにして、キャップ基板
7が完成する。
The film thickness of Au18 is such that Ti in Au is Si
The angle is set to 200 ° in consideration of diffusion to the surface. Thus, Ti14, Au15,
The Au film 16 and the Ti film 17 are formed to form the bonding film 9. At this time, the recess 8 described above is formed in the cap wafer 8.
Since a is formed, the concave portion 9a remains even when the bonding film 9 is formed, and the concave portion 9a becomes a communication groove for introducing an inert gas (or evacuation). . Hereinafter, the concave portion 9a is referred to as a communication groove 9a. The communication groove 9a is formed so that each of the recesses 7a for protecting the movable portion 2 of the sensor communicates with the outside through the recess 7b, as in FIG. Thus, the cap substrate 7 is completed.

【0021】次に、キャップ基板7を分割するための位
置合わせ用ラインを形成する。つまり、図6に示すよう
に、形成した突起のエッジを基準ラインL1、L2と
し、基準ラインL1、L2から所定の距離△L1、△L
2だけ離した位置(ダイシングラインL3、L4)でダ
イシングカットする。なお、図3はダイシングカットラ
インを2本形成しているが、キャップ基板7のファセッ
トの切り出し精度が信頼できるものであれば、それを基
準となる位置合わせラインとして用いることもでる。こ
の場合、ファセットに対し垂直に1本のみでもよい。
Next, alignment lines for dividing the cap substrate 7 are formed. That is, as shown in FIG. 6, the edges of the formed projections are set as reference lines L1 and L2, and the predetermined distances ΔL1 and ΔL from the reference lines L1 and L2.
Dicing cuts are made at positions separated by two (dicing lines L3 and L4). Although two dicing cut lines are formed in FIG. 3, if the facet cutting accuracy of the cap substrate 7 is reliable, the dicing cut line can be used as a reference alignment line. In this case, only one facet may be perpendicular to the facet.

【0022】〔図3(a)に示す工程〕次に、可動部2
が形成されたセンサ基板1のうちシリコンが露出した部
分と、キャップ基板7の接合用膜9とを接触させる。こ
の時、キャップ基板7には連通溝9aが形成されている
ため、キャップ基板7にて可動部2を覆った時に、キャ
ップ基板7とセンサ基板1によって形成される空洞部1
0は、外部と連通した状態となる。そして、連通溝9a
を通じて不活性ガスの充填(あるいは真空排気)を行
う。
[Step shown in FIG. 3A] Next, the movable part 2
The portion where the silicon is exposed in the sensor substrate 1 on which is formed is brought into contact with the bonding film 9 of the cap substrate 7. At this time, since the communication groove 9a is formed in the cap substrate 7, when the movable portion 2 is covered with the cap substrate 7, the cavity 1 formed by the cap substrate 7 and the sensor substrate 1 is formed.
0 indicates a state of communication with the outside. And the communication groove 9a
(Or vacuum evacuation) of an inert gas.

【0023】〔図3(b)に示す工程〕次に、温度を4
00℃とし、キャップ基板7及びセンサ基板1への加圧
力を2gf/mm2 として、10分間ホールドする。これに
より、柔らかいAu等が押圧されて、Au15、Au膜
16、Ti膜17がAu−Si共晶層20となる。その
後冷却する。この加圧の際に、連通溝9aはAu−Si
共晶層23によって埋められ、消失する。そして、セン
サ基板1とキャップ基板7はAu−Si共晶層23によ
り接合され、空洞部10内は不活性ガスあるいは真空封
止される。
[Step shown in FIG. 3 (b)]
The temperature is set to 00 ° C., the pressure applied to the cap substrate 7 and the sensor substrate 1 is set to 2 gf / mm 2 , and the holding is performed for 10 minutes. Thereby, soft Au or the like is pressed, and the Au 15, the Au film 16, and the Ti film 17 become the Au-Si eutectic layer 20. Then cool. At the time of this pressurization, the communication groove 9a is Au-Si
It is filled with the eutectic layer 23 and disappears. The sensor substrate 1 and the cap substrate 7 are joined by the Au-Si eutectic layer 23, and the inside of the cavity 10 is sealed with an inert gas or vacuum.

【0024】なお、この接合工程の前後におけるキャッ
プ基板7及びセンサ基板1の断面図を図7(a)、
(b)に示す。この図に示されるように、接合工程前に
は連通溝9aが開いており、接合後には連通溝9aが埋
められて消失していることが判る。 〔図3(c)に示す工程〕次に、キャップ部7cとキャ
ップ不要部7dとを分離するためにダイシングブレード
22によりキャップ基板7をダイシングカットする。こ
の際、カットする方向は図8(a)に示すようにファセ
ットに対して垂直とし、先に形成した位置合わせライン
L3、L4を基準にして、カット間隔およびカット位置
を決定する。このとき、ラインL3、L4を形成してい
るため、キャップ基板7裏面にスクライブラインのよう
なパターンがなくても容易にダイシングカットが可能と
なる。これにより、図8(a)に示すように、キャップ
基板7のダイシングラインの一方となるダイシングライ
ンL5がカットされる。
FIGS. 7A and 7B are cross-sectional views of the cap substrate 7 and the sensor substrate 1 before and after this bonding step.
(B). As shown in this figure, it can be seen that the communication groove 9a is open before the joining step, and the communication groove 9a is filled and disappears after the joining. [Step shown in FIG. 3C] Next, the cap substrate 7 is diced and cut by a dicing blade 22 in order to separate the cap portion 7c and the unnecessary cap portion 7d. At this time, the cutting direction is perpendicular to the facet as shown in FIG. 8A, and the cut interval and the cut position are determined based on the alignment lines L3 and L4 formed earlier. At this time, since the lines L3 and L4 are formed, dicing can be easily performed even if there is no pattern such as a scribe line on the back surface of the cap substrate 7. Thereby, as shown in FIG. 8A, the dicing line L5 which is one of the dicing lines of the cap substrate 7 is cut.

【0025】〔図4(a)に示す工程〕次に、ダイシン
グカット用の粘着シート23をキャップ基板7の裏面に
貼り付ける。ここで、粘着シート23の貼り付け時にエ
アーをかみ、そのエアーをかんだ部分が粘着シートで固
定されずダイシングカット後に飛散することが予想され
るが、図3(c)の工程におけるダイシングカットによ
る切り込みがあるため、そこからエアーを排出できるの
で貼り付け後軽く擦り付ければ、この問題は回避でき
る。
[Step shown in FIG. 4A] Next, an adhesive sheet 23 for dicing and cutting is attached to the back surface of the cap substrate 7. Here, it is expected that air is trapped when the adhesive sheet 23 is adhered, and the air-trapped portion is not fixed by the adhesive sheet and is scattered after the dicing cut. Because of this, air can be exhausted from there, so if this is rubbed lightly after pasting, this problem can be avoided.

【0026】〔図4(b)に示す工程〕この図は、セン
サ基板1及びキャップ基板7の断面方向を90度変えた
断面図である。この図に示すように、ダイシングブレー
ド22により粘着シート23ごとキャップ基板7を再度
ダイシングカットし、不要部7eを分割する。カットす
る方向は図8(b)に示すようにラインL5に対して垂
直とし、ラインL5の形成と同様に位置合せラインを基
準としてカット間隔およびカット位置を決定する。この
ようにして、ダイシングカットラインL6が形成され
る。なお、図中では粘着シート23を斜線で示してい
る。
[Step shown in FIG. 4B] This figure is a cross-sectional view in which the cross-sectional directions of the sensor substrate 1 and the cap substrate 7 are changed by 90 degrees. As shown in this figure, the cap substrate 7 together with the adhesive sheet 23 is diced and cut again by the dicing blade 22 to divide the unnecessary portion 7e. The cutting direction is perpendicular to the line L5 as shown in FIG. 8B, and the cut interval and the cut position are determined on the basis of the alignment line, similarly to the formation of the line L5. Thus, the dicing cut line L6 is formed. In the drawing, the adhesive sheet 23 is indicated by oblique lines.

【0027】このダイシング工程において、粘着シート
23をキャップ基板7に張りつけた状態でカットするの
で、不要物7eがダイシングカット中に飛散しセンサ基
板1表面の電極6等を損傷したりダイシングブレード2
2が損傷したりすることを回避できる。つまり、不要物
7eは粘着シート23に固定されており、上述した不具
合を回避することができる。なお、本実施形態では、カ
ットする順番をラインL5、L6の順に行ったが、ダイ
シングカット方向の順序が逆になっても全く問題はな
い。
In this dicing step, the adhesive sheet 23 is cut with the adhesive sheet 23 adhered to the cap substrate 7, so that unnecessary materials 7 e are scattered during the dicing cut to damage the electrodes 6 and the like on the surface of the sensor substrate 1 and the dicing blade 2.
2 can be prevented from being damaged. That is, the unnecessary object 7e is fixed to the adhesive sheet 23, and the above-described problem can be avoided. In the present embodiment, the order of cutting is performed in the order of the lines L5 and L6, but there is no problem even if the order in the dicing cut direction is reversed.

【0028】〔図4(c)に示す工程〕次に、粘着シー
ト23を分割されたキャップ基板7から剥がす。このと
き粘着シート23とともにキャップ不要部7eは除去さ
れ、図に示されるようにセンサ基板1上にキャップ7c
が搭載された形となる。次に、センサ基板1をスクラブ
ラインに沿ってダイシングカットし、センサチップにす
る。これにより図1に示す加速度センサが完成する。
[Step shown in FIG. 4C] Next, the adhesive sheet 23 is peeled off from the divided cap substrate 7. At this time, the cap unnecessary portion 7e is removed together with the adhesive sheet 23, and the cap 7c is placed on the sensor substrate 1 as shown in FIG.
Will be mounted. Next, the sensor substrate 1 is diced and cut along the scrub line to form a sensor chip. Thus, the acceleration sensor shown in FIG. 1 is completed.

【0029】このように、不活性ガス導入(真空排気)
を行う際に、センサ基板1とキャップ基板7とによって
形成される空洞部10と外部とを連通させ、不活性ガス
導入(真空排気)後の接合時に消失する連通溝9aを設
けることにより、空洞部10内を完全に不活性ガス雰囲
気(若しくは真空状態)とすることができる。このた
め、キャップ基板7の自重によって不活性ガス導入のた
めの間隔が確保できず、コンダクタンスの影響を受けて
キャップ7cの内部(空洞部10)への不活性ガス充填
あるいは真空排気が十分できなくなるという問題が発生
しない。また、キャップ7cの内部の圧力にバラツキを
生じたり、目標とする圧力に達しなかったりすることも
ない。さらに、接合後に不活性ガス導入孔を形成する場
合と異なり、キャップ7cの内部に確実に不活性ガスを
導入することができ、また真空排気孔を設けた場合のよ
うに成膜によって孔を塞ぐ工程が必要とされないため、
成膜するための工程を省くこともでき半導体装置製造プ
ロセスの簡略化を図ることができる。
As described above, introduction of the inert gas (evacuation)
By performing the following, the hollow portion 10 formed by the sensor substrate 1 and the cap substrate 7 is communicated with the outside, and the communication groove 9a which disappears at the time of joining after the introduction of the inert gas (evacuation) is provided. The inside of the part 10 can be completely made into an inert gas atmosphere (or a vacuum state). For this reason, the space for introducing the inert gas cannot be secured by the weight of the cap substrate 7, and the inside of the cap 7c (the cavity 10) cannot be filled with the inert gas or evacuated sufficiently due to the influence of the conductance. Problem does not occur. Further, there is no variation in the pressure inside the cap 7c, and the pressure does not reach the target pressure. Further, unlike the case where an inert gas introduction hole is formed after bonding, an inert gas can be reliably introduced into the cap 7c, and the hole is closed by film formation as in the case where a vacuum exhaust hole is provided. Since no process is required,
It is also possible to omit a process for forming a film and to simplify a semiconductor device manufacturing process.

【0030】このように、本実施形態の方法によれば、
不活性ガス充填あるいは真空封止するためのキャップ基
板を有する半導体装置を、高歩留まりかつ省工程で製造
することができる。(他の実施形態)ここで実施例では
第1の半導体基板としてセンサウェハを、第2の半導体
基板としてキャップ用ウェハとして述べてきたが、第1
および第2の半導体基板として回路素子を含むウェハと
してもよい。この形態は、Chip On Chipと
称するマルチチップとなり、有効面積を縮小できる利点
がある。
As described above, according to the method of the present embodiment,
A semiconductor device having a cap substrate for filling with an inert gas or vacuum sealing can be manufactured with a high yield and with a reduced number of steps. (Other Embodiments) In this embodiment, the sensor wafer is described as the first semiconductor substrate and the cap wafer is described as the second semiconductor substrate.
Alternatively, a wafer including circuit elements may be used as the second semiconductor substrate. This form is a multi-chip called Chip On Chip and has an advantage that the effective area can be reduced.

【0031】本発明によれば、機械的強度の低い構造体
が形成されたチップ上に不活性ガスあるいは真空雰囲気
の保護キャップを高歩留まりで製造することができる。
しかも、不活性ガス充填あるいは真空排気に用いた溝は
接合時に生じるAu−Si共晶層により消失し封止され
るため、プロセスの簡略化が可能となる。また、ウェハ
直接接合のように接合時の面粗度の影響を受けにくく、
高温熱処理が不要なため、多種のプロセスに応用が可能
となる。
According to the present invention, a protective cap in an inert gas or vacuum atmosphere can be manufactured on a chip on which a structure having low mechanical strength is formed with a high yield.
Moreover, the groove used for filling with an inert gas or vacuum evacuation disappears and is sealed by the Au-Si eutectic layer generated at the time of joining, so that the process can be simplified. In addition, unlike the direct wafer bonding, it is hardly affected by the surface roughness at the time of bonding,
Since high-temperature heat treatment is unnecessary, it can be applied to various processes.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を適用して製造した加速度
センサの断面図である。
FIG. 1 is a cross-sectional view of an acceleration sensor manufactured by applying one embodiment of the present invention.

【図2】図1に示す加速度センサの製造工程を示す図で
ある。
FIG. 2 is a diagram showing a manufacturing process of the acceleration sensor shown in FIG.

【図3】図2に続く加速度センサの製造工程を示す図で
ある。
FIG. 3 is a diagram illustrating a manufacturing process of the acceleration sensor continued from FIG. 2;

【図4】図3に続く加速度センサの製造工程を示す図で
ある。
FIG. 4 is a view illustrating a manufacturing process of the acceleration sensor continued from FIG. 3;

【図5】キャップ用ウェハとセンサ基板1との接合前後
を示す図である。
FIG. 5 is a diagram showing a state before and after bonding a cap wafer and a sensor substrate 1;

【図6】センサ基板1及びキャップ用ウェハをダイシン
グカットする際におけるカット位置合わせ用ラインを説
明するための図である。
FIG. 6 is a diagram for explaining a cutting position alignment line when dicing and cutting the sensor substrate 1 and the cap wafer.

【図7】キャップ基板のダイシングカットの状態を示す
説明図である。
FIG. 7 is an explanatory diagram showing a dicing cut state of the cap substrate.

【図8】センサ基板1のダイシングカットの状態を示す
説明図である。
FIG. 8 is an explanatory diagram showing a dicing cut state of the sensor substrate 1.

【符号の説明】[Explanation of symbols]

1…センサ基板、2…可動部、3…キャップ用ウェハ、
4…絶縁膜、5…SOI膜、6…電極、7…キャップ基
板、7a、7b…凹部、7c…キャップ、9…接合用
膜、9a…連通溝、14…Ti、15…Au、16…A
u膜、17…Ti膜、18…Au膜、20…Au−Si
共晶層。
DESCRIPTION OF SYMBOLS 1 ... Sensor board, 2 ... Movable part, 3 ... Cap wafer,
4 insulating film, 5 SOI film, 6 electrodes, 7 cap substrate, 7a, 7b recess, 7c cap, 9 bonding film, 9a communication groove, 14 Ti, 15 Au, 16 ... A
u film, 17 ... Ti film, 18 ... Au film, 20 ... Au-Si
Eutectic layer.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一面側に凹部(7a)が形成された第1
の半導体基板(8)を、接合用膜(9)を介して第2の
半導体基板(1)に搭載したときに、前記凹部によって
形成される前記第1の半導体基板と第2の半導体基板と
の間の空洞部(10)と、その外部とを連通する連通溝
(9a)を形成する工程と、 前記連通溝を介して、前記空洞部内を真空排気あるいは
ガス充填する工程と、 前記第1の半導体基板と前記第2の半導体基板とを挟む
方向に加圧することで、前記接合用膜によって前記第1
の半導体基板と前記第2の半導体基板とを共晶接合させ
ると共に、前記連通溝を埋めて前記空洞部とその外部と
を遮断する工程とを含むことを特徴とする半導体装置の
製造方法。
A first portion having a concave portion formed on one surface side;
When the semiconductor substrate (8) is mounted on the second semiconductor substrate (1) via the bonding film (9), the first semiconductor substrate and the second semiconductor substrate formed by the concave portion Forming a communication groove (9a) communicating between the cavity (10) and the outside thereof; a step of evacuating or filling the interior of the cavity with the communication groove; By pressing in a direction sandwiching the first semiconductor substrate and the second semiconductor substrate, the first film is pressed by the bonding film.
Eutectic bonding between the semiconductor substrate and the second semiconductor substrate, and filling the communication groove to cut off the cavity from the outside.
【請求項2】 前記接合用膜は、前記第1の半導体基板
と前記第2の半導体基板のいずれか一方に形成されてお
り、前記連通溝は前記第1の半導体基板と第2の半導体
基板との接合面に対して平行に少なくとも1つ形成され
ていることを特徴とする請求項1に記載の半導体装置の
製造方法。
2. The bonding film is formed on one of the first semiconductor substrate and the second semiconductor substrate, and the communication groove is formed on the first semiconductor substrate and the second semiconductor substrate. 2. The method of manufacturing a semiconductor device according to claim 1, wherein at least one semiconductor device is formed in parallel with a bonding surface of the semiconductor device.
【請求項3】 前記接合用膜による共晶接合は、該接合
用膜に含まれた金と前記第1、第2の半導体基板に含ま
れたシリコンとによるAu−Si共晶層によって行うこ
とを特徴とする請求項1又は2に記載の半導体装置の製
造方法。
3. The eutectic bonding using the bonding film is performed using an Au—Si eutectic layer including gold included in the bonding film and silicon included in the first and second semiconductor substrates. The method for manufacturing a semiconductor device according to claim 1, wherein:
【請求項4】 前記第2の半導体基板は機械的強度の低
い構造体(2)が形成されるものであり、前記構造体は
前記空洞部内に配置されていることを特徴とする請求項
1乃至3のいずれか1つに記載の半導体装置の製造方
法。
4. The semiconductor device according to claim 1, wherein the second semiconductor substrate is provided with a structure having a low mechanical strength, and the structure is disposed in the cavity. 4. The method for manufacturing a semiconductor device according to any one of items 3 to 3.
【請求項5】 チップ毎に形成された複数の素子(2)
を有する第1の半導体基板(1)上に、前記複数の素子
のそれぞれを覆うための凹部が形成されたキャップ用の
第2の半導体基板を搭載したときに、前記凹部によって
形成される前記第1の半導体基板と第2の半導体基板と
の間の空洞部(10)と、その外部とを連通する連通溝
(9a)を形成する工程と、 前記連通溝を介して、前記空洞部内を真空排気あるいは
ガス充填する工程と、 前記第1の半導体基板と前記第2の半導体基板とを挟む
方向に加圧することで、前記接合用膜によって前記第1
の半導体基板と前記第2の半導体基板とを共晶接合させ
ると共に、前記連通溝を埋めて前記空洞部とその外部と
を遮断する工程と、 前記第1の半導体基板及び前記第2の半導体基板をチッ
プ単位にダイシングカットする工程と、を含むことを特
徴とする半導体装置の製造方法。
5. A plurality of elements (2) formed for each chip
When a second semiconductor substrate for a cap having a recess formed thereon for covering each of the plurality of elements is mounted on a first semiconductor substrate (1) having Forming a cavity (10) between the first semiconductor substrate and the second semiconductor substrate and a communication groove (9a) communicating the outside thereof; and forming a vacuum in the cavity through the communication groove. Exhausting or filling with gas, and pressurizing the first semiconductor substrate and the second semiconductor substrate in a direction sandwiching the first semiconductor substrate and the second semiconductor substrate.
Eutectic bonding between the semiconductor substrate and the second semiconductor substrate, and filling the communication groove to cut off the cavity from the outside; and the first semiconductor substrate and the second semiconductor substrate. And dicing the semiconductor chip into chips.
JP02134898A 1998-02-02 1998-02-02 Manufacturing method of semiconductor device Expired - Fee Related JP4178575B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02134898A JP4178575B2 (en) 1998-02-02 1998-02-02 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02134898A JP4178575B2 (en) 1998-02-02 1998-02-02 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH11220141A true JPH11220141A (en) 1999-08-10
JP4178575B2 JP4178575B2 (en) 2008-11-12

Family

ID=12052596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02134898A Expired - Fee Related JP4178575B2 (en) 1998-02-02 1998-02-02 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4178575B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001217A1 (en) * 2001-06-21 2003-01-03 Mitsubishi Denki Kabushiki Kaisha Acceleration sensor and method of manufacture thereof
JP2008058005A (en) * 2006-08-29 2008-03-13 Seiko Instruments Inc Dynamic quantity sensor, electronic device, and manufacturing method of dynamic quantity sensor
JP2010107325A (en) * 2008-10-30 2010-05-13 Hitachi Automotive Systems Ltd Sensor device and manufacturing method thereof
US8089144B2 (en) 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
KR20230066630A (en) 2020-11-13 2023-05-16 다즈모 가부시키가이샤 joining device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001217A1 (en) * 2001-06-21 2003-01-03 Mitsubishi Denki Kabushiki Kaisha Acceleration sensor and method of manufacture thereof
US6958529B2 (en) 2001-06-21 2005-10-25 Mitsubishi Denki Kabushiki Kaisha Acceleration sensor and method of manufacture thereof
JP2008058005A (en) * 2006-08-29 2008-03-13 Seiko Instruments Inc Dynamic quantity sensor, electronic device, and manufacturing method of dynamic quantity sensor
JP2010107325A (en) * 2008-10-30 2010-05-13 Hitachi Automotive Systems Ltd Sensor device and manufacturing method thereof
US8089144B2 (en) 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
US8169082B2 (en) 2008-12-17 2012-05-01 Denso Corporation Semiconductor device and method for manufacturing the same
KR20230066630A (en) 2020-11-13 2023-05-16 다즈모 가부시키가이샤 joining device

Also Published As

Publication number Publication date
JP4178575B2 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
JP4083841B2 (en) Semiconductor device packaging method
JP4495711B2 (en) Functional element and manufacturing method thereof
US7015074B2 (en) Vacuum package fabrication of integrated circuit components
EP2573514B1 (en) Composite sensor and method for manufacturing same
KR20140033211A (en) Process for a sealed mems device with a portion exposed to the environment
JP2001326367A (en) Sensor and method for manufacturing the same
US20120319220A1 (en) Method of bonding semiconductor substrate and mems device
JP3646349B2 (en) Manufacturing method of semiconductor device
US20220221363A1 (en) Pressure Sensor Device and Method for Forming a Pressure Sensor Device
JP2010171368A (en) Semiconductor device, and method for manufacturing the same
JP3533180B2 (en) Components with micromachining technology protected from external influences
US7510947B2 (en) Method for wafer level packaging and fabricating cap structures
JP4178575B2 (en) Manufacturing method of semiconductor device
JP3702612B2 (en) Manufacturing method of semiconductor device
JP4161432B2 (en) Semiconductor pressure sensor and manufacturing method thereof
US20120306032A1 (en) Method of bonding semiconductor substrate and mems device
JP5278147B2 (en) Semiconductor package and semiconductor package manufacturing method
WO2011118786A1 (en) Manufacturing method for glass-embedded silicon substrate
JP5769482B2 (en) Manufacturing method of glass sealed package and optical device
JPWO2005062356A1 (en) Apparatus and manufacturing method thereof
JP7237666B2 (en) Package and package manufacturing method
JP2020153857A (en) Semiconductor device and manufacturing method therefor
JPH11201845A (en) Semiconductor type pressure sensor
JPH11145489A (en) Infrared sensor and manufacture thereof
JP3562230B2 (en) Semiconductor pressure sensor and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees