JPH11212763A - Electronic controller - Google Patents

Electronic controller

Info

Publication number
JPH11212763A
JPH11212763A JP10018997A JP1899798A JPH11212763A JP H11212763 A JPH11212763 A JP H11212763A JP 10018997 A JP10018997 A JP 10018997A JP 1899798 A JP1899798 A JP 1899798A JP H11212763 A JPH11212763 A JP H11212763A
Authority
JP
Japan
Prior art keywords
mantissa
bits
floating
bit
electronic control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10018997A
Other languages
Japanese (ja)
Inventor
Fujiki Yamada
富士樹 山田
Yoshiyuki Maki
良幸 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP10018997A priority Critical patent/JPH11212763A/en
Publication of JPH11212763A publication Critical patent/JPH11212763A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To appropriately handle data within the accuracy of a desired physical quantity in an electronic controller for handling floating point type data. SOLUTION: An engine control ECU(electronic controller) 10 executes a fuel purge control 1 by a purge valve 8 or the like based on detection signals of a sensor 9. An FPU(floating point arithmetic processor) 15 inside the ECU 10 executes floating point type arithmetic operations. Floating point type data are composed of a code part of 1 bit, an exponent part of 8 bits and a mantissa part of 23 bits. The ECU 10 approximates the mantissa part corresponding to the valid but number of the mantissa part so as to provided a desired resolution. At this time, whether the next bit of the valid bit number of the mantissa part is '0' or '1' is discriminated, and when the next bit of the valid bit number of the mantissa part is '1', the bit is carried by '1' and the next and succeeding bits of the valid bit number of the mantissa part are cleared to '0', Also, the ECU 10 compares respective values after approximation for a control value and a prescribed judgment value and ON/OFF controls the purge valve 8 corresponding to the compared result.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、符号部、指数部及
び仮数部から構成される浮動小数点型データを演算する
電子制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic control unit for calculating floating-point data including a sign part, an exponent part and a mantissa part.

【0002】[0002]

【従来の技術】例えばエンジン制御を司る電子制御装置
(ECU)においては、整数型データを使用して各種制
御が実施される。ECUにおける整数型データはLSB
という1ビット当たりの物理量を用いており、整数型デ
ータに対する比較命令は、常にLSBの精度、すなわち
一定の物理量精度の幅の中で行われていた。このこと
は、物理量上の微妙な変化をエンジン制御に反映させな
い点で非常に有効であった。
2. Description of the Related Art For example, in an electronic control unit (ECU) that controls an engine, various controls are performed using integer data. The integer type data in the ECU is LSB
The physical quantity per bit is used, and the comparison instruction for the integer type data is always performed within the precision of the LSB, that is, within a certain physical quantity precision range. This was very effective in that subtle changes in physical quantities were not reflected in engine control.

【0003】これに対し近年では、浮動小数点演算プロ
セッサ(FPU:Floating-Point Unit )を導入し、物
理量を直接取り扱うことが可能な浮動小数点型データに
よりエンジン制御を実施することが検討されている。浮
動小数点型データは、符号部、指数部及び仮数部により
構成される。例えば4バイトからなる浮動小数点型デー
タの場合、23ビットの仮数部を有することで、常に7
桁の精度(1/2^23≒0.0000001 の精度)で演算が実
施されるようになり、従来の整数型データに比べて非常
に細かい精度が得られる。
On the other hand, in recent years, it has been studied to introduce a floating-point arithmetic processor (FPU: Floating-Point Unit) and perform engine control using floating-point data capable of directly handling physical quantities. Floating-point data is composed of a sign part, an exponent part, and a mantissa part. For example, in the case of floating-point data consisting of 4 bytes, having a mantissa of 23 bits makes it always 7
The operation is performed with a precision of a digit (a precision of 1/2 ^ 23 ≒ 0.0000001), and a very fine precision can be obtained as compared with the conventional integer type data.

【0004】[0004]

【発明が解決しようとする課題】ところが、上記浮動小
数点演算をエンジン制御に適用する場合、浮動小数点型
データとして表される制御値が不用意に変動し、制御の
安定性が欠けるという問題が生ずる。例えばa≧bの時
にバルブ(アクチュエータ)をON/OFFさせるとい
った、汎用的なエンジン制御において、従来の整数型デ
ータでは図8(a)のように、実質上LSB分のヒステ
リシスが存在していたのに対し、浮動小数点型データで
は図8(b)のように、精度が良くなるためヒステリシ
ス幅(ヒス幅)が小さくなってしまい、バルブがハンチ
ングするという問題が生じる。
However, when the above-mentioned floating-point operation is applied to engine control, the control value represented as floating-point data fluctuates inadvertently, causing a problem that control stability is lacking. . For example, in general-purpose engine control in which a valve (actuator) is turned on / off when a ≧ b, hysteresis substantially corresponding to LSB exists as shown in FIG. On the other hand, in the case of floating-point data, as shown in FIG. 8B, the accuracy is improved, so that the hysteresis width (the hysteresis width) is reduced, which causes a problem that the valve hunts.

【0005】本発明は、上記問題に着目してなされたも
のであって、その目的とするところは、浮動小数点型デ
ータを扱う電子制御装置において、所望の物理量精度の
幅の中でデータを適切に扱うことができる電子制御装置
を提供することである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic control device that handles floating-point data, in which data can be appropriately converted within a desired range of physical quantity accuracy. It is an object of the present invention to provide an electronic control device that can be handled in a computer.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明は、符号部、指数部及び仮数
部から構成される浮動小数点型データを演算する電子制
御装置において、所望の分解能を持たせるべく、有効と
なるビット数を前記仮数部の上位から指定し、該指定し
た有効ビット数に応じて前記仮数部を近似する近似手段
を備える。
According to a first aspect of the present invention, there is provided an electronic control apparatus for calculating floating-point data comprising a sign part, an exponent part, and a mantissa part. There is provided an approximating means for designating the number of effective bits from the upper part of the mantissa to give a desired resolution, and approximating the mantissa in accordance with the designated number of effective bits.

【0007】要するに、浮動小数点型データでも整数型
データのような一定の物理量精度の幅の中での比較が行
えるように、有効ビット数の任意指定により浮動小数点
型データを近似して当該データを必要最低限の精度に下
げることとした。つまり、浮動小数点型データの仮数部
の有効ビット数を操作することで、精度を任意に調整す
る。これにより、浮動小数点型データであっても、整数
型データと同程度の精度でヒス幅を持たすことが可能と
なる。その結果、浮動小数点型データを扱う電子制御装
置において、所望の物理量精度の幅の中でデータを適切
に扱うことができる。
In short, floating-point data is approximated by arbitrary specification of the number of effective bits so that the floating-point data can be compared within a certain physical quantity precision range such as integer-type data. The precision was reduced to the minimum required. That is, the precision is arbitrarily adjusted by manipulating the number of effective bits of the mantissa part of the floating-point data. As a result, even if the data is floating-point type data, it is possible to have the His width with the same accuracy as that of the integer type data. As a result, in an electronic control device that handles floating-point data, data can be appropriately handled within a desired range of physical quantity accuracy.

【0008】実際には、請求項3に記載したように、前
記仮数部の有効ビット数の次のビットが「0」か「1」
かを判別し(判別手段)、前記仮数部の有効ビット数の
次のビットが「1」であれば、当該ビットを「1」だけ
切り上げ(切上手段)、前記仮数部の有効ビット数の次
のビット以降を「0」にクリアする(クリア手段)。上
記構成によれば、浮動小数点型データの近似処理が簡単
に且つ的確に実施できるようになる。
Actually, as described in claim 3, the next bit of the number of effective bits of the mantissa is "0" or "1".
If the next bit of the number of effective bits of the mantissa is “1”, the bit is rounded up by “1” (round-up means), and the number of effective bits of the mantissa is calculated. The next bit and subsequent bits are cleared to "0" (clearing means). According to the above configuration, the approximation processing of the floating-point type data can be easily and accurately performed.

【0009】また、請求項2に記載の発明は、所望の分
解能を持たせるべく、有効となるビット数を前記仮数部
の上位から指定し、該指定した有効ビット数に応じて前
記仮数部を近似する近似手段と、制御値と所定の判定値
とについて、前記近似手段による近似後の値を比較する
比較手段とを備える。
According to a second aspect of the present invention, in order to provide a desired resolution, the number of effective bits is designated from the upper part of the mantissa, and the mantissa is designated according to the designated number of effective bits. An approximation unit for approximation and a comparison unit for comparing a control value and a predetermined determination value with values approximated by the approximation unit are provided.

【0010】この場合、上記請求項1と同様に、浮動小
数点型データを扱う電子制御装置において、所望の物理
量精度の幅の中でデータを適切に扱うことができる。ま
た、制御値の変動時にも所望のヒス幅(物理量精度の
幅)を持って比較判定を行うことが可能となる。従っ
て、制御値と判定値との大小比較の結果に従いバルブ
(アクチュエータ)をON/OFFさせるといった、汎
用的なエンジン制御において、バルブがハンチングする
といった従来技術の問題点が解消される。
In this case, similarly to the first aspect, in the electronic control device that handles floating-point data, the data can be appropriately handled within a desired range of physical quantity accuracy. Further, even when the control value fluctuates, the comparison determination can be performed with a desired hiss width (width of physical quantity accuracy). Therefore, in general-purpose engine control in which a valve (actuator) is turned ON / OFF according to a result of a magnitude comparison between a control value and a determination value, the problem of the related art such as hunting of a valve is solved.

【0011】なお因みに、23ビットの仮数部を有し、
その有効ビット数を15ビットする場合、図7(a),
(b)に示されるように、判定値bが「128」である
時に、浮動小数点型データ(制御値a)が従来既存の整
数型データと同等のヒス幅(LSB:1/256=0.00
390625)を持つことになる。
Incidentally, it has a 23-bit mantissa,
When the number of effective bits is 15 bits, FIG.
As shown in (b), when the determination value b is “128”, the floating-point type data (control value a) has a hysteresis width (LSB: 1/256 = 0.00) equivalent to the existing integer type data.
390625).

【0012】上記請求項2の発明において前記比較手段
は、請求項4に記載したように、比較対象となる2つの
データの符号部を比較する第1の比較手段と、同じく比
較対象となる2つのデータの指数部を比較する第2の比
較手段と、同じく比較対象となる2つのデータについ
て、前記近似手段により近似した仮数部を比較する第3
の比較手段とから構成されるとよい。この場合、浮動小
数点型データの符号部、指数部及び仮数部のそれぞれの
比較(但し、仮数部の比較は近似値)により、当該デー
タの比較判定が確実に実施できる。
[0012] In the second aspect of the present invention, the comparing means includes, as described in the fourth aspect, first comparing means for comparing the sign parts of two data to be compared, A second comparing means for comparing the exponent parts of the two data, and a third comparing means for comparing the mantissa parts approximated by the approximating means for the two data similarly to be compared.
And comparing means. In this case, by comparing each of the sign part, the exponent part, and the mantissa part of the floating-point data (however, the comparison of the mantissa part is an approximate value), the data can be reliably compared and determined.

【0013】請求項5に記載の発明では、車両用エンジ
ンの各種制御を司る電子制御装置であって、前記有効ビ
ット数は、前記近似手段による近似値が適用されるエン
ジン制御種に応じて設定されるものとしている。例えば
燃料噴射制御や電子スロットル制御など、要求される制
御精度が比較的高い場合には、有効ビット数を大きく
し、逆に例えば燃料ガスのパージ制御など、要求される
制御精度が比較的低い場合には、有効ビット数を小さく
する。これにより、如何なるエンジン制御においてもそ
の制御精度を確保しつつ、制御値に対して適切な物理量
精度を設定することが可能となる。
According to a fifth aspect of the present invention, there is provided an electronic control unit for performing various controls of a vehicle engine, wherein the number of effective bits is set according to an engine control type to which an approximation value by the approximation means is applied. It is supposed to be. For example, when the required control accuracy is relatively high, such as fuel injection control or electronic throttle control, increase the number of effective bits. Conversely, when the required control accuracy, such as fuel gas purge control, is relatively low, , The number of effective bits is reduced. As a result, it is possible to set an appropriate physical quantity accuracy for the control value while ensuring the control accuracy in any engine control.

【0014】請求項6に記載の発明は、符号部、指数部
及び仮数部から構成される浮動小数点型データを演算す
るための浮動小数点演算プロセッサを有する電子制御装
置において、前記浮動小数点演算プロセッサは、所望の
分解能を持たせるべく、有効となるビット数を前記仮数
部の上位から指定し、該指定した有効ビット数に応じて
前記仮数部を近似すると共に、該近似した値を所定の判
定値と比較する。
According to a sixth aspect of the present invention, there is provided an electronic control apparatus having a floating-point arithmetic processor for calculating floating-point data comprising a sign part, an exponent part, and a mantissa part, wherein the floating-point arithmetic processor is In order to have a desired resolution, the number of effective bits is specified from the upper part of the mantissa, and the mantissa is approximated according to the specified number of effective bits, and the approximated value is determined by a predetermined determination value. Compare with

【0015】かかる構成においても、上記請求項1と同
様に、浮動小数点型データを扱う電子制御装置におい
て、所望の物理量精度の幅の中でデータを適切に扱うこ
とができる。また、浮動小数点演算プロセッサを用いて
近似及び比較の演算を行うことにより、演算の高速化が
実現できる。
[0015] In this configuration, similarly to the first aspect, in the electronic control device that handles floating-point type data, the data can be appropriately handled within the range of the desired physical quantity accuracy. Further, by performing approximation and comparison operations using a floating-point arithmetic processor, it is possible to realize high-speed operations.

【0016】[0016]

【発明の実施の形態】以下、この発明を具体化した一実
施の形態を図面に従って説明する。図1は、エンジン制
御システムの概略を示すブロック図である。本システム
において、車載エンジン1は、例えばガソリン噴射式多
気筒内燃機関として構成され、その吸気管2にはスロッ
トル弁3が設けられている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram schematically showing an engine control system. In the present system, the on-vehicle engine 1 is configured as, for example, a gasoline injection type multi-cylinder internal combustion engine, and its intake pipe 2 is provided with a throttle valve 3.

【0017】液体燃料(ガソリン)が収納された燃料タ
ンク4には、パージ管5を通じてキャニスタ6が接続さ
れている。キャニスタ6内には、燃料タンク4内で発生
した燃料ガスを吸着するための例えば活性炭からなる吸
着体7が収納されている。こうした構成により、燃料タ
ンク4内で発生した燃料ガスは、パージ管5を介してキ
ャニスタ6に取り込まれ、同キャニスタ6内で吸着体7
に吸着される。また、パージ管5において、キャニスタ
6と吸気管2のスロットル下流側との間には、ON/O
FF駆動式のパージ弁8が設けられている。
A canister 6 is connected to a fuel tank 4 containing liquid fuel (gasoline) through a purge pipe 5. An adsorbent 7 made of, for example, activated carbon for adsorbing the fuel gas generated in the fuel tank 4 is accommodated in the canister 6. With such a configuration, the fuel gas generated in the fuel tank 4 is taken into the canister 6 via the purge pipe 5 and is adsorbed by the adsorbent 7 in the canister 6.
Is adsorbed. In the purge pipe 5, an ON / O connection is provided between the canister 6 and the throttle downstream of the intake pipe 2.
An FF-driven purge valve 8 is provided.

【0018】かかる場合、上記パージ弁8が開弁(O
N)されることによって吸気管2とキャニスタ6とが連
通状態となり、逆に同パージ弁8が閉弁(OFF)され
ることによって吸気管2とキャニスタ6とが閉塞状態と
なる。キャニスタ6にあって上記吸着体7に吸着されて
いる燃料ガスは、パージ弁8の開弁に基づく上記連通状
態にて、吸気管2内に発生する負圧に基づき同吸気管2
内に導入される。
In such a case, the purge valve 8 is opened (O
N), the intake pipe 2 and the canister 6 are in communication with each other, and conversely, the purge valve 8 is closed (OFF), so that the intake pipe 2 and the canister 6 are closed. The fuel gas adsorbed by the adsorbent 7 in the canister 6 is connected to the intake pipe 2 based on the negative pressure generated in the intake pipe 2 in the communication state based on the opening of the purge valve 8.
Introduced within.

【0019】エンジン制御ECU10はマイクロコンピ
ュータ(以下、マイコンという)11を備え、その中に
は中央演算処理装置(CPU)12と、読み書き可能な
記憶装置(RAM)13と、読み取り専用記憶装置(R
OM)14と、浮動小数点演算プロセッサ(FPU)1
5と、入出力装置(I/O)16とが設けられている。
同ECU10には、エンジン1に設けられたセンサ9か
ら、エンジン運転状態を表す各種情報が入力される。セ
ンサ9は、例えば吸入空気量を検出するためのエアフロ
ーメータ、冷却水温を検出するための水温センサ、エン
ジン回転数を検出するための回転数センサなどからな
る。そして、ECU10は、前記入力されるセンサ信号
を基に、図示しないインジェクタによる燃料噴射の制
御、前記パージ弁8による燃料パージの制御などを実施
する。
The engine control ECU 10 includes a microcomputer (hereinafter referred to as a microcomputer) 11, which includes a central processing unit (CPU) 12, a readable and writable storage device (RAM) 13, and a read-only storage device (R).
OM) 14 and a floating point processor (FPU) 1
5 and an input / output device (I / O) 16 are provided.
The ECU 10 receives various kinds of information indicating the engine operating state from a sensor 9 provided in the engine 1. The sensor 9 includes, for example, an air flow meter for detecting an intake air amount, a water temperature sensor for detecting a cooling water temperature, a rotation speed sensor for detecting an engine rotation speed, and the like. The ECU 10 performs control of fuel injection by an injector (not shown), control of fuel purge by the purge valve 8, and the like based on the input sensor signal.

【0020】ここで、FPU15は浮動小数点形式の演
算を実施する。同FPU15により演算される浮動小数
点型データは例えばIEEE754規格に従い構成さ
れ、図2に示されるようにその内訳として、1ビットの
符号部と、8ビットの指数部と、23ビットの仮数部と
を有する。仮数部が23ビットで構成される4バイトの
浮動小数点型データの場合、7桁の分解能(0.0000001
の分解能)を有するものであるが、本実施の形態では、
仮数部の上位nビットを「有効ビット数」として指定す
ることで、仮数部の分解能を必要最低限に下げることと
している。
Here, the FPU 15 performs an operation in a floating-point format. The floating-point data calculated by the FPU 15 is configured in accordance with, for example, the IEEE 754 standard. As shown in FIG. 2, the breakdown includes a 1-bit sign part, an 8-bit exponent part, and a 23-bit mantissa part. Have. In the case of 4-byte floating point data in which the mantissa part is composed of 23 bits, a resolution of 7 digits (0.0000001)
Resolution), but in the present embodiment,
By designating the upper n bits of the mantissa as the “number of effective bits”, the resolution of the mantissa is reduced to the minimum necessary.

【0021】次に、本実施の形態における作用を、パー
ジ弁8のON/OFF制御を事例として説明する。パー
ジ制御の概要としては、制御量aと判定値bとを大小比
較し、a≧bであればパージ弁8をONし、a<bであ
ればパージ弁8をOFFする。こうした基本制御の過程
において、FPU15により制御量a及び判定値bを浮
動小数点演算すると共に、浮動小数点型データの仮数部
について上位n個分の有効ビットを指定する(図2参
照)。そして、この有効ビット数nの範囲内において制
御量a及び判定値bを近似する。
Next, the operation of the present embodiment will be described by taking ON / OFF control of the purge valve 8 as an example. As an outline of the purge control, the control amount a and the determination value b are compared in magnitude. If a ≧ b, the purge valve 8 is turned on, and if a <b, the purge valve 8 is turned off. In the course of such basic control, the FPU 15 performs a floating-point operation on the control amount a and the determination value b, and specifies the upper n valid bits for the mantissa of the floating-point data (see FIG. 2). Then, the control amount a and the determination value b are approximated within the range of the effective bit number n.

【0022】図3は、パージ制御ルーチンを示すフロー
チャートであり、同ルーチンはエンジン制御ECU10
内のCPU12により例えば64ms周期で実施され
る。図3において、CPU12は、先ずステップ110
で当該パージ制御における基本制御量a1を求め、続く
ステップ120で水温補正値a2を求める。このとき、
ステップ110では、前記センサ9により検出される例
えばエンジン回転数と吸入空気量とに応じて基本制御量
a1が算出され、ステップ120では同じくセンサ9に
より検出される水温に応じて水温補正値a2が算出され
る。
FIG. 3 is a flowchart showing a purge control routine, which is executed by the engine control ECU 10.
The processing is performed by, for example, a cycle of 64 ms. Referring to FIG. 3, the CPU 12 first
Then, a basic control amount a1 in the purge control is obtained, and in a subsequent step 120, a water temperature correction value a2 is obtained. At this time,
In step 110, a basic control amount a1 is calculated in accordance with, for example, the engine speed and the intake air amount detected by the sensor 9, and in step 120, a water temperature correction value a2 is similarly calculated in accordance with the water temperature detected by the sensor 9. Is calculated.

【0023】次いで、CPU12は、ステップ130で
前記求めた基本制御量a1と水温補正値a2とを乗算し
て最終制御量aを求める(a=a1・a2)。この際、
a1,a2,aの各値は、FPU15により浮動小数点
型で高速演算されるようになっている。
Next, the CPU 12 multiplies the basic control amount a1 obtained in step 130 by the water temperature correction value a2 to obtain a final control amount a (a = a1 · a2). On this occasion,
The values of a1, a2, and a are calculated by the FPU 15 in a floating-point type at high speed.

【0024】その後、CPU12は、ステップ200で
比較関数cpm(a,b,n)をコールする。比較関数
の詳細については、図4及び図5を用いて後述するが、
その概要としては、前記求めた最終制御量aとROM1
4内に予め設定されている所定の判定値bとを大小比較
し、その比較結果に従って「真」又は「偽」の旨の判定
を行う。
Thereafter, the CPU 12 calls the comparison function cpm (a, b, n) in step 200. The details of the comparison function will be described later with reference to FIGS.
The outline is as follows.
4 and a predetermined determination value b set in advance is compared with each other, and a determination of “true” or “false” is made according to the comparison result.

【0025】その後、CPU12は、ステップ140で
前記比較関数による判定結果の真偽を判別する。判定結
果=真であれば(a≧bの場合)、CPU12は、ステ
ップ150でパージ弁8をONし、その後本ルーチンを
一旦終了する。判定結果=偽であれば(a<bの場
合)、CPU12はステップ160でパージ弁8をOF
Fし、その後本ルーチンを一旦終了する。
Thereafter, in step 140, the CPU 12 determines whether the result of the determination by the comparison function is true or false. If the determination result is true (if a ≧ b), the CPU 12 turns on the purge valve 8 in step 150, and then ends this routine once. If the determination result is false (if a <b), the CPU 12 turns off the purge valve 8 in step 160.
F, and thereafter this routine is once ended.

【0026】図4及び図5は、前記図3のステップ20
0における比較関数を示すフローチャートである。図4
において、CPU12は、先ずステップ201で最終制
御量aを符号部as と、指数部ax と、仮数部ay とに
分割し、続くステップ202で判定値bを符号部bs
と、指数部bx と、仮数部by とに分割する。
FIG. 4 and FIG.
6 is a flowchart illustrating a comparison function at 0. FIG.
In step 201, the CPU 12 first divides the final control amount a into a sign part as, an exponent part ax, and a mantissa part ay in step 201, and then, in step 202, determines the determination value b in the sign part bs
And an exponent part bx and a mantissa part by.

【0027】その後、CPU12は、ステップ203で
前記最終制御量aと判定値bとの各々の符号部as ,b
s が一致するか否かを判別する。as ≠bs の場合(ス
テップ203がNOの場合)、CPU12はステップ2
04に進み、as =正で且つbs =負であるか否かを判
別する。ステップ204がYESであれば、CPU12
は、ステップ205で判定結果を「真」として元の図3
のルーチンに戻る。ステップ204がNOであれば、C
PU12は、ステップ206で判定結果を「偽」として
元の図3のルーチンに戻る。
After that, the CPU 12 determines in step 203 the sign portions as and b of the final control amount a and the determination value b.
Determine if s matches. If as ≠ bs (NO in step 203), the CPU 12 proceeds to step 2
Proceeding to 04, it is determined whether or not as = positive and bs = negative. If step 204 is YES, the CPU 12
In FIG. 3, the determination result is “true” in step 205.
Return to the routine. If step 204 is NO, C
The PU 12 returns the determination result to “false” in step 206 and returns to the original routine of FIG.

【0028】一方、as =bs の場合(ステップ203
がYESの場合)、CPU12はステップ207に進
み、最終制御量aの仮数部ay においてその(23−n
−1)ビット目が「1」であるか否かを判別する。ここ
で、「n」は仮数部ay における有効ビット数であっ
て、上記ステップ207では、前記図2の浮動小数点型
データにおいて、右端から数えて(23−n−1)ビッ
ト目が「0」か「1」かが判別される。
On the other hand, when as = bs (step 203)
Is YES), the CPU 12 proceeds to step 207, in which the mantissa part ay of the final control amount a (23-n
-1) It is determined whether or not the bit is "1". Here, "n" is the number of effective bits in the mantissa part ay, and in step 207, the (23-n-1) th bit counted from the right end in the floating point data of FIG. 2 is "0". Or “1”.

【0029】ステップ207がNOであれば、CPU1
2はそのままステップ209に進み、ステップ207が
YESであればステップ208を経由してステップ20
9に進む。ステップ208では、CPU12は、仮数部
ay に「2^(23-n-1) 」を加算する。これにより、仮数
部ay の(23−n)ビット目が切り上げられる。ま
た、CPU12は、ステップ209で仮数部ay の0〜
(23−n−1)ビットを全て「0」にクリアする。ス
テップ207〜209によれば、仮数部ay が有効ビッ
ト数nで近似されることとなる。
If step 207 is NO, the CPU 1
2 proceeds directly to step 209, and if step 207 is YES, step 20
Go to 9. In step 208, the CPU 12 adds "2 ^ (23-n-1)" to the mantissa part ay. As a result, the (23-n) th bit of the mantissa part ay is rounded up. Further, the CPU 12 determines in step 209 that the mantissa part ay is 0 to 0.
Clear all (23-n-1) bits to "0". According to steps 207 to 209, the mantissa part ay is approximated by the effective bit number n.

【0030】仮数部ay の近似処理を実例にて説明す
る。図6に示されるように有効ビット数nを「10」と
した場合、例えば浮動小数点型(float 型)の制御値
「0x3F800FFF(10進で1.0004882 )」〜「0x3F7FF000
(10進で0.99975586)」の間にある値は、全て「0x3F
800000(10進で1.0000000 )」として近似されるよう
になる。すなわち、 ・仮数部ay の(23−n−1)=12ビット目が
「1」の場合(例えば、図6の0x3F7FF000の場合)に
は、仮数部ay に「2^12 」が加算される(ステップ2
08)。また、仮数部ay の0〜12ビット目が強制的
に「0」にクリアされる(ステップ209)。これによ
り、「0x3F7FF000」が「0x3F800000」として近似され
る。 ・仮数部ay の(23−n−1)=12ビット目が
「0」の場合(例えば、図6の0x3F800FFFの場合)に
は、仮数部ay の0〜12ビット目が強制的に「0」に
クリアされる(ステップ209)。これにより、「0x3F
800FFF」が「0x3F800000」として近似される。
The approximation processing of the mantissa part ay will be described with an actual example. As shown in FIG. 6, when the number n of effective bits is "10", for example, floating-point type (float type) control values "0x3F800FFF (1.0004882 in decimal)" to "0x3F7FF000"
(0.99975586 in decimal) "are all 0x3F
800000 (1.0000000 in decimal) ". When (23-n-1) = the 12th bit of the mantissa part ay is "1" (for example, in the case of 0x3F7FF000 in FIG. 6), "2 ^ 12" is added to the mantissa part ay. (Step 2
08). Also, the 0th to 12th bits of the mantissa ay are forcibly cleared to "0" (step 209). Thereby, “0x3F7FF000” is approximated as “0x3F800000”. When the (23−n−1) = 12th bit of the mantissa part ay is “0” (for example, in the case of 0x3F800FFF in FIG. 6), the 0th to 12th bits of the mantissa part ay are forcibly set to “0”. (Step 209). As a result, "0x3F
"800FFF" is approximated as "0x3F800000".

【0031】その後、CPU12は、ステップ210で
仮数部ay の23ビット目が「1」であるか否かを判別
する。仮数部ay の23ビット目が「1」の場合のみ、
CPU12は、ステップ211で指数部ax に「1」を
加算すると共に、続くステップ212で仮数部ay の2
3ビット目を「0」にする。
Thereafter, the CPU 12 determines in step 210 whether the 23rd bit of the mantissa part ay is "1". Only when the 23rd bit of the mantissa ay is "1",
The CPU 12 adds “1” to the exponent part ax in step 211, and in the subsequent step 212, adds 2 to the mantissa part ay.
The third bit is set to “0”.

【0032】一方、図5のステップ213〜218で
は、前記図4のステップ207〜212と同様の手順に
て、判定値bの仮数部by を有効ビット数nにて近似す
る。各ステップを簡単に記述すれば、 ・ステップ213では、判定値bの仮数部by において
その(23−n−1)ビット目が「1」であるか否かを
判別する。 ・ステップ214では、仮数部by に「2^(23-n-1) 」
を加算する。 ・ステップ215では、仮数部by の0〜(23−n−
1)ビットを全て「0」にクリアする。 ・ステップ216では、仮数部by の23ビット目が
「1」であるか否かを判別する。 ・ステップ216がYESの場合のみ、ステップ217
で指数部bx に「1」を加算すると共に、続くステップ
218で仮数部ay の23ビット目を「0」にする。
On the other hand, in steps 213 to 218 in FIG. 5, the mantissa part by of the decision value b is approximated by the number of effective bits n in the same procedure as in steps 207 to 212 in FIG. Each step is simply described: In step 213, it is determined whether or not the (23-n-1) th bit is "1" in the mantissa part by of the determination value b. In step 214, "2 ^ (23-n-1)" is added to the mantissa part by.
Is added. In step 215, the mantissa part by of 0 to (23-n-
1) Clear all bits to "0". At step 216, it is determined whether or not the 23rd bit of the mantissa part by is "1". Step 217 only when step 216 is YES
At step 218, "1" is added to the exponent part bx, and at step 218, the 23rd bit of the mantissa part ay is set to "0".

【0033】以上の通り最終制御量a及び判定値bを有
効ビット数nにて近似した後、CPU12は、ステップ
219で最終制御量aの符号部as が正であるか否かを
判別し、as =正の場合、CPU12はステップ220
に進み、as =負の場合、ステップ225に進む。
After approximating the final control amount a and the determination value b with the number of effective bits n as described above, the CPU 12 determines in step 219 whether or not the sign as of the final control amount a is positive. If as = positive, the CPU 12 proceeds to step 220
If as = negative, go to step 225.

【0034】ステップ220では、CPU12は、最終
制御量aの指数部ax と判定値bの指数部bx とを比較
して、ax >bx であるか否かを判別する。ax >bx
が成立する場合(ステップ220がYESの場合)、C
PU12はステップ221に進み、判定結果を「真」と
した後、元の図3のルーチンに戻る。
In step 220, the CPU 12 compares the exponent part ax of the final control amount a with the exponent part bx of the determination value b to determine whether or not ax> bx. ax> bx
Holds (if step 220 is YES), C
The PU 12 proceeds to step 221, sets the determination result to “true”, and returns to the original routine of FIG.

【0035】また、ax ≦bx の場合(ステップ220
がNOの場合)、CPU12はステップ222でax =
bx であるか否かを判別する。そして、ax =bx であ
ることを条件に、CPU12はステップ223に進み、
最終制御量aの仮数部ay と判定値bの仮数部by とを
比較して、ay ≧by であるか否かを判別する。ay≧
by が成立する場合(ステップ223がYESの場
合)、CPU12はステップ221に進み、判定結果を
「真」とした後、元の図3のルーチンに戻る。
If ax ≦ bx (step 220)
Is NO), the CPU 12 determines at step 222 that ax =
bx is determined. Then, on condition that ax = bx, the CPU 12 proceeds to step 223,
The mantissa part ay of the final control amount a is compared with the mantissa part by of the determination value b to determine whether or not ay ≧ by. ay ≧
If by is satisfied (YES in step 223), the CPU 12 proceeds to step 221, sets the determination result to "true", and returns to the original routine of FIG.

【0036】前記ステップ222でax ≠bx の場合、
或いはステップ223でay <byの場合、CPU12
はステップ224に進み、判定結果を「偽」とした後、
元の図3のルーチンに戻る。
If ax ≠ bx in step 222,
Alternatively, if ay <by in step 223, the CPU 12
Goes to step 224 and sets the judgment result to “false”.
It returns to the original routine of FIG.

【0037】一方、ステップ225では、CPU12
は、ax <bx であるか否かを判別する。ax <bx が
成立する場合(ステップ225がYESの場合)、CP
U12はステップ221に進み、判定結果を「真」とし
た後、元の図3のルーチンに戻る。
On the other hand, in step 225, the CPU 12
Determines whether ax <bx. If ax <bx holds (if step 225 is YES), CP
U12 proceeds to step 221, sets the determination result to "true", and returns to the original routine of FIG.

【0038】また、ax ≧bx の場合(ステップ225
がNOの場合)、CPU12はステップ226でax =
bx であるか否かを判別する。そして、ax =bx であ
ることを条件に、CPU12はステップ227に進み、
ay ≦by であるか否かを判別する。ay ≦by が成立
する場合(ステップ227がYESの場合)、CPU1
2はステップ221に進み、判定結果を「真」とした
後、元の図3のルーチンに戻る。
If ax ≧ bx (step 225)
Is NO), the CPU 12 determines at step 226 that ax =
bx is determined. Then, on condition that ax = bx, the CPU 12 proceeds to step 227,
It is determined whether or not ay ≦ by. If ay ≦ by is satisfied (YES in step 227), the CPU 1
2 proceeds to step 221, sets the judgment result to "true", and returns to the original routine of FIG.

【0039】前記ステップ226でax ≠bx の場合、
或いはステップ227でay >byの場合、CPU12
はステップ228に進み、判定結果を「偽」とした後、
元の図3のルーチンに戻る。
If ax ≠ bx in the step 226,
Alternatively, if ay> by in step 227, the CPU 12
Goes to step 228 and sets the judgment result to “false”.
It returns to the original routine of FIG.

【0040】なお本実施の形態では、前記図4のステッ
プ207〜209,前記図5のステップ213〜215
が請求項記載の近似手段に相当し、このうち、ステップ
207,213が判別手段に、ステップ208,214
が切上手段に、ステップ209,215がクリア手段
に、それぞれ相当する。また、図4のステップ203,
204が第1の比較手段に、同ステップ220,225
が第2の比較手段に、同ステップ223,227が第3
の比較手段に、それぞれ相当する。
In this embodiment, steps 207 to 209 in FIG. 4 and steps 213 to 215 in FIG.
Correspond to the approximation means described in the claims, of which steps 207 and 213 are used as the determination means, and steps 208 and 214 are used.
Corresponds to the raising means, and steps 209 and 215 correspond to the clearing means. Step 203 of FIG.
204 corresponds to the first comparing means,
Are the second comparing means, and steps 223 and 227 are the third comparing means.
, Respectively.

【0041】以上詳述した本実施の形態によれば、以下
に示す効果が得られる。 (a)本実施の形態では、所望の分解能を持たせるべ
く、所定の有効ビット数nで最終制御量a,判定値b
(浮動小数点型データ)の仮数部を近似し、両値a,b
について各々の近似後の値を比較するようにした。かか
る場合、浮動小数点型データであっても、整数型データ
と同程度の精度でヒス幅を持たすことが可能となる。そ
の結果、浮動小数点型データを扱うECU10におい
て、所望の物理量精度の幅の中でデータを適切に扱うこ
とができる。また、制御量の変動時にも所望のヒス幅を
持って比較判定を行うことが可能となる。例えばa≧b
の時にパージ弁8をON/OFFさせるといった、汎用
的なエンジン制御において、パージ弁8がハンチングす
るといった従来技術の問題点が解消される。
According to the embodiment described above, the following effects can be obtained. (A) In the present embodiment, in order to provide a desired resolution, the final control amount a and the determination value
Approximate the mantissa of (floating point type data)
Are compared with each other after approximation. In such a case, even in the case of floating-point data, it is possible to have a His width with the same accuracy as that of the integer data. As a result, in the ECU 10 that handles floating-point data, the data can be appropriately handled within the range of the desired physical quantity accuracy. Further, even when the control amount fluctuates, it is possible to perform the comparison determination with a desired hiss width. For example, a ≧ b
In general-purpose engine control such as turning on / off the purge valve 8 at the time of the above, the problem of the prior art such as the hunting of the purge valve 8 is solved.

【0042】(b)各値a,bの近似に際し、仮数部の
有効ビット数nの次のビットが「0」か「1」かを判別
し、仮数部の有効ビット数nの次のビットが「1」であ
れば当該ビットを「1」だけ切り上げ、仮数部の有効ビ
ット数nの次のビット以降を「0」にクリアするように
した。この構成によれば、浮動小数点型データの近似処
理が簡単に且つ的確に実施できるようになる。
(B) Upon approximation of each value a, b, it is determined whether the bit next to the number n of effective bits of the mantissa is “0” or “1”, and the bit next to the number n of effective bits of the mantissa is determined. Is "1", the bit is rounded up by "1", and the bit following the effective bit number n of the mantissa is cleared to "0". According to this configuration, the approximation process of the floating-point data can be easily and accurately performed.

【0043】(c)各値a,bの比較に際し、浮動小数
点型データの符号部、指数部及び仮数部をそれぞれに比
較判定するようにした(但し、仮数部の比較は近似
値)。この場合、浮動小数点型データの比較判定が確実
に実施できる。
(C) When comparing the values a and b, the sign, the exponent and the mantissa of the floating-point data are compared with each other (however, the comparison of the mantissa is an approximate value). In this case, the comparison of floating-point data can be reliably performed.

【0044】なお、本発明の実施の形態は、上記以外に
次の形態にて実現できる。上記実施の形態では、図4及
び図5の比較関数の処理において、最終制御量aと判定
値bとについて各々、近似の処理を実施したが、判定値
bが固定値であれば、同判定値bの近似値を予め演算し
ておく。これにより、当該判定値bの近似の処理(図5
のステップ213〜218)が省略できる。
The embodiment of the present invention can be realized in the following modes other than the above. In the above-described embodiment, in the processing of the comparison function in FIGS. 4 and 5, the approximation processing is performed for each of the final control amount a and the determination value b, but if the determination value b is a fixed value, the same determination is performed. An approximate value of the value b is calculated in advance. Thereby, the process of approximating the determination value b (FIG. 5)
Steps 213 to 218) can be omitted.

【0045】エンジン制御種に応じて有効ビット数nを
その都度、可変に設定する。例えば燃料噴射制御や電子
スロットル制御など、要求される制御精度が比較的高い
場合には、有効ビット数nを大きくし、逆に例えば燃料
ガスのパージ制御など、要求される制御精度が比較的低
い場合には、有効ビット数nを小さくする。これによ
り、如何なるエンジン制御においてもその制御精度を確
保しつつ、制御値に対して適切な物理量精度を設定する
ことが可能となる。
The number n of effective bits is variably set each time according to the type of engine control. For example, when the required control accuracy such as fuel injection control or electronic throttle control is relatively high, the effective bit number n is increased, and conversely, the required control accuracy such as fuel gas purge control is relatively low. In this case, the number n of effective bits is reduced. As a result, it is possible to set an appropriate physical quantity accuracy for the control value while ensuring the control accuracy in any engine control.

【0046】a≧bの比較結果に従い、パージ弁(アク
チュエータ)をON/OFFするような上述の制御以外
にも、本発明が適用できる。要は、制御性の向上や演算
速度の高速化を図るべく浮動小数点型データを導入する
電子制御装置において、有効ビット数の任意指定による
精度を調整することが有効となるものであれば、本発明
が随時適用できる。
The present invention can be applied to other than the above-described control of turning on / off the purge valve (actuator) according to the comparison result of a ≧ b. The point is that if an electronic control unit that introduces floating-point data to improve controllability and increase the operation speed can adjust the accuracy by arbitrarily specifying the effective number of bits, The invention can be applied at any time.

【0047】上記実施の形態では、浮動小数点型データ
を近似するための構成と、該近似したデータを比較判定
するための構成とをCPU12により具体化したが、こ
れを変更する。例えばFPU15により、浮動小数点型
データを近似すると共にその近似値を比較判定する構成
としてもよい。かかる構成の場合、上記実施の形態と同
様に、所望の物理量精度の幅の中でデータを適切に扱う
ことができるのは勿論のこと、FPU15を用いて近似
及び比較の演算を行うことにより、演算の高速化が実現
できる。
In the above embodiment, the configuration for approximating the floating-point data and the configuration for comparing and judging the approximated data are embodied by the CPU 12, but this is changed. For example, the FPU 15 may be configured to approximate floating-point data and compare and determine the approximate value. In the case of such a configuration, similarly to the above-described embodiment, it is possible to appropriately handle data within a desired range of physical quantity accuracy, and by performing approximation and comparison operations using the FPU 15, High-speed operation can be realized.

【0048】上記実施の形態では、図2の如く、仮数部
の最上位ビット(23ビット目)から数えて有効ビット
数を指定したが、最下位ビット(1ビット目)から数え
て有効ビット数を指定してもよい。要は、仮数部の上位
nビットを有効ビット数として指定できる構成であれば
よい。
In the above embodiment, as shown in FIG. 2, the number of effective bits is designated by counting from the most significant bit (23rd bit) of the mantissa, but the number of effective bits is counted by counting from the least significant bit (1st bit). May be specified. In short, any configuration may be used as long as the upper n bits of the mantissa can be designated as the number of effective bits.

【図面の簡単な説明】[Brief description of the drawings]

【図1】発明の実施の形態におけるエンジン制御システ
ムの概略を示すブロック図。
FIG. 1 is a block diagram schematically showing an engine control system according to an embodiment of the present invention.

【図2】浮動小数点型データの構成を示す図。FIG. 2 is a diagram showing a configuration of floating-point data.

【図3】パージ制御ルーチンを示すフローチャート。FIG. 3 is a flowchart illustrating a purge control routine.

【図4】比較関数の処理を示すフローチャート。FIG. 4 is a flowchart illustrating processing of a comparison function.

【図5】図4に続き、比較関数の処理を示すフローチャ
ート。
FIG. 5 is a flowchart showing processing of a comparison function, following FIG. 4;

【図6】仮数部の近似の処理を具体的に示す図。FIG. 6 is a diagram specifically showing an approximation process of a mantissa part.

【図7】整数型データと浮動小数点型データとの精度を
比較するための図。
FIG. 7 is a diagram for comparing the precision of integer type data and the precision of floating point type data.

【図8】従来技術において、整数型データと浮動小数点
型データとの精度を比較するための図。
FIG. 8 is a diagram for comparing the precision of integer type data and floating point type data in the related art.

【符号の説明】[Explanation of symbols]

1…エンジン、10…エンジン制御ECU(電子制御装
置)、11…マイコン、12…近似手段及び比較手段を
構成するCPU、15…FPU(浮動小数点演算プロセ
ッサ)。
DESCRIPTION OF SYMBOLS 1 ... Engine, 10 ... Engine control ECU (electronic control device), 11 ... Microcomputer, 12 ... CPU which comprises approximation means and comparison means, 15 ... FPU (floating point arithmetic processor).

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】符号部、指数部及び仮数部から構成される
浮動小数点型データを演算する電子制御装置において、 所望の分解能を持たせるべく、有効となるビット数を前
記仮数部の上位から指定し、該指定した有効ビット数に
応じて前記仮数部を近似する近似手段を備えることを特
徴とする電子制御装置。
1. An electronic control unit for calculating floating-point data comprising a sign part, an exponent part and a mantissa part, wherein an effective number of bits is designated from the upper part of the mantissa in order to have a desired resolution. And an approximating means for approximating the mantissa in accordance with the designated number of effective bits.
【請求項2】符号部、指数部及び仮数部から構成される
浮動小数点型データを演算する電子制御装置において、 所望の分解能を持たせるべく、有効となるビット数を前
記仮数部の上位から指定し、該指定した有効ビット数に
応じて前記仮数部を近似する近似手段と、 制御値と所定の判定値とについて、前記近似手段による
近似後の値を比較する比較手段とを備えることを特徴と
する電子制御装置。
2. An electronic control device for calculating floating-point data comprising a sign part, an exponent part and a mantissa part, wherein an effective number of bits is designated from the upper part of the mantissa in order to have a desired resolution. And approximating means for approximating the mantissa in accordance with the designated number of effective bits; and comparing means for comparing a control value and a predetermined determination value after approximation by the approximating means. Electronic control device.
【請求項3】前記近似手段は、 前記仮数部の有効ビット数の次のビットが「0」か
「1」かを判別する判別手段と、 前記仮数部の有効ビット数の次のビットが「1」であれ
ば、当該ビットを「1」だけ切り上げる切上手段と、 前記仮数部の有効ビット数の次のビット以降を「0」に
クリアするクリア手段とからなる請求項1又は請求項2
に記載の電子制御装置。
3. An approximation means comprising: a discrimination means for discriminating whether the next bit of the number of effective bits of the mantissa is “0” or “1”; 3. If the bit is "1", the bit is rounded up by "1", and a clearing unit that clears to "0" bits subsequent to the number of valid bits of the mantissa is set.
An electronic control unit according to claim 1.
【請求項4】前記比較手段は、 比較対象となる2つのデータの符号部を比較する第1の
比較手段と、 同じく比較対象となる2つのデータの指数部を比較する
第2の比較手段と、 同じく比較対象となる2つのデータについて、前記近似
手段により近似した仮数部を比較する第3の比較手段と
からなる請求項2に記載の電子制御装置。
4. The comparison means comprises: first comparison means for comparing the sign parts of two data to be compared; and second comparison means for comparing the exponent parts of two data to be compared. 3. The electronic control device according to claim 2, further comprising third comparison means for comparing the mantissa part approximated by the approximation means for the two data to be compared.
【請求項5】車両用エンジンの各種制御を司る電子制御
装置であって、 前記有効ビット数は、前記近似手段による近似値が適用
されるエンジン制御種に応じて設定されるものである請
求項1又は請求項2に記載の電子制御装置。
5. An electronic control unit for performing various controls of a vehicle engine, wherein the number of effective bits is set according to an engine control type to which an approximation value by the approximation unit is applied. The electronic control device according to claim 1 or 2.
【請求項6】符号部、指数部及び仮数部から構成される
浮動小数点型データを演算するための浮動小数点演算プ
ロセッサを有する電子制御装置において、 前記浮動小数点演算プロセッサは、所望の分解能を持た
せるべく、有効となるビット数を前記仮数部の上位から
指定し、該指定した有効ビット数に応じて前記仮数部を
近似すると共に、該近似した値を所定の判定値と比較す
ることを特徴とする電子制御装置。
6. An electronic control device having a floating-point arithmetic processor for calculating floating-point data comprising a sign part, an exponent part and a mantissa part, wherein the floating-point arithmetic processor has a desired resolution. Therefore, the number of valid bits is specified from the upper part of the mantissa, the mantissa is approximated according to the specified number of effective bits, and the approximated value is compared with a predetermined determination value. Electronic control device.
JP10018997A 1998-01-30 1998-01-30 Electronic controller Pending JPH11212763A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10018997A JPH11212763A (en) 1998-01-30 1998-01-30 Electronic controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10018997A JPH11212763A (en) 1998-01-30 1998-01-30 Electronic controller

Publications (1)

Publication Number Publication Date
JPH11212763A true JPH11212763A (en) 1999-08-06

Family

ID=11987209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10018997A Pending JPH11212763A (en) 1998-01-30 1998-01-30 Electronic controller

Country Status (1)

Country Link
JP (1) JPH11212763A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299049A (en) * 2006-04-27 2007-11-15 Denso Corp Arithmetic processing unit, controller and program
JP2020074074A (en) * 2009-06-19 2020-05-14 シンギュラー コンピューティング、エルエルシー Processing using compact arithmetic processing elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299049A (en) * 2006-04-27 2007-11-15 Denso Corp Arithmetic processing unit, controller and program
JP2020074074A (en) * 2009-06-19 2020-05-14 シンギュラー コンピューティング、エルエルシー Processing using compact arithmetic processing elements

Similar Documents

Publication Publication Date Title
US4604703A (en) Apparatus for controlling the operating state of an internal combustion engine
CN100416256C (en) Method and system for determining combustion misfire of an internal combustion engine
US20200159528A1 (en) Data processing device
EP3643907A1 (en) Throttle controller and throttle controlling method
US8484266B2 (en) Embedded control system with floating-point conversion
JPH11212763A (en) Electronic controller
US5445133A (en) Canister purge gas control device and control method for internal combustion engine
JPH08284720A (en) Idle engine speed control device of internal combustion engine
JPH1061481A (en) Method of deciding load signal for internal combustion engine with external exhaust gas recirculation
JPH076431B2 (en) Air-fuel ratio controller for internal combustion engine
US4357828A (en) Method of indicating a basic air-fuel ratio condition of an internal combustion engine
JP3666226B2 (en) Electronic control unit
JP3842709B2 (en) Intake air amount calculation device for internal combustion engine
JP2012246833A (en) Fuel control device of internal combustion engine
EP1441277B1 (en) Electronic control apparatus
JP3644350B2 (en) Automotive electronic control device with floating point arithmetic function
US6816777B2 (en) Electronic control system expediting floating point processing
JPH05215020A (en) Purge controller for canister
JPS6357834A (en) Fundamental fuel injection quantity setting device for internal combustion engine
GB2064836A (en) Computer with voice output
JP2004278483A (en) Electronic control device with floating point calculation function
JP2001196933A (en) Electronic controller having floating point arithmetic function
JP2001099678A (en) Electronic control apparatus
US5503126A (en) Ignition timing control system for internal combustion engines
JP2000181685A (en) Electronic controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees