JPH11212680A - Start-up control method - Google Patents

Start-up control method

Info

Publication number
JPH11212680A
JPH11212680A JP10017180A JP1718098A JPH11212680A JP H11212680 A JPH11212680 A JP H11212680A JP 10017180 A JP10017180 A JP 10017180A JP 1718098 A JP1718098 A JP 1718098A JP H11212680 A JPH11212680 A JP H11212680A
Authority
JP
Japan
Prior art keywords
cpu
processing unit
central processing
switch
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10017180A
Other languages
Japanese (ja)
Inventor
Hidenobu Takemura
秀信 武村
Masafumi Nakakubo
雅史 中窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10017180A priority Critical patent/JPH11212680A/en
Publication of JPH11212680A publication Critical patent/JPH11212680A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the power consumption of a CPU and to immediately perform reaction to a power-on request as well. SOLUTION: Power from a power source terminal 1 is supplied to an edge detection circuit 21 and a clock circuit 22 of a microcomputer 2, and is also supplied through a switch 23 to a CPU 24. Besides, the power source terminal 1 is grounded through a series circuit of a resistor 3 and a power source switch 5 and the midpoint of this connection is connected to the edge detection circuit 21. Further, an oscillator 5 is connected to the clock circuit 22, while trigger signals from these edge detection circuit 21 and lock circuit 22 are supplied to the CPU 24. Concerning this CPU 24, when the switch 23 is turned off, a main power source is turned off and a stop (sleep) state is provided. When the trigger signals from the edge detection circuit 21 or clock circuit 22 are supplied, the switch 23 is turned on and a control signal is supplied to a power source block 69, or after clock processing is performed, the switch 23 is turned off.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばカメラ一体
型の記録再生装置を制御するマイクロコンピュータ等に
使用して好適な起動制御方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a startup control method suitable for use in, for example, a microcomputer for controlling a recording / reproducing apparatus integrated with a camera.

【0002】[0002]

【従来の技術】例えばカメラ一体型の記録再生装置にお
いて、時計回路等を内蔵して常に日付や現時刻が表示で
きるようにしたものがある。このような装置において
は、例えば時計回路は連続的に駆動されており、この時
計回路からの信号を処理するCPU(中央処理装置)等
も常に駆動する必要があって、そのための電力消費が多
くなってしまうものである。
2. Description of the Related Art For example, a recording / reproducing apparatus integrated with a camera has a built-in clock circuit or the like so that a date and a current time can always be displayed. In such a device, for example, a clock circuit is continuously driven, and a CPU (Central Processing Unit) for processing a signal from the clock circuit also needs to be constantly driven, which consumes much power. It will be.

【0003】つまりこのような電力消費は、例えばカメ
ラ一体型の記録再生装置の全体が駆動されていない場合
にも生じているものである。従ってこれに気付かないで
いると、例えば装置全体の駆動を必要としたときに内蔵
の電池の消耗で使用不能になってしまっているような恐
れが生じるものである。
In other words, such power consumption occurs even when, for example, the entire recording / reproducing apparatus integrated with a camera is not driven. Therefore, if this is not noticed, for example, when the entire device needs to be driven, there is a possibility that the device becomes unusable due to consumption of a built-in battery.

【0004】これに対して、例えば時計回路は連続的に
駆動するものの、CPU等の駆動はこの時計回路からの
所定間隔の信号が供給されたときのみとして、電力消費
を最小限に抑える方法が考えられている。しかしながら
この方法では、上述の時計回路からの所定間隔の信号が
供給されたときしかCPU等が駆動されないので、例え
ば主電源の投入要求があったときにも、CPUでは上述
の間隔でしかその判断がされないことになり、投入要求
への反応が遅くなってしまう恐れがある。
On the other hand, there is a method of minimizing power consumption, for example, while a clock circuit is driven continuously, but a CPU or the like is driven only when a signal at a predetermined interval is supplied from the clock circuit. It is considered. However, in this method, the CPU or the like is driven only when a signal at a predetermined interval is supplied from the above-described clock circuit. Therefore, for example, even when there is a request to turn on the main power, the CPU determines only at the above-described interval. Therefore, the response to the input request may be delayed.

【0005】[0005]

【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、従来の方法では時計回路からの信号を処理する
CPU(中央処理装置)等の電力消費が多くなり、また
投入要求への反応が遅くなってしまう恐れがあるという
ものである。
SUMMARY OF THE INVENTION The present invention has been made in view of such a point, and the problem to be solved is that the conventional method uses a CPU (central processing unit) for processing a signal from a clock circuit. This increases the power consumption of the processing device, etc., and may delay the response to the input request.

【0006】[0006]

【課題を解決するための手段】このため本発明において
は、トリガー信号でCPU(中央処理装置)を起動する
と共に、このトリガー信号を判別してその判別に応じて
CPUの処理を行うようにしたものであって、これによ
れば、CPUの電力消費を削減できると共に、主電源の
投入要求への反応も即座に行うことができる。
For this reason, in the present invention, a CPU (Central Processing Unit) is activated by a trigger signal, and the trigger signal is discriminated, and the CPU process is performed according to the discrimination. According to this, the power consumption of the CPU can be reduced, and the response to the request for turning on the main power can be performed immediately.

【0007】[0007]

【発明の実施の形態】すなわち本発明においては、主電
源の遮断された状態で連続電源によって駆動される時計
回路からの所定間隔のトリガー信号で中央処理装置を起
動し、中央処理装置でトリガー信号を判別し、トリガー
信号が時計回路からのものと判別されたときは中央処理
装置で時計回路からの信号の処理を行った後に中央処理
装置の動作を停止させてなるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a central processing unit is started by a trigger signal at a predetermined interval from a clock circuit driven by a continuous power supply in a state where a main power supply is cut off, and the trigger signal is generated by the central processing unit. When the trigger signal is determined to be from a clock circuit, the central processing unit processes the signal from the clock circuit and then stops the operation of the central processing unit.

【0008】[0008]

【実施例】以下、図面を参照して本発明を説明するに、
図1は本発明による起動制御方法を適用した例えばカメ
ラ一体型の記録再生装置を制御するマイクロコンピュー
タの一例の構成を示すブロック図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of an example of a microcomputer for controlling a recording / reproducing apparatus integrated with a camera, for example, to which the activation control method according to the present invention is applied.

【0009】図1において、例えば主電源(図示せず)
からの電力の供給される電源端子1がマイクロコンピュ
ータ(マイコン)2に接続される。このマイクロコンピ
ュータ2では、電源端子1からの電源がエッジ検出回路
21及び時計回路22に供給されると共に、後述するス
イッチ23を通じて中央処理装置(CPU)24に供給
されている。
In FIG. 1, for example, a main power supply (not shown)
A power supply terminal 1 to which power is supplied from is connected to a microcomputer (microcomputer) 2. In the microcomputer 2, power from the power supply terminal 1 is supplied to an edge detection circuit 21 and a clock circuit 22, and also to a central processing unit (CPU) 24 through a switch 23 described later.

【0010】また、電源端子1が抵抗器3及び電源スイ
ッチ4の直列回路を通じて接地される。そしてこの抵抗
器3及び電源スイッチ4の接続中点がマイクロコンピュ
ータ2のエッジ検出回路21に接続される。これによっ
て電源スイッチ4がオンされると、エッジ検出回路21
でその立ち下がりエッジが検出され、電源投入要求のト
リガー信号が形成される。
A power terminal 1 is grounded through a series circuit of a resistor 3 and a power switch 4. The midpoint of connection between the resistor 3 and the power switch 4 is connected to the edge detection circuit 21 of the microcomputer 2. As a result, when the power switch 4 is turned on, the edge detection circuit 21
The falling edge is detected, and a trigger signal for a power-on request is formed.

【0011】また、時計の基準となる振動子5がマイク
ロコンピュータ2の時計回路22に接続される。これに
よってこの時計回路22では、振動子5からの例えば3
2kHzの基準信号が計数され、例えば1秒ごとに所定
の時計処理のトリガー信号が形成される。そしてこれら
のエッジ検出回路21及び時計回路22からのトリガー
信号がCPU24に供給される。
A vibrator 5 serving as a reference of a clock is connected to a clock circuit 22 of the microcomputer 2. Thus, in the clock circuit 22, for example, 3
The reference signal of 2 kHz is counted, and a trigger signal for a predetermined clock process is formed, for example, every second. Then, trigger signals from the edge detection circuit 21 and the clock circuit 22 are supplied to the CPU 24.

【0012】さらにこのCPU24では、上述のスイッ
チ23がオフの時には主電源が遮断されて停止(スリー
プ)状態にされている。そして上述のエッジ検出回路2
1及び時計回路22からのトリガー信号が供給される
と、このトリガー信号の電力によって、後述する起動
(ウェークアップ)に係わる処理のみが実行されるもの
である。
Further, in the CPU 24, when the switch 23 is turned off, the main power supply is shut off and the CPU 24 is stopped (sleep). And the above-described edge detection circuit 2
When the trigger signal is supplied from the clock signal 22 and the clock circuit 22, only the process related to the activation (wake-up) described later is executed by the power of the trigger signal.

【0013】そしてこのCPU24で形成されるコント
ロール信号によって上述のスイッチ23のオンオフが制
御されると共に、このマイクロコンピュータ2のCPU
24で形成されるコントロール信号が、例えば装置全体
の電源を制御する電源ブロック6に供給される。
The on / off of the switch 23 is controlled by a control signal generated by the CPU 24 and the CPU of the microcomputer 2
The control signal formed at 24 is supplied to, for example, a power supply block 6 that controls the power supply of the entire apparatus.

【0014】すなわち図2に示すフローチャートにおい
て、例えば通常の動作状態(図示せず)から任意の時点
で電源遮断の処理(ステップ〔1〕)が行われると、ス
テップ〔2〕でCPU24がスリープ状態(スイッチ2
3がオフ)にされる。そしてこのスリープ状態でエッジ
検出回路21または時計回路22からのウェークアップ
要求(トリガー信号の供給)があると、CPU24はス
リープ状態(ステップ〔2a〕)から起動(ステップ
〔2b〕)される。
That is, in the flowchart shown in FIG. 2, for example, when a power-off process (step [1]) is performed at an arbitrary time from a normal operation state (not shown), the CPU 24 enters a sleep state in step [2]. (Switch 2
3 is turned off). When there is a wake-up request (supply of a trigger signal) from the edge detection circuit 21 or the clock circuit 22 in this sleep state, the CPU 24 is started (step [2b]) from the sleep state (step [2a]).

【0015】さらにステップ〔3〕で上述のウェークア
ップ要求がエッジ検出回路21からの電源投入要求だっ
たか否か判別される。ここで電源投入の要求でなかった
とき(N)は、時計回路22からの時計処理の要求と判
断されてステップ〔4〕で時計カウント処理(スイッチ
23をオンにしてCPU24での処理)が行われる。そ
してこの処理が終了するとステップ〔2〕に戻されてC
PU24がスリープ状態(スイッチ23がオフ)にされ
る。
In step [3], it is determined whether or not the wake-up request is a power-on request from the edge detection circuit 21. If it is not a request to turn on the power (N), it is determined that a request for clock processing from the clock circuit 22 is made, and the clock count processing (the processing by the CPU 24 by turning on the switch 23) is performed in step [4]. Will be When this process ends, the process returns to the step [2] and returns to C.
The PU 24 is put into the sleep state (the switch 23 is turned off).

【0016】またステップ〔3〕で上述のウェークアッ
プ要求がエッジ検出回路21からの電源投入要求だった
とき(Y)は、ステップ〔5〕で電源投入処理(スイッ
チ23をオンにしてCPU24での処理)が行われる。
そしてこの処理でCPU24からのコントロール信号が
電源ブロック6に供給されて、例えば装置全体の電源が
起動され、装置全体が例えば通常の動作状態にされる。
If the wake-up request is a power-on request from the edge detection circuit 21 in step [3] (Y), power-on processing (switch 23 is turned on and CPU 24 executes processing in step [5]) ) Is performed.
In this process, a control signal from the CPU 24 is supplied to the power supply block 6, for example, the power supply of the entire apparatus is started, and the entire apparatus is put into, for example, a normal operation state.

【0017】さらに図3はタイミングチャートであっ
て、例えば電源オフの定常状態では、図3のAに示すよ
うに、時計回路22からの例えば1秒間隔のトリガー信
号によってCPU24が起動されると、電源投入要求の
判別と時計カウント処理が行われてスリープ状態
に戻される。これによってCPU24の駆動されている
時間を短くして電力消費を削減している。
FIG. 3 is a timing chart. For example, in a steady state where the power supply is off, as shown in FIG. The determination of the power-on request and the clock counting process are performed, and the process returns to the sleep state. As a result, the time during which the CPU 24 is driven is shortened to reduce power consumption.

【0018】そして電源スイッチ4がオンされると、図
3のBに示すように電源スイッチ4からの信号が立ち下
がることでCPU24が起動され、電源投入要求の判別
の後に直ちに電源オンの処理に進められる。これによ
って電源投入要求への反応を即座に行うことができる。
When the power switch 4 is turned on, as shown in FIG. 3B, the signal from the power switch 4 falls, so that the CPU 24 is started. Can proceed. As a result, it is possible to immediately respond to the power-on request.

【0019】従ってこの起動制御方法において、トリガ
ー信号でCPU(中央処理装置)を起動すると共に、こ
のトリガー信号を判別してその判別に応じてCPUの処
理を行うことによって、CPUの電力消費を削減できる
と共に、主電源の投入要求への反応も即座に行うことが
できる。
Therefore, in this activation control method, the CPU (Central Processing Unit) is activated by a trigger signal, and the trigger signal is discriminated and the CPU process is performed according to the discrimination, thereby reducing the power consumption of the CPU. In addition to this, it is possible to immediately respond to a request to turn on the main power supply.

【0020】これによって、従来の方法では時計回路か
らの信号を処理するCPU(中央処理装置)等の電力消
費が多くなり、また投入要求への反応が遅くなってしま
う恐れがあったものを、本発明によればこれらの問題点
を容易に解消することができるものである。
As a result, in the conventional method, the power consumption of a CPU (Central Processing Unit) for processing a signal from a clock circuit and the like may be increased, and the response to an input request may be delayed. According to the present invention, these problems can be easily solved.

【0021】すなわちこの方法において、例えばカメラ
一体型の記録再生装置の全体が駆動されていないときの
内蔵の電池等の消耗を少なくして、例えば装置全体の駆
動を必要としたときに内蔵の電池の消耗で使用不能にな
ってしまっているような恐れを少なくすると共に、装置
全体の駆動の立ち上げも即座に行うことができる。
That is, in this method, for example, the consumption of the built-in battery when the whole recording / reproducing apparatus integrated with the camera is not driven is reduced, and the built-in battery is used when the whole apparatus needs to be driven. It is possible to reduce the risk of becoming unusable due to exhaustion of the device and to immediately start driving the entire device.

【0022】こうして上述の起動制御方法によれば、主
電源の遮断された状態で連続電源によって駆動される時
計回路からの所定間隔のトリガー信号で中央処理装置を
起動し、中央処理装置でトリガー信号を判別し、トリガ
ー信号が時計回路からのものと判別されたときは中央処
理装置で時計回路からの信号の処理を行った後に中央処
理装置の動作を停止させることにより、中央処理装置の
電力消費を削減できると共に、主電源の投入要求への反
応も即座に行うことができるものである。
According to the above-described start control method, the central processing unit is started by the trigger signal at a predetermined interval from the clock circuit driven by the continuous power supply in a state where the main power supply is cut off, and the trigger signal is generated by the central processing unit. When the trigger signal is determined to be from the clock circuit, the central processing unit processes the signal from the clock circuit and then stops the operation of the central processing unit, thereby reducing the power consumption of the central processing unit. And can immediately respond to a request to turn on the main power supply.

【0023】[0023]

【発明の効果】従って請求項1の発明によれば、トリガ
ー信号でCPU(中央処理装置)を起動すると共に、こ
のトリガー信号を判別してその判別に応じてCPUの処
理を行うことによって、CPUの電力消費を削減できる
と共に、主電源の投入要求への反応も即座に行うことが
できるものである。
According to the first aspect of the present invention, the CPU (Central Processing Unit) is activated by a trigger signal, the trigger signal is discriminated, and the CPU process is performed according to the discrimination. Power consumption can be reduced, and a response to a request to turn on the main power supply can be made immediately.

【0024】これによって、従来の方法では時計回路か
らの信号を処理するCPU(中央処理装置)等の電力消
費が多くなり、また投入要求への反応が遅くなってしま
う恐れがあったものを、本発明によればこれらの問題点
を容易に解消することができるものである。
As a result, in the conventional method, the power consumption of a CPU (Central Processing Unit) or the like that processes signals from the clock circuit increases, and the response to the input request may be delayed. According to the present invention, these problems can be easily solved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の適用されるマイクロコンピュータの一
例の構成図である。
FIG. 1 is a configuration diagram of an example of a microcomputer to which the present invention is applied.

【図2】その動作の説明のためのフローチャート図であ
る。
FIG. 2 is a flowchart for explaining the operation.

【図3】その説明のための図である。FIG. 3 is a diagram for explaining this.

【符号の説明】[Explanation of symbols]

1…電源端子、2…マイクロコンピュータ、21…エッ
ジ検出回路、22…時計回路、23…スイッチ、24…
中央処理装置(CPU)、3…抵抗器、4…電源スイッ
チ、5…振動子、6…電源ブロック
DESCRIPTION OF SYMBOLS 1 ... Power supply terminal, 2 ... Microcomputer, 21 ... Edge detection circuit, 22 ... Clock circuit, 23 ... Switch, 24 ...
Central processing unit (CPU), 3 ... resistor, 4 ... power switch, 5 ... vibrator, 6 ... power block

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 主電源の遮断された状態で連続電源によ
って駆動される時計回路からの所定間隔のトリガー信号
で中央処理装置を起動し、 上記中央処理装置で上記トリガー信号を判別し、 上記トリガー信号が上記時計回路からのものと判別され
たときは上記中央処理装置で上記時計回路からの信号の
処理を行った後に上記中央処理装置の動作を停止させる
ことを特徴とする起動制御方法。
1. A central processing unit is started by a trigger signal at a predetermined interval from a clock circuit driven by a continuous power supply in a state where a main power supply is cut off, and the central processing unit determines the trigger signal. When the signal is determined to be from the clock circuit, the central processing unit processes the signal from the clock circuit and then stops the operation of the central processing unit.
【請求項2】 請求項1記載の起動制御方法において、 さらに上記連続電源によって駆動される上記主電源の投
入要求手段からのトリガー信号で上記中央処理装置を起
動し、 上記中央処理装置で上記トリガー信号を判別し、 上記トリガー信号が上記投入要求手段からのものと判別
されたときは上記中央処理装置で上記主電源の投入の処
理が開始されることを特徴とする起動制御方法。
2. The activation control method according to claim 1, further comprising: activating said central processing unit by a trigger signal from said main power-on request means driven by said continuous power supply; A start control method characterized in that a signal is determined, and when the trigger signal is determined to be from the input requesting means, the processing of turning on the main power is started in the central processing unit.
JP10017180A 1998-01-29 1998-01-29 Start-up control method Pending JPH11212680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10017180A JPH11212680A (en) 1998-01-29 1998-01-29 Start-up control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10017180A JPH11212680A (en) 1998-01-29 1998-01-29 Start-up control method

Publications (1)

Publication Number Publication Date
JPH11212680A true JPH11212680A (en) 1999-08-06

Family

ID=11936761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10017180A Pending JPH11212680A (en) 1998-01-29 1998-01-29 Start-up control method

Country Status (1)

Country Link
JP (1) JPH11212680A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085766A (en) * 2006-09-28 2008-04-10 Sii Data Service Kk Terminal device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085766A (en) * 2006-09-28 2008-04-10 Sii Data Service Kk Terminal device
JP4521832B2 (en) * 2006-09-28 2010-08-11 エスアイアイ・データサービス株式会社 Terminal device

Similar Documents

Publication Publication Date Title
JP2919872B2 (en) Automotive audio system with activity control in reduced power state
JPH07200093A (en) Equipment and method for management of electric power of computer system
JPH0854954A (en) Integrated circuit provided with power saving function
KR100303271B1 (en) Clock supply apparatus for reducing consumption of power
JP3159911B2 (en) Selective call receiver
JPH11212680A (en) Start-up control method
JP3711849B2 (en) Microcomputer
JPH04192014A (en) Information processor
JP2002202830A (en) Microcomputer
JP3903716B2 (en) Microcomputer
JP3745220B2 (en) Alarm clock with snooze auto stop function
JPH10197670A (en) Alarm clock
KR200232048Y1 (en) Computer system
JPH0726751Y2 (en) Electronic device with low battery detection function
JPH0728573A (en) Battery driven portable data equipment
JP3428398B2 (en) Power supply circuit
JP2531673B2 (en) Oscillator
JP2002291077A (en) Wireless controller
JP2001186657A (en) Power saving circuit
JPH10230665A (en) Printing apparatus
JP3060841B2 (en) Sound equipment
JP2001333509A (en) Microcomputer controller for electric vehicle
JPH0553706A (en) Key input circuit and key input detecting method
JPH06222862A (en) Power consumption controller
JP2000033855A (en) Anti-theft system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080610