JPH11203135A - Risc型データ処理装置及び方法 - Google Patents

Risc型データ処理装置及び方法

Info

Publication number
JPH11203135A
JPH11203135A JP901898A JP901898A JPH11203135A JP H11203135 A JPH11203135 A JP H11203135A JP 901898 A JP901898 A JP 901898A JP 901898 A JP901898 A JP 901898A JP H11203135 A JPH11203135 A JP H11203135A
Authority
JP
Japan
Prior art keywords
processing
data
risc
input
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP901898A
Other languages
English (en)
Inventor
Koichi Kurihara
弘一 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP901898A priority Critical patent/JPH11203135A/ja
Publication of JPH11203135A publication Critical patent/JPH11203135A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 パイプライン処理時に発生する条件分岐ハザ
ードをパイプラインを崩さずに無くすか、或いは著しく
低減させること。 【解決手段】 処理調停器1は映像処理要求信号、音声
処理要求信号及びシステム処理要求信号の入力に応じ
て、プログラムカウンタ2を制御し、RISCブロック
30で処理する符号化データの種類を1サイクル毎に切
り換える制御を行っている。これにより、ある種類の符
号化データの処理時に条件分岐が発生しても、次のサイ
クルで、RISCブロック30は別の種類の符号化デー
タを処理するため、条件分岐ハザードは生じない。しか
も、複数の処理がパイプライン処理を崩さずに行われる
ため、RISCブロック30の処理効率を著しく向上さ
せることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、N個の処理をパイ
プライン処理するRISC(Reduced Instruction Set
Computer)型データ処理装置及び方法に係り、特に条件
分岐ハザードを抑制する構成及び方法に関する。
【0002】
【従来の技術】従来のRISC型データ処理装置は、例
えば特開平6−274352「コンパイラ及びデータ処
理装置」などがあり、この従来例もRISC(Reduced
Instruction Set Computer)アーキテェクチャの処理に
おいて、条件分岐命令が引き起こすパイプラインハザー
ドを低減させる公知例である。
【0003】この従来例では、まず、コンパイルの際に
コード生成手段において命令の並び替えなどにより、オ
プジェクトブログラムの最適化を行う。例えば分岐命令
の高速化を目的に遅延分岐の遅延スロットに前後の適当
な命令を挿入し、適当な命令がない場合にはノ一オペレ
ーションの命令コードを含む命令(以下NOP命令とす
る)を挿入する。このNOP命令を挿入する際に分岐命
令に応じてどの命令の次に置かれるNOPかを示すフラ
グを付けておく。
【0004】次にデータ処理装置においてはNOP命令
の実行ステージEXで分岐先アドレス計算を行い、その
結果を分岐先アドレスレジスタ(BTAR)に保持す
る。これらのことによって条件分岐により生じる分岐ハ
ザードを3クロックから2クロックに減らすことができ
る。しかし、従来例では上記の様に分岐ハザードを低減
してはいるが、せいぜい3クロックから2クロックに低
減する程度でしかなく、大幅な性能向上に寄与すること
はできなかった。
【0005】
【発明が解決しようとする課題】従来のRISC型デー
タ処理装置では、RISC処理を高速化させるため、1
つの命令を実行する間に次の命令を取り出すパイプライ
ン処理を行っているが、条件分岐命令は、命令を処理し
た後でないと次の命令が判明しないので、条件分岐成立
時は、既に取り出していた次の命令をNOPにするた
め、数サイクル分、命令の実行ロスが生じるという不具
合があった。
【0006】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、複数の処理デー
タをパイプライン処理する際に生じる条件分岐ハザード
を無くすか、或いは著しく低減させることができるRI
SC型データ処理装置及び方法を提供することである。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴は、複数の処理データを単一RISC
でパイプライン処理することにより復号するRISC型
データ処理装置において、前記複数の処理データを復号
する際に処理データを前記RISC処理の1サイクル毎
に切り換えることにより、同一種類の処理データが連続
して処理されないように制御する制御手段を備えたこと
である。
【0008】この発明によれば、複数の処理データは映
像、音声、システムなどのデータであった場合、サイク
ル毎に映像、音声、システムデータが順次パイプライン
処理される。従って、ある処理データ、例えば映像デー
タをパイプライン処理する際に、条件分岐が生じても、
次の復号処理サイクルは前回と異なる処理データ、例え
ば音声データであるため、条件分岐の分岐先が分からな
い時点でも、前記音声データをパイプライン処理するこ
とができるため、条件分岐ハザードが生ぜず、且つパイ
プライン処理が崩れることがない。
【0009】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本発明のRISC型デー
タ処理装置の第1の実施の形態を示したブロック図であ
る。RISCブロック30はプログラムカウンタ2の出
力をアドレスとして命令メモリ5から命令を読み出し、
読み出された命令はフリップフロップ6を経由して命令
デコーダ7で命令を解読され、解読された命令の種類に
よって以降に存在する内部レジスタ8、フリップフロッ
プ9、ALU10、フリップフロップ11及びデータメ
モリ12などの回路により各種処理を行う回路である。
【0010】また、プログラムカウンタ2は+1回路3
によりカウントアップされることでアドレスがカウント
アップし、次の命令を読み出すように制御されている。
更に、セレクタ4は通常+1回路3側が選択されてい
て、条件分岐がある場合に分岐アドレス信号側に切り替
わって、分岐先アドレスを示すようになっており、順次
命令が実行できるようにプログラムカウンタ2が制御さ
れる。
【0011】更に入出力インターフェース15はFIF
O17に対して、信号の入出力を行う。入出力インター
フェース15により入力された信号はセレクタ13、フ
リップフロップ14を通して内部レジスタ8に記憶され
る。各処理状態検出器16はALU10の出力から各処
理状態を検出し、各種処理要求信号を処理調停器1に出
力する。
【0012】処理調停器1はプログラムカウンタ2のプ
ログラムカウンタ値を調整する。スタックレジスタ18
はプログラムカウンタ2のプログラムカウンタ値を保持
し、セレクタ21は+1回路20でスタックレジスタ1
8に保持されたプログラムカウンタ値に+1した値を選
択するか、分岐先PC保持器19に保持された値を選択
して、プログラムカウンタ2にセットする。分岐先PC
保持器19はALU10の出力より分岐先のプログラム
カウンタ値を保持する。
【0013】次に本実施の形態の動作について説明す
る。まず、RISCブロックで符号化信号をデコードす
る方法について説明する。符号化された映像信号及び音
声信号(以下、符号化信号という)は図示されない入力
ポートから入力され、入力符号化信号クロックから内部
処理クロックに変換するためのFIFO17に蓄積され
る。
【0014】次にRISCブロック30の命令メモリ5
から命令が読み出され、命令デコーダ7で解釈した結
果、符号化信号を取り込む命令であると、これにより、
RISCブロック30が制御され、入出力インターフェ
ース15からFIFO17にデータ読み出し要求信号が
出力される。これにより、FIFO17から読み出され
た符号化信号は入出力インターフェース15からRIS
Cブロック30に入力され、符号化信号がRISCブロ
ック30に取り込まれる。この入出力インターフェース
15はメモリと同様なアドレスがマツピングされてお
り、このアドレスにより符号化信号を取り込むようにな
っているメモリマップド入出力形式となつている。
【0015】入出力インターフェース15から取り込ま
れた信号はセレクタ13とフリップフロップ14を経て
内部レジスタ8に取り込まれる。RISCブロック30
は入力符号化信号に映像信号と音声信号に分離するシス
テムデコード処理を施した後、映像デコード処理及び音
声デコード処理を施し、各デコードは上記の如く入出力
インターフェース15で取り込んだ信号に対して、命令
メモリ5から読み出される命令によって順次行われる。
【0016】その際、各デコードはその符号化信号の種
類により、それぞれRISCブロック30での処理が必
要となる。例えば入力された符号化信号を映像信号と音
声信号とに分離するシステムデコードは符号化信号が入
力される毎に実行され、入力されない場合は処理を行わ
ない。またシステムデコードにより分離された例えば映
像信号は、表示単位時間内に表示単位ユニットのデコー
ドが施される。表示単位ユニットが表示単位時間より早
くデコード終了してしまえば、残りの時間はデコードが
停止される。
【0017】このような各デコードの処理要求は図2に
示したように、それぞれ独立の処理時間を必要とする。
例えば、図2中、時間(1)では映像デコードとシステ
ムデコード処理要求が発生し、時間(2)では映像デコ
ードと音声デコードとシステムのデコードの処理要求が
発生し、時間(3)ではシステムデコードだけが処理要
求を発生している。
【0018】図2のような各処理の要求の有無は、各処
理がALU10で演算された内部信号の状態によって分
かる。このため。ALU10の出力及び命令レコーダ7
から出力される命令が各処理状態検出器16へ入力さ
れ、各処理の有無状態を検出する。この各処理状態検出
器16は前記検出結果に応じて、映像(Video)処
理要求信号、音声(Audio)処理要求信号及びシス
テム(System)処理要求信号を処理調停器1に出
力する。これらの処理要求信号の出力タイミングは図2
に示した各処理要求タイミングと同様である。
【0019】次に各処理要求信号は処理調停器1へ入力
され、各処理をRISCブロック30で行う命令を調停
し、どの処理の命令を取り出すかを決定し、この決定に
基づいてプログラムカウンタ2を制御する。例えば、各
処理状態検出器16から映像処理要求信号と音声処理要
求信号が出されている場合、処理調停器1はプログラム
カウンタ2に、例えば交互に映像処理と音声処理が行わ
れるようなプログラムカウンタ値をセットするような制
御を行う。
【0020】この際、プログラムカウンタ2は現在デコ
ード処理している命令と異なるデコード処理の命令が処
理調停器1より与えられた場合、現在処理しているプロ
グラムカウンタ値をスタックレジスタ18に一時的に待
避する。その後、処理調停器1より与えられた次に処理
するデコード処理の命令をスタックレジスタ18の別の
場所から取り出し、これに+1回路20で+1した値を
セレクタ21で選択してプログラムカウンタ2に供給す
る。
【0021】即ち、映像処理している時に、処理調停器
1により、プログラムカウンタ2に音声処理が行われる
ようなプログラムカウンタ値がセットされと、映像処理
の最後のカウンタ値がスタックレジスタ18の映像処理
領域181に格納される。その後、スタックレジスタ1
8の音声処理領域182に格納されているプログラムカ
ウンタ値を+1回路20で+1し、これをセレクタ21
で選択してプログラムカウンタ2にセットする。その
後、プログラムカウンタ2にセットされたプログラムカ
ウンタ値が命令メモリ5に格納され、RISCブロック
30による音声データのデコード処理が開始される。
【0022】ところで、処理調停器1によりデコード処
理が切り替えられる前の処理の命令が条件分岐命令であ
った場合、命令デコーダ7では、次の分岐アドレスは分
からず、ALU10がデータを処理した時点で判明する
ので、この分岐先のプログラムカウンタ値を分岐先PC
保持器19で保持しておき、次にその処理が呼ばれた際
にセレクタ21を切り替えて、分岐先PC保持器19側
のプログラムカウンタ値をプログラムカウンタ2にセッ
トして使用する。
【0023】次に上記動作について図3の動作タイムチ
ャートを参照して更に詳述する。本図はRISCブロッ
ク30でのパイプラインステージを示した動作図であ
る。但し、図中、Vは映像データ処理命令を、Aは音声
データ処理命令を、Sはシステムデータ処理命令を示し
ているものとする。この例は、命令フェッチIF、デコ
ードID、実行EX、メモリアクセスMA、書き込みW
Bの各ステージから成る。cmdlはシステムデコード
処理の命令であり、命令フェッチされた後、各ステージ
ヘ進む。
【0024】次に、処理調停器1から映像デコード処理
の命令を取り出すように指示される。この際、cmdl
を命令フェッチした時のプログラムカウンタ値をスタッ
クレジスタ18のシステム領域183に待避させ、映像
デコード用のプログラムカウンタ値をスタックレジスタ
18の映像処理領域181から取り出し、+1回路20
及びセレクタ21を介してプログラムカウンタ2にセッ
トすることにより、命令をフェッチする。
【0025】そして、前記映像デコード処理の命令が条
件分岐だった場合、デコードして実行した時点で、即
ち、ALU10の出力で分岐先プログラムアドレスを知
り、これが分岐先PC保持器19に保持される。
【0026】ところで、図3中、次の命令cmd3が映
像デコードの命令と異なる命令の場合(図中、音声デコ
ード)、その前の命令である映像の条件分岐命令とは独
立に実行可能である。また、その次の命令cmd4も映
像デコード命令と異なる命令の場合(図3中、システム
デコード)もそのまま実行可能である。次に映像デコー
ドの条件分岐命令が実行されると、分岐先PC保持器1
9に分岐先のPCアドレスが保持され、cmd5として
映像デコードの命令が処理調停器1により選択たれた場
合、セレクタ21は分岐先PC保持器19を選択し、c
md5をプログラムカウンタ2にセットすることにより
命令フェッチして、RISCブロック30により分岐先
の処理を実行する。
【0027】本実施の形態では、処理調停器1は複数の
処理要求がある場合、命令サイクルを1サイクル毎に、
例えば映像命令、音声命令、システム命令というように
切り替えているため、条件分岐命令が図3のパイプライ
ン動作に示すように途中に存在した場合にも、次のサイ
クルは別の処理要求を実行するため、パイプラインを乱
すことなく、全ての処理がパイプラインの中で実行可能
であり、条件分岐命令によるパイプラインハザードをな
くしたり、或いはこれを著しく低減することができる。
従って、RISCブロック30の実行サイクルを遅らせ
る主原因の一つであるパイプラインハザードがなくなる
か、低減することにより、前記実行サイクルを大幅に短
縮化することができ、RISC型データ処理装置の性能
を大きく向上させることができる。
【0028】図4は本発明のRISC型データ処理装置
の第2の実施の形態を示したブロック図である。但、図
1の実施の形態に対応する部分は同一符号を用いて、適
宜説明を省略する。本例はスタックレジスタが、スタッ
クレジスタ18(1)、18(2)、18(3)と3個
用意され、入力有効信号(1)、(2)、(3)に対応
して使用されるようになっている。他の構成は図1に示
した第1の実施の形態と同様である。
【0029】尚、各スタックレジスタ2の領域181〜
183にプログラムカウンタ値を保存する動作は基本的
には図1で説明した動作と同じで、単に処理している信
号の違いにより、使用するスタックレジスタが異なるだ
けである。
【0030】次に本実施の形態の動作について図5を参
照して説明する。複数の番組が時分割で入力される場合
に、これを1サイクル毎に切り替えて処理する場合につ
いて説明する。本例の処理調停器1は入力要求信号
(1)〜(3)を図5(A)、(B)、(C)に示すよ
うに図示されないデータ送信元に出力する。これに応じ
て、データ送信元は図5(D)、(E)、(F)に示す
ようにFIFO17へ入力有効信号(1)〜(3)を出
力(アクティブにするに同じ)する。入力有効信号
(1)〜(3)は図5(G)で示したテレビなどの番組
(1)、番組(2)、番組(3)に対応している。
【0031】処理調停器1は第1の実施の形態で示した
ようにRISCブロック30への命令を1サイクル毎に
切り替えるように、入力要求信号(1)〜(3)を出力
する。入出力インターフェース15は、この入力要求信
号に従い、FIFO17から符号化データを入力する。
例えば入力要求信号(1)がアクティブになると、デー
タ送信先は入力有効信号(1)をアクティブにして番組
(1)の符号化信号を次のサイクルでFIFO17に出
力し、また入力要求信号(2)がアクテイブになると、
入力有効信号(2)をアクティブにして、番組(2)の
符号化信号を次のサイクルでFIFO17に出力する。
【0032】このように1サイクル毎に入力番組の種類
を切り替えて要求することにより、RISCブロック3
0では1サイクル毎に異なる番組が入力されて、順次処
理される。
【0033】本実施の形態によれば、処理調停器1は複
数の外部信号処理がある場合、命令サイクルを1サイク
ル毎に、前記入力信号を例えば番組(1)、番組
(2)、番組(3)というように切り替えているため、
パイプライン処理時に条件分岐命令が途中に存在した場
合にも、次のサイクルは別の番組の信号処理を実行する
ことができるので、パイプライン処理を崩すことなく処
理が続行され、図1に示した第1の実施の形態と同様の
効果がある。
【0034】図6は本発明のRISC型データ処理装置
の第3の実施の形態を示したブロック図である。但し、
図4の実施の形態に対応する部分は同一符号を用いて、
適宜説明を省略する。本例もスタックレジスタが、スタ
ックレジスタ18(1)、18(2)、18(3)と3
個用意され、入力有効信号(1)、(2)、(3)に対
応して使用されるようになっている。又、本例は処理調
停器1から1個の入力要求信号が図示されないデータ送
信元に送られ、この要求によって入力有効信号(1)、
(2)、(3)のいずれかが前記データ送信元からFI
FO17に出力される。他の構成は図4に示した第2の
実施の形態と同様である。
【0035】次に本実施の形態の動作について図7のタ
イミングチャートを参照して説明する。本装置は複数の
番組が時分割で入力される場合に、これを1サイクル毎
に切り替えて処理する。本例の処理調停器1は一つの入
力要求信号を図7(A)に示すように図示されないデー
タ送信元に出力する。これに応じて、データ送信元は図
7(B)、(C)、(D)に示すように入力有効信号
(1)〜(3)のいずれかをFIFO17へ出力する。
入力有効信号(1)〜(3)は図7(G)に示すように
テレビなどの番組(1)、番組(2)、番組(3)に対
応しているが、この例では入力有効信号(1)〜(3)
の入力順はデータ送信元任せになっている。但し、デー
タ送信元は同一番組の符号化データを連続して出力する
ことはないものとする。
【0036】処理調停器1は入力要求信号を出力する
と、データ送信元が図7(B)に示すように、例えば入
力有効信号1をアクティブとして、これに関する符号化
データを送ってくると、この符号化データがFIFO1
7を介して入出力インターフェース15によりRISC
ブロック30内に取込まれる。即ち、入力要求信号がア
クティブになると、入力有効信号(1)がアクティブに
なり、FIFO17に番組1の符号化データが次のサイ
クルで入力され、次に入力要求信号(2)がアクテイブ
になると、FIFO17に番組(2)の符号化データが
次のサイクルで入力される。
【0037】このように1サイクル毎に入力される番組
が異なるため、RISCブロック30では異なる番組の
処理を1サイクル毎に処理する。
【0038】本実施の形態によれば、処理調停器1は複
数の入力信号処理がある場合、命令サイクルを1サイク
ル毎に、例えば番組(1)、番組(2)、番組(3)、
番組(2)というように切り替えているため、パイプラ
イン処理時に条件分岐命令が途中に存在した場合にも、
次のサイクルは別の番組の入力信号処理を実行すること
ができるため、図1に示した第1の実施の形態と同様の
効果がある。
【0039】また、図8はMPEG2のシステムレイヤ
であるTransport Stream(以下TS)
を示した図である。TSは図5又は図7で示した各番組
と同じ様に複数のパケットが188バイトのパケットサ
イズで時分割多重化されている。このようなTSに対応
するためには上記した第2、第3の実施の形態で示した
RISCブロック30での命令の切り替えを188バイ
トパケット毎に切り替えることにより、対応が可能であ
る。
【0040】以上説明した実施の形態1〜3では複数の
処理をーつのRISCで処理する具体的な説明として符
号化された映像及び音声信号をデコードする処理につい
て説明したが、処理のアプリケーションとしてこれらに
捕らわれるものではない。
【0041】
【発明の効果】以上詳細に説明したように、本発明のR
ISC型データ処理装置及び方法によれば、複数の処理
データを1サイクル毎に切り換えて、連続して同一の処
理データが復号化されないようにしてパイプライン処理
することにより、条件分岐ハザードをパイプライン処理
を崩さずに著しく低減させることができ。装置全体の処
理効率を大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明のRISC型データ処理装置の第1の実
施の形態を示したブロック図である。
【図2】図1のRISCブロックの内部処理の要求タイ
ミングを示したタイミングチャートである。
【図3】図1のRISCブロックでのパイプライン処理
動作を示したタイミングチャートである。
【図4】本発明のRISC型データ処理装置の第2の実
施の形態を示したブロック図である。
【図5】図4に示した処理調停器の入力要求信号とFI
FOに入力される入力有効信号との関係を示したタイミ
ングチャートである。
【図6】本発明のRISC型データ処理装置の第3の実
施の形態を示したブロック図である。
【図7】図6に示した処理調停器の入力要求信号とFI
FOに入力される入力有効信号との関係を示したタイミ
ングチャートである。
【図8】MPEG2のシステムレイヤであるTransport
Streamを示した図である。
【符号の説明】
1…処理調停器、2…プログラムカウンタ、15…入出
力インターフェース、16…各処理状態検出器、17…
FIFO、18(1)〜18(3)…スタックレジス
タ、19…分岐先PC保持器、30…RISCブロッ
ク。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の処理データを単一RISCでパイ
    プライン処理することにより復号するRISC型データ
    処理装置において、 前記複数の処理データを復号する際に処理データを前記
    RISC処理の1サイクル毎に切り換えることにより、
    同一種類の処理データが連続して処理されないように制
    御する制御手段を備えたことを特徴とするRISC型デ
    ータ処理装置。
  2. 【請求項2】 プログラムカウンタ値をN個以上保存す
    る保存手段と、 前記複数の処理データの実行を個々に要求するN個の処
    理要求の有無状態を検出する検出手段と、 この検出手段により検出されるN個の処理要求信号を入
    力とし、前記N個の処理要求の中からーつの処理をRI
    SC処理の1サイクルで処理するように調停する処理調
    停手段と、 この処理調停手段により出力された処理識別信号により
    前記保存手段により保存されているプログラムカウンタ
    値を現在のプログラムカウンタ値として設定する設定手
    段とを備えたことを特徴とする請求項1記載のRISC
    型データ処理装置。
  3. 【請求項3】 前記処理調停手段は入力されるN個の処
    理要求信号の中で、同時に2つ以上のデータの処理要求
    がある場合には、RISC復調処理のlサイクル毎に異
    なる処理データを処理するように調停することを特徴と
    する請求項2記載のRISC型データ処理装置。
  4. 【請求項4】 外部から入力する複数の処理データを単
    一RISCでパイプライン処理することにより復号する
    RISC型データ処理装置において、 前記外部からの処理データを前記RISC処理の1サイ
    クル毎に切り換えて同一の処理データが連続して入力さ
    れないようにする入力制御手段と、 前記入力制御手段により入力される処理データを前記R
    ISC復号処理の1サイクル毎に処理するようにして、
    同一種類の処理データが連続して処理されないように制
    御する制御手段とを備えたことを特徴とするRISC型
    データ処理装置。
  5. 【請求項5】 外部から入力する複数の処理データを単
    一RISCでパイプライン処理することにより復号する
    RISC型データ処理装置において、 前記外部からの処理データを前記RISC復号処理の1
    サイクル毎に切り換えて同一の処理データが連続して前
    記RISC型データ処理装置に出力されないように処理
    データを該RISC型データ処理装置に送出するデータ
    送出手段と、 このデータ送出手段により出力される処理データを前記
    RISC処理の1サイクル毎に処理するようにして、同
    一種類の処理が連続して処理されないように制御する制
    御手段とを備えたことを特徴とするRISC型データ処
    理装置。
  6. 【請求項6】 複数の処理データを単一RISCでパイ
    プライン処理することにより復号するRISC型データ
    処理方法において、 前記複数の処理データを復号する際に処理データを前記
    RISC処理の1サイクル毎に切り換えることにより、
    同一種類の処理データが連続して処理されないように制
    御する制御過程を含むことを特徴とするRISC型デー
    タ処理方法。
JP901898A 1998-01-20 1998-01-20 Risc型データ処理装置及び方法 Pending JPH11203135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP901898A JPH11203135A (ja) 1998-01-20 1998-01-20 Risc型データ処理装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP901898A JPH11203135A (ja) 1998-01-20 1998-01-20 Risc型データ処理装置及び方法

Publications (1)

Publication Number Publication Date
JPH11203135A true JPH11203135A (ja) 1999-07-30

Family

ID=11708927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP901898A Pending JPH11203135A (ja) 1998-01-20 1998-01-20 Risc型データ処理装置及び方法

Country Status (1)

Country Link
JP (1) JPH11203135A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8965173B2 (en) 1998-07-30 2015-02-24 Tivo Inc. Multimedia stream processing system
US9967534B1 (en) 2004-11-19 2018-05-08 Tivo Solutions Inc. Digital video recorder video editing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8965173B2 (en) 1998-07-30 2015-02-24 Tivo Inc. Multimedia stream processing system
US9967534B1 (en) 2004-11-19 2018-05-08 Tivo Solutions Inc. Digital video recorder video editing system

Similar Documents

Publication Publication Date Title
US5404552A (en) Pipeline risc processing unit with improved efficiency when handling data dependency
US4928226A (en) Data processor for parallelly executing conflicting instructions
US4775927A (en) Processor including fetch operation for branch instruction with control tag
JP2748822B2 (ja) 情報処理装置
JPH052484A (ja) スーパースカラプロセツサ
US5499348A (en) Digital processor capable of concurrently executing external memory access and internal instructions
JPS62115542A (ja) 情報処理装置
JPH11203135A (ja) Risc型データ処理装置及び方法
JP2004192021A (ja) マイクロプロセッサ
CA1208798A (en) Timing control system in data processor
JPH07306785A (ja) 分岐命令実行機能を持つプロセッサおよび分岐命令制御方法
KR970012141A (ko) 파이프라인 처리를 수행하는 데이터 처리 장치
JPH11345121A (ja) プログラム制御ユニット用の命令取り出し装置および方法
JP2005108086A (ja) データ処理装置
JP3335735B2 (ja) 演算処理装置
US20050160254A1 (en) Multithread processor architecture for triggered thread switching without any clock cycle loss, without any switching program instruction, and without extending the program instruction format
JPH0646382B2 (ja) プリフェッチキュー制御方式
JPS63314644A (ja) デ−タ処理装置
JPH07244588A (ja) データ処理装置
JPS60241136A (ja) デ−タ処理装置
JPH0287229A (ja) 実行命令の先取り制御方式
JP2694774B2 (ja) プログラム分岐方式
JP2766114B2 (ja) 命令先取り装置
JPS6232507B2 (ja)
CN113703841A (zh) 一种寄存器数据读取的优化方法、装置及介质