JPH11202980A - Circuit for rewriting and rewriting and erasing method for microcomputer having built-in flash memory - Google Patents

Circuit for rewriting and rewriting and erasing method for microcomputer having built-in flash memory

Info

Publication number
JPH11202980A
JPH11202980A JP795798A JP795798A JPH11202980A JP H11202980 A JPH11202980 A JP H11202980A JP 795798 A JP795798 A JP 795798A JP 795798 A JP795798 A JP 795798A JP H11202980 A JPH11202980 A JP H11202980A
Authority
JP
Japan
Prior art keywords
reset
rewriting
port
input port
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP795798A
Other languages
Japanese (ja)
Inventor
Mitsuru Imoto
満 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP795798A priority Critical patent/JPH11202980A/en
Publication of JPH11202980A publication Critical patent/JPH11202980A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide tolerance of disturbing noise and to securely control the rewriting and erasure of the flash memory. SOLUTION: The output port 31 of a reset IC 3 is connected to the reset port 2 of a microcomputer(MCU) 1 having the flash memory inside. To the input port 32 of the reset IC 3, a source voltage is applied through a resistance R1. Further, a connector 4 for reset signal input is connected to the input port 32 of the reset IC 3 through a resistance R2. The resistances R1 and R2 are so adjusted (e.g. R1=R2) that when 0 V is applied to the connector 4, the voltage applied to the input port 32 of the reset IC 3 is held between 0.65 to 4.25 V.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電気的に書換・
消去が行えるフラッシュメモリを内蔵したマイクロコン
ピュータのための書換用回路および書換・消去方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a rewriting circuit and a rewriting / erasing method for a microcomputer having a built-in erasable flash memory.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】電気
的に書換・消去が行えるフラッシュメモリを内蔵したマ
イクロコンピュータ(以下「MCU」という)が公知で
ある。このMCUは、プリント基板に実装されて製品と
なった後も、内蔵のフラッシュメモリに記憶されたプロ
グラム等のデータの書換が可能であるという利点を有し
ている。このため、MCUは、たとえばエアコン等の制
御回路に採用されている。
2. Description of the Related Art A microcomputer (hereinafter, referred to as "MCU") having a built-in flash memory which can be electrically rewritten and erased is known. This MCU has an advantage that data such as a program stored in a built-in flash memory can be rewritten even after a product is mounted on a printed circuit board. For this reason, the MCU is employed in a control circuit of, for example, an air conditioner.

【0003】MCUのフラッシュメモリのデータを書換
えるためには、書換用回路が必要であり、通常、MCU
が実装されたプリント基板上に、この書換用回路も実装
されている。図1に、従来の書換用回路の構成例を示
す。図1において、MCU1には電気的に書換・消去が
行えるフラッシュメモリが内蔵されている。またMCU
1には、内蔵のフラッシュメモリのデータを書換・消去
する際に使用するリセットポート2が備えられている。
また、フラッシュメモリのデータを書換・消去するため
の回路として、リセットIC3および書換治具接続用コ
ネクタ4を含む書換用回路が備えられている。書換用回
路は、MCU1と同様、プリント基板上に実装されてい
る。
In order to rewrite data in the flash memory of the MCU, a rewriting circuit is required.
This rewriting circuit is also mounted on a printed circuit board on which is mounted. FIG. 1 shows a configuration example of a conventional rewriting circuit. In FIG. 1, the MCU 1 has a built-in flash memory that can be electrically rewritten and erased. Also MCU
1 is provided with a reset port 2 used for rewriting / erasing data in a built-in flash memory.
As a circuit for rewriting / erasing data in the flash memory, a rewriting circuit including a reset IC 3 and a rewriting jig connection connector 4 is provided. The rewriting circuit is mounted on a printed circuit board, similarly to the MCU1.

【0004】MCU1に内蔵されたフラッシュメモリの
データを書換えたり、データを消去したりする際には、
コネクタ4に図示しない治具を接続し、コネクタ4のリ
セット端子に0Vを印加する。これにより、配線(パタ
ーン)5を介してMCU1のリセットポート2にローレ
ベル(0V)が与えられ、フラッシュメモリのデータの
書込・消去が可能となる。
When rewriting or erasing data in the flash memory built in the MCU 1,
A jig (not shown) is connected to the connector 4, and 0 V is applied to the reset terminal of the connector 4. As a result, a low level (0 V) is applied to the reset port 2 of the MCU 1 via the wiring (pattern) 5, and data can be written / erased in the flash memory.

【0005】ところが、かかる書換用回路では、配線
(パターン)5がアンテナとして作用することがあり、
この配線(パターン)5により外乱ノイズが拾われて、
MCU1の外乱ノイズに対する耐力が弱くなるという問
題があった。かかる問題に対する対策として、上述の配
線(パターン)5を無くし、代わりに、破線で示すよう
に、コネクタ4のリセット端子からリセットIC3の入
力ポートに延びる配線(パターン)6を設けることが考
えられる。
However, in such a rewriting circuit, the wiring (pattern) 5 sometimes functions as an antenna.
Disturbance noise is picked up by the wiring (pattern) 5,
There is a problem that the resistance of the MCU 1 to disturbance noise is weakened. As a countermeasure against such a problem, it is conceivable to eliminate the above-mentioned wiring (pattern) 5 and to provide a wiring (pattern) 6 extending from the reset terminal of the connector 4 to the input port of the reset IC 3 as shown by a broken line.

【0006】ところが、この場合は、リセットIC3の
出力が不定となり、書換制御ができないという新たな問
題に遭遇する。なぜならば、リセットIC3は、一般
に、図2の動作波形図に示す特性を有している。図2に
示すように、リセットIC3は、入力ポートへの印加電
圧が0.65V以下では出力状態が不定となる。このた
め、フラッシュメモリのデータ書換時に、図1に示す配
線(パターン)6を介してリセットIC3の入力ポート
にコネクタ4から0Vが送られて来ても、リセットIC
3の出力は不定となり、MCU1のリセットポートがロ
ーレベルに保たれる保証がなく、フラッシュメモリのデ
ータ書換や消去ができない。
However, in this case, the output of the reset IC 3 becomes unstable, and a new problem that rewrite control cannot be performed is encountered. This is because the reset IC 3 generally has the characteristics shown in the operation waveform diagram of FIG. As shown in FIG. 2, the output state of the reset IC 3 is undefined when the voltage applied to the input port is 0.65 V or less. For this reason, even when 0 V is sent from the connector 4 to the input port of the reset IC 3 via the wiring (pattern) 6 shown in FIG.
The output of No. 3 is undefined, and there is no guarantee that the reset port of MCU 1 is kept at a low level, and data rewriting or erasing of the flash memory cannot be performed.

【0007】そこでこの発明は、上述の課題を解決し
た、外乱ノイズに対する耐力があり、しかもフラッシュ
メモリの書換・消去が確実に制御できる書換用回路およ
び書換・消去方法を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a rewriting circuit and a rewriting / erasing method which solve the above-mentioned problems, have resistance to disturbance noise, and can reliably control rewriting / erasing of a flash memory. .

【0008】[0008]

【課題を解決するための手段】請求項1記載の発明は、
電気的に書込・消去が行えるフラッシュメモリを内蔵し
たマイクロコンピュータのための書換用回路であって、
入力ポートおよび出力ポートを有し、入力ポートには電
源電圧が印加され、出力ポートは前記マイクロコンピュ
ータのリセットポートに接続されたリセットICと、リ
セットICの入力ポートに接続されたリセット信号入力
用のコネクタと、リセットICの入力ポートと前記コネ
クタとの間に挿入された所定の抵抗素子とを含むことを
特徴とするものである。
According to the first aspect of the present invention,
A rewriting circuit for a microcomputer having a built-in flash memory capable of electrically writing / erasing,
The microcomputer has an input port and an output port, a power supply voltage is applied to the input port, and the output port has a reset IC connected to the reset port of the microcomputer and a reset signal input connected to the input port of the reset IC. It is characterized by including a connector and a predetermined resistance element inserted between the input port of the reset IC and the connector.

【0009】上述の構成によれば、リセット信号入力用
のコネクタからリセットICの入力ポートに与えられる
信号は、所定の抵抗素子を介して与えられる。従って、
前記コネクタからの印加電圧がローレベル、たとえば0
Vになった場合でも、所定の抵抗素子が介在するためリ
セットICの入力ポートの電圧が0Vに低下することは
なく、0Vではない所定の低電圧が印加された状態が維
持される。
According to the above configuration, the signal given from the reset signal input connector to the input port of the reset IC is given via the predetermined resistance element. Therefore,
When the voltage applied from the connector is at a low level, for example, 0
Even when the voltage becomes V, the voltage at the input port of the reset IC does not drop to 0 V due to the presence of the predetermined resistance element, and the state where a predetermined low voltage other than 0 V is applied is maintained.

【0010】請求項2記載の発明は、請求項1記載の書
換用回路において、前記リセットICは、入力ポートに
印加される電圧が、予め定める高いしきい値以上のとき
にはハイレベル出力を導出し、入力ポートに印加される
電圧が、前記高いしきい値と予め定める低いしきい値と
の間のときにはローレベル出力を導出し、前記低いしき
い値以下では出力が不定となる性質の回路であり、前記
挿入された所定の抵抗素子は、前記コネクタに0V電圧
が与えられたときに、前記低いしきい値と高いしきい値
との間の電圧が入力ポートに印加されるような値に設定
されていることを特徴とするものである。
According to a second aspect of the present invention, in the rewriting circuit according to the first aspect, the reset IC derives a high level output when a voltage applied to an input port is equal to or higher than a predetermined high threshold. When the voltage applied to the input port is between the high threshold value and a predetermined low threshold value, a low-level output is derived, and the output is undefined below the low threshold value. The inserted predetermined resistance element has a value such that a voltage between the low threshold value and the high threshold value is applied to an input port when a voltage of 0 V is applied to the connector. It is characterized by being set.

【0011】上記構成によれば、リセットICの特性
が、入力ポートへの印加電圧が0Vのときに出力不定と
なる回路であっても、所定の抵抗素子によりリセットI
Cの入力ポートは0Vではない所定の低電圧に維持され
る。従ってリセットICの出力が不定となることはな
く、リセットICの出力をハイレベルまたはローレベル
に制御することができる。
According to the above configuration, even if the characteristics of the reset IC are such that the output becomes indefinite when the voltage applied to the input port is 0 V, the reset IC is reset by a predetermined resistance element.
The input port of C is maintained at a predetermined low voltage other than 0V. Therefore, the output of the reset IC does not become unstable, and the output of the reset IC can be controlled to a high level or a low level.

【0012】請求項3記載の発明は、電気的に書換・消
去が行えるフラッシュメモリを内蔵したマイクロコンピ
ュータのための書換・消去方法であって、入力ポートお
よび出力ポートを有するリセットICの出力ポートを前
記マイクロコンピュータのリセットポートに接続し、前
記マイクロコンピュータに内蔵されたフラッシュメモリ
のデータ書換・データ消去を行うときに、リセットIC
の入力ポートに所定の抵抗を通して0V電圧を印加する
ようにしたことを特徴とする方法である。
According to a third aspect of the present invention, there is provided a rewriting / erasing method for a microcomputer having a flash memory capable of electrically rewriting / erasing, wherein an output port of a reset IC having an input port and an output port is provided. A reset IC connected to a reset port of the microcomputer for rewriting or erasing data in a flash memory built in the microcomputer.
A 0V voltage is applied to the input port through a predetermined resistor.

【0013】上述の構成によれば、リセットICの入力
ポートに所定の抵抗を通して0V電圧を印加するので、
リセットICの出力電圧を確実に制御でき、良好にフラ
ッシュメモリのデータを書換・消去することができる。
According to the above configuration, a 0 V voltage is applied to the input port of the reset IC through a predetermined resistor.
The output voltage of the reset IC can be reliably controlled, and data in the flash memory can be rewritten and erased satisfactorily.

【0014】[0014]

【発明の実施の形態】以下には、図面を参照して、この
発明の一実施形態について具体的に説明をする。図3
は、電気的にデータの書換・消去が行えるフラッシュメ
モリが内蔵されたMCU1およびそのフラッシュメモリ
のデータ書換用回路の構成を示す回路図である。この回
路では、MCU1のリセットポート2にリセットIC3
の出力ポート31が接続されている。またリセットIC
3の入力ポート32には抵抗R1を介して電源電圧5V
が印加されている。さらに、リセットIC3の入力ポー
ト32に抵抗R2を介してリセット信号入力用のコネク
タ4が接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be specifically described below with reference to the drawings. FIG.
1 is a circuit diagram showing an MCU 1 having a built-in flash memory capable of electrically rewriting and erasing data, and a data rewriting circuit of the flash memory. In this circuit, reset IC3 is connected to reset port 2 of MCU1.
Output port 31 is connected. Reset IC
3 input port 32 is connected to a power supply voltage of 5 V through a resistor R1.
Is applied. Further, a reset signal input connector 4 is connected to the input port 32 of the reset IC 3 via a resistor R2.

【0015】この回路において、リセットIC3は、図
2の動作波形図に示す特性を有している。すなわち、入
力ポート32への印加電圧が4.25V以上の場合は出
力がハイレベルとなり、入力ポート32への印加電圧が
0.65V以上で4.25V未満では出力はローレベル
となる。さらに、入力ポート32への印加電圧が0.6
5V未満では出力は不定となる。
In this circuit, the reset IC 3 has the characteristics shown in the operation waveform diagram of FIG. That is, when the voltage applied to the input port 32 is 4.25 V or more, the output is at a high level, and when the voltage applied to the input port 32 is 0.65 V or more and less than 4.25 V, the output is at a low level. Further, when the voltage applied to the input port 32 is 0.6
If it is less than 5 V, the output will be undefined.

【0016】そこで、図3の回路では、コネクタ4から
の印加電圧が0Vとなった場合に、リセットIC3の入
力ポート32への印加電圧VINが、0.65V≦VIN
4.25Vになるように、抵抗R1,R2の値が調整さ
れている。一例として、抵抗R1,R2の値は、たとえ
ばR1=R2に設定されている。このようにすると、コ
ネクタ4を通して書換治具からロー信号(0V)が送ら
れてきた場合には、図3の回路は、図4に示す等価回路
となり、リセットIC3の入力ポート32には2.5V
が印加される。よってリセットICの出力ポート31か
らはローレベル信号が出力され、MCU1のリセットポ
ート2がローレベルに保たれる。
Therefore, in the circuit of FIG. 3, when the voltage applied from the connector 4 becomes 0 V, the applied voltage V IN to the input port 32 of the reset IC 3 becomes 0.65 V ≦ V IN <
The values of the resistors R1 and R2 are adjusted to be 4.25V. As an example, the values of the resistors R1 and R2 are set to, for example, R1 = R2. In this way, when a low signal (0 V) is sent from the rewriting jig through the connector 4, the circuit of FIG. 3 becomes an equivalent circuit shown in FIG. 5V
Is applied. Therefore, a low level signal is output from the output port 31 of the reset IC, and the reset port 2 of the MCU 1 is kept at a low level.

【0017】一方、コネクタ4を通して書換治具からハ
イレベル信号(5V)が送られてきた場合には、図3の
回路は、図5に示す等価回路となる。この場合、リセッ
トIC3の入力ポート32には5Vが与えられるから、
リセットIC3の出力ポート31からはハイレベル信号
が導出される。よってMCU1のリセットポート2には
ハイレベル信号が与えられる。同様に、書換治具が取り
外された場合には、コネクタ4はオープンになり、図3
に示す回路は、図6に示す等価回路となり、MCU1の
リセットポート2にはハイレベル信号が与えられる。
On the other hand, when a high level signal (5 V) is sent from the rewriting jig through the connector 4, the circuit shown in FIG. 3 becomes an equivalent circuit shown in FIG. In this case, since 5 V is applied to the input port 32 of the reset IC 3,
A high-level signal is derived from the output port 31 of the reset IC 3. Therefore, a high level signal is given to the reset port 2 of the MCU 1. Similarly, when the rewriting jig is removed, the connector 4 is opened, and FIG.
Is an equivalent circuit shown in FIG. 6, and a high-level signal is supplied to the reset port 2 of the MCU 1.

【0018】よって、図5に示す回路および図6に示す
回路の場合には、MCU1に内蔵されたフラッシュメモ
リのデータの書換・消去ができない状態となる。
Therefore, in the case of the circuit shown in FIG. 5 and the circuit shown in FIG. 6, the data in the flash memory incorporated in the MCU 1 cannot be rewritten or erased.

【0019】[0019]

【発明の効果】この発明によれば、MCUに内蔵された
フラッシュメモリへのデータ書込および書込まれたデー
タ消去のための配線(パターン)を、リセットICの電
源側に抵抗を介して接続したことにより、従来必要とさ
れていたMCU1のリセットポートに接続されていた配
線(パターン)5を無くすることができる。従って、ア
ンテナとして作用する配線(パターン)5がないので、
回路の外乱ノイズに対する耐力を強くすることができ、
MCUが誤動作しにくい構成を提供できる。
According to the present invention, the wiring (pattern) for writing data to the flash memory built in the MCU and erasing the written data is connected to the power supply side of the reset IC via the resistor. As a result, the wiring (pattern) 5 connected to the reset port of the MCU 1 which has been required conventionally can be eliminated. Therefore, since there is no wiring (pattern) 5 acting as an antenna,
The circuit can be made more resistant to disturbance noise,
It is possible to provide a configuration in which the MCU does not easily malfunction.

【0020】さらに、フラッシュメモリへのデータ書込
・データ消去のための信号を確実にMCUに送ることが
でき、フラッシュメモリの書換制御に優れた書換用回路
および方法とすることができる。
Further, a signal for writing / erasing data to / from the flash memory can be reliably sent to the MCU, and a rewriting circuit and method excellent in rewriting control of the flash memory can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のフラッシュメモリの書換用回路の構成例
を示す図である。
FIG. 1 is a diagram showing a configuration example of a conventional flash memory rewriting circuit.

【図2】リセットICの一般的な特性を示す動作波形図
である。
FIG. 2 is an operation waveform diagram showing general characteristics of a reset IC.

【図3】この発明の一実施形態にかかるフラッシュメモ
リの書換用回路の構成を示す図である。
FIG. 3 is a diagram showing a configuration of a flash memory rewriting circuit according to one embodiment of the present invention;

【図4】図3の回路におけるフラッシュメモリの書換時
の等価回路図である。
FIG. 4 is an equivalent circuit diagram at the time of rewriting the flash memory in the circuit of FIG. 3;

【図5】図3の回路における書換をしない時の信号状態
を示す等価回路図である。
FIG. 5 is an equivalent circuit diagram showing a signal state when rewriting is not performed in the circuit of FIG. 3;

【図6】図3の回路に書換治具が接続されていない場合
の等価回路図である。
FIG. 6 is an equivalent circuit diagram when a rewriting jig is not connected to the circuit of FIG. 3;

【符号の説明】[Explanation of symbols]

1 MCU(フラッシュメモリを内蔵したマイクロコ
ンピュータ) 2 MCUのリセットポート 3 リセットIC 31 リセットICの出力ポート 32 リセットICの入力ポート 4 リセット信号入力用のコネクタ 5 配線(パターン) 6 配線(パターン) R1,R2 抵抗
Reference Signs List 1 MCU (microcomputer with built-in flash memory) 2 Reset port of MCU 3 Reset IC 31 Output port of reset IC 32 Input port of reset IC 4 Connector for reset signal input 5 Wiring (pattern) 6 Wiring (pattern) R1, R2 resistance

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】電気的に書込・消去が行えるフラッシュメ
モリを内蔵したマイクロコンピュータ(1)のための書
換用回路であって、 入力ポート(32)および出力ポート(31)を有し、
入力ポート(32)には電源電圧が印加され、出力ポー
ト(31)は前記マイクロコンピュータ(1)のリセッ
トポート(2)に接続されたリセットIC(3)と、 リセットIC(3)の入力ポート(32)に接続された
リセット信号入力用のコネクタ(4)と、 リセットIC(3)の入力ポート(32)と前記コネク
タ(4)との間に挿入された所定の抵抗素子(R2)と
を含むことを特徴とする書換用回路。
1. A rewriting circuit for a microcomputer (1) incorporating a flash memory capable of electrically writing and erasing, comprising an input port (32) and an output port (31).
A power supply voltage is applied to an input port (32), an output port (31) is a reset IC (3) connected to a reset port (2) of the microcomputer (1), and an input port of the reset IC (3). A reset signal input connector (4) connected to (32), a predetermined resistance element (R2) inserted between the input port (32) of the reset IC (3) and the connector (4); A rewriting circuit, comprising:
【請求項2】請求項1記載の書換用回路において、 前記リセットIC(3)は、入力ポート(32)に印加
される電圧が、予め定める高いしきい値以上のときには
ハイレベル出力を導出し、入力ポート(32)に印加さ
れる電圧が、前記高いしきい値と予め定める低いしきい
値との間のときにはローレベル出力を導出し、前記低い
しきい値以下では出力が不定となる性質の回路であり、 前記挿入された所定の抵抗素子(R2)は、前記コネク
タ(4)に0V電圧が与えられたときに、前記低いしき
い値と高いしきい値との間の電圧が入力ポート(32)
に印加されるような値に設定されていることを特徴とす
る書換用回路。
2. The rewriting circuit according to claim 1, wherein said reset IC (3) derives a high-level output when a voltage applied to said input port (32) is equal to or higher than a predetermined high threshold. A low-level output is derived when the voltage applied to the input port (32) is between the high threshold value and a predetermined low threshold value, and the output is indeterminate below the low threshold value. Wherein the inserted predetermined resistance element (R2) receives a voltage between the low threshold value and the high threshold value when a 0V voltage is applied to the connector (4). Port (32)
A rewriting circuit characterized in that the value is set to a value applied to the rewriting circuit.
【請求項3】電気的に書換・消去が行えるフラッシュメ
モリを内蔵したマイクロコンピュータ(1)のための書
換・消去方法であって、 入力ポート(32)および出力ポート(31)を有する
リセットIC(3)の出力ポート(31)を前記マイク
ロコンピュータ(1)のリセットポート(2)に接続
し、 前記マイクロコンピュータ(1)に内蔵されたフラッシ
ュメモリのデータ書換・データ消去を行うときに、リセ
ットIC(3)の入力ポート(32)に所定の抵抗(R
2)を通して0V電圧を印加するようにしたことを特徴
とする方法。
3. A rewriting / erasing method for a microcomputer (1) having a flash memory capable of electrically rewriting / erasing, comprising: a reset IC having an input port (32) and an output port (31). 3) The output port (31) of the microcomputer (1) is connected to the reset port (2) of the microcomputer (1), and the reset IC is used to rewrite or erase data in the flash memory built in the microcomputer (1). A predetermined resistance (R) is connected to the input port (32) of (3).
A method characterized in that a 0V voltage is applied through 2).
JP795798A 1998-01-19 1998-01-19 Circuit for rewriting and rewriting and erasing method for microcomputer having built-in flash memory Pending JPH11202980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP795798A JPH11202980A (en) 1998-01-19 1998-01-19 Circuit for rewriting and rewriting and erasing method for microcomputer having built-in flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP795798A JPH11202980A (en) 1998-01-19 1998-01-19 Circuit for rewriting and rewriting and erasing method for microcomputer having built-in flash memory

Publications (1)

Publication Number Publication Date
JPH11202980A true JPH11202980A (en) 1999-07-30

Family

ID=11679979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP795798A Pending JPH11202980A (en) 1998-01-19 1998-01-19 Circuit for rewriting and rewriting and erasing method for microcomputer having built-in flash memory

Country Status (1)

Country Link
JP (1) JPH11202980A (en)

Similar Documents

Publication Publication Date Title
EP0467355B1 (en) Security circuit for protecting data stored in an internal memory of a microcomputer
EP0704852A3 (en) Nonvolatile semiconductor memory cell capable of saving overwritten cell and its saving method
US5245582A (en) Memory card circuit with power-down control of access buffer
US7467294B2 (en) Microcomputer with mode decoder operable upon receipt of either power-on or external reset signal
KR100296199B1 (en) Memory card
JPH08203288A (en) On-board writing control device
JPH11306086A (en) Memory module device
JPH11202980A (en) Circuit for rewriting and rewriting and erasing method for microcomputer having built-in flash memory
KR100321262B1 (en) Automobile controller
US5586077A (en) Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices
KR970059933A (en) How to Control Data Recording on an On-Board Microcomputer
US5617354A (en) Sensing circuit to enhance sensing margin
JP3984408B2 (en) Memory element control circuit and memory element control method
JP2003131947A (en) Circuit board for mounting memory
JPH07287605A (en) Engine controller
JP3912447B2 (en) Memory system and method of using external nonvolatile memory
JPH0612343A (en) Memory protecting circuit
JPH06342399A (en) Flash memory writing system
JP2004021709A (en) Microcomputer
JPS63122097A (en) Memory element
JPH0230547B2 (en)
JPS63123185A (en) Ic card
JPH0535612A (en) Portable semiconductor memory device
JPS63158682A (en) Ic card
JPH08147989A (en) Writing circuit for non-volatile memory