JPH11191065A - マイクロプロセッサを用いたシステムのランダム化方法およびその装置 - Google Patents
マイクロプロセッサを用いたシステムのランダム化方法およびその装置Info
- Publication number
- JPH11191065A JPH11191065A JP9367296A JP36729697A JPH11191065A JP H11191065 A JPH11191065 A JP H11191065A JP 9367296 A JP9367296 A JP 9367296A JP 36729697 A JP36729697 A JP 36729697A JP H11191065 A JPH11191065 A JP H11191065A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- program
- randomizing
- randomized
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 たとえ第三者によってマイクロプロセッサと
プログラムとを読み取られ、解析されたとしても、現用
のマイクロプロセッサとは異なるマイクロプロセッサと
現用のプログラムとは異なるプログラムとで構成される
システムであって、現用のシステムと同じ機能を果たす
システムを容易かつ迅速に生成することができるシステ
ムを提供することを目的とするものである。 【解決手段】 マイクロプロセッサをランダム化してラ
ンダム化マイクロプロセッサを作成し、プログラムをラ
ンダム化してランダム化プログラムを作成し、ランダム
化マイクロプロセッサの作成とランダム化プログラムの
作成とを繰り返し、ランダム化マイクロプロセッサとラ
ンダム化プログラムとによって構成されるランダム化シ
ステムは、マイクロプロセッサとプログラムとによって
構成されるシステムと同じ機能を実現するシステムであ
る。
プログラムとを読み取られ、解析されたとしても、現用
のマイクロプロセッサとは異なるマイクロプロセッサと
現用のプログラムとは異なるプログラムとで構成される
システムであって、現用のシステムと同じ機能を果たす
システムを容易かつ迅速に生成することができるシステ
ムを提供することを目的とするものである。 【解決手段】 マイクロプロセッサをランダム化してラ
ンダム化マイクロプロセッサを作成し、プログラムをラ
ンダム化してランダム化プログラムを作成し、ランダム
化マイクロプロセッサの作成とランダム化プログラムの
作成とを繰り返し、ランダム化マイクロプロセッサとラ
ンダム化プログラムとによって構成されるランダム化シ
ステムは、マイクロプロセッサとプログラムとによって
構成されるシステムと同じ機能を実現するシステムであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣカード等マイ
クロプロセッサとプログラムとによって構成されるシス
テムに関するものである。
クロプロセッサとプログラムとによって構成されるシス
テムに関するものである。
【０００２】
【従来の技術】図９は、マイクロプロセッサを用いたシ
ステムの従来の設計法を示すフローチャートである。
ステムの従来の設計法を示すフローチャートである。
【０００３】マイクロプロセッサ等の論理ＬＳＩを設計
する場合、通常、図９に示す手順で設計される。まず、
ＬＳＩの仕様に基づいて機能設計、論理設計を行う（Ｓ
４１〜Ｓ４３）。機能設計する場合、近年は、Ｈａｒｄ
ｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ
（ＨＤＬ）を用い、ＬＳＩの動作を機能記述し、機能シ
ミュレータを用い、仕様を満足していることの検証を行
う。次に、論理合成ツールを用い、機能記述に基づい
て、ゲートレベルのネットリストを生成する（Ｓ４
４）。なお、「ネットリスト」は、セルライブラリに含
まれているＮＡＮＤ、ＮＯＲ、フリップフロップ等、単
純な論理機能を持つセルについて、それらの相互の接続
関係を記述したものである。このネットリストが生成さ
れると、ネットリスト、遅延ライブラリ等を用いて論理
シミュレーションを行い、動作の検証を行う。そして、
上記ネットリストを用いて、配置配線ツールを用い、レ
イアウト設計を行い（Ｓ４５）、マスクパタンを作成す
る（Ｓ４６）。このデータに基づいて、マスクを作成
し、ＬＳＩを製造する（Ｓ４７）。
する場合、通常、図９に示す手順で設計される。まず、
ＬＳＩの仕様に基づいて機能設計、論理設計を行う（Ｓ
４１〜Ｓ４３）。機能設計する場合、近年は、Ｈａｒｄ
ｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ
（ＨＤＬ）を用い、ＬＳＩの動作を機能記述し、機能シ
ミュレータを用い、仕様を満足していることの検証を行
う。次に、論理合成ツールを用い、機能記述に基づい
て、ゲートレベルのネットリストを生成する（Ｓ４
４）。なお、「ネットリスト」は、セルライブラリに含
まれているＮＡＮＤ、ＮＯＲ、フリップフロップ等、単
純な論理機能を持つセルについて、それらの相互の接続
関係を記述したものである。このネットリストが生成さ
れると、ネットリスト、遅延ライブラリ等を用いて論理
シミュレーションを行い、動作の検証を行う。そして、
上記ネットリストを用いて、配置配線ツールを用い、レ
イアウト設計を行い（Ｓ４５）、マスクパタンを作成す
る（Ｓ４６）。このデータに基づいて、マスクを作成
し、ＬＳＩを製造する（Ｓ４７）。
【０００４】一方、マイクロプロセッサ２０を用いたシ
ステム１０で使用するプログラム４０を作成する場合、
ＦｏｒｔｒａｎやＣ言語等の高級言語で記述を行い（Ｓ
５１）、この記述をコンパイルし（Ｓ５２）、マイクロ
プロセッサ２０で実行可能な機械語のプログラム４０を
作成し、この作成されたプログラム４０がメモリ３０に
格納される。
ステム１０で使用するプログラム４０を作成する場合、
ＦｏｒｔｒａｎやＣ言語等の高級言語で記述を行い（Ｓ
５１）、この記述をコンパイルし（Ｓ５２）、マイクロ
プロセッサ２０で実行可能な機械語のプログラム４０を
作成し、この作成されたプログラム４０がメモリ３０に
格納される。
【０００５】上記のようして開発されたマイクロプロセ
ッサ２０とプログラム４０とを用いてシステム１０を構
成する。通常、マイクロプロセッサ２０とメモリ３０と
を、データバスとアドレスバスとによって接続し、上記
作成されたプログラム４０をローダ等によってメモリ３
０にロードし、このメモリ３０をマイクロプロセッサ２
０がアクセスしながら命令を実行し、システム１０の機
能を実現する。
ッサ２０とプログラム４０とを用いてシステム１０を構
成する。通常、マイクロプロセッサ２０とメモリ３０と
を、データバスとアドレスバスとによって接続し、上記
作成されたプログラム４０をローダ等によってメモリ３
０にロードし、このメモリ３０をマイクロプロセッサ２
０がアクセスしながら命令を実行し、システム１０の機
能を実現する。
【０００６】１種類のマイクロプロセッサ２０に着目す
ると、その機能記述、ネットリスト、マスクパタンのそ
れぞれは、通常、１種類のみが存在する。これと同様
に、１つの高級言語を用いて記述されたプログラムをコ
ンパイルして作成されるプログラム４０は、ただ１種類
のみが存在する。
ると、その機能記述、ネットリスト、マスクパタンのそ
れぞれは、通常、１種類のみが存在する。これと同様
に、１つの高級言語を用いて記述されたプログラムをコ
ンパイルして作成されるプログラム４０は、ただ１種類
のみが存在する。
【０００７】
【発明が解決しようとする課題】近年ＩＣカードの応用
分野が拡大しつつあり、これに伴って、ＩＣカードのセ
キュリティが重視されるようになっている。通常、ＩＣ
カードにはマイクロプロセッサと、メモリ上にロードさ
れたプログラムとが搭載されているが、上記のように、
同一の機能を有する複数のＩＣカードにおいて、マイク
ロプロセッサ２０が１種類であり、また、メモリ３０上
のプログラム４０も１種類であるので、マイクロプロセ
ッサ２０の論理構造とメモリ３０上のプログラム４０と
を第三者に解読されると、解読されたＩＣカードと同種
のＩＣカードの機能をその第三者に解読される可能性が
高い。
分野が拡大しつつあり、これに伴って、ＩＣカードのセ
キュリティが重視されるようになっている。通常、ＩＣ
カードにはマイクロプロセッサと、メモリ上にロードさ
れたプログラムとが搭載されているが、上記のように、
同一の機能を有する複数のＩＣカードにおいて、マイク
ロプロセッサ２０が１種類であり、また、メモリ３０上
のプログラム４０も１種類であるので、マイクロプロセ
ッサ２０の論理構造とメモリ３０上のプログラム４０と
を第三者に解読されると、解読されたＩＣカードと同種
のＩＣカードの機能をその第三者に解読される可能性が
高い。
【０００８】また、マイクロプロセッサ２０の論理構造
とメモリ３０上のプログラム４０とが第三者に解読され
たことが判明された場合、現用のマイクロプロセッサを
用いた現用システムを、現用のマイクロプロセッサとは
異なる種類のマイクロプロセッサを用いた新たなシステ
ムに切り替えることが考えられ、このように新たなシス
テムに切り替える場合、解読されたシステムと同じ機能
を実現するためには、新しいマイクロプロセッサで実現
可能なプログラムを新規に開発する必要がある。一般
に、プログラムを新たに開発するには長い期間が必要で
あり、またバグが混入する可能性もあり、プログラムを
別途開発することは、非常に困難であるという問題があ
る。
とメモリ３０上のプログラム４０とが第三者に解読され
たことが判明された場合、現用のマイクロプロセッサを
用いた現用システムを、現用のマイクロプロセッサとは
異なる種類のマイクロプロセッサを用いた新たなシステ
ムに切り替えることが考えられ、このように新たなシス
テムに切り替える場合、解読されたシステムと同じ機能
を実現するためには、新しいマイクロプロセッサで実現
可能なプログラムを新規に開発する必要がある。一般
に、プログラムを新たに開発するには長い期間が必要で
あり、またバグが混入する可能性もあり、プログラムを
別途開発することは、非常に困難であるという問題があ
る。
【０００９】つまり、マイクロプロセッサとプログラム
とによって構成されるＩＣカード等のシステムにおい
て、そのシステムを即刻変更することは困難であるとい
う問題がある。
とによって構成されるＩＣカード等のシステムにおい
て、そのシステムを即刻変更することは困難であるとい
う問題がある。
【００１０】本発明は、たとえ第三者によってマイクロ
プロセッサとプログラムとを読み取られ、解析されたと
しても、現用のマイクロプロセッサとは異なるマイクロ
プロセッサと現用のプログラムとは異なるプログラムと
で構成されるシステムであって、現用のシステムと同じ
機能を果たすシステムを容易かつ迅速に生成することが
できるマイクロプロセッサを用いたシステムのランダム
化方法およびその装置を提供することを目的とするもの
である。
プロセッサとプログラムとを読み取られ、解析されたと
しても、現用のマイクロプロセッサとは異なるマイクロ
プロセッサと現用のプログラムとは異なるプログラムと
で構成されるシステムであって、現用のシステムと同じ
機能を果たすシステムを容易かつ迅速に生成することが
できるマイクロプロセッサを用いたシステムのランダム
化方法およびその装置を提供することを目的とするもの
である。
【００１１】
【課題を解決するための手段】本発明は、マイクロプロ
セッサと、上記マイクロプロセッサにおいて実行可能な
プログラムとによって構成されるシステムにおいて、上
記マイクロプロセッサをランダム化してランダム化マイ
クロプロセッサを作成し、上記プログラムをランダム化
してランダム化プログラムを作成し、上記ランダム化マ
イクロプロセッサの作成と上記ランダム化プログラムの
作成とを繰り返し、上記ランダム化マイクロプロセッサ
と上記ランダム化プログラムとによって構成されるラン
ダム化システムは、上記マイクロプロセッサと上記プロ
グラムとによって構成される上記システムと同じ機能を
実現するシステムである。
セッサと、上記マイクロプロセッサにおいて実行可能な
プログラムとによって構成されるシステムにおいて、上
記マイクロプロセッサをランダム化してランダム化マイ
クロプロセッサを作成し、上記プログラムをランダム化
してランダム化プログラムを作成し、上記ランダム化マ
イクロプロセッサの作成と上記ランダム化プログラムの
作成とを繰り返し、上記ランダム化マイクロプロセッサ
と上記ランダム化プログラムとによって構成されるラン
ダム化システムは、上記マイクロプロセッサと上記プロ
グラムとによって構成される上記システムと同じ機能を
実現するシステムである。
【００１２】
【発明の実施の形態および実施例】図１は、本発明の一
実施例であるマイクロプロセッサを用いたシステムをラ
ンダム化する方法の説明図であり、システムを構成する
マイクロプロセッサ、プログラムをランダム化する方法
の概念を示す図である。
実施例であるマイクロプロセッサを用いたシステムをラ
ンダム化する方法の説明図であり、システムを構成する
マイクロプロセッサ、プログラムをランダム化する方法
の概念を示す図である。
【００１３】通常、あるシステムは、マイクロプロセッ
サとメモリとを用いて構成され、メモリ上にはマイクロ
プロセッサ用のプログラムがロードされている。
サとメモリとを用いて構成され、メモリ上にはマイクロ
プロセッサ用のプログラムがロードされている。
【００１４】図１に示すランダム化方法では、所定の鍵
６０を用いてマイクロプロセッサの内部論理を変更す
る。所定の鍵６０A を用いて、マイクロプロセッサ２０
をランダム化したものが、ランダム化マイクロプロセッ
サ２０A であり、鍵６０A とは異なる鍵６０B を用い
て、マイクロプロセッサ２０をランダム化したものが、
ランダム化マイクロプロセッサ２０B である。鍵６０
C 、６０D を用いて、マイクロプロセッサ２０をランダ
ム化したものが、それぞれランダム化マイクロプロセッ
サ２０C 、２０D である。
６０を用いてマイクロプロセッサの内部論理を変更す
る。所定の鍵６０A を用いて、マイクロプロセッサ２０
をランダム化したものが、ランダム化マイクロプロセッ
サ２０A であり、鍵６０A とは異なる鍵６０B を用い
て、マイクロプロセッサ２０をランダム化したものが、
ランダム化マイクロプロセッサ２０B である。鍵６０
C 、６０D を用いて、マイクロプロセッサ２０をランダ
ム化したものが、それぞれランダム化マイクロプロセッ
サ２０C 、２０D である。
【００１５】また、ランダマイザ５０は、鍵６０を用い
てプログラム４０を変更するものでもある。鍵６０A を
用いて、プログラム４０をランダム化すれば、ランダム
化プログラム４０A を得ることができ、鍵６０A とは異
なる鍵６０B を用いて、プログラム４０をランダム化す
れば、ランダム化プログラム４０B を得ることができ
る。鍵６０C 、６０D を用いて、プログラム４０をラン
ダム化したものが、それぞれランダム化プログラム４０
C 、４０D である。
てプログラム４０を変更するものでもある。鍵６０A を
用いて、プログラム４０をランダム化すれば、ランダム
化プログラム４０A を得ることができ、鍵６０A とは異
なる鍵６０B を用いて、プログラム４０をランダム化す
れば、ランダム化プログラム４０B を得ることができ
る。鍵６０C 、６０D を用いて、プログラム４０をラン
ダム化したものが、それぞれランダム化プログラム４０
C 、４０D である。
【００１６】なお、マイクロプロセッサ２０をランダム
化する場合に使用する鍵と、プログラム４０をランダム
化する場合に使用する鍵とは、互いに同一のものでもよ
く、また、互いに異なるものでもよい。
化する場合に使用する鍵と、プログラム４０をランダム
化する場合に使用する鍵とは、互いに同一のものでもよ
く、また、互いに異なるものでもよい。
【００１７】ただし、ランダム化によって生成されたラ
ンダム化マイクロプロセッサ２０Aとランダム化プログ
ラム４０A とを組み合わせて構成されたランダム化シス
テム１０A は、マイクロプロセッサ２０とプログラム４
０とによって構成されるシステム１０（ランダム化する
前のシステム）と同じ機能を実現するものであり、ま
た、ランダム化マイクロプロセッサ２０B とランダム化
プログラム４０B とを組み合わせて構成したランダム化
システム１０B は、マイクロプロセッサ２０とプログラ
ム４０とによって構成されるシステム１０と同じ機能を
実現するものである。ただし、ランダム化マイクロプロ
セッサ２０A とランダム化マイクロプロセッサ２０B と
は、互いに異なるハードウェアであり、ランダム化プロ
グラム４０A とランダム化プログラム４０B とは、互い
に異なるプログラムである。つまり、ランダム化プログ
ラム４０A と４０B との間では、各命令そのものは同じ
であるが、各命令を配列してある順番が異なる。上記と
同様に、ランダム化システム１０C 、１０D は、システ
ム１０と同じ機能を実現するものである。
ンダム化マイクロプロセッサ２０Aとランダム化プログ
ラム４０A とを組み合わせて構成されたランダム化シス
テム１０A は、マイクロプロセッサ２０とプログラム４
０とによって構成されるシステム１０（ランダム化する
前のシステム）と同じ機能を実現するものであり、ま
た、ランダム化マイクロプロセッサ２０B とランダム化
プログラム４０B とを組み合わせて構成したランダム化
システム１０B は、マイクロプロセッサ２０とプログラ
ム４０とによって構成されるシステム１０と同じ機能を
実現するものである。ただし、ランダム化マイクロプロ
セッサ２０A とランダム化マイクロプロセッサ２０B と
は、互いに異なるハードウェアであり、ランダム化プロ
グラム４０A とランダム化プログラム４０B とは、互い
に異なるプログラムである。つまり、ランダム化プログ
ラム４０A と４０B との間では、各命令そのものは同じ
であるが、各命令を配列してある順番が異なる。上記と
同様に、ランダム化システム１０C 、１０D は、システ
ム１０と同じ機能を実現するものである。
【００１８】次に、ランダマイザ５０について説明す
る。
る。
【００１９】図２は、上記実施例におけるマイクロプロ
セッサ中に設けられる疑似乱数発生器７０を示す図であ
る。
セッサ中に設けられる疑似乱数発生器７０を示す図であ
る。
【００２０】疑似乱数発生器７０は、上記実施例におけ
るマイクロプロセッサに設けられ、プログラムカウンタ
に相当するものであり、この疑似乱数発生器７０を変化
させることによって、発生される疑似乱数の数列が異な
り、変化された疑似乱数発生器７０を含むマイクロプロ
セッサがランダム化マイクロプロセッサに変化するもの
である。
るマイクロプロセッサに設けられ、プログラムカウンタ
に相当するものであり、この疑似乱数発生器７０を変化
させることによって、発生される疑似乱数の数列が異な
り、変化された疑似乱数発生器７０を含むマイクロプロ
セッサがランダム化マイクロプロセッサに変化するもの
である。
【００２１】疑似乱数発生器７０は、ＬＦＳＲ（Linear
Feedback Shift Register）で構成され、この場合、４
つのＤフリップフロップＦＦ１〜ＦＦ４が直列に接続さ
れ、３つの論理回路Ｅ１、Ｅ２、Ｅ３と、接続点Ｃ０、
Ｃ１、Ｃ２、Ｃ３とが設けられ、鍵６０（図３において
詳述する）に応じて、接続点Ｃ０、Ｃ１、Ｃ２、Ｃ３の
接続の有無、論理回路Ｅ１、Ｅ２、Ｅ３の種類が定ま
る。また、ＤフリップフロップＦＦ１、ＦＦ２、ＦＦ
３、ＦＦ４のそれぞれから信号Ｑ４、Ｑ３、Ｑ２、Ｑ１
が出力され、信号Ｑ４、Ｑ３、Ｑ２、Ｑ１が４ビットの
アドレスとして使用され、この４ビットのアドレスが疑
似乱数である。
Feedback Shift Register）で構成され、この場合、４
つのＤフリップフロップＦＦ１〜ＦＦ４が直列に接続さ
れ、３つの論理回路Ｅ１、Ｅ２、Ｅ３と、接続点Ｃ０、
Ｃ１、Ｃ２、Ｃ３とが設けられ、鍵６０（図３において
詳述する）に応じて、接続点Ｃ０、Ｃ１、Ｃ２、Ｃ３の
接続の有無、論理回路Ｅ１、Ｅ２、Ｅ３の種類が定ま
る。また、ＤフリップフロップＦＦ１、ＦＦ２、ＦＦ
３、ＦＦ４のそれぞれから信号Ｑ４、Ｑ３、Ｑ２、Ｑ１
が出力され、信号Ｑ４、Ｑ３、Ｑ２、Ｑ１が４ビットの
アドレスとして使用され、この４ビットのアドレスが疑
似乱数である。
【００２２】図３は、上記実施例において使用される鍵
６０の例としての鍵６０A 、６０B、６０C の具体例を
示す図である。
６０の例としての鍵６０A 、６０B、６０C の具体例を
示す図である。
【００２３】図３において、接続点Ｃ０は常に接続状態
にセットされ、接続点Ｃ１、Ｃ２、Ｃ３のそれぞれを指
定する鍵６０が「１」であれば、その接続点が接続状態
にセットされ、鍵６０が「０」であれば、その接続点は
非接続状態にセットされる。また、論理回路Ｅ１、Ｅ
２、Ｅ３のそれぞれを指定する鍵６０が「１」であれ
ば、ＥＸＮＯＲにセットされ、論理回路Ｅ１、Ｅ２、Ｅ
３のそれぞれを指定する鍵６０が「０」であれば、ＥＸ
ＯＲにセットされる。
にセットされ、接続点Ｃ１、Ｃ２、Ｃ３のそれぞれを指
定する鍵６０が「１」であれば、その接続点が接続状態
にセットされ、鍵６０が「０」であれば、その接続点は
非接続状態にセットされる。また、論理回路Ｅ１、Ｅ
２、Ｅ３のそれぞれを指定する鍵６０が「１」であれ
ば、ＥＸＮＯＲにセットされ、論理回路Ｅ１、Ｅ２、Ｅ
３のそれぞれを指定する鍵６０が「０」であれば、ＥＸ
ＯＲにセットされる。
【００２４】図４は、上記実施例において、図３に示す
鍵６０A を使用して生成されたランダム化マイクロプロ
セッサ２０A 中の疑似乱数発生器７０A と、疑似乱数発
生器７０A によって発生されるアドレスとを示す図であ
る。
鍵６０A を使用して生成されたランダム化マイクロプロ
セッサ２０A 中の疑似乱数発生器７０A と、疑似乱数発
生器７０A によって発生されるアドレスとを示す図であ
る。
【００２５】鍵６０A は、図３に示されているように、
接続点Ｃ０、Ｃ３のみを接続し、論理回路Ｅ１をＥＸＮ
ＯＲ回路にセットし、論理回路Ｅ２、Ｅ３をＥＸＯＲ回
路にセットする鍵である。ここで、接続点Ｃ１、Ｃ２が
接続されないので、論理回路Ｅ１であるＥＸＮＯＲ回路
が短絡され、論理回路Ｅ２であるＥＸＯＲ回路が短絡さ
れる。そして、この疑似乱数発生器７０A によれば、ク
ロックＣＬ１、ＣＬ２、ＣＬ３、……が発生すると、ア
ドレス「０００１」、「１０００」、「１１００」、…
…が出力される。
接続点Ｃ０、Ｃ３のみを接続し、論理回路Ｅ１をＥＸＮ
ＯＲ回路にセットし、論理回路Ｅ２、Ｅ３をＥＸＯＲ回
路にセットする鍵である。ここで、接続点Ｃ１、Ｃ２が
接続されないので、論理回路Ｅ１であるＥＸＮＯＲ回路
が短絡され、論理回路Ｅ２であるＥＸＯＲ回路が短絡さ
れる。そして、この疑似乱数発生器７０A によれば、ク
ロックＣＬ１、ＣＬ２、ＣＬ３、……が発生すると、ア
ドレス「０００１」、「１０００」、「１１００」、…
…が出力される。
【００２６】つまり、図３に示す鍵鍵６０A 、６０B 、
６０C に基づいてＬＦＳＲのネットリストを作成し、図
示しない論理シミュレータに渡すと、疑似乱数発生器が
作成され、この疑似乱数発生器をアドレスカウンタとし
て使用するランダム化マイクロプロセッサ２０A 〜２０
D が作成される（つまり、鍵鍵６０A 、６０B 、６０C
を、ランダマイザ５０中の第１のランダマイザに入力す
ると、ランダム化マイクロプロセッサ２０A 〜２０D が
作成される）。
６０C に基づいてＬＦＳＲのネットリストを作成し、図
示しない論理シミュレータに渡すと、疑似乱数発生器が
作成され、この疑似乱数発生器をアドレスカウンタとし
て使用するランダム化マイクロプロセッサ２０A 〜２０
D が作成される（つまり、鍵鍵６０A 、６０B 、６０C
を、ランダマイザ５０中の第１のランダマイザに入力す
ると、ランダム化マイクロプロセッサ２０A 〜２０D が
作成される）。
【００２７】そして、作成された疑似乱数発生器が出力
するアドレスに従って命令の配列を変える。この作成さ
れた疑似乱数発生器が出力するアドレスに従って命令の
配列を変えるものが、第２のランダマイザである。たと
えば、図４（２）に着目し、Ｑ４、Ｑ３、Ｑ２、Ｑ１が
４ビットのアドレスとして使用される場合、クロックＣ
Ｌ１で発生するアドレス「０００１」に命令ＯＰ１を対
応させ、クロックＣＬ２で発生するアドレス「１００
０」に命令ＯＰ２を対応させ、クロックＣＬ３で発生す
るアドレス「１１００」に命令ＯＰ３を対応させ、クロ
ックＣＬ４で発生するアドレス「１１１１」に命令ＯＰ
４を対応させ、……のようにする。
するアドレスに従って命令の配列を変える。この作成さ
れた疑似乱数発生器が出力するアドレスに従って命令の
配列を変えるものが、第２のランダマイザである。たと
えば、図４（２）に着目し、Ｑ４、Ｑ３、Ｑ２、Ｑ１が
４ビットのアドレスとして使用される場合、クロックＣ
Ｌ１で発生するアドレス「０００１」に命令ＯＰ１を対
応させ、クロックＣＬ２で発生するアドレス「１００
０」に命令ＯＰ２を対応させ、クロックＣＬ３で発生す
るアドレス「１１００」に命令ＯＰ３を対応させ、クロ
ックＣＬ４で発生するアドレス「１１１１」に命令ＯＰ
４を対応させ、……のようにする。
【００２８】このようにすれば、クロックＣＬ１、ＣＬ
２、ＣＬ３、ＣＬ４、……が発生すると、それぞれ、命
令ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４、……というよう
に、システム１０において発生する命令の順序と同じ順
序で命令が発生する。つまり、ランダム化マイクロプロ
セッサ２０A とランダム化プログラム４０A とによって
構成されるランダム化システム１０A の機能と、マイク
ロプロセッサ２０とプログラム４０とによって構成され
るシステム１０の機能とが同じになる。
２、ＣＬ３、ＣＬ４、……が発生すると、それぞれ、命
令ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４、……というよう
に、システム１０において発生する命令の順序と同じ順
序で命令が発生する。つまり、ランダム化マイクロプロ
セッサ２０A とランダム化プログラム４０A とによって
構成されるランダム化システム１０A の機能と、マイク
ロプロセッサ２０とプログラム４０とによって構成され
るシステム１０の機能とが同じになる。
【００２９】図５は、上記実施例において、図３に示す
鍵６０B を使用して生成されたランダム化マイクロプロ
セッサ２０B 中の疑似乱数発生器７０B と、疑似乱数発
生器７０B によって発生されるアドレスとを示す図であ
る。
鍵６０B を使用して生成されたランダム化マイクロプロ
セッサ２０B 中の疑似乱数発生器７０B と、疑似乱数発
生器７０B によって発生されるアドレスとを示す図であ
る。
【００３０】鍵６０B は、図３に示されているように、
接続点Ｃ０、Ｃ３のみを接続し、論理回路Ｅ１をＥＸＯ
Ｒ回路にセットし、論理回路Ｅ２、Ｅ３をＥＸＮＯＲ回
路にセットする鍵である。ここで、接続点Ｃ１、Ｃ２が
接続されないので、論理回路Ｅ１であるＥＸＯＲ回路が
短絡され、論理回路Ｅ２であるＥＸＮＯＲ回路が短絡さ
れる。そして、この疑似乱数発生器７０B によれば、ク
ロックＣＬ１、ＣＬ２、ＣＬ３、……が発生すると、ア
ドレス「００００」、「０１００」、「１１００」、…
…が出力される。これらのアドレス「００００」、「０
１００」、「１１００」、……は、鍵６０A を使用して
生成されたランダム化マイクロプロセッサ２０A 中の疑
似乱数発生器７０A が発生したアドレス「０００１」、
「１０００」、「１１００」、……とは異なる。
接続点Ｃ０、Ｃ３のみを接続し、論理回路Ｅ１をＥＸＯ
Ｒ回路にセットし、論理回路Ｅ２、Ｅ３をＥＸＮＯＲ回
路にセットする鍵である。ここで、接続点Ｃ１、Ｃ２が
接続されないので、論理回路Ｅ１であるＥＸＯＲ回路が
短絡され、論理回路Ｅ２であるＥＸＮＯＲ回路が短絡さ
れる。そして、この疑似乱数発生器７０B によれば、ク
ロックＣＬ１、ＣＬ２、ＣＬ３、……が発生すると、ア
ドレス「００００」、「０１００」、「１１００」、…
…が出力される。これらのアドレス「００００」、「０
１００」、「１１００」、……は、鍵６０A を使用して
生成されたランダム化マイクロプロセッサ２０A 中の疑
似乱数発生器７０A が発生したアドレス「０００１」、
「１０００」、「１１００」、……とは異なる。
【００３１】図６は、上記実施例において、図３に示す
鍵６０C を使用して生成されたランダム化マイクロプロ
セッサ２０C 中の疑似乱数発生器７０C と、疑似乱数発
生器７０C によって発生されるアドレスとを示す図であ
る。
鍵６０C を使用して生成されたランダム化マイクロプロ
セッサ２０C 中の疑似乱数発生器７０C と、疑似乱数発
生器７０C によって発生されるアドレスとを示す図であ
る。
【００３２】鍵６０C は、図３に示されているように、
接続点Ｃ０、Ｃ１のみを接続し、論理回路Ｅ１、Ｅ３を
ＥＸＯＲ回路にセットし、論理回路Ｅ２をＥＸＮＯＲ回
路にセットする鍵である。ここで、接続点Ｃ２、Ｃ３が
接続されないので、論理回路Ｅ２であるＥＸＮＯＲ回路
が短絡され、論理回路Ｅ３であるＥＸＯＲ回路が短絡さ
れる。そして、この疑似乱数発生器７０C によれば、ク
ロックＣＬ１、ＣＬ２、ＣＬ３、……が発生すると、ア
ドレス「０００１」、「１０００」、「１０１０」、…
…が出力される。これらのアドレス「０００１」、「１
０００」、「１０１０」、……は、鍵６０A を使用して
生成されたランダム化マイクロプロセッサ２０A 中の疑
似乱数発生器７０A が発生したアドレス「０００１」、
「１０００」、「１１００」、……とは異なる。
接続点Ｃ０、Ｃ１のみを接続し、論理回路Ｅ１、Ｅ３を
ＥＸＯＲ回路にセットし、論理回路Ｅ２をＥＸＮＯＲ回
路にセットする鍵である。ここで、接続点Ｃ２、Ｃ３が
接続されないので、論理回路Ｅ２であるＥＸＮＯＲ回路
が短絡され、論理回路Ｅ３であるＥＸＯＲ回路が短絡さ
れる。そして、この疑似乱数発生器７０C によれば、ク
ロックＣＬ１、ＣＬ２、ＣＬ３、……が発生すると、ア
ドレス「０００１」、「１０００」、「１０１０」、…
…が出力される。これらのアドレス「０００１」、「１
０００」、「１０１０」、……は、鍵６０A を使用して
生成されたランダム化マイクロプロセッサ２０A 中の疑
似乱数発生器７０A が発生したアドレス「０００１」、
「１０００」、「１１００」、……とは異なる。
【００３３】つまり、ランダマイザ５０は、ＬＦＳＲ
（Linear Feedback Shift Register）の構成を変更する
ことによって、プログラムカウンタに相当する疑似乱数
発生回路が発生するアドレスを異ならせるものであり、
ランダム化マイクロプロセッサのネットリストを生成す
るものである。
（Linear Feedback Shift Register）の構成を変更する
ことによって、プログラムカウンタに相当する疑似乱数
発生回路が発生するアドレスを異ならせるものであり、
ランダム化マイクロプロセッサのネットリストを生成す
るものである。
【００３４】また、ランダム化プログラムを生成する場
合、ランダマイザ５０は、各ランダム化マイクロプロセ
ッサ毎に、ＬＦＳＲが発生するアドレスの順に、プログ
ラムを構成する命令をメモリに格納するものであり、ま
たは、上記順にメモリに格納できるように、プログラム
を入れ替えるものである。なお、この場合、プログラム
のプログラムカウンタをＬＦＳＲで構成しておくことが
前提である。
合、ランダマイザ５０は、各ランダム化マイクロプロセ
ッサ毎に、ＬＦＳＲが発生するアドレスの順に、プログ
ラムを構成する命令をメモリに格納するものであり、ま
たは、上記順にメモリに格納できるように、プログラム
を入れ替えるものである。なお、この場合、プログラム
のプログラムカウンタをＬＦＳＲで構成しておくことが
前提である。
【００３５】上記実施例において、互いに異なる鍵６０
A 〜６０D を用いることによって、互いに異なるランダ
ム化マイクロプロセッサ２０A 〜２０D 、互いに異なる
ランダム化プログラム４０A 〜４０D を作成することが
できるにも関わらず、それぞれを組み合わせると同じ機
能のシステムを構築することができる。したがって、た
とえ、所定のランダム化マイクロプロセッサ２０とラン
ダム化プログラム４０とによって構成されるランダム化
システム１０が解読された場合、異なる鍵から生成され
た異なるランダム化マイクロプロセッサ２０A とランダ
ム化プログラム４０A とからなるシステム１０A に置き
換えることによって、ハードウェア、ソフトウェア的に
は、それまでとは異なっているにも関わらず、ランダム
化システム１０と同じ機能を実現することができる。し
たがって、ハードウェア、ソフトウェアの新規開発期
間、コストを殆どかけずに、新しいシステムに置き換え
ることができる。これによって、ＩＣカードの内容を解
読されても、その被害を最小限に抑えることができる。
A 〜６０D を用いることによって、互いに異なるランダ
ム化マイクロプロセッサ２０A 〜２０D 、互いに異なる
ランダム化プログラム４０A 〜４０D を作成することが
できるにも関わらず、それぞれを組み合わせると同じ機
能のシステムを構築することができる。したがって、た
とえ、所定のランダム化マイクロプロセッサ２０とラン
ダム化プログラム４０とによって構成されるランダム化
システム１０が解読された場合、異なる鍵から生成され
た異なるランダム化マイクロプロセッサ２０A とランダ
ム化プログラム４０A とからなるシステム１０A に置き
換えることによって、ハードウェア、ソフトウェア的に
は、それまでとは異なっているにも関わらず、ランダム
化システム１０と同じ機能を実現することができる。し
たがって、ハードウェア、ソフトウェアの新規開発期
間、コストを殆どかけずに、新しいシステムに置き換え
ることができる。これによって、ＩＣカードの内容を解
読されても、その被害を最小限に抑えることができる。
【００３６】また、マイクロプロセッサ２０またはラン
ダム化プログラム４０が実際には解読されていなくて
も、これらマイクロプロセッサ２０またはランダム化プ
ログラム４０を解読するのに要するであろう期間よりも
十分に短い期間を周期として、マイクロプロセッサ２０
を他のマイクロプロセッサ２０A に変更するとともに、
プログラム４０を他のプログラム４０A に変更すれば、
マイクロプロセッサ２０とランダム化プログラム４０と
によって構成されるシステム１０が解読されたときに
は、マイクロプロセッサ２０A とプログラム４０A とに
よって構成されるシステム１０A が使用されており、解
読した結果は無効となり、被害を被ることはなくなる。
ダム化プログラム４０が実際には解読されていなくて
も、これらマイクロプロセッサ２０またはランダム化プ
ログラム４０を解読するのに要するであろう期間よりも
十分に短い期間を周期として、マイクロプロセッサ２０
を他のマイクロプロセッサ２０A に変更するとともに、
プログラム４０を他のプログラム４０A に変更すれば、
マイクロプロセッサ２０とランダム化プログラム４０と
によって構成されるシステム１０が解読されたときに
は、マイクロプロセッサ２０A とプログラム４０A とに
よって構成されるシステム１０A が使用されており、解
読した結果は無効となり、被害を被ることはなくなる。
【００３７】つまり、鍵６０は、プログラムカウンタと
してマイクロプロセッサが用いるＬＦＳＲの構造を定義
するものであり、ＬＦＳＲが発生する疑似乱数列は、Ｌ
ＦＳＲの構造に依存する。したがって、ランダム化プロ
グラムは、与えられた鍵６０からＬＦＳＲの構造を決定
し、このＬＦＳＲが発生する疑似乱数列を求める。この
疑似乱数列に従って、プログラムの内容を、メモリのど
の番地に格納するかを決定する。鍵６０によって定義さ
れているＬＦＳＲの動作をシミュレーションし、その順
に命令を並び替えるものである。
してマイクロプロセッサが用いるＬＦＳＲの構造を定義
するものであり、ＬＦＳＲが発生する疑似乱数列は、Ｌ
ＦＳＲの構造に依存する。したがって、ランダム化プロ
グラムは、与えられた鍵６０からＬＦＳＲの構造を決定
し、このＬＦＳＲが発生する疑似乱数列を求める。この
疑似乱数列に従って、プログラムの内容を、メモリのど
の番地に格納するかを決定する。鍵６０によって定義さ
れているＬＦＳＲの動作をシミュレーションし、その順
に命令を並び替えるものである。
【００３８】図７は、上記実施例のより具体的な実施例
であるマイクロプロセッサを用いたシステムのランダム
化方法を示す図である。
であるマイクロプロセッサを用いたシステムのランダム
化方法を示す図である。
【００３９】マイクロプロセッサの開発フローチャート
の中では、論理設計が終了した（Ｓ１、Ｓ２）時点のネ
ットリスト（Ｓ３）に対してランダム化を行い（Ｓ
４）、ランダム化ネットリストＳ５A 、Ｓ５B 、Ｓ５C
を生成する。それぞれのランダム化ネットリストＳ５A
〜Ｓ５C を用いてレイアウト設計を行い（Ｓ６A 〜Ｓ６
C）、マスクパタンを製造し（Ｓ７A 〜Ｓ７C Ｓ８A 〜
Ｓ８C ）、ランダム化マイクロプロセッサ２０A 、２０
B 、２０C を作成する。プログラムについては、高級言
語で記述されたソースプログラムをコンパイルし、この
コンパイルされたプログラムをランダマイザ５０でラン
ダム化し（Ｓ１４）、ランダム化プログラム４０A 、４
０B 、４０C が作成される。
の中では、論理設計が終了した（Ｓ１、Ｓ２）時点のネ
ットリスト（Ｓ３）に対してランダム化を行い（Ｓ
４）、ランダム化ネットリストＳ５A 、Ｓ５B 、Ｓ５C
を生成する。それぞれのランダム化ネットリストＳ５A
〜Ｓ５C を用いてレイアウト設計を行い（Ｓ６A 〜Ｓ６
C）、マスクパタンを製造し（Ｓ７A 〜Ｓ７C Ｓ８A 〜
Ｓ８C ）、ランダム化マイクロプロセッサ２０A 、２０
B 、２０C を作成する。プログラムについては、高級言
語で記述されたソースプログラムをコンパイルし、この
コンパイルされたプログラムをランダマイザ５０でラン
ダム化し（Ｓ１４）、ランダム化プログラム４０A 、４
０B 、４０C が作成される。
【００４０】上記実施例は、ネットリストに基づいてラ
ンダム化を行った例であるが、機能設計によって生成さ
れる機能記述についてランダム化を行い、このようにし
て作成されたランダム化機能記述ＲＦＤA 、ＲＦＤB 、
ＲＦＤC のそれぞれについて論理設計、レイアウトを行
い、ランダム化マイクロプロセッサを作成するようにし
てもよい。また、レイアウトについてランダム化を行
い、ランダム化マスクパタンを用いてランダム化マイク
ロプロセッサを作成するようにしてもよい。
ンダム化を行った例であるが、機能設計によって生成さ
れる機能記述についてランダム化を行い、このようにし
て作成されたランダム化機能記述ＲＦＤA 、ＲＦＤB 、
ＲＦＤC のそれぞれについて論理設計、レイアウトを行
い、ランダム化マイクロプロセッサを作成するようにし
てもよい。また、レイアウトについてランダム化を行
い、ランダム化マスクパタンを用いてランダム化マイク
ロプロセッサを作成するようにしてもよい。
【００４１】図８は、本発明の他の実施例であるマイク
ロプロセッサを用いたシステムのランダム化方法を示す
図である。
ロプロセッサを用いたシステムのランダム化方法を示す
図である。
【００４２】図８に示すマイクロプロセッサを用いたシ
ステムのランダム化方法において、プログラムのランダ
ム化方法は、図７で示したシステムのランダム化方法に
おけるプログラムのランダム化方法と同じである。
ステムのランダム化方法において、プログラムのランダ
ム化方法は、図７で示したシステムのランダム化方法に
おけるプログラムのランダム化方法と同じである。
【００４３】図８に示すマイクロプロセッサを用いたシ
ステムのランダム化方法において、マイクロプロセッサ
の中のランダム化する部分を、予めＦＰＧＡ（Field Pr
ogramable Gate Array）によって構成しておく。
ステムのランダム化方法において、マイクロプロセッサ
の中のランダム化する部分を、予めＦＰＧＡ（Field Pr
ogramable Gate Array）によって構成しておく。
【００４４】論理設計によって作成されたネットリスト
（Ｓ３）のうちで、ＦＰＧＡで実現する部分のみランダ
マイザ５０によってランダム化する。このランダム化結
果から、ＦＰＧＡのプログラムを作成する。ランダム化
マイクロプロセッサ２０A に対してはＦＰＧＡプログラ
ム４０A を使用し、ランダム化マイクロプロセッサ２０
B に対してはＦＰＧＡプログラム４０B を使用し、ラン
ダム化マイクロプロセッサ２０C に対してはＦＰＧＡプ
ログラム４０C を使用する。これらＦＰＧＡプログラム
４０A 〜４０C を、マイクロプロセッサのＦＰＧＡ部分
にロードすることによって、ランダム化マイクロプロセ
ッサ２０A 、２０B 、２０C を作成することができる。
（Ｓ３）のうちで、ＦＰＧＡで実現する部分のみランダ
マイザ５０によってランダム化する。このランダム化結
果から、ＦＰＧＡのプログラムを作成する。ランダム化
マイクロプロセッサ２０A に対してはＦＰＧＡプログラ
ム４０A を使用し、ランダム化マイクロプロセッサ２０
B に対してはＦＰＧＡプログラム４０B を使用し、ラン
ダム化マイクロプロセッサ２０C に対してはＦＰＧＡプ
ログラム４０C を使用する。これらＦＰＧＡプログラム
４０A 〜４０C を、マイクロプロセッサのＦＰＧＡ部分
にロードすることによって、ランダム化マイクロプロセ
ッサ２０A 、２０B 、２０C を作成することができる。
【００４５】つまり、マイクロプロセッサ２０をランダ
ム化する場合、ランダマイザ５０は、ＬＦＳＲの構成を
変更するものであり、これによって、プログラムカウン
タが発生するアドレスが異なり、ランダム化マイクロプ
ロセッサのネットリストを生成することができる。ま
た、ＬＦＳＲのフィードバック部をＦＰＧＡ化している
場合には、そのプログラムデータを生成する。
ム化する場合、ランダマイザ５０は、ＬＦＳＲの構成を
変更するものであり、これによって、プログラムカウン
タが発生するアドレスが異なり、ランダム化マイクロプ
ロセッサのネットリストを生成することができる。ま
た、ＬＦＳＲのフィードバック部をＦＰＧＡ化している
場合には、そのプログラムデータを生成する。
【００４６】また、ランダマイザ５０は、ＬＦＳＲ（Li
near Feedback Shift Register）の構成を変更すること
によって、プログラムカウンタに相当する疑似乱数発生
回路が発生するアドレスを異ならせるものであり、ＬＦ
ＳＲのフィードバック部をＦＰＧＡ化している場合は、
そのプログラムデータを生成するものである。
near Feedback Shift Register）の構成を変更すること
によって、プログラムカウンタに相当する疑似乱数発生
回路が発生するアドレスを異ならせるものであり、ＬＦ
ＳＲのフィードバック部をＦＰＧＡ化している場合は、
そのプログラムデータを生成するものである。
【００４７】上記実施例において、マイクロプロセッサ
２０とソフトウェア４０とに対してランダマイズを行っ
ているが、ランダム化マイクロプロセッサ（たとえば２
０A）とランダム化プログラム（たとえば４０A ）とに
よって構成されるランダム化システム（たとえば１０
A ）は、マイクロプロセッサ２０とソフトウェア４０と
によって構成されるシステム１０と同一の機能を実現す
ることができるので、たとえ、所定のランダム化マイク
ロプロセッサ（たとえば２０A ）と所定のランダム化プ
ログラム（たとえば４０A ）とが解析されたとしても、
その時点で、異なる鍵データを用いたランダム化マイク
ロプロセッサ（たとえば２０B ）とランダム化プログラ
ム（たとえば４０B ）とに切り替えることによって、シ
ステムを構成するランダム化マイクロプロセッサとラン
ダム化ソフトウェアは、既に内容が解析されたランダム
化マイクロプロセッサとランダム化プログラムと全く異
なるものとなるので、解析によって得られた情報は無効
となる。
２０とソフトウェア４０とに対してランダマイズを行っ
ているが、ランダム化マイクロプロセッサ（たとえば２
０A）とランダム化プログラム（たとえば４０A ）とに
よって構成されるランダム化システム（たとえば１０
A ）は、マイクロプロセッサ２０とソフトウェア４０と
によって構成されるシステム１０と同一の機能を実現す
ることができるので、たとえ、所定のランダム化マイク
ロプロセッサ（たとえば２０A ）と所定のランダム化プ
ログラム（たとえば４０A ）とが解析されたとしても、
その時点で、異なる鍵データを用いたランダム化マイク
ロプロセッサ（たとえば２０B ）とランダム化プログラ
ム（たとえば４０B ）とに切り替えることによって、シ
ステムを構成するランダム化マイクロプロセッサとラン
ダム化ソフトウェアは、既に内容が解析されたランダム
化マイクロプロセッサとランダム化プログラムと全く異
なるものとなるので、解析によって得られた情報は無効
となる。
【００４８】また、上記実施例を装置として把握する
と、マイクロプロセッサと、上記マイクロプロセッサに
おいて実行可能なプログラムとによって構成されるシス
テムにおいて、上記マイクロプロセッサをランダム化し
てランダム化マイクロプロセッサを作成する第１のラン
ダマイザと、上記第１のランダマイザに所定のランダム
化マイクロプロセッサを作成させる第１の鍵と、上記プ
ログラムをランダム化してランダム化プログラムを作成
する第２のランダマイザと、上記第２のランダマイザに
所定のランダム化プログラムを作成させる第２の鍵とを
有し、上記ランダム化マイクロプロセッサと上記ランダ
ム化プログラムとによって構成されるランダム化システ
ムは、上記マイクロプロセッサと上記プログラムとによ
って構成される上記システムと同じ機能を実現するシス
テムであるマイクロプロセッサを用いたランダム化シス
テムである。
と、マイクロプロセッサと、上記マイクロプロセッサに
おいて実行可能なプログラムとによって構成されるシス
テムにおいて、上記マイクロプロセッサをランダム化し
てランダム化マイクロプロセッサを作成する第１のラン
ダマイザと、上記第１のランダマイザに所定のランダム
化マイクロプロセッサを作成させる第１の鍵と、上記プ
ログラムをランダム化してランダム化プログラムを作成
する第２のランダマイザと、上記第２のランダマイザに
所定のランダム化プログラムを作成させる第２の鍵とを
有し、上記ランダム化マイクロプロセッサと上記ランダ
ム化プログラムとによって構成されるランダム化システ
ムは、上記マイクロプロセッサと上記プログラムとによ
って構成される上記システムと同じ機能を実現するシス
テムであるマイクロプロセッサを用いたランダム化シス
テムである。
【００４９】
【発明の効果】本発明によれば、たとえ第三者によって
マイクロプロセッサとプログラムとを読み取られ、解析
されたとしても、現用のシステムと同じ機能を果たすシ
ステムであって、現用のマイクロプロセッサとは異なる
マイクロプロセッサと、現用のプログラムとは異なるプ
ログラムとを容易に生成することができ、したがって、
システムを構成するマイクロプロセッサ、プログラムを
迅速に変更することによってハードウェア、ソフトウェ
ア的には異なっても、現用のシステムと同じ機能を有す
るシステムを迅速、安価に生成することができるという
効果を奏する。
マイクロプロセッサとプログラムとを読み取られ、解析
されたとしても、現用のシステムと同じ機能を果たすシ
ステムであって、現用のマイクロプロセッサとは異なる
マイクロプロセッサと、現用のプログラムとは異なるプ
ログラムとを容易に生成することができ、したがって、
システムを構成するマイクロプロセッサ、プログラムを
迅速に変更することによってハードウェア、ソフトウェ
ア的には異なっても、現用のシステムと同じ機能を有す
るシステムを迅速、安価に生成することができるという
効果を奏する。
【図１】本発明の一実施例であるマイクロプロセッサを
用いたシステムをランダム化する方法の説明図であり、
システムを構成するマイクロプロセッサ、プログラムを
ランダム化する方法の概念を示す図である。
用いたシステムをランダム化する方法の説明図であり、
システムを構成するマイクロプロセッサ、プログラムを
ランダム化する方法の概念を示す図である。
【図２】上記実施例におけるマイクロプロセッサ中に設
けられる疑似乱数発生器７０を示す図である。
けられる疑似乱数発生器７０を示す図である。
【図３】上記実施例において使用される鍵６０の例とし
ての鍵６０A 、６０B 、６０Cの具体例を示す図であ
る。
ての鍵６０A 、６０B 、６０Cの具体例を示す図であ
る。
【図４】上記実施例において、図３に示す鍵６０A を使
用して生成されたランダム化マイクロプロセッサ２０A
中の疑似乱数発生器７０A と、疑似乱数発生器７０A に
よって発生されるアドレスとを示す図である。
用して生成されたランダム化マイクロプロセッサ２０A
中の疑似乱数発生器７０A と、疑似乱数発生器７０A に
よって発生されるアドレスとを示す図である。
【図５】上記実施例において、図３に示す鍵６０B を使
用して生成されたランダム化マイクロプロセッサ２０B
中の疑似乱数発生器７０B と、疑似乱数発生器７０B に
よって発生されるアドレスとを示す図である。
用して生成されたランダム化マイクロプロセッサ２０B
中の疑似乱数発生器７０B と、疑似乱数発生器７０B に
よって発生されるアドレスとを示す図である。
【図６】上記実施例において、図３に示す鍵６０C を使
用して生成されたランダム化マイクロプロセッサ２０C
中の疑似乱数発生器７０C と、疑似乱数発生器７０C に
よって発生されるアドレスとを示す図である。
用して生成されたランダム化マイクロプロセッサ２０C
中の疑似乱数発生器７０C と、疑似乱数発生器７０C に
よって発生されるアドレスとを示す図である。
【図７】上記実施例のより具体的な実施例であるマイク
ロプロセッサを用いたシステムのランダム化方法を示す
図である。
ロプロセッサを用いたシステムのランダム化方法を示す
図である。
【図８】本発明の他の実施例であるマイクロプロセッサ
を用いたシステムのランダム化方法を示す図である。
を用いたシステムのランダム化方法を示す図である。
【図９】マイクロプロセッサを用いたシステムの従来の
設計法を示すフローチャートである。
設計法を示すフローチャートである。
１０A 〜１０D …マイクロプロセッサを用いたランダム
化システム、 ２０A 〜２０D …ランダム化マイクロプロセッサ、 ４０A 〜４０D …ランダム化プログラム、 ５０…ランダマイザ、 ６０、６０A 〜６０C …鍵、 ７０A 〜７０C …疑似乱数発生器。
化システム、 ２０A 〜２０D …ランダム化マイクロプロセッサ、 ４０A 〜４０D …ランダム化プログラム、 ５０…ランダマイザ、 ６０、６０A 〜６０C …鍵、 ７０A 〜７０C …疑似乱数発生器。
Claims (6)
- 【請求項１】 マイクロプロセッサと、上記マイクロプ
ロセッサにおいて実行可能なプログラムとによって構成
されるシステムにおいて、 上記マイクロプロセッサをランダム化してランダム化マ
イクロプロセッサを作成するランダム化マイクロプロセ
ッサ作成段階と；上記プログラムをランダム化してラン
ダム化プログラムを作成するランダム化プログラム作成
段階と；上記ランダム化マイクロプロセッサ作成段階と
上記ランダム化プログラム作成段階とを繰り返す繰り返
し段階と；を有し、上記ランダム化マイクロプロセッサ
と上記ランダム化プログラムとによって構成されるラン
ダム化システムは、上記マイクロプロセッサと上記プロ
グラムとによって構成される上記システムと同じ機能を
実現するシステムであることを特徴とするマイクロプロ
セッサを用いたシステムのランダム化方法。 - 【請求項２】 請求項１において、 上記ランダム化マイクロプロセッサ作成段階は、出力す
べきアドレスの順番がランダム化されているマイクロプ
ロセッサを作成する段階であり、 上記ランダム化プログラム作成段階は、命令の順序がラ
ンダム化されているプログラムを作成する段階であるこ
とを特徴とするマイクロプロセッサを用いたシステムの
ランダム化方法。 - 【請求項３】 マイクロプロセッサと、上記マイクロプ
ロセッサにおいて実行可能なプログラムとによって構成
されるシステムにおいて、 上記マイクロプロセッサをランダム化してランダム化マ
イクロプロセッサを作成する第１のランダマイザと；上
記第１のランダマイザに所定のランダム化マイクロプロ
セッサを作成させる第１の鍵と；上記プログラムをラン
ダム化してランダム化プログラムを作成する第２のラン
ダマイザと；上記第２のランダマイザに所定のランダム
化プログラムを作成させる第２の鍵と；を有し、上記ラ
ンダム化マイクロプロセッサと上記ランダム化プログラ
ムとによって構成されるランダム化システムは、上記マ
イクロプロセッサと上記プログラムとによって構成され
る上記システムと同じ機能を実現するシステムであるこ
とを特徴とするマイクロプロセッサを用いたランダム化
システム。 - 【請求項４】 請求項３において、 互いに異なる複数の上記第１の鍵のうちの１つの鍵が上
記第１のランダマイザに入力されることによって生成さ
れるランダム化マイクロプロセッサと、上記互いに異な
る複数の上記第１の鍵のうちの他の鍵が上記第１のラン
ダマイザに入力されることによって生成されるランダム
化マイクロプロセッサとは異なり、 互いに異なる複数の上記第２の鍵のうちの１つの鍵が上
記第２のランダマイザに入力されることによって生成さ
れるランダム化プログラムと、上記互いに異なる複数の
上記第２の鍵のうちの他の鍵が上記第２のランダマイザ
に入力されることによって生成されるランダム化プログ
ラムとは異なり、 同一の鍵を上記第１のランダマイザと上記第２のランダ
マイザとに入力して生成されるランダム化マイクロプロ
セッサとランダム化プログラムとによって構成されるラ
ンダム化システムの機能は、上記マイクロプロセッサと
上記プログラムとによって構成される上記システムの機
能と同じであることを特徴とするマイクロプロセッサを
用いたランダム化システム。 - 【請求項５】 請求項３において、 上記第１のランダマイザは、ＬＦＳＲにおけるＥＸＯＲ
回路の配置位置、個数を設定する手段であり、 上記第２のランダマイザは、上記第１のランダマイザが
出力するアドレスに応じて、プログラムを構成する各命
令の配列を代える手段であることを特徴とするマイクロ
プロセッサを用いたランダム化システム。 - 【請求項６】 請求項３において、 上記ランダム化マイクロプロセッサは、ＦＰＧＡである
ことを特徴とするマイクロプロセッサを用いたランダム
化システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9367296A JPH11191065A (ja) | 1997-12-25 | 1997-12-25 | マイクロプロセッサを用いたシステムのランダム化方法およびその装置 |
| EP98310514A EP0929040A3 (en) | 1997-12-25 | 1998-12-21 | Microprocessor with data randomizing |
| US09/219,953 US6526511B1 (en) | 1997-12-25 | 1998-12-23 | Apparatus and method for modifying microprocessor system at random and maintaining equivalent functionality in spite of modification, and the same microprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9367296A JPH11191065A (ja) | 1997-12-25 | 1997-12-25 | マイクロプロセッサを用いたシステムのランダム化方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11191065A true JPH11191065A (ja) | 1999-07-13 |
Family
ID=18488968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9367296A Pending JPH11191065A (ja) | 1997-12-25 | 1997-12-25 | マイクロプロセッサを用いたシステムのランダム化方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11191065A (ja) |
-
1997
- 1997-12-25 JP JP9367296A patent/JPH11191065A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cheng et al. | A partial scan method for sequential circuits with feedback | |
| US5831866A (en) | Method and apparatus for removing timing hazards in a circuit design | |
| US20060242385A1 (en) | Dynamically reconfigurable processor | |
| Fallah et al. | Functional vector generation for HDL models using linear programming and 3-satisfiability | |
| Ghosh et al. | A fast and low cost testing technique for core-based system-on-chip | |
| Gschwind et al. | FPGA prototyping of a RISC processor core for embedded applications | |
| US6301553B1 (en) | Method and apparatus for removing timing hazards in a circuit design | |
| EP1964266B1 (en) | A method for multi-cycle clock gating | |
| Slobodová et al. | A flexible formal verification framework for industrial scale validation | |
| Devadas | Delay test generation for synchronous sequential circuits | |
| Sklyarov | Reconfigurable models of finite state machines and their implementation in FPGAs | |
| Bhandari et al. | Exploring eFPGA-based redaction for IP protection | |
| Hulgaard et al. | Equivalence checking of combinational circuits using boolean expression diagrams | |
| Pundir et al. | Secure high-level synthesis: Challenges and solutions | |
| Wagner | Hardware verification | |
| Sidhu et al. | Genetic programming using self-reconfigurable FPGAs | |
| US20110154062A1 (en) | Protection of electronic systems from unauthorized access and hardware piracy | |
| Jiang et al. | PyH2: Using PyMTL3 to create productive and open-source hardware testing methodologies | |
| US7213220B2 (en) | Method for verification of gate level netlists using colored bits | |
| Monahan et al. | Symbolic modeling and evaluation of data paths | |
| Kishinevsky et al. | Partial-scan delay fault testing of asynchronous circuits | |
| KR20070097051A (ko) | 동적으로 재구성 가능한 프로세서 | |
| Drechsler | Verification of multi-valued logic networks | |
| JPH11191065A (ja) | マイクロプロセッサを用いたシステムのランダム化方法およびその装置 | |
| Golubcovs et al. | STG-based resynthesis for balsa circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040827 |