JPH11176802A - Etching of semiconductor device - Google Patents

Etching of semiconductor device

Info

Publication number
JPH11176802A
JPH11176802A JP33858097A JP33858097A JPH11176802A JP H11176802 A JPH11176802 A JP H11176802A JP 33858097 A JP33858097 A JP 33858097A JP 33858097 A JP33858097 A JP 33858097A JP H11176802 A JPH11176802 A JP H11176802A
Authority
JP
Japan
Prior art keywords
etching
film
resist pattern
antireflection film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33858097A
Other languages
Japanese (ja)
Inventor
Koji Shimomura
幸司 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP33858097A priority Critical patent/JPH11176802A/en
Publication of JPH11176802A publication Critical patent/JPH11176802A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for etching a semiconductor device formed with an antireflection film. SOLUTION: When a film 2, an antireflection film 3, and a resist pattern 4 are formed in this order, first, part of the antireflection film 3 which is not formed with the resist pattern 4 is etched for removed. After that, the resist pattern 4 is irradiated with visible light or far ultraviolet rays and the antireflection film 3 to increase their resistance and finally the film 2 is etched.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置のエッチン
グ方法、特に半導体製造において反射防止膜を用いた場
合のエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a semiconductor device, and more particularly to an etching method when an antireflection film is used in semiconductor manufacturing.

【0002】[0002]

【従来の技術】集積回路を使用したシステムが小型化す
ると、リソグラフィ法において小さいサイズのチップ上
に複雑な回路を精度良く転写することが困難になる。
2. Description of the Related Art As systems using integrated circuits are miniaturized, it becomes difficult to accurately transfer a complicated circuit onto a chip having a small size by a lithography method.

【0003】その原因として、基板上の不均一な段差形
状の影響を受けて、レジスト膜中を通過する光がハレー
ションを起こすなど、露光が不均一となるためである。
その結果、リソグラフィ法により形成されたレジストパ
ターンに多数の欠陥や寸法ばらつきを発生させる。
[0003] The reason for this is that exposure is non-uniform, such as halation of light passing through the resist film due to the influence of non-uniform steps on the substrate.
As a result, a large number of defects and dimensional variations occur in the resist pattern formed by the lithography method.

【0004】このような不均一な反射光を減少させる方
法として、たとえば、レジスト膜の下部に反射防止膜を
形成する方法が採用されている。
As a method of reducing such non-uniform reflected light, for example, a method of forming an antireflection film under a resist film has been adopted.

【0005】以下、従来技術において、反射防止膜が設
けられた半導体装置について、これをエッチングする場
合の方法について、図面を参照しながら説明する。
Hereinafter, a method for etching a semiconductor device provided with an anti-reflection film in the prior art will be described with reference to the drawings.

【0006】図4は、従来技術による反射防止膜を用い
た場合のエッチング方法の説明図である。
FIG. 4 is an explanatory view of an etching method when an antireflection film according to the prior art is used.

【0007】図中、1は半導体基板、2は成膜、3は反
射防止膜、4はレジストパターンである。
In FIG. 1, reference numeral 1 denotes a semiconductor substrate, 2 denotes a film, 3 denotes an antireflection film, and 4 denotes a resist pattern.

【0008】図4(a)に示すように、半導体基板1の上
部に形成された成膜2の上部に反射防止膜3を形成し、
さらに、反射防止膜3の上部にレジストパターン4が形
成されている。
As shown in FIG. 4A, an antireflection film 3 is formed on a film 2 formed on a semiconductor substrate 1,
Further, a resist pattern 4 is formed on the antireflection film 3.

【0009】レジストパターン4の形成方法は、通常の
レジスト膜を形成する工程と、光または電子線またはX
線の照射を行う工程と、不要な部分のレジスト膜を除去
する工程とからなる。
The method of forming the resist pattern 4 includes a step of forming a normal resist film and a step of forming a light or electron beam or X-ray.
It comprises a step of irradiating a line and a step of removing an unnecessary portion of the resist film.

【0010】図4(a)では、成膜2の上に反射防止膜3
が形成されているために、成膜2からの光の反射の影響
を受けてレジスト膜4中を通過する光が不均一となるの
が防止される。したがって、レジストパターン4は寸法
精度よく形成されている。
In FIG. 4A, an antireflection film 3 is formed on a film 2.
Is formed, it is possible to prevent the light passing through the resist film 4 from being uneven due to the influence of the reflection of light from the film formation 2. Therefore, the resist pattern 4 is formed with high dimensional accuracy.

【0011】次に、図4(b)に示すように、レジストパ
タ−ン4が形成されていない部分について、反射防止膜
3および成膜2をドライエッチング処理により除去す
る。
Next, as shown in FIG. 4 (b), the anti-reflection film 3 and the film 2 are removed by dry etching from the portion where the resist pattern 4 is not formed.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、従来の
方法では、反射防止膜3として有機材料を用いた場合、
この反射防止膜3は、その上部に形成されるレジストパ
タ−ン4と類似の有機材料(たとえば、反射防止膜3は
ポリサルコン、レジストパターン4は、ノボラック樹脂
等)になるために、エッチング速度が互いに近似した値
となる。
However, in the conventional method, when an organic material is used as the antireflection film 3,
Since the anti-reflection film 3 is made of an organic material similar to the resist pattern 4 formed on the anti-reflection film 3 (for example, the anti-reflection film 3 is made of polysalcon and the resist pattern 4 is made of novolak resin), the etching rates are mutually different. It is an approximate value.

【0013】このため、レジストパターン4が形成され
ていない部分について、反射防止膜3をエッチングして
除去する際には、レジストパタ−ン4も同時にエッチン
グされて膜減りが発生してしまう。
For this reason, when the antireflection film 3 is removed by etching the portion where the resist pattern 4 is not formed, the resist pattern 4 is also etched at the same time, and the film is reduced.

【0014】そして、この状態から引き続いて、成膜2
をエッチングする際には、同時にレジストパターン4も
エッチングされるため、本来必要なレジストパタ−ン4
を健全な状態で残すことができず、図4(b)中の符号A
で示す箇所のように、成膜2が過剰に削り取られてしま
い、回路パターンの寸法変動をきたし、所要の品質、特
性が得られなくなるといった問題点を有していた。
Then, from this state, the film formation 2
When the resist pattern 4 is etched, the resist pattern 4 is also etched at the same time.
Cannot be left in a healthy state, and the symbol A in FIG.
As shown in FIG. 2, the film 2 is excessively shaved off, causing dimensional fluctuations of the circuit pattern, and the required quality and characteristics cannot be obtained.

【0015】さらに、従来では、反射防止膜3のエッチ
ングを行う工程と、成膜2をエッチングする工程とは別
々に行われているために、レジストパタ−ン4の形成か
ら成膜2のエッチングまでに要する時間が長くかかり、
処理能力が低下していた。
Further, conventionally, since the step of etching the antireflection film 3 and the step of etching the film 2 are performed separately, the process from the formation of the resist pattern 4 to the etching of the film 2 is performed. Takes a long time,
Processing capacity was reduced.

【0016】しかも、反射防止膜3のエッチングのため
には、専用の装置が必要であるために、ランニングコス
トも高くつくという問題点を有していた。
In addition, since the etching of the antireflection film 3 requires a dedicated device, there is a problem that the running cost is high.

【0017】本発明は、上記問題点に鑑み、成膜のエッ
チングの際のレジストパターンの膜減りを低減して、回
路を精度良く転写できるようにして品質を高めるととも
に、ランニングコストも低減できるようにすることを課
題とする。
SUMMARY OF THE INVENTION In view of the above problems, the present invention reduces the film loss of a resist pattern during film formation etching so that a circuit can be transferred with high precision, quality can be improved, and running costs can be reduced. The task is to

【0018】[0018]

【課題を解決するための手段】本発明は、上記の課題を
解決するために、次のようにしている。
The present invention has the following features to solve the above-mentioned problems.

【0019】すなわち、本発明の反射防止膜が設けられ
た半導体装置のエッチング方法は、反射防止膜をエッチ
ングする工程の次に、レジストパタ−ンおよび反射防止
膜に可視光または遠視外線の照射を行うことを特徴とし
ている。
That is, in the method of etching a semiconductor device provided with an antireflection film according to the present invention, the resist pattern and the antireflection film are irradiated with visible light or far-sight rays after the step of etching the antireflection film. It is characterized by:

【0020】また、反射防止膜をエッチングする工程の
次に、レジストパタ−ンおよび反射防止膜に可視光また
は遠視外線の照射を行い、次に半導体基板に熱処理を行
うことを特徴としている。
Further, after the step of etching the antireflection film, the resist pattern and the antireflection film are irradiated with visible light or far-sighted rays, and then the semiconductor substrate is subjected to a heat treatment.

【0021】また、同一装置内において、反射防止膜を
エッチングする工程と、次にレジストパタ−ンおよび反
射防止膜に可視光または遠視外線の照射を行う工程と、
反射防止膜をエッチングする工程と同一の単数のガスま
たは同一の種類かつ同一の混合比からなる複数のガスを
用いてエッチングの工程を行うことを特徴としている。
A step of etching the anti-reflection film in the same apparatus, and a step of irradiating the resist pattern and the anti-reflection film with visible light or far-sighted radiation.
It is characterized in that the etching step is performed using the same single gas or a plurality of gases of the same type and the same mixture ratio as in the step of etching the antireflection film.

【0022】上述した反射防止膜が設けられた半導体装
置のエッチング方法では、成膜のエッチングを行う工程
においても、レジストパターンの膜減りと変形を減少さ
せて、寸法制御性の優れたエッチングを行うことができ
る。
In the above-described method for etching a semiconductor device provided with an antireflection film, even in the step of etching the film, etching with excellent dimensional control is performed by reducing the loss and deformation of the resist pattern. be able to.

【0023】また、レジストパタ−ン形成から成膜エッ
チングまでの単位時間の処理できる能力を向上させるこ
とができる。さらに、反射防止膜エッチングを行うため
の専用の装置を省略することができる。
Further, the ability to perform processing per unit time from resist pattern formation to film formation etching can be improved. Furthermore, a dedicated device for performing anti-reflection film etching can be omitted.

【0024】[0024]

【発明の実施の形態】以下、本発明の半導体装置のエッ
チング方法について、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for etching a semiconductor device according to the present invention will be described with reference to the drawings.

【0025】(実施形態1)図1は、この実施形態1に係
る反射防止膜が設けられた半導体装置におけるエッチン
グ方法を工程順に示す説明図である。
(Embodiment 1) FIG. 1 is an explanatory diagram showing an etching method in a semiconductor device provided with an antireflection film according to Embodiment 1 in the order of steps.

【0026】図中、1は半導体基板、2は成膜、3は反
射防止膜、4はレジストパターン、5は可視光または遠
紫外線である。
In the figure, 1 is a semiconductor substrate, 2 is a film, 3 is an antireflection film, 4 is a resist pattern, 5 is visible light or far ultraviolet light.

【0027】上記のレジストパタ−ン4と反射防止膜3
は、共に有機材料でできていて、具体的には、ノボラッ
ク樹脂、ポリビニルアルコ−ルに代表されるビニル樹
脂、ポリメチルメタクリレ−トの代表されるアクリル樹
脂、ポリビニル・フェノール誘導体など、一般的な有機
材料が適用される。また、成膜としては、Al−Si、A
l−Si−Cu等の合金属が使用されている。
The above-mentioned resist pattern 4 and antireflection film 3
Are made of organic materials, and specific examples include common resins such as novolak resins, vinyl resins represented by polyvinyl alcohol, acrylic resins represented by polymethyl methacrylate, and polyvinyl phenol derivatives. Organic materials are applied. In addition, Al-Si, A
A metal alloy such as l-Si-Cu is used.

【0028】製造工程としては、まず、図1(a)に示す
ように、半導体基板1の上部に設けられた成膜2の上部
に反射防止膜3を形成し、さらに、反射防止膜2の上部
にレジストパターン4を形成する。
In the manufacturing process, first, as shown in FIG. 1A, an antireflection film 3 is formed on a film 2 provided on a semiconductor substrate 1, and further, A resist pattern 4 is formed on the upper part.

【0029】レジストパターン4の形成方法は、通常の
レジスト膜を形成する工程と、光または電子線またはX
線の照射を行う感光工程と、不要な部分のレジスト膜を
除去する現像工程からなる。
The method of forming the resist pattern 4 includes a step of forming a normal resist film and a step of forming a light or electron beam or X-ray.
It comprises a photosensitive step of irradiating rays and a developing step of removing unnecessary portions of the resist film.

【0030】図1(a)では反射防止膜3を形成している
為、成膜2形状の影響を受けてレジスト膜中を通過する
不均一な光を防止している。したがって、レジストパタ
ーン4は寸法精度よく形成されている。
In FIG. 1A, since the antireflection film 3 is formed, uneven light passing through the resist film under the influence of the shape of the film 2 is prevented. Therefore, the resist pattern 4 is formed with high dimensional accuracy.

【0031】次に、図1(b)に示すようにレジストパタ
−ン4が形成されていない部分の反射防止膜3をエッチ
ング処理により除去する。その際、従来と同様、レジス
トパターン4もある程度エッチングされるため、膜減り
が発生する。
Next, as shown in FIG. 1B, the portion of the antireflection film 3 where the resist pattern 4 is not formed is removed by etching. At this time, the resist pattern 4 is also etched to some extent, as in the related art, so that the film is reduced.

【0032】そこで、この実施形態1では、引き続い
て、図1(c)に示すように、レジストパターン4および
反射防止膜3に可視光または遠紫外線5の照射を行う。
この工程により、レジストパターン4および反射防止膜
3は光反応により、エッチングに対する耐性が向上す
る。
Therefore, in the first embodiment, subsequently, as shown in FIG. 1C, the resist pattern 4 and the antireflection film 3 are irradiated with visible light or far ultraviolet rays 5.
By this step, the resist pattern 4 and the antireflection film 3 have improved resistance to etching due to a photoreaction.

【0033】次の工程では、図1(d)に示すように、成
膜2をエッチングする。この成膜2のエッチング工程に
おいて、レジストパタ−ン4の耐性が高くなっていて、
従来よりも膜減りを低減することができるため、寸法制
御性の優れたエッチングを行うことができる。
In the next step, as shown in FIG. 1D, the film 2 is etched. In the etching step of the film formation 2, the resistance of the resist pattern 4 is increased.
Since the film loss can be reduced as compared with the conventional case, it is possible to perform etching with excellent dimensional controllability.

【0034】なお、図1(a)の工程、つまり、反射防止
膜3が残っている状態で光照射を行うと、一般に、反射
防止膜3の膜厚はレジストパタ−ン4の膜厚よりも薄い
ため、同一の照射量では、反射防止膜3の方がレジスト
パタ−ン4よりもエッチングに対する耐性が向上してし
まい、反射防止膜3のエッチングに余分な時間がかかっ
るとともに、レジストパターン4の耐性を向上させるこ
とができない。
When light irradiation is performed in the step of FIG. 1A, that is, when the anti-reflection film 3 remains, the thickness of the anti-reflection film 3 is generally larger than the thickness of the resist pattern 4. For the same irradiation dose, the anti-reflection film 3 has a higher resistance to etching than the resist pattern 4 because of the same irradiation amount, so that it takes extra time to etch the anti-reflection film 3 and the resist pattern 4 The resistance cannot be improved.

【0035】これに対して、図1(b)のように、反射防
止膜3を除去した後に、レジストパターン4に光照射を
行なえば、反射防止膜3のエッチングに余分な時間がか
からず、しかも、レジストパターン4のエッチングに対
する耐性が向上するため、レジストパタ−ン4の膜減り
を低減することができて都合がよい。
On the other hand, if the resist pattern 4 is irradiated with light after removing the anti-reflection film 3 as shown in FIG. 1B, no extra time is required for etching the anti-reflection film 3. In addition, since the resistance of the resist pattern 4 to etching is improved, the reduction in the thickness of the resist pattern 4 can be advantageously reduced.

【0036】また、この実施形態1においては、図1
(c)に示すレジストパターン4および反射防止膜2に可
視光または遠紫外線5の照射を行う工程の次に、図2に
示すような半導体基板1に熱処理6を行う工程を挿入す
ることもできる。
Further, in the first embodiment, FIG.
After the step of irradiating the resist pattern 4 and the anti-reflection film 2 with visible light or far ultraviolet rays 5 shown in (c), a step of performing a heat treatment 6 on the semiconductor substrate 1 as shown in FIG. 2 can be inserted. .

【0037】すなわち、図1(c)に示したように、反射
防止膜3をエッチングする工程の後に、レジストパター
ン4および反射防止膜3に可視光または遠紫外線5の照
射を行うと、レジストパターン4および反射防止膜3は
光反応よりエッチングに対する耐性が向上するだけでな
く、耐熱性もある程度向上するものの、図2に示すよう
に、半導体基板1を積極的に加熱する処理6を行えば、
図1(d)に示す次の工程で、成膜2を、たとえばドライ
エッチングする際に半導体基板1が加熱されたとして
も、レジストパタ−ン4が熱変形することはなく、一
層、寸法制御性の優れたエッチングを行うことができ
る。
That is, as shown in FIG. 1C, when the resist pattern 4 and the antireflection film 3 are irradiated with visible light or far ultraviolet rays 5 after the step of etching the antireflection film 3, the resist pattern Although the antireflection film 4 and the antireflection film 3 not only improve the resistance to etching than the photoreaction but also improve the heat resistance to some extent, as shown in FIG. 2, if the treatment 6 for actively heating the semiconductor substrate 1 is performed,
In the next step shown in FIG. 1 (d), even if the semiconductor substrate 1 is heated when, for example, the film formation 2 is dry-etched, the resist pattern 4 is not thermally deformed and the dimensional controllability is further improved. Excellent etching can be performed.

【0038】(実施形態2)図3は、この実施形態2に係
る反射防止膜が設けられた半導体装置におけるエッチン
グ方法を工程順に示す説明図である。
(Embodiment 2) FIG. 3 is an explanatory view showing an etching method in a semiconductor device provided with an antireflection film according to Embodiment 2 in the order of steps.

【0039】これらの図中、7はエッチング装置のチャ
ンバ、8はエッチングガス、9はプラズマ波またはマイ
クロ波である。そして、この実施形態2の場合のエッチ
ング方法としては、たとえばプラズマ波を発生させる反
応性イオンエッチングが適用される。
In these figures, 7 is a chamber of the etching apparatus, 8 is an etching gas, and 9 is a plasma wave or a microwave. As an etching method in the second embodiment, for example, reactive ion etching for generating a plasma wave is applied.

【0040】まず、図3(a)に示すように、エッチング
ガス8をチャンバ7内に供給し、プラズマ波またはマイ
クロ9波を発生させることにより、レジストパタ−ン4
が形成されていない部分の反射防止膜3をエッチング処
理して除去する。その場合に使用するエッチングガス8
としては、単一成分、あるいは複数成分のガスを所定の
混合比でもって混合したものである。一例として、Cl2
系のガスが使用される。
First, as shown in FIG. 3 (a), an etching gas 8 is supplied into a chamber 7 to generate a plasma wave or a microwave 9 so that a resist pattern 4 is formed.
The anti-reflection film 3 in the area where no is formed is removed by etching. Etching gas 8 used in that case
Is a mixture of gases of a single component or a plurality of components at a predetermined mixing ratio. As an example, Cl 2
The system gas is used.

【0041】引き続いて、プラズマ波またはマイクロ波
9の発生を停止すると、反射防止膜3のエッチングが中
止される。その場合、図3(a)の工程で供給したエッチ
ングガス8は除去せずに、チャンバ7内にそのまま放置
しておく。
Subsequently, when the generation of the plasma wave or the microwave 9 is stopped, the etching of the antireflection film 3 is stopped. In this case, the etching gas 8 supplied in the step of FIG. 3A is not removed and is left in the chamber 7 as it is.

【0042】この状態で、次に、図3(b)に示すよう
に、チャンバ7内において、レジストパターン4および
反射防止膜3に対して可視光または遠紫外線5の照射を
行い、レジストパターン4の耐性を向上させる。
In this state, next, as shown in FIG. 3B, the resist pattern 4 and the antireflection film 3 are irradiated with visible light or far ultraviolet rays 5 in the chamber 7 so that the resist pattern 4 is exposed. Improve the tolerance of.

【0043】続いて、図3(c)に示すように、図3(a)の
工程で用いたエッチングガス8と同じものをチャンバ7
内に再度供給し、プラズマ波またはマイクロ波9を発生
させることで、成膜2のエッチングを行う。
Subsequently, as shown in FIG. 3C, the same etching gas 8 used in the step of FIG.
The film 2 is supplied again to generate plasma waves or microwaves 9 to etch the film formation 2.

【0044】このように、この実施形態2では、図3
(a)〜(c)までの一連の工程を、同一のチャンバ7内で実
施することができるため、半導体装置をチャンバ7から
取り出したり、再セットする必要がなく、また、チャン
バ7内でのエッチングガス9の交換をする必要がない。
As described above, in the second embodiment, FIG.
Since a series of steps (a) to (c) can be performed in the same chamber 7, there is no need to remove or reset the semiconductor device from the chamber 7. There is no need to exchange the etching gas 9.

【0045】したがって、レジストパタ−ン4から成膜
2のエッチングまでの単位時間の処理能力を向上させる
ことができる。また、反射防止膜3のエッチングの装置
と、成膜2のエッチングの装置とを兼用することができ
る。
Therefore, the processing ability per unit time from the resist pattern 4 to the etching of the film formation 2 can be improved. Further, an apparatus for etching the antireflection film 3 and an apparatus for etching the film formation 2 can be used in common.

【0046】なお、本発明は、上記の各実施形態1,2
の場合に限定されるものではなく、反射防止膜が設けら
れた半導体装置であれば、広く適用できるものである。
The present invention is applicable to each of the first and second embodiments.
However, the present invention is not limited to this case, and can be widely applied to any semiconductor device provided with an antireflection film.

【0047】[0047]

【発明の効果】本発明によれば、次の効果を奏する。According to the present invention, the following effects can be obtained.

【0048】(1) 成膜をエッチングする工程におい
て、レジストパタ−ンの膜減りおよび変形を低減させる
ことができるため、寸法制御性の優れたエッチングを行
うことが可能となり、品質向上を図ることができる。
(1) In the step of etching a film, the film thickness and deformation of the resist pattern can be reduced, so that etching with excellent dimensional control can be performed, and the quality can be improved. it can.

【0049】(2) レジストパタ−ン形成から成膜エッ
チングまでの単位時間の処理能力が向上するため、生産
性を高めることができる。
(2) Since the processing performance per unit time from the formation of the resist pattern to the etching of the film is improved, the productivity can be improved.

【0050】(3) 反射防止膜エッチングを行うための
専用の装置を省略することができ、ランニングコストを
下げることができる。
(3) A dedicated device for etching the antireflection film can be omitted, and the running cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1に係る半導体装置のエッチ
ング方法を工程順に示す断面図
FIG. 1 is a sectional view showing a method of etching a semiconductor device according to a first embodiment of the present invention in the order of steps;

【図2】図1に示した本発明の実施形態1のエッチング
方法をさらに改善するための方法を示す工程断面図
FIG. 2 is a process cross-sectional view showing a method for further improving the etching method of Embodiment 1 of the present invention shown in FIG. 1;

【図3】本発明の実施形態2に係る半導体装置のエッチ
ング方法を工程順に示す断面図
FIG. 3 is a sectional view showing a method of etching a semiconductor device according to a second embodiment of the present invention in the order of steps;

【図4】従来の半導体装置のエッチング方法を工程順に
示す断面図
FIG. 4 is a sectional view showing a conventional method for etching a semiconductor device in the order of steps;

【符号の説明】[Explanation of symbols]

1 半導体基板 2 成膜 3 反射防止膜 4 レジストパタ−ン 5 可視光または遠紫外線 6 熱処理 7 チャンバ 8 エッチングガス 9 プラズマ波またはマイクロ波 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Film formation 3 Anti-reflection film 4 Resist pattern 5 Visible light or far ultraviolet rays 6 Heat treatment 7 Chamber 8 Etching gas 9 Plasma wave or microwave

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の上部に形成された反射防止
膜をエッチングする工程と、 前記反射防止膜の上部に形成されたレジストパタ−ンお
よび前記反射防止膜に可視光または遠視外線の照射を行
う工程と、 前記半導体基板の上部に形成された成膜をエッチングす
る工程と、 からなるエッチング方法。
A step of etching an anti-reflection film formed on the semiconductor substrate; and irradiating a resist pattern formed on the anti-reflection film and the anti-reflection film with visible light or far-sight rays. And a step of etching a film formed on the semiconductor substrate.
【請求項2】 前記半導体基板の上部に形成された前記
反射防止膜をエッチングする工程と、 前記反射防止膜の上部に形成された前記レジストパタ−
ンおよび前記反射防止膜に前記可視光または遠視外線の
照射を行う工程と、 前記半導体基板に熱処理を行う工程と、 前記半導体基板の上部に形成された前記成膜をエッチン
グする工程と、 からなるエッチング方法。
A step of etching the anti-reflection film formed on the semiconductor substrate; and a step of etching the resist pattern formed on the anti-reflection film.
Irradiating the visible light or the far-sight ray to the anti-reflection film and the antireflection film; performing a heat treatment on the semiconductor substrate; and etching the film formed on the semiconductor substrate. Etching method.
【請求項3】 同一エッチング装置内において、前記半
導体基板の上部に形成された前記反射防止膜をエッチン
グする工程と、 前記反射防止膜の上部に形成された前記レジストパタ−
ンおよび前記反射防止膜に前記可視光または遠視外線の
照射を行う工程と、 前記半導体基板の上部に形成された前記成膜をエッチン
グを前記半導体基板の上部に形成された前記反射防止膜
をエッチングする工程と、 同一の単数のガスまたは同一の種類かつ同一の混合比か
らなる複数のガスを用いてエッチングする工程と、 からなるエッチング方法。
A step of etching the antireflection film formed on the semiconductor substrate in the same etching apparatus; and a step of etching the resist pattern formed on the antireflection film.
Irradiating the visible light or the far-sight ray to the anti-reflection film and etching the film formed on the semiconductor substrate to etch the anti-reflection film formed on the semiconductor substrate. And etching using the same single gas or a plurality of gases of the same type and the same mixture ratio.
JP33858097A 1997-12-09 1997-12-09 Etching of semiconductor device Pending JPH11176802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33858097A JPH11176802A (en) 1997-12-09 1997-12-09 Etching of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33858097A JPH11176802A (en) 1997-12-09 1997-12-09 Etching of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11176802A true JPH11176802A (en) 1999-07-02

Family

ID=18319520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33858097A Pending JPH11176802A (en) 1997-12-09 1997-12-09 Etching of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11176802A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002200545A (en) * 2000-12-27 2002-07-16 Disco Abrasive Syst Ltd Grinding device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002200545A (en) * 2000-12-27 2002-07-16 Disco Abrasive Syst Ltd Grinding device

Similar Documents

Publication Publication Date Title
US6165652A (en) Pattern forming method and pattern forming apparatus
US5158861A (en) Method of forming minute patterns using chemically amplifying type resist
JP3373147B2 (en) Photoresist film and pattern forming method thereof
JP3342856B2 (en) Method for forming fine pattern and method for manufacturing semiconductor device
JPH11176802A (en) Etching of semiconductor device
US5322764A (en) Method for forming a patterned resist
EP0419073A2 (en) Process for production of a semiconductor device
JP2002148809A (en) Method for producing resist substrate and resist substrate
US4306006A (en) Method of directly manufacturing reticle patterns on chrome-coated plates by means of a pattern generator
JPH06110214A (en) Formation of resist pattern
JP2002305135A (en) Forming method for resist pattern
JPH0954438A (en) Photoresist pattern and its forming method
JPH03269533A (en) Production of photomask and substrate used therein
JPH0515300B2 (en)
JPH05241350A (en) Resist pattern forming method
JP2933759B2 (en) Method for manufacturing phase shift mask
JPH05226211A (en) Exposure method
JPH06252035A (en) Manufacture of x-ray mask
JP2001324796A (en) Mask pattern formation method and photomask
JPH01185545A (en) Resist pattern forming method
KR100187370B1 (en) Method of forming pattern of semiconductor devices
JPS60113427A (en) Formation of fine pattern
JP2794116B2 (en) Electron beam exposure method
JPH07240358A (en) Electron-beam exposure
JPS62144161A (en) Formation of resist pattern