JPH11176317A - Display - Google Patents

Display

Info

Publication number
JPH11176317A
JPH11176317A JP27926198A JP27926198A JPH11176317A JP H11176317 A JPH11176317 A JP H11176317A JP 27926198 A JP27926198 A JP 27926198A JP 27926198 A JP27926198 A JP 27926198A JP H11176317 A JPH11176317 A JP H11176317A
Authority
JP
Japan
Prior art keywords
perforation
silicon substrate
insulating layer
deposited
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27926198A
Other languages
Japanese (ja)
Inventor
Christo Bojkov
ボズコフ クリスト
Richard Fink
フィンク リチャード
Nalin Kumar
クマール ナリン
Alexei Tikhonski
ティクホンスキー アレクセイ
Zvi Yaniv
ヤニヴ ツヴィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NOMURA TRADING CO Ltd
SI DIAMOND TECHNOL Inc
Original Assignee
NOMURA TRADING CO Ltd
SI DIAMOND TECHNOL Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/922,842 external-priority patent/US5973452A/en
Application filed by NOMURA TRADING CO Ltd, SI DIAMOND TECHNOL Inc filed Critical NOMURA TRADING CO Ltd
Publication of JPH11176317A publication Critical patent/JPH11176317A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Discharge Lamps And Accessories Thereof (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a field emission device comprising a substrate, plural electric conduction stripes deposited on the substrate, a cathode assembly containing a diamond continuous layer deposited on the plural electric conduction stripes and on the exposed substrate portion between the electric conduction stripes, and an anode assembly. SOLUTION: A field emission device comprises a silicon substrate 100 having perforations, first insulation layer 101 deposited on the silicon substrate 100, and first conduction layer 201 deposited on the first insulation layer 101. The first conduction layer 201 and the first insulation layer 101 have perforations coinciding with the perforations of the silicon. A grid assembly 401 further comprises second insulation layer deposited on the lower portion of the silicon substrate 100 having perforations coinciding with the perforations of the silicon substrate 100.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【参考文献】この本発明は、ここに参照としてまとめら
れた、アメリカ合衆国特許申請番号12179−P05
7US”陰極アッセンブリー”、アメリカ合衆国特許申
請番号08/706,077”高密度ランプ”、そして
アメリカ合衆国特許申請番号08/699,119”カ
ラー液晶用バックライト”に関連するものである。
REFERENCES This invention is disclosed in U.S. Patent Application No. 12179-P05, which is hereby incorporated by reference.
7US "Cathode Assembly", U.S. Patent Application Serial No. 08 / 706,077 "High Density Lamp", and U.S. Patent Application Serial No. 08 / 699,119 "Backlight for Color Liquid Crystals".

【0002】[0002]

【発明の属する技術分野】この本発明は、一般にはフィ
ールドエミッションディバイス、さらには,フィールド
エミッションディスプレイに関連する.
The present invention relates generally to field emission devices and, more particularly, to field emission displays.

【0003】[0003]

【背景およびは発明が解決しようとしている課題】ナノ
結晶ダイヤモンド細粒と、sp2とsp3軌道の混合か
らなるインターグレインを含むある種のダイヤモンド薄
膜は、パターニング、エッチング、フォトリソグラフィ
ーなどの標準的マイクロエレクトロニクスプロセスを用
いたダイヤモンド薄膜を含む機構過程を経た後におい
て、電子放出に乏しい、または、全く電子を放出しない
ということは発見されている。望ましいランプやディス
プレイのピクセル構造の実現のために,ランプや平面デ
ィスプレイの中に、電子放出用としてダイヤモンド薄膜
を利用する先の技術は、そのようなマイクロエレクトロ
ニクスプロセスを必要としている。その結果、このよう
なダイヤモンド薄膜上のマイクロエレクトロニクスプロ
セスの利用を必要としない機構の制作方法とその機構
が、求められている。
BACKGROUND OF THE INVENTION Certain diamond films, including nanocrystalline diamond granules and intergrain consisting of a mixture of sp2 and sp3 orbitals, are used in standard microelectronics such as patterning, etching, and photolithography. It has been discovered that after a mechanistic step involving a diamond film using the process, the electron emission is poor or does not emit any electrons. Prior technologies utilizing diamond thin films for electron emission in lamps and flat displays to achieve the desired lamp and display pixel structures require such microelectronic processes. As a result, there is a need for a method of fabricating a mechanism that does not require the use of a microelectronic process on such a diamond thin film and a mechanism for the mechanism.

【0004】[0004]

【課題を解決するための手段】この本発明は、陽極アッ
センブリーと陰極アッセンブリーを含むフィールドエミ
ッションディバイス、またその中で、陰極アッセンブリ
ーは基板、基板に堆積された複数の電気伝導ストライ
プ、複数の電気伝導ストライプに現れるダイヤモンドの
連続する層、そして、複数の電気伝導ストライプの間に
現れる基板部分からなることについて、発明を供給する
ことによる、先の必要のためのものである。
SUMMARY OF THE INVENTION The present invention comprises a field emission device including an anode assembly and a cathode assembly, wherein the cathode assembly comprises a substrate, a plurality of electrically conductive stripes deposited on the substrate, a plurality of electrically conductive stripes. It is for the foregoing need by feeding the invention that it consist of a continuous layer of diamond appearing in the stripe and a substrate portion appearing between the plurality of electrically conductive stripes.

【0005】フィールドエッミションディバイスはさら
に、穴の空いたシリコン基板を形成するグリッド状アッ
センブリー、シリコン基板に現れる第一の絶縁層、そし
て第一の絶縁層とともに、シリコン基板と一致したパー
フォレーションを起こしている第一の絶縁層上に現れる
第一の伝導ストライプを含んでいる。
The field emission device further forms a perforation consistent with the silicon substrate together with the grid-like assembly forming the perforated silicon substrate, the first insulating layer appearing on the silicon substrate, and the first insulating layer. Including a first conductive stripe that appears on a first insulating layer.

【0006】グリッド状アッセンブリーはさらに,シリ
コン基板と一致したパーフォレーションを起こしてい
る、シリコン基板の裏に現れる第二の絶縁層を形成す
る。
[0006] The grid-like assembly further forms a second insulating layer appearing on the back of the silicon substrate that has undergone perforation consistent with the silicon substrate.

【0007】ダイヤモンド薄膜は、その電子放出効果に
対し破壊的であろうマイクロエレクトロニクスプロセス
後のプロセスを経る必要はない。
[0007] The diamond thin film does not need to undergo a post-microelectronics process which would be destructive to its electron emission effect.

【0008】ダイヤモンド薄膜はよく知られた方法によ
りもたらされる。ダイヤモンド薄膜は、CVDダイヤモ
ンドを含むか、sp2とsp3軌道を持つ非結晶性のダ
イヤモンドを含む。ダイヤモンド薄膜は、伝導性のある
基板上に、ダイヤモンド分子として電気的に現れうる。
[0008] Diamond thin films are provided by well known methods. The diamond thin film includes CVD diamond or non-crystalline diamond having sp2 and sp3 orbitals. Diamond films can appear electrically as diamond molecules on conductive substrates.

【0009】前述では、後に続く本発明の詳細の理解が
容易になるよう。この本発明の特徴と技術的応用につい
て、むしろ一般的に述べてきた。さらなる本発明の特徴
と応用は,本発明の請求項で述べることとする。
In the foregoing, it will be easier to understand the details of the invention that follows. The features and technical applications of the present invention have been described rather generally. Further features and applications of the invention are set forth in the claims of the invention.

【0010】[0010]

【発明の実施形態】ここでは、この本発明の大まかな理
解を得るため、材料や次元などの多数の詳細を述べる。
しかし、この本発明の技術は、このような詳細の無い状
態で得られたことは明らかになるであろう。そうでなけ
れば、この本発明を不必要に細かく、不明瞭にしないた
め、よく知られた回路をブロックダイアグラムのかたち
にしている。詳細は、この本発明の全体の理解を得るた
めには必要ではなく、またそれは、関連技術の個人の技
量によるものであるので、多くの部分では、時間考査に
関する詳細などはかなり省略されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to gain a general understanding of the present invention, numerous details, such as materials and dimensions, are set forth herein.
However, it will be apparent that the technique of the present invention has been obtained without such details. Otherwise, well-known circuits are implemented in block diagram form in order not to obscure the present invention in unnecessary detail. The details are not necessary to gain an overall understanding of the invention, and since it depends on the individual's skill in the relevant arts, in many respects details such as time considerations have been largely omitted. .

【0011】部品を描いた図は、スケールを示す必要は
なく、似た部品は、数々の着眼を通して参照に示されて
いる。
The drawings depicting parts do not need to show a scale, and similar parts are shown by reference through a number of perspectives.

【0012】図1について。基板に伝導層を堆積するよ
く知られた方法、スプッタリング、化学的気相成長法
(CVD)、蒸着等を用いて堆積された伝導層(金属な
ど)101をもつ基板100が描かれている。基板は、
ガラスやセラミックス(フォステライトやアルミナ)や
他の絶縁体素材からなっている。伝導層101は、T
i、TiW、Cr、Mo、Wやこれらの多層構成、また
は他の種類の伝導性薄膜から形成されている。
Referring to FIG. A substrate 100 having a conductive layer (eg, metal) 101 deposited using well known methods for depositing a conductive layer on a substrate, sputtering, chemical vapor deposition (CVD), evaporation, etc., is depicted. The substrate is
It is made of glass and ceramics (fostellite and alumina) and other insulator materials. The conductive layer 101 is made of T
i, TiW, Cr, Mo, W, or a multilayer structure of these, or other types of conductive thin films.

【0013】図2について。ダイヤモンドの連続薄膜2
01が、何らかのよく知られる方法により基板上に固定
された、シャドーマスク202を通して、伝導層101
上に堆積されている。ダイヤモンド薄膜201は、ナノ
結晶、マイクロ結晶素材を含み、sp2とsp3軌道を
含んでいる。ダイヤモンド薄膜に関した更なる情報は、
ここに、参照としてまとめた、アメリカ合衆国特許番号
5,548,185、またアメリカ合衆国特許番号08
/485,954を参照されたい。
Referring to FIG. Continuous diamond thin film 2
01 is applied to the conductive layer 101 through a shadow mask 202 fixed on the substrate in some well-known manner.
Has been deposited on top. The diamond thin film 201 includes nanocrystal and microcrystal materials, and includes sp2 and sp3 orbitals. For more information on diamond films,
No. 5,548,185, and also US Pat. No. 08, incorporated herein by reference.
/ 485,954.

【0014】図4について。ここには、伝導層101の
ために列挙したような伝導性物質(金属など)を形成す
るグリッド401が描かれている。よく知られた技術を
用いて、不伝導物質402ガグリッド401の交差する
部分に堆積されている。不伝導性で絶縁性な物質は、S
iOx、SiNy、酸素と窒素を含むシリコン、または
酸化金属から形成されている。シャドーマスクは、この
ような堆積過程で用いられる。
Referring to FIG. Here, a grid 401 that forms a conductive material (such as a metal) as listed for the conductive layer 101 is depicted. The non-conductive material 402 is deposited at the intersection of the gagrid 401 using well known techniques. The non-conductive and insulating material is S
iOx, SiNy, silicon containing oxygen and nitrogen, or metal oxide. Shadow masks are used in such deposition processes.

【0015】図5について。ここには、グリッド401
がどのように柱501によって支えられているかが示さ
れているとともに、交差する陰極部分とグリッドの製造
が描かれている。柱501は、セラミックやガラスから
なり,機械的に伝導層101に粘着されている。同様
に、グリッド401は機械的に柱501に粘着されてい
る。図3は、柱501と基板100と陰極(ダイヤモン
ド)層201の可能な配置を描いている。
Referring to FIG. Here, grid 401
Are shown supported by columns 501, and the production of intersecting cathode sections and grids is depicted. The pillar 501 is made of ceramic or glass, and is mechanically adhered to the conductive layer 101. Similarly, grid 401 is mechanically adhered to pillar 501. FIG. 3 depicts a possible arrangement of the pillar 501, the substrate 100 and the cathode (diamond) layer 201.

【0016】図6について。ここには、この本発明と一
致した配置で交差したランプが描かれている。図6の中
では、陽極600は図5に描かれた構造に結合してい
る。
Referring to FIG. Here, crossed lamps are depicted in an arrangement consistent with the present invention. 6, the anode 600 is bonded to the structure depicted in FIG.

【0017】陽極600は、よく知られた陽極構造の一
つによって形成されている。例えば、陽極600は上部
に絶縁物質603を堆積されたガラス基板602を含ん
でいる。そして、酸化インディウムティン(ITO)層
604は、不伝導層603に堆積されている。燐光体6
05は、そのサイズをダイヤモンド層201に対応させ
るためシャドーマスク(描かれてはいない)を用いて、
ITO層604上に堆積されている。5KVいじょうの
電圧が加えられるときには、任意的に500オングスト
ロームのアルミニウム層606が燐光体層605を覆う
ため、用いられる。
The anode 600 is formed by one of the well-known anode structures. For example, the anode 600 includes a glass substrate 602 on which an insulating material 603 is deposited. Then, an indium tin oxide (ITO) layer 604 is deposited on the non-conductive layer 603. Phosphor 6
05 uses a shadow mask (not shown) to match its size to the diamond layer 201,
It is deposited on the ITO layer 604. When a voltage of 5 KV is applied, an optional 500 Å aluminum layer 606 is used to cover the phosphor layer 605.

【0018】絶縁体層603は、絶縁体402で上に列
挙された絶縁体の一つからなっている。ITOは、5−
20オーム/センチメートルのシート抵抗を持ってい
る。
Insulator layer 603 comprises one of the insulators listed above for insulator 402. ITO is 5-
It has a sheet resistance of 20 ohms / cm.

【0019】陽極600のグリッド401からの隔離
は、柱501と同じくセラミックやガラスからなる柱6
01によってなされている。
The anode 600 is separated from the grid 401 by the same column as that of the column 501 made of ceramic or glass.
01.

【0020】図6のランプは、基底電位を加えることに
よって、また電圧源610やグリッド401を用いた直
流、交流、そしてパルス電圧信号を加えることによるダ
イヤモンド層201からの電子引き出しにより、活性化
される。電子はダイヤモンド層201から引き出され、
燐光体層605に向かってグリッド401のホールを通
過し、加速する。直流定電圧はITO604とグラウン
ド、または陰極との間に加えられる。
The lamp of FIG. 6 is activated by applying a ground potential and by drawing electrons from the diamond layer 201 by applying a DC, AC, and pulsed voltage signal using the voltage source 610 and the grid 401. You. Electrons are extracted from the diamond layer 201,
It passes through the holes of the grid 401 toward the phosphor layer 605 and accelerates. A DC constant voltage is applied between ITO 604 and ground or a cathode.

【0021】グリッド401の開口部の次元がグリッド
401と陰極層201との間の距離と同じオーダーのス
ケールである場で、最適条件の電子放出がなされること
が、シュミレーションにより示されている。多数のグリ
ッド技術が、パーフォレーションシリコン、パーフォレ
ーション金属泊またグリッドの開口部が1から1000
ミクロンの伝導性物質に用いられている。
Simulations show that electron emission under optimum conditions is performed in a case where the dimension of the opening of the grid 401 is on the same order of magnitude as the distance between the grid 401 and the cathode layer 201. A number of grid technologies are available, including perforated silicon, perforated metal, and grid openings from 1 to 1000
Used for micron conductive materials.

【0022】陰極電圧(V)に対する陽極電圧は、5−
50キロボルト程度の信号を生じる。
The anode voltage with respect to the cathode voltage (V) is 5
This produces a signal on the order of 50 kilovolts.

【0023】図6に示されているような非常に明るいラ
ンプは、グリッド401により電子光学は陰極層201
から放出される電子線を拡大させるため、放射の場の密
度が低いときに得られる。これは、陽極600の均一な
照明となって現れる。
A very bright lamp such as that shown in FIG.
It is obtained when the density of the radiation field is low, in order to enlarge the electron beam emitted from. This appears as uniform illumination of the anode 600.

【0024】図7について。ここには、代替え的な陽極
の具体化が描かれている。このような代替え的陽極具体
化物は、上の参考文献にあげたアメリカ合衆国特許番号
08/699,119に表されているように、液晶(L
CD)の中に利用されている。陰極層201(描かれて
はいない)からの電子は、燐光体層700に衝突し黒い
マトリックスコーティング710の間に堆積された赤色
燐光体711と緑色燐光体712を励起する。これらの
赤色、緑色そして青色(描かれてはいない)燐光体は、
それぞれに対応したフォトンを、対応した液晶サブ−ピ
クセル701−703に向かって放射する。それについ
ては,ここではさらに細かくは述べないが、参考文献、
アメリカ合衆国特許申請番号08/699,119の中
で述べられている。
Referring to FIG. Here, an alternative anode embodiment is depicted. Such alternative anodic embodiments are described in US Pat. No. 08 / 699,119, cited above.
CD). Electrons from the cathode layer 201 (not depicted) strike the phosphor layer 700 and excite red and green phosphors 711 and 712 deposited between the black matrix coatings 710. These red, green and blue (not pictured) phosphors
The corresponding photons are emitted toward the corresponding liquid crystal sub-pixels 701-703. I won't go into further detail here, but in the references,
No. 08 / 699,119.

【0025】図8について。ここには、この本発明のフ
ィールドエミッションランプに利用されている、さらな
る代替え的陽極の具体化物が描かれている。図は、陽極
アッセンブリーの部分、燐光体82により生じるフォト
ンに照らされた一つのサブ−ピクセル81を表してい
る。燐光体82から放射された光(フォトン)はITO
83や基板84を通過してすべての方向に分散するた
め、レンズ86と87の焦点は別個に、またはサブ−ピ
クセル81への放射光を集中させるために合わせて利用
される。燐光体82は、黒いマトリックス部分88と8
9の間に堆積されている。
Referring to FIG. Here, a further alternative anode embodiment is depicted which is utilized in the field emission lamp of the present invention. The figure shows a portion of the anode assembly, one sub-pixel 81 illuminated by photons generated by a phosphor 82. The light (photons) emitted from the phosphor 82 is ITO
The focal points of lenses 86 and 87 may be used separately or in combination to concentrate the radiation to sub-pixel 81, for dispersion in all directions through 83 or substrate 84. The phosphor 82 has black matrix portions 88 and 8
9 is deposited.

【0026】図10について。ここには、平面ディスプ
レイ、ビルボード、また他のタイプのマトリックスディ
スプレイの中のこの本発明に一致して配置されているラ
ンプの使用法のダイアグラム図が描かれている。それぞ
れのランプ1001−1006は、図6に描かれた陽
極、陰極、グリッドを持ったランプと一致した配置がな
されている。図10では、陽極はA、陰極はC、そして
グリッドはGと示されている。
Referring to FIG. It depicts a diagram of the use of a lamp arranged in accordance with this invention in a flat display, billboard, or other type of matrix display. Each of the lamps 1001-1006 is arranged in accordance with the lamp having the anode, the cathode, and the grid illustrated in FIG. In FIG. 10, the anode is shown as A, the cathode as C, and the grid as G.

【0027】それぞれの陽極は、10キロボルト電圧源
につながる一方、ランプ1001−1004のグリッド
はドライバー1011により、ランプ1002と100
5のグリッドはドライバー1007により、ランプ10
03と1006のグリッドはドライバー1008によ
り、また、ランプ1001−1003の陰極はドライバ
ー1009により、ランプ1004−1006はドライ
バー1010により、それぞれつながっている。ランプ
1001などの特定のランプを活性化するためには、対
応する負のパルスがドライバー1009からランプ10
01の陰極へ送られる一方で、ドライバー1011から
ランプ1001のグリッドへ正のパルスが送られる。こ
れは、電子をランプ1001の陰極からその陽極へ放出
させる原因となる。図10の下部は、特定のランプから
ピクセルへ選択的に像を生じさせるためにこのようなパ
ルスをいかに調節するかを描いている。
Each anode is connected to a 10 kilovolt voltage source, while the grid of lamps 1001-1004 is controlled by driver 1011 by lamps 1002 and 1004.
The grid of No. 5 is the lamp 10 by the driver 1007.
The grids 03 and 1006 are connected by a driver 1008, the cathodes of the lamps 1001 to 1003 are connected by a driver 1009, and the lamps 1004 to 1006 are connected by a driver 1010. To activate a particular lamp, such as lamp 1001, a corresponding negative pulse is applied from driver 1009 to lamp 1010.
01, while a positive pulse is sent from driver 1011 to the grid of lamp 1001. This causes electrons to be emitted from the cathode of the lamp 1001 to its anode. The lower part of FIG. 10 illustrates how such pulses are adjusted to selectively create an image from a particular lamp to a pixel.

【0028】この本発明の実用のための代表的ハードウ
ェア環境は、旧式マイクロプロセッサーや多数の他のシ
ステムバス912を通した連結ユニットのようなセント
ラルプロセッシングユニット(CPU)910を持つ付
属特許に一致した、データプロセッシングシステム91
3の典型的ハードウェア配置を描いた図9に示されてい
る。システム913はディスクユニット920やバス9
12へのテープドライブ940、キーボード924へ接
続するためのユーザーインターフェイスアダプター92
2、マウス926、そして、またはバス912へのタッ
チスクリーンディバイス(描かれてはいない)、システ
ム913をデータプロセッシングネットワークへ接続す
るためのコミュニケーションアダプター934、そして
バス912をディスプレイディバイス938へ接続する
ためのディスプレイアダプター936などの他のユーザ
ーインターフェースディバイスといった、周囲のディバ
イスに接続するためのランダムアクセスメモリー(RA
M)914、リードオンリーメモリー(ROM)91
6、そしてインプット/アウトプットアダプター(I/
O)918を含んでいる。
A representative hardware environment for the practice of this invention is consistent with the accompanying patents having a central processing unit (CPU) 910, such as an older microprocessor and a number of interconnected units through a system bus 912. Data processing system 91
FIG. 9 depicting three exemplary hardware arrangements. The system 913 includes a disk unit 920 and a bus 9
Interface 940 for connecting a tape drive 940 to the keyboard 12 and a keyboard 924
2, a mouse 926 and / or a touch screen device (not shown) to the bus 912, a communication adapter 934 for connecting the system 913 to a data processing network, and a connection adapter for connecting the bus 912 to a display device 938. Random access memory (RA) to connect to surrounding devices, such as other user interface devices such as display adapter 936
M) 914, read only memory (ROM) 91
6, and input / output adapter (I /
O) 918.

【0029】ディスプレイ938は、像を表すために、
図6に示されているようなランプのディスプレイを具体
化している。ディスプレイ938は平面ディスプレイか
ビルボードディスプレイである。図9に描かれたデータ
プロセッシングシステムはマトリックスディスプレイパ
ネルの製造方法と構造を表した図11−22に関してこ
こで述べられているディスプレイ技術を利用している。
A display 938 displays the image,
7 embodies a display of a lamp as shown in FIG. Display 938 is a flat panel display or a billboard display. The data processing system depicted in FIG. 9 utilizes the display technology described herein with respect to FIGS. 11-22, which illustrate a method and structure for manufacturing a matrix display panel.

【0030】図11について。ここには、上部に伝導性
薄膜(金属など)1102をこのような金属薄膜を堆積
するスパッタリング、堆積などのよく知られた技術を用
いて堆積した基板1101が描かれている。セラミック
やガラスからなる基板は、金属薄膜の厚さが0.5−
1.5ミクロンである一方、厚さが1−5ミリメーター
になっている。
Referring to FIG. Shown here is a substrate 1101 on which a conductive thin film (eg, metal) 1102 has been deposited using well-known techniques such as sputtering and deposition to deposit such a metal thin film. A substrate made of ceramic or glass has a metal thin film thickness of 0.5-
1.5 microns, while being 1-5 millimeters thick.

【0031】図12について。フォトレジスト1201
は、金属薄膜1102の上にスピンコートされている。
後の図13で、マスク(描かれてはいない)はフォトレ
ジスト1102を平行ストライプにパターン化するため
に用いられている。図14では,型どられたストライプ
の間の金属層1102の部分にエッチングするため、エ
ッチング過程が利用されている。図15では、フォトレ
ジストは除かれ、金属ストライプ1102が残されてい
る。それぞれの金属ストライプの間の幅は約100ミク
ロン、距離は10−20ミクロンとなっている。
Referring to FIG. Photoresist 1201
Is spin-coated on the metal thin film 1102.
In FIG. 13 below, a mask (not shown) has been used to pattern the photoresist 1102 into parallel stripes. In FIG. 14, an etching process is used to etch portions of the metal layer 1102 between the shaped stripes. In FIG. 15, the photoresist has been removed, leaving the metal stripe 1102. The width between each metal stripe is about 100 microns and the distance is 10-20 microns.

【0032】図16には陰極ストライプ1102上への
選択的ダイヤモンド粒子の核形成の過程が描かれてい
る。基板1101を形成する陰極と金属ストライプ11
02は、Al(NO3)3、Mg(NO3)2、La
(NO3)3などの電解塩を含んだ有機アルコール溶媒
(イソプロピルアルコール、メタノールなど)1602
で満たされた水槽1601の中に設置されている。陽極
1603は、ニッケル、ステンレス鋼またはプラチナで
ある、ナノサイズのダイモンド粒子(粉末)のは、溶媒
1602に混ぜられている。陰極上に電源1605を用
いて負の電圧を加え、電圧計1604で観測することに
より、ダイヤモンド粒子は電着的に金属ストライプ11
02上に堆積され、それにより、選択的にダイヤモンド
結晶成長がなされる。
FIG. 16 illustrates the process of selective diamond grain nucleation on the cathode stripe 1102. Cathode and metal stripe 11 forming substrate 1101
02 is Al (NO3) 3, Mg (NO3) 2, La
Organic alcohol solvent (such as isopropyl alcohol and methanol) 1602 containing an electrolytic salt such as (NO3) 3
Installed in a water tank 1601 filled with. The anode 1603 is made of nickel, stainless steel or platinum. Nano-sized diamond particles (powder) are mixed in a solvent 1602. By applying a negative voltage on the cathode using a power supply 1605 and observing with a voltmeter 1604, the diamond particles are
02, thereby selectively growing diamond crystals.

【0033】この過程の結果は、金属ストライプ110
2に堆積したナノサイズダイヤモンド粒子1702を描
いた図17に表されている。
The result of this process is that the metal stripe 110
FIG. 17 depicts the nano-sized diamond particles 1702 deposited in FIG.

【0034】次に、図17に描かれた陰極アッセンブリ
ーは。既知の技術過程を用いたダイヤモンドの化学的気
相成長法(CVD)のための真空チェンバーへ接続され
ている。ダイヤモンド核形成の過程は基本的に、連続的
ダイヤモンド層1801を形成するダイヤモンド粒子1
701上に起こる(図18)。この過程の結果は、破線
の円1802で示された領域は金属ストライプ1102
上のダイヤモンド層部分と比較して、かなり高い抵抗値
を持っていることに現れている。これは、金属ストライ
プ1102間の連絡を効果的に減少させる,または制限
する。
Next, the cathode assembly illustrated in FIG. It is connected to a vacuum chamber for chemical vapor deposition (CVD) of diamond using known techniques. The process of diamond nucleation is basically performed by forming the diamond particles 1 forming the continuous diamond layer 1801.
701 (FIG. 18). The result of this process is that the area indicated by the dashed circle 1802 is the metal stripe 1102
This is due to the fact that it has a much higher resistance than the diamond layer above. This effectively reduces or limits the communication between the metal stripes 1102.

【0035】図20について。ここには、典型的な半導
体製造過程を用いた陰極から独立に製造されたグリッド
2000が描かれている。はじめに、既知の方法を用い
てパーフォレーションされたシリコン基板2003が、
酸化物またはある他のタイプの不伝導体2002上に既
知の技術を用いて堆積されている。それから伝導層20
01が層2002上に堆積されている。さらにシリコン
層2003の下には他の不伝導物質2004が堆積され
ている。一般的に、パーフォレーション2005の幅
は、ほぼこのようなパーフォレーションの高さと等しく
なっている。
Referring to FIG. Shown here is a grid 2000 manufactured independently from a cathode using a typical semiconductor manufacturing process. First, a silicon substrate 2003 perforated using a known method is
It has been deposited using known techniques on oxide or some other type of non-conductor 2002. Then the conductive layer 20
01 has been deposited on layer 2002. Further, another non-conductive material 2004 is deposited under the silicon layer 2003. Generally, the width of perforations 2005 is approximately equal to the height of such perforations.

【0036】図22について。ここには、上で述べた陽
極が機械的にグリッド2000と図18についてで述べ
た陰極につながれたマトリックスディスプレイ2201
が描かれている。高さのパラメーターhは、0からグリ
ッド2000がダイヤモンド層1801の上部に横たわ
るのを望まれるか否かに依存したある正の数字までのど
こかである。ディスプレイ2201は図6についてで述
べた物とにた方法で製造される。
Referring to FIG. Here, a matrix display 2201 in which the anode described above is mechanically connected to the grid 2000 and the cathode described in FIG.
Is drawn. The height parameter h is anywhere from 0 to some positive number depending on whether the grid 2000 is desired to lie on top of the diamond layer 1801. Display 2201 is manufactured in a manner similar to that described with respect to FIG.

【0037】グリッド2000は、層2101と210
2が加えられたこと以外では基本的に同じであるグリッ
ド2100と置き換えられる(図21)。層2101は
層2102が不伝導体からなるのに対し、さらなる金属
層からなる。陰極と図22の陽極に接続されたグリッド
2100は、ディスプレイ2201の四極構造となって
いる。
Grid 2000 comprises layers 2101 and 210
The grid 2100 is basically the same except that 2 has been added (FIG. 21). Layer 2101 comprises a further metal layer, whereas layer 2102 comprises a non-conductive material. The grid 2100 connected to the cathode and the anode in FIG. 22 has the quadrupole structure of the display 2201.

【0038】この本発明とその利点について詳細に述べ
てきたが付加した請求項で示した本発明の精神と見通し
から離れることなく置き換えや代替えなど様々な変更が
なされることは、容易に考えられる。
Although the present invention and its advantages have been described in detail, various changes, such as substitutions and substitutions, can be easily made without departing from the spirit and scope of the present invention as set forth in the appended claims. .

【図面の簡単な説明】[Brief description of the drawings]

本発明とその利点のさらなる完全な理解のために,対応
する図とともに以下の説明を参照されたい.
For a more complete understanding of the invention and its advantages, reference is made to the following description in conjunction with the corresponding figures.

【図1】伝導層でコーティングされた基板FIG. 1. Substrate coated with conductive layer

【図2】伝導層上へのダイヤモンド層の堆積FIG. 2 Deposition of a diamond layer on a conductive layer

【図3】上から見た本発明に一致するランプの陰極構造FIG. 3 shows the cathode structure of a lamp according to the invention as seen from above

【図4】グリッドFIG. 4 Grid

【図5】本発明に一致するグリッドと陰極の組立FIG. 5 shows a grid and cathode assembly consistent with the present invention.

【図6】本発明に一致する配置のランプFIG. 6 shows a lamp arrangement according to the invention.

【図7】本発明に一致する代替え的陽極の具体化FIG. 7 illustrates an alternative anode embodiment consistent with the present invention.

【図8】本発明に一致する他の代替え的陽極の具体化FIG. 8 illustrates another alternative anode embodiment consistent with the present invention.

【図9】本発明に一致する配置のデータプロセッシング
システム
FIG. 9 shows a data processing system having an arrangement consistent with the present invention.

【図10】ランプを形成するマトリックスディスプレイFIG. 10 shows a matrix display forming a lamp.

【図11−15】基板上に陰極ストライプを作る過程FIG. 11-15: Process of forming a cathode stripe on a substrate

【図16】陰極ストライプ上への選択的ダイモンド粒子
堆積の電着的過程
FIG. 16: Electrodeposition process of selective diamond particle deposition on cathode stripe

【図17】図16の過程後のダイヤモンド粒子が堆積さ
れた陰極ストライプ
FIG. 17 shows a cathode stripe on which diamond particles have been deposited after the process of FIG.

【図18】陰極ストライプ上へのダイヤモンド薄膜と図
17のダイヤモンド粒子の堆積
FIG. 18 shows the deposition of a diamond thin film and the diamond particles of FIG. 17 on a cathode stripe.

【図19】図22のディスプレイの中での特定のピクセ
ルへの接続
FIG. 19 is a connection to a particular pixel in the display of FIG. 22;

【図20】三極ディスプレイの中に利用されるグリッドFIG. 20: Grid used in a triode display

【図21】四極ディスプレイの中で利用されるグリッドFIG. 21: Grid used in quadrupole display

【図22】本発明に一致する三極ディスプレイFIG. 22 shows a tripolar display consistent with the present invention.

【図23】グリッド構造を通るパーフォレーションFIG. 23: Perforations through a grid structure

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01J 29/04 H01J 29/04 31/12 31/12 C 63/06 63/06 (72)発明者 クリスト ボズコフ アメリカ合衆国 オレゴン州 ヒルズボロ 市 ノースウェスト 185番通り 2375− 401 (72)発明者 リチャード フィンク アメリカ合衆国 テキサス州 オースティ ン市 ホークスヘッド 3909 (72)発明者 ナリン クマール アメリカ合衆国 テキサス州 オースティ ン市 バッキンガムロード 11812 (72)発明者 アレクセイ ティクホンスキー アメリカ合衆国 テキサス州 オースティ ン市 メルローズコーブ 6205−D (72)発明者 ツヴィ ヤニヴ アメリカ合衆国 テキサス州 オースティ ン市 ロングコート 5810──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01J 29/04 H01J 29/04 31/12 31/12 C 63/06 63/06 (72) Inventor Christo Bozkov Hillsboro, Oregon United States of America City Northwest 185th Street 2375-401 (72) Inventor Richard Fink United States Hawkshead, Austin, Texas 3909 (72) Inventor Narin Kumar United States Buckingham Road, Austin, Texas 11812 (72) Inventor Alexei Tikhonsky United States Melrose Cove 6205-D, Austin, Texas (72) Inventor Zvi Yaniv United States Long Court, Austin, Texas 5810

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 以下の物から構成されるフィールドエミ
ッションディバイス;陽極アッセンブリーと陰極アッセ
ンブリー;ここで陰極アッセンブリーは,以下の物から
形成される; 基板 基板上に堆積された複数の電気伝導ストライプ 複数の電気伝導ストライプ上と複数の電気伝導ストライ
プの間にむき出しになる基板の部分上に堆積されるダイ
ヤモンンドの連続層。
1. A field emission device comprising: an anode assembly and a cathode assembly; wherein the cathode assembly is formed from: a plurality of electrically conductive stripes deposited on the substrate; A continuous layer of diamond deposited on portions of the substrate that are exposed on the conductive stripes and between the plurality of conductive stripes.
【請求項2】 さらに次からなるグリッドアッセンブリ
ーを含む、請求項1で挙げたフィールドエミッションデ
ィバイス; パーフォレーションを持つシリコン基板 シリコン基板上に堆積された第一絶縁層 その第一絶縁層に堆積された第一伝導層、ここで、第一
絶縁層と第一伝導層は、シリコン基板のパーフォレーシ
ョンと一致したパーフォレーションを持つ。
2. The field emission device according to claim 1, further comprising a grid assembly comprising: a silicon substrate having a perforation; a first insulating layer deposited on the silicon substrate; and a second insulating layer deposited on the first insulating layer. One conductive layer, where the first insulating layer and the first conductive layer, have a perforation that matches the perforation of the silicon substrate.
【請求項3】 シリコン基板の下部に堆積された第2絶
縁層が,シリコン基板のパーフォレーションと一致した
パーフォレーションを持つグリッドアッセンブリーから
なる、請求項2で挙げたフィールドエミッションディバ
イス。
3. The field emission device according to claim 2, wherein the second insulating layer deposited under the silicon substrate comprises a grid assembly having a perforation that matches the perforation of the silicon substrate.
【請求項4】 それぞれのパーフォレーションの幅がほ
ぼパーフォレーションの高さの合計となるような、請求
項3で挙げたフィールドエミッションディバイス。
4. A field emission device as claimed in claim 3, wherein the width of each perforation is approximately the sum of the heights of the perforations.
【請求項5】 第二絶縁層上に堆積された第二伝導層を
含むような請求項3で挙げたフィールドエミッションデ
ィバイス。
5. The field emission device of claim 3, including a second conductive layer deposited on the second insulating layer.
【請求項6】 基板上に堆積された電気伝導ストライプ
の位置に対応したグリッドのパーフォレーションを持つ
ような、請求項2で挙げたフィールドエミッションディ
バイス。
6. The field emission device as claimed in claim 2, wherein the field emission device has a perforation of a grid corresponding to the positions of the electrically conductive stripes deposited on the substrate.
【請求項7】 以下の物からなる複数のフィールドエミ
ッションランプから構成されるディスプレイ; 陽極アッセンブリー 以下の物からなる陰極アッセンブリー 基板 基板上に堆積された電気伝導層 電気伝導層上に堆積されたダイヤモンド層 それぞれの複数のフィールドエミッションランプに個々
に接続する回路。
7. A display comprising a plurality of field emission lamps comprising: an anode assembly comprising: a cathode assembly comprising: an electrically conductive layer deposited on a substrate; a diamond layer deposited on an electrically conductive layer. A circuit that is individually connected to each of the multiple field emission lamps.
【請求項8】 さらに以下の物からなるグリッドアッセ
ンブリーを含む、請求項7で挙げたディスプレイ; パーフォレーションしたシリコン基板 基板上に堆積された第一の絶縁層 第一絶縁層上に堆積された第一伝導層、ここで第一絶と
第一一伝導層はシリコン基板 のパーフォレーションと
一致したパーフォレーションを持つ。
8. The display of claim 7, further comprising a grid assembly comprising: a perforated silicon substrate; a first insulating layer deposited on the substrate; a first insulating layer deposited on the first insulating layer. The conductive layer, where the first and first conductive layers have a perforation that matches the perforation of the silicon substrate.
【請求項9】 シリコン基板のパーフォレーションと一
致したパーフォレーションを持つ、シリコン基板の下部
に堆積された第二絶縁層からなるなるグリッドアッセン
ブリーを含む、請求項8で挙げたディスププレイ。
9. The display as recited in claim 8, including a grid assembly comprising a second insulating layer deposited on a lower portion of the silicon substrate having a perforation consistent with the perforation of the silicon substrate.
【請求項10】 それぞれのグリッドのパーフォレーシ
ョンの幅が、ほぼパーフォレーションの高さの合計とな
るような、請求項9で挙げたディスプレイ。
10. The display as claimed in claim 9, wherein the perforation width of each grid is approximately the sum of the perforation heights.
【請求項11】 さらに第二絶縁層上に堆積した第二伝
導層を含むような請求項9で挙げたディスプレイ。
11. The display according to claim 9, further comprising a second conductive layer deposited on the second insulating layer.
【請求項12】以下の物から形成されているデータプロ
セッシングシステム; プロセッサー インプットディバイス メモリーディバイス ディスプレイ インプットディバイス、メモリーディバイス、ディバイ
ス 陽極アッセンブリー 以下の物からなる陰極アッセンブリー 基板 基板上に堆積された電気伝導層 電気伝導層上に堆積されたダイヤモンド層。
12. A data processing system comprising: a processor; an input device; a memory device; a display; an input device; a memory device; a device; an anode assembly; a cathode assembly comprising: a substrate; an electrically conductive layer deposited on the substrate; Diamond layer deposited on conductive layer.
【請求項13】 さらに以下の物からなるグリッドアッ
センブリーを含む、請求項12で挙げたシステム; パーフォレーションしたシリコン基板 シリコン基板上に堆積した第一絶縁層 第一絶縁層上に堆積した第一伝導層、個々で第一絶縁層
と第一伝導層はシリコン基板のパーフォレーションと一
致したパーフォレーションを持つ。
13. The system of claim 12, further comprising a grid assembly comprising: a perforated silicon substrate; a first insulating layer deposited on a silicon substrate; a first conductive layer deposited on a first insulating layer. The first insulating layer and the first conductive layer individually have a perforation that matches the perforation of the silicon substrate.
【請求項14】 シリコン基板の下部に堆積した、シリ
コン基板のパーフォレーションと一致したパーフォレー
ションを持つ第二絶縁層からなるグリッドアッセンブリ
ーを含む、請求項13で挙げたシステム。
14. The system as recited in claim 13, further comprising a grid assembly comprising a second insulating layer deposited below the silicon substrate and having a perforation that matches the perforation of the silicon substrate.
【請求項15】 それぞれのグリッドのパーフォレーシ
ョンの幅がほぼパーフォレーションの高さの合計となる
ような、請求項14で挙げたシステム。
15. The system of claim 14, wherein the perforation width of each grid is approximately the sum of the perforation heights.
【請求項16】 さらに第二絶縁層上に堆積した第二伝
導層からなる、請求項14で挙げたシステム。
16. The system of claim 14, further comprising a second conductive layer deposited on the second insulating layer.
【請求項17】 ディスプレイはLCDであり、陽極ア
ッセンブリー、グリッドアッセンブリー、陰極アッセン
ブリーはLCDのためのバックライトとして働くよう
な,請求項13で挙げたシステム。
17. The system as recited in claim 13, wherein the display is an LCD and the anode assembly, grid assembly, and cathode assembly serve as a backlight for the LCD.
【請求項18】 個々が駆動可能な複数のフィールドエ
ミッションランプから形成されるディスプレイを含む、
陽極アッセンブリー、グリッドアッセンブリー、フィー
ルドエミッションランプとして働く陰極アッセンブリー
からなる、請求項13で挙げたシステム。本申請は、1
996年11月1日に提出されたアメリカ合衆国仮設特
許申請番号No.60/029,922の継続部分であ
る.
18. A display, comprising: a display formed from a plurality of individually operable field emission lamps.
14. The system as recited in claim 13, comprising an anode assembly, a grid assembly, and a cathode assembly serving as a field emission lamp. This application is 1
United States provisional patent application no. 60/029, 922.
JP27926198A 1997-08-26 1998-08-26 Display Pending JPH11176317A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/922,842 US5973452A (en) 1996-11-01 1997-08-26 Display
US08/922,842 1997-08-26

Publications (1)

Publication Number Publication Date
JPH11176317A true JPH11176317A (en) 1999-07-02

Family

ID=25447642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27926198A Pending JPH11176317A (en) 1997-08-26 1998-08-26 Display

Country Status (1)

Country Link
JP (1) JPH11176317A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031755A1 (en) * 2007-09-07 2009-03-12 Electronics And Telecommunications Research Institute The field emission device
KR100918044B1 (en) 2003-05-06 2009-09-22 삼성에스디아이 주식회사 Field emission display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918044B1 (en) 2003-05-06 2009-09-22 삼성에스디아이 주식회사 Field emission display device
WO2009031755A1 (en) * 2007-09-07 2009-03-12 Electronics And Telecommunications Research Institute The field emission device

Similar Documents

Publication Publication Date Title
US5556316A (en) Clustered field emission microtips adjacent stripe conductors
US6064148A (en) Field emission device
US5507676A (en) Cluster arrangement of field emission microtips on ballast layer
US7382090B2 (en) Field emission device and field emission display using the same
US5763997A (en) Field emission display device
US20010015318A1 (en) Black matrix material and methods related thereto
US6803708B2 (en) Barrier metal layer for a carbon nanotube flat panel display
US5522751A (en) Cluster arrangement of field emission microtips
US6116975A (en) Field emission cathode manufacturing method
US6387600B1 (en) Protective layer during lithography and etch
US20060028111A1 (en) Field emission device and field emission display using the same
US5947783A (en) Method of forming a cathode assembly comprising a diamond layer
US5679043A (en) Method of making a field emitter
US5973452A (en) Display
US7070651B1 (en) Process for growing a carbon film
JPH11176317A (en) Display
US8013512B1 (en) Flat panel display incorporating a control frame
JPH11154457A (en) Card assembly
KR940011723B1 (en) Method of manufacturing fed
WO2007008816A2 (en) Flat panel display incorporating a control frame
JP2004265745A (en) Manufacturing method of display device
JP2003178670A (en) Method of manufacturing member pattern, method of manufacturing electron source, and method of manufacturing image display device