JPH1116826A - Method and device for alignment - Google Patents

Method and device for alignment

Info

Publication number
JPH1116826A
JPH1116826A JP9179142A JP17914297A JPH1116826A JP H1116826 A JPH1116826 A JP H1116826A JP 9179142 A JP9179142 A JP 9179142A JP 17914297 A JP17914297 A JP 17914297A JP H1116826 A JPH1116826 A JP H1116826A
Authority
JP
Japan
Prior art keywords
alignment
positions
predetermined
conversion parameter
objects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9179142A
Other languages
Japanese (ja)
Other versions
JP3571874B2 (en
Inventor
Shin Takakura
伸 高倉
Shigeyuki Uzawa
繁行 鵜澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17914297A priority Critical patent/JP3571874B2/en
Publication of JPH1116826A publication Critical patent/JPH1116826A/en
Application granted granted Critical
Publication of JP3571874B2 publication Critical patent/JP3571874B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a good alignment accuracy and a high through put at the same time. SOLUTION: Multiple aligned objects which are formed on multiple substrates according to a predetermined arrangement are to be aligned sequentially in a given reference position. The position of the objects S1, S2,... to be aligned on one substrate is measured sequentially, and as for the relationship between the measured position and a designed position, a parameter for conversion is determined so that the whole difference of the all measured positions may be minimum. Several objects S9, S21, S24 and S27 to be aligned are selected and a parameter for conversion is determined so that the error may be minimum when described with the specified parameter. The designed position of each aligned object is converted according to the relationship with the determined parameter, and the position of each aligned object is determined. The aligned objects are positioned sequentially.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、精密な位置合せ手
段を必要とする装置、例えば電子回路パターンを半導体
基板上に投影露光する縮小投影型露光装置などにおい
て、複数の対象物を順次正確に位置合せする方法および
装置ならびにこれらを使用することができるデバイス製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus which requires precise alignment means, for example, a reduction projection type exposure apparatus for projecting and exposing an electronic circuit pattern onto a semiconductor substrate, etc. The present invention relates to an alignment method and apparatus, and a device manufacturing method which can use them.

【0002】[0002]

【従来技術】DRAMに代表される半導体の集積度は近
年著しく高くなり、高集積化に伴って半導体素子上に形
成されるパターン寸法は、サブミクロンのオーダとなっ
ている。このような背景から半導体露光装置において
は、マスクとウエハの位置合せ精度を向上させるための
技術開発が盛んに行なわれている。半導体露光装置とし
ては縮小投影型の所謂ステッパが広く用いられている。
2. Description of the Related Art In recent years, the degree of integration of semiconductors represented by DRAMs has become remarkably high, and the pattern dimensions formed on semiconductor elements have been on the order of submicrons with the increase in integration. From such a background, in a semiconductor exposure apparatus, technical development for improving the alignment accuracy between a mask and a wafer has been actively performed. A so-called stepper of a reduced projection type is widely used as a semiconductor exposure apparatus.

【0003】図8(a)は縮小投影型の半導体露光装置
の一例を示す概略図である。同図に示すように、露光照
明系から照射された露光光束は、レチクルR上に形成さ
れた電子回路パターンを、投影光学系1を介して、2次
元に移動可能なステージ11上に載置されたウエハWに
投影し、露光する。図中のSは位置合せ用光学系であ
り、x方向の位置を検出するものである。また、これと
同様な不図示の位置合せ用光学系が搭載されており、こ
れによりy方向の位置を検出するようになっている。露
光に先立ち、レチクルRとウエハWの相対的な位置合せ
は次のような手順により行なう。
FIG. 8A is a schematic view showing an example of a reduction projection type semiconductor exposure apparatus. As shown in FIG. 1, an exposure light beam emitted from an exposure illumination system mounts an electronic circuit pattern formed on a reticle R on a stage 11 that can move two-dimensionally via a projection optical system 1. The wafer W is projected and exposed. S in the figure is a positioning optical system for detecting a position in the x direction. In addition, a similar positioning optical system (not shown) is mounted to detect the position in the y direction. Prior to exposure, relative positioning between the reticle R and the wafer W is performed according to the following procedure.

【0004】不図示のウエハ搬送装置により、ウエハW
がXYステージ11に載置されると、CPU9は図9で
示す1番目の計測ショットS1に形成されている位置合
せ用マークMlxが、位置合せ光学系Sの視野範囲内に
位置するよう、ステージ駆動装置10に対してコマンド
を送り、XYステージ11を駆動する。ここで、非露光
光を照射する位置合せ用照明装置2より照射された光束
は、ビームスプリッタ3、レチクルR、および投影光学
系1を介して、位置合せ用マークMlx(以降、ウエハ
マークともいう)を照明している。ウエハマークMlx
は、図8(b)に示すように、同一形状の矩形パターン
を一定ピッチλp で複数配置したものである。
The wafer W is moved by a wafer transfer device (not shown).
Is mounted on the XY stage 11, the CPU 9 moves the stage so that the alignment mark Mlx formed on the first measurement shot S1 shown in FIG. A command is sent to the driving device 10 to drive the XY stage 11. Here, the luminous flux emitted from the alignment illuminating device 2 that irradiates the non-exposure light passes through the beam splitter 3, the reticle R, and the projection optical system 1, and the alignment mark Mlx (hereinafter, also referred to as a wafer mark). Lighting). Wafer mark Mlx
As shown in FIG. 8 (b), it is obtained by arranging a plurality of rectangular patterns of the same shape with a fixed pitch lambda p.

【0005】ウエハマークMlxから反射した光束は、
再度投影光学系1およびレチクルRを介してビームスプ
リッタ3に到達し、ここで反射して結像光学系4を介し
て撮像装置5の撮像面上にウエハマークMlxの像WM
を形成する。撮像装置5においてマークM1xの像WM
は光電変換され、A/D変換装置6において、2次元の
ディジタル信号列に変換される。図8(a)の7は積算
装置であり、図8(b)に示すように、A/D変換装置
6によりディジタル信号化されたウエハマーク像WM′
に対して処理ウインドウWpを設定し、該ウインドウ内
において、図8(b)に示すY方向に移動平均処理を行
い、2次元画像信号を1次元のディジタル信号列S
(x)に変換する。
The light beam reflected from the wafer mark Mlx is
The beam WM reaches the beam splitter 3 again via the projection optical system 1 and the reticle R, is reflected there, and is reflected on the imaging surface of the imaging device 5 via the imaging optical system 4 to form an image WM of the wafer mark Mlx.
To form Image WM of mark M1x in imaging device 5
Are converted into a two-dimensional digital signal sequence by the A / D converter 6. 8A is an integrating device, and as shown in FIG. 8B, the wafer mark image WM 'converted into a digital signal by the A / D converter 6 is shown.
, A moving average process in the Y direction shown in FIG. 8B is performed in the window, and the two-dimensional image signal is converted into a one-dimensional digital signal sequence S.
(X).

【0006】図8中の8は位置検出装置であり、積算装
置7から出力された1次元のディジタル信号列S(x)
に対し、予め記憶しておいたテンプレートパターンを用
いてパターンマッチを行ない、最もテンプレートパター
ンとのマッチ度が高いS(x)のアドレス位置をCPU
9に対して出力する。この出力信号は、撮像装置5の撮
像面を基準としたマーク位置であるため、CPU9は、
予め不図示の方法により求められている撮像装置5とレ
チクルRとの相対的な位置から、ウエハマークMlxの
レチクルRに対する位置ax1を計算により求める。以上
で1番目の計測ショットS1のx方向の位置ずれ量が計
測されることになる。
[0008] Reference numeral 8 in FIG. 8 denotes a position detecting device, which is a one-dimensional digital signal sequence S (x) output from the integrating device 7.
, A pattern match is performed using a template pattern stored in advance, and the address position of S (x) having the highest degree of matching with the template pattern is determined by the CPU.
9 is output. Since this output signal is a mark position based on the imaging surface of the imaging device 5, the CPU 9
The position a x1 of the wafer mark Mlx with respect to the reticle R is obtained by calculation from the relative position of the image pickup device 5 and the reticle R obtained in advance by a method (not shown). As described above, the displacement amount in the x direction of the first measurement shot S1 is measured.

【0007】次にCPU9は、1番目の計測ショットS
1のy方向計測用マークM1yがy方向用位置合せ光学
系の視野範囲に入るよう、XYステージ11を駆動す
る。ここでx方向計測と同様な手順でy方向の位置ずれ
量ay1を計測する。以上で、S1での計測が終了したこ
とになる。
Next, the CPU 9 executes the first measurement shot S
The XY stage 11 is driven such that the y-direction measurement mark M1y falls within the field of view of the y-direction positioning optical system. Here, the displacement amount a y1 in the y direction is measured in the same procedure as in the x direction measurement. This completes the measurement in S1.

【0008】次にCPU9は、2番目の計測ショットS
2にXYステージ11を移動し、1番目と同様な手順で
x,y方向の位置ずれ量を計測する。以下同様に、予め
定められた計測ショット数n(図9ではn=4)分の計
測を行ない、各々の計測ショットでの位置ずれ計測値a
xi,ayi(i=1,2,…,n)を記憶する。
Next, the CPU 9 executes the second measurement shot S
The XY stage 11 is moved to 2 and the amount of displacement in the x and y directions is measured in the same procedure as the first. Similarly, measurement is performed for a predetermined number of measurement shots n (n = 4 in FIG. 9), and the positional deviation measurement value a for each measurement shot is calculated.
xi , a yi (i = 1, 2,..., n) are stored.

【0009】CPU9は、このようにして得られた各計
測ショットでの位置ずれ量から、次のようにしてウエハ
WのレチクルRに対する相対的な位置合せを行なう。
The CPU 9 performs relative positioning of the wafer W with respect to the reticle R on the basis of the positional deviation amount in each measurement shot obtained in this manner as follows.

【0010】CPU9は、各計測ショットでの設計上の
マーク位置di =[dxi,dyiTをウエハマーク計測
によって得られた実際のマーク位置ai =[axi
yiTに補正変換により重ね合わせようとしたとき、
補正の残差ei =[exi,eyiT を含んだ補正位置g
i =[gxi,gyiT =[axi+exi ,axi+exi
Tとdi の関係が
The CPU 9 determines the designed mark position d i = [d xi , d yi ] T at each measurement shot by the actual mark position a i = [a xi , obtained by wafer mark measurement.
a yi ] When trying to superimpose on T by correction conversion,
Correction position g including residual error e i = [e xi , e yi ] T of correction
i = [g xi , g yi ] T = [a xi + exi , axi + exi ]
The relationship between T and d i

【0011】[0011]

【数1】 で表されたとして、補正の残差ei の2乗和(Equation 1) And the sum of squares of the correction residual e i

【0012】[0012]

【数2】 が最小になるような変換パラメータA,Sを計算する。
次にCPU9は、AおよびSで定められた所定の変換パ
ラメータを元にXYステージを駆動し、計測されたマー
ク位置と設計上のマーク位置との誤差が最小になるよう
なステップ&リピートによる位置合せを行ないながら、
ウエハ上に形成された全てのショットの露光を行なって
いる。ここでAおよびSは、
(Equation 2) Are calculated so that is minimized.
Next, the CPU 9 drives the XY stage based on the predetermined conversion parameters defined by A and S, and performs the step-and-repeat position such that the error between the measured mark position and the designed mark position is minimized. While doing the alignment
All the shots formed on the wafer are exposed. Where A and S are

【0013】[0013]

【数3】 であり、αx ,αy は各々ウエハのx方向、y方向の伸
び、θx ,θy は各々ショット配列のx軸、y軸の回転
成分を表している。また、Sはウエハ全体としての並行
ずれを表している。この方法によれば、全ての露光ショ
ットで位置ずれ計測を行なわず、限られたサンプルショ
ットを使って位置合せを行なうため、装置のスループッ
トが向上するメリットがある。
(Equation 3) Where α x and α y indicate the elongation of the wafer in the x and y directions, respectively, and θ x and θ y indicate the x-axis and y-axis rotation components of the shot array, respectively. S represents a parallel shift of the entire wafer. According to this method, the positional shift is not measured for all the exposure shots, and the alignment is performed using a limited number of sample shots. Therefore, there is an advantage that the throughput of the apparatus is improved.

【0014】しかしながら、実際の半導体製造工程では
計測マークの変形等に由来するショットの計測誤差はロ
ット毎に様々である。そのため、あらかじめ固定された
サンプルショットを用いた場合、ショットの計測誤差の
大きいプロセスウエハの位置合せにおいてはサンプルシ
ョット数の不足による補正精度の低下が生じ、またロッ
トの計測誤差の小さいプロセスウエハの位置合せにおい
ては、必要な精度を満たす為のサンプルショット数に比
べ固定されたサンプルショット数が多すぎるためスルー
プットの低下を招くというような欠点がある。
However, in the actual semiconductor manufacturing process, the measurement error of the shot due to deformation of the measurement mark or the like varies from lot to lot. For this reason, when a sample shot fixed in advance is used, in the alignment of a process wafer having a large measurement error of the shot, the correction accuracy is reduced due to the shortage of the number of sample shots, and the position of the process wafer having a small measurement error of the lot is generated. In the matching, there is a disadvantage that the number of fixed sample shots is too large as compared with the number of sample shots for satisfying the required accuracy, thereby lowering the throughput.

【0015】[0015]

【発明が解決しようとする課題】本発明の課題は、処理
対象となる基板上に形成された複数の位置合せ対象物の
中から複数の計測対象物を選んでそれらの位置を計測す
ることにより基板全体の位置合せを行なう位置合せ方法
および装置ならびにデバイス製造方法において、基板の
各計測対象物の計測精度に応じて、高精度で装置のスル
ープットを低下させない位置合せが行なえるようにする
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to select a plurality of measurement objects from a plurality of alignment objects formed on a substrate to be processed and measure their positions. In an alignment method, an apparatus, and a device manufacturing method for performing alignment of an entire substrate, it is possible to perform high-accuracy alignment without lowering the throughput of the apparatus in accordance with the measurement accuracy of each measurement object on the substrate. is there.

【0016】[0016]

【課題を解決するための手段】この課題を解決するため
本発明の位置合せ方法は、複数の基板のそれぞれにあら
かじめ所定の配列に従って形成された複数の位置合せ対
象物(各ショット位置に形成されているパターン)を所
定の基準位置に順次位置合せする位置合せ方法であっ
て、1枚の基板上に形成されている各位置合せ対象物の
位置を順次計測する第1工程と、前記計測位置とそれら
の設計上の位置との関係を、所定の変換パラメータによ
り記述したときの各計測位置についての残差(ei )に
基づく全計測位置の総体的な誤差(残差ei の2乗和)
が最小になるように該変換パラメータ(B,Θ,S)を
決定する第2工程と、前記決定された変換パラメータと
それに対応する前記残差とに基づきかつ所定の論理に従
って、各位置合せ対象物の配列位置(ショット配列格子
における位置)のうちの幾つかを選択する第3工程と、
他の基板上に形成されている各位置合せ対象物のうち前
記選択された配列位置にあるもの(サンプルショット)
の位置を順次計測する第4工程と、これらの計測位置と
それらの設計上の位置との関係を、所定の変換パラメー
タにより記述したときの誤差が最小になるように該変換
パラメータ(B2 ,Θ2 ,S2 )を決定する第5工程
と、この決定された変換パラメータによる前記関係に従
って各位置合せ対象物の設計上の位置を変換して各位置
合せ対象物の位置を決定する第6工程と、この決定され
た各位置合せ対象物の位置を前記基準位置に順次位置す
るように前記他の基板を移動させる第7工程とを具備す
ることを特徴とする。
In order to solve this problem, an alignment method according to the present invention comprises a plurality of alignment objects (formed at each shot position) formed in advance on a plurality of substrates according to a predetermined arrangement. A first step of sequentially measuring the position of each alignment target formed on one substrate, and the measurement position and the relationship between the position on their design, the square of the overall error (residual e i in the total measurement position based on the residual (e i) for each measurement position when described by a predetermined transformation parameter sum)
A second step of determining the conversion parameters (B, Θ, S) such that is minimized, based on the determined conversion parameters and the residual corresponding thereto and according to a predetermined logic, A third step of selecting some of the object arrangement positions (positions in the shot arrangement lattice);
One of the alignment targets formed on another substrate at the selected arrangement position (sample shot)
And the relationship between these measured positions and their designed positions is described by a predetermined conversion parameter such that the conversion parameter (B 2 , Θ 2 , S 2 ), and a sixth step of converting the design position of each alignment object according to the relationship based on the determined conversion parameters to determine the position of each alignment object. And a seventh step of moving the other substrate so that the determined positions of the respective alignment objects are sequentially located at the reference position.

【0017】また、本発明のデバイス製造方法は、この
ような方法により、基板上の位置合せ対象物を順次位置
合せし、その対象物上に順次露光を行うことを特徴とす
る。
Further, the device manufacturing method of the present invention is characterized in that an object to be aligned on a substrate is sequentially aligned by such a method, and the object is sequentially exposed.

【0018】また、本発明の位置合せ方法は、複数の基
板のそれぞれにあらかじめ所定の配列に従って形成され
た複数の位置合せ対象物を所定の基準位置に順次位置合
せする位置合せ装置であって、1枚の基板上に形成され
ている各位置合せ対象物の位置を順次計測する第1の位
置計測手段(CPU9、位置合せ光学系S、ステージ駆
動装置10等)と、前記計測位置とそれらの設計上の位
置との関係を、所定の変換パラメータにより記述したと
きの各計測位置についての残差に基づく全計測位置の総
体的な誤差が最小になるように該変換パラメータを決定
する第1のパラメータ決定手段(CPU9)と、前記決
定された変換パラメータとそれに対応する前記残差とに
基づきかつ所定の論理に従って、各位置合せ対象物の配
列位置のうちの幾つかを選択する選択手段(CPU9)
と、他の基板上に形成されている各位置合せ対象物のう
ち前記選択された配列位置にあるものの位置を順次計測
する第2の位置計測手段(CPU9、位置合せ光学系
S、ステージ駆動装置10等)と、これらの計測位置と
それらの設計上の位置との関係を、所定の変換パラメー
タにより記述したときの誤差が最小になるように該変換
パラメータを決定する第2のパラメータ決定手段(CP
U9)と、この決定された変換パラメータによる前記関
係に従って各位置合せ対象物の設計上の位置を変換して
各位置合せ対象物の位置を決定する位置決定手段(CP
U9)と、この決定された各位置合せ対象物の位置を前
記基準位置に順次位置するように前記他の基板を移動さ
せる基板移動手段(CPU9、ステージ駆動装置10
等)とを具備することを特徴とする。ここで括弧内の記
載は、実施例において対応する要素を示す。
Further, the alignment method of the present invention is an alignment apparatus for sequentially aligning a plurality of alignment objects formed in advance on a plurality of substrates in accordance with a predetermined arrangement to predetermined reference positions, respectively. First position measuring means (CPU 9, alignment optical system S, stage driving device 10, etc.) for sequentially measuring the position of each alignment target formed on one substrate; First, the conversion parameter is determined such that the overall error of all measurement positions based on the residual for each measurement position when the relationship with the design position is described by a predetermined conversion parameter is minimized. Parameter determining means (CPU 9), based on the determined conversion parameter and the corresponding residual, and in accordance with a predetermined logic, the number of the alignment positions of each alignment object. Selection means for selecting whether (CPU9)
And second position measuring means (CPU9, positioning optical system S, stage driving device) for sequentially measuring the positions of the positioning objects at the selected arrangement position among the positioning objects formed on another substrate. 10) and a second parameter determination means (2) for determining the relationship between these measurement positions and their design positions so as to minimize the error when the conversion parameters are described using predetermined conversion parameters. CP
U9) and a position determining means (CP) for converting the design position of each alignment object according to the relationship based on the determined conversion parameter to determine the position of each alignment object.
U9) and substrate moving means (CPU 9, stage driving device 10) for moving the other substrates so that the determined positions of the respective alignment objects are sequentially located at the reference position.
Etc.). Here, the description in parentheses indicates the corresponding element in the embodiment.

【0019】つまり、本発明では、1枚目の基板で最も
誤差の少ない正確な変換パラメータを得、その変換パラ
メータと残差に基づいて、他の基板において変換パラメ
ータを決定するために位置が計測されるべき位置合せ対
象物の配列位置(サンプルショット)を選択することに
より、配列位置の選択を最適な位置および個数とし、こ
れにより、他の基板において必要かつ最小限の位置計測
により変換パラメータを決定できるようにし、もって精
度とスループットの両立を図っている。
That is, according to the present invention, an accurate conversion parameter with the least error is obtained on the first substrate, and the position is measured to determine the conversion parameter on another substrate based on the conversion parameter and the residual. By selecting the alignment position (sample shot) of the alignment target to be performed, the selection of the alignment position is made the optimum position and the number thereof, whereby the conversion parameter is determined by the necessary and minimum position measurement on another substrate. In this way, accuracy and throughput can be achieved at the same time.

【0020】[0020]

【発明の実施の形態】本発明の好ましい実施形態におい
ては、位置合せ対象物の位置の計測は、その設計上の位
置からのずれ量を計測することにより行うことができ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a preferred embodiment of the present invention, the position of an object to be aligned can be measured by measuring the amount of deviation from its designed position.

【0021】また、位置合せ対象物の配列位置のうちの
幾つかを選択するための所定の論理としては、前記残差
が小さい計測位置の位置合せ対象物の配列位置を優先し
て選択する論理等を用いることができる。また、その残
差として、各残差に対して、その残差に係る計測位置の
基板中心からの距離rと前記基板中心からの所定の半径
Rの比(R/r)で重み付けしたものや、各残差に対し
て、配列位置が、位置的に偏らないように選択されるよ
うな重み付けを行ったものを使用することができる。
Further, as the predetermined logic for selecting some of the arrangement positions of the alignment objects, the logic for preferentially selecting the arrangement position of the alignment objects at the measurement position where the residual is small. Etc. can be used. As the residuals, each residual is weighted by a ratio (R / r) of a distance r from a substrate center of a measurement position related to the residual to a predetermined radius R from the substrate center, For each of the residuals, a weight can be used in which the arrangement position is selected so that the arrangement position is not biased.

【0022】また、他の基板について変換パラメータを
決定する際に、その変換パラメータと1枚目の基板によ
り決定された変換パラメータとの差が所定の条件を満た
さないときは、前記残差あるいは重み付けされた残差が
小さい計測位置の位置合せ対象物の配列位置をさらに追
加して選択し、再度変換パラメータを決定し、前記所定
の条件が満たされるまであるいは選択された配列位置が
所定の数になるまで、この追加選択と再度変換パラメー
タのを決定工程を繰り返すようにしてもよい。以下、本
発明の実施形態を、実施例を通じてより具体的に説明す
る。
When determining a conversion parameter for another substrate, if the difference between the conversion parameter and the conversion parameter determined by the first substrate does not satisfy a predetermined condition, the residual or weighting is performed. Further, the array position of the alignment target at the measurement position where the residual is small is further added and selected, the conversion parameter is determined again, and the array position selected until the predetermined condition is satisfied or the selected array position becomes a predetermined number. Until then, this additional selection and the process of determining the conversion parameters again may be repeated. Hereinafter, embodiments of the present invention will be described more specifically through examples.

【0023】[0023]

【実施例】図1は、本発明の第1の実施例に係る位置合
せ装置を有する露光装置を示す概略図である。同図にお
いて、位置合せ光学系S、A/D変換装置6、積算装置
7、および位置検出装置8の機能は従来例と同様である
ので、ここでは詳細な説明は省くが、本実施例では、図
8(a)の従来例の構成に加えて記憶装置12が追加さ
れている。図4および図5は、この装置による露光手順
を示すフローチャートである。
FIG. 1 is a schematic view showing an exposure apparatus having a positioning apparatus according to a first embodiment of the present invention. In this figure, the functions of the positioning optical system S, the A / D converter 6, the integrating device 7, and the position detecting device 8 are the same as those of the conventional example, and therefore detailed description is omitted here. A storage device 12 is added to the configuration of the conventional example shown in FIG. FIGS. 4 and 5 are flowcharts showing an exposure procedure by this apparatus.

【0024】この装置において、不図示のウエハ搬送装
置により、最初のロットの1枚目のウエハWがXYステ
ージ11に載置されると(ステップS1、S2)、CP
U9は、図2で示す1番目の計測ショットS1に形成さ
れている位置合せ用マークMlxが、位置合せ光学系S
の視野範囲内に位置するよう、ステージ駆動装置10に
対してコマンドを送り、XYステージ11を駆動する。
このとき、非露光光を照射する位置合せ用照明手段2よ
り照射された光束は、ビームスプリッタ3、レチクル
R、および投影光学系1を介して、位置合せ用マークM
lxを照明している。位置合せマークMlxは、図8
(b)で示すような格子状マークである。次に、A/D
変換装置6、積算装置7、位置検出装置8は、従来例で
説明したのと同様な方法で、レチクルRとマークMlx
との相対的な位置ずれ量を求める。次に、CPU9は、
y方向の位置合せマークであるMlyが、位置合せ光学
系Sの視野範囲に入るよう、XYステージ11を駆動
し、Mlxと同様な方法でレチクルRとマークMlyと
の相対的な位置ずれ量を求める(ステップS3、S
4)。
In this apparatus, when the first wafer W of the first lot is mounted on the XY stage 11 by a wafer transfer device (not shown), the CP
U9 indicates that the alignment mark Mlx formed on the first measurement shot S1 shown in FIG.
A command is sent to the stage driving device 10 to drive the XY stage 11 so that the XY stage 11 is located within the visual field range of the XY stage 11.
At this time, the luminous flux emitted from the alignment illuminating means 2 for irradiating the non-exposure light passes through the beam splitter 3, the reticle R, and the projection optical system 1, and the alignment mark M
lx is illuminated. The alignment mark Mlx is shown in FIG.
This is a grid mark as shown in FIG. Next, A / D
The conversion device 6, the integration device 7, and the position detection device 8 are provided with a reticle R and a mark Mlx in the same manner as described in the conventional example.
Is calculated relative to the position. Next, the CPU 9
The XY stage 11 is driven so that the alignment mark Mly in the y direction falls within the field of view of the alignment optical system S, and the relative displacement between the reticle R and the mark Mly is calculated in the same manner as Mlx. (Step S3, S
4).

【0025】次にCPU9は、XYステージ11を2番
目の計測ショットS2のx方向計測用マークM2xが位
置合せ光学系Sの視野範囲に入るよう移動し、以下、計
測ショットS1と同様にして、ウエハW上に図2(a)
に示されるように形成されている各計測ショットS2、
S3・・・S32について、順次、そのx方向ずれとy
方向ずれ量を計測する(ステップS3〜S5)。
Next, the CPU 9 moves the XY stage 11 so that the x-direction measurement mark M2x of the second measurement shot S2 falls within the field of view of the positioning optical system S, and thereafter, in the same manner as the measurement shot S1, FIG. 2 (a) on the wafer W
Each measurement shot S2 formed as shown in FIG.
S3... S32, the displacement in the x direction and y
The direction shift amount is measured (steps S3 to S5).

【0026】次にCPU9は、各計測ショットのマーク
M1x、M1y・・・の設計上のマーク位置di =[d
xi,dyiT を上述のウエハマーク計測によって得られ
た実際のマーク位置ai =[axi,ayiT に補正変換
により重ね合わせようとしたとき、補正の残差ei
[exi,eyiT を含んだ補正位置gi =[gxi
yiT =[axi+exi ,axi+exiT とdi の関係
Next, the CPU 9 designs the mark positions d i = [d of the marks M1x, M1y.
[xi , d yi ] T is to be superimposed on the actual mark position a i = [a xi , a yi ] T obtained by the above-described wafer mark measurement by correction conversion, and the residual error e i =
Corrected position g i = [g xi , including [e xi , e yi ] T
g yi] T = [a xi + e xi, the relationship of a xi + e xi] T and d i

【0027】[0027]

【数4】 で表されたとして、補正の残差ei の2乗和が最小にな
るような変換パラメータB,Θ,Sを、
(Equation 4) [Mathematical formula-see original document] The conversion parameters B, Θ, S that minimize the sum of squares of the correction residual e i are expressed as

【0028】[0028]

【数5】 としたときのVが最小になる条件の元に計算する(ステ
ップS6)。ここで、i=1,2,…,32、B,Θ,
Sは、
(Equation 5) Is calculated under the condition that V becomes the minimum (step S6). Here, i = 1, 2,..., 32, B, Θ,
S is

【0029】[0029]

【数6】 である。ここでβx ,βy は、各々ウエハのx方向、y
方向の伸び、θx ,θyは各々ショット配列のx軸、y
軸の回転成分を表している。また、Sはウエハ全体とし
ての並行ずれを表している。これらの変換パラメータ
は、ウエハW1に形成されているパターンの、理想的な
位置からのずれの誤差要因として、倍率成分、回転成
分、並行ずれ成分を表している。
(Equation 6) It is. Here, β x and β y are the x direction of the wafer and y
Elongation in the direction, θ x and θ y are the x-axis and y
This represents the rotation component of the shaft. S represents a parallel shift of the entire wafer. These conversion parameters represent a magnification component, a rotation component, and a parallel displacement component as error factors of the displacement of the pattern formed on the wafer W1 from the ideal position.

【0030】次にCPU9は求めた変換パラメータβ
x ,βy ,θx ,θy ,sx ,sy をリファレンスの補
正量βrefx ,βrefy ,θrefx ,θref
y ,srefx ,srefy とし、浅差E=( e1 ,e
2 ,…,e32) とともに記憶装置12に記憶する(ステ
ップS6)。この変換パラメータは、変換式(4)が一
次式であることより、ウエハWに形成されているショッ
ト配列の線形成分に相当するものである。またここでは
全ショットを計測して補正量を算出しているため、リフ
ァレンス補正量は最も精度よくショット配列の線形成分
を推定しているものとなっている。
Next, the CPU 9 determines the conversion parameter β
x, β y, θ x, θ y, s x, s y a reference to the correction amount βref x, βref y, θref x , θref
y , sref x , sref y, and shallow difference E = (e 1 , e
2, ..., e 32) stores in the storage device 12 (step S6). This conversion parameter corresponds to a linear component of the shot array formed on the wafer W because the conversion equation (4) is a linear equation. In addition, since the correction amount is calculated by measuring all shots, the reference correction amount estimates the linear component of the shot array with the highest accuracy.

【0031】次に、CPU9は求めた変換パラメータに
より設計上のショット配列格子を変換した格子に従って
XYステージ11をステップ&リピート駆動し、ウエハ
Wの各ショットを順次露光し(ステップS7)、全ての
ショットの露光が終了した時点で、ウエハWをウエハ搬
送装置により不図示のウエハ収納キャリアに収納する
(ステップS9)。
Next, the CPU 9 drives the XY stage 11 in a step-and-repeat manner in accordance with the grid obtained by converting the designed shot array grid with the obtained conversion parameters, and sequentially exposes each shot of the wafer W (step S7). When the exposure of the shot is completed, the wafer W is stored in a wafer storage carrier (not shown) by the wafer transfer device (step S9).

【0032】次にCPU9は、各ショットの計測値A=
(a1 ,a2 ,…,a32)と、リファレンスの補正量β
refx ,βrefy ,θrefx ,θrefy ,sr
efx ,srefy と、残差E=(e1 ,e2 ,…,e
32)とからサンプルショットを次のようにして選択する
(ステップS8)。つまり図5に示すように、まず、残
差の|ei |のもっとも小さいショットから順に4ショ
ット選択する(ステップS81、S82)。この4ショ
ットの計測値から変換パラメータを算出する(ステップ
84)。求めた変換パラメータをβxs ,βys ,θxs
,θys ,sxs ,sysとしたとき、βrefx ,β
refy ,θrefx ,θrefy ,srefx ,sr
efy との差分の絶対値をあらかじめ定めた値Δβx
Δβy ,Δθx ,Δθy ,Δsx ,Δsy と比較し(ス
テップS85、S86)、もし
Next, the CPU 9 calculates a measured value A =
(A 1 , a 2 ,..., A 32 ) and the reference correction amount β
ref x, βref y, θref x , θref y, sr
ef x , sref y and the residual E = (e 1 , e 2 ,..., e
32 ), a sample shot is selected as follows (step S8). That is, as shown in FIG. 5, first, four shots are selected in order from the shot with the smallest residual | e i | (steps S81 and S82). A conversion parameter is calculated from the measured values of the four shots (step 84). Β xs , β ys , θ xs
, Θ ys , s xs , s ys , βref x , β
ref y , θref x , θref y , sref x , sr
The absolute value of the difference from ef y is a predetermined value Δβ x ,
Compare with Δβ y , Δθ x , Δθ y , Δs x , Δs y (steps S85, S86), and

【0033】[0033]

【数7】 が成り立てば、サンプルショットの追加を中止し、この
4ショットをサンプルショットとして記憶装置12に記
憶する(ステップS83〜S87)。もし、式(7)が
成り立たないならば、次に誤差の小さいショットから誤
差の小さい順に1つづつサンプルショットに追加し(ス
テップS88)、追加のたびにサンプルショットの計測
値から変換パラメータを算出し(ステップS84)、そ
して、上記式(7)が成り立つか(ステップS85、S
86)、またはサンプルショット数が所定の最大値S
max に達するまで(ステップS83)ショットの追加と
変換パラメータの算出を繰り返す。その後、最終的なサ
ンプルショットの数と位置を記憶装置12に記憶する
(ステップS87)。たとえば、図2(b)のような誤
差を持つウエハからサンプルショットを選ぶ際には、残
差の小さいショットを順次選んで行き、図3(a)、図
3(b)、図3(c)の各補正パラメータβxs,θ
xs,Sxsが所定の範囲内に収まるためには、それら
の図に示されるように、図2(b)に示す7ショットS
2、S7・・・S27を必要とすることになる。このよ
うな選択アルゴリズムにより、全ショットを計測して補
正パラメータを求めた場合とほぼ同様の精度で補正パラ
メータを求めることができる。ここでは簡単のためX方
向についてのみ説明したが、Y方向についても全く同様
である。また、あらかじめ定めた値Δβx ,Δβy ,Δ
θx ,Δθy ,ΔSx ,ΔSyを、位置合せするウエハ
に求められる精度に応じて適当に設定することで、必要
最小限のショット数で高スループットを維持しつつ、所
望の精度を達成することができるようになっている。
(Equation 7) Holds, the addition of the sample shots is stopped, and the four shots are stored in the storage device 12 as sample shots (steps S83 to S87). If Expression (7) does not hold, the shots with the smallest error are added to the sample shots one by one in ascending order of the error (step S88), and the conversion parameter is calculated from the measured value of the sample shot each time it is added. (Step S84), and whether the above equation (7) holds (step S85, S
86) or the number of sample shots is a predetermined maximum value S
Until the value reaches max (step S83), the addition of shots and the calculation of conversion parameters are repeated. Thereafter, the final number and position of the sample shots are stored in the storage device 12 (step S87). For example, when selecting a sample shot from a wafer having an error as shown in FIG. 2B, shots having small residuals are sequentially selected, and the shots shown in FIGS. 3A, 3B and 3C are selected. ) Correction parameters β xs , θ
In order for xs and Sxs to fall within a predetermined range, as shown in those figures, 7 shots S shown in FIG.
2, S7... S27 are required. With such a selection algorithm, the correction parameters can be obtained with almost the same accuracy as when the correction parameters are obtained by measuring all shots. Although only the X direction has been described here for simplicity, the same applies to the Y direction. In addition, predetermined values Δβ x , Δβ y , Δ
By setting θ x , Δθ y , ΔS x , and ΔS y appropriately in accordance with the accuracy required for the wafer to be aligned, desired accuracy is achieved while maintaining high throughput with the minimum number of shots required. You can do it.

【0034】次にCPU9は、ウエハ搬送装置により次
に処理すべきウエハWをXYステージ11に載置する
(ステップS1、S2)。CPU9は一枚目のウエハで
求めたサンプルショット位置を記憶装置12から読み出
し、このサンプルショットについて、順次位置合せマー
クを先に説明したのと同様な方法で計測し、各ショット
でのx方向ずれとy方向ずれ量a2i=[a2xi ,a
2yiT を求める(ステップS10〜S12)。次に、
CPU9は、1枚目のウエハWのときと同様に変換パラ
メータB2 ,Θ2 ,S2 を求めて算出したショット配列
に従い、XYステージ11をステップ&リピートをして
全てのショットを露光する(ステップS13〜S1
4)。
Next, the CPU 9 places the wafer W to be processed next by the wafer transfer device on the XY stage 11 (steps S1, S2). The CPU 9 reads the sample shot position obtained from the first wafer from the storage device 12, sequentially measures the alignment marks of the sample shots in the same manner as described above, and shifts the x direction in each shot. And the deviation amount in the y direction a 2i = [a 2xi , a
2yi ] T is obtained (steps S10 to S12). next,
The CPU 9 steps and repeats the XY stage 11 according to the shot arrangement calculated by obtaining the conversion parameters B 2 , Θ 2 , and S 2 in the same manner as in the case of the first wafer W, and exposes all the shots ( Steps S13 to S1
4).

【0035】3枚目以降の各ウエハについても、同一ロ
ット内の全てのウエハについて処理が終るまで2枚目の
ウエハWと同じ手順で計測、ステップ&リピート、露光
を行なう(ステップS1、S2、S10〜S16)。C
PU9は予め1ロットのウエハ枚数を記憶しており、ウ
エハのロットが変わったときは、最初のロットの場合と
同様に、1枚目については全ショットのマーク位置の計
測を行って、、変換パラメータや残差の算出、記憶等を
行い、同一ロットの残りのウエハについては2枚目のウ
エハの場合と同様の手順を繰り返す。
Measurement, step & repeat, and exposure are performed on the third and subsequent wafers in the same procedure as on the second wafer W until the processing on all wafers in the same lot is completed (steps S1, S2, S10 to S16). C
The PU 9 stores the number of wafers of one lot in advance, and when the wafer lot changes, the mark positions of all the shots are measured for the first wafer and converted as in the case of the first lot. Calculation and storage of parameters and residuals are performed, and the same procedure as that for the second wafer is repeated for the remaining wafers of the same lot.

【0036】なお、ロット間でショット計測誤差の傾向
に差異がない場合は、最初のロットで記憶されたサンプ
ルショットを、次のロットの計測時に呼び出して使うこ
とも可能になっており、その場合、最初の1枚目につい
ての全ショット計測を省略でき、スループットが向上す
る。
If there is no difference in the tendency of the shot measurement error between lots, the sample shot stored in the first lot can be recalled and used when measuring the next lot. The measurement of all shots for the first image can be omitted, and the throughput is improved.

【0037】[0037]

【他の実施例】上述の実施例では、ロット最初のウエハ
W上に形成されているショットの計測値の誤差を昇順に
ならべ、順次サンプルショットを選択した(ステップS
82、S88)が、誤差そのものを用いる代わりに、図
6のステップS82’、S88’に示されるように、候
補ショットのウエハ中心からの距離ri とウエハ中心か
ら所定の距離Rの比で重み付けされた誤差量
[Other Embodiments] In the above-described embodiment, the errors in the measured values of the shots formed on the first wafer W of the lot are arranged in ascending order, and sample shots are sequentially selected (step S).
82, S88) is, instead of using the error itself, as shown in step S82 ', S88' of FIG. 6, the weighting from the distance r i and the wafer center from the wafer center of the candidate shots a ratio of a distance R Error amount

【0038】[0038]

【数8】 をサンプルショットの選択に用いるようにしてもよい。
その際、ウエハの外周部分でサンプルショットの計測精
度が劣化する場合、外周のショットを除外する効果があ
る。また、ウエハ中心部分のショットを用いて倍率およ
び回転を補正する場合は、ri が小さい程補正精度が劣
化するが、R/ri で重みづけすることにより中心部分
のショットを除外して補正精度劣化を防ぐ効果もある。
(Equation 8) May be used for selecting a sample shot.
At this time, when the measurement accuracy of the sample shot is deteriorated in the outer peripheral portion of the wafer, there is an effect of excluding the outer peripheral shot. Also, when correcting a magnification and rotation using a shot of the wafer central portion, but deterioration of the correction accuracy as r i is smaller, the correction to the exclusion of shots of the central portion by weighted by R / r i It also has the effect of preventing accuracy degradation.

【0039】また、誤差に対する重みとしてショットの
ばらつきの程度を表す評価値を採用するようにしてもよ
い。つまり、一般にウエハ上の計測位置は計算精度上ウ
エハ全面にわたって均等にばらついていることが求めら
れるため、新たにサンプルショットを選択する際にそれ
までに選択されたサンプルショットからもっとも離れて
いるショットを優先して選択するのである。具体的に
は、図7のステップS91〜S94に示されるように、
すでに選択されたショットSi ,(座標(di
[dxi,dyiT )とサンプルショット以外の候補ショ
ットSk ,(座標(dk=[dxk,dykT )との距離
|di −dk |をSk と全てのサンプルショット間で計
算し、もっとも近いサンプルショットとの距離MIN
(|di −dk |)と候補ショットSk の残差の積
An evaluation value representing the degree of shot variation may be employed as a weight for the error. In other words, since the measurement positions on the wafer are generally required to be evenly distributed over the entire surface of the wafer for calculation accuracy, when a new sample shot is selected, the shot that is farthest from the previously selected sample shot is determined. The choice is given priority. Specifically, as shown in steps S91 to S94 in FIG.
The already selected shot S i , (coordinates (d i =
The distance | d i −d k | between [d xi , d yi ] T ) and a candidate shot S k other than the sample shot, (coordinates (d k = [d xk , d yk ] T )) is S k and all Calculated between sample shots, distance MIN from closest sample shot
(| D i −d k |) and the residual of the candidate shot S k

【0040】[0040]

【数9】 をSk の誤差量ewkとする。そして、全ての候補ショ
ットについてewkを求め、|ewk|が最小のショットを
サンプルショットに選択する。こうすることで、誤差が
ウエハ上の一部で局所的小さくなるようなロットに対し
てもサンプルショットを偏らせることなく配置すること
が可能になり、倍率と回転の補正精度を劣化させること
なく高精度な位置合せができるようになる。
(Equation 9) Is the error amount e wk of S k . Then, e wk is obtained for all the candidate shots, and the shot with the smallest | e wk | is selected as the sample shot. By doing so, it is possible to arrange sample shots evenly in a lot in which an error is locally reduced in a part of the wafer, without deteriorating the magnification and rotation correction accuracy. High-precision positioning can be performed.

【0041】次に、このような露光装置を利用すること
ができるデバイス製造例を説明する。図10は微小デバ
イス(ICやLSI等の半導体チップ、液晶パネル、C
CD、薄膜磁気ヘッド、マイクロマシン等)の製造のフ
ローを示す。ステップ31(回路設計)では半導体デバ
イスの回路設計を行なう。ステップ32(マスク製作)
では設計した回路パターンを形成したマスクを製作す
る。一方、ステップ33(ウエハ製造)ではシリコン等
の材料を用いてウエハを製造する。ステップ34(ウエ
ハプロセス)は前工程と呼ばれ、上記用意したマスクと
ウエハを用いて、リソグラフィ技術によってウエハ上に
実際の回路を形成する。次のステップ35(組み立て)
は後工程と呼ばれ、ステップ34によって作製されたウ
エハを用いて半導体チップ化する工程であり、アッセン
ブリ工程(ダイシング、ボンディング)、パッケージン
グ工程(チップ封入)等の工程を含む。ステップ36
(検査)では、ステップ35で作製された半導体デバイ
スの動作確認テスト、耐久性テスト等の検査を行なう。
こうした工程を経て半導体デバイスが完成し、これを出
荷(ステップ37)する。
Next, a description will be given of an example of manufacturing a device that can use such an exposure apparatus. FIG. 10 shows a micro device (a semiconductor chip such as an IC or an LSI, a liquid crystal panel,
2 shows a flow of manufacturing a CD, a thin-film magnetic head, a micromachine, and the like. In step 31 (circuit design), the circuit of the semiconductor device is designed. Step 32 (mask production)
Then, a mask on which the designed circuit pattern is formed is manufactured. On the other hand, in step 33 (wafer manufacture), a wafer is manufactured using a material such as silicon. Step 34 (wafer process) is referred to as a preprocess, and an actual circuit is formed on the wafer by lithography using the prepared mask and wafer. Next step 35 (assembly)
Is a post-process, which is a process of forming a semiconductor chip using the wafer produced in step 34, and includes processes such as an assembly process (dicing and bonding) and a packaging process (chip encapsulation). Step 36
In (inspection), inspections such as an operation confirmation test and a durability test of the semiconductor device manufactured in step 35 are performed.
Through these steps, a semiconductor device is completed and shipped (step 37).

【0042】図11は上記ウエハプロセスの詳細なフロ
ーを示す。ステップ41(酸化)ではウエハの表面を酸
化させる。ステップ42(CVD)ではウエハ表面に絶
縁膜を形成する。ステップ43(電極形成)ではウエハ
上に電極を蒸着によって形成する。ステップ44(イオ
ン打込み)ではウエハにイオンを打ち込む。ステップ4
5(レジスト処理)ではウエハに感光剤を塗布する。ス
テップ46(露光)では、上記説明した露光装置によっ
てマスクの回路パターンをウエハに焼付露光する。ステ
ップ47(現像)では露光したウエハを現像する。ステ
ップ48(エッチング)では現像したレジスト像以外の
部分を削り取る。ステップ49(レジスト剥離)では、
エッチングが済んで不要となったレジストを取り除く。
これらのステップを繰り返し行なうことによってウエハ
上に多重に回路パターンを形成する。
FIG. 11 shows a detailed flow of the wafer process. Step 41 (oxidation) oxidizes the wafer's surface. In step 42 (CVD), an insulating film is formed on the wafer surface. In step 43 (electrode formation), electrodes are formed on the wafer by vapor deposition. In step 44 (ion implantation), ions are implanted into the wafer. Step 4
In 5 (resist processing), a photosensitive agent is applied to the wafer. Step 46 (exposure) uses the above-described exposure apparatus to print and expose the circuit pattern of the mask onto the wafer. In step 47 (developing), the exposed wafer is developed. In step 48 (etching), portions other than the developed resist image are removed. In step 49 (resist removal),
After the etching, the unnecessary resist is removed.
By repeating these steps, multiple circuit patterns are formed on the wafer.

【0043】本実施形態の製造方法を用いれば、従来は
製造が難しかった高集積度の半導体デバイスを低コスト
で製造することができる。
By using the manufacturing method of this embodiment, it is possible to manufacture a highly integrated semiconductor device, which has been conventionally difficult to manufacture, at low cost.

【0044】[0044]

【発明の効果】以上説明したように本発明によれば、1
枚目の基板で最も誤差の少ない正確な変換パラメータを
得、その変換パラメータと残差に基づいて、他の基板に
おいて変換パラメータを決定するために位置が計測され
るべき位置合せ対象物の配列位置(サンプルショット)
を選択することにより、配列位置の選択を最適な位置お
よび個数とすることができる。そしてこの選択に従い、
他の基板において必要かつ最小限の位置計測により変換
パラメータを決定することができ、これにより精度とス
ループットの両立を図ることができる。
As described above, according to the present invention, 1
Based on the conversion parameters and the residual, obtain the accurate conversion parameter with the least error on the first substrate, and based on the conversion parameters, determine the arrangement position of the alignment target whose position is to be measured to determine the conversion parameter on another substrate (Sample shot)
By selecting, the arrangement position can be selected at an optimum position and number. And according to this choice,
The conversion parameters can be determined by necessary and minimum position measurement on another substrate, thereby achieving both accuracy and throughput.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による第1実施例の要部概略図であ
る。
FIG. 1 is a schematic view of a main part of a first embodiment according to the present invention.

【図2】 図1の装置におけるウエハのショット位置を
示す図である。
FIG. 2 is a view showing a shot position of a wafer in the apparatus of FIG. 1;

【図3】 図1の装置において、変換パラメータに基づ
いてサンプルショットを選ぶ様子を示す図である。
FIG. 3 is a diagram illustrating a state in which a sample shot is selected based on a conversion parameter in the apparatus of FIG. 1;

【図4】 図1の装置の動作を示す全体フローチャート
である。
FIG. 4 is an overall flowchart showing the operation of the apparatus of FIG. 1;

【図5】 図4におけるショット選択のフローチャート
である。
FIG. 5 is a flowchart of shot selection in FIG. 4;

【図6】 本発明による第2実施例のショット選択のフ
ローチャートである。
FIG. 6 is a flowchart of shot selection according to the second embodiment of the present invention.

【図7】 本発明による第3実施例のショット選択のフ
ローチャートである。
FIG. 7 is a flowchart of shot selection according to a third embodiment of the present invention.

【図8】 従来例の要部概略図である。FIG. 8 is a schematic view of a main part of a conventional example.

【図9】 従来例におけるサンプルショット位置を示す
図である。
FIG. 9 is a diagram showing sample shot positions in a conventional example.

【図10】 図1の装置により製造し得る微小デバイス
の製造の流れを示すフローチャートである。
10 is a flowchart showing a flow of manufacturing a micro device that can be manufactured by the apparatus of FIG.

【図11】 図10におけるウエハプロセスの詳細な流
れを示すフローチャートである。
FIG. 11 is a flowchart showing a detailed flow of a wafer process in FIG. 10;

【符号の説明】[Explanation of symbols]

1:投影光学系、2:位置合せ用照明装置、3:ビーム
スプリッタ、4:結像光学系、5:撮像装置、6:A/
D変換装置、7:積算装置、8:位置検出装置、9:C
PU、10:ステージ駆動装置、11:XYステージ、
12:記憶装置、S1,S2・・・:ショット、M1
y,M1x,M2y,M2x・・・:位置合せ用マーク
(ウエハマーク)、W:ウエハ。
1: Projection optical system, 2: Positioning illumination device, 3: Beam splitter, 4: Image forming optical system, 5: Imaging device, 6: A /
D conversion device, 7: integration device, 8: position detection device, 9: C
PU, 10: Stage drive, 11: XY stage,
12: Storage device, S1, S2...: Shot, M1
y, M1x, M2y, M2x...: alignment marks (wafer marks), W: wafer.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 複数の基板のそれぞれにあらかじめ所定
の配列に従って形成された複数の位置合せ対象物を所定
の基準位置に順次位置合せする位置合せ方法であって、 1枚の基板上に形成されている各位置合せ対象物の位置
を順次計測する第1工程と、 前記計測位置とそれらの設計上の位置との関係を、所定
の変換パラメータにより記述したときの各計測位置につ
いての残差に基づく全計測位置の総体的な誤差が最小に
なるように該変換パラメータを決定する第2工程と、 前記決定された変換パラメータとそれに対応する前記残
差とに基づきかつ所定の論理に従って、各位置合せ対象
物の配列位置のうちの幾つかを選択する第3工程と、 他の基板上に形成されている各位置合せ対象物のうち前
記選択された配列位置にあるものの位置を順次計測する
第4工程と、 これらの計測位置とそれらの設計上の位置との関係を、
所定の変換パラメータにより記述したときの誤差が最小
になるように該変換パラメータを決定する第5工程と、 この決定された変換パラメータによる前記関係に従って
各位置合せ対象物の設計上の位置を変換して各位置合せ
対象物の位置を決定する第6工程と、 この決定された各位置合せ対象物の位置を前記基準位置
に順次位置するように前記他の基板を移動させる第7工
程とを具備することを特徴とする位置合せ方法。
An alignment method for sequentially aligning a plurality of alignment objects formed in advance on a plurality of substrates in accordance with a predetermined arrangement to predetermined reference positions, wherein the alignment objects are formed on one substrate. A first step of sequentially measuring the positions of the respective alignment objects, and the relationship between the measured positions and their designed positions is represented by a residual for each measured position when described by a predetermined conversion parameter. A second step of determining the conversion parameter such that the overall error of all the measurement positions based on the position is minimized; and determining each position based on the determined conversion parameter and the residual corresponding thereto and according to a predetermined logic. A third step of selecting some of the alignment positions of the alignment objects, and sequentially determining the positions of the alignment objects at the selected alignment position among the alignment objects formed on other substrates. A fourth step of measuring, the relationship between the position on these measurement positions and their design,
A fifth step of determining the conversion parameter so as to minimize an error when described by a predetermined conversion parameter; and converting a design position of each alignment target object in accordance with the relationship based on the determined conversion parameter. And a seventh step of moving the other substrate so that the determined positions of the respective alignment objects are sequentially located at the reference position. A positioning method.
【請求項2】 位置合せ対象物の位置の計測は、その設
計上の位置からのずれ量を計測することにより行うこと
を特徴とする請求項1に記載の位置合せ方法。
2. The alignment method according to claim 1, wherein the position of the object to be aligned is measured by measuring an amount of deviation from a designed position.
【請求項3】 前記第3工程における所定の論理は、前
記残差が小さい計測位置の位置合せ対象物の配列位置を
優先して選択する論理であることを特徴とする請求項1
または2に記載の位置合せ方法。
3. The logic according to claim 1, wherein the predetermined logic in the third step is a logic for preferentially selecting an arrangement position of an alignment target at a measurement position where the residual is small.
Or the alignment method according to 2.
【請求項4】 前記第3工程においては、各残差に対し
て、その残差に係る計測位置の基板中心からの距離rと
前記基板中心からの所定の半径Rの比(R/r)で重み
付けすることを特徴とする請求項1〜3のいずれか1項
に記載の位置合せ方法。
4. In the third step, for each residual, a ratio (R / r) of a distance r from a substrate center of a measurement position related to the residual to a predetermined radius R from the substrate center. The alignment method according to any one of claims 1 to 3, wherein weighting is performed.
【請求項5】 前記第3工程においては、各残差に対し
て、配列位置が、位置的に偏らないように選択されるよ
うな重み付けを行うことを特徴とする請求項1〜3のい
ずれか1項に記載の位置合せ方法。
5. The method according to claim 1, wherein in the third step, weighting is performed on each of the residuals so that the arrangement position is selected so as not to be biased in position. Or the alignment method according to item 1.
【請求項6】 前記第2工程で決定される変換パラメー
タと前記第5工程で決定される変換パラメータとの差が
所定の条件を満たさないときは、前記残差あるいは重み
付けされた残差が小さい計測位置の位置合せ対象物の配
列位置をさらに追加して選択し、再度前記第5工程を行
い、前記所定の条件が満たされるまであるいは選択され
た配列位置が所定の数になるまで、この追加選択と第5
工程を繰り返すことを特徴とする請求項1〜5のいずれ
か1項に記載の位置合せ方法。
6. When the difference between the conversion parameter determined in the second step and the conversion parameter determined in the fifth step does not satisfy a predetermined condition, the residual or the weighted residual is small. The arrangement position of the alignment object at the measurement position is further added and selected, and the fifth step is performed again, and the addition is performed until the predetermined condition is satisfied or the selected arrangement position reaches a predetermined number. Choice and Fifth
The alignment method according to any one of claims 1 to 5, wherein the steps are repeated.
【請求項7】 請求項1〜7のいずれかの方法により、
基板上の位置合せ対象物を順次位置合せし、その対象物
上に順次露光を行うことを特徴とするデバイス製造方
法。
7. The method according to claim 1, wherein
A device manufacturing method, comprising sequentially aligning an object to be aligned on a substrate and sequentially exposing the object.
【請求項8】 複数の基板のそれぞれにあらかじめ所定
の配列に従って形成された複数の位置合せ対象物を所定
の基準位置に順次位置合せする位置合せ装置であって、 1枚の基板上に形成されている各位置合せ対象物の位置
を順次計測する第1の位置計測手段と、 前記計測位置とそれらの設計上の位置との関係を、所定
の変換パラメータにより記述したときの各計測位置につ
いての残差に基づく全計測位置の総体的な誤差が最小に
なるように該変換パラメータを決定する第1のパラメー
タ決定手段と、前記決定された変換パラメータとそれに
対応する前記残差とに基づきかつ所定の論理に従って、
各位置合せ対象物の配列位置のうちの幾つかを選択する
選択手段と、 他の基板上に形成されている各位置合せ対象物のうち前
記選択された配列位置にあるものの位置を順次計測する
第2の位置計測手段と、 これらの計測位置とそれらの設計上の位置との関係を、
所定の変換パラメータにより記述したときの誤差が最小
になるように該変換パラメータを決定する第2のパラメ
ータ決定手段と、 この決定された変換パラメータによる前記関係に従って
各位置合せ対象物の設計上の位置を変換して各位置合せ
対象物の位置を決定する位置決定手段と、 この決定された各位置合せ対象物の位置を前記基準位置
に順次位置するように前記他の基板を移動させる基板移
動手段とを具備することを特徴とする位置合せ装置。
8. An alignment apparatus for sequentially aligning a plurality of alignment objects formed in advance on each of a plurality of substrates in accordance with a predetermined arrangement to predetermined reference positions, the alignment apparatus being formed on a single substrate. A first position measuring means for sequentially measuring the position of each alignment target, and a relationship between the measured positions and their designed positions, which are described by predetermined conversion parameters. First parameter determining means for determining the conversion parameter such that the overall error of all measurement positions based on the residual is minimized, and a predetermined parameter based on the determined conversion parameter and the residual corresponding thereto. According to the logic of
Selecting means for selecting some of the alignment positions of the alignment objects; and sequentially measuring the positions of the alignment objects at the selected alignment position among the alignment objects formed on another substrate. The second position measuring means, and the relationship between these measured positions and their designed positions,
A second parameter determining means for determining the conversion parameter so as to minimize an error when described by a predetermined conversion parameter; and a design position of each alignment object according to the relationship based on the determined conversion parameter. Position determining means for converting the position of each of the alignment objects by converting the position of each of the alignment objects, and the substrate moving means for moving the other substrates so that the determined positions of the respective alignment objects are sequentially located at the reference position. And a positioning device.
JP17914297A 1997-06-20 1997-06-20 Positioning method and apparatus Expired - Fee Related JP3571874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17914297A JP3571874B2 (en) 1997-06-20 1997-06-20 Positioning method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17914297A JP3571874B2 (en) 1997-06-20 1997-06-20 Positioning method and apparatus

Publications (2)

Publication Number Publication Date
JPH1116826A true JPH1116826A (en) 1999-01-22
JP3571874B2 JP3571874B2 (en) 2004-09-29

Family

ID=16060717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17914297A Expired - Fee Related JP3571874B2 (en) 1997-06-20 1997-06-20 Positioning method and apparatus

Country Status (1)

Country Link
JP (1) JP3571874B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506899A (en) * 1999-08-10 2003-02-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method and apparatus for performing run-to-run control in a batch manufacturing environment
JP2009117870A (en) * 2004-05-14 2009-05-28 Asml Netherlands Bv Alignment system and method and device manufactured thereby

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506899A (en) * 1999-08-10 2003-02-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method and apparatus for performing run-to-run control in a batch manufacturing environment
JP2009117870A (en) * 2004-05-14 2009-05-28 Asml Netherlands Bv Alignment system and method and device manufactured thereby
JP2009117872A (en) * 2004-05-14 2009-05-28 Asml Netherlands Bv Alignment system and method and device manufactured thereby

Also Published As

Publication number Publication date
JP3571874B2 (en) 2004-09-29

Similar Documents

Publication Publication Date Title
US20230021079A1 (en) Method for controlling a lithographic apparatus and associated apparatuses
US5805866A (en) Alignment method
KR101087515B1 (en) Alignment condition decision method and device, and exposure method and device
JP3002351B2 (en) Positioning method and apparatus
JPH07335524A (en) Positioning method
JP4434372B2 (en) Projection exposure apparatus and device manufacturing method
WO2018121921A1 (en) Lithographic process & apparatus and inspection process and apparatus
JP6391337B2 (en) Lithographic apparatus, lithographic method, and article manufacturing method
US20040119956A1 (en) Distortion measurement method and exposure apparatus
KR0171453B1 (en) Exposure apparatus and exposure method
US20030020889A1 (en) Stage unit, measurement unit and measurement method, and exposure apparatus and exposure method
JP2009130184A (en) Alignment method, exposure method, pattern forming method and exposure device
EP1372041A2 (en) Control of an apparatus for exposing a semiconductor device
US20240045340A1 (en) Method for controlling a manufacturing process and associated apparatuses
JPH0669017B2 (en) Alignment method
JP2003017386A (en) Alignment method, method and apparatus for exposure, and method for manufacturing device
EP3882701A1 (en) Method for controlling a manufacturing process and associated apparatuses
JP3571874B2 (en) Positioning method and apparatus
JP2006148013A (en) Positioning method and exposing method
TW202230036A (en) Target structure and associated methods and apparatus
EP3869271A1 (en) Method for controlling a manufacturing process and associated apparatuses
CN114846411A (en) Measuring method
CN115066657A (en) Method and associated apparatus for controlling a manufacturing process
US20040075099A1 (en) Position detecting method and apparatus
TWI825415B (en) Method for optimizing a sampling scheme and associated apparatuses

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070702

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees