JPH11154952A - 仮想パス容量制御装置および仮想パス容量設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 高価な装置を必要とせず、仮想パス容量を高
速かつ高精度に設計することができる仮想パス容量設計
方法、および、上記設計方法を技術的基礎として、予め
決められたスケジュール等の下で、高精度な仮想パスの
容量を算出し、自動的に再設定する制御を行う仮想パス
容量制御装置を提供すること。 【解決手段】 交換機１のプロセッサ５は、セル送出装
置３，４に到着したセル数をカウントすると共に、セル
到着時のセル送出装置３，４のバッファ内セル数が、第
１乃至第３閾値k1,k2,k3の各閾値を超えた回数をカウン
トする。そして、設計装置７のプロセッサ９は、上記到
着セル数および各閾値の超過回数に基づいて、仮想パス
容量を求め、再設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期転送モード
（ＡＴＭ，Asyncronous Transfer Mode）網におけるＡ
ＴＭ交換機の間に設定される仮想パスの容量を、該仮想
パスに予め定められたセル損失率目標値を満足するよう
に、トラヒックの実績に基づいて、予め決められたスケ
ジュール毎に再設定し、網の資源の有効利用を図るため
の、ＡＴＭ仮想パス容量制御装置に関する。また、上記
ＡＴＭ仮想パス容量制御装置を実現するための技術的ベ
ースとして、軽量なトラヒック測定に基づいて高速・高
精度に実トラヒック需要に則した容量を設計する方法お
よび装置に関するものである。

【０００２】

【従来の技術】周知のように、電話サービス等の回線交
換通信網は公知の技術である同期転送モード（ＳＴＭ，
Synchronous Transfer Mode）で提供されている。ＳＴ
Ｍ網では、２つの交換機間に設定されたパスの中に固定
的な帯域を持つ回線を設定しているため、多様な帯域を
持つ回線を設定することが不可能であった。このよう
に、固定的な帯域の回線のみを扱う通信網を個々に運用
しても、多様な通信サービスや新規の通信サービスに柔
軟な対応ができず、網資源の効率的な運用には限度があ
った。

【０００３】また、パケット通信サービス等のデータ通
信網は、公知の技術であるパケット通信で提供されてい
る。パケット通信網では、不特定多数の情報源からのデ
ータを多様な長さのパケットに変換して転送している
が、特定情報源のデータが同一伝送媒体を流れる他のす
べてのデータに影響を及ぼし得るので、データ損失率を
低く抑えつつ伝送媒体の利用効率を十分上げることがで
きなかった。このように伝送媒体の帯域を制限なしに不
特定多数で共用する通信網を運用しても、多様なデータ
特性や需要変動に柔軟な対応ができず、網資源の効率的
な運用には限度があった。

【０００４】これらに対して、近年の電話やデータ通
信、画像通信等の複数の通信サービスを統合的に扱う広
帯域ＩＳＤＮにおいては、ＡＴＭの出現により、すべて
の通信情報を固定長のセルに変換して転送することで、
通信サービスの種類に依存しない一元的な交換処理を実
現できるようになり、パスに代わって２つの交換機間で
使用可能な帯域を特定する論理的なパスである仮想パス
の概念が提案され、仮想パスの中に多様な帯域を持つ仮
想回線を論理的に設定することが可能となった。また、
仮想パスの容量の制限下で、不特定多数の情報源が仮想
パスを共用する仮想回線を論理的に設定することが可能
となった。

【０００５】セルによる情報転送は、公知の技術である
タイムスロットによる時分割多重に近い技術であるが、
仮想回線に対するタイムスロットが時間周期的に割り当
てられておらず、時間的に変動する情報送出要求に応じ
て、動的にタイムスロットが割り当てることが可能であ
る。単位時間あたりの送出セル数を変えることにより、
多様な帯域を可変に設定することができる。つまり、Ａ
ＴＭは、音声やデータから画像まで、あらゆる通信サー
ビスを一元的に伝達することが可能となる転送モードで
ある。なお、このＡＴＭに基づいて通信を行う通信網を
ＡＴＭ網という。

【０００６】仮想パスを用いた伝送路網の構成について
は、例えば、佐藤、金田および鴇沢による「高速バース
ト多重伝送システムの構成法」（電子情報通信学会情報
通信ネットワーク研究会資料、IN87-84，1987）等に詳
しく報告されている。

【０００７】次に、ＡＴＭ交換機に終端する仮想パス
と、そのセル送出待ちバッファについて、図３を参照し
て説明する。まず、物理的な接続構成を説明する。ＡＴ
Ｍ交換機のセル送出装置１００には送出先の物理媒体毎
にセル送出インターフェイス１０１があり、物理媒体の
容量を越えるセル送出を抑制する。ここでは、物理媒体
２００の容量により制限を受ける。

【０００８】次に、論理的な接続構成を説明する。セル
送出インターフェースには、仮想パス毎にシェーパー１
１１や１１２が接続され、各シェーパーは、各々対応す
る仮想パス２０１，２０２に対して論理的に定められた
容量を越えるセル送出を抑制する。セル送出インターフ
ェース１０１と各シェーパーの間には、あるスケジュー
リング規則に従ったタイミングでセルが送信される。シ
ェーパーと仮想パスは１対１に対応し、シェーパー１１
１と１１２は、それぞれ仮想パス２０１と２０２に対応
する。簡単のために、仮想パスの容量は、シェーパーの
セル送出速度と同一視する。さらに、シェーパー１１
１，１１２には、セル送出待ちバッファ１２１や１２２
が接続され、該バッファでは仮想パス容量を越えるセル
が流入した際に、バッファの大きさまではセルを保持し
て次のセル送出のタイミングを待つ。

【０００９】次に、セルの流れに沿って、セル送出待ち
バッファ、Ｑ長、シェーパー、セル送出インターフェー
スについて説明する。ＡＴＭ交換機の中で、送出先の物
理媒体２００に応じてスイッチングされたセルは、セル
送出装置１００にルーチングされる。論理的には、仮想
パス２０１や２０２という宛先毎にセルが分けられ、そ
れぞれ、到着セル流３０１や３０２がセル送出装置１０
０に加わる。セル流３０１が加わるバッファ１２１で
は、予め定められた周期Ｔ中に到着するセルの数を計数
する。

【００１０】セル送出待ちバッファ１２１に到着したセ
ルは、到着順に処理され、シェーパー１１１が稼働中で
あれば、バッファ内に蓄積されて処理の順番が回ってく
るのを待つ。ここで待っているセル数がＱ長である。バ
ッファにおけるセル処理の順番は、シェーパーに定めら
れたスケジューリング規則に従って回ってくる。シェー
パー１１１に処理の順番が回ってきたら、バッファ１２
１に蓄積されていたセルはシェーパー１１１を通過し、
セル送出インターフェース１０１に進み、物理媒体２０
０に送信される。

【００１１】ＡＴＭ交換機の間に設定される仮想パスの
容量を、トラヒックの実績に基づいて、再設定する制御
装置を実現するためには、運用中に測定すべきトラヒッ
クパラメータの選択およびそれら測定したトラヒックパ
ラメータに基づく、パス容量の算出方法を含む、パス容
量設計方法が技術的な中心である。以下では、ＡＴＭ仮
想パス容量制御装置を実現するための技術的基盤として
のＡＴＭ仮想パス容量設計方法について、従来技術を説
明する。

【００１２】［従来方法１］従来のＡＴＭ仮想パス容量
設計方法の第１の方法としてセルの到着過程をポアソン
過程によりモデル化する方法がある。この方法は、唯一
のトラヒック測定項目により、容易に仮想パス容量まで
決定することができるという特徴がある。すなわち、バ
ッファ１２１の大きさをｂ、セル損失率目標値をＣＬＲ
とし、仮想パス２０１に対する到着率λのセル流３０１
に対してＣＬＲを満足する仮想パス容量Ｃは、 Ｃ＝λＭ／ρ ……（１−１） により算出する。

【００１３】ただし、Ｍは単位時間当たりのセル数を容
量に変換する定数で、使用率ρは次式により算出する。 ρ＝ＣＬＲ^1/(b+1) ……（１−２）

【００１４】上記の設計式（１−１）は、次の根拠に基
づいて導かれたものである。Ｑ長分布をＱとし、Ｑ長が
所定の整数値ｋより長い確率をＰ［Ｑ＞ｋ］とすると、
大偏差理論により、 Ｐ［Ｑ＞ｋ］〜Exp［−δｋ］ ……（１−３） が成立することが知られている。特に、セルがポアソン
過程に従って到着する場合は、次式が成り立つ。 Ｐ[Ｑ＞ｋ]＝Σ_i=1,…_,∞（(ρ_i)^k-i／(ｋ−ｉ)!）Exp［−ρ_i］ ……（１−４ ）

【００１５】Molinaの公式を適用すると、この場合、
（１−４）式は、次に示す近似式（１−５）で表され
る。 Ｐ［Ｑ＞ｋ］〜ρ^k+1 ……（１−５） （１−５）式の左辺において、所定値ｋがバッファサイ
ズｂに一致するとき、Ｑ長が所定値ｋより長い確率をセ
ル損失率目標値ＣＬＲに一致するようにして、その時の
使用率を求めると、 ＣＬＲ＝ρ^b+1 ……（１−６） になる。これをρについて解くと、前述した（１−２）
式が導かれ、その使用率ρになる仮想パス容量Ｃは、
（１−１）式により導かれる。

【００１６】図４に、従来方法１を実施するためのシス
テム例を示す。公知の技術であるソフトカウンタ１３１
や１３２をバッファ１２１や１２２に付随させ、論理的
に仮想パス２０１や２０２にセルが振り分けられる際
に、仮想パス毎の到着セル数を計数する。到着率λは、
ソフトカウンタ１３１や１３２の計数結果をまとめる設
計装置４００において、予め定められた周期Ｔに毎に、
単位時間当たりの到着セル数である到着率λを次式によ
り算出する。 λ＝Ｎ／Ｔ ……（１−７）

【００１７】しかしながら、ポアソン過程によるセル流
のモデル化が十分妥当である保証はない。つまり、トラ
ヒックのバースト性が、ポアソン過程でモデル化できる
ほど小さいとは言えない。ＡＴＭトラヒックに関するバ
ースト性や長時間相関が大きい等の報告は、例えば、W.
E.Leland，M.S.Taqqu，W.Willianger，and D.V.Wilson
による「On the self-similer nature of Ethernet tra
ffic（extended version）」IEEE/ACM Trans.Networkin
g，vol.2，no.1，pp.1-15，1994．に詳しい。従って、
従来方法１により実運用中のＡＴＭ網の仮想パス容量を
設計するのは避けるべきである。

【００１８】［従来方法２］従来のＡＴＭ仮想パス容量
設計方法の第２の方法として、セルの到着時刻をすべて
収集し、到着過程を復元して、過不足ない仮想パス容量
を算出する方法がある。図５に従来方法２を実施するた
めのシステム例を示す。

【００１９】セル送出インターフェース１０１と物理媒
体２００の間に外部装置５００を装入し、流れているセ
ル、または、その一部であるへッダー部分を複写（キャ
プチャ）し、通信線５０１を用いて、蓄積装置５１０に
データを保存する。該蓄積装置５１０にセルが到着する
と、到着時刻のタイムスタンプと到着したセルのへッダ
ーを保存する。セルのヘッダーには仮想パスを特定する
ための識別子が含まれている。蓄積装置５１０は、仮想
パス毎にこれらタイムスタンプを分類し、仮想パス毎の
セルの到着過程を分析する。分析の方法は、到着過程の
確率分布を作成する方法、到着間隔の平均や分散、３次
モーメント等を求める方法等がある。

【００２０】しかしながら、このようなタイムスタンプ
を付与できる蓄積装置５１０は高価である。高価となる
主な原因は、到着セルを分析するのに必要とされるマイ
クロ秒よりも細かい単位でタイムスタンプを付与するこ
との技術的難しさに起因する。また、蓄積装置に実装さ
れたメモリ量が許す間でしか継続的なキャプチャができ
ない（通常、数秒間のキャプチャを数分毎）ので、キャ
プチャできた間隔以外での設計精度が保証できない。

【００２１】さらに、外部装置５００の仕様によって
は、通信プロバイダが付加したヘッダー情報のみをキャ
プチャできない装置もあり、顧客の通信情報を運ぶペイ
ロードが外部に送出される可能性もあり、キャプチャデ
ータの取り扱いを慎重にしなければならない。また、セ
ル送出インターフェース１０１と物理媒体２００の間に
外部装置５００を接続する際の通信断は避けられない。
すなわち、仮想パス容量の設計のために、顧客の通信に
障害を与える。

【００２２】また、キャプチャできるセル流は、シェー
パーにより整えられたセル流であるので、バースト性は
小さくなっているであろうし、バッファでセル損になっ
たセルはキャプチャされない。これは、低負荷運用であ
れば影響は小さいが、高負荷運用時の仮想パス容量の設
計には精度が低下する影響は大きい。したがって、従来
方法２により、実際に運用中のＡＴＭ網の仮想パス容量
を設計することは、非現実的であり、実行不可能であ
る。

【００２３】［従来方法３］ここで、Ｑ長閾値とその超
過回数について説明する。Ｑ長の分布をすべて把握する
ことは従来方法２に述べたように技術的な困難が伴う。
そこで、Ｑ長の特徴を部分的に知るために、１列に並ん
だバッファの途中に印（Ｑ長閾値）をつけておき、セル
が到着する度にＱ長がＱ長閾値を越えているかどうかを
判定しその結果（Ｑ長閾値超過回数）を計数する技術が
ある。ここで、Ｑ長閾値超過回数を到着セル数で正規化
した値が、Ｑ長閾値超過頻度である。

【００２４】Shioda,Toyoizumi,Yokoi,Tsuchiya,Sait
o,"Self-sizing network:a new network concept based
on autonomous VP bandwidth adjustment," Proc.of I
TC 15,pp.997-1006,1997は、上述の技術を用い、Ｑ長閾
を２点用いることを特徴とし、そこから求まる２つのＱ
長閾値超過頻度から定めた直線により、Ｑ長分布減衰率
の裾を近似する方法である。

【００２５】Ｑ長閾値がバッファに対して２点ある場合
について、図６を参照して説明する。セル送出待ちバッ
ファ１２１や１２２には、それぞれ第１のＱ長閾値Th1
(1)と第２のＱ長閾値Th1(2)、および、第１のＱ長閾値T
h2(1)と第２のＱ長閾値Th2(2)が設定されていて、セル
が到着した時にＱ長がＱ長閾値を越えているかどうかを
判定する。この判定結果のうちＱ長がＱ長閾値を越えて
いる結果を、第１および第２のＱ長閾値を越えている結
果を到着セル数の計数と同じ周期Ｔ毎に計数する。計数
結果がＱ長閾値超過回数である。

【００２６】図７は、ＡＴＭ交換機のセル送出装置１０
０の計数結果のうち、仮想パス２０１に関する部分のみ
をまとめたデータを示している。ＡＴＭ交換機により、
このデータは、仮想パス容量設計装置４００に通信線４
０１を用いて送出される。図７に示すテーブルは、設計
装置４００が蓄積した仮想パス２０１に対するデータの
テーブルであり、計数周期の番号、到着セル数、第１の
Ｑ長閾値超過回数、第２のＱ長閾値超過回数をそれぞれ
記録している。

【００２７】このテーブルにおいて、「計数周期」の列
には、それぞれ計数周期の番号１，２，…，ｎが記録さ
れており、「到着セル数」の列には、各計数周期番号に
対応する到着セル数ｄ₁，ｄ₂，…，ｄn が記録されてい
る。また、「第１のＱ長閾値超過回数」の列、および、
「第２のＱ長閾値超過回数」の列には、それぞれ、各周
期番号に対応する第１のＱ長閾値超過回数ｑ₁ ⁽¹⁾，ｑ₂
⁽¹⁾，…，ｑn⁽¹⁾、および、第２のＱ長閾値超過回数ｑ₁
⁽²⁾，ｑ₂ ⁽²⁾，…，ｑn⁽²⁾が記録されている。

【００２８】設計装置４００は、図７のテーブルに記録
された各種数値を加工して、仮想パス２０１に対する設
計容量を算出する。まず、「到着セル数」の列に記録さ
れている｛ｄ_i ｝（ｉ＝１，…，ｎ）を用いて、次式に
より計数周期ｉにおける仮想パス使用率｛ρ_i ｝を算出
する。 ρ_i＝Ｍｄ_i／Ｃ；（ｉ＝１，…，ｎ） ……（３−１） ただし、Ｍは単位時間当たりのセル数を容量に変換する
定数であり、Ｃは仮想パス２０１に設定されている容量
である。

【００２９】また、「第１のＱ長閾値超過回数」の列に
記録されている｛ｑ_i ⁽¹⁾｝と、「第２のＱ長閾値超過回
数」の列に記録されている｛ｑ_i ⁽²⁾｝を用いて、次式に
より計数周期ｉにおける第１の閾値超過頻度｛ｐ_i ⁽¹⁾｝
と、第２の閾値超過頻度｛ｐ _i ⁽²⁾｝を算出する。 ｐ_i ⁽¹⁾＝ｑ_i ⁽¹⁾／ｄ_i ； ｐ_i ⁽²⁾＝ｑ_i ⁽²⁾／ｄ_i ；（ｉ＝１，…，ｎ） ……（３−２）

【００３０】次に、計数周期ｉにおけるＱ長分布減衰率
｛δ_i ｝を次式により算出する。 δ_i＝(ｓ⁽²⁾−ｓ⁽¹⁾)／(log ｐ_i ⁽¹⁾−log ｐ_i ⁽²⁾)；（ｉ＝１，…，ｎ） ……（３−３） ただし、ｓ⁽¹⁾ は、例えば図６のバッファ１２１におけ
る第１のＱ長閾値Th1(1)であり、ｓ⁽²⁾ は、同バッファ
１２１における第２のＱ長閾値Th1(2)である。

【００３１】また、計数周期ｉにおける切片定数β_i を
次式により算出する。 β_i＝Exp[(ｓ⁽²⁾log ｐ_i ⁽¹⁾−ｓ⁽¹⁾log ｐ_i ⁽²⁾)／(ｓ⁽²⁾−ｓ⁽¹⁾)］； （ｉ＝１，…，ｎ） ……（３−４）

【００３２】次に、計数周期ｉにおける設計容量Ｃ_i を
下式により算出する。 Ｃ_i＝(ｄ_i／Ｔ)(１＋(ｍ_i ⁽²⁾／ｍ_i ⁽¹⁾−ｂ))log ＣＬＲ)；（ｉ＝１，…，ｎ） ……（３−５） ただし、ｍ_i ⁽¹⁾およびｍ_i ⁽²⁾は、それぞれ次式によって
求められる。 ｍ_i ⁽¹⁾＝δ_ilog β_i （ｉ＝１，…，ｎ） ……（３−６） ｍ_i ⁽²⁾＝(ρ_i／(１−ρ_i))（１／δ_i） （ｉ＝１，…，ｎ） ……（３−７） また、（３−５）式において、Ｔは計数周期の長さ、ｂ
はバッファサイズ、ＣＬＲはセル廃棄率目標値である。

【００３３】以上の結果を計算結果を用いて、求める仮
想パス容量の設計値Ｃ_dを、以下に示す（３−８）式
や、（３−９）式により算出する。 Ｃ_d ＝Max｛Ｃ_i｜ｉ＝１，…，ｎ｝ ……（３−８） Ｃ_d ＝Ｃ_d（ｎ）； Ｃ_d（ｉ＋１）＝（１−α）Ｃ_d（ｉ）＋αＣ_i；（ｉ＝１，…，ｎ−１） ……（３−９） ただし、αは０≦α≦１の定数である。

【００３４】ここでは、２点のＱ長閾値超過回数を使用
しているが、１点のＱ長閾値超過回数による方法も特願
平９−２８５８４５号，「ＡＴＭ交換機及びＡＴＭ仮想
パス容量設定方法」（横井弘文、斎藤洋、塩田茂雄、土
屋利明）に述べられている。

【００３５】

【発明が解決しようとする課題】上述した従来方法１で
は、ＡＴＭ交換機は簡易なトラヒック測定項目で仮想パ
ス容量算出式のパラメータを決めることが可能である。
しかしながら、この方法によると、ＡＴＭセルトラヒッ
クの特性をポアソン過程程度の揺らぎしか見込まず、バ
ースト性や長時間相関を考慮することができていないと
いう課題がある。

【００３６】また、上述した従来方法２では、外部装置
５００によるセルトラヒックデータのキャプチャによる
正確な仮想パス容量の算出が可能である。しかしなが
ら、この方法によると、高価な外部装置を必要とし、顧
客に通信断を依頼して、煩雑な外部装置の操作によりト
ラヒックをキャプチャし、そのデータを分析しなければ
ならず、更に、その分析結果が適用できるのはキャプチ
ャできた短時間のみであるという課題がある。

【００３７】また、上述した従来方法３では、Ｑ長閾値
超過頻度からＱ長分布の減衰率の裾を近似する直線を求
め、それによる仮想パス容量の算出が可能である。しか
しながら、トラヒック特性によっては、直線近似が適当
でなかったり、容量算出式（３−５）が適当でない場合
がある。このため、設計精度がトラヒック特性によって
は悪いという課題がある。

【００３８】本願は、上述した事情に鑑みてなされたも
のであり、高価な装置を必要とせず、仮想パス容量を高
速かつ高精度に設計することができる仮想パス容量設計
方法、および、上記設計方法を技術的基礎として、予め
決められたスケジュール等の下で、高精度な仮想パスの
容量を算出し、自動的に再設定する制御を行うことによ
り、網の資源の有効利用を図る仮想パス容量制御装置を
提供することを目的としている。

【００３９】

【課題を解決するための手段】請求項１に記載の発明
は、非同期転送モード網において、予め定められた時点
毎に、仮想パス容量の再設定を行う仮想パス容量制御装
置であって、仮想パス容量Ｃ、セル到着率Ａ、セル損失
率Ｒの間の関係を記述し、未知変数ｄを含む関数ｆ(C,
A,R,d)を記憶する手段と、制御対象の仮想パスのセル送
出バッファにおいて、前回の仮想パス容量再設定時か
ら、今回の仮想パス容量再設定時までの期間の、前記送
出バッファにおけるセル到着率Ａとセル損失率Ｒを測定
する手段と、セル到着率Ａとセル損失率Ｒの前記測定値
と、現在の仮想パス容量Ｃ０と、前記関数ｆ(C,A,R,d)
とから、未知変数ｄを算出する手段と、前記算出した未
知変数の値ｄ、前記セル到着率Ａの測定値、および、前
記セル損失率Ｒの代わりに予め設定されたセル損失率目
標値を用いて、前記関数ｆ(C,A,R,d)から、今回再設定
すべき仮想パス容量を算出する手段を有することを特徴
としている。

【００４０】請求項２に記載の発明は、請求項１に記載
の仮想パス容量制御装置において、関数ｆ(C,A,R,d)
が、ｆ(C,A,R,d)＝（Ｃ−Ａ）／Ａ−ｄ＊log（Ｒ）であ
ることを特徴としている。

【００４１】請求項３に記載の発明は、請求項１または
２に記載の仮想パス容量制御装置において、前回の仮想
パス容量再設定時から、今回の仮想パス容量再設定時ま
での期間の、前記送出バッファにおけるセル損失率Ｒを
直接測定する代わりに、推定する手段を有することを特
徴としている。

【００４２】請求項４に記載の発明は、請求項３に記載
の仮想パス容量制御装置において、制御対象の仮想パス
の送出バッファにおける、セル到着毎または一定時間毎
のバッファ内送出待ちセル数であるＱ長が、予め設定し
た閾値より大か否かを検出する手段と、前記検出が予め
定められた回数に達するか、または予め定められた時間
経過した場合には、Ｑ長が閾値より大であった回数の比
であるＱ長閾値超過頻度を求め、予め定められたＱ長閾
値超過頻度の関数により、セル損失率推定値を求める手
段とをさらに有することを特徴としている。

【００４３】請求項５に記載の発明は、請求項４に記載
の仮想パス容量制御装置において、k1／k2＝k2／k3とな
るように予め定められた３個のＱ長の閾値k1，k2，k3を
記憶する手段と、前記各閾値をＱ長が超過する頻度x1，
x2，x3を測定する手段と、前記Ｑ長超過頻度の関数を、 log(Ｒ)＝（log(x2)−log(x1)）＊Ｋ^a／（k2^a−k1^a）＋
(k2^a＊log(x2)−k1^a＊log(x1))／(k2^a−k1^a)； ａ＝｛log(log（x2)−log(x3))−log(log(x1)−log(x
2))｝／log(k2／k1) （ただし、Ｋはバッファサイズ）として、セル損失率推
定値を算出する手段とを有することを特徴としている。

【００４４】請求項６に記載の発明は、非同期転送モー
ド網の仮想パス容量設計方法において、予め定められ
た、仮想パス容量Ｃ、セル到着率Ａ、セル損失率Ｒ、お
よび、未知変数ｄの関数ｆ(C,A,R,d)＝０を記憶し、設
計対象の仮想パスのセル送出バッファにおいて、セル到
着率Ａとセル損失率Ｒを測定し、現在の仮想パス容量Ｃ
０、前記セル到着率Ａとセル損失率Ｒの測定値、およ
び、前記関数ｆ(C,A,R,d)から、未知変数ｄを定め、該
定められたｄ、前記セル到着率Ａの測定値、および、前
記セル損失率Ｒの代わりに予め定められたセル損失率目
標値を、前記関数ｆ(C,A,R,d)に与えることによって仮
想パス容量Ｃを定めることを特徴としている。

【００４５】請求項７に記載の発明は、請求項６に記載
の仮想パス容量設計方法において、前記関数ｆ(C,A,R,
d)が、ｆ(C,A,R,d)＝（Ｃ−Ａ）／Ａ−ｄ＊log（Ｒ）で
あることを特徴としている。

【００４６】請求項８に記載の発明は、請求項６または
７に記載の仮想パス容量設計方法において、前記セル損
失率Ｒを直接測定する代わりに、推定値で行うことを特
徴とする仮想パス容量設計方法。

【００４７】請求項９に記載の発明は、請求項８に記載
の仮想パス容量設計方法において、設計対象の仮想パス
の送出バッファに閾値を予め設定し、セル到着毎または
一定時間毎に、前記送出バッファ内の送出待ちセル数で
あるＱ長が前記閾値より大か否かを検出し、予め定めら
れた回数検出した時、または、予め定められた時間経過
した時に、前記閾値より大であった回数の比であるＱ長
閾値超過頻度を求め、予め定められたＱ長閾値超過頻度
の関数により、セル損失率推定値を与えることを特徴と
している。

【００４８】請求項１０に記載の発明は、請求項９に記
載の仮想パス容量設計方法において、予め設定する閾値
をk1，k2，k3とし、これら閾値の関係がk1／k2＝k2／k3
となるように定め、それぞれの閾値をＱ長が超過する頻
度x1，x2，x3を測定し、前記Ｑ長超過頻度の関数を、 log(Ｒ)＝（log(x2)−log(x1)）＊Ｋ^a／（k2^a−k1^a）＋
(k2^a＊log(x2)−k1^a＊log(x1))／(k2^a−k1^a)； ａ＝｛log(log（x2)−log(x3))−log(log(x1)−log(x
2))｝／log(k2／k1) （ただし、Ｋはバッファサイズ）として、セル損失率推
定値を求めることを特徴としている。

【００４９】

【発明の実施の形態】［発明の概要］まず、本発明に係
る仮想パス容量制御装置について説明する前に、その技
術的基礎となる仮想パス設計方法について説明する。本
出願の発明者は、トラヒック特性が変わらなければ、仮
想パス容量Ｃ、セル到着率Ａ、セル損失率Ｒ、未知変数
ｄに対し、多くのトラヒック特性で、 （Ｃ−Ａ）／Ａ−ｄ＊log（Ｒ）＝０ ……（１） が、ほぼ成立することを確認した。

【００５０】これにより、ある仮想パス容量Ｃ０の場合
に、セル到着率、セル損失率が分かれば、上記（１）式
により未知変数ｄを定めることができる。したがって、
（１）式により定めた未知変数ｄを用い、セル損失率を
その目標値にとれば、セル到着率Ａの現在のトラヒック
を、セル損失率目標値Ｒで運ぶ仮想パス容量Ｃは、 Ｃ＝Ａ（１＋ｄ＊log（Ｒ）） ……（２） で求められる。

【００５１】しかしながら、セル損失率の測定は、しば
しば困難である。そこで、Ｑ長閾値超過頻度測定によ
り、セル損失率推定を行う。セル損失率推定は、長時間
相関トラヒックのＱ長分布として知られるワイブル分布
のパラメータ推定により行う。ワイブル分布の補分布関
数Ｆ（ｘ）（ｘを超過する確率）は、 Ｆ（ｘ）＝ｂ exp（−ｈ＊ｘ^a） ……（３） であるので、Ｑ長閾値k1，k2，k3を、k3／k2＝k2／k1と
とることで、Ｒ（＝Ｆ（Ｋ）；Ｋはバッファサイズ）
は、 log(Ｒ)＝（log(x2)−log(x1)）＊Ｋ^a／（k2^a−k1^a） ＋(k2^a＊log(x2)−k1^a＊log(x1))／(k2^a−k1^a) ……（４）； ａ＝{log(log(x2)−log(x3))−log(log(x1)−log(x2))}／log(k2／k1)……（５ ）で求められる。

【００５２】ここで、（４）式，（５）式における、x
1，x2，x3は、それぞれＱ長閾値k1，k2，k3に対するＱ
長閾値超過頻度であり、バッファ内のセル数が各Ｑ長閾
値を超過した回数を、到着セル数で正規化した値であ
る。

【００５３】これにより、まず、バッファにセルが到着
する毎に、または、一定時間毎に、上記バッファ内の送
出待ちセル数と各Ｑ長閾値k1，k2，k3とを比較する。そ
して、上記送出待ちセル数が各Ｑ長閾値を越えた回数
を、各Ｑ長閾値k1，k2，k3に対応して各々カウントして
いく。さらに、これらカウント値が予め設定されていた
値になった時、または、所定時間経過する毎に、その間
到着したセル数に基づいてＱ長閾値超過頻度x1，x2，x3
を求める。

【００５４】そして、このＱ長閾値超過頻度x1，x2，x3
と、Ｑ長閾値k1，k2，k3およびバッファサイズＫとによ
り、（４）式，（５）式に基づいてセル損失率の推定値
Ｒを求める。また、別途、セル到着率Ａを求めておき、
このセル到着率Ａと、上記求めたセル損失率の推定値Ｒ
と、前述した仮想パス容量Ｃ０とにより、（１）式に基
づいて未知定数ｄを求める。そして、この求めた未知定
数ｄと、セル到着率Ａと、予め定められているセル損失
率の目標値Ｒ０とから、（２）式により仮想パス容量Ｃ
を求めることができる。

【００５５】次に、上述した仮想パス容量設計方法を基
礎とした、本実施形態における仮想パス容量制御装置に
ついて、図１を参照して説明する。図１において、１は
交換機であり、スイッチ２、セル送出装置３，４（従来
技術のセル送出装置１００と同等）、プロセッサ５を有
する。セル送出装置３、４では、各送出バッファ毎に予
め定められたＱ長閾値k1，k2，k3が、図６のTh1、Th2の
如く設定されている。Ｑ長閾値が各送出バッファ毎に３
点となっている以外は、図６のバッファ１２１，１２２
と同じなので図示は省略する。なお、上記Ｑ長閾値k1，
k2，k3は、それぞれ、k3／k2＝k2／k1という関係が成り
立つように定められている。

【００５６】プロセッサ５は、情報送受信装置６および
回線１１によって設計装置７と通信する。また、プロセ
ッサ５は、図２に示すようなテーブルを備えている。そ
して、各バッファ毎に到着セル数のカウンタおよび第１
ないし第３閾値超過カウンタを有し、各セル送出装置内
のセル送出バッファにおいてセル到着が観測される毎
に、到着セル数のカウンタの値を１加算して、テーブル
内の対応する到着セル数ｉの値を更新する。また、この
時、セル到着時のＱ長（バッファ内セル数）が、第１閾
値k1、第２閾値k2、または、第３閾値k3を超えているこ
とが観測される毎に、対応する閾値超過カウンタの値を
１加算し、テーブル内の対応する第１ないし第３閾値超
過回数j1，j2，j3の値を更新する。そして、図２に示す
テーブルに記録された各データは、一定周期Ｔ毎に送受
信装置６を経て、回線１１より設計装置７に通知され、
通知後クリアされる。

【００５７】設計装置７には、情報送受信装置８および
プロセッサ９、メモリ１０があって、交換機１と通信可
能であると共に、プロセッサ９およびメモリ１０によっ
て、実際に仮想パス容量の設計を行う。設計装置７内の
プロセッサ９には、 ｄ＝（Ｃ−Ａ）／（Ａ＊log（Ｒ）） ……（６）、お
よび、 Ｃ＝Ａ（１＋ｄ＊log（Ｒ）） ……（７） という数値処理演算式が組まれ記憶されている。ここ
で、上記（６）式および（７）式は、ｆ(C,A,R,d)＝
（Ｃ−Ａ）／Ａ−ｄ＊log（Ｒ）＝０を、ｄについて解
いたものと、Ｃについて解いたものである。

【００５８】さらに、プロセッサ９には、 log(Ｒ)＝（log(x2)−log(x1)）＊Ｋ^a／（k2^a−k1^a） ＋(k2^a＊log(x2)−k1^a＊log(x1))／(k2^a−k1^a) ……（８）； ａ＝{log(log(x2)−log(x3))−log(log(x1)−log(x2))}／log(k2／k1)……（９ ） （ただし、Ｋはバッファサイズ） の数値処理演算が組み込まれ、記憶されている。また、
メモリ１０には、現在の（すなわち、前回求められた）
各設計対象の仮想パス容量Ｃ０と、バッファ閾値k1，k
2，k3、測定周期Ｔ、セル損失率目標値、および、セル
長Ｌ（定数）が記憶されている。

【００５９】上述した構成の仮想パス容量制御装置にお
いて、まず、プロセッサ９は、送受信装置８より、交換
機１の想定結果を得ると、設計対象仮想パスに対する到
着セル数ｉ、および、第１閾値k1超過回数j1、第２閾値
k2超過回数j2、第３閾値k3超過回数j3のデータから、そ
れぞれ、j1／ｉ，j2／ｉ，j3／ｉという演算によって閾
値k1，k2，k3の各閾値超過頻度x1，x2，x3を求める。

【００６０】これを、予め組み込まれ記憶されている
（８）式，（９）式に適用し、セル損失率（の推定値）
Ｒを得る。また、受信した到着セル数データｉと、メモ
リ１０に記憶されていた測定周期Ｔおよびセル長Ｌによ
り、セル到着率Ａ（bps）をｉＬ／Ｔの演算により得
る。この得られたセル到着率Ａ、上記得られたセル損失
率Ｒの推定値およびメモリ１０に記憶されている仮想パ
ス容量Ｃ０を用いて（６）式を評価し、未知変数ｄを得
る。次いで、この得られた変数ｄおよび上記セル到着率
Ａを再び用い、さらに、メモリ１０に記憶されているセ
ル損失率目標値をセル損失率Ｒとして用いて、（７）式
を評価し、目的の仮想パス容量Ｃを得る。

【００６１】そして、トラヒック特性の変化時や、仮想
パス容量の変更または再設定時には、（６）式および
（７）式自体は不変だが、ｄの値が変化するので、設計
装置７は、上記内容、すなわち、ｄを求め、この求めた
ｄと、測定された到着率Ａにより仮想パス容量を予め定
められた時点毎に算出し、仮想パス容量の再設定を行
う。また、交換機１は、設計装置７によって再設定され
た仮想パス容量に基づいてセル送出制御を行う。この
後、次時点の設計に備え、メモリ１０に記憶されている
仮想パス容量Ｃ０を、上記設定仮想パス容量Ｃに書き換
える。

【００６２】

【発明の効果】以上詳述したように、本発明によれば、
Ｑ長閾値k1，k2，k3をk3／k2＝k2／k1と定め、 log(Ｒ)＝（log(x2)−log(x1)）＊Ｋ^a／（k2^a−k1^a）＋
(k2^a＊log(x2)−k1^a＊log(x1))／(k2^a−k1^a)、および、 ａ＝｛log(log（x2)−log(x3))−log(log(x1)−log(x
2))｝／log(k2／k1) という式を用いることにより、仮想パスに付随するセル
送出待ちバッファにおけるセル損失率Ｒを効率良く推定
することができる。

【００６３】さらに、ｆ(C,A,R,d)＝（Ｃ−Ａ）／Ａ−
ｄ＊log（Ｒ）を用いることで仮想パス容量を高速・高
精度に設計することができる。

【図面の簡単な説明】

【図１】 本発明の実施形態における仮想パス容量制御
装置の一構成例を示すブロック図である。

【図２】 同仮想パス容量制御装置に接続される交換機
内のプロセッサが備えているテーブルの内容を説明する
説明図である。

【図３】 ＡＴＭ交換機に終端する仮想パスとそのセル
送出待ちバッファの概念的な接続構成を示す概念図であ
る。

【図４】 従来の仮想パス容量設計方法を実施するシス
テムの構成を示すブロック図である。

【図５】 従来の他の仮想パス容量設計方法を実施する
システムの構成を示すブロック図である。

【図６】 従来の別の仮想パス容量設計方法を実施する
システムの構成を示すブロック図である。

【図７】 図６のシステム内における設計装置が備えて
いるテーブルの内容を説明する説明図である。

【符号の説明】

１ 交換機 ２ スイッチ ３，４ セル送出装置 ５，９ プロセッサ ６，８ 情報送受信装置 ７ 設計装置 １０ メモリ １１ 回線

Claims (10)

【特許請求の範囲】
1. 【請求項１】 非同期転送モード網において、予め定め
   られた時点毎に、仮想パス容量の再設定を行う仮想パス
   容量制御装置であって、 仮想パス容量Ｃ、セル到着率Ａ、セル損失率Ｒの間の関
   係を記述し、未知変数ｄを含む関数ｆ(C,A,R,d)を記憶
   する手段と、 制御対象の仮想パスのセル送出バッファにおいて、前回
   の仮想パス容量再設定時から、今回の仮想パス容量再設
   定時までの期間の、前記送出バッファにおけるセル到着
   率Ａとセル損失率Ｒを測定する手段と、 セル到着率Ａとセル損失率Ｒの前記測定値と、現在の仮
   想パス容量Ｃ０と、前記関数ｆ(C,A,R,d)とから、未知
   変数ｄを算出する手段と、 前記算出した未知変数の値ｄ、前記セル到着率Ａの測定
   値、および、前記セル損失率Ｒの代わりに予め設定され
   たセル損失率目標値を用いて、前記関数ｆ(C,A,R,d)か
   ら、今回再設定すべき仮想パス容量を算出する手段を有
   することを特徴とする仮想パス容量制御装置。
2. 【請求項２】 請求項１に記載の仮想パス容量制御装置
   において、 関数ｆ(C,A,R,d)が、 ｆ(C,A,R,d)＝（Ｃ−Ａ）／Ａ−ｄ＊log（Ｒ） であることを特徴とする仮想パス容量制御装置。
3. 【請求項３】 請求項１または２に記載の仮想パス容量
   制御装置において、 前回の仮想パス容量再設定時から、今回の仮想パス容量
   再設定時までの期間の、前記送出バッファにおけるセル
   損失率Ｒを直接測定する代わりに、推定する手段を有す
   ることを特徴とする仮想パス容量制御装置。
4. 【請求項４】 請求項３に記載の仮想パス容量制御装置
   において、 制御対象の仮想パスの送出バッファにおける、セル到着
   毎または一定時間毎のバッファ内送出待ちセル数である
   Ｑ長が、予め設定した閾値より大か否かを検出する手段
   と、 前記検出が予め定められた回数に達するか、または予め
   定められた時間経過した場合には、Ｑ長が閾値より大で
   あった回数の比であるＱ長閾値超過頻度を求め、予め定
   められたＱ長閾値超過頻度の関数により、セル損失率推
   定値を求める手段とをさらに有することを特徴とする仮
   想パス容量制御装置。
5. 【請求項５】 請求項４に記載の仮想パス容量制御装置
   において、 k1／k2＝k2／k3となるように予め定められた３個のＱ長
   の閾値k1，k2，k3を記憶する手段と、 前記各閾値をＱ長が超過する頻度x1，x2，x3を測定する
   手段と、 前記Ｑ長超過頻度の関数を、 log(Ｒ)＝（log(x2)−log(x1)）＊Ｋ^a／（k2^a−k1^a）＋
   (k2^a＊log(x2)−k1^a＊log(x1))／(k2^a−k1^a)； ａ＝｛log(log（x2)−log(x3))−log(log(x1)−log(x
   2))｝／log(k2／k1) （ただし、Ｋはバッファサイズ）として、セル損失率推
   定値を算出する手段とを有することを特徴とする仮想パ
   ス容量制御装置。
6. 【請求項６】 非同期転送モード網の仮想パス容量設計
   方法において、 予め定められた、仮想パス容量Ｃ、セル到着率Ａ、セル
   損失率Ｒ、および、未知変数ｄの関数ｆ(C,A,R,d)＝０
   を記憶し、 設計対象の仮想パスのセル送出バッファにおいて、セル
   到着率Ａとセル損失率Ｒを測定し、 現在の仮想パス容量Ｃ０、前記セル到着率Ａとセル損失
   率Ｒの測定値、および、前記関数ｆ(C,A,R,d)から、未
   知変数ｄを定め、 該定められたｄ、前記セル到着率Ａの測定値、および、
   前記セル損失率Ｒの代わりに予め定められたセル損失率
   目標値を、前記関数ｆ(C,A,R,d)に与えることによって
   仮想パス容量Ｃを定めることを特徴とする仮想パス容量
   設計方法。
7. 【請求項７】 請求項６に記載の仮想パス容量設計方法
   において、 前記関数ｆ(C,A,R,d)が、 ｆ(C,A,R,d)＝（Ｃ−Ａ）／Ａ−ｄ＊log（Ｒ） であることを特徴とする仮想パス容量設計方法。
8. 【請求項８】 請求項６または７に記載の仮想パス容量
   設計方法において、 前記セル損失率Ｒを直接測定する代わりに、推定値で行
   うことを特徴とする仮想パス容量設計方法。
9. 【請求項９】 請求項８に記載の仮想パス容量設計方法
   において、 設計対象の仮想パスの送出バッファに閾値を予め設定
   し、 セル到着毎または一定時間毎に、前記送出バッファ内の
   送出待ちセル数であるＱ長が前記閾値より大か否かを検
   出し、予め定められた回数検出した時、または、予め定
   められた時間経過した時に、前記閾値より大であった回
   数の比であるＱ長閾値超過頻度を求め、 予め定められたＱ長閾値超過頻度の関数により、セル損
   失率推定値を与えることを特徴とする仮想パス容量設計
   方法。
10. 【請求項１０】 請求項９に記載の仮想パス容量設計方
    法において、 予め設定する閾値をk1，k2，k3とし、これら閾値の関係
    がk1／k2＝k2／k3となるように定め、それぞれの閾値を
    Ｑ長が超過する頻度x1，x2，x3を測定し、 前記Ｑ長超過頻度の関数を、 log(Ｒ)＝（log(x2)−log(x1)）＊Ｋ^a／（k2^a−k1^a）＋
    (k2^a＊log(x2)−k1^a＊log(x1))／(k2^a−k1^a)； ａ＝｛log(log（x2)−log(x3))−log(log(x1)−log(x
    2))｝／log(k2／k1) （ただし、Ｋはバッファサイズ）として、セル損失率推
    定値を求めることを特徴とする仮想パス容量設計方法。