JPH11150112A - Semiconductor manufacturing system and manufacture of semiconductor device - Google Patents

Semiconductor manufacturing system and manufacture of semiconductor device

Info

Publication number
JPH11150112A
JPH11150112A JP9318098A JP31809897A JPH11150112A JP H11150112 A JPH11150112 A JP H11150112A JP 9318098 A JP9318098 A JP 9318098A JP 31809897 A JP31809897 A JP 31809897A JP H11150112 A JPH11150112 A JP H11150112A
Authority
JP
Japan
Prior art keywords
chamber
semiconductor substrate
etching
nitride film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9318098A
Other languages
Japanese (ja)
Inventor
Osamu Noguchi
修 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9318098A priority Critical patent/JPH11150112A/en
Publication of JPH11150112A publication Critical patent/JPH11150112A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form an oxidation-resistant nitride film containing oxygen at a specific concentration or lower on a semiconductor substrate by providing a means, which connects an etching chamber for removing natural oxide films formed on the substrate to a rapid thermal nitriding chamber, in which thermal nitride films are formed on the substrates in a high vacuum or inert gas atmosphere. SOLUTION: A semiconductor manufacturing device is provided with a cassette loader 101, which sets a substrate cassette 100 and a transportation chamber 103 connected to the loader 101 and provided with a transporting arm 102 and connects to a vapor phase etching chamber 104 by the use of a hydrogen fluoride and a quick thermal nitriding chamber 105 to the transportation chamber 103. In addition, a vacuum pipe and a vacuum pump are installed to each of the transportation chamber 103, a vapor phase etching chamber 104, and a rapid thermal nitriding chamber 105. Thereafter, the excessive formation of oxide film on the surfaces of semiconductor substrates can be prevented in the succeeding oxidizing process, by forming highly oxidation- resistant nitride films containing oxygen at a concentration of <=40 ppm on the surface of the substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、DRAMやフラッ
シュメモリなどのLSIメモリの製造における急速熱窒
化処理工程に特徴を有する半導体製造装置および該製造
装置を用いる半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus characterized by a rapid thermal nitridation step in the manufacture of LSI memories such as DRAMs and flash memories, and a method of manufacturing a semiconductor device using the manufacturing apparatus.

【0002】[0002]

【従来の技術】近年、DRAM(Dynamic Random Acces
s Memory)のメモリセルの容量やゲート絶縁膜に急速熱
窒化処理〔RTN(Rapid Thermal Nitridation )〕に
よる熱窒化膜が広く用いられている。図13に、従来用
いられている急速熱窒化処理装置の概略図を示す。従来
の装置においては、カセットローダー31に半導体基板
カセット31を設置した後、搬送アーム32によって、
半導体基板を急速熱窒化処理チャンバー33内に搬送
し、熱窒化膜を形成している。この急速熱窒化処理チャ
ンバー内は、通常窒素等の不活性ガスでパージされてお
り、半導体基板を急速熱窒化処理チャンバー内に搬入し
たのち、例えば、窒化種であるアンモニアガスを導入
し、系内を昇温して熱窒化膜を形成している。
2. Description of the Related Art In recent years, DRAMs (Dynamic Random Acceses) have been developed.
A thermal nitride film formed by rapid thermal nitridation (RTN (Rapid Thermal Nitridation)) is widely used for the capacity of a memory cell and a gate insulating film of a s memory. FIG. 13 shows a schematic view of a conventional rapid thermal nitriding apparatus. In the conventional apparatus, after the semiconductor substrate cassette 31 is set on the cassette loader 31, the transfer arm 32
The semiconductor substrate is transported into the rapid thermal nitridation chamber 33 to form a thermal nitride film. The inside of the rapid thermal nitridation chamber is usually purged with an inert gas such as nitrogen. After the semiconductor substrate is carried into the rapid thermal nitridation chamber, for example, ammonia gas, which is a nitriding species, is introduced. Is heated to form a thermal nitride film.

【0003】[0003]

【発明が解決しようとする課題】しかし、この技術にお
いては、次のような問題がある。
However, this technique has the following problems.

【0004】すなわち、熱窒化膜の形成において、該窒
化膜中の酸素濃度が40ppm以上になると酸化種に対
する耐性が失われ、窒化膜が容易に酸化されてしまう点
である(1995年 応用物理学会秋季連合講演会予稿
集 27a−ZB−1)。
That is, in forming a thermal nitride film, if the oxygen concentration in the nitride film exceeds 40 ppm, resistance to oxidizing species is lost, and the nitride film is easily oxidized (1995 Japan Society of Applied Physics). Autumn Union Lectures Proceedings 27a-ZB-1).

【0005】該窒化膜が酸化種に対する耐性が失われて
しまう場合には、結果として窒化膜の膜厚が薄くなり必
要な容量が確保できないことになる。
If the nitride film loses its resistance to oxidizing species, the thickness of the nitride film becomes small as a result, and a necessary capacity cannot be secured.

【0006】この酸化の原因は、原料であるアンモニア
中に含まれる酸素による場合もあるが、むしろ、窒化さ
れる際に、半導体基板上に空気中の酸素により形成され
る自然酸化膜から酸素と、半導体製造装置の各チャンバ
ー内に残留する微量の酸素による場合が多いと考えられ
ている。
The cause of this oxidation may be oxygen contained in the raw material ammonia, but rather, when nitriding, a natural oxide film formed on the semiconductor substrate by oxygen in air forms oxygen and oxygen. It is considered that a trace amount of oxygen remaining in each chamber of the semiconductor manufacturing apparatus is often used.

【0007】前者の場合は、熱窒化処理の前にフッ化水
素などのエッチングガスにより半導体基板表面の自然酸
化膜を除去を行ったとしても、エッチングチャンバーか
らRTN処理チャンバーに搬送されるまでに再び空気に
暴露されることで、再度自然酸化膜が形成されてしま
う。また、後者の場合は、半導体基板を装置内に搬入す
る際に大気の巻き込みが生じ、その後、不活性ガスによ
るパージを行ったとしても、チャンバー内には必ず微量
の酸素が残存する。
In the former case, even if the natural oxide film on the surface of the semiconductor substrate is removed by an etching gas such as hydrogen fluoride before the thermal nitriding treatment, the natural oxide film is removed again from the etching chamber to the RTN processing chamber. Exposure to air causes a natural oxide film to be formed again. In the latter case, a small amount of oxygen always remains in the chamber even when the semiconductor substrate is carried into the apparatus and air is entrapped.

【0008】以上のように、従来の製造装置では、窒化
膜中の酸素濃度を40ppm以下に制御することは困難
であり、半導体製造において、酸化種に対し高耐性の窒
化膜を形成できなかた。
As described above, in the conventional manufacturing apparatus, it is difficult to control the oxygen concentration in the nitride film to 40 ppm or less, and it has been difficult to form a nitride film having high resistance to oxidizing species in semiconductor manufacturing.

【0009】[0009]

【課題を解決するための手段】本発明は、かかる事情に
鑑みてなされたものであり、上記問題点を解決して、熱
窒化膜中の酸素濃度を低減可能な半導体製造装置および
半導体装置の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and solves the above-mentioned problems and provides a semiconductor manufacturing apparatus and a semiconductor device capable of reducing the oxygen concentration in a thermal nitride film. It is intended to provide a manufacturing method.

【0010】すなわち、本発明は、半導体基板上の酸化
膜を除去する手段と、熱窒化膜を形成する手段を有する
半導体製造装置であって、前記酸化膜を除去する手段と
前記熱窒化膜を形成する手段とを、高真空下または不活
性ガス雰囲気下で接続する手段を有することを特徴とす
る半導体製造装置である。
That is, the present invention is a semiconductor manufacturing apparatus having a means for removing an oxide film on a semiconductor substrate and a means for forming a thermal nitride film, wherein the means for removing the oxide film and the thermal nitride film are provided. A semiconductor manufacturing apparatus comprising: means for connecting a means for forming under a high vacuum or an atmosphere of an inert gas.

【0011】本発明の半導体製造装置において、前記半
導体基板は、好ましくはシリコン半導体基板である。ま
た、前記半導体基板上の酸化膜を除去する手段は、好ま
しくは半導体基板をエッチングチャンバー内に搬送した
のち、エッチング用ガスによりエッチングするものであ
り、前記エッチングガスは、好ましくはフッ化水素であ
る。さらに、前記酸化膜を除去する手段は、好ましく
は、エッチングチャンバー内の圧力を1×10-3Pa以
下にした後、半導体基板をエッチングガスで処理するも
のである。
In the semiconductor manufacturing apparatus according to the present invention, the semiconductor substrate is preferably a silicon semiconductor substrate. Further, the means for removing the oxide film on the semiconductor substrate preferably etches the semiconductor substrate with an etching gas after transporting the semiconductor substrate into an etching chamber, and the etching gas is preferably hydrogen fluoride. . Further, the means for removing the oxide film preferably treats the semiconductor substrate with an etching gas after reducing the pressure in the etching chamber to 1 × 10 −3 Pa or less.

【0012】また、前記熱窒化膜を形成する手段は、好
ましくは、急速熱窒化処理チャンバー内で、急速熱窒化
処理を行うものである。
Preferably, the means for forming the thermal nitride film performs a rapid thermal nitridation process in a rapid thermal nitridation chamber.

【0013】さらに、前記酸化膜を除去する手段と前記
熱窒化膜を形成する手段とを高真空下あるいは不活性ガ
スの雰囲気下で接続する手段は、好ましくは、半導体基
板を、エッチングチャンバーから急速熱窒化処理チャン
バーへ、高真空下、より好ましくは、装置内の圧力を3
×10-3Pa以下として、若しくは、窒素ガスやアルゴ
ンガス等の不活性ガスの雰囲気下で半導体基板を搬送す
るものである。
Preferably, the means for connecting the means for removing the oxide film and the means for forming the thermal nitride film under a high vacuum or in an atmosphere of an inert gas preferably includes a step of rapidly removing the semiconductor substrate from the etching chamber. Into the thermal nitriding chamber, under high vacuum, more preferably, the pressure in the apparatus is 3
The semiconductor substrate is transported at a pressure of × 10 −3 Pa or less or in an atmosphere of an inert gas such as a nitrogen gas or an argon gas.

【0014】本発明の半導体製造装置において、前記熱
窒化膜を形成する手段は、好ましくは、急速熱窒化処理
チャンバー内の圧力を1×10-3Pa以下または不活性
ガスの雰囲気にしたのち、該チャンバー内で、アンモニ
アガスの存在下に、800〜1200℃で半導体基板を
加熱するものである。前記熱窒化膜としては、窒化珪素
膜が好ましい。
In the semiconductor manufacturing apparatus according to the present invention, the means for forming the thermal nitride film preferably comprises: setting the pressure in the rapid thermal nitridation chamber to 1 × 10 −3 Pa or less or an inert gas atmosphere; The semiconductor substrate is heated at 800 to 1200 ° C. in the chamber in the presence of ammonia gas. The thermal nitride film is preferably a silicon nitride film.

【0015】また、本発明は、半導体基板を気相でエッ
チングする工程と、前記エッチング後、熱窒化処理を施
す工程とを有する半導体装置の製造方法において、前記
半導体基板を気相でエッチングする工程と前記熱窒化処
理を施す工程の間、半導体基板を高真空下、あるいは不
活性ガスの雰囲気下に保持することを特徴とする半導体
装置の製造方法である。
Further, the present invention provides a method of manufacturing a semiconductor device, comprising the steps of: etching a semiconductor substrate in a gas phase; and performing a thermal nitridation process after the etching. And a method of manufacturing a semiconductor device, wherein the semiconductor substrate is held under a high vacuum or in an atmosphere of an inert gas during the step of performing the thermal nitriding treatment.

【0016】本発明の半導体装置の製造方法は、好まし
くは、前記半導体製造装置により使用される。
The method for manufacturing a semiconductor device according to the present invention is preferably used by the semiconductor manufacturing apparatus.

【0017】以下、本発明を詳細に説明する。Hereinafter, the present invention will be described in detail.

【0018】本発明は、上述したように、半導体基板上
の酸化膜を除去する手段と、熱窒化膜を形成する手段
と、および前記酸化膜を除去する手段と前記熱窒化膜を
形成する手段とを、高真空下または不活性ガス雰囲気下
で接続する手段を有する半導体製造装置である。
As described above, the present invention provides a means for removing an oxide film on a semiconductor substrate, a means for forming a thermal nitride film, a means for removing the oxide film, and a means for forming the thermal nitride film. Are connected under high vacuum or in an inert gas atmosphere.

【0019】本発明の半導体製造装置の概要を図1に示
す。図1に示す装置は、半導体基板表面の自然酸化膜を
除去するためのエッチングチャンバー104と、半導体
基板上に熱窒化膜を形成するための急速熱窒化処理チャ
ンバー105と、および該半導体基板を各チャンバーに
搬送するための搬送チャンバー103とからなってい
る。
FIG. 1 shows an outline of a semiconductor manufacturing apparatus according to the present invention. The apparatus shown in FIG. 1 includes an etching chamber 104 for removing a natural oxide film on the surface of a semiconductor substrate, a rapid thermal nitridation processing chamber 105 for forming a thermal nitride film on a semiconductor substrate, and the semiconductor substrate. And a transfer chamber 103 for transfer to the chamber.

【0020】前記各チャンバー内は互いに密閉可能であ
り、高真空状態あるいは不活性ガス雰囲気下で、半導体
基板が搬送されるように互いに接続されている。
The interiors of the chambers can be sealed from each other, and are connected to each other so that the semiconductor substrates are transported under a high vacuum or in an inert gas atmosphere.

【0021】本発明において用いられる半導体基板は、
リンや砒素、ホウ素、ガリウムなどの不純物がドープさ
れていてもよいシリコン半導体基板が好ましい。
The semiconductor substrate used in the present invention comprises:
A silicon semiconductor substrate that may be doped with impurities such as phosphorus, arsenic, boron, and gallium is preferable.

【0022】また、本発明において、高真空とは、系内
の圧力が1×10-3Pa以下、好ましくは、2×10-4
Pa以下の状態をいう。系内の圧力が1×10-3Pa以
上で各操作を行うと、系内に残存する微量の酸素により
半導体基板表面に自然酸化膜が形成され、結果として、
熱窒化膜中に40ppm以上酸素が取り込まれることに
なるため好ましくない。
In the present invention, high vacuum means that the pressure in the system is 1 × 10 −3 Pa or less, preferably 2 × 10 −4 Pa.
It means a state of Pa or less. When each operation is performed at a pressure in the system of 1 × 10 −3 Pa or more, a natural oxide film is formed on the surface of the semiconductor substrate by a trace amount of oxygen remaining in the system, and as a result,
It is not preferable because 40 ppm or more of oxygen is taken into the thermal nitride film.

【0023】前記エッチングチャンバー104内には、
フッ化水素,CF4 などのエッチングガスおよび窒素ガ
ス、アルゴンガス等の不活性ガスを供給可能な配管が設
けられている。また、前記急速熱窒化処理チャンバー1
05内にも、アンモニア、窒素、ヒドラジン等の窒化物
源および窒素ガス(酸素を含まない高純度のもの)、ア
ルゴンガス等の不活性ガスを供給可能な配管が設けられ
ている。
In the etching chamber 104,
A pipe capable of supplying an etching gas such as hydrogen fluoride and CF 4 and an inert gas such as nitrogen gas and argon gas is provided. The rapid thermal nitriding chamber 1
A pipe capable of supplying a nitride source such as ammonia, nitrogen and hydrazine and an inert gas such as nitrogen gas (high-purity oxygen-free gas) and argon gas are also provided in 05.

【0024】本発明の半導体製造装置の動作は以下のよ
うである。
The operation of the semiconductor manufacturing apparatus according to the present invention is as follows.

【0025】先ず、本発明の半導体製造装置のカセット
収納部101に収納されているカセット100に半導体
基板をセットしたのち、搬送チャンバー103、エッチ
ングチャンバー104および急速熱窒化処理チャンバー
105内を、ターボ分子ポンプ等の真空ポンプで高真空
にして、各チャンバーを密閉する。本発明においては、
各チャンバーを高真空あるいは不活性ガスを充填する操
作は、前記のように同時に行ってもよいが、別個に行う
こともできる。
First, after a semiconductor substrate is set in the cassette 100 housed in the cassette housing part 101 of the semiconductor manufacturing apparatus of the present invention, the inside of the transfer chamber 103, the etching chamber 104 and the rapid thermal nitriding chamber 105 are set in a turbo molecular chamber. A high vacuum is applied by a vacuum pump such as a pump, and each chamber is sealed. In the present invention,
The operation of filling each chamber with a high vacuum or an inert gas may be performed simultaneously as described above, or may be performed separately.

【0026】次いで、前記搬送チャンバー103内に、
窒素ガス、アルゴンガス等の不活性ガスを充填して、系
内の酸素を極力除去した後、前記半導体基板をエッチン
グチャンバー104に搬送する。該エッチングチャンバ
ー104内も、半導体基板表面をエッチング後、自然酸
化膜が再形成されるのを防止するために、高真空または
不活性ガス雰囲気にしておくのが好ましい。
Next, in the transfer chamber 103,
After the oxygen in the system is removed as much as possible by filling an inert gas such as a nitrogen gas or an argon gas, the semiconductor substrate is transferred to the etching chamber 104. The inside of the etching chamber 104 is also preferably set to a high vacuum or an inert gas atmosphere in order to prevent a natural oxide film from being formed again after etching the semiconductor substrate surface.

【0027】半導体基板上には、空気中の酸素による自
然酸化膜が存在する。この自然酸化膜の存在すると、次
の熱窒化処理において、該自然酸化膜から窒化膜中に酸
素が取り込まれ、窒化膜中の酸素濃度を高める。従っ
て、自然酸化膜を除去する工程が必要である。
A natural oxide film due to oxygen in the air exists on the semiconductor substrate. When this natural oxide film is present, oxygen is taken into the nitride film from the natural oxide film in the next thermal nitridation treatment, and the oxygen concentration in the nitride film is increased. Therefore, a step of removing the natural oxide film is required.

【0028】次に、半導体基板をエッチングチャンバー
104内に搬送した後、該チャンバーを密閉状態にす
る。次に、フッ化水素ガスなどのエッチングガスを用い
て、半導体基板表面の酸化膜をエッチング除去する。こ
の際、エッチングの前にエッチングチャンバー104内
を再度高真空あるいは不活性ガスで充填しておくこと
は、系内から完全に酸素を除去する上で好ましい。
Next, after the semiconductor substrate is transferred into the etching chamber 104, the chamber is closed. Next, an oxide film on the surface of the semiconductor substrate is removed by etching using an etching gas such as a hydrogen fluoride gas. At this time, it is preferable to fill the inside of the etching chamber 104 again with a high vacuum or an inert gas before the etching in order to completely remove oxygen from the system.

【0029】前記エッチングチャンバー104内でエッ
チングする方法としては、例えば、フッ化水素,CF4
などのエッチングガスを用いる、ガスエッチング、プラ
ズマエッチング、スパッタエッチング、イオンビームエ
ッチング等がある。
As a method of etching in the etching chamber 104, for example, hydrogen fluoride, CF 4
Gas etching, plasma etching, sputter etching, ion beam etching, and the like using an etching gas such as

【0030】次いで、自然酸化膜をエッチングで除去し
た半導体基板を急速熱窒化処理チャンバー105に搬送
し、該チャンバー105を密閉し、窒化物源を供給し
て、800〜1200℃の温度範囲で、例えば、1分〜
5分間加熱することにより、半導体基板上に窒化膜を形
成させる。前記窒化物源としては、アンモニア、窒素、
ヒドラジン等が挙げられるが、アンモニアが取扱性、コ
スト等の点から好ましく使用される。なお、急速熱窒化
処理の前に、急速熱窒化処理チャンバー105内を再度
高真空にし、あるいは不活性ガスで充填しておくこと
は、完全に酸素を除去できる点で好ましい。
Next, the semiconductor substrate from which the natural oxide film has been removed by etching is transferred to a rapid thermal nitridation chamber 105, the chamber 105 is sealed, and a nitride source is supplied at a temperature of 800 to 1200 ° C. For example, from 1 minute
By heating for 5 minutes, a nitride film is formed on the semiconductor substrate. As the nitride source, ammonia, nitrogen,
Hydrazine and the like can be mentioned, and ammonia is preferably used in view of handleability, cost and the like. It is preferable that the inside of the rapid thermal nitridation chamber 105 is again set to a high vacuum or filled with an inert gas before the rapid thermal nitridation treatment, since oxygen can be completely removed.

【0031】その後、急速熱窒化処理チャンバーの加熱
および窒化物源の供給を止め、真空ポンプで排気し、半
導体基板を取り出すことにより、本発明の半導体製造装
置による急速熱窒化処理工程が終了する。
Thereafter, the heating of the rapid thermal nitridation chamber and the supply of the nitride source are stopped, the chamber is evacuated by a vacuum pump, and the semiconductor substrate is taken out, thereby completing the rapid thermal nitridation step by the semiconductor manufacturing apparatus of the present invention.

【0032】本発明の半導体製造装置は、例えば、DR
AMやフラッシュメモリの絶縁膜、誘電体膜としての窒
化珪素膜の形成に、好ましく用いることができる。
The semiconductor manufacturing apparatus of the present invention can
It can be preferably used for forming an insulating film of an AM or a flash memory and a silicon nitride film as a dielectric film.

【0033】本発明の製造装置によれば、酸素濃度が4
0ppm以下の窒化膜を形成することができる。かかる
窒化膜は耐酸化性に優れている。従って、引き続く酸化
工程において必要以上に酸化膜が形成されるのを防止で
きるので、窒化膜に必要な容量を確保することができ
る。
According to the manufacturing apparatus of the present invention, the oxygen concentration is 4
A nitride film of 0 ppm or less can be formed. Such a nitride film has excellent oxidation resistance. Therefore, it is possible to prevent an oxide film from being formed more than necessary in the subsequent oxidation step, and it is possible to secure a capacity required for the nitride film.

【0034】本願の第2の発明は、半導体基板を高真空
あるいは不活性ガスの雰囲気下に置く工程と、該半導体
基板をエッチングする工程と、前記エッチング後、急速
熱窒化処理を施す工程とを有することを特徴とする半導
体装置の製造方法である。
According to a second aspect of the present invention, a step of placing a semiconductor substrate in an atmosphere of high vacuum or an inert gas, a step of etching the semiconductor substrate, and a step of performing rapid thermal nitridation after the etching are performed. A method for manufacturing a semiconductor device, comprising:

【0035】本発明に用いることのできる半導体基板と
しては、リンや砒素、ホウ素、ガリウムなどの不純物が
ドープされていてもよいシリコン半導体基板が好まし
い。
As a semiconductor substrate that can be used in the present invention, a silicon semiconductor substrate that may be doped with impurities such as phosphorus, arsenic, boron, and gallium is preferable.

【0036】半導体基板を高真空あるいは不活性ガスの
雰囲気下に置く工程は、半導体基板を、エッチング工程
の前に、高真空下あるいは窒素ガスまたはアルゴンガス
などの不活性ガスの雰囲気下に置くものである。これ
は、系内から酸素ガスを極力除去しておくことで、熱窒
化処理の前にフッ化水素などのエッチングガスにより半
導体基板表面の自然酸化膜を除去を行ったとしても、再
び空気に暴露されることで、再度自然酸化膜が形成され
てしまうのを防止するためである。
The step of placing the semiconductor substrate in a high vacuum or an atmosphere of an inert gas includes placing the semiconductor substrate in a high vacuum or in an atmosphere of an inert gas such as a nitrogen gas or an argon gas before the etching step. It is. This is because by removing oxygen gas from the system as much as possible, even if the natural oxide film on the surface of the semiconductor substrate is removed with an etching gas such as hydrogen fluoride before thermal nitriding, it is exposed to air again. This is to prevent the formation of a natural oxide film again.

【0037】本発明において、高真空とは、系内の圧力
が1×10-3以下、好ましくは2×10-4以下の状態を
いう。系内の圧力が1×10-3Pa以上で各操作を行う
と、系内に残存する微量の酸素により、半導体基板表面
に自然酸化膜が形成しされ、結果として、熱窒化膜中に
40ppm以上酸素が取り込まれることになる。
In the present invention, high vacuum means a state in which the pressure in the system is 1 × 10 −3 or less, preferably 2 × 10 −4 or less. When each operation is performed at a pressure in the system of 1 × 10 −3 Pa or more, a natural oxide film is formed on the surface of the semiconductor substrate due to a small amount of oxygen remaining in the system, and as a result, 40 ppm is contained in the thermal nitride film. Thus, oxygen is taken in.

【0038】前記半導体基板を気相でエッチングする工
程は、該半導体基板を高真空あるいは不活性ガス雰囲気
下に置いたのち、フッ化水素等のエッチングガスの存在
下に前記半導体基板表面の自然酸化膜をエッチング除去
する工程である。エッチングの方法としては、例えば、
フッ化水素,CF4 などのエッチングガスを用いて、ガ
スエッチング、プラズマエッチング、スパッタエッチン
グ、イオンビームエッチング等のいわゆるドライエッチ
ング方式が挙げられる。
In the step of etching the semiconductor substrate in a gas phase, the semiconductor substrate is placed in a high vacuum or an inert gas atmosphere, and then the surface of the semiconductor substrate is naturally oxidized in the presence of an etching gas such as hydrogen fluoride. This is a step of removing the film by etching. As an etching method, for example,
A so-called dry etching method such as gas etching, plasma etching, sputter etching, or ion beam etching using an etching gas such as hydrogen fluoride or CF 4 can be used.

【0039】次の、急速熱窒化処理を施す工程は、窒化
物源の存在下に、800〜1200℃の温度範囲で、例
えば、1分〜5分間加熱して、半導体基板上に窒化膜を
形成させるものである。該窒化膜としては、例えば、窒
化珪素膜が挙げられる。また、前記窒化物源としては、
アンモニア、窒素、ヒドラジン等が挙げられるが、アン
モニアが取扱性、コスト等の点から好ましく使用され
る。なお、急速熱窒化処理の前に系内を高真空にしある
いは不活性ガスで充填しておくことは、完全に酸素を除
去する上で好ましい。
In the next step of performing a rapid thermal nitridation treatment, the nitride film is heated on the semiconductor substrate in a temperature range of 800 to 1200 ° C., for example, for 1 to 5 minutes in the presence of a nitride source. It is formed. Examples of the nitride film include a silicon nitride film. Further, as the nitride source,
Ammonia, nitrogen, hydrazine and the like can be mentioned, but ammonia is preferably used from the viewpoint of handleability and cost. It is preferable to make the inside of the system a high vacuum or fill it with an inert gas before the rapid thermal nitriding treatment in order to completely remove oxygen.

【0040】以上のようにして半導体基板上に窒化膜を
形成したのち、該半導体基板を取り出し、本発明の半導
体装置製造方法の急速熱窒化処理工程が終了する。
After the nitride film is formed on the semiconductor substrate as described above, the semiconductor substrate is taken out, and the rapid thermal nitridation process of the semiconductor device manufacturing method of the present invention is completed.

【0041】本発明の半導体装置の製造方法によれば、
例えば、DRAMやフラッシュメモリの絶縁膜、誘電体
膜としての窒化珪素膜を形成に好ましく用いることがで
きる。
According to the method of manufacturing a semiconductor device of the present invention,
For example, a silicon nitride film as an insulating film or a dielectric film of a DRAM or a flash memory can be preferably used.

【0042】本発明の製造方法によれば、酸素濃度が4
0ppm以下の窒化膜を形成することができる。かかる
窒化膜は、耐酸化性に優れる。従って、引き続く酸化工
程において必要以上に酸化膜が形成されるのを防止でき
るので、窒化膜に必要な容量を確保することができる。
According to the production method of the present invention, the oxygen concentration is 4
A nitride film of 0 ppm or less can be formed. Such a nitride film has excellent oxidation resistance. Therefore, it is possible to prevent an oxide film from being formed more than necessary in the subsequent oxidation step, and it is possible to secure a capacity required for the nitride film.

【0043】[0043]

【発明の実施の形態】以下に、本発明の半導体装置およ
び該半導体装置の製造方法を実施の形態の説明により、
更に詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device and a method of manufacturing the semiconductor device according to the present invention will be described with reference to the embodiments.
This will be described in more detail.

【0044】第1実施形態 先ず、図2に本発明の第1の実施の形態である半導体製
造装置の概念図を示す。この実施形態においては、図2
に示すように、基板カセット100を設置するカセット
ローダー101と、それにつながる搬送アーム102を
有する搬送チャンバー103を有し、さらにフッ化水素
による気相エッチングチャンバー104と、急速熱窒化
処理チャンバー105が搬送チャンバー103にそれぞ
れ接続されている。
First Embodiment First, FIG. 2 shows a conceptual diagram of a semiconductor manufacturing apparatus according to a first embodiment of the present invention. In this embodiment, FIG.
As shown in FIG. 2, a cassette loader 101 for installing a substrate cassette 100, a transfer chamber 103 having a transfer arm 102 connected to the cassette loader 101, and a gas phase etching chamber 104 of hydrogen fluoride and a rapid thermal nitridation chamber 105 are transferred. Each is connected to the chamber 103.

【0045】また、図3に示すように、搬送チャンバー
103には、真空配管106と真空ポンプ107が接続
され、図4および図5に示すように、フッ化水素による
気相エッチングチャンバー104および急速熱窒化処理
チャンバー105にも真空配管108,109と、真空
ポンプ110と111がそれぞれ配置されている。
As shown in FIG. 3, a vacuum pipe 106 and a vacuum pump 107 are connected to the transfer chamber 103. As shown in FIG. 4 and FIG. The thermal nitriding chamber 105 is also provided with vacuum pipes 108 and 109 and vacuum pumps 110 and 111, respectively.

【0046】さらに、急速熱窒化処理チャンバー105
の真空ポンプ111は、高真空に排気するためのターボ
分子ポンプ等の高真空排気用ポンプ112が接続されて
おり、この真空排気系は、切り替えバルブ113,11
4によって、気相エッチングと急速熱窒化処理時の処理
排気管115,116に切り替えができるようになって
いる。
Further, the rapid thermal nitriding chamber 105
The vacuum pump 111 is connected to a high vacuum pump 112 such as a turbo molecular pump for evacuating to a high vacuum. This vacuum pump system includes switching valves 113 and 11.
4 enables switching between the processing exhaust pipes 115 and 116 for the vapor phase etching and the rapid thermal nitridation processing.

【0047】また、気相エッチングチャンバー104に
は、フッ化水素供給用の配管117、急速熱窒化処理チ
ャンバー105には、アンモニアガス供給用の配管11
8、及び不活性ガス供給用配管119,120が、それ
ぞれ接続されている。
Further, a pipe 117 for supplying hydrogen fluoride is provided in the vapor phase etching chamber 104, and a pipe 11 for supplying ammonia gas is provided in the rapid thermal nitriding chamber 105.
8, and the inert gas supply pipes 119 and 120 are connected to each other.

【0048】上記半導体製造装置を用いて、シリコン半
導体基板上に急速熱窒化処理によって、窒化珪素膜を形
成するフローチャートを図6に示す。
FIG. 6 shows a flow chart of forming a silicon nitride film on a silicon semiconductor substrate by rapid thermal nitridation using the above semiconductor manufacturing apparatus.

【0049】先ず、シリコン半導体基板を搬送チャンバ
ー103内のカセットにセットし、搬送チャンバー内の
圧力を0.13Pa程度にする。
First, the silicon semiconductor substrate is set in a cassette in the transfer chamber 103, and the pressure in the transfer chamber is set to about 0.13 Pa.

【0050】次いで、該半導体基板を予め0.13Pa
程度まで真空にしておいた気相エッチングチャンバー1
04に搬送アーム102を用いて搬送し、基板をセット
する。次いで、不活性ガスである窒素ガスを1SLM程
度パージして、排気を115に切り替えて行い、チャン
バー103内にフッ化水素ガスを導入して、シリコン半
導体基板上の自然酸化珪素膜をエッチングする。次い
で、排気ポンプにて系内のフッ化水素を排気した後、窒
素ガスを1SLM程度パージして、再度真空ポンプを用
いて真空引きを行う。
Next, the semiconductor substrate is previously set at 0.13 Pa
Vapor phase etching chamber 1 evacuated to a degree
04 is transported using the transport arm 102 and the substrate is set. Next, nitrogen gas, which is an inert gas, is purged by about 1 SLM, the exhaust is switched to 115, hydrogen fluoride gas is introduced into the chamber 103, and the natural silicon oxide film on the silicon semiconductor substrate is etched. Next, after evacuation of the hydrogen fluoride in the system by an exhaust pump, nitrogen gas is purged by about 1 SLM, and vacuuming is performed again using the vacuum pump.

【0051】次に、エッチングしたシリコン半導体基板
を搬送アーム102を用いて再び搬送チャンバー103
に搬送する。このとき、場合によって、搬送チャンバー
102内を、真空ポンプにて再度真空引きを行うことも
好ましい。
Next, the etched silicon semiconductor substrate is again transferred to the transfer chamber 103 by using the transfer arm 102.
Transport to At this time, it is preferable that the inside of the transfer chamber 102 is evacuated again by a vacuum pump in some cases.

【0052】次いで、前記シリコン半導体基板を予め
0.13Pa程度まで真空にしておいた急速熱窒化処理
チャンバー105内に搬送アーム102にて搬送し、基
板をセットする。
Next, the silicon semiconductor substrate is transported by the transport arm 102 into the rapid thermal nitriding chamber 105, which has been evacuated to about 0.13 Pa, and the substrate is set.

【0053】その後、急速熱窒化処理チャンバー105
内を、高真空排気ポンプ112を用いて、例えば、1.
3×10-4Pa程度まで排気を行ったのち、配管118
からアンモニアガスをチャンバー105内に導入し、同
時に排気を処理排気116に切り替える。そして、ラン
プによって、シリコン半導体基板を、例えば、850℃
程度まで加熱し、1分程度の処理で熱窒化珪素膜の形成
を施す。
Thereafter, the rapid thermal nitriding chamber 105
Using a high vacuum exhaust pump 112, for example,
After evacuating to about 3 × 10 −4 Pa, piping 118
, An ammonia gas is introduced into the chamber 105, and at the same time, the exhaust is switched to the processing exhaust 116. Then, the silicon semiconductor substrate is heated to 850 ° C. by a lamp, for example.
Then, the thermal silicon nitride film is formed by a process of about 1 minute.

【0054】次に、アンモニアの供給を止め、真空ポン
プ111によって、チャンバー内を排気し、再度真空引
きして、シリコン半導体基板を取り出す。以上の操作を
繰り返すことによって、すべての基板を急速熱窒化処理
を行った後、搬送チャンバーを大気圧に戻して、シリコ
ン半導体基板のカセット100を取り出し、急速熱窒化
処理が完了する。
Next, the supply of ammonia is stopped, the chamber is evacuated by the vacuum pump 111, and the chamber is evacuated again to take out the silicon semiconductor substrate. By repeating the above operation, all the substrates are subjected to the rapid thermal nitridation process, the transfer chamber is returned to the atmospheric pressure, the cassette 100 of the silicon semiconductor substrate is taken out, and the rapid thermal nitridation process is completed.

【0055】本実施形態の半導体製造装置によれば、酸
素濃度が40ppm以下の窒化膜を形成することができ
る。かかる窒化膜は、耐酸化性に優れる。従って、引き
続く酸化工程において必要以上に酸化膜が形成されるの
を防止できるので、窒化膜に必要な容量を確保すること
ができる。
According to the semiconductor manufacturing apparatus of this embodiment, a nitride film having an oxygen concentration of 40 ppm or less can be formed. Such a nitride film has excellent oxidation resistance. Therefore, it is possible to prevent an oxide film from being formed more than necessary in the subsequent oxidation step, and it is possible to secure a capacity required for the nitride film.

【0056】第2実施形態 本発明の第2実施形態では、各チャンバーの構成は、第
1実施形態と同じである。但し、搬送チャンバー103
(便宜上、同じものは同じ符号を付している。以下、同
じ)に、定常的に不活性ガスを流すための配管121が
接続されている点が異なっている。第2実施形態の搬送
チャンバー103の概念図を図7に示す。本実施形態で
は、配管121は、不活性ガス供給の配管を兼ねたもの
となっている。
Second Embodiment In the second embodiment of the present invention, the configuration of each chamber is the same as in the first embodiment. However, the transfer chamber 103
(For the sake of convenience, the same components are denoted by the same reference numerals. The same applies hereinafter.) The difference is that a pipe 121 for constantly flowing an inert gas is connected. FIG. 7 shows a conceptual diagram of the transfer chamber 103 of the second embodiment. In the present embodiment, the pipe 121 also serves as an inert gas supply pipe.

【0057】上記半導体製造装置を用いて、シリコン半
導体基板上に急速熱窒化処理によって、窒化珪素膜を形
成するフローチャートを図8に示す。なお、以下の説明
においては、第1実施例と同じものは、図を省略してい
る。
FIG. 8 is a flowchart of forming a silicon nitride film on a silicon semiconductor substrate by rapid thermal nitridation using the above semiconductor manufacturing apparatus. In the following description, the same components as those in the first embodiment are not shown.

【0058】先ず、シリコン半導体基板を搬送チャンバ
ー103内のカセットにセットし、搬送チャンバー内を
0.13Pa程度まで真空にする。次いで、配管121
から不活性ガスである窒素ガスを該チャンバー内に供給
し、半導体基板を窒素ガス雰囲気下に置く。
First, the silicon semiconductor substrate is set in a cassette in the transfer chamber 103, and the inside of the transfer chamber is evacuated to about 0.13 Pa. Next, the pipe 121
, A nitrogen gas as an inert gas is supplied into the chamber, and the semiconductor substrate is placed under a nitrogen gas atmosphere.

【0059】次いで、第1の実施形態と同様にして、該
半導体基板を予め0.13Pa程度まで真空にしておい
た気相エッチングチャンバー104に搬送アーム102
を用いて搬送し、フッ化水素ガスによりシリコン半導体
基板上の自然酸化珪素膜をエッチングを行う。そして、
エッチングしたシリコン半導体基板を再び搬送チャンバ
ー103内に搬送し、前記シリコン半導体基板を予め
0.13Pa程度まで真空にしておいた急速熱窒化処理
チャンバー105内に搬送し、急速熱窒化処理チャンバ
ー105内を、高真空排気ポンプ112を用いて、例え
ば、1.3×10-4Pa程度まで排気を行ったのち、配
管118からアンモニアガスを急速熱窒化処理チャンバ
ー105内に導入し、ランプによって、シリコン半導体
基板を、例えば、1000℃程度まで加熱し、1分程度
の処理で熱窒化珪素膜の形成を施す。
Next, in the same manner as in the first embodiment, the transfer arm 102 is placed in the vapor phase etching chamber 104 in which the semiconductor substrate has been evacuated to about 0.13 Pa in advance.
Then, the natural silicon oxide film on the silicon semiconductor substrate is etched by hydrogen fluoride gas. And
The etched silicon semiconductor substrate is transported again into the transport chamber 103, and the silicon semiconductor substrate is transported into the rapid thermal nitridation chamber 105 which has been evacuated to about 0.13 Pa in advance. After evacuation is performed to, for example, about 1.3 × 10 −4 Pa using the high vacuum evacuation pump 112, ammonia gas is introduced into the rapid thermal nitridation chamber 105 from the pipe 118, and the silicon semiconductor is irradiated with a lamp. The substrate is heated to, for example, about 1000 ° C., and a thermal silicon nitride film is formed by processing for about 1 minute.

【0060】次に、アンモニアの供給を止め、真空ポン
プ111によって、チャンバー内を排気し、再度真空引
きして、シリコン半導体基板を取り出し、搬送チャンバ
ーを大気圧に戻して、シリコン半導体基板のカセット1
00を取り出し、急速熱窒化処理を終了する。
Next, the supply of ammonia was stopped, the inside of the chamber was evacuated by the vacuum pump 111, the chamber was evacuated again, the silicon semiconductor substrate was taken out, and the transfer chamber was returned to atmospheric pressure.
00 is taken out, and the rapid thermal nitriding treatment is completed.

【0061】本実施形態の半導体製造装置によれば、実
施例1と同様に、酸素濃度が40ppm以下の窒化膜を
形成することができる。かかる窒化膜は、耐酸化性に優
れたものとなっている。従って、引き続く酸化工程にお
いて必要以上に酸化膜が形成されるのを防止できるの
で、窒化膜に必要な容量を確保することができる。
According to the semiconductor manufacturing apparatus of this embodiment, a nitride film having an oxygen concentration of 40 ppm or less can be formed as in the first embodiment. Such a nitride film has excellent oxidation resistance. Therefore, it is possible to prevent an oxide film from being formed more than necessary in the subsequent oxidation step, and it is possible to secure a capacity required for the nitride film.

【0062】第3実施形態 本発明の第3の実施の形態は、本発明の半導体装置の製
造方法を用いるDRAMの製造例である。
Third Embodiment A third embodiment of the present invention is an example of manufacturing a DRAM using the method of manufacturing a semiconductor device according to the present invention.

【0063】本発明の製造方法により作られたセル完成
時のDRAMの縦断面図を図9に示す。同図に示すよう
に、先ず、シリコン半導体基板2上にLOCOS酸化
(Local Oxidation of Silicon)することにより、選択
酸化領域3と、それ以外の領域で、素子が形成されるア
クティブ領域4とが形成されている。
FIG. 9 shows a vertical sectional view of a DRAM at the completion of a cell manufactured by the manufacturing method of the present invention. As shown in FIG. 1, first, LOCOS oxidation (Local Oxidation of Silicon) is performed on a silicon semiconductor substrate 2 to form a selectively oxidized region 3 and an active region 4 where elements are formed in other regions. Have been.

【0064】選択酸化領域3とアクティブ領域4とに
は、例えば、ポリシリコンからなるワード線6が、それ
ぞれ薄い酸化膜7を介して形成されている。特にアクテ
ィブ領域4のワード線は、MOSFET8のゲート電極
9を形成している。ゲート電極9の両側には、それぞれ
絶縁膜からなるサイドウォール10が形成されており、
また、半導体基板2側には、LDD(Lightly Doped Dr
ain )と呼ばれるFET構造に特有なプロファイルの活
性領域11(ソースおよびドレイン領域)が形成されて
いる。この活性領域11は、サイドウォール10形成前
後にイオン注入を2回にわけて行うことにより形成され
る。そして、ゲート電極9およびワード線6を、例え
ば、酸化シリコン膜やリン含有膜(PSG膜)などから
なる絶縁層12と、例えば、窒化珪素膜からなるエッチ
ストッパ層13とで覆っている。絶縁層12とエッチス
トッパ層13とには、選択酸化領域3側の活性領域14
に達するコンタクトホール15が形成され、このコンタ
クトホール15を介して、メモリ・キャパシタの下部電
極16が設けられている。
In the selective oxidation region 3 and the active region 4, for example, word lines 6 made of polysilicon are formed via thin oxide films 7, respectively. In particular, the word line in the active region 4 forms the gate electrode 9 of the MOSFET 8. Side walls 10 made of an insulating film are formed on both sides of the gate electrode 9, respectively.
On the semiconductor substrate 2 side, an LDD (Lightly Doped Dr.
ain), an active region 11 (source and drain regions) having a profile unique to the FET structure is formed. The active region 11 is formed by performing ion implantation twice before and after the formation of the sidewall 10. Then, the gate electrode 9 and the word line 6 are covered with an insulating layer 12 made of, for example, a silicon oxide film or a phosphorus-containing film (PSG film) and an etch stopper layer 13 made of, for example, a silicon nitride film. The insulating layer 12 and the etch stopper layer 13 have an active region 14 on the selective oxidation region 3 side.
Is formed, and a lower electrode 16 of the memory capacitor is provided through the contact hole 15.

【0065】該下部電極16は、コンタクトホール15
から上方に延びた柱周囲にフィン部を所定間隔をおいて
3枚重ねて具備している。そして、表面側に窒化珪素/
酸化珪素からなる誘電体膜17を介して上部電極18が
形成され、これにより、メモリ・キャパシタ19が構成
されている。
The lower electrode 16 is formed in the contact hole 15
Three fins are provided at predetermined intervals around a column extending upward from the fin. And silicon nitride /
An upper electrode 18 is formed via a dielectric film 17 made of silicon oxide, thereby constituting a memory capacitor 19.

【0066】次に、上記DRAMの製造方法について説
明する。
Next, a method for manufacturing the DRAM will be described.

【0067】図10に示すのは、本発明の第3の実施の
形態である上記DRAMの製造工程を示す要部略断面図
である。なお、同図においては、簡略化のために、メモ
リ・キャパシタ以外の素子や配線などをすべて省略して
ある。
FIG. 10 is a schematic sectional view showing a main part of a manufacturing process of the DRAM according to the third embodiment of the present invention. It should be noted that, for simplification, all elements and wirings other than the memory capacitors are omitted in FIG.

【0068】先ず、LOCOS酸化を行い、ゲート酸化
膜を形成した後に、ワード線およびMOSFETの電極
を同時形成する。その後、浅いイオン注入、サイドウォ
ール形成、深いイオン注入を経て、LDD構造のMOS
FETの形成工程を終了する。そして、絶縁層およびエ
ッチングストッパ層を全面に成膜する。
First, after LOCOS oxidation is performed to form a gate oxide film, word lines and MOSFET electrodes are simultaneously formed. After that, through shallow ion implantation, sidewall formation, and deep ion implantation, the MOS transistor having the LDD structure is formed.
The step of forming the FET is completed. Then, an insulating layer and an etching stopper layer are formed on the entire surface.

【0069】図10(A)中、半導体基板20上に最初
に成膜されている符号21の層は、このエッチングスト
ッパ層を示す。エッチングストッパ層21上には、第1
の層22と第2の層23とを交互に単数または複数回、
ここでは、3回繰り返し積層する。これら2種類の層2
2,23は、メモリ・キャパシタの下部電極のフィン形
状を出すために、いわゆる「型」として機能する。
In FIG. 10A, the layer denoted by reference numeral 21 formed first on the semiconductor substrate 20 indicates this etching stopper layer. On the etching stopper layer 21, the first
Layer 22 and the second layer 23 alternately one or more times,
Here, lamination is repeated three times. These two types of layers 2
2 and 23 function as a so-called "mold" in order to obtain the fin shape of the lower electrode of the memory capacitor.

【0070】次に、図10(B)に示すように、このよ
うな第1の層22と、第2の層23を貫いて、図示しな
いMOSFETの活性層に達する接続孔24を開口す
る。この接続孔24の開口は、パターニングしたレジス
ト25をマスクに。例えばCF4 などのフッ化物系ガス
を用いたRIEで一度に行うことができる。
Next, as shown in FIG. 10B, a connection hole 24 that penetrates the first layer 22 and the second layer 23 and reaches the active layer of the MOSFET (not shown) is opened. The opening of the connection hole 24 is formed by using the patterned resist 25 as a mask. For example, RIE using a fluoride-based gas such as CF 4 can be performed at a time.

【0071】続いて、図10(C)に示すように、この
開口した接続孔24の内側壁から横方向に、前記第1,
2の層22,23のいずれか一方の層を選択的にエッチ
ングする。本実施形態では、ウェハをフッ化水素系のエ
ッチャントに浸漬し、あるいはフッ酸蒸気などを吹きつ
けることにより。第1の層22を等方的にエッチングし
た。
Subsequently, as shown in FIG. 10 (C), the first and second connection holes 24 extend laterally from the inner wall of the connection hole 24.
Either one of the second layers 22 and 23 is selectively etched. In the present embodiment, the wafer is immersed in a hydrogen fluoride-based etchant or sprayed with hydrofluoric acid vapor or the like. The first layer 22 was isotropically etched.

【0072】その後、図10(D)に示すように、この
エッチングにより除去された部分および接続孔24を埋
め込み、第1,2の層22,23を覆うように下部電極
となるポリシリコンからなる第3の層26を、例えば、
CVD法で成膜する。この際、該ポリシリコン層26に
は、不純物が注入されてもよい。
Thereafter, as shown in FIG. 10D, the portion removed by this etching and the connection hole 24 are buried, and the lower electrode is made of polysilicon so as to cover the first and second layers 22 and 23. The third layer 26 is, for example,
The film is formed by a CVD method. At this time, an impurity may be implanted into the polysilicon layer 26.

【0073】次に、第前記1の層22と第2の層23
を、表面側から、例えば、フォトエッチング法にて除去
する。
Next, the first layer 22 and the second layer 23
Is removed from the surface side by, for example, a photo etching method.

【0074】以上のようにして、メモリ・キャパシタを
完成させることができる。
As described above, the memory capacitor can be completed.

【0075】次に、以上のようにして得られたメモリ・
キャパシタ付き半導体基板を、図11に示すように、例
えば、第1実施形態で用いた半導体製造装置を用いて、
2×10-3Paの高真空下、あるいは窒素ガス等の不活
性ガス雰囲気下で、酸素ガスを極力除去したのち、連続
的に表面の自然酸化珪素膜をエッチング除去、急速熱窒
化処理により、表面に窒化珪素膜27を形成する。次い
で、CVD法により窒化珪素膜28をさらに形成し、窒
化膜全体の膜厚を5〜6nmとした後、例えば、熱酸化
法により、該窒化膜28上に、膜厚1〜2nmの薄い酸
化珪素膜29を形成する。以上のようにして得られる状
態図を図12に示す。
Next, the memory obtained as described above
As shown in FIG. 11, for example, a semiconductor substrate with a capacitor is formed by using the semiconductor manufacturing apparatus used in the first embodiment.
After removing oxygen gas as much as possible under a high vacuum of 2 × 10 −3 Pa or in an inert gas atmosphere such as nitrogen gas, the natural silicon oxide film on the surface is continuously removed by etching, and rapid thermal nitriding is performed. A silicon nitride film 27 is formed on the surface. Next, a silicon nitride film 28 is further formed by a CVD method, and the total thickness of the nitride film is set to 5 to 6 nm. Then, a thin oxide film having a thickness of 1 to 2 nm is formed on the nitride film 28 by, for example, a thermal oxidation method. A silicon film 29 is formed. FIG. 12 shows a state diagram obtained as described above.

【0076】急速熱窒化処理の後に,CVD法にてさら
に窒化珪素膜を形成するのは、十分な膜厚を確保する為
であり、さらに酸化珪素膜を形成するのは、窒化珪素膜
は、誘電率が大きくMOS素子の蓄積電荷量を向上させ
る役割を果たす一方で、リーク電流が発生しやすいの
で、それを防止するためである。
The reason why the silicon nitride film is further formed by the CVD method after the rapid thermal nitridation treatment is to secure a sufficient film thickness. The reason for this is to prevent leakage current from easily occurring while having a large dielectric constant to improve the amount of stored charges in the MOS element.

【0077】次に、前記酸化珪素膜29をパターニン
グ、フォトエッチングにより所定の形状を得たのち、前
記酸化珪素膜29の上に、例えば、CVD法により、ポ
リシリコンからなる上部電極層を形成することにより、
前記図9に示すDRAMのメモリ・キャパシタが完成す
る。
Next, after patterning the silicon oxide film 29 and obtaining a predetermined shape by photoetching, an upper electrode layer made of polysilicon is formed on the silicon oxide film 29 by, for example, a CVD method. By doing
The memory capacitor of the DRAM shown in FIG. 9 is completed.

【0078】以上のようにして製造されるDRAMは、
酸素濃度が40ppm以下の窒化膜を有する。かかる窒
化膜は、耐酸化性に優れたものとなっている。従って、
引き続く酸化工程において必要以上に酸化膜が形成され
るのを防止できるので、窒化膜に必要な容量が十分に確
保された高性能のDRAMを得ることができる。
The DRAM manufactured as described above is
It has a nitride film having an oxygen concentration of 40 ppm or less. Such a nitride film has excellent oxidation resistance. Therefore,
Since it is possible to prevent an oxide film from being formed more than necessary in the subsequent oxidation step, it is possible to obtain a high-performance DRAM having a sufficient capacity required for the nitride film.

【0079】[0079]

【発明の効果】本発明の半導体製造装置および半導体装
置の製造方法によれば、酸素濃度が40ppm以下の窒
化膜を有する半導体製造装置を得ることができる。かか
る窒化膜は、耐酸化性に優れる。従って、引き続く酸化
工程において必要以上に酸化膜が形成されるのを防止で
きるので、窒化膜に必要な容量を確保することができ
る。
According to the semiconductor manufacturing apparatus and the semiconductor device manufacturing method of the present invention, a semiconductor manufacturing apparatus having a nitride film having an oxygen concentration of 40 ppm or less can be obtained. Such a nitride film has excellent oxidation resistance. Therefore, it is possible to prevent an oxide film from being formed more than necessary in the subsequent oxidation step, and it is possible to secure a capacity required for the nitride film.

【0080】以上のようにして製造されるDRAMやフ
ラッシュメモリは、酸素濃度が40ppm以下の耐酸化
性に優れた窒化膜を有する。従って、引き続く酸化工程
において必要以上に酸化膜が形成されるのを防止できる
ので、窒化膜に必要な容量が十分に確保された高性能の
DRAMやフラッシュメモリを得ることができる。
The DRAM or flash memory manufactured as described above has a nitride film having an oxygen concentration of 40 ppm or less and excellent in oxidation resistance. Therefore, it is possible to prevent an oxide film from being formed more than necessary in the subsequent oxidation step, and it is possible to obtain a high-performance DRAM or flash memory in which the capacity required for the nitride film is sufficiently ensured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体製造装置の概要図である。FIG. 1 is a schematic diagram of a semiconductor manufacturing apparatus of the present invention.

【図2】本発明の半導体製造装置の概要図である。FIG. 2 is a schematic diagram of a semiconductor manufacturing apparatus of the present invention.

【図3】本発明の半導体製造装置の搬送チャンバーの概
要図である。
FIG. 3 is a schematic view of a transfer chamber of the semiconductor manufacturing apparatus of the present invention.

【図4】本発明の半導体製造装置のエッチングチャンバ
ーの概要図である。
FIG. 4 is a schematic diagram of an etching chamber of the semiconductor manufacturing apparatus of the present invention.

【図5】本発明の半導体製造装置の急速熱窒化処理チャ
ンバーの概要図である。
FIG. 5 is a schematic diagram of a rapid thermal nitriding chamber of the semiconductor manufacturing apparatus of the present invention.

【図6】本発明の半導体製造装置を用いる半導体基板の
急速熱窒化処理工程のフローチャートである。
FIG. 6 is a flowchart of a rapid thermal nitridation process of a semiconductor substrate using the semiconductor manufacturing apparatus of the present invention.

【図7】本発明の半導体製造装置の搬送チャンバーの概
要図である。
FIG. 7 is a schematic diagram of a transfer chamber of the semiconductor manufacturing apparatus of the present invention.

【図8】本発明の半導体製造装置を用いる半導体基板の
急速熱窒化処理工程のフローチャートである。
FIG. 8 is a flowchart of a rapid thermal nitridation process of a semiconductor substrate using the semiconductor manufacturing apparatus of the present invention.

【図9】本発明の半導体装置の製造方法により製造され
るDRAMの略断面図である。
FIG. 9 is a schematic sectional view of a DRAM manufactured by the method of manufacturing a semiconductor device according to the present invention.

【図10】本発明の半導体装置の製造方法によるDRA
M製造の各工程を示す要部略断面図である。(A)は、
エッチストッパ層上に、第1および第2の層を交互に3
回積層した図であり、(B)は、コンタクトホールを開
口後、レジスト膜を成膜した図であり、(C)は、第1
の層または第2の層を選択的にエッチングした図であ
り、(D)は、エッチングにより除去された部分および
コンタクトホールに電極を形成する第3の層を被膜した
図であり、(E)は、第3の層を全面エッチングして、
下部電極を分離した図であり、(F)は、フィン状とな
った下部電極の形成が終了した図である。
FIG. 10 is a diagram illustrating a DRA according to a method of manufacturing a semiconductor device of the present invention;
It is a principal part schematic sectional drawing which shows each process of M manufacture. (A)
The first and second layers are alternately formed on the etch stopper layer by 3
FIG. 3B is a diagram in which a contact hole is opened and then a resist film is formed, and FIG.
(D) is a diagram in which a third layer for forming an electrode in a portion removed by etching and a contact hole is coated, and FIG. Etches the third layer over the entire surface,
It is the figure which isolate | separated the lower electrode, and (F) is the figure which completed the formation of the fin-shaped lower electrode.

【図11】図10に示す状態から、本発明の半導体製造
方法により熱窒化珪素膜を成膜し、次いで、CVD法に
より窒化珪素膜をさらに成膜した図である。
11 is a view in which a thermal silicon nitride film is formed from the state shown in FIG. 10 by a semiconductor manufacturing method of the present invention, and then a silicon nitride film is further formed by a CVD method.

【図12】図11に示す状態から、酸化珪素膜を成膜し
た図である。
12 is a view in which a silicon oxide film is formed from the state shown in FIG.

【図13】従来の半導体製造装置を示す概要図である。FIG. 13 is a schematic diagram showing a conventional semiconductor manufacturing apparatus.

【符号の説明】[Explanation of symbols]

100,31…カセット、101,30…カセットロー
ダー、102,32…搬送アーム、103…搬送チャン
バー、104…エッチングチャンバー、105,33…
急速熱窒化処理チャンバー、106,108,109…
真空配管、107,110,111……真空ポンプ、1
12…高真空排気用ポンプ、113,114…切り替え
バルブ、115,116…処理排気管、117…HF供
給用配管、118…アンモニア供給用配管、119,1
20…不活性ガスパージ用配管、2,20…シリコン半
導体基板、3…選択酸化領域、4…アクティブ領域、5
…素子分離膜、6…ワード線、7…ゲート酸化膜、8…
MOSFET,9…ゲート電極、10…サイドウォー
ル、12…絶縁層、13,21…エッチングストッパ
層、11,14…活性領域、15,24…コンタクトホ
ール、16,26…下部電極、17…窒化珪素/酸化珪
素からなる誘電体膜、18…上部電極、19…メモリ・
キャパシタ、22…第1の層、23…第2の層、25…
レジスト膜、27,28…窒化珪素膜、29…酸化珪素
100, 31: cassette, 101, 30: cassette loader, 102, 32: transport arm, 103: transport chamber, 104: etching chamber, 105, 33 ...
Rapid thermal nitriding chamber, 106, 108, 109 ...
Vacuum piping, 107, 110, 111 ... vacuum pump, 1
12: high vacuum pump, 113, 114: switching valve, 115, 116: processing exhaust pipe, 117: HF supply pipe, 118: ammonia supply pipe, 119, 1
Reference numeral 20: inert gas purging pipe, 2, 20: silicon semiconductor substrate, 3: selective oxidation region, 4: active region, 5
... Element isolation film, 6 ... Word line, 7 ... Gate oxide film, 8 ...
MOSFET, 9 gate electrode, 10 sidewall, 12 insulating layer, 13, 21 etching stopper layer, 11, 14 active region, 15, 24 contact hole, 16, 26 lower electrode, 17 silicon nitride / Dielectric film made of silicon oxide, 18 ... upper electrode, 19 ... memory
Capacitor, 22 first layer, 23 second layer, 25
Resist film, 27, 28: silicon nitride film, 29: silicon oxide film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 29/788 29/792 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/8247 29/788 29/792

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上の酸化膜を除去する手段と、
熱窒化膜を形成する手段とを有する半導体製造装置であ
って、 前記酸化膜を除去する手段と前記熱窒化膜を形成する手
段とを、高真空下または不活性ガス雰囲気下で接続する
手段を有する、 半導体製造装置。
A means for removing an oxide film on a semiconductor substrate;
A semiconductor manufacturing apparatus having means for forming a thermal nitride film, wherein means for connecting the means for removing the oxide film and the means for forming the thermal nitride film under a high vacuum or an inert gas atmosphere is provided. Semiconductor manufacturing equipment.
【請求項2】前記半導体基板がシリコン半導体基板であ
る、 請求項1記載の半導体製造装置。
2. The semiconductor manufacturing apparatus according to claim 1, wherein said semiconductor substrate is a silicon semiconductor substrate.
【請求項3】前記半導体基板上の酸化膜を除去する手段
は、半導体基板をエッチングチャンバー内に搬送したの
ち、エッチング用ガスによりエッチングするものであ
る、 請求項1記載の半導体製造装置。
3. The semiconductor manufacturing apparatus according to claim 1, wherein the means for removing the oxide film on the semiconductor substrate is configured to carry the semiconductor substrate into an etching chamber and then perform etching with an etching gas.
【請求項4】前記エッチング用ガスは、フッ化水素であ
る、 請求項3記載の半導体製造装置。
4. The semiconductor manufacturing apparatus according to claim 3, wherein said etching gas is hydrogen fluoride.
【請求項5】前記熱窒化膜を形成する手段は、急速熱窒
化処理チャンバー内で、急速熱窒化処理を行うものであ
る、 請求項1記載の半導体製造装置。
5. The semiconductor manufacturing apparatus according to claim 1, wherein said means for forming a thermal nitride film performs a rapid thermal nitridation process in a rapid thermal nitridation chamber.
【請求項6】前記酸化膜を除去する手段と前記熱窒化膜
を形成する手段とを高真空下で接続する手段は、半導体
基板を、エッチングチャンバーから急速熱窒化処理チャ
ンバーへ、高真空下で搬送するものである、 請求項1記載の半導体製造装置。
6. A means for connecting the means for removing the oxide film and the means for forming the thermal nitride film under high vacuum, wherein the semiconductor substrate is transferred from the etching chamber to the rapid thermal nitridation chamber under high vacuum. The semiconductor manufacturing apparatus according to claim 1, wherein the apparatus is transported.
【請求項7】前記酸化膜を除去する手段と前記熱窒化膜
を形成する手段とを高真空下で接続する手段は、エッチ
ングチャンバーから急速熱窒化処理チャンバーへ、装置
内の圧力を3×10-3Pa以下として、半導体基板を搬
送するものである、 請求項1記載の半導体製造装置。
7. A means for connecting the means for removing the oxide film and the means for forming the thermal nitride film under a high vacuum, wherein the pressure in the apparatus is changed from the etching chamber to the rapid thermal nitridation chamber by 3.times.10. The semiconductor manufacturing apparatus according to claim 1, wherein the semiconductor substrate is transported at a pressure of -3 Pa or less.
【請求項8】前記酸化膜を除去する手段と前記熱窒化膜
を形成する手段とを不活性ガス雰囲気下で接続する手段
は、エッチングチャンバーから急速熱窒化処理チャンバ
ーへ、不活性ガスの雰囲気下で半導体基板を搬送するも
のである、 請求項1記載の半導体製造装置。
8. A means for connecting the means for removing the oxide film and the means for forming the thermal nitride film under an inert gas atmosphere includes an inert gas atmosphere from an etching chamber to a rapid thermal nitridation chamber. The semiconductor manufacturing apparatus according to claim 1, wherein the semiconductor substrate is transported by:
【請求項9】前記不活性ガスは、窒素ガスまたはアルゴ
ンガスである、 請求項1記載の半導体製造装置。
9. The semiconductor manufacturing apparatus according to claim 1, wherein said inert gas is a nitrogen gas or an argon gas.
【請求項10】前記熱窒化膜を形成する手段は、急速熱
窒化処理チャンバー内の圧力を1×10-3Pa以下また
は不活性ガスの雰囲気にしたのち、該チャンバー内で、
アンモニアガスの存在下に、800〜1200℃で半導
体基板を加熱するものである、請求項1記載の半導体製
造装置。
10. The means for forming a thermal nitride film comprises: setting the pressure in a rapid thermal nitridation chamber to 1 × 10 −3 Pa or less or in an atmosphere of an inert gas;
2. The semiconductor manufacturing apparatus according to claim 1, wherein the semiconductor substrate is heated at 800 to 1200 [deg.] C. in the presence of ammonia gas.
【請求項11】前記熱窒化膜は、窒化珪素膜である、 請求項1記載の半導体製造装置。11. The semiconductor manufacturing apparatus according to claim 1, wherein said thermal nitride film is a silicon nitride film. 【請求項12】前記酸化膜を除去する手段は、エッチン
グチャンバー内の圧力を1×10-3Pa以下にした後、
半導体基板をエッチングガスで処理するものである、 請求項1記載の半導体製造装置。
12. The method of removing an oxide film, comprising: setting the pressure in an etching chamber to 1 × 10 −3 Pa or less;
The semiconductor manufacturing apparatus according to claim 1, wherein the semiconductor substrate is treated with an etching gas.
【請求項13】半導体基板を気相でエッチングする工程
と、 前記エッチング後、熱窒化処理を施す工程とを有する半
導体装置の製造方法において、 前記半導体基板を気相でエッチングする工程と前記熱窒
化処理を施す工程の間、半導体基板を高真空下または不
活性ガス雰囲気下に保持する、 半導体装置の製造方法。
13. A method of manufacturing a semiconductor device, comprising: a step of etching a semiconductor substrate in a gas phase; and a step of performing a thermal nitridation process after the etching. A method for manufacturing a semiconductor device, wherein a semiconductor substrate is held under a high vacuum or an inert gas atmosphere during a step of performing a treatment.
JP9318098A 1997-11-19 1997-11-19 Semiconductor manufacturing system and manufacture of semiconductor device Pending JPH11150112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9318098A JPH11150112A (en) 1997-11-19 1997-11-19 Semiconductor manufacturing system and manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9318098A JPH11150112A (en) 1997-11-19 1997-11-19 Semiconductor manufacturing system and manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11150112A true JPH11150112A (en) 1999-06-02

Family

ID=18095472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9318098A Pending JPH11150112A (en) 1997-11-19 1997-11-19 Semiconductor manufacturing system and manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11150112A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105136A1 (en) * 2007-02-26 2008-09-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer
JPWO2015016149A1 (en) * 2013-07-29 2017-03-02 株式会社日立国際電気 Substrate processing apparatus, semiconductor device manufacturing method, and program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105136A1 (en) * 2007-02-26 2008-09-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer
JP2008207991A (en) * 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd Manufacturing method of silicon single crystal wafer
US8187954B2 (en) 2007-02-26 2012-05-29 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer
JPWO2015016149A1 (en) * 2013-07-29 2017-03-02 株式会社日立国際電気 Substrate processing apparatus, semiconductor device manufacturing method, and program

Similar Documents

Publication Publication Date Title
JP2605594B2 (en) Method for manufacturing semiconductor device
JP3360300B2 (en) Method for forming semiconductor device
US5192702A (en) Self-aligned cylindrical stacked capacitor DRAM cell
US7332395B2 (en) Method of manufacturing a capacitor
US8603904B2 (en) Semiconductor device and manufacturing method therefor
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2006140488A (en) Storage capacitor and method for manufacturing the same
JP5260861B2 (en) Capacitor electrode manufacturing method, manufacturing system, and recording medium
JPWO2007049510A1 (en) Processing method and recording medium
JP2003031796A (en) Semiconductor device and its fabricating method
US20090233446A1 (en) Plasma etching method
US6723641B2 (en) Method of manufacturing semiconductor device and method of determining film formation time, chamber, chemical vapor deposition apparatus and boat thereof, etching apparatus, and film formation process system
US6291288B1 (en) Method of fabricating a thin and structurally-undefective dielectric structure for a storage capacitor in dynamic random-access memory
US6265261B1 (en) Semiconductor device and fabricating method therefor in which a netride layer in a capacitor is formed in a shortened time period
JP2004111747A (en) Method of processing semiconductor substrate, and semiconductor device
JP2007053279A (en) Method for manufacturing semiconductor device
JPH11150112A (en) Semiconductor manufacturing system and manufacture of semiconductor device
KR20060133606A (en) Method of cleaning contact hole and method of manufacturing semiconductor device using the same
US7268037B2 (en) Method for fabricating microchips using metal oxide masks
JP2011151061A (en) Method of manufacturing semiconductor device
JPH0278270A (en) Semiconductor memory device and manufacture thereof
JPH10303384A (en) Method for producing semiconductor device
JP2906499B2 (en) Method for manufacturing semiconductor device
JPH09213955A (en) Manufacture of semiconductor device
JP2777494B2 (en) Method of forming storage electrode in capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070104

A521 Written amendment

Effective date: 20070227

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20070327

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070528

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507

A521 Written amendment

Effective date: 20080707

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20080902

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20121003

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20121003

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20131003