JPH11146301A - Power supply circuit for video signal - Google Patents

Power supply circuit for video signal

Info

Publication number
JPH11146301A
JPH11146301A JP32947697A JP32947697A JPH11146301A JP H11146301 A JPH11146301 A JP H11146301A JP 32947697 A JP32947697 A JP 32947697A JP 32947697 A JP32947697 A JP 32947697A JP H11146301 A JPH11146301 A JP H11146301A
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
period
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32947697A
Other languages
Japanese (ja)
Other versions
JP3202957B2 (en
Inventor
Hitoshi Tazawa
仁志 田沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP32947697A priority Critical patent/JP3202957B2/en
Publication of JPH11146301A publication Critical patent/JPH11146301A/en
Application granted granted Critical
Publication of JP3202957B2 publication Critical patent/JP3202957B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide the power supply circuit capable of obtaing a high quality video by digital signal processing. SOLUTION: A control circuit 22 of the power supply circuit 1 controls a switching element 11 so that it is turned off for a video signal period and turned on for a horizontal blanking period. The energizing period of the switching element 11 is set to a period in response to a counted value of a counter 45. A comparator 411 (412 ) compares a sampling voltage Vs corresponding to a DC output voltage VOUT with an upper limit voltage Vref1 and lower limit voltage Vref2 to control the counted value depending on the comparison result. Since no analog processing is conducted, the operation is made stable. Since the switching element 11 is energized within the horizontal blanking period, no noise intrudes into the video signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ビデオ信号を扱う
電子装置に用いる電源回路にかかり、特に、高品位画像
を得るための電源回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit used for an electronic device handling video signals, and more particularly to a power supply circuit for obtaining a high-quality image.

【0002】[0002]

【従来の技術】一般に、スイッチング方式の電源回路に
は、入力電圧を昇圧する昇圧型と、入力電圧を降圧する
降圧型、入力電圧の極性を反転させる極性反転型の3種
類があり、いずれの型の電源回路も電子機器に広く用い
られている。従来技術のスイッチング方式の電源回路の
うち、降圧型の電源回路を図6の符号101に示す。
2. Description of the Related Art In general, switching type power supply circuits are classified into three types: a boost type for increasing an input voltage, a step-down type for decreasing an input voltage, and a polarity inversion type for inverting the polarity of an input voltage. Power supply circuits of the type are also widely used in electronic devices. Among the switching power supply circuits of the prior art, a step-down power supply circuit is indicated by reference numeral 101 in FIG.

【0003】この電源回路101は、pチャネルMOS
トランジスタから成るスイッチング素子111と、該ス
イッチング素子111に直列接続されたインダクタンス
素子112と、スイッチング素子111を動作させる制
御回路115とを有しており、制御回路115がスイッ
チング素子111を導通させると、インダクタンス素子
112が入力側電源118に接続され、インダクタンス
素子112に入力電圧Vbが印加されるように構成され
ている。
The power supply circuit 101 has a p-channel MOS
It has a switching element 111 composed of a transistor, an inductance element 112 connected in series to the switching element 111, and a control circuit 115 for operating the switching element 111. When the control circuit 115 makes the switching element 111 conductive, The inductance element 112 is connected to the input side power supply 118, and the input voltage Vb is applied to the inductance element 112.

【0004】このとき、グラウンド電圧ラインとスイッ
チング素子111のドレイン端子との間に接続されたダ
イオード素子114は逆バイアスされ、入力側電源11
8から供給された電流i1はインダクタンス素子112
を流れ、負荷と平滑コンデンサ113に供給される。
At this time, the diode element 114 connected between the ground voltage line and the drain terminal of the switching element 111 is reverse-biased, and the input-side power supply 11
The current i 1 supplied from 8 is the inductance element 112
, And supplied to the load and the smoothing capacitor 113.

【0005】制御回路115が、スイッチング素子11
1を導通から遮断に転じさせると、インダクタンス素子
112に生じた起電力によってダイオード114が順バ
イアスされ、インダクタンス素子112に蓄積された磁
気エネルギーが電流i2に変換され、負荷と平滑コンデ
ンサ113に供給される。
The control circuit 115 controls the switching element 11
When 1 is changed from conduction to interruption, the electromotive force generated in the inductance element 112 causes the diode 114 to be forward-biased, and the magnetic energy stored in the inductance element 112 is converted into a current i 2 and supplied to the load and the smoothing capacitor 113. Is done.

【0006】その状態からインダクタンス素子112に
蓄積された磁気エネルギーが消滅すると、平滑コンデン
サ113が放電し、負荷に電流が供給されるようになっ
ており、そして、制御回路115がスイッチング素子1
11を再び導通させると、入力側電源118から負荷や
平滑コンデンサ113に電力が供給される。
When the magnetic energy stored in the inductance element 112 disappears from this state, the smoothing capacitor 113 discharges, and a current is supplied to the load.
When 11 is turned on again, power is supplied from the input side power supply 118 to the load and the smoothing capacitor 113.

【0007】このように、制御回路115が、スイッチ
ング素子111に導通と遮断を繰り返させることで、負
荷に電力が供給されており、制御回路115は、平滑コ
ンデンサ113に現れる直流出力電圧を検出し、スイッ
チング素子111の導通期間を制御して、直流出力電圧
を所定値で安定させている。
As described above, the control circuit 115 causes the switching element 111 to repeat conduction and interruption, thereby supplying power to the load. The control circuit 115 detects a DC output voltage appearing on the smoothing capacitor 113. By controlling the conduction period of the switching element 111, the DC output voltage is stabilized at a predetermined value.

【0008】しかしながら、昇圧型や極性反転型の電源
回路を含め、上記のような従来技術の電源回路101で
は、オペアンプ等の増幅器を用いてアナログのフィード
バックループを構成し、直流出力電圧が所定値で安定す
るようにスイッチング素子111の導通期間を変更して
おり、フィードバックループが正常に動作し、発振等の
誤動作が生じないようにするために、フィードバックル
ープの時定数の設定が面倒であった。
However, in the above-described power supply circuit 101 of the related art including the power supply circuit of the boost type and the polarity inversion type, an analog feedback loop is formed using an amplifier such as an operational amplifier, and the DC output voltage is set to a predetermined value. The conduction period of the switching element 111 is changed so as to be stable, and the time constant setting of the feedback loop is troublesome so that the feedback loop operates normally and malfunctions such as oscillation do not occur. .

【0009】また、スイッチング方式の電源回路では、
スイッチング素子が導通と遮断を繰り返す際にノイズが
発生してしまい、特に、スイッチング電源回路がビデオ
信号を扱う電子回路に電力を供給する場合には、ビデオ
信号に含まれる映像信号にノイズが侵入し、画質が劣化
するという問題がある。
In a switching type power supply circuit,
Noise is generated when the switching element repeats conduction and cutoff. In particular, when the switching power supply circuit supplies power to the electronic circuit that handles the video signal, the noise enters the video signal included in the video signal. However, there is a problem that image quality is deteriorated.

【0010】[0010]

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、ビデオ信号の映像信号にスイッチング動作に伴
うノイズが重畳することのないビデオ信号を扱う電子回
路に好適な電源回路を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned disadvantages of the prior art, and has an object to prevent noise accompanying a switching operation from being superimposed on a video signal of a video signal. An object of the present invention is to provide a power supply circuit suitable for an electronic circuit that handles video signals.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、映像信号期間と水平ブラン
キング期間とを含むビデオ信号における前記映像信号期
間中はスイッチング素子を遮断させ、少なくとも前記水
平ブランキング期間中に前記スイッチング素子を導通さ
せる制御回路を有し、前記スイッチング素子に流れる電
流を直流出力電圧に変換し、前記ビデオ信号を扱う電子
回路に供給するように構成された電源回路であって、前
記制御回路は、前記水平ブランキング期間中の前記スイ
ッチング素子の導通期間を、カウンタに記憶されたカウ
ント値に応じた時間に設定する導通期間設定回路と、前
記直流出力電圧に対応するサンプル電圧を所定の基準電
圧と比較する比較器と、前記比較器の比較結果に基づい
て、前記直流出力電圧が所定値になるように、前記カウ
ント値を操作するカウンタ操作回路とを有することを特
徴とする。
According to a first aspect of the present invention, there is provided a video signal including a video signal period and a horizontal blanking period, wherein a switching element is cut off during the video signal period. A control circuit for conducting the switching element during at least the horizontal blanking period, configured to convert a current flowing through the switching element into a DC output voltage and supply the DC output voltage to an electronic circuit that handles the video signal. A power supply circuit, wherein the control circuit sets a conduction period of the switching element during the horizontal blanking period to a time corresponding to a count value stored in a counter, and the DC output voltage And a comparator for comparing a sample voltage corresponding to a predetermined reference voltage with the DC output based on a comparison result of the comparator. As pressure becomes a predetermined value, and having a counter operation circuit for operating the count value.

【0012】請求項2記載の発明は、請求項1記載の電
源回路であって、前記基準電圧は下限電圧と上限電圧を
含み、前記比較器は、前記サンプル電圧を前記下限電圧
及び前記上限電圧と比較し、前記カウンタ操作回路は、
前記サンプル電圧が、前記下限電圧と前記上限電圧で構
成される電圧の範囲外にあった場合に、前記カウント値
を増減するように構成されたことを特徴とする。
According to a second aspect of the present invention, in the power supply circuit according to the first aspect, the reference voltage includes a lower limit voltage and an upper limit voltage, and the comparator compares the sample voltage with the lower limit voltage and the upper limit voltage. In comparison with the counter operation circuit,
When the sample voltage is outside the range of the voltage constituted by the lower limit voltage and the upper limit voltage, the count value is increased or decreased.

【0013】請求項3記載の発明は、請求項1又は請求
項2のいずれか1項記載の電源回路であって、前記導通
期間設定回路は、前記スイッチング素子の導通期間を、
クロック信号によって決定される単位時間に前記カウン
ト値を乗算した値に応じた時間に設定するように構成さ
れたことを特徴とする。
According to a third aspect of the present invention, in the power supply circuit according to any one of the first to second aspects, the conduction period setting circuit sets the conduction period of the switching element to:
The apparatus is configured to set a time corresponding to a value obtained by multiplying a unit time determined by a clock signal by the count value.

【0014】請求項4記載の発明は、請求項1乃至請求
項3のいずれか1項記載の電源回路であって、前記導通
期間設定回路は、前記導通期間の開始時刻又は終了時刻
のいずれか一方の時刻を固定し、前記カウント値が増減
されると、他方の時刻を変更するように構成されたこと
を特徴とする。
According to a fourth aspect of the present invention, there is provided the power supply circuit according to any one of the first to third aspects, wherein the conduction period setting circuit is configured to output one of a start time and an end time of the conduction period. One time is fixed, and when the count value is increased or decreased, the other time is changed.

【0015】本発明は上述のように構成されており、ビ
デオ信号中の映像信号が送出される映像信号期間中はス
イッチング素子を遮断させておき、水平ブランキング期
間毎に導通させ、ビデオ信号を扱う電子回路に直流出力
電圧を供給している。
According to the present invention, the switching element is turned off during the video signal period in which the video signal is transmitted from the video signal, and the switching element is turned on every horizontal blanking period, so that the video signal is transmitted. The DC output voltage is supplied to the electronic circuits handled.

【0016】スイッチング素子の導通期間は、カウンタ
に記憶されたカウント値に応じた時間になるように構成
されており、比較器が、直流出力電圧の大きさに対応し
たサンプル電圧を所定の基準電圧と比較し、その結果に
よってカウント値が操作され、サンプル電圧が基準電圧
に近づく方向に導通期間が修正される。その結果、直流
出力電圧が変動した場合でも、所定の電圧で安定するよ
うになっている。
The conduction period of the switching element is configured to be a time corresponding to the count value stored in the counter, and the comparator outputs a sample voltage corresponding to the magnitude of the DC output voltage to a predetermined reference voltage. The count value is manipulated according to the result, and the conduction period is corrected so that the sample voltage approaches the reference voltage. As a result, even when the DC output voltage fluctuates, the DC output voltage is stabilized at a predetermined voltage.

【0017】従って、アナログ信号を処理する増幅器は
不要であり、比較器やカウンタにより、サンプル電圧が
ディジタル的に処理されるので、発振等の誤動作が発生
する危険性がない。
Therefore, an amplifier for processing an analog signal is not required, and since the sample voltage is digitally processed by the comparator and the counter, there is no danger of malfunction such as oscillation.

【0018】また、基準電圧を下限電圧と上限電圧で構
成し、比較器が、サンプル電圧を下限電圧及び上限電圧
とそれぞれ比較し、サンプル電圧が、下限電圧と上限電
圧で構成される電圧の範囲外であった場合にはカウント
値を増減し、その電圧の範囲内にあった場合にはカウン
ト値を変更しないようにしておくと、直流出力電圧の安
定度が向上する。
The reference voltage is composed of a lower limit voltage and an upper limit voltage, and a comparator compares the sample voltage with the lower limit voltage and the upper limit voltage, respectively. If it is outside, the count value is increased or decreased, and if it is within the range of the voltage, the count value is not changed, thereby improving the stability of the DC output voltage.

【0019】そして、ビデオ信号を扱う電子機器内では
高速なクロック信号が生成されているので、そのクロッ
ク信号を利用すると、スイッチング素子の導通期間を、
クロック信号によって決定される単位時間にカウント値
を乗算した値に応じた時間に設定することができる。
Since a high-speed clock signal is generated in an electronic device that handles a video signal, using the clock signal reduces the conduction period of the switching element.
The time can be set according to a value obtained by multiplying the unit time determined by the clock signal by the count value.

【0020】以上の電源回路では、スイッチング素子が
水平ブランキング期間内で導通し、そして水平ブランキ
ング期間が終了する前に導通から遮断に転じる必要があ
るので、導通期間の開始時刻又は終了時刻のいずれか一
方の時刻を水平ブランキング期間内で固定しておき、カ
ウント値が変更された場合には、他方の時刻を水平ブラ
ンキング期間内で変更することで、導通期間をカウント
値に応じて設定することが可能となる。
In the above power supply circuit, since the switching element needs to conduct during the horizontal blanking period and to change from conduction to cutoff before the end of the horizontal blanking period, the start time or the end time of the conduction period is required. If one of the times is fixed within the horizontal blanking period, and the count value is changed, the other time is changed within the horizontal blanking period, so that the conduction period is changed according to the count value. It can be set.

【0021】[0021]

【発明の実施の形態】図1の符号1は、本発明の一例の
電源回路であり、スイッチング素子11と、インダクタ
ンス素子12と、平滑コンデンサ13と、ダイオード1
4と、駆動回路21と、制御回路22と、クロック信号
発生器23とを有している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference numeral 1 in FIG. 1 denotes a power supply circuit according to an example of the present invention, which includes a switching element 11, an inductance element 12, a smoothing capacitor 13, and a diode 1.
4, a drive circuit 21, a control circuit 22, and a clock signal generator 23.

【0022】スイッチング素子11は、pチャネルMO
Sトランジスタで構成されており、そのソース端子は入
力側電源18に接続され、入力電圧Vbが印加されてい
る。また、スイッチング素子11のゲート端子は駆動回
路21に接続され、ドレイン端子は、ダイオード14の
カソード端子とインダクタンス素子12の一端とに接続
されている。
The switching element 11 is a p-channel MO
The source terminal is connected to the input-side power supply 18 to which the input voltage Vb is applied. Further, the gate terminal of the switching element 11 is connected to the drive circuit 21, and the drain terminal is connected to the cathode terminal of the diode 14 and one end of the inductance element 12.

【0023】そのインダクタンス素子12の他端は、こ
の電源回路1の負荷である電子回路29と、一方の端子
がグラウンド電圧ラインに接続された平滑コンデンサ1
3の他方の端子とに接続されている。
The other end of the inductance element 12 is connected to an electronic circuit 29 which is a load of the power supply circuit 1 and a smoothing capacitor 1 having one terminal connected to a ground voltage line.
3 is connected to the other terminal.

【0024】他方、ダイオード14のアノード端子はグ
ラウンド電圧ラインに接続されており、駆動回路21
が、スイッチング素子11のゲート端子にグラウンド電
圧を印加し、スイッチング素子11を導通させると、ダ
イオード14は逆バイアスされた状態で、インダクタン
ス素子12の一端が入力側電源18に接続され、入力側
電源18から電子回路29と平滑コンデンサ13に電流
が供給されることで、直流出力電圧VOUTが生成され
る。
On the other hand, the anode terminal of the diode 14 is connected to the ground voltage line,
When a ground voltage is applied to the gate terminal of the switching element 11 to make the switching element 11 conductive, one end of the inductance element 12 is connected to the input-side power supply 18 while the diode 14 is reverse-biased. A current is supplied from 18 to the electronic circuit 29 and the smoothing capacitor 13 to generate a DC output voltage V OUT .

【0025】その状態から駆動回路21がゲート端子に
高電圧を印加し、スイッチング素子11を導通から遮断
に転じさせた場合、インダクタンス素子12に生じる起
電力によってダイオード14が順バイアスされ、インダ
クタンス素子12に蓄積された磁気エネルギーが電流に
変換され、平滑コンデンサ13及び電子回路29に供給
される。
In this state, when the drive circuit 21 applies a high voltage to the gate terminal and switches the switching element 11 from conduction to interruption, the electromotive force generated in the inductance element 12 causes the diode 14 to be forward-biased, Is converted into a current and supplied to the smoothing capacitor 13 and the electronic circuit 29.

【0026】そして、インダクタンス素子12に蓄積さ
れたエネルギーが消滅すると、平滑コンデンサ13や電
子回路29に供給される電流は停止し、平滑コンデンサ
13が放電することで、電子回路29に電流を供給す
る。
When the energy stored in the inductance element 12 disappears, the current supplied to the smoothing capacitor 13 and the electronic circuit 29 is stopped, and the current is supplied to the electronic circuit 29 by discharging the smoothing capacitor 13. .

【0027】その電子回路29の例を図2に示す。この
電子回路29は、CCD回路61と、ADコンバータ6
2と、ドライバ67とを有しており、CCD回路61は
ドライバ67によって駆動され、入射光を画像データと
して取り込むように構成されている。
FIG. 2 shows an example of the electronic circuit 29. The electronic circuit 29 includes a CCD circuit 61 and an AD converter 6.
2 and a driver 67. The CCD circuit 61 is driven by the driver 67, and is configured to capture incident light as image data.

【0028】CCD回路61が取り込んだ画像データは
アナログ信号として出力され、ADコンバータ62が、
そのアナログ信号からノイズを除去した後、ディジタル
信号に変換し、論理回路(ASIC)63によって制御さ
れた状態で、DSP回路65に出力される。
The image data captured by the CCD circuit 61 is output as an analog signal.
After removing noise from the analog signal, the signal is converted into a digital signal, and is output to the DSP circuit 65 under the control of the logic circuit (ASIC) 63.

【0029】DSP回路65に入力されたディジタル信
号は、メモリ64に記憶されたプログラムに従って画像
処理が行われ、論理回路63を介して、DAコンバータ
68とプロトコル回路69に出力されている。画像処理
が行われたディジタル信号は、DAコンバータ68によ
ってアナログ信号に変換され、プロトコル回路69によ
って制御された状態で送信され、受信側の表示装置によ
って画像表示が行われる。
The digital signal input to the DSP circuit 65 is subjected to image processing according to a program stored in the memory 64, and is output to the DA converter 68 and the protocol circuit 69 via the logic circuit 63. The digital signal subjected to the image processing is converted into an analog signal by the DA converter 68, transmitted under the control of the protocol circuit 69, and displayed on the display device on the receiving side.

【0030】CCD回路61から出力されるアナログ信
号は、最大出力が100mVと微弱であり、そのため、
ADコンバータ62内では入力された信号を電圧増幅し
た後、ディジタル信号に変換している。このような微弱
なアナログ信号を扱う信号処理系にノイズが侵入した場
合にはアナログ信号と一緒に増幅され、ディジタル信号
に変換されるために、最終的に得られる画像が劣化して
しまう。
The maximum output of the analog signal output from the CCD circuit 61 is as small as 100 mV.
The AD converter 62 converts the input signal into a digital signal after voltage amplification. When noise enters a signal processing system that handles such a weak analog signal, the signal is amplified together with the analog signal and converted into a digital signal, so that a finally obtained image is deteriorated.

【0031】本発明の電源回路1では、スイッチング素
子11を動作させる駆動回路21は、制御回路22によ
って制御されており、駆動回路21は、画像データに影
響を与えない期間だけ、スイッチング素子11を導通さ
せるように構成されている。
In the power supply circuit 1 of the present invention, the driving circuit 21 for operating the switching element 11 is controlled by the control circuit 22. The driving circuit 21 controls the switching element 11 only during a period that does not affect image data. It is configured to conduct.

【0032】その制御内容を説明すると、この電源回路
1は、2個の抵抗27、28を有しており、電子回路2
9に供給される直流出力電圧VOUTは、その抵抗27、
28によって分圧され、直流出力電圧VOUTに比例した
サンプル電圧VSが生成されており、そのサンプル電圧
Sは、制御回路22に供給されている。
The power supply circuit 1 has two resistors 27 and 28 and the electronic circuit 2
9, the DC output voltage V OUT is connected to its resistor 27,
28 is divided by the sample voltage V S that is proportional to the DC output voltage V OUT are generated, the sample voltage V S is supplied to the control circuit 22.

【0033】制御回路22内には、2個の比較器4
1、412と、基準電圧発生器421、422と、カウン
タ操作回路(デコーダ)44と、カウンタ45と、導通期
間設定回路46とが設けられており、入力されたサンプ
ル電圧VSは、各比較器411、412の非反転入力端子
に供給されている。
The control circuit 22 includes two comparators 4
1 1, and 41 2, the reference voltage generator 42 1, 42 2, a counter operating circuit (decoder) 44, a counter 45, the conduction period setting circuit 46 and is provided, the input sample voltage V S Is supplied to the non-inverting input terminals of the comparators 41 1 and 41 2 .

【0034】各比較器411、412の反転入力端子に
は、基準電圧発生器421、422が出力する基準電圧が
それぞれ入力され、サンプル電圧VSとの大小関係を求
めるようになっている。
[0034] to the inverting input terminal of the comparators 41 1, 41 2, the reference voltage is inputted to the reference voltage generator 42 1, 42 2 outputs, so as determine the magnitude relationship between the sample voltage V S ing.

【0035】基準電圧発生器421、422が出力する基
準電圧は、上限電圧Vref1と、その上限電圧よりも低電
圧の下限電圧Vref2(Vref2<Vref1)によって構成され
ており、一方の比較器411を上位ビット側、他方の比
較器412を下位ビット側とすると、上限電圧Vref1
上位ビット側の比較器411に入力され、下限電圧Vref
2は下位ビット側の比較器412に入力されている。
The reference voltage generator 42 1, 42 reference voltage 2 is output, the upper limit voltage V ref1, is constituted by a low voltage lower limit voltage V ref2 (V ref2 <V ref1 ) than the upper limit voltage, Assuming that one comparator 41 1 is on the upper bit side and the other comparator 41 2 is on the lower bit side, the upper limit voltage V ref1 is input to the upper bit side comparator 41 1 and the lower limit voltage V ref
2 is inputted to the comparator 41 and second low-order bit side.

【0036】比較器411、412の出力がハイの場合を
“1”、ローの場合を“0”で表すものとすると、サン
プル電圧VSが上限電圧Vref1よりも大きい場合(Vref1
<VS)は“11”が出力され、サンプル電圧VSが上限
電圧Vref1と下限電圧Vref2で構成される電圧の範囲内
にある場合(Vref2≦VS≦Vref1)は“01”が出力さ
れ、また、サンプル電圧VSが下限電圧Vref1よりも小
さい場合(Vs<Vref1)は“00”が出力される。
Assuming that the output of the comparators 41 1 and 41 2 is high by “1” and low by “0”, the sample voltage V S is higher than the upper limit voltage V ref1 (V ref1).
<V S ), “11” is output. If the sample voltage V S is within the range of the voltage constituted by the upper limit voltage V ref1 and the lower limit voltage V ref2 (V ref2 ≦ V S ≦ V ref1 ), “01” is output. Is output, and when the sample voltage V S is smaller than the lower limit voltage V ref1 (V s <V ref1 ), “00” is output.

【0037】各比較器411、412の出力はカウンタ操
作回路44に入力され、カウンタ操作回路44は入力さ
れた信号によってカウンタ45内のカウント値を操作す
るように構成されており、カウンタ操作回路44に“1
1”が入力されるとカウント値は“1”だけ増加され、
“00”が入力されると“1”だけ減じられ、“01”
が入力されると増減されないように構成されている。
The outputs of the comparators 41 1 and 41 2 are input to a counter operation circuit 44. The counter operation circuit 44 is configured to operate the count value in the counter 45 according to the input signal. In the circuit 44, "1"
When "1" is input, the count value is increased by "1",
When “00” is input, it is reduced by “1” and “01”
Is configured not to be increased or decreased when is input.

【0038】カウンタ45内のカウント値は、導通期間
設定回路46によって読みとられており、導通期間設定
回路46は、クロック信号発生器23から入力されるク
ロック信号の1周期期間を単位時間とし、その単位時間
をカウント値で乗算した値に対応した時点をスイッチン
グ素子11の導通開始時に設定し、駆動回路21を介し
て、スイッチング素子11を導通させるように構成され
ている。
The count value in the counter 45 is read by a conduction period setting circuit 46. The conduction period setting circuit 46 sets one cycle period of the clock signal input from the clock signal generator 23 as a unit time. A point in time corresponding to a value obtained by multiplying the unit time by the count value is set at the start of conduction of the switching element 11, and the switching element 11 is made conductive through the drive circuit 21.

【0039】導通期間のタイミングを、図3を用いて説
明する。図3を参照し、符号50はビデオ信号を示して
おり、そのビデオ信号50に含まれる映像信号は、映像
信号期間TA内に出力され、水平ブランキング期間T
B(10μsec)内では出力されないものとする。
The timing of the conduction period will be described with reference to FIG. Referring to FIG. 3, reference numeral 50 denotes a video signal, and a video signal included in the video signal 50 is output within a video signal period T A and a horizontal blanking period T
It is assumed that no signal is output within B (10 μsec).

【0040】また、符号51は、水平ブランキング期間
B内で、スイッチング素子11が導通可能とされた期
間を示す信号であり、水平ブランキング期間TBが開始
する時刻hmaxから、ビデオ信号51に含まれる水平同
期信号が終了する時刻hstopまで出力される。従って、
スイッチング素子11の導通時間の最大値は、時刻h
maxから時刻hstopまでの間のTmaxで表される。
Further, reference numeral 51 in the horizontal blanking period T B, a signal indicating a period when the switching element 11 is capable conduction, from the time h max initiating the horizontal blanking period T B, a video signal The signal is output until time hstop at which the horizontal synchronization signal included in 51 ends. Therefore,
The maximum value of the conduction time of the switching element 11 is the time h
It is represented by Tmax between max and time hstop .

【0041】この制御回路22では、スイッチング素子
11の導通が終了する時刻は、時刻hstopに固定されて
おり、スイッチング素子11が導通を開始する時刻hON
が変更可能になっている。
In the control circuit 22, the time at which the conduction of the switching element 11 ends is fixed to the time h stop , and the time h ON at which the switching element 11 starts conduction is set.
Can be changed.

【0042】そして、時刻hstopよりもクロック信号の
1期間だけ早い時刻hminが設定されており、スイッチ
ング素子11の導通開始時刻hONは、時刻hminから時
刻hs topの間には設定できないようになっている。従っ
て、導通開始時刻hONがhminと一致したときに、スイ
ッチング素子11の導通期間TONは、最小の導通期間T
minになる。導通期間TONが最大値Tmaxになるのは、時
刻hONが時刻hmaxに一致したときである。
Then, time hstopThan the clock signal
Time h earlier by one periodminIs set and the switch
Conduction time h of the switching element 11ONIs the time hminFrom time
Times topIt is not possible to set it during. Follow
And the conduction start time hONIs hminWhen matches
Conduction period T of the switching element 11ONIs the minimum conduction period T
minbecome. Conduction period TONIs the maximum value TmaxWhen it comes to
TimeONIs time hmaxWhen it matches.

【0043】符号56はスイッチング素子11のゲート
電圧の波形を示しており、導通期間TON中にローにな
り、スイッチング素子11を導通させる。符号57は、
スイッチング素子11のドレイン電圧の波形を示してお
り、スイッチング素子11が導通すると、ドレイン電圧
は入力電圧Vbまで上昇し、導通から遮断に転じると、
インダクタンス素子12の起電力によってダイオード1
4が順バイアスされ、負電圧まで低下する。
Reference numeral 56 denotes a waveform of the gate voltage of the switching element 11, which becomes low during the conduction period T ON to make the switching element 11 conductive. Symbol 57 is
Shows the waveform of the drain voltage of the switching element 11, the switching element 11 is conductive, the drain voltage rises to the input voltage V b, Turning to cut off from the conductive,
The diode 1 is generated by the electromotive force of the inductance element 12.
4 is forward biased and falls to a negative voltage.

【0044】スイッチング素子11の導通期間TONは、
maxの時点から単位時間(クロック信号の1周期期間)
をカウント値S1で乗算した値に対応した時点hONまで
の期間を期間Tmaxから差し引いた期間として設定され
ており、水平ブランキング期間TB内で、その期間だけ
スイッチング素子11が導通するものとする。そして、
次にスイッチング素子11が導通する前に、サンプル電
圧Vsが基準電圧と比較され、その結果、カウンタ操作
回路44から“11”が出力された場合には、新しいカ
ウント値S2は、
The conduction period T ON of the switching element 11 is
h max point unit time (1 cycle period of the clock signal)
The have time to time h ON corresponding to the value obtained by multiplying the count values S 1 is set as a period obtained by subtracting the period T max, in the horizontal blanking period T B, the switching element 11 is conductive only that period Shall be. And
Then before the switching element 11 is conductive, the sample voltage V s is compared with a reference voltage, as a result, when the "11" from the counter operation circuit 44 is output, the new count value S 2 is

【0045】S2 = S1+1 となり、また、“01”が出力された場合は、 S2 = S1 となり、また、“00”が出力された場合は、 S2 = S1−1 となり、導通期間設定回路46は、カウント値S2に従
い、導通開始時刻hONを動かす。従って、スイッチング
素子11の導通期間は、期間Tmaxから単位時間をカウ
ント値S2で乗算した期間を差し引いた期間になる。
S 2 = S 1 +1. When “01” is output, S 2 = S 1. When “00” is output, S 2 = S 1 −1. , the conduction period setting circuit 46, according to the count value S 2, move the conduction start time h ON. Thus, the conduction period of the switching element 11 becomes a period obtained by subtracting the period obtained by multiplying the unit time count value S 2 from the time T max.

【0046】このように、スイッチング素子11の導通
開始時刻hONを示すカウント値は、水平ブランキング期
間TB毎に見直されているので、電源回路1が動作を開
始する際や、負荷変動により、サンプル電圧VSが基準
電圧の範囲外の電圧になった場合には、導通期間TON
に、単位時間の導通分だけ基準電圧に徐々に近づく。そ
して、サンプル電圧VSは、下限電圧Vref1と上限電圧
ref2の間の電圧になったところで安定するので、結
局、出力電圧VOUTが所定の電圧で安定する。
[0046] Thus, the count value indicating the conduction start time h ON of the switching element 11, so being reviewed every horizontal blanking period T B, and when the power circuit 1 starts operating, the load change When the sample voltage V S becomes a voltage outside the range of the reference voltage, the voltage gradually approaches the reference voltage by the unit of conduction for each conduction period T ON . Then, the sample voltage V S is stabilized when it reaches a voltage between the lower limit voltage V ref1 and the upper limit voltage V ref2 , so that the output voltage V OUT eventually stabilizes at a predetermined voltage.

【0047】また、導通期間TONは水平ブランキング期
間TB内にあるので、スイッチング素子11が導通する
ときや、導通から遮断に転じるときにノイズが発生した
場合でも、ビデオ信号50に含まれる映像信号に影響を
与えることはない。
Further, since the conduction period T ON is a horizontal blanking period T in B, and when the switching element 11 becomes conductive, even when the noise is generated when the turn to cut off from the conductive, included in the video signal 50 It does not affect the video signal.

【0048】なお、上記電源回路1は、降圧型であった
が、図5(a)、(b)の符号2、3にそれぞれ示すよう
に、昇圧型や極性反転型であってもよい。
Although the power supply circuit 1 is of a step-down type, it may be of a step-up type or a polarity inversion type as shown by reference numerals 2 and 3 in FIGS. 5 (a) and 5 (b).

【0049】図5(a)、(b)において、図1と同じ回路
要素には、同じ符号を付して説明を省略すると、同図
(a)の昇圧型の電源回路2では、インダクタンス素子1
2aの一端が入力側電源18に接続され、他端がダイオ
ード14aのアノード端子に接続されており、ダイオー
ド14aのカソード端子は、負荷である電子回路29に
接続されている。
In FIGS. 5A and 5B, the same circuit elements as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
In the step-up type power supply circuit 2 of FIG.
One end of 2a is connected to the input side power supply 18, the other end is connected to the anode terminal of the diode 14a, and the cathode terminal of the diode 14a is connected to an electronic circuit 29 as a load.

【0050】nチャネルMOSトランジスタで構成され
たスイッチング素子11aは、ドレイン端子が、ダイオ
ード14aのアノード端子に接続され、ソース端子がグ
ラウンド電圧ラインに接続されており、ゲート端子は、
駆動回路21を介して制御回路22に接続され、導通期
間が上記の電源回路1のように制御されるように構成さ
れている。
The switching element 11a formed of an n-channel MOS transistor has a drain terminal connected to the anode terminal of the diode 14a, a source terminal connected to the ground voltage line, and a gate terminal connected to the switching terminal 11a.
It is connected to a control circuit 22 via a drive circuit 21 and is configured such that the conduction period is controlled as in the power supply circuit 1 described above.

【0051】そのスイッチング素子11aのゲート端子
の電圧波形を図4(a)の符号56aで示し、また、ドレ
イン端子の電圧波形を同図の符号57aで示す。ゲート
電圧56aがハイになり、スイッチング素子11aが導通
すると、ダイオード14aは逆バイアスされ、インダク
タンス素子12aに電流が流れる。
The voltage waveform at the gate terminal of the switching element 11a is indicated by reference numeral 56a in FIG. 4A, and the voltage waveform at the drain terminal is indicated by reference numeral 57a in FIG. When the gate voltage 56a becomes high and the switching element 11a conducts, the diode 14a is reverse-biased and a current flows through the inductance element 12a.

【0052】そして導通から遮断に転じると、ダイオー
ド14aのアノード端子には、入力側電源18の出力電
圧Vbに、インダクタンス素子12aの起電力が重畳され
た電圧が印加され、順バイアスされ、インダクタンス素
子12aに蓄積された磁気エネルギーが電流に変換さ
れ、電子回路29と平滑コンデンサ13に供給される。
このとき、入力電圧Vbに、インダクタンス素子12aに
生じた起電力が重畳されているので、この電源回路2の
直流出力電圧VOUTは昇圧されている。この電源回路2
でも、スイッチング素子11aは、ビデオ信号の水平ブ
ランキング期間TB毎に導通し、導通期間が操作される
ことで出力電圧VOUTが安定される。
When the conduction changes from the conduction state to the interruption state, a voltage in which the electromotive force of the inductance element 12a is superimposed on the output voltage Vb of the input side power supply 18 is applied to the anode terminal of the diode 14a, and the diode 14a is forward-biased. The magnetic energy stored in the element 12a is converted into a current and supplied to the electronic circuit 29 and the smoothing capacitor 13.
At this time, since the electromotive force generated in the inductance element 12a is superimposed on the input voltage Vb , the DC output voltage V OUT of the power supply circuit 2 is boosted. This power supply circuit 2
But, the switching element 11a is turned on every horizontal blanking period T B of the video signal, the output voltage V OUT by conduction period is operation is stabilized.

【0053】図5(b)の極性反転型の電源回路3は、p
チャネルMOSトランジスタで構成されたスイッチング
素子11bのソース端子が入力側電源18に接続され、
ドレイン端子がダイオード14bのカソード端子に接続
され、ダイオード14bのアノード端子が電子回路29
とコンデンサ13に接続されている。インダクタンス素
子12bの一端は、スイッチング素子11bのドレイン端
子に接続されており、他端はグラウンド電圧ラインに接
続されている。
The power supply circuit 3 of the polarity inversion type shown in FIG.
The source terminal of the switching element 11b composed of a channel MOS transistor is connected to the input side power supply 18,
The drain terminal is connected to the cathode terminal of the diode 14b, and the anode terminal of the diode 14b is connected to the electronic circuit 29.
And the capacitor 13. One end of the inductance element 12b is connected to the drain terminal of the switching element 11b, and the other end is connected to the ground voltage line.

【0054】スイッチング素子11bのゲート電圧の波
形を図4(b)の符号56bで示し、ドレイン電圧の波形
を同図の符号57bで示す。ゲート電圧56bがローにな
り、スイッチング素子11bが導通すると、ダイオード
14aが逆バイアスされ、インダクタンス素子12bに電
流が流れる。そして、ゲート電圧がハイになり、スイッ
チング素子11bが導通から遮断に転じると、インダク
タンス素子12bの起電力により、ダイオード14bが順
バイアスされ、電子回路29を負電位にする。
The waveform of the gate voltage of the switching element 11b is indicated by reference numeral 56b in FIG. 4B, and the waveform of the drain voltage is indicated by reference numeral 57b in FIG. When the gate voltage 56b becomes low and the switching element 11b conducts, the diode 14a is reverse-biased, and a current flows through the inductance element 12b. Then, when the gate voltage becomes high and the switching element 11b changes from conduction to interruption, the diode 14b is forward-biased by the electromotive force of the inductance element 12b, and the electronic circuit 29 is set to a negative potential.

【0055】このスイッチング電源3でも、上記スイッ
チング電源1、2と同様に、スイッチング素子11bは
水平ブランキング期間TB内で導通するようにされてお
り、導通期間が制御されることで、出力電圧VOUTが安
定化されている。
[0055] In this switching power supply 3, similarly to the switching power supply 1, the switching element 11b are adapted to conduct at the horizontal blanking period T B, that the conduction period is controlled, the output voltage V OUT is stabilized.

【0056】なお、以上の電源回路1〜3では、スイッ
チング素子11、11a、11bは、クロック信号の1周
期を単位時間として導通期間を増減させたが、それに限
定されるものではなく、例えば、クロック信号の半周期
や2周期以上の期間を単位時間としてもよい。また、導
通時刻の終了時刻を固定せず、開始時刻を固定し、カウ
ント値が増減された場合に終了時刻を変更するようにし
てもよい。
In the above power supply circuits 1 to 3, the switching elements 11, 11a, and 11b increase or decrease the conduction period using one cycle of the clock signal as a unit time. However, the present invention is not limited to this. A unit time may be a period of a half cycle of the clock signal or two or more cycles. Further, the end time of the conduction time may not be fixed, but the start time may be fixed, and the end time may be changed when the count value is increased or decreased.

【0057】更にまた、上限電圧Vref1と下限電圧V
ref2以外にもサンプル電圧VSを比較する電圧を設け、
導通期間を細かく制御するようにしてもよい。
Further, the upper limit voltage V ref1 and the lower limit voltage V
In addition to ref2 , a voltage for comparing the sample voltage V S is provided,
The conduction period may be finely controlled.

【0058】[0058]

【発明の効果】アナログ的な処理を行わないので、回路
の時定数を設定する必要がない。スイッチング素子が水
平ブランキング期間内で導通するので、高品質の映像を
得ることができる。
Since no analog processing is performed, there is no need to set the time constant of the circuit. Since the switching element conducts during the horizontal blanking period, a high-quality image can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電源回路の一例を示すブロック図FIG. 1 is a block diagram illustrating an example of a power supply circuit of the present invention.

【図2】その電源回路の負荷となる電子回路の一例を示
すブロック図
FIG. 2 is a block diagram showing an example of an electronic circuit serving as a load of the power supply circuit;

【図3】本発明の電源回路の動作を説明するためのタイ
ミングチャート
FIG. 3 is a timing chart for explaining the operation of the power supply circuit of the present invention.

【図4】(a):本発明の第2例の電源回路のドレイン波
形を示すタイミングチャート (b):本発明の第3例の電源回路のドレイン波形を示す
タイミングチャート
4A is a timing chart showing a drain waveform of a power supply circuit according to a second embodiment of the present invention; FIG. 4B is a timing chart showing a drain waveform of a power supply circuit according to a third embodiment of the present invention;

【図5】(a):本発明の第2例の電源回路のブロック図 (b):本発明の第3例の電源回路のブロック図5A is a block diagram of a power supply circuit according to a second embodiment of the present invention. FIG. 5B is a block diagram of a power supply circuit according to a third embodiment of the present invention.

【図6】従来技術の電源回路の例を示すブロック図FIG. 6 is a block diagram showing an example of a conventional power supply circuit.

【符号の説明】[Explanation of symbols]

1、2、3……電源回路 11、11a、11b……ス
イッチング素子 411、412……比較器 44…
…カウンタ操作回路 45……カウンタ 46……
導通期間設定回路 50……ビデオ信号 S1、S2
……カウント値 TA……映像信号期間 TB……水平ブランキング期間
ON……導通期間の開始時刻 hstop……導通期
間の終了時刻 VS……サンプル電圧 Vref 1……
上限電圧 Vref2……下限電圧 VOUT……直流出
力電圧
1, 2, 3 ... power supply circuit 11, 11a, 11b ... switching elements 41 1 , 41 2 ... comparator 44 ...
... Counter operation circuit 45 ... Counter 46 ...
Conduction period setting circuit 50: Video signals S 1 , S 2
...... Count value T A ...... Video signal period T B ...... Horizontal blanking period h ON ...... Start time of conduction period h stop ...... End time of conduction period V S ...... Sample voltage V ref 1 ......
Upper limit voltage V ref2 …… Lower limit voltage V OUT …… DC output voltage

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】映像信号期間と水平ブランキング期間とを
含むビデオ信号における前記映像信号期間中はスイッチ
ング素子を遮断させ、少なくとも前記水平ブランキング
期間中に前記スイッチング素子を導通させる制御回路を
有し、 前記スイッチング素子に流れる電流を直流出力電圧に変
換し、前記ビデオ信号を扱う電子回路に供給するように
構成された電源回路であって、 前記制御回路は、前記水平ブランキング期間中の前記ス
イッチング素子の導通期間を、カウンタに記憶されたカ
ウント値に応じた時間に設定する導通期間設定回路と、 前記直流出力電圧に対応するサンプル電圧を所定の基準
電圧と比較する比較器と、 前記比較器の比較結果に基づいて、前記直流出力電圧が
所定値になるように、前記カウント値を操作するカウン
タ操作回路とを有する電源回路。
1. A control circuit for shutting off a switching element during a video signal period in a video signal including a video signal period and a horizontal blanking period, and turning on the switching element during at least the horizontal blanking period. A power supply circuit configured to convert a current flowing through the switching element into a DC output voltage and supply the DC output voltage to an electronic circuit that handles the video signal, wherein the control circuit performs the switching during the horizontal blanking period. A conduction period setting circuit for setting a conduction period of the element to a time corresponding to a count value stored in the counter; a comparator for comparing a sample voltage corresponding to the DC output voltage with a predetermined reference voltage; and the comparator Counter operation for operating the count value such that the DC output voltage becomes a predetermined value based on the comparison result of And a power supply circuit having the circuit.
【請求項2】前記基準電圧は下限電圧と上限電圧を含
み、 前記比較器は、前記サンプル電圧を前記下限電圧及び前
記上限電圧と比較し、 前記カウンタ操作回路は、前記サンプル電圧が、前記下
限電圧と前記上限電圧で構成される電圧の範囲外にあっ
た場合に、前記カウント値を増減させるように構成され
た請求項1記載の電源回路。
2. The reference voltage includes a lower limit voltage and an upper limit voltage, the comparator compares the sample voltage with the lower limit voltage and the upper limit voltage, and the counter operation circuit determines that the sample voltage is lower than the lower limit voltage. 2. The power supply circuit according to claim 1, wherein the count value is increased or decreased when the count value is out of a range of a voltage constituted by a voltage and the upper limit voltage.
【請求項3】前記導通期間設定回路は、前記導通期間
を、クロック信号によって決定される単位時間に前記カ
ウント値を乗算した値に応じた時間に設定するように構
成された請求項1又は請求項2のいずれか1項記載の電
源回路。
3. The circuit according to claim 1, wherein the conduction period setting circuit is configured to set the conduction period to a time corresponding to a value obtained by multiplying a unit time determined by a clock signal by the count value. Item 3. The power supply circuit according to any one of items 2.
【請求項4】前記導通期間設定回路は、前記導通期間の
開始時刻又は終了時刻のいずれか一方の時刻を固定し、 前記カウント値が増減されると、他方の時刻を変更する
ように構成された請求項1乃至請求項3のいずれか1項
記載の電源回路。
4. The conduction period setting circuit is configured to fix one of a start time and an end time of the conduction period, and to change the other time when the count value is increased or decreased. The power supply circuit according to claim 1.
JP32947697A 1997-11-13 1997-11-13 Power supply circuit for video signal Expired - Fee Related JP3202957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32947697A JP3202957B2 (en) 1997-11-13 1997-11-13 Power supply circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32947697A JP3202957B2 (en) 1997-11-13 1997-11-13 Power supply circuit for video signal

Publications (2)

Publication Number Publication Date
JPH11146301A true JPH11146301A (en) 1999-05-28
JP3202957B2 JP3202957B2 (en) 2001-08-27

Family

ID=18221813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32947697A Expired - Fee Related JP3202957B2 (en) 1997-11-13 1997-11-13 Power supply circuit for video signal

Country Status (1)

Country Link
JP (1) JP3202957B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042597A (en) * 2002-07-10 2006-02-09 Marvell World Trade Ltd Output regulator
JP5159895B2 (en) * 2008-12-19 2013-03-13 三菱電機株式会社 Lighting device for in-vehicle light source
JP2014166032A (en) * 2013-02-25 2014-09-08 Advics Co Ltd Motor drive device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042597A (en) * 2002-07-10 2006-02-09 Marvell World Trade Ltd Output regulator
US7358711B2 (en) 2002-07-10 2008-04-15 Marvell World Trade Ltd. Adaptive control loop
US7368898B2 (en) 2002-07-10 2008-05-06 Marvell World Trade, Ltd. Power array system and method
JP2008182887A (en) * 2002-07-10 2008-08-07 Marvell World Trade Ltd Output regulator
US7411377B2 (en) 2002-07-10 2008-08-12 Marvell World Trade Ltd. Adaptive control loop
US7573249B2 (en) 2002-07-10 2009-08-11 Marvell World Trade Ltd. Power array system and method
US7609043B2 (en) 2002-07-10 2009-10-27 Marvell World Trade Ltd. Power array system and method
US7622904B2 (en) 2002-07-10 2009-11-24 Marvell World Trade Ltd. Power array system and method
US7863880B1 (en) 2002-07-10 2011-01-04 Marvell World Trade Ltd. Adaptive control loop
US7906949B1 (en) 2002-07-10 2011-03-15 Marvell World Trade Ltd. Adaptive control loop
JP5159895B2 (en) * 2008-12-19 2013-03-13 三菱電機株式会社 Lighting device for in-vehicle light source
JP2014166032A (en) * 2013-02-25 2014-09-08 Advics Co Ltd Motor drive device

Also Published As

Publication number Publication date
JP3202957B2 (en) 2001-08-27

Similar Documents

Publication Publication Date Title
US7683730B2 (en) Differential crystal oscillator circuit with peak regulation
US8471543B2 (en) DC-DC converter with slope compensation circuit and DC voltage conversion method thereof
US7209335B2 (en) Switching power supply apparatus and electric applianance therewith
EP0529391A1 (en) Voltage converter
US6885177B2 (en) Switching regulator and slope correcting circuit
JP2010051079A (en) Dc-dc converter and control method
JP2007124748A (en) Dc-dc converter, and control circuit and control method of dc-dc converter
US6917189B2 (en) Electric power supply unit having improved output voltage response
JPWO2005099074A1 (en) Power supply
US20100046124A1 (en) Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent
JP2005150550A (en) Solenoid driving device
US20210067028A1 (en) Switching regulator with improved load regulation and the method thereof
JP3202957B2 (en) Power supply circuit for video signal
US7705578B2 (en) Switching regulator
JP2007097286A (en) Switching regulator and its drive method
US7123492B1 (en) Circuit for reducing inrush current generated during startup of a switching power supply
JP5515390B2 (en) Switching power supply
JP2007004420A (en) Power source circuit
US6940329B2 (en) Hysteresis circuit used in comparator
JP2006235991A (en) Reference voltage generating circuit, and drive circuit
US20220302841A1 (en) Current detection circuit, synchronous rectification type dc/dc buck converter and control circuit thereof
KR0180464B1 (en) Index pulse generator
JP2000165151A (en) Power amplifier
JP2001157443A (en) Pulse control circuit and synchronous rectifying circuit
JP4400992B2 (en) Drive signal supply circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010612

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees