JPH11143739A - System-down prevention system - Google Patents
System-down prevention systemInfo
- Publication number
- JPH11143739A JPH11143739A JP9310799A JP31079997A JPH11143739A JP H11143739 A JPH11143739 A JP H11143739A JP 9310799 A JP9310799 A JP 9310799A JP 31079997 A JP31079997 A JP 31079997A JP H11143739 A JPH11143739 A JP H11143739A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- display means
- valid
- temperature
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、情報処理装置にお
ける温度異常、あるいは過電流の発生によるシステムダ
ウンを回避するためのシステムダウン回避システムに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system down avoidance system for avoiding a system down due to an abnormal temperature or an overcurrent in an information processing apparatus.
【０００２】[0002]
【従来の技術】従来より情報処理装置においては、装置
の温度が異常に上昇すること、あるいは過電流が流れる
ことにより装置が破損し、システムダウンとなることを
防ぐために、様々な制御が行われてきた。2. Description of the Related Art Conventionally, in an information processing apparatus, various controls have been performed in order to prevent the temperature of the apparatus from abnormally rising or an overcurrent from damaging the apparatus and causing a system down. Have been.
【０００３】まず、第一のアプローチとして、温度異常
検出時に冷却ファンの回転数を増加させるように制御す
る方式がある。First, as a first approach, there is a method of controlling so as to increase the rotation speed of a cooling fan when a temperature abnormality is detected.
【０００４】第二のアプローチとしては、温度、過電流
の異常検出時に電力供給を停止する方式がある。この方
式の例としては、特開平６−３８３５７号公報で示され
ているように、装置内の各個所の温度をモニターし、あ
る一定以上の温度に達すると電力供給を停止する機能を
有する方式、あるいは特開平４−３２２３１４号公報で
示されているように、装置に過電流が流れることによる
電源の破損を防ぐために、電源に流れる電流をモニター
し、ある一定以上の電流が流れると電源を落とす機能を
有する方式がある。[0004] As a second approach, there is a method in which power supply is stopped when an abnormality in temperature or overcurrent is detected. As an example of this system, as shown in Japanese Patent Application Laid-Open No. Hei 6-38357, a system having a function of monitoring the temperature at various points in the apparatus and stopping the power supply when the temperature reaches a certain level or more. Alternatively, as disclosed in Japanese Patent Application Laid-Open No. 4-322314, in order to prevent the power supply from being damaged due to an overcurrent flowing through the device, the current flowing through the power supply is monitored, and when a certain current or more flows, the power supply is turned off. There is a method that has a dropping function.
【０００５】さらに第三のアプローチとして、異常検出
時にクロック制御を行うことにより異常が検出された部
分の消費電力を低下させる方式がある。この方式の例と
しては特開平３−２３３７３１号公報で示されているよ
うに、温度異常が発生した部分へのクロック供給を停止
させる方式、あるいは特開平７−３１９５７４号公報で
示されているように、温度異常が発生した部分へ供給さ
れているクロック周波数を逓減する方式がある。Further, as a third approach, there is a method in which clock control is performed when an abnormality is detected to reduce the power consumption of a portion where the abnormality is detected. As an example of this method, as shown in JP-A-3-223331, a method of stopping clock supply to a portion where a temperature abnormality has occurred, or as shown in JP-A-7-319574. There is a method of gradually reducing the clock frequency supplied to a portion where a temperature abnormality has occurred.
【０００６】[0006]
【発明が解決しようとする課題】前記第一のアプローチ
の問題点としては、冷却ファンの回転数を増加させるこ
とにより騒音が増加する問題がある。A problem with the first approach is that noise is increased by increasing the number of revolutions of the cooling fan.
【０００７】前記第二のアプローチの問題点としては、
電源を落とす単位が装置全体である場合、温度異常、あ
るいは過電流の発生がそのままシステム全体のダウンと
なることである。また、装置が複数の電源系統を備えて
おり、一部の電源を落としても運転の継統が可能である
場合は、確かにシステムダウンの回避は可能ではある
が、落とされた電源から電力供給されていたハードウェ
アに関しては、完全に機能を停止することになり、通
常、装置における電源制御はそれほど細かい単位で行わ
れることはなく、最小でもせいぜいカード単位で行われ
ることを考慮すると、温度異常、あるいは過電流が生じ
た場合のシステムにおける機能ダウンの割合が非常に大
きくなるという問題がある。The problems of the second approach are as follows.
If the unit for powering down is the entire apparatus, the occurrence of an abnormal temperature or overcurrent means that the entire system is down. Also, if the equipment has multiple power supply systems and it is possible to continue the operation even if some of the power supply is turned off, it is certainly possible to avoid a system down, but As for the hardware that was supplied, it will stop functioning completely, and in general, power control in the device is not performed in very small units, and considering that it is performed at the minimum at the card unit, considering the temperature There is a problem that the rate of function down in the system when an abnormality or overcurrent occurs becomes extremely large.
【０００８】前記第三のアプローチの問題点としては、
温度異常が検出されたハードウェアへのクロック供給を
停止させる方式に関しては、前記第二のアプローチの場
合と同様に、温度異常が検出されたハードウェアに関し
ては、完全に機能を停止することになるので、クロック
制御単位が大きければそれだけ機能ダウンの割合が大き
くなる。この方式で機能ダウンの割合を小さくするため
には、温度異常検出手段を装置における可能な限り小さ
な構成単位ごとに設置し、クロック制御単位も可能な眼
り小さくする必要があるが、その場合ハードウェア量が
増加するという問題が生じる。また温度異常が検出され
たハードウェアへ供給されているクロック周波数を逓減
する方式に関しては、クロック供給を停止させる方式と
比較して機能ダウンの割合が小さくて済むが、システム
におけるある一部分の論理回路についてのみ、場合によ
って異なる周波数で動作させる必要が生じ、システム内
の他の論理回路と同期をとるための複雑な制御論理が必
要になるという問題がある。The problems of the third approach are as follows.
Regarding the method of stopping the clock supply to the hardware in which the temperature abnormality is detected, the function is completely stopped in the hardware in which the temperature abnormality is detected, as in the case of the second approach. Therefore, the larger the clock control unit, the greater the rate of function down. In order to reduce the rate of function down with this method, it is necessary to install a temperature abnormality detection means for each of the smallest structural units in the device and to reduce the clock control unit as much as possible. There is a problem that the amount of wear increases. As for the method of reducing the clock frequency supplied to the hardware in which the temperature abnormality has been detected, the rate of function down may be smaller than that of the method of stopping the clock supply. , It is necessary to operate at a different frequency depending on the case, and there is a problem that complicated control logic for synchronizing with other logic circuits in the system is required.
【０００９】本発明の目的は、上記従来技術の問題点に
鑑み、情報処理装置において温度異常や過電流が生じた
場合、一部論理回路を論理的に無効にすることにより消
費電力を削減し、システムダウンを極力回避することを
可能とすることにある。An object of the present invention is to reduce the power consumption by logically disabling some logic circuits when an abnormal temperature or an overcurrent occurs in an information processing apparatus in view of the above-mentioned problems of the prior art. Another object of the present invention is to make it possible to avoid system down as much as possible.
【００１０】[0010]
【課題を解決するための手段】本発明は、前記従来技術
の課題を解決するため、複数個の同機能の論理回路を備
える情報処理装置のシステムダウン回避システムとし
て、前記論理回路の温度を測定し、ある温度に達したこ
とを検出する温度異常検出手段と、前記各論理回路に関
して有効無効を示す有効表示手段と、前記各論理回路に
関して使用中であるか否かを示す使用表示手段と、前記
温度異常検出手段から温度異常の報告を受けた場合、前
記有効表示手段、および前記使用表示手段において、有
効かつ未使用であることを示している前記論理回路に対
応する前記有効表示手段に対して、無効であることを設
定するシステム制御手段を有している。SUMMARY OF THE INVENTION In order to solve the problems of the prior art, the present invention measures a temperature of a logic circuit as a system down avoidance system for an information processing apparatus having a plurality of logic circuits of the same function. Temperature abnormality detecting means for detecting that a certain temperature has been reached, validity indicating means for indicating validity / invalidity for each of the logic circuits, and use indicating means for indicating whether or not each of the logic circuits is being used, When receiving a report of a temperature abnormality from the temperature abnormality detection means, the validity display means, and the use display means, for the validity display means corresponding to the logic circuit indicating that it is valid and unused And system control means for setting invalidity.
【００１１】また、本発明は、前記論理回路に流れる消
費電流を測定し、ある電流に達したことを検出する過電
流検出手段と、前記過電流検出手段から過電流の報告を
受けた場合、前記有効表示手段、および前記使用表示手
段において、有効かつ未使用であることを示している前
記論理回路に対応する前記有効表示手段に対して、無効
であることを設定するシステム制御手段を有している。Further, according to the present invention, there is provided an overcurrent detecting means for measuring a consumption current flowing in the logic circuit and detecting that a certain current has been reached, and receiving an overcurrent report from the overcurrent detecting means, The validity display means, and the use display means, wherein the validity display means corresponding to the logic circuit indicating valid and unused is provided with a system control means for setting invalidity. ing.
【００１２】更に、前記システム制御手段は、前記温度
異常検出手段からの報告、あるいは前記過電流検出手段
からの報告を受けた時に、前記有効表示手段、および前
記使用表示手段において、有効かつ未使用であることを
示している論理回路が存在しない場合、前記論理回路に
おける後続命令の処理開始を中断させ、実行中の命令処
理が終了した時に、対応する前記有効表示手段を無効に
設定し、有効な論理回路がすくなくとも１個になるまで
前記制御を継続する。Further, when the system control means receives a report from the temperature abnormality detection means or a report from the overcurrent detection means, the validity display means and the use display means display valid and unused signals. If there is no logic circuit indicating that the following, the processing start of the subsequent instruction in the logic circuit is interrupted, and when the instruction processing being executed is completed, the corresponding validity display means is set to invalid, and The above control is continued until at least one logical circuit becomes at least one.
【００１３】[0013]
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００１４】図１は本発明の実施形態の構成を示すブロ
ック図である。本実施形態では論理カード１に対して電
源２が電力供給を行う。FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention. In the present embodiment, the power supply 2 supplies power to the logical card 1.
【００１５】論理カード１における論理回路１１−1、
１１−2、・・・１１−nは演算器、レジスタ、バッファ
等を含む論理回路であり、これらｎ個の論理回路は全く
同機能の回路である。前記各論理回路に対しては、論理
回路１１−1〜nが使用中であることを示す使用中表示フ
ラグ１２−1〜n、および論理回路１１−1〜nが有効であ
ることを示す有効フラグ１３−1〜n がある。前記使用
中表示フラグ１２−1〜１２−n、および有効フラグ１３
−1〜１３−n はシステム制御回路１０によって制御さ
れる。レベル１温度センサー１４−1 およびレベル２温
度センサー１４−2 は、論理カード１の冷却用のための
排気口付近に設置され、排気温度がある温度ｔ1に達す
ると、レベル１温度センサー１４−1は論理カード１の
レベル１温度異常としてシステム制御回路１０へ報告す
る。一旦、レベル１温度異常の報告が行われると、ある
温度ｔ0（ｔ0＜ｔ1 ）に温度が下がるまでレベル１温度
異常として報告を続ける。排気温度がｔ1を越えた後さ
らに上昇し続け、さらに温度ｔ1より高いある温度ｔ2に
達すると、レベル２温度センサー１４−2はレベル２温
度異常として、今度はシステム制御回路１０ではなく電
源制御回路３へ報告する。The logic circuit 11-1 in the logic card 1,
11-2,..., 11-n are logic circuits including a computing unit, a register, a buffer, and the like, and these n logic circuits are circuits having exactly the same function. For each of the logic circuits, an in-use display flag 12-1 to n indicating that the logic circuit 11-1 to n is in use, and a validity flag indicating that the logic circuit 11-1 to n is valid There are flags 13-1 to 13-n. The in-use display flags 12-1 to 12-n and the valid flag 13
-1 to 13-n are controlled by the system control circuit 10. The level 1 temperature sensor 14-1 and the level 2 temperature sensor 14-2 are installed near an exhaust port for cooling the logic card 1, and when the exhaust temperature reaches a certain temperature t1, the level 1 temperature sensor 14-1 is used. Reports to the system control circuit 10 as a level 1 temperature abnormality of the logic card 1. Once the level 1 temperature abnormality is reported, the level 1 temperature abnormality is continuously reported until the temperature falls to a certain temperature t0 (t0 <t1). When the exhaust gas temperature further rises after exceeding t1, and reaches a certain temperature t2 which is higher than the temperature t1, the level 2 temperature sensor 14-2 detects that the level 2 temperature is abnormal and this time the power control circuit is used instead of the system control circuit 10 instead of the system control circuit 10. Report to 3.
【００１６】電源２におけるレベル１過電流検知回路２
０−1 は、論理カード１へ供給する電流がある電流ｉ1
を越えたことを検出すると、レベル１過電流発生をシス
テム制御回路１０へ報告する。一旦、レベル１過電流発
生の報告が行われると、ある電流ｉ0（ｉ0＜ｉ1 ）に電
流が下がるまでレベル１過電流として報告し続ける。供
給する電流がｉ1を越えた後さらに上昇し続け、ある電
流ｉ2（ｉ2＞ｉ1）に達すると、レベル２過電流検出回
路２０−2 はレベル２過電流発生として、今度はシステ
ム制御回路１０ではなく電源制御回路３へ報告する。Level 1 overcurrent detection circuit 2 in power supply 2
0-1 is a current i 1 having a current to be supplied to the logic card 1
Is detected, the occurrence of level 1 overcurrent is reported to the system control circuit 10. Once the occurrence of the level 1 overcurrent is reported, the level 1 overcurrent is continuously reported until the current drops to a certain current i 0 (i 0 <i 1 ). Further continued to rise after the current supply exceeds i 1, it reaches a certain current i 2 (i 2> i 1 ), as a level 2 overcurrent detection circuit 20-2 Level 2 overcurrent, turn the system It reports to the power supply control circuit 3 instead of the control circuit 10.
【００１７】電源２のオン／オフ等の制御は電源制御回
路３により行われる。Control such as turning on / off the power supply 2 is performed by a power supply control circuit 3.
【００１８】次に温度異常が発生した時のシステムの動
作について説明する。レベル１温度センサーｌ４−1 か
ら温度異常発生の報告を受けたシステム制御回路１０
は、まず使用中表示フラグ１２−1〜１２−n、および有
効フラグ１３−1〜１３一nを参照し、未使用かつ有効な
論理回路が存在した場合、その論理回路に対応する有効
フラグを無効に設定する。さらにシステム制御回路１０
は、使用中表示フラグが立っている論理回路に対して
は、現在前記論理回路で処理が行われている命令の後続
命令の処理が開始されないように制御する。前記制御に
より前記論理回路で現在処理が行われている命令の処理
が終了すると、その論理回路に対応する使用中表示フラ
グが未使用状態となり、システム制御回路１０は前記論
理回路に対応する有効フラグを無効に設定する。レベル
１温度センサ―１４−1 から温度異常が報告されている
間は、前記動作はｎ個の論理回路のうち有効な論理回路
が最後の１個になるまで継続して行われる。有効な論理
回路が最後の１個になった場合、システム制御回路１０
は後続命令の処理の開始を待たせる制御は中止し、他の
論理回路で待ち状態になっている後続命令の処理も合わ
せて、前記最後の１個の論理回路での処理の実行を指示
する。Next, the operation of the system when a temperature abnormality occurs will be described. System control circuit 10 receiving a report of occurrence of temperature abnormality from level 1 temperature sensor 14-1
First, referring to the in-use display flags 12-1 to 12-n and the valid flags 13-1 to 13-n, if an unused and valid logic circuit exists, the valid flag corresponding to the logic circuit is set. Set to invalid. Further, the system control circuit 10
Controls such that the processing of an instruction subsequent to the instruction currently being processed by the logic circuit is not started for the logic circuit for which the in-use display flag is set. When the processing of the instruction currently being processed by the logic circuit is completed by the control, the in-use display flag corresponding to the logic circuit is set to the unused state, and the system control circuit 10 sets the valid flag corresponding to the logic circuit to Set to invalid. While the temperature abnormality is reported from the level 1 temperature sensor-1, the above operation is continuously performed until the effective one of the n logic circuits becomes the last one. When the effective logic circuit becomes the last one, the system control circuit 10
Suspends the control of waiting for the start of the processing of the subsequent instruction, and instructs the execution of the processing in the last one logic circuit together with the processing of the subsequent instruction that is waiting in another logic circuit. .
【００１９】有効な論理回路が最後の１個でも処理を継
続させる理由は、システムを極力停止させないためであ
り、この１個の論理回路で、待ち状態になっている後続
命令の処理も併せて実行させることで、性能的には低下
するものの、システムとしての動作は、レベル２の温度
異常や過電流が検出されるまで継続動作することができ
る。The reason why the processing is continued even if the last valid logic circuit is the last one is to prevent the system from being stopped as much as possible. In this one logic circuit, the processing of the subsequent instruction in the waiting state is also added. Although the execution causes the performance to be reduced, the operation of the system can be continued until a level 2 temperature abnormality or an overcurrent is detected.
【００２０】上記の運行制御をしているその間に、排気
温度がｔ0まで低下すれば、レベル１温度センサー１４
−1 からのレベル１温度異常信号が停止するので、シス
テム制御回路１０は有効フラグ１３−1〜１３−nのうち
無効になっているものを有効にセットし、論理回路１１
−1〜１１−nのうち無効になっていたものを解放するこ
とができる。If the exhaust gas temperature drops to t0 during the above operation control, the level 1 temperature sensor 14
Since the level 1 temperature abnormal signal from -1 stops, the system control circuit 10 sets the invalid flag among the valid flags 13-1 to 13-n to valid and sets the valid flag 13-1 to 13-n to valid.
An invalid one out of -1 to 11-n can be released.
【００２１】上記制御を行った後でも、なお排気温度が
上昇を続けｔ2に達すると、レベル２温度センサー１４
−2からレベル２温度異常信号が今度は電源制御回路３
へ伝達され、電源制御回路３は電源２から論理カード１
への電源供給を一斉に停止する。Even after the above control, if the exhaust temperature continues to rise and reaches t2, the level 2 temperature sensor 14
Power level control circuit 3
Is transmitted to the power supply control circuit 3 from the power supply 2 to the logical card 1
Power supply to all devices at once.
【００２２】次に温度異常が発生した時のシステムの動
作について説明する。過電流が発生した時のシステムの
動作に関しては、レベル１過電流検知回路２０−1 がレ
ベル１過電流を検知してシステム制御回路１０へ報告す
ると、システム制御回路１０は前述したレベル１温度異
常発生の時と同様の動作を行う。またレベル２過電流検
知回路２０−2 がレベル２過電流を検知して電源制御回
路３へ報告すると、電源制御回路３はレベル２温度異常
発生の時と同様の動作を行う。Next, the operation of the system when a temperature abnormality occurs will be described. Regarding the operation of the system when an overcurrent occurs, the level 1 overcurrent detection circuit 20-1 detects the level 1 overcurrent and reports it to the system control circuit 10. The same operation as that at the time of occurrence is performed. When the level 2 overcurrent detection circuit 20-2 detects the level 2 overcurrent and reports it to the power supply control circuit 3, the power supply control circuit 3 performs the same operation as when the level 2 temperature abnormality occurs.
【００２３】[0023]
【発明の効果】以上説明したように、本発明によれば、
温度異常や過電流の発生時に状態が深刻となる前に異常
を検出し、論理回路の一部を無効にすることで装置の動
作率を低下させて消費電力を低下させることが可能とな
り、従来のような電力供給の停止やクロック供給の停
止、あるいはクロック周波数の逓減といったような大き
な機能ダウンを発生させることなく、温度異常や過電流
によるシステムダウンを回避することが可能となる。As described above, according to the present invention,
In the event of a temperature anomaly or overcurrent, an anomaly is detected before the condition becomes serious, and by disabling part of the logic circuit, the operating rate of the device can be reduced and power consumption can be reduced. It is possible to avoid a system down due to an abnormal temperature or an overcurrent without causing a large function down such as stop of power supply, stop of clock supply, or decrease of clock frequency.
【００２４】また、本発明によれば、有効かつ未使用で
あることを示している論理回路が存在しない場合、前記
論理回路における後続命令の処理開始を中断させ、実行
中の命令処理が終了した時に、対応する前記有効表示手
段を無効に設定し、有効な論理回路が少なくとも残り１
個になるまで前記制御を継続することにより、動作率を
さらに低下させることで上記システムダウンの回避をよ
り確実に行うことが可能となる。Further, according to the present invention, when there is no logic circuit indicating that the instruction is valid and unused, the processing of the subsequent instruction in the logic circuit is interrupted, and the instruction processing being executed is terminated. Sometimes, the corresponding validity display means is set to invalid, and at least one valid logical circuit remains.
By continuing the above-described control until the number of pieces becomes smaller, it is possible to more reliably avoid the system down by further reducing the operation rate.
【図１】本発明の実施形態の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
１ 論理カード ２ 電源 ３ 電源制御回路 １０ システム制御回路 １１−1〜n 論理回路 １２−1〜n 使用中表示フラグ １３−1〜n 有効フラグ １４−1 レベル１温度センサー １４−2 レベル２温度センサー ２０−1 レベル１過電流検出回路 ２０−2 レベル２過電流検出回路 Reference Signs List 1 logic card 2 power supply 3 power supply control circuit 10 system control circuit 11-1 to n logic circuit 12-1 to n busy display flag 13-1 to n valid flag 14-1 level 1 temperature sensor 14-2 level 2 temperature sensor 20-1 Level 1 overcurrent detection circuit 20-2 Level 2 overcurrent detection circuit
Claims (4)
処理装置において、 前記論理回路の温度を測定し、ある温度に達したことを
検出する温度異常検出手段と、 前記各論理回路に関して有効無効を示す有効表示手段
と、 前記各論理回路に関して使用中であるか否かを示す使用
表示手段と、 前記温度異常検出手段から温度異常の報告を受けた場
合、前記有効表示手段、および前記使用表示手段におい
て、有効かつ未使用であることを示している前記論理回
路に対応する前記有効表示手段に対して、無効であるこ
とを設定するシステム制御手段を有することを特徴とす
るシステムダウン回避システム。1. An information processing apparatus comprising a plurality of logic circuits having the same function, wherein a temperature abnormality detecting means for measuring a temperature of the logic circuit and detecting that the temperature has reached a certain temperature; Valid display means for indicating invalidity; use display means for indicating whether or not each of the logic circuits is being used; and when receiving a report of a temperature abnormality from the temperature abnormality detection means, the valid display means; A system down avoidance system, comprising: a display control means for setting the validity display means corresponding to the logic circuit indicating valid and unused to invalidity. .
手段からの報告を受けた時に、前記有効表示手段、およ
び前記使用表示手段において、有効かつ未使用であるこ
とを示している論理回路が存在しない場合、前記論理回
路における後続命令の処理開始を中断させ、実行中の命
令処理が終了した時に、対応する前記有効表示手段を無
効に設定する制御をし、有効な論理回路が少なくとも残
り１個になるまで前記制御を継続することを特徴とする
請求項１記載のシステムダウン回避システム。2. The system control means, when receiving a report from the temperature abnormality detecting means, includes a logic circuit in the validity display means and the use display means indicating that it is valid and unused. If not, the processing start of the subsequent instruction in the logic circuit is interrupted, and when the processing of the instruction being executed is completed, control is performed to invalidate the corresponding validity display means, and at least one valid logic circuit remains. 2. The system down avoidance system according to claim 1, wherein said control is continued until said condition is reached.
処理装置において、 前記論理回路に流れる消費電流を測定し、ある電流値に
達したことを検出する過電流検出手段と、 前記過電流検出手段から過電流の報告を受けた場合、前
記有効表示手段、および前記使用表示手段において、有
効かつ未使用であることを示している前記論理回路に対
応する前記有効表示手段に対して、無効であることを設
定するシステム制御手段を有することを特徴とするシス
テムダウン回避システム。3. An information processing apparatus comprising a plurality of logic circuits having the same function, wherein an overcurrent detection means for measuring a current consumption flowing through the logic circuit and detecting that a certain current value has been reached; When a report of an overcurrent is received from the detection means, the validity display means and the use display means invalidate the validity display means corresponding to the logic circuit indicating valid and unused. A system down avoidance system comprising a system control means for setting the following.
段からの報告を受けた時に、前記有効表示手段、および
前記使用表示手段において、有効かつ未使用であること
を示している論理回路が存在しない場合、前記論理回路
における後続命令の処理開始を中断させ、実行中の命令
処理が終了した時に、対応する前記有効表示手段を無効
に設定する制御をし、有効な論理回路が少なくとも残り
１個になるまで前記制御を継続することを特徴とする請
求項３記載のシステムダウン回避システム。4. When the system control means receives a report from the overcurrent detection means, there is a logic circuit indicating valid and unused in the validity display means and the use display means. If not, the processing start of the subsequent instruction in the logic circuit is interrupted, and when the processing of the instruction being executed is completed, control is performed to invalidate the corresponding validity display means, and at least one valid logic circuit remains. 4. The system down avoidance system according to claim 3, wherein the control is continued until the following condition is satisfied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31079997A JP3161517B2 (en) | 1997-11-12 | 1997-11-12 | System down avoidance system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31079997A JP3161517B2 (en) | 1997-11-12 | 1997-11-12 | System down avoidance system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11143739A true JPH11143739A (en) | 1999-05-28 |
| JP3161517B2 JP3161517B2 (en) | 2001-04-25 |
Family
ID=18009593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31079997A Expired - Fee Related JP3161517B2 (en) | 1997-11-12 | 1997-11-12 | System down avoidance system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161517B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014087576A1 (en) * | 2012-12-06 | 2014-06-12 | 株式会社デンソー | Data processing device |
-
1997
- 1997-11-12 JP JP31079997A patent/JP3161517B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014087576A1 (en) * | 2012-12-06 | 2014-06-12 | 株式会社デンソー | Data processing device |
| JP2014115703A (en) * | 2012-12-06 | 2014-06-26 | Denso Corp | Data processor |
| CN104838363A (en) * | 2012-12-06 | 2015-08-12 | 株式会社电装 | Data processing device |
| US9753808B2 (en) | 2012-12-06 | 2017-09-05 | Denso Corporation | Data processing device having resetting feature without interfering with user interface unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3161517B2 (en) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2210424C (en) | Method and apparatus for power management in a multifunction controller with an embedded micro-processor | |
| US6225911B1 (en) | Information processing apparatus and its control method for cooling inside apparatus with fan | |
| EP0854410B1 (en) | Power supply system | |
| JPH04271229A (en) | Temperature abnormality detecting system | |
| MY129430A (en) | Asynchronous data processing apparatus | |
| US6496346B1 (en) | Automatic system shutdown following processor thermal condition | |
| JP3161517B2 (en) | System down avoidance system | |
| JPH07244535A (en) | Degenerate operation controller utilizing detection of cooling state abnormality | |
| JPH07103185A (en) | Fan controller | |
| JP2000188829A (en) | Device and method for power source sequence detection | |
| JPH04332009A (en) | Temperature abnormality detection system for computer system | |
| JP2002032152A (en) | Wind speed monitoring method | |
| JP3388930B2 (en) | Monitoring system | |
| JP2891962B2 (en) | Power control device | |
| JPH05328602A (en) | Electrical apparatus | |
| JPH07319574A (en) | Method and circuit for protecting device in abnormal temperature | |
| JPH0667755A (en) | Circuit board mounting/dismounting detecting system | |
| JPH09308101A (en) | Power supply confounding monitoring/controlling method | |
| JPH0744293A (en) | Bus interface device | |
| JPH0830357A (en) | Control system for fan for cooling | |
| JPH01120652A (en) | Setting system for monitor time of input/output device | |
| TW591376B (en) | System and method for detecting server failure and the restoring of the same | |
| JPH02193540A (en) | Sequential driving device | |
| JPH1020904A (en) | Control state monitor device | |
| JPH1069325A (en) | Cpu clock switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |