JPH11112371A - 無線通信装置およびそのディジタル利得制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 Ｄ／Ａ変換に要する時間をほとんど零にする
ことができ、短時間でゲイン調整可能でプリアンブルの
時間を短くすることができ、安価で高速な無線通信装置
およびそのディジタル利得制御方法を提供する。 【解決手段】 受信装置では、ＡＧＣ演算部１３４はレ
ベル検出部１３１で検出される受信信号のレベルに応じ
た制御信号をＤ／Ａ変換用ラダー抵抗２１に送り、この
Ｄ／Ａ変換用ラダー抵抗２１の出力電圧を可変利得増幅
器２２にフィードバックすることによって受信信号レベ
ルを一定に制御する。ラダー抵抗２１の出力端子２１３
は可変利得増幅器２２の制御端子２２１に直接接続され
ており、制御端子２２１の入力インピーダンスがラダー
抵抗内の抵抗２１０１〜２１０５の抵抗値Ｒに比べて十
分大きい場合、制御端子２２１には０Ｖからディジタル
信号のＨレベルの６３／６４＝９８．４％の電圧まで入
力可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受信側での自動利
得制御（Auto Gain Control：ＡＧＣ）を高速に行う無
線通信装置およびそのディジタル利得制御方法に関す
る。

【０００２】

【従来の技術】無線通信では、通常伝送するディジタル
信号に所望のＲＦ（無線周波数）を掛け合わせ、ＲＦ信
号に変換して伝送することが行われている。受信側で
は、送信側と同一周波数のＲＦを掛け合わせ、ローパス
フィルタを通して原データを再生することが行われる。

【０００３】この際、受信側では、受信した信号レベル
が送信機との距離や障害物によって大きく変わらないよ
うに、通常、受信機にＡＧＣ手段を設け、受信信号レベ
ルが一定になるように受信伝送路内の利得を制御する。

【０００４】図４は従来の受信装置の基本的構成を示す
ブロック図である。受信装置はアンテナ１１ａ、アナロ
グ部１２ａおよびディジタル１３ａを有する。

【０００５】アンテナ１１ａで受信した信号は高周波部
１２１ａにより増幅されてフィルタリングなどの処理を
施されると、入力周波数のまま、または中間周波数ある
いはベースバンド周波数に変換されて高周波部１２１ａ
から出力される。

【０００６】高周波部１２１ａから出力された信号はＡ
／Ｄ変換器１２３ａでアナログディジタル（Ａ／Ｄ）変
換される。レベル検出部１３１ａはその信号の強度を算
出して信号のレベルを検出する。ＡＧＣ演算部１３４ａ
は検出されたレベルに応じた制御信号をＤ／Ａ変換器１
２４ａに送り、Ｄ／Ａ変換器１２４ａの出力電圧を可変
増幅器２２ａにフィードバックすることによって受信信
号レベルを一定に制御する。

【０００７】このようにして受信信号レベルが一定にな
った後、受信信号はディジタル部１３ａで復調される。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな無線通信方式に用いられる可変利得増幅器におい
て、利得調整を狭い制御電圧幅で制御するタイプの素子
ではＤ／Ａ変換器の出力を制御することが困難なものが
多い。

【０００９】これに対し、利得調整を広い制御電圧幅で
制御するタイプの素子では制御電圧が０Ｖから電源電圧
までになっているものが多く、それに対し、Ｄ／Ａ変換
器の出力電圧が０Ｖから電源電圧付近までになっている
ものは少なく、あっても非常にセトリングタイムが長い
ので、同じ電源電圧のＤ／Ａ変換器で高速に可変利得増
幅器を制御できず、信号を受信してから復調が可能にな
るまでに時間がかかり、プリアンブルの時間を短くする
ことが困難であった。

【００１０】かかる問題に対し、本発明者は可変利得増
幅器の制御端子の入力インピーダンスとＤ／Ａ変換器の
内部回路に着目した。そして、セトリングタイムが長く
出力電圧範囲が広いＤ／Ａ変換器では、Ｄ／Ａ変換器内
のラダー抵抗の出力をバッファリングして増幅するアン
プの応答速度が遅いために低速になっていることを明ら
かにした。

【００１１】一方、可変利得増幅器が０Ｖから電源電圧
レベルに近い制御電圧範囲を持つ素子である場合、通
常、消費電力が大きくならないように可変利得増幅器の
制御端子の入力インピーダンスは高く設計されている場
合が多い。そこで、可変利得増幅器の制御端子の入力イ
ンピーダンスがＤ／Ａ変換器内のラダー抵抗に比べて十
分に大きければ、Ｄ／Ａ変換用のラダー抵抗の出力を直
接、可変利得増幅器の制御端子に入力しても制御電圧に
は影響がなく、かつ応答速度が遅いアンプを挿入しない
で済むので、高速な制御も可能になる。

【００１２】本発明は、かかる創意に基づいてなされた
ものであり、可変利得増幅器の制御端子にＤ／Ａ変換用
のラダー抵抗を直接接続し、複数のディジタル信号によ
ってＤ／Ａ変換のラダー抵抗の出力を変え、可変利得増
幅器のゲインを直接調整することにより、Ｄ／Ａ変換に
要する時間をほとんど零にすることができ、短時間でゲ
イン調整可能でプリアンブルの時間を短くすることがで
き、安価で高速な無線通信装置およびそのディジタル利
得制御方法を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に記載の無線通信装置は、受信信
号を検波する検波手段と、該検波された受信信号のレベ
ルを算出するレベル算出手段と、該算出されたレベルに
応じて前記受信信号の伝送路内の利得を調整する利得調
整手段とを備えた無線通信装置において、前記利得調整
手段は、制御端子に加えられる制御電圧にしたがって前
記利得を調整する可変利得増幅器と、前記制御電圧を出
力するＤ／Ａ変換手段とを備え、該Ｄ／Ａ変換手段は前
記可変利得増幅器の制御端子に直接接続されるラダー抵
抗で構成されていることを特徴とする。

【００１４】請求項２に記載の無線通信装置では、請求
項１に係る無線通信装置において前記ラダー抵抗はＲ−
２Ｒ型ラダー抵抗であることを特徴とする。

【００１５】請求項３に記載の無線通信装置は、請求項
２に係る無線通信装置において前記検波された受信信号
をアナログディジタル変換するＡ／Ｄ変換手段を備える
と共に、該アナログディジタル変換されたディジタル信
号を保持するバッファおよび該バッファを動作させる電
源を、前記ラダー抵抗の前段に設けたことを特徴とす
る。

【００１６】請求項４に記載の無線通信装置は、請求項
１乃至請求項３のいずれかに係る無線通信装置において
スペクトラム拡散通信装置であることを特徴とする。

【００１７】請求項５に記載の無線通信装置のディジタ
ル利得制御方法は、受信信号を検波し、該検波された受
信信号のレベルを算出し、該算出されたレベルに応じて
前記受信信号の伝送路内の利得を調整する際、可変利得
増幅器の制御端子に加えられる制御電圧にしたがって前
記利得を調整し、前記可変利得増幅器の制御端子に直接
接続されるラダー抵抗により前記制御電圧を出力するこ
とを特徴とする。

【００１８】

【発明の実施の形態】本発明の無線通信装置およびその
ディジタル利得制御方法の実施の形態について説明す
る。本実施形態の無線通信装置はスペクトラム拡散通信
装置であり、その受信装置に特徴を有する。

【００１９】［第１の実施の形態］図１は第１の実施の
形態における受信装置の基本的構成を示すブロック図で
ある。この受信装置はアンテナ１１、アナログ部１２お
よびディジタル部１３を有する。

【００２０】アンテナ１１で受信した受信信号は、可変
利得増幅器２２を含む高周波部１２１により増幅されて
フィルタリングなどの処理を施されると、入力周波数の
まま、または中間周波数あるいはベースバンド周波数に
変換されて出力される。

【００２１】高周波部１２１から出力された信号はＡ／
Ｄ変換器１２３によりアナログディジタル（Ａ／Ｄ）変
換されると、レベル検出部１３１は信号の強度を算出し
てレベル検出を行う。

【００２２】ＡＧＣ（Auto Gain Control）演算部１
３４はレベル検出部１３１で検出されるレベルに応じた
制御信号をＤ／Ａ変換用ラダー抵抗２１に送り、このＤ
／Ａ変換用ラダー抵抗２１の出力電圧を可変利得増幅器
２２にフィードバックすることによって受信信号レベル
を一定に制御する。

【００２３】このようにして受信信号レベルが一定にな
った後、同期回路部１２２でクロックが再生され、再生
されたクロックを復調部１３２に入力することにより、
データの復調が行われ、プロトコル部１３３で処理され
る。

【００２４】つぎに、ラダー抵抗２１の設計手法につい
て説明する。図２はラダー抵抗２１の構成を示す図であ
る。図において、２１０１〜２１０５と２１０６〜２１
１２はそれぞれ同じ抵抗値を有する抵抗である。また、
抵抗２１０１〜２１０５の抵抗値をＲとすると、抵抗２
１０６〜２１１２の抵抗値は抵抗２１０１〜２１０５の
抵抗値Ｒの２倍の抵抗値２Ｒを有する。このように、本
実施形態のラダー抵抗２１はいわゆるＲ−２Ｒ型ラダー
抵抗である。

【００２５】入力端子Ａ０〜Ａ５は６ビットのディジタ
ル値が入力される端子であり、Ａ０は最下位ビット（Ｌ
ＳＢ）、Ａ５は最上位ビット（ＭＳＢ）である。ラダー
抵抗２１の出力端子２１３は可変利得増幅器２２の制御
端子２２１に直接接続されている。

【００２６】この制御端子２２１の入力インピーダンス
をＲｉとすると、可変利得増幅器２２では、制御端子２
２１に入力する電圧範囲が０Ｖから電源電圧に近い電圧
である場合、通常、消費電力が大きくならないように制
御端子２２１の入力インピーダンスＲｉは高く設計され
ている。

【００２７】入力端子Ａ０〜Ａ５に入力されるディジタ
ル信号のＨレベルをＶｉとすると、可変利得増幅器２２
の制御端子２２１に入力される最大電圧Ｖｏｍａｘは数
式（１）で示される。

【００２８】 Ｖｏｍａｘ＝（１／２＋１／４＋１／８＋１／１６＋１／３２＋１／６４）× Ｒｉ／（Ｒ＋Ｒｉ）×Ｖｉ ………（１） また、ディジタル信号がＣＭＯＳ出力である場合、Ｌレ
ベルはほぼ０Ｖであるので、ラダー抵抗２１の出力を最
小でほぼ０Ｖにすることができる。ここで、制御端子２
２１の入力インピーダンスＲｉがラダー抵抗内の抵抗２
１０１〜２１０５の抵抗値Ｒに比べて十分大きい場合、
Ｒｉ／（Ｒ＋Ｒｉ）≒１となるので、制御端子２２１に
は０Ｖからディジタル信号のＨレベルの６３／６４＝９
８．４％の電圧まで入力可能となる。

【００２９】さらに、Ｒｉ＝１０Ｒの場合でも最大電圧
はディジタル信号のＨレベルの８９．５％まで入力可能
となるので、ディジタル信号として５ＶのＣＭＯＳ出力
を用いる場合、ディジタル信号を出力しているＣＭＯＳ
素子が電源電圧降下をほとんど起こさない領域では０Ｖ
から４．４Ｖ以上までの電圧が可変利得増幅器２２の制
御端子２２１に入力可能である。

【００３０】この方式では、ディジタル信号で可変利得
増幅器を制御する際にＤ／Ａ変換用のラダー抵抗を用い
るので、Ｄ／Ａ変換に要する時間はほとんど零であり、
短時間でゲイン調整が可能となり、プリアンブルの時間
を短くすることができ、安価で高速な無線通信装置を実
現することができる。

【００３１】［第２の実施の形態］第２の実施形態にお
ける受信装置は、前記第１の実施形態におけるＤ／Ａ変
換用ラダー抵抗の出力電圧範囲を可変利得増幅器の制御
電圧範囲に合わせて出力できるように改良されたもので
ある。

【００３２】図３は第２の実施形態におけるラダー抵抗
およびその前段部の構成を示す図である。第２の実施形
態の受信装置はラダー抵抗およびその前段部の構成を除
いて前記第１の実施形態と同様の構成を有する。Ｄ／Ａ
変換用ラダー抵抗２１の前段には、レベル変換器３１、
ＣＭＯＳバッファ３２およびＣＭＯＳバッファ３２の正
電源３３１，負電源３３２が設けられている。

【００３３】レベル変換器３１はＣＭＯＳバッファ３２
の正電源３３１，負電源３３２によって決められるＣＭ
ＯＳバッファ３２の許容入力電圧範囲を越えないように
設定されている。

【００３４】ハイスピードＣＭＯＳ（ＨＣ）、アドバン
ストＣＭＯＳ（ＡＣ）、ベリーハイスピードＣＭＯＳ
（ＶＨＣ）などのＣＭＯＳバッファでは、負荷が大きく
ない限り、Ｈレベルの出力電圧はＣＭＯＳバッファの正
電源３３１の電圧とほぼ等しい電圧となり、Ｌレベルの
出力電圧はＣＭＯＳバッファの負電源３３２の電圧とほ
ぼ等しい電圧となる。

【００３５】そこで、負電源３３２の電圧Ｖｃｌを、可
変利得増幅器２２の制御電圧範囲の下限Ｖｌと可変利得
増幅器２２の制御端子２２１の入力インピーダンスによ
る電圧降下分の電圧Ｖｌ_fallの和とし、正電源３３１の
電圧Ｖｃｈを可変利得増幅器２２の制御電圧範囲の上限
Ｖｈと可変利得増幅器２２の制御端子２２１の入力イン
ピーダンスによる電圧降下分の電圧Ｖｈ_fallの和とする
ことで、任意の制御電圧範囲を持つ可変利得増幅器２２
に対応したラダー抵抗２１の出力電圧範囲を得ることが
可能である。

【００３６】このように、第２の実施形態ではディジタ
ル信号で可変利得増幅器を制御する際、ハイスピードＣ
ＭＯＳ（ＨＣ）、アドバンストＣＭＯＳ（ＡＣ）、ベリ
ーハイスピードＣＭＯＳ（ＶＨＣ）などのＣＭＯＳバッ
ファを介してラダー抵抗から出力するので、Ｄ／Ａ変換
に要する時間はほとんどＣＭＯＳバッファの遅延時間だ
けとなり、短時間でゲイン調整が可能である。特に、Ｃ
ＭＯＳバッファとしてＡＣＱシリーズ、ＶＨＣシリーズ
のＩＣを用いた場合、ＨレベルからＬレベル、Ｌレベル
からＨレベルへの応答時にアンダーシュート、オーバー
シュートが少なく、ラダー抵抗の出力が安定するまでの
時間が短いので、プリアンブルの時間を短くでき、安価
で高速な無線通信装置を実現できる。

【００３７】尚、無線通信装置としては送信装置および
受信装置の両方を備えたものに限らず、受信装置だけか
ら構成されるものでもよい。

【００３８】

【発明の効果】本発明の請求項１に記載の無線通信装置
によれば、検波手段により受信信号を検波し、レベル算
出手段により該検波された受信信号のレベルを算出し、
利得調整手段により該算出されたレベルに応じて前記受
信信号の伝送路内の利得を調整する際、可変利得増幅器
により制御端子に加えられる制御電圧にしたがって前記
利得を調整し、前記可変利得増幅器の制御端子に直接接
続されるラダー抵抗で構成されているＤ／Ａ変換手段に
より前記制御電圧を出力するので、可変利得増幅器の制
御電圧をディジタル信号で高速に制御でき、プリアンプ
ルの時間を短くできる。また、市販のＤ／Ａ変換器を用
いないので、安価にＡＧＣを構成できる。

【００３９】このように、可変利得増幅器の制御端子に
Ｄ／Ａ変換用のラダー抵抗を直接接続し、複数のディジ
タル信号によってＤ／Ａ変換のラダー抵抗の出力を変
え、可変利得増幅器のゲインを直接調整することによ
り、Ｄ／Ａ変換に要する時間をほとんど零にすることが
でき、短時間でゲイン調整可能でプリアンブルの時間を
短くすることができ、安価で高速な無線通信装置を提供
することができる。

【００４０】また、請求項５に記載の無線通信装置のデ
ィジタル利得制御方法においても同様の効果を得ること
ができる。

【００４１】請求項２に記載の無線通信装置によれば、
前記ラダー抵抗はＲ−２Ｒ型ラダー抵抗であるので、簡
単な回路構成で実現できる。

【００４２】請求項３に記載の無線通信装置によれば、
前記検波された受信信号をアナログディジタル変換する
Ａ／Ｄ変換手段を備えると共に、該アナログディジタル
変換されたディジタル信号を保持するバッファおよび該
バッファを動作させる電源を、前記ラダー抵抗の前段に
設けたので、任意の制御電圧範囲の可変利得増幅器に対
応させることができる。

【００４３】請求項４に記載の無線通信装置によれば、
スペクトラム拡散通信装置であるので、スペクトラム拡
散通信装置の応答性を高めることができる。

【図面の簡単な説明】

【図１】第１の実施の形態における受信装置の基本的構
成を示すブロック図である。

【図２】ラダー抵抗２１の構成を示す図である。

【図３】第２の実施形態におけるラダー抵抗およびその
前段部の構成を示す図である。

【図４】従来の受信装置の基本的構成を示すブロック図
である。

【符号の説明】

１１ アンテナ ２１ ラダー抵抗 ２２ 可変利得増幅器 ３１ レベル変換器 ３２ ＣＭＯＳバッファ １２３ Ａ／Ｄ変換器 １３１ レベル検出部 １３４ ＡＧＣ演算部 ３３１ 正電源 ３３２ 負電源

Claims (5)

【特許請求の範囲】
1. 【請求項１】 受信信号を検波する検波手段と、 該検波された受信信号のレベルを算出するレベル算出手
   段と、 該算出されたレベルに応じて前記受信信号の伝送路内の
   利得を調整する利得調整手段とを備えた無線通信装置に
   おいて、 前記利得調整手段は、 制御端子に加えられる制御電圧にしたがって前記利得を
   調整する可変利得増幅器と、 前記制御電圧を出力するＤ／Ａ変換手段とを備え、 該Ｄ／Ａ変換手段は前記可変利得増幅器の制御端子に直
   接接続されるラダー抵抗で構成されていることを特徴と
   する無線通信装置。
2. 【請求項２】 前記ラダー抵抗はＲ−２Ｒ型ラダー抵抗
   であることを特徴とする請求項１記載の無線通信装置。
3. 【請求項３】 前記検波された受信信号をアナログディ
   ジタル変換するＡ／Ｄ変換手段を備えると共に、 該アナログディジタル変換されたディジタル信号を保持
   するバッファおよび該バッファを動作させる電源を、前
   記ラダー抵抗の前段に設けたことを特徴とする請求項２
   記載の無線通信装置。
4. 【請求項４】 スペクトラム拡散通信装置であることを
   特徴とする請求項１乃至請求項３のいずれかに記載の無
   線通信装置。
5. 【請求項５】 受信信号を検波し、 該検波された受信信号のレベルを算出し、 該算出されたレベルに応じて前記受信信号の伝送路内の
   利得を調整する際、 可変利得増幅器の制御端子に加えられる制御電圧にした
   がって前記利得を調整し、 前記可変利得増幅器の制御端子に直接接続されるラダー
   抵抗により前記制御電圧を出力することを特徴とする無
   線通信装置のディジタル利得制御方法。