JPH11112340A - Dual pll synthesizer, high frequency module and manufacture of board for high frequency module - Google Patents
Dual pll synthesizer, high frequency module and manufacture of board for high frequency moduleInfo
- Publication number
- JPH11112340A JPH11112340A JP9285980A JP28598097A JPH11112340A JP H11112340 A JPH11112340 A JP H11112340A JP 9285980 A JP9285980 A JP 9285980A JP 28598097 A JP28598097 A JP 28598097A JP H11112340 A JPH11112340 A JP H11112340A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- circuit
- substrate
- frequency
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【0001】[0001]
【発明が属する技術分野】本発明は例えばPHS基地局
の送受信機の局部発振器又は搬送波発振器として利用さ
れるものであり、発振周波数のチャンネルを高速に切り
替えることが可能なデュアルPLLシンセサイザに関す
る。また、デュアルPLLシンセサイザ等の高周波回路
を実装した基板がマザーボード上に取り付けられた構造
の高周波モジュール、高周波モジュールに用いられる基
板を製造する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dual PLL synthesizer which is used, for example, as a local oscillator or a carrier oscillator of a transmitter / receiver of a PHS base station, and which can switch an oscillation frequency channel at high speed. The present invention also relates to a high-frequency module having a structure in which a substrate on which a high-frequency circuit such as a dual PLL synthesizer is mounted is mounted on a motherboard, and a method of manufacturing a substrate used for the high-frequency module.
【0002】[0002]
【従来の技術】従来のデュアルPLLシンセサイザは一
般的に図9に示すような回路構成となっており、1.6
GHz帯の高周波信号のチャンネルを高速に切り替える
ために2つのPLL回路101a、101bがチャンネルA、B
用として備えられている。PLL回路101a、bの各
出力段には、アイソレーションアンプ102a、b、ア
ンプ103a、bが各々接続されており、アンプ103
a、bの各出力信号はスイッチ回路104により交互に
切り替えられ、出力端子に出力される。2. Description of the Related Art A conventional dual PLL synthesizer generally has a circuit configuration as shown in FIG.
Two PLL circuits 101a and 101b are used for switching channels A and B in order to switch the channel of the high frequency signal in the GHz band at high speed.
It is provided for use. Isolation amplifiers 102a and 102b and amplifiers 103a and 103b are connected to output stages of the PLL circuits 101a and 101b, respectively.
The output signals a and b are alternately switched by the switch circuit 104 and output to the output terminal.
【0003】チャンネルA、Bの切り替えは外部から導
入されたチャンネル切り替え信号αに基づいて切り替え
回路105により行われている。即ち、チャンネル切り
替え信号αに基づいてVC1、VC1の電圧が切り替え
回路105から交互に出力され、これに応じてアンプ1
03a、bのオンオフ及びスイッチ回路104の切り替
えが行われるようになっている。この結果、チャンネル
切り替え信号αに基づいてPLL回路101a、bから
出力された高周波信号が交互に出力される。The switching between channels A and B is performed by a switching circuit 105 based on a channel switching signal α introduced from outside. That is, VC1 and VC1 voltages are alternately output from the switching circuit 105 based on the channel switching signal α, and the amplifier 1 responds accordingly.
03a and 03b and switching of the switch circuit 104 are performed. As a result, the high-frequency signals output from the PLL circuits 101a and 101b are alternately output based on the channel switching signal α.
【0004】スイッチ回路104は図10に示すように
コンデンサC、ダイオードD、1/4λのストリップラ
インSLから構成され、切り替え時に出力端子out から
見たインピーダンスが一定となるように回路自体が対称
型にされている。図中示すチャンネルA側の回路に、V
C1の電圧が印加されると、入力端子in1から入力さ
れたアンプ103aの出力信号が出力端子outに出力
される一方、図中示すチャンネルB側の回路に、VC2
の電圧が印加されると、入力端子in2から入力された
アンプ103bの出力信号が出力端子out に出力され
る。As shown in FIG. 10, the switch circuit 104 comprises a capacitor C, a diode D, and a 1 / 4.lambda. Strip line SL. The circuit itself is symmetrical so that the impedance seen from the output terminal out at the time of switching is constant. Has been. The circuit on the channel A side shown in FIG.
When the voltage of C1 is applied, the output signal of the amplifier 103a input from the input terminal in1 is output to the output terminal out, while the VC2 circuit shown in FIG.
Is applied, the output signal of the amplifier 103b input from the input terminal in2 is output to the output terminal out.
【0005】このようなデュアルPLLシンセサイザの
回路部品はマザーボード上に取り付けられた基板の両面
に実装されている。基板の表面に実装された高周波回路
の部品は、これらを上から覆うような形でシールドケー
スによりシールドされている。このシールドケースはマ
ザーボードに取り付けられている。基板の裏面に実装さ
れた高周波回路の部品等もシールドする必要があること
から、マザーボードの裏面を下カバーにより覆い、これ
をシールド板の代わりとしている。下カバーもマザーボ
ードに取り付けられている。このような構造のモジュー
ルがデュアルPLLシンセサイザモジュールとして市販
されている。The circuit components of such a dual PLL synthesizer are mounted on both sides of a board mounted on a motherboard. The components of the high-frequency circuit mounted on the surface of the substrate are shielded by a shield case so as to cover them from above. This shield case is attached to the motherboard. Since it is necessary to shield the components of the high-frequency circuit mounted on the back surface of the substrate, the back surface of the motherboard is covered with a lower cover, which is used as a shield plate. The lower cover is also attached to the motherboard. A module having such a structure is commercially available as a dual PLL synthesizer module.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来例による場合、デュアルPLLシンセサイザモジュー
ルの容積としては約30ml程度が限度であり、これ以
上の小型化及び低コスト化を図ることは非常に困難であ
る。デュアルPLLシンセサイザモジュールの小型化及
び低コスト化を妨げる要因は以下の通りである。However, in the case of the above conventional example, the capacity of the dual PLL synthesizer module is limited to about 30 ml, and it is very difficult to further reduce the size and cost. is there. Factors that hinder downsizing and cost reduction of the dual PLL synthesizer module are as follows.
【0007】まず第1に、アイソレーションアンプ10
2a、bはパッケージに納められて、その寸法が大きく
高価である。また、スイッチ回路105はシールドケー
スに納められており、部品としての寸法も大きく、1/
4λのストリップラインSLが高誘電体材料の中に形成
されている等、回路自体の構造が複雑であり高価であ
る。アイソレーションアンプ102a、b及びスイッチ
回路104は部品としての寸法が大きいことから、基板
も大きくなる。First, an isolation amplifier 10
2a and 2b are housed in a package and have large dimensions and are expensive. Further, the switch circuit 105 is housed in a shield case, and the dimensions as parts are large.
The circuit itself is complicated and expensive, for example, a strip line SL of 4λ is formed in a high dielectric material. Since the isolation amplifiers 102a and 102b and the switch circuit 104 have large dimensions as components, the size of the substrate is also large.
【0008】第2に、マザーボード上の回路から基板上
のデュアルPLLシンセサイザに信号の受け渡しをする
には、同軸ケーブルを用いるのが一般的であり、特性イ
ンピーダンスを50Ωにした専用のコネクタを基板及び
マザーボードに実装することが必要となることから、部
品代が高くなり、基板等が大きくなる。Second, in order to transfer a signal from a circuit on a motherboard to a dual PLL synthesizer on a board, a coaxial cable is generally used, and a dedicated connector having a characteristic impedance of 50Ω is provided on the board and the board. Since it is necessary to mount on a motherboard, the cost of parts is increased, and the size of a board or the like is increased.
【0009】第3に、デュアルPLLシンセサイザの2
系統間のアイソレーションとしては80dB以上必要と
なるものの、アイソレーションアンプ102a,b及びスイッ
チ回路105等だけでは不足するので、基板上、チャン
ネルA用の回路ブロックとチャンネルB用の回路ブロッ
クとを物理的に離して配置する等して、アイソレーショ
ンの不足分を両回路ブロック間のシールド効果を高めて
補っている。ところが、両回路ブロックは少なくとも2
0mm程度離すことが必要となることから、この分だけ
基板が大きくなる。加えて、アイソレーションアンプ1
02a、bの消費電流が比較的大きく、これに伴って大
きな容量の電源等が必要となる。Third, the dual PLL synthesizer 2
Although 80 dB or more is required for the isolation between the systems, the isolation amplifiers 102a and 102b and the switch circuit 105 alone are not enough. Therefore, the circuit block for the channel A and the circuit block for the channel B are physically mounted on the board. Insufficient isolation is compensated for by increasing the shielding effect between the two circuit blocks, for example, by arranging them apart from each other. However, both circuit blocks have at least two
Since it is necessary to separate them by about 0 mm, the size of the substrate is increased by this amount. In addition, isolation amplifier 1
The current consumption of the devices 02a and 02b is relatively large, and accordingly, a power supply having a large capacity is required.
【0010】第4に、デュアルPLLシンセサイザの回
路部品が基板の両面に実装されていることから、厚みが
大きくなり、この分だけPLLシンセサイザモジュール
が大きくなる。また、シールドケースをマザーボードに
取り付けるに当たり、シールドケース取付用足を挿入す
るためのスルーホールをマザーボード上に開け、この周
りにランドを形成することが必要となる。このランドは
マザーボードの縁付近に位置することから、マザーボー
ドが大きくなる。Fourth, since the circuit components of the dual PLL synthesizer are mounted on both sides of the board, the thickness increases, and the PLL synthesizer module increases accordingly. In addition, when the shield case is mounted on the motherboard, it is necessary to form a through hole on the motherboard for inserting the shield case mounting feet, and to form a land therearound. Since this land is located near the edge of the motherboard, the motherboard becomes large.
【0011】第5に、シールドケース及び下カバーをマ
ザーボードに取り付けることが必要であり、この取付作
業が煩わしいことから、製造コストが高くなる。Fifth, it is necessary to attach the shield case and the lower cover to the motherboard, and this attaching work is troublesome, so that the manufacturing cost increases.
【0012】本発明は上記した背景の下で創作されたも
のであって、その目的とするところは、小型化及び低コ
スト化を図れるデュアルPLLシンセサイザ、高周波モ
ジュール及び高周波モジュール用基板の製造方法を提供
することにある。The present invention has been made in view of the above background, and an object of the present invention is to provide a dual PLL synthesizer, a high-frequency module, and a method of manufacturing a high-frequency module substrate which can be reduced in size and cost. To provide.
【0013】[0013]
【課題を解決するための手段】上記問題を解決するため
に本発明に係るデュアルPLLシンセサイザは、出力す
べき高周波信号のチャンネルを高速に切り替えるために
2つのPLL回路がチャンネルA、B用として備えられ
ており、前記PLL回路により各々生成された高周波信
号をチャンネル切り替え信号に基づいて交互に切り替え
て出力する基本構成となっており、前記PLL回路の出
力側に各々接続されており且つ2系統間のアイソレーシ
ョンを図るために微小容量が結合されたチャンネルA
用、B用アッテネータと、前記アッテネータの出力側に
各々接続されたチャンネルA用、B用アンプと、前記ア
ンプから各々出力された信号を切り替えて出力するスイ
ッチ回路と、チャンネル切り替え信号がチャンネルAを
示すときには、チャンネルA用アンプをオフからオンに
するとともに当該アンプの出力信号が選択されるように
前記スイッチ回路を動作させる一方、チャンネルBを示
すときには、チャンネルB用アンプをオフからオンにす
るとともに当該アンプの出力信号が選択されるように前
記スイッチ回路を動作させるチャンネル切り替え回路と
を具備したことを特徴としている。In order to solve the above problem, a dual PLL synthesizer according to the present invention has two PLL circuits for channels A and B in order to switch the channel of a high-frequency signal to be output at high speed. And a high-frequency signal generated by the PLL circuit is alternately switched based on a channel switching signal and output, and is connected to the output side of the PLL circuit. A with a small capacitance coupled to achieve isolation
And B attenuators, amplifiers for channels A and B respectively connected to the output side of the attenuator, a switch circuit for switching and outputting signals respectively output from the amplifiers, and a channel switching signal for channel A. When the channel B amplifier is turned on, the channel A amplifier is turned on from off and the switch circuit is operated so that the output signal of the amplifier is selected. A channel switching circuit for operating the switch circuit so that an output signal of the amplifier is selected.
【0014】このような構成による場合、チャンネル切
り替え信号がチャンネルAを示すときには、チャンネル
A用PLL回路から出力された高周波信号がチャンネル
A用アッテネータ、チャンネルA用アンプ、スイッチ回
路を順次的に介して出力される一方、チャンネルBを示
すときには、チャンネルB用PLL回路から出力された
高周波信号がチャンネルB用アッテネータ、チャンネル
B用アンプ、スイッチ回路を順次的に介して出力され
る。In such a configuration, when the channel switching signal indicates channel A, the high-frequency signal output from the channel A PLL circuit is sequentially passed through the channel A attenuator, the channel A amplifier, and the switch circuit. On the other hand, when indicating channel B, the high-frequency signal output from the channel B PLL circuit is sequentially output through the channel B attenuator, the channel B amplifier, and the switch circuit.
【0015】チャンネルA用、B用アッテネータとチャ
ンネルA、B用アンプとの双方により、チャンネルA、
B用PLL回路とその後段のスイッチ回路との間に大き
なアイソレーションが確保され、2系統間のアイソレー
ションが図られる。Both the channel A and B attenuators and the channel A and B amplifiers make the channels A and B
Large isolation is ensured between the B PLL circuit and the subsequent switch circuit, and isolation between the two systems is achieved.
【0016】チャンネルA、B用PLL回路から各々出
力された高周波信号はチャンネルA用、B用アッテネー
タにより減衰するものの、その後段のチャンネルA、B
用アンプにより増幅され、信号減衰に伴うC/N比の劣
化も抑えられる。Although the high-frequency signals output from the PLL circuits for channels A and B are attenuated by the attenuators for channels A and B, the subsequent channels A and B are attenuated.
And the deterioration of the C / N ratio due to signal attenuation is suppressed.
【0017】本発明の別のデュアルPLLシンセサイザ
は、チャンネルA、Bの高周波信号を交互に切り替えて
出力するスイッチ回路が、チャンネルA、B用入力端子
と出力端子との間に各々接続されたチャンネルA、B用
pinダイオードと、外部回路とのインピーダンス整合
のためにチャンネルA、B用pinダイオードに直列に
各々接続されており且つ回路基板の内層に形成されたチ
ャンネルA、B用ストリップラインとを有しており、チ
ャンネルA、B用pinダイオードのオン・オフを交互
に切り替えるためにチャンネルA、B用pinダイオー
ドにバイアス電圧が印加される構成となっていることを
特徴としている。According to another dual PLL synthesizer of the present invention, a switch circuit for alternately switching and outputting a high frequency signal of channels A and B is connected to a channel connected between an input terminal and an output terminal for channels A and B, respectively. The A and B pin diodes are connected in series with the channel A and B pin diodes for impedance matching with an external circuit, and the channel A and B strip lines are formed in the inner layer of the circuit board. And a bias voltage is applied to the channel A and B pin diodes in order to alternately turn on and off the channel A and B pin diodes.
【0018】このような構成による場合、チャンネルA
用pinダイオードがオンとなるバイアス電圧が当該ダ
イオードに印加されると、チャンネルA用入力端子から
入力されたチャンネルAの高周波信号がチャンネルA用
pinダイオード及びチャンネルA用ストリップライン
を通過し、出力端子から出力される一方、チャンネルB
用pinダイオードがオンとなるバイアス電圧が当該ダ
イオードに印加されると、チャンネルB用入力端子から
入力されたチャンネルBの高周波信号がチャンネルB用
pinダイオード及びチャンネルB用ストリップライン
を通過し、出力端子から出力される。With this configuration, channel A
When the bias voltage for turning on the pin diode for channel A is applied to the diode, the high frequency signal of channel A input from the input terminal for channel A passes through the pin diode for channel A and the strip line for channel A, and the output terminal While output from channel B
When the bias voltage for turning on the pin diode for channel B is applied to the diode, the high frequency signal of channel B input from the input terminal for channel B passes through the pin diode for channel B and the strip line for channel B, and the output terminal Output from
【0019】スイッチ回路は対称回路であり、pinダ
イオードの直列抵抗が1Ω〜1KΩ程度変化するという
性質を有することから、チャンネル切り替え時に出力端
子から見たソースインピーダンスは常に一定となる。チ
ャンネルA、B用ストリップラインの物理的なパターン
長を設定することにより、外部回路とのインピーダンス
整合が図られる。また、チャンネルA、B用pinダイ
オードのオフ抵抗により、2系統間のアイソレーション
が図られる。Since the switch circuit is a symmetrical circuit and has the property that the series resistance of the pin diode changes by about 1Ω to 1KΩ, the source impedance seen from the output terminal at the time of channel switching is always constant. By setting the physical pattern length of the strip lines for channels A and B, impedance matching with an external circuit is achieved. Further, isolation between the two systems is achieved by the off resistance of the pin diodes for channels A and B.
【0020】本発明の別のデュアルPLLシンセサイザ
は、チャンネルA用の回路ブロックとチャンネルB用の
回路ブロックとが物理的に離して多層基板上に配置され
ており、両回路ブロック間にわたって配線されるべき電
源ライン及び/又は信号ラインのパターンが内層に形成
され、少なくともその上下層には、当該パターンをシー
ルドするためのアースパターンが形成された構成となっ
ていることを特徴としている。In another dual PLL synthesizer of the present invention, a circuit block for channel A and a circuit block for channel B are physically separated from each other and are arranged on a multilayer substrate, and are wired between both circuit blocks. It is characterized in that a pattern of a power supply line and / or a signal line to be formed is formed on an inner layer, and an earth pattern for shielding the pattern is formed on at least the upper and lower layers.
【0021】このような構成による場合、チャンネルA
用の回路ブロックとチャンネルB用の回路ブロックとが
物理的に離して多層基板上に配置されており、両回路ブ
ロック間にわたって配線されるべき電源ライン及び/又
は信号ラインのパターンがアースパターンにより二重シ
ールドされることから、チャンネルA用の回路ブロック
とチャンネルB用の回路ブロックとの間のシールド効果
が高まる。In the case of such a configuration, channel A
The circuit block for channel B and the circuit block for channel B are physically separated from each other on the multilayer substrate, and the pattern of the power supply line and / or signal line to be routed between both circuit blocks is formed by the ground pattern. Because of the heavy shielding, the shielding effect between the channel A circuit block and the channel B circuit block is enhanced.
【0022】より好ましくは、前記電源ライン及び/又
は信号ラインの物理的なパターン長を電気長で1/8〜
1/4λ(λ:高周波信号の波長)にすることが望まし
い。この場合、接続点間のインピーダンスがハイインピ
ーダンスになることから、チャンネルA用の回路ブロッ
クとチャンネルB用の回路ブロックとの間のシールド効
果がより一層高まる。More preferably, the physical pattern length of the power supply line and / or signal line is 1/8 to electrical length.
It is desirable to set it to 4λ (λ: wavelength of a high-frequency signal). In this case, since the impedance between the connection points becomes high impedance, the shielding effect between the circuit block for channel A and the circuit block for channel B is further enhanced.
【0023】本発明の別のデュアルPLLシンセサイザ
は、回路基板上、チャンネルA用の回路ブロックとチャ
ンネルB用の回路ブロックとを物理的に離して配置させ
るとともに、両回路ブロックの間に共用の回路ブロック
を配置させる一方、少なくとも前記チャンネルA用の回
路ブロック、チャンネルB用の回路ブロック、共用の回
路ブロックとを互いに隔壁するための仕切りを有するシ
ールドケースで実装部品を覆うようにした構成となって
いることを特徴としている。According to another dual PLL synthesizer of the present invention, a circuit block for channel A and a circuit block for channel B are physically separated on a circuit board, and a shared circuit is provided between the two circuit blocks. While the blocks are arranged, at least the circuit block for the channel A, the circuit block for the channel B, and the shared circuit block are covered with a shield case having a partition for partitioning the circuit block from each other. It is characterized by having.
【0024】このような構成による場合、チャンネルA
用の回路ブロックとチャンネルB用の回路ブロックとを
物理的に離してシールドさせる点と、チャンネルA用の
回路ブロック、チャンネルB用の回路ブロック、共用の
回路ブロックをシールドケースを用いて隔壁してシール
ドさせる点との相乗効果により、チャンネルA用の回路
ブロックとチャンネルB用の回路ブロックとの間のシー
ルド効果が高まる。In the case of such a configuration, channel A
The circuit block for channel A and the circuit block for channel B are physically separated and shielded, and the circuit block for channel A, the circuit block for channel B, and the common circuit block are partitioned using a shield case. The shielding effect between the circuit block for channel A and the circuit block for channel B is enhanced by a synergistic effect with the point of shielding.
【0025】本発明の高周波モジュールは、デュアルP
LLシンセサイザ等の高周波回路を実装した基板がマザ
ーボード上に取り付けられた基本構成となっており、前
記基板の側面を切り欠いて形成された端面スルーホール
の電極と前記マザーボード上に形成されたランドとの間
のハンダ付けにより前記基板が前記マザーボード上に面
実装されて取り付けられた構成となっていることを特徴
としている。The high frequency module of the present invention has a dual P
A substrate on which a high-frequency circuit such as an LL synthesizer is mounted has a basic configuration in which the substrate is mounted on a motherboard, and an electrode of an end face through hole formed by cutting out a side surface of the substrate and a land formed on the motherboard are provided. Wherein the substrate is surface-mounted and mounted on the motherboard by soldering.
【0026】このような構成による場合、端面スルーホ
ールの電極と前記マザーボード上に形成されたランドと
の間に付けられたハンダにより、基板とマザーボードと
の間が機械的に接合される。In such a configuration, the board and the motherboard are mechanically joined by the solder provided between the electrodes of the end surface through holes and the lands formed on the motherboard.
【0027】より好ましくは、前記基板に形成された電
源ライン及び/又は信号ラインが前記端面スルーホール
の電極に接続されており、前記高周波回路と前記マザー
ボードの回路との間が当該端面スルーホールの電極を介
して電気接続されるようにすることが望ましい。More preferably, a power supply line and / or a signal line formed on the substrate is connected to an electrode of the end surface through-hole, and a space between the high-frequency circuit and the circuit of the mother board is formed by the end surface through-hole. It is desirable to be electrically connected via the electrodes.
【0028】この場合、前記端面スルーホールの電極と
前記マザーボード上に形成されたランドとの間のハンダ
により、基板とマザーボードとの間が機械的に接合され
るだけでなく、基板側の高周波回路とマザーボードの回
路とが電気的に接続される。In this case, not only the board and the mother board are mechanically joined by the solder between the electrode of the through hole on the end face and the land formed on the mother board, but also the high-frequency circuit on the board side. And the circuit of the motherboard are electrically connected.
【0029】本発明の別の高周波モジュールは、前記基
板上に実装された高周波回路の部品を上から覆ってシー
ルドするためのシールドケースを有しており、前記シー
ルドケースの取付用足が前記端面スルーホールに挿入さ
れており、前記ハンダ付けにより前記シールドケースが
前記マザーボード上に取り付けられた構成となっている
ことを特徴としている。Another high-frequency module according to the present invention has a shield case for covering and shielding components of a high-frequency circuit mounted on the substrate from above, and a foot for mounting the shield case is provided on the end face. The shield case is mounted on the motherboard by the soldering.
【0030】このような構成による場合、シールドケー
スの取付用足を基板の端面スルーホールに挿入した状態
で、端面スルーホールの電極とマザーボード上に形成さ
れたランドとの間をハンダ付けして、基板をマザーボー
ド上に取り付けると、同時にシールドケースもマザーボ
ード上に取り付けられる。With this configuration, with the mounting foot of the shield case inserted into the through hole at the end face of the substrate, the electrode between the through hole at the end face and the land formed on the motherboard are soldered. When the board is mounted on the motherboard, the shield case is also mounted on the motherboard.
【0031】本発明の別の高周波モジュールは、前記高
周波回路の電源ライン及び/又は信号ラインのパターン
が多層基板の内層に形成される一方、少なくともその上
下層には、当該パターンをシールドするためのアースパ
ターンが形成された構成となっていることを特徴として
いる。In another high-frequency module according to the present invention, a pattern of a power supply line and / or a signal line of the high-frequency circuit is formed on an inner layer of a multilayer substrate, and at least upper and lower layers thereof are provided for shielding the pattern. It is characterized in that it has a configuration in which an earth pattern is formed.
【0032】このような構成による場合、高周波回路の
電源ライン及び/又は信号ラインのパターンがアースパ
ターンにより2重シールドされ、シールド効果が高ま
る。全体としてのアースパターンの総面積が増え、グラ
ンドが強化されることから、多層基板に実装される回路
全体の特性インピーダンスが低くなる。また、多層基板
にアースパターンが形成されているので、多層基板その
ものが高周波回路の部品をその裏面側からシールドする
ためのシールド板としての機能を果たす。With such a configuration, the pattern of the power supply line and / or the signal line of the high-frequency circuit is double shielded by the ground pattern, and the shielding effect is enhanced. Since the total area of the ground pattern as a whole increases and the ground is strengthened, the characteristic impedance of the entire circuit mounted on the multilayer board is reduced. Further, since the ground pattern is formed on the multilayer substrate, the multilayer substrate itself functions as a shield plate for shielding components of the high-frequency circuit from the back side.
【0033】より好ましくは、前記多層基板の内層に形
成したパターンが前記端面スルーホールの電極に接続さ
れた構成にすることが望ましい。この場合、端面スルー
ホールの電極と多層基板の基材との間の接着強度が十分
得られる。More preferably, it is desirable that the pattern formed in the inner layer of the multilayer substrate is connected to the electrode of the through hole at the end face. In this case, a sufficient adhesive strength between the electrode of the end surface through hole and the base material of the multilayer substrate is obtained.
【0034】本発明の別の高周波モジュールは、多層基
板上の各層に形成された電源ライン及び/又は信号ライ
ンのパターンが前記端面スルーホールの電極を介して電
気接続されており、前記パターン上の当該端面スルーホ
ールの近傍に、前記パターン同士を電気接続するための
スルーホールの電極が形成されていることを特徴として
いる。In another high-frequency module according to the present invention, a pattern of a power supply line and / or a signal line formed in each layer on a multilayer substrate is electrically connected to each other through an electrode of the end face through hole. An electrode of a through hole for electrically connecting the patterns is formed near the end face through hole.
【0035】このような構成による場合、端面スルーホ
ールの電極が剥離したときであっても、多層基板上の各
層に形成された電源ライン及び/又は信号ラインのパタ
ーン上の当該端面スルーホールの近傍に形成されたスル
ーホールの電極を介して、電源ライン及び/又は信号ラ
インのパターン同士の電気接続が維持される。According to such a configuration, even when the electrode of the end face through hole is peeled off, the vicinity of the end face through hole on the pattern of the power supply line and / or the signal line formed in each layer on the multi-layer substrate. The electrical connection between the patterns of the power supply line and / or the signal line is maintained through the electrode of the through hole formed in the power line.
【0036】本発明の別の高周波モジュールは、前記端
面スルーホールが断面長孔状に形成されていることを特
徴としている。Another high-frequency module according to the present invention is characterized in that the end surface through-hole is formed in an elongated cross section.
【0037】このような構成による場合、端面スルーホ
ールが断面円状であるときに比べて、端面スルーホール
に形成される電極の面積が大きくなり、端面スルーホー
ルの電極と基板の基材との間の接着強度が増すことにな
る。In such a configuration, the area of the electrode formed in the end face through-hole is larger than when the end face through hole has a circular cross section, and the electrode between the end face through hole and the base material of the substrate becomes larger. The adhesive strength between them will increase.
【0038】本発明の高周波モジュール用基板の製造方
法は、高周波モジュールに用いられる基板を製造する方
法であって、基板原材に対して端面スルーホールを形成
すべき位置に穴を形成した後、当該穴の内周面にメッキ
をし、鋭利な刃を有する金型又はNCを用いた打ち抜き
により、当該基板原材中の前記穴の周辺部分を、前記基
板における当該端面スルーホールが形成される側の側面
も含めて切断し、当該基板原材の面上に前記基板の未切
断の側面に沿ってVカットを入れ、当該基板原材を当該
Vカットに沿って折るようにして前記基板を製造するよ
うにしたことを特徴としている。The method for manufacturing a substrate for a high-frequency module according to the present invention is a method for manufacturing a substrate used for a high-frequency module, wherein a hole is formed at a position where an end face through hole is to be formed with respect to a substrate raw material. The inner peripheral surface of the hole is plated, and the peripheral portion of the hole in the substrate raw material is formed by punching using a mold or an NC having a sharp blade to form the end face through hole in the substrate. The substrate is cut along with the uncut side surface of the substrate along the uncut side surface of the substrate, and the substrate is folded along the V cut. It is characterized by being manufactured.
【0039】このような方法による場合、金型又はNC
を用いた打ち抜き時に、基板原材のうちでも端面スルー
ホールを形成すべき部分の周辺に大きな応力が加わる
が、端面スルーホールが断面長孔状にされているので、
基板がこの応力に十分に耐えられる。また、鋭利な刃を
有する金型又はNCを用いた打ち抜きにより、基板の一
側面も切断されることから、非常にシャープな切断面が
得られる。According to such a method, a mold or NC
At the time of punching using, a large stress is applied around the portion where the end face through hole is to be formed in the substrate raw material, but since the end face through hole has a long cross section,
The substrate can withstand this stress well. Further, since one side of the substrate is also cut by punching using a mold or NC having a sharp blade, a very sharp cut surface can be obtained.
【0040】四角の基板を製造する場合には、鋭利な刃
を有する金型又はNCを用いた打ち抜きにより、前記基
板における端面スルーホールが形成される側の側面を切
断する際、その後に入れられるVカットのラインを越し
た部分も併せて切断するようにすることが望ましい。When a rectangular substrate is manufactured, the substrate is inserted after cutting the side surface of the substrate on which the through-hole is formed by punching using a mold having a sharp blade or NC. It is desirable to cut the portion beyond the V-cut line at the same time.
【0041】この場合、基板原材をVカットに沿って折
るようにすると、基板原材から不要な部分を容易に取り
外すことができる。In this case, if the substrate material is folded along the V cut, unnecessary portions can be easily removed from the substrate material.
【0042】[0042]
【発明の実施の形態】以下、本発明のデュアルPLLシ
ンセサイザ、高周波モジュール及び高周波モジュール用
基板の製造方法の実施の形態を図面を参照して説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a dual PLL synthesizer, a high-frequency module, and a method for manufacturing a high-frequency module substrate according to the present invention will be described with reference to the drawings.
【0043】図1はデュアルPLLシンセサイザの回路
構成図、図2はデュアルPLLシンセサイザのスイッチ
回路の回路図、図3はデュアルPLLシンセサイザが搭
載された多層基板にシールドケースがセットされた様子
を示す図であって、シールドケースのカバーを取り外し
た状態の平面図及び側面図、図4は多層基板の内部構造
を説明するための模式図、図5は多層基板の底面図、図
6は多層基板がマザーボード上に面実装された様子を示
すアース電極用の端面スルーホールの方から見た部分斜
視図、図7は信号電極用の端面スルーホールの方から見
た多層基板の部分斜視図、図8は多層基板の製造する方
法を説明するための図であって、基板原材の正面図であ
る。FIG. 1 is a circuit configuration diagram of a dual PLL synthesizer, FIG. 2 is a circuit diagram of a switch circuit of the dual PLL synthesizer, and FIG. 3 is a diagram illustrating a state where a shield case is set on a multilayer board on which the dual PLL synthesizer is mounted. 4 is a plan view and a side view of the shield case with the cover removed, FIG. 4 is a schematic diagram for explaining the internal structure of the multilayer board, FIG. 5 is a bottom view of the multilayer board, and FIG. FIG. 7 is a partial perspective view of an end face through hole for a ground electrode showing a state of being surface-mounted on a motherboard, FIG. 7 is a partial perspective view of a multilayer board seen from the end face through hole for a signal electrode, and FIG. FIG. 7 is a diagram for explaining a method of manufacturing a multilayer substrate, and is a front view of a substrate raw material.
【0044】ここに掲げるデュアルPLLシンセサイザ
は、PHS基地局、PHS対応オフィスコードレス親
機、構内基地局における送受信機の局部発振器又は搬送
波発振器等として利用される高周波回路であって、ここ
では1651.2MHz〜1658.4MHzの高周波
信号のチャンネルを超高速で切り替えることができるよ
うになっている。この発振出力は−9dBm min、
チャンネルセパレーションは300KHz、ロックアッ
プタイムは600μsec以内、チャンネル切り替え時
間は20μsec以内となっている。The dual PLL synthesizer described here is a high-frequency circuit used as a local oscillator or a carrier oscillator of a transceiver in a PHS base station, a PHS-compatible office cordless master unit, a premises base station, and is 1651.2 MHz here. It is possible to switch the channel of the high-frequency signal of up to 1658.4 MHz at a very high speed. This oscillation output is -9 dBm min,
The channel separation is 300 KHz, the lock-up time is within 600 μsec, and the channel switching time is within 20 μsec.
【0045】デュアルPLLシンセサイザの回路部品は
図3に示す多層基板30の表面上に実装されており、下
側開放金属箱体のシールドケース40により実装部品が
覆われてシールドされている。但し、図3はシールドケ
ース40のカバーを取り外した状態を示している。The circuit components of the dual PLL synthesizer are mounted on the surface of the multilayer board 30 shown in FIG. 3, and the mounted components are covered and shielded by a shield case 40 of a lower open metal box. However, FIG. 3 shows a state where the cover of the shield case 40 is removed.
【0046】デュアルPLLシンセサイザの回路構成に
ついて図1を参照して説明する。デュアルPLLシンセ
サイザには、出力すべき高周波信号のチャンネルを高速
に切り替えるために2つの周波数シンセサイザ1a、1
b(PLL回路に相当する)がチャンネルA、B用とし
て備えられている。周波数シンセサイザ1a、1bの各
出力段には、アッテネータ2a、2b、増幅器3a、3
b、アッテネータ4a、4b、増幅器5a、5bが順次
的に各々接続されている。The circuit configuration of the dual PLL synthesizer will be described with reference to FIG. The dual PLL synthesizer includes two frequency synthesizers 1a, 1a, and 1a for switching a high-frequency signal channel to be output at high speed.
b (corresponding to a PLL circuit) is provided for channels A and B. Attenuators 2a, 2b, amplifiers 3a, 3a are provided at each output stage of frequency synthesizers 1a, 1b.
b, attenuators 4a and 4b, and amplifiers 5a and 5b are sequentially connected to each other.
【0047】増幅器5a、5bの各出力信号はスイッチ
回路7に出力されている。スイッチ回路7の出力段に
は、増幅器81、バンドパスフィルタ82、分配器83
が順次的に接続されている。分配器83の各出力信号は
図外の送受信機内の混合回路等に出力されている。Each output signal of the amplifiers 5a and 5b is output to the switch circuit 7. The output stage of the switch circuit 7 includes an amplifier 81, a bandpass filter 82, a distributor 83
Are sequentially connected. Each output signal of the distributor 83 is output to a mixing circuit or the like in a transceiver (not shown).
【0048】図中10は周波数シンセサイザ1a、1b
に供給すべき電源電圧を生成するシンセサイザ用電源で
ある。図中20はアッテネータ2a、2bの各後段回路
に供給すべき電源電圧を生成するスイッチ用電源であ
る。即ち、スイッチ用電源20にて生成された電源電圧
は増幅器81、バンドパスフィルタ82、分配器83に
各々供給されている一方、チャンネル切り替え回路9を
介して増幅器3a、3b、増幅器5a、5b、スイッチ
回路7に各々供給されている。In the figure, reference numeral 10 denotes a frequency synthesizer 1a, 1b
Is a power supply for a synthesizer that generates a power supply voltage to be supplied to the power supply. In the figure, reference numeral 20 denotes a switch power supply for generating a power supply voltage to be supplied to each subsequent circuit of the attenuators 2a and 2b. That is, the power supply voltage generated by the switch power supply 20 is supplied to each of the amplifier 81, the band-pass filter 82, and the distributor 83, while the amplifiers 3a, 3b, 5a, 5b, Each is supplied to the switch circuit 7.
【0049】シンセサイザ用電源10とスイッチ用電源
20とを分けるようにしたのは、スイッチ用電源20の
ノイズの回り込みを防ぐためである。The reason why the power supply 10 for the synthesizer is separated from the power supply 20 for the switch is to prevent the noise of the power supply 20 for the switch from flowing around.
【0050】チャンネル切り替え回路9は、図外の送受
信機内の制御回路から導入されたチャンネル切り替え信
号α(チャンネルA、Bを切り替えるためのデジタル信
号)に基づいて動作するバイアススイッチ91a、91
bから構成されている。バイアススイッチ91a、91
bはチャンネル切り替え信号αに応じてオンオフするト
ランジスタ回路から構成されている。The channel switching circuit 9 operates on the basis of a channel switching signal α (a digital signal for switching between channels A and B) introduced from a control circuit in the transceiver (not shown).
b. Bias switches 91a, 91
b comprises a transistor circuit which is turned on / off in response to the channel switching signal α.
【0051】即ち、チャンネル切り替え信号αがチャン
ネルAを示すときには、バイアススイッチ91aがオン
となり、バイアススイッチ91aから電圧VC1が出力
され、増幅器3a、5a、スイッチ回路7の高周波SW
回路71aに導かれる。このとき、バイアススイッチ9
1bはオフであり、バイアススイッチ91bから電圧V
C1は出力されない。That is, when the channel switching signal α indicates the channel A, the bias switch 91a is turned on, the voltage VC1 is output from the bias switch 91a, and the high frequency SW of the amplifiers 3a, 5a and the switch circuit 7 is output.
It is led to the circuit 71a. At this time, the bias switch 9
1b is off, and the voltage V
C1 is not output.
【0052】これとは反対に、チャンネル切り替え信号
αがチャンネルBを示すときには、バイアススイッチ9
1bがオンとなり、バイアススイッチ91bから電圧V
C1が出力され、増幅器3b、5b、スイッチ回路7の
高周波SW回路71bに導かれる。このとき、バイアス
スイッチ91aはオフとなり、バイアススイッチ91a
から電圧VC1は出力されない。On the contrary, when the channel switching signal α indicates the channel B, the bias switch 9
1b is turned on, and the voltage V
C1 is output and guided to the amplifiers 3b, 5b and the high-frequency SW circuit 71b of the switch circuit 7. At this time, the bias switch 91a is turned off, and the bias switch 91a
Does not output the voltage VC1.
【0053】要するに、チャンネル切り替え回路9はチ
ャンネル切り替え信号αが示すタイミングで電圧VC1
を交互に出力するようになっている。In short, the channel switching circuit 9 outputs the voltage VC1 at the timing indicated by the channel switching signal α.
Are output alternately.
【0054】バイアススイッチ91aから出力された電
圧VC1は増幅器3a、5aに各々供給されると、増幅
器3a、5aが何れもオンとなり、周波数シンセサイザ
1aから出力された高周波信号がアッテネータ2a、増
幅器3a、アッテネータ4a、増幅器5aを順次的に介
してスイッチ回路7に出力される。このとき、バイアス
スイッチ91bから電圧VC1が出力されないので、増
幅器3b、5bが何れもオフであり、周波数シンセサイ
ザ1bから出力された高周波信号は、アッテネータ2b
を通過するものの、増幅器3b及びその後段のアッテネ
ータ4b、増幅器5bにより遮断され、スイッチ回路7
には出力されない。When the voltage VC1 output from the bias switch 91a is supplied to the amplifiers 3a and 5a, both the amplifiers 3a and 5a are turned on, and the high-frequency signal output from the frequency synthesizer 1a is transmitted to the attenuator 2a and the amplifier 3a. The signal is output to the switch circuit 7 via the attenuator 4a and the amplifier 5a sequentially. At this time, since the voltage VC1 is not output from the bias switch 91b, the amplifiers 3b and 5b are both off, and the high-frequency signal output from the frequency synthesizer 1b is output from the attenuator 2b.
, But is cut off by the amplifier 3b and the subsequent attenuator 4b and amplifier 5b,
Is not output to
【0055】これに反対に、バイアススイッチ91bか
ら出力された電圧VC1が増幅器3b、5bに供給され
ると、増幅器3b、5bが何れもオンとなり、周波数シ
ンセサイザ1bから出力された高周波信号がアッテネー
タ2b、増幅器3b、アッテネータ4b、増幅器5bを
順次的に介してスイッチ回路7に出力される。このと
き、バイアススイッチ91aから電圧VC1が出力され
ないので、増幅器3a、5aが何れもオフであり、周波
数シンセサイザ1aから出力された高周波信号は、アッ
テネータ2aを通過するものの、増幅器3a及びその後
段のアッテネータ4a、増幅器5aにより遮断され、ス
イッチ回路7には出力されない。On the other hand, when the voltage VC1 output from the bias switch 91b is supplied to the amplifiers 3b and 5b, all the amplifiers 3b and 5b are turned on, and the high-frequency signal output from the frequency synthesizer 1b is converted to the attenuator 2b. , An amplifier 3b, an attenuator 4b, and an amplifier 5b. At this time, since the voltage VC1 is not output from the bias switch 91a, the amplifiers 3a and 5a are both off, and the high-frequency signal output from the frequency synthesizer 1a passes through the attenuator 2a, but the amplifier 3a and the attenuator in the subsequent stage 4a, is cut off by the amplifier 5a and is not output to the switch circuit 7.
【0056】スイッチ回路7は高周波SW回路71a、
71b等を有しており、バイアススイッチ91a、91
bから交互に出力される電圧VC1に応じて増幅器5
a、5bの各出力信号を交互に切り替えて出力する構成
となっている。具体的には図2に示すような回路構成と
なっている。The switch circuit 7 includes a high-frequency SW circuit 71a,
71b, etc., and bias switches 91a, 91b.
b according to the voltage VC1 output alternately from the
The output signals a and 5b are alternately switched and output. Specifically, the circuit configuration is as shown in FIG.
【0057】増幅器5aの出力信号が入力される入力端
子in1には、コンデンサC1a、ストリップラインS
La、pinダイオードPDaが順次的に接続されてい
る一方、増幅器5bの出力信号が入力される入力端子i
n2には、コンデンサC1b、ストリップラインSL
b、pinダイオードPDbが順次的に接続されてい
る。pinダイオードPDa、pinダイオードPDb
のカソード同士は接続されており、コンデンサCを介し
て出力端子outに接続されている一方、抵抗Rを介し
て接地されている。A capacitor C1a and a strip line S are connected to an input terminal in1 to which an output signal of the amplifier 5a is input.
While the La and pin diodes PDa are sequentially connected, the input terminal i to which the output signal of the amplifier 5b is input
n2 includes a capacitor C1b and a strip line SL
b and pin diodes PDb are sequentially connected. pin diode PDa, pin diode PDb
Are connected to each other and are connected to an output terminal out via a capacitor C, while being grounded via a resistor R.
【0058】pinダイオードPDaのアノードはイン
ダクタLaを介してバイアススイッチ91aの出力側に
接続され、インダクタLaのバイアススイッチ側はコン
デンサC2aを介して接地されている。一方、pinダ
イオードPDbのアノードはインダクタLbを介してバ
イアススイッチ91bの出力側に接続され、インダクタ
Lbのバイアススイッチ側はコンデンサC2bを介して
接地されている。The anode of pin diode PDa is connected to the output side of bias switch 91a via inductor La, and the bias switch side of inductor La is grounded via capacitor C2a. On the other hand, the anode of the pin diode PDb is connected to the output side of the bias switch 91b via the inductor Lb, and the bias switch side of the inductor Lb is grounded via the capacitor C2b.
【0059】バイアススイッチ91aから電圧VC1が
出力されると、この電圧がインダクタLaを介してpi
nダイオードPDaのアノードにバイアス電圧として印
加される。すると、pinダイオードPDaがオンとな
り、増幅器5aの出力信号がコンデンサC1a、ストリ
ップラインSLa、pinダイオードPDa、コンデン
サCを順次的に介して出力端子outに導かれる。When the voltage VC1 is output from the bias switch 91a, the voltage VC1 is supplied to the pi through the inductor La.
The bias voltage is applied to the anode of the n-diode PDa. Then, the pin diode PDa is turned on, and the output signal of the amplifier 5a is guided to the output terminal out via the capacitor C1a, the strip line SLa, the pin diode PDa, and the capacitor C sequentially.
【0060】これとは反対に、バイアススイッチ91b
から電圧VC1が出力されると、この電圧がインダクタ
Lbを介してpinダイオードPDbのアノードにバイ
アス電圧として印加される。すると、pinダイオード
PDbがオンとなり、増幅器5bの出力信号がコンデン
サC1b、ストリップラインSLb、pinダイオード
PDb、コンデンサCを順次的に介して出力端子out
に導かれる。On the contrary, the bias switch 91b
When the voltage VC1 is output from the, the voltage is applied as a bias voltage to the anode of the pin diode PDb via the inductor Lb. Then, the pin diode PDb is turned on, and the output signal of the amplifier 5b is output from the output terminal out via the capacitor C1b, the strip line SLb, the pin diode PDb, and the capacitor C sequentially.
It is led to.
【0061】ストリップラインSLa、SLbは多層基
板30の内層に形成されている。ストリップラインSL
a、SLbは従来例による場合とは異なり、1/4λの
ストリップラインではなく、その物理的なパターン長
は、外部回路とのインピーダンス整合をとるのに必要な
値に設定されている。即ち、増幅器5aと増幅器81と
の間及び増幅器5bと増幅器81との間のインピーダン
ス整合がとれるように、ストリップラインSLa、SL
bの物理的なパターン長が決定されている。The strip lines SLa and SLb are formed in an inner layer of the multilayer substrate 30. Stripline SL
Unlike the conventional example, a and SLb are not 1 / λ strip lines, and their physical pattern lengths are set to values necessary for impedance matching with an external circuit. That is, the strip lines SLa and SLa are connected so that impedance matching between the amplifier 5a and the amplifier 81 and between the amplifier 5b and the amplifier 81 can be achieved.
The physical pattern length of b has been determined.
【0062】なお、ストリップラインSLa、SLb
は、実際に構成された増幅器間のインピーダンス・マッ
チングをとるだけであるので、従来例による場合とは異
なり、必ずしもその出力が50Ωマッチングになるよう
にする必要はない。The strip lines SLa, SLb
Differs from the conventional example only in that impedance matching between the actually configured amplifiers is performed, so that the output does not necessarily have to be 50Ω matching.
【0063】スイッチ回路7は、高周波SW回路71a
と高周波SW回路71bとが同一の回路である以上、対
称回路となる。また、pinダイオードはオンオフ切り
換わり時に、その直列抵抗が1Ω〜1kΩ程度に変化す
るという性質を有している。このようなことから、増幅
器5a、5bの各出力信号の切り替えたときに、スイッ
チ回路7の後段の増幅器81から見たソースインピーダ
ンスは常に一定になる。The switch circuit 7 includes a high-frequency SW circuit 71a
Since the high-frequency SW circuit 71b and the high-frequency SW circuit 71b are the same circuit, they are symmetrical circuits. Further, the pin diode has a property that its series resistance changes to about 1 Ω to 1 kΩ when switching on and off. For this reason, when the output signals of the amplifiers 5a and 5b are switched, the source impedance seen from the amplifier 81 at the subsequent stage of the switch circuit 7 is always constant.
【0064】スイッチ回路7の出力端子outには、上
記したように図1に示す増幅器81、バンドパスフィル
タ82、分配器83が順次的に接続されている。よっ
て、チャンネル切り替え信号αがチャンネルAを示すと
きには、周波数シンセサイザ1aから出力されたチャン
ネルAの高周波信号は、スイッチ回路7を通過し、増幅
器81、バンドパスフィルタ82、分配器83を順次的
に経て出力1、2として出力される。一方、チャンネル
切り替え信号αがチャンネルBを示すときには、周波数
シンセサイザ1bから出力されたチャンネルBの高周波
信号は、スイッチ回路7を通過し、増幅器81、バンド
パスフィルタ82、分配器83を順次的に経て出力1、
2として出力される。As described above, the amplifier 81, the band-pass filter 82, and the distributor 83 shown in FIG. 1 are sequentially connected to the output terminal out of the switch circuit 7. Therefore, when the channel switching signal α indicates the channel A, the high frequency signal of the channel A output from the frequency synthesizer 1a passes through the switch circuit 7, passes through the amplifier 81, the band-pass filter 82, and the distributor 83 sequentially. Output as outputs 1 and 2. On the other hand, when the channel switching signal α indicates the channel B, the high-frequency signal of the channel B output from the frequency synthesizer 1b passes through the switch circuit 7 and sequentially passes through the amplifier 81, the band-pass filter 82, and the distributor 83. Output 1,
Output as 2.
【0065】バンドパスフィルタ82はイメージ周波数
の抑圧と高調波の低減のために設けられている一方、分
配器83は出力間のアイソレーションのために設けられ
ている。The band-pass filter 82 is provided for suppressing the image frequency and reducing the harmonics, while the distributor 83 is provided for the isolation between the outputs.
【0066】従来例による場合とは異なり、アイソレー
ションアンプを用いず、しかも従来例による場合に比べ
て多層基板30の面積が小さいにもかかわらず、以下の
事項の総合により80dB以上の2系統間のアイソレー
ションが確保されている。Unlike the case of the conventional example, the isolation amplifier is not used, and the area of the multilayer substrate 30 is smaller than that of the conventional example. Isolation is ensured.
【0067】まず第1に、アッテネータ2a、2b、4
a、4bとして、ここでは0.5pF程度の微小容量が
結合されたπ型(又はT型)抵抗パッドを用いている。
単なるπ型(又はT型)抵抗パッドを用いた場合、アイ
ソレーションとしては20dBが限界であるが、π型
(又はT型)抵抗パッドの入力側にコンデンサを直列接
続させ、0.5pF程度の微小容量を結合させること
で、アイソレーションが大幅に向上する。具体的には、
周波数シンセサイザ1a、1bとスイッチ回路7との間
に30dB以上のアイソレーションが確保されている。First, the attenuators 2a, 2b, 4
Here, π-type (or T-type) resistance pads to which a small capacitance of about 0.5 pF is coupled are used as a and b.
When a simple π-type (or T-type) resistance pad is used, the isolation is limited to 20 dB. However, a capacitor is connected in series to the input side of the π-type (or T-type) resistance pad, and the resistance is about 0.5 pF. By coupling the minute capacitance, the isolation is greatly improved. In particular,
An isolation of 30 dB or more is secured between the frequency synthesizers 1a and 1b and the switch circuit 7.
【0068】この結果、アッテネータ2a、2b、4
a、4bだけで、アイソレーションアンプにより得られ
る程度のアイソレーションが実現される。もっとも、周
波数シンセサイザ1a等の高周波信号がアッテネータ2
a、2b等により減衰して、C/Nが劣化することにな
るが、それらの後段に増幅器2a、5a等が接続されて
いるので、特に問題になる程、C/Nは大きく劣化しな
い。また、アイソレーションアンプを省略できたことか
ら、従来例による場合に比べて、消費電流の低減が可能
になった。As a result, the attenuators 2a, 2b, 4
With only a and 4b, the degree of isolation obtained by the isolation amplifier is realized. However, the high-frequency signal of the frequency synthesizer 1a or the like is
The C / N is attenuated by a, 2b, etc., and the C / N is degraded. However, since the amplifiers 2a, 5a, etc. are connected at the subsequent stage, the C / N is not significantly degraded to a particular problem. Further, since the isolation amplifier can be omitted, the current consumption can be reduced as compared with the case of the conventional example.
【0069】第2に、スイッチ回路7のpinダイオー
ドPDa、PDaにより約15dB程度のアイソレーシ
ョンが確保されている。Secondly, the pin diodes PDa and PDa of the switch circuit 7 ensure the isolation of about 15 dB.
【0070】第3に、増幅器2a、5aの2段の増幅回
路をオンオフさせることにより、40dB以上のON/
OFF比が得られ、総合として80dB以上のアイソレ
ーション(ON/OFF比)が確保されている。もっと
も、2段の増幅回路としたのは、pinダイオードPD
aだけではアイソレーションが不足するからであるの
で、例えば、複数のpinダイオードPDaを直列接続
する等し、これでスイッチ回路7において十分なアイソ
レーションが得られるのであれば、1段の増幅回路であ
ってもかまわない。Third, by turning on / off the two-stage amplifier circuits of the amplifiers 2a and 5a, an ON / OFF of 40 dB or more is achieved.
An OFF ratio is obtained, and a total isolation (ON / OFF ratio) of 80 dB or more is secured. However, the two-stage amplifier circuit is a pin diode PD
This is because the isolation is insufficient with only a, so that, for example, a plurality of pin diodes PDa are connected in series. It doesn't matter.
【0071】第4に、多層基板30上に実装された回路
部品の配置、多層基板30の構造及びシールドケース4
0に種々の設計変更を加えて、これらの総合により2系
統間の電磁的アイソレーション、即ち、シールド効果を
高めて、2系統間のアイソレーションを向上させてい
る。Fourth, the arrangement of circuit components mounted on the multilayer substrate 30, the structure of the multilayer substrate 30, and the shield case 4
By making various design changes to 0, the electromagnetic isolation between the two systems, that is, the shielding effect is enhanced by integrating these, and the isolation between the two systems is improved.
【0072】まず、多層基板30上に実装されたデュア
ルPLLシンセサイザの回路部品の配置は図3に示す通
りである。即ち、多層基板30上、チャンネルA用の回
路ブロックBL1(周波数シンセサイザ1a、増幅器3
a、増幅器5a等)と、チャンネルB用の回路ブロック
BL3(周波数シンセサイザ1b、増幅器3b、増幅器
5b等)とを物理的に離して配置させるとともに、両回
路ブロックの間に共用の回路ブロックBL2(シンセサ
イザ用電源10、スイッチ用電源20、高周波SW回路
71a、b、増幅器81、バンドパスフィルタ82、分
配器83等)を配置させている。First, the arrangement of circuit components of the dual PLL synthesizer mounted on the multilayer board 30 is as shown in FIG. That is, the circuit block BL1 for the channel A (the frequency synthesizer 1a, the amplifier 3
a, the amplifier 5a, etc.) and the circuit block BL3 for the channel B (the frequency synthesizer 1b, the amplifier 3b, the amplifier 5b, etc.) are physically separated from each other, and the shared circuit block BL2 ( The power supply 10 for the synthesizer, the power supply 20 for the switch, the high-frequency SW circuits 71a and 71b, the amplifier 81, the band-pass filter 82, the distributor 83 and the like are arranged.
【0073】このような配置をすることにより、周波数
シンセサイザ1aと周波数シンセサイザ1aとの間、増
幅器5a、bと高周波SW回路71a、bのpinダイ
オードPDa、bとの各間が物理的な離され、2系統間
の電磁的アイソレーションが高まる。With such an arrangement, there is a physical separation between the frequency synthesizer 1a and the frequency synthesizer 1a, and between the amplifiers 5a and 5b and the pin diodes PDa and b of the high-frequency SW circuits 71a and 71b. The electromagnetic isolation between the two systems is increased.
【0074】また、シールドケース40の内部には、チ
ャンネルA用の回路ブロックBL1、チャンネルB用の
回路ブロックBL3、共用の回路ブロックBL2とを互
いに隔壁するための仕切り41、周波数シンセサイザ1
a、1bと増幅器3a、3bとを互いに隔壁するための
仕切り42、増幅器3a、3bと増幅器5a、5bとを
互いに隔壁するための仕切り43が各々設けられてい
る。なお、周波数シンセサイザ1a、1bはPLLIC
と電圧制御発振器等から構成されており、各電圧制御発
振器はシールドケースに収められている。Further, inside the shield case 40, a partition 41 for partitioning the circuit block BL1 for the channel A, the circuit block BL3 for the channel B, and the shared circuit block BL2 from each other, and the frequency synthesizer 1
A partition 42 for partitioning the amplifiers a, 1b and the amplifiers 3a, 3b from each other, and a partition 43 for partitioning the amplifiers 3a, 3b and the amplifiers 5a, 5b from each other are provided. The frequency synthesizers 1a and 1b are PLLIC
And voltage-controlled oscillators. Each voltage-controlled oscillator is housed in a shield case.
【0075】このようなシールドケース40を用いる
と、特に、周波数シンセサイザ1aと周波数シンセサイ
ザ1bとの間、増幅器5a、bと高周波SW回路71
a、bのpinダイオードPDa、bとの各間が、仕切
り41によりシールドされる結果、2系統間の電磁的ア
イソレーションが更に高まることになる。When such a shield case 40 is used, especially between the frequency synthesizers 1a and 1b, the amplifiers 5a and 5b and the high-frequency SW circuit 71
As a result, the space between each of the pin diodes PDa and b is shielded by the partition 41, so that the electromagnetic isolation between the two systems is further increased.
【0076】多層基板30の構造は図4に示す通りであ
る。ここでは多層基板30として4層のものを用いてい
る。多層基板30の最上層である1層には回路部品を実
装するためのランド等が形成されており、2層にはアー
スパターン31が、最下層である4層にはアースパター
ン32が各々形成されている。ここではシールド効果を
高めるためにアースパターン31、32はグランドプレ
ーンとされている。The structure of the multilayer substrate 30 is as shown in FIG. Here, a multilayer substrate 30 having four layers is used. A land or the like for mounting a circuit component is formed on one layer, which is the uppermost layer of the multilayer substrate 30, and an earth pattern 31 is formed on the second layer, and an earth pattern 32 is formed on the lowermost four layers. Have been. Here, the ground patterns 31 and 32 are ground planes to enhance the shielding effect.
【0077】多層基板30の3層には、回路ブロックB
L1、2、3の各内部を配線するための信号ライン等だ
けでなく、回路ブロックBL1、2、3の各間にわたる
信号ライン、電源ライン等も形成されている。図4中は
1層に実装された増幅器5a、増幅器5bの電源端子間
に配線される電源ライン34を模式的に表している。こ
の電源ライン34等はアースパターン33により取り囲
まれている。このような電源ライン34等のパターンが
この上下層である2層、4層に形成されたアースパター
ン31、32により2重シールドされている。The three layers of the multilayer substrate 30 include the circuit block B
Not only signal lines for wiring the insides of L1, 2, and 3 but also signal lines and power supply lines extending between the circuit blocks BL1, 2, and 3 are formed. FIG. 4 schematically shows a power supply line 34 connected between power supply terminals of the amplifiers 5a and 5b mounted on one layer. The power supply line 34 and the like are surrounded by a ground pattern 33. Such a pattern of the power supply line 34 and the like is double shielded by the ground patterns 31 and 32 formed in the upper and lower layers, ie, two layers and four layers.
【0078】即ち、回路ブロックBL1、2、3の各間
にわたる信号ライン、電源ライン等が多層基板30の3
層に形成されるだけでなく、2層、4層のアースパター
ン31、32により2重シールドされる結果、2系統間
の電磁的アイソレーションは高まる。That is, the signal lines and power supply lines extending between the circuit blocks BL1, BL2 and BL3 are
As a result of being not only formed in the layers but also double-shielded by the ground patterns 31 and 32 of the two layers and the four layers, the electromagnetic isolation between the two systems is enhanced.
【0079】加えて、回路ブロックBL1、3との間に
配線される電源ライン、例えば、電源ライン34が、信
号ライン等も含めて、全て電気長で1/8〜1/4λの
物理的なパターン長にされている。In addition, a power supply line, for example, a power supply line 34, which is wired between the circuit blocks BL1 and BL3, has a physical length of 1/8 to 1/4 λ including a signal line. The pattern length is set.
【0080】これにより、両者の接続点間がハイインピ
ーダンスとなり、回路ブロックBL1と回路ブロックB
L3との間の電磁的アイソレーションが更に高まり、全
体として非常に高いシールド効果が得られる。アースパ
ターン31、32によりグランドが強化された結果、実
装された回路全体の特性インピーダンスが低く抑えら
れ、当然に、外来からのノイズの影響を受け難くなる。
また、アースパターン31、32、33等はヒートシン
クとしての役割を果たし、デュアルPLLシンセサイザ
の温度上昇を抑えるという副次的効果も得られることに
もなった。As a result, the impedance between the two connection points becomes high impedance, and the circuit blocks BL1 and B
Electromagnetic isolation with L3 is further enhanced, and a very high shielding effect is obtained as a whole. As a result of the ground being strengthened by the ground patterns 31 and 32, the characteristic impedance of the entire mounted circuit is suppressed to be low, and it is naturally less likely to be affected by external noise.
In addition, the ground patterns 31, 32, 33, and the like function as heat sinks, and a secondary effect of suppressing a temperature rise of the dual PLL synthesizer can be obtained.
【0081】上記したような構成のデュアルPLLシン
セサイザは実際にはマザーボード60(図6参照)上に
面実装されて取り付けられており、この全体をデュアル
PLLシンセサイザモジュールと称している。The dual PLL synthesizer having the above configuration is actually mounted on the motherboard 60 (see FIG. 6) by surface mounting, and the whole is called a dual PLL synthesizer module.
【0082】以下、本発明の高周波モジュールの実施の
形態としてデュアルPLLシンセサイザモジュールを例
に掲げて説明する。Hereinafter, a dual PLL synthesizer module will be described as an embodiment of the high-frequency module of the present invention.
【0083】デュアルPLLシンセサイザが搭載された
多層基板30をマザーボード60上に面実装させるため
に、図5に示すように多層基板30の各側面には2種類
の端面スルーホール35、36が各々形成されている。In order to mount the multilayer board 30 on which the dual PLL synthesizer is mounted on the motherboard 60, two types of end face through holes 35 and 36 are formed on each side face of the multilayer board 30 as shown in FIG. Have been.
【0084】端面スルーホール35は多層基板30の側
面を切り欠いて断面が横長孔状に形成されれたものであ
り、図6に示すようにその内周面等にはランド付電極3
51が形成され、アース電極用として用いられている。The end surface through hole 35 is formed by cutting out the side surface of the multilayer substrate 30 and forming a cross section in the shape of a horizontally long hole. As shown in FIG.
51 are formed and used for the ground electrode.
【0085】一方、端面スルーホール36は図5に示す
ように多層基板30の側面を切り欠いて断面が縦長孔状
に形成されたものであり、図7に示すようにその内周面
等にはランド付電極362が形成され、信号電極用(一
部には電源供給用も含まれる)として用いられている。
図5中左側の端面スルーホール36は入力用であり、右
側の端面スルーホール36は出力用である。On the other hand, the end face through-hole 36 is formed by cutting out the side surface of the multilayer substrate 30 as shown in FIG. 5 and forming a cross section in a vertically long hole shape, as shown in FIG. Is formed with a land electrode 362 and is used as a signal electrode (partly including a power supply).
The left end through hole 36 in FIG. 5 is for input, and the right end through hole 36 for output is in FIG.
【0086】端面スルーホール35及び端面スルーホー
ル36の断面が円状ではなく長孔状にしているのは、主
として多層基板30の基材(基板の絶縁層)とランド付
電極351、361との接着面積を大きくとることで接
着強度を増加させ、ランド付電極351、361が容易
に剥離しないようにするためである。The cross-sections of the end surface through-hole 35 and the end surface through-hole 36 are not circular but elongated, mainly because the base material (insulating layer of the substrate) of the multilayer substrate 30 and the electrodes 351 and 361 with lands are formed. The reason for this is to increase the bonding strength by increasing the bonding area so that the electrodes 351 and 361 with lands are not easily separated.
【0087】ランド付電極351の接着強度を更に増す
ために、多層基板30の1層に形成されたアースパター
ン37、同様に、2、3、4層に形成されたアースパタ
ーン31、33、32を端面スルーホール35のランド
付電極351に各々接触させている。即ち、各層のアー
スパターン36、31、33、32は端面スルーホール
35のランド付電極351を介して電気的に接続されて
いる。In order to further increase the adhesive strength of the electrode with land 351, the ground pattern 37 formed on one layer of the multilayer substrate 30, similarly to the ground patterns 31, 33, 32 formed on two, three, and four layers Are brought into contact with the land-attached electrodes 351 of the end face through holes 35, respectively. That is, the ground patterns 36, 31, 33, and 32 of each layer are electrically connected via the electrodes 351 with lands of the end surface through holes 35.
【0088】一方、ランド付電極361についても上記
と同様、多層基板30の3層等に形成された信号ライン
をランド付電極361に接触させて、ランド付電極35
1の接着強度を増している。この場合も、1層に形成さ
れた信号ライン371と3層等に形成された信号ライン
がランド付電極351を介して電気的に接続されること
になる。On the other hand, similarly to the above, the signal lines formed on the three layers of the multi-layer substrate 30 are brought into contact with the land-attached electrodes 361, and the land-attached electrodes 351,
The adhesive strength of No. 1 is increased. Also in this case, the signal lines 371 formed in one layer and the signal lines formed in three layers or the like are electrically connected via the electrodes 351 with lands.
【0089】ただ、図5に示すように端面スルーホール
35よりも端面スルーホール36の方が小さいので、端
面スルーホール35に比べて端面スルーホール36の方
が接着強度が小さい。そこで、ランド付電極351が部
分的に剥離した場合であっても、少なくとも信号ライン
上の信号の流れが確保されるように、図7に示すように
信号ライン371上、端面スルーホール36の付近に通
常のスルーホール電極3712を形成している。このよ
うに信号ライン上、多層基板30の内層と外層との電気
接続が確実にされることにより、電気的な接続に関する
デュアルPLLシンセサイザモジュールの信頼性が向上
する。However, as shown in FIG. 5, since the end face through hole 36 is smaller than the end face through hole 35, the end face through hole 36 has a smaller adhesive strength than the end face through hole 35. Therefore, even if the land-attached electrode 351 is partially peeled off, the signal flow on the signal line is ensured at least on the signal line 371 and near the end face through hole 36 as shown in FIG. A normal through-hole electrode 3712 is formed. As described above, the electrical connection between the inner layer and the outer layer of the multilayer substrate 30 is ensured on the signal line, thereby improving the reliability of the dual PLL synthesizer module regarding the electrical connection.
【0090】一方、マザーボード60の表面上には図6
に示すようにランドパターン61等が形成されている。
ランドパターン61はアースパターンであるが、これ以
外に信号用のパターン等も形成されている。マザーボー
ド60の裏面には電気コネクタが設けられており、この
電気コネクタと端面スルーホール35のランド付電極3
51等とを電気的に接続させるために、マザーボード6
0の表面に所定のランドパターンが形成されている。On the other hand, on the surface of the motherboard 60, FIG.
A land pattern 61 and the like are formed as shown in FIG.
The land pattern 61 is an earth pattern, but other than this, a signal pattern and the like are also formed. An electrical connector is provided on the back surface of the motherboard 60. The electrical connector and the landed electrode 3 of the end face through hole 35 are provided.
Motherboard 6 to electrically connect the
A predetermined land pattern is formed on the surface of the zero.
【0091】このようなマザーボード60と多層基板3
0とを位置合わせをし、例えば、クリーム半田を利用し
たリフロー半田により、多層基板30をマザーボード6
0上に面実装させて取り付ける。端面スルーホール3
5、36にハンダ上がりが生じるので、多層基板30と
マザーボード60とが確実に接合される。The mother board 60 and the multi-layer board 3 as described above
0, and for example, the multilayer board 30 is attached to the motherboard 6 by reflow soldering using cream solder.
0 and surface-mounted. End face through hole 3
Since the solder rises at 5, 36, the multilayer board 30 and the motherboard 60 are securely joined.
【0092】この際、シールドケース40も一緒に取り
付けるようにする。シールドケース40は多層基板30
と略同じ大きさであり、その下端部には端面スルーホー
ル35と同一ピッチ間隔で図6に示すように取付用足4
4が各々形成されている。At this time, the shield case 40 is attached together. The shield case 40 is a multilayer substrate 30
6, and the lower end thereof has the same pitch as the end face through hole 35, as shown in FIG.
4 are formed.
【0093】即ち、多層基板30の端面スルーホール3
5にシールドケース40の取付用足44を挿入させ、こ
の状態で、マザーボード60と多層基板30とを位置合
わせをし、リフロー半田等により、多層基板30をマザ
ーボード60上に面実装させて取り付けると、端面スル
ーホール35、36にハンダ上がりが生じ、多層基板3
0とマザーボード60とが接合されるだけでなく、シー
ルドケース40の取付用足44をも端面スルーホール3
5のランド電極351に接合される。That is, the end surface through hole 3 of the multilayer substrate 30
5, the mounting feet 44 of the shield case 40 are inserted. In this state, the motherboard 60 and the multilayer board 30 are aligned, and the multilayer board 30 is mounted on the motherboard 60 by reflow soldering or the like. , Solder rises in the end surface through holes 35 and 36, and the multilayer substrate 3
0 and the motherboard 60 are joined, and the mounting feet 44 of the shield case 40 are also connected to the end face through holes 3.
5 land electrodes 351.
【0094】このように1回の半田付けにより、多層基
板30だけでなく、シールドケース40もマザーボード
60上に取り付けられることから、組み立て作業が非常
に簡単になる。As described above, not only the multi-layer board 30 but also the shield case 40 is mounted on the motherboard 60 by one soldering, so that the assembling work becomes very simple.
【0095】しかも多層基板30等のマザーボード60
上に取り付けが完了すると、多層基板30側のランド電
極351、361とマザーボード60上の電気コネクタ
との間が、マザーボード60上のランドパターンを通じ
て電気接続されることから、何ら特別な電気配線を行う
必要がない。In addition, the motherboard 60 such as the multilayer board 30
When the mounting on the motherboard 60 is completed, any special electrical wiring is performed since the land electrodes 351 and 361 on the multilayer substrate 30 and the electrical connectors on the motherboard 60 are electrically connected through the land patterns on the motherboard 60. No need.
【0096】従来例による場合、デュアルPLLシンセ
サイザの出力信号等に関して、同軸ケーブル等を用いて
多層基板30とマザーボード60との間を信号の受け渡
しを行っていたが、ここでは同軸ケーブル等が不要であ
るので、同軸ケーブル等を専用のコネクタに接続する作
業も不要になった。In the case of the conventional example, for the output signal of the dual PLL synthesizer, the signal is transferred between the multilayer board 30 and the motherboard 60 using a coaxial cable or the like. This eliminates the need to connect a coaxial cable or the like to a dedicated connector.
【0097】専用のコネクタ等を用いる必要がないとい
うことは、信号ラインの特性インピーダンスを変えるこ
となく信号の受け渡しができるということを意味し、多
層基板30側のランド電極351、361とマザーボー
ド60上のランドパターンとの間が高周波的に整合がと
れている状態では、挿入損失(インサート・ロス)を最
小限に抑えることが可能になる。The fact that there is no need to use a dedicated connector or the like means that signals can be transferred without changing the characteristic impedance of the signal line, and the land electrodes 351 and 361 on the multilayer substrate 30 and the mother board 60 In a state where high frequency matching is achieved with the land pattern, insertion loss (insert loss) can be minimized.
【0098】従来例による場合、デュアルPLLシンセ
サイザをシールドするために、下カバーが必要不可欠で
あったが、ここでは多層基板30の最下層のアースパタ
ーン32がグランドプレーンとして利用され、言い換え
ると、多層基板30そのものにシールドに相当する特性
を実現できることから、下カバーが不要となる。これに
伴って、下カバーを取り付ける作業も不要になった。In the case of the conventional example, the lower cover is indispensable to shield the dual PLL synthesizer. However, here, the lowermost ground pattern 32 of the multilayer substrate 30 is used as a ground plane. Since the characteristics equivalent to the shield can be realized on the substrate 30 itself, the lower cover is not required. Accordingly, the work of attaching the lower cover has become unnecessary.
【0099】よって、従来例による場合に比べると、上
述したようにデュアルPLLシンセサイザの電気的特性
が向上しただけでなく、デュアルPLLシンセサイザモ
ジュールの組立作業が格段に簡単になり、これに伴っ
て、製造コストが大幅に低下した。しかも、アイソレー
ションアンプ、専用のコネクタ、下パネル等が省略さ
れ、マザーボート30にはシールドケース40を取り付
けるための穴を開ける必要がなく、ランドパターンを形
成するだけで良いので、これらの総合により、デュアル
PLLシンセサイザモジュールの大幅な低コスト化が図
られている。Therefore, as compared with the case of the conventional example, not only the electrical characteristics of the dual PLL synthesizer are improved as described above, but also the assembly work of the dual PLL synthesizer module is greatly simplified, and accordingly, Manufacturing costs have dropped significantly. In addition, the isolation amplifier, the dedicated connector, the lower panel, and the like are omitted, and it is not necessary to make a hole for mounting the shield case 40 on the mother boat 30, and only the land pattern is formed. The cost of a dual PLL synthesizer module has been greatly reduced.
【0100】また、アイソレーションアンプ、専用の
コネクタ等を多層基板30に実装する必要がなくなった
点、スイッチ回路7のストリップラインSLa、bが
多層基板30の内層に形成され、スイッチ回路7が多層
基板30に一体化された点、2系統間のアイソレーシ
ョンが向上し、シールド効果が高まった分だけ、チャン
ネルA用の回路ブロックBL1とチャンネルB用の回路
ブロックBL2との間を物理的に近づけることができた
点、共用の回路ブロックBL3をチャンネルA用の回
路ブロックBL1とチャンネルB用の回路ブロックBL
2との間に配置した点、回路部品が多層基板30に片
面実装され、両面実装に比べてモジュール自体の厚みが
薄くなった点、等の総合により、デュアルPLLシンセ
サイザモジュール自体が非常に小型化された。In addition, it is not necessary to mount an isolation amplifier, a dedicated connector, etc. on the multilayer substrate 30. The strip lines SLa, b of the switch circuit 7 are formed in the inner layer of the multilayer substrate 30, and the switch circuit 7 is The point that the circuit block BL1 for the channel A and the circuit block BL2 for the channel B are physically close to each other by the degree that the isolation between the two systems is improved and the shielding effect is enhanced, because they are integrated on the substrate 30. In this regard, the shared circuit block BL3 is replaced with the circuit block BL1 for channel A and the circuit block BL for channel B.
The dual PLL synthesizer module itself is extremely compact due to the point that it is placed between the dual PLL synthesizer module and the point that the circuit components are mounted on one side of the multilayer board 30 and the thickness of the module itself is thinner than that of both sides. Was done.
【0101】具体的には、従来例による場合、容積が約
30ml程度が限度であったものを、容積17mlにす
ることが可能になった。More specifically, in the case of the conventional example, the capacity was limited to about 30 ml, but the capacity can be reduced to 17 ml.
【0102】次に、このようなデュアルPLLシンセサ
イザモジュールに用いられる多層基板30の基板自体の
製造方法について図8を参照して説明する。Next, a method of manufacturing the multi-layer substrate 30 used in such a dual PLL synthesizer module will be described with reference to FIG.
【0103】まず、四角形の多層基板30を合計4枚と
ることができる基板原材1を用意する。まず、スルーホ
ールを形成するためのNC等を用いて、基板原材1に対
して端面スルーホール35、36を形成すべき位置に穴
を形成する。端面スルーホール36はその大きさからし
て、1つ当たり穴を1個所開けるだけで良いが、端面ス
ルーホール35は横長で大きいので、ここでは1つ当た
り穴を3箇所開けるようにする。これに前後して同一の
NC等を用いて、基板原材1に他のスルーホール(図示
省略)を開ける。これにより各多層基板30の各側面に
端面スルーホール35、36が形成される。First, a substrate raw material 1 capable of taking a total of four square multilayer substrates 30 is prepared. First, holes are formed at positions where the end face through holes 35 and 36 are to be formed in the substrate raw material 1 using NC or the like for forming through holes. Due to the size of the end face through hole 36, it is sufficient to make only one hole per hole. However, since the end face through hole 35 is horizontally long and large, three holes are made per one here. Before and after this, another through hole (not shown) is opened in the substrate raw material 1 using the same NC or the like. Thereby, end face through holes 35 and 36 are formed on each side surface of each multilayer substrate 30.
【0104】その後、基板原材1に開けた穴の内周面に
メッキをする。これにより各多層基板30の端面スルー
ホール35、36にランド電極351、361が各々形
成される。Thereafter, the inner peripheral surface of the hole formed in the substrate raw material 1 is plated. As a result, land electrodes 351 and 361 are formed in the end surface through holes 35 and 36 of each multilayer substrate 30, respectively.
【0105】そして、基板原材1の図中11、12、1
3、14の部分を、鋭利な刃を有する金型又はNCを用
いた打ち抜きにより切断する。このとき、多層基板30
の各2側面も同時に切断される。Then, in the figure of the substrate raw material 1, 11, 12, 1
The parts 3 and 14 are cut by punching using a mold having a sharp blade or NC. At this time, the multilayer substrate 30
Are cut at the same time.
【0106】鋭利な刃を有する金型又はNCを用いた打
ち抜きにより、部分11、12、13、14等に穴が開
けられることから、多層基板30の各2側面の切断面は
非常にシャープであり、それ故、磨き工程等を必要とし
ない。また、端面スルーホール35、36が断面円状で
はなく長孔状となっているので、金型等による切断の際
の応力に多層基板30のスルーホール切断部が十分に耐
えられる。Since holes are formed in the portions 11, 12, 13, 14 and the like by punching using a mold having a sharp blade or NC, the cut surfaces of the two side surfaces of the multilayer substrate 30 are very sharp. Yes, and therefore does not require a polishing step or the like. In addition, since the end surface through holes 35 and 36 are not circular in cross section but in a long hole shape, the through hole cut portion of the multilayer substrate 30 can sufficiently withstand the stress when cutting with a mold or the like.
【0107】その後、基板原材1の表面上、多層基板3
0の未切断の側面に沿ってVカット16を合計4本入れ
る。そして、基板原材1をVカット16に沿って折る
と、基板原板1から4枚の多層基板30が得られる。Then, on the surface of the substrate raw material 1, the multilayer substrate 3
A total of four V-cuts 16 are inserted along the 0 uncut side surface. Then, when the substrate raw material 1 is folded along the V cut 16, four multilayer substrates 30 are obtained from the substrate raw material 1.
【0108】金型又はNCを用いた打ち抜きにより、多
層基板30の2側面が既に切断されているので、Vカッ
ト16を入れる箇所は、図中示すような方向だけで十分
である。穴を開けるべき部分11、12のうちで図中1
11、121の箇所がVカット16のラインを越えてい
るのは、Vカット16に沿って基板原板1を折ったとき
に、不必要な部分が多層基板30に残らないようにする
ためである。Since the two side surfaces of the multilayer substrate 30 have already been cut by punching using a mold or NC, only the direction shown in the figure is sufficient for the location where the V cut 16 is to be inserted. Of the parts 11 and 12 to be drilled,
The reason why the portions 11 and 121 exceed the line of the V-cut 16 is to prevent unnecessary portions from remaining on the multilayer substrate 30 when the original substrate 1 is folded along the V-cut 16. .
【0109】このような方法により多層基板30が効率
良く生産できることから、製造コストを下げることがで
き、この点でもデュアルPLLシンセサイザモジュール
の低コスト化を図ることができる。Since the multilayer substrate 30 can be efficiently produced by such a method, the manufacturing cost can be reduced, and in this regard, the cost of the dual PLL synthesizer module can be reduced.
【0110】なお、本発明のデュアルPLLシンセサイ
ザは必ずしもマザーボード上に取り付けるようにする必
要はなく、単層の基板に回路部品を実装するような形態
をとってもかまわない。また、本発明の高周波モジュー
ルは必ずしもデュアルPLLシンセサイザモジュールに
限定されず、他の高周波回路を搭載したモジュールであ
っても当然に適用可能である。The dual PLL synthesizer of the present invention does not necessarily need to be mounted on a motherboard, and may take a form in which circuit components are mounted on a single-layer board. Further, the high-frequency module of the present invention is not necessarily limited to the dual PLL synthesizer module, and it is naturally applicable to a module equipped with another high-frequency circuit.
【0111】[0111]
【発明の効果】以上、本発明の請求項1に係るデュアル
PLLシンセサイザによる場合、アイソレーションアン
プを用いることなく、2系統間のアイソレーションが図
られる構成となっており、チャンネルA用、B用アッテ
ネータ自体がアイソレーションアンプに比べて小さく安
価であることから、アイソレーションアンプの分だけ部
品代が安くなり、基板が小さくなる。しかもアイソレー
ションアンプを省略したことから、消費電流が小さくな
り、これに伴って大きな容量の電源等も不要となる。こ
の結果、デュアルPLLシンセサイザの小型化及び低コ
スト化を図ることができる。As described above, in the case of the dual PLL synthesizer according to claim 1 of the present invention, isolation between two systems is achieved without using an isolation amplifier. Since the attenuator itself is smaller and less expensive than the isolation amplifier, the cost of parts is reduced by the amount of the isolation amplifier, and the substrate is reduced. In addition, since the isolation amplifier is omitted, current consumption is reduced, and accordingly, a power supply having a large capacity is not required. As a result, the size and cost of the dual PLL synthesizer can be reduced.
【0112】本発明の請求項2に係るデュアルPLLシ
ンセサイザによる場合、従来例による場合とは異なり、
チャンネルA、Bの高周波信号を交互に切り替えて出力
するスイッチ回路に1/4λのストリップラインを用い
ず、その代わりにチャンネルA、B用ストリップライン
を用い、これを回路基板の内層に形成し、チャンネル
A、B用pinダイオードにより2系統間のアイソレー
ションを図る構成となっているので、小型で非常に単純
な回路となり、回路基板との一体化を実現することが可
能となる。この結果、デュアルPLLシンセサイザの小
型化及び低コスト化を図ることができる。According to the dual PLL synthesizer according to the second aspect of the present invention, unlike the conventional example,
A switch circuit that alternately switches and outputs high-frequency signals of channels A and B does not use a λλ strip line, but instead uses a strip line for channels A and B and forms it on an inner layer of a circuit board. Since the isolation between the two systems is achieved by the pin diodes for the channels A and B, the circuit becomes a small and very simple circuit, and can be integrated with the circuit board. As a result, the size and cost of the dual PLL synthesizer can be reduced.
【0113】本発明の請求項3に係るデュアルPLLシ
ンセサイザよる場合、チャンネルA用の回路ブロックと
チャンネルB用の回路ブロックとの間のシールド効果が
高まる構成となっているので、シールド効果が高まった
分だけ、基板上、両回路ブロック間を物理的に大きく離
すことが不要となり、これに伴って基板を小さくするこ
とが可能となる。この結果、デュアルPLLシンセサイ
ザの小型化及び低コスト化を図ることができる。In the case of the dual PLL synthesizer according to claim 3 of the present invention, the shielding effect between the circuit block for channel A and the circuit block for channel B is enhanced, so that the shielding effect is enhanced. By this amount, it is not necessary to physically separate the two circuit blocks from each other on the substrate by a large amount, and accordingly, the substrate can be reduced in size. As a result, the size and cost of the dual PLL synthesizer can be reduced.
【0114】本発明の請求項4に係るデュアルPLLシ
ンセサイザによる場合、請求項3による場合に比べて、
チャンネルA用の回路ブロックとチャンネルB用の回路
ブロックとの間のシールド効果がより一層高まる構成と
なっているので、デュアルPLLシンセサイザの小型化
及び低コスト化を一層図ることができる。In the case of the dual PLL synthesizer according to claim 4 of the present invention, compared with the case of claim 3,
Since the shield effect between the circuit block for channel A and the circuit block for channel B is further enhanced, the size and cost of the dual PLL synthesizer can be further reduced.
【0115】本発明の請求項5に係るデュアルPLLシ
ンセサイザによる場合、回路基板上、チャンネルA用の
回路ブロックとチャンネルB用の回路ブロックとの間に
共用の回路ブロックを配置するとともに、シールドケー
スにより各回路ブロックを隔壁してシールドした構成と
なっているので、チャンネルA用の回路ブロックとチャ
ンネルB用の回路ブロックとの間に十分高いシールド効
果を得ることができるだけでなく、実装部品を上手く配
置したという点で回路基板を小さくすることができる。
その結果、デュアルPLLシンセサイザの小型化及び低
コスト化を図ることができる。In the case of the dual PLL synthesizer according to the fifth aspect of the present invention, a common circuit block is arranged between the circuit block for channel A and the circuit block for channel B on the circuit board, and the shield case is used. Since each circuit block is shielded by partitioning, not only a sufficiently high shielding effect can be obtained between the circuit block for channel A and the circuit block for channel B, but also the mounting components can be arranged well. In that respect, the circuit board can be made smaller.
As a result, the size and cost of the dual PLL synthesizer can be reduced.
【0116】本発明の請求項6に係る高周波モジュール
による場合、基板をマザーボード上の面実装するように
した上で、基板の側面に形成された端面スルーホールの
電極と前記マザーボード上に形成されたランドとの間を
ハンダ付けすることにより、基板とマザーボードとの間
が機械的に接合される構成となっているので、基板をマ
ザーボード上に取り付けるに当たり、クリーム半田を利
用したリフローハンダ等が可能となり、取付作業が非常
に簡単になる。これに伴って、製造コストが安くなるだ
けなく、基板をマザーボード上に取り付けるための特別
な部品が不要であることから、高周波モジュールの低コ
スト化を図ることができる。In the case of the high-frequency module according to claim 6 of the present invention, after the substrate is surface-mounted on the motherboard, the electrodes of the through-holes formed on the side surfaces of the substrate and the electrodes formed on the motherboard are formed. By soldering between the land and the board, the board and the motherboard are mechanically joined, so when mounting the board on the motherboard, it is possible to use reflow soldering etc. using cream solder , The installation work becomes very simple. As a result, not only the manufacturing cost is reduced, but also a special component for mounting the substrate on the motherboard is not required, so that the cost of the high-frequency module can be reduced.
【0117】加えて、高周波回路の回路部品が基板の上
面に実装される構成となっているので、両面実装である
従来例による場合に比較して、厚みが薄くなり、この分
だけ高周波モジュールの小型化を図ることができる。In addition, since the circuit components of the high-frequency circuit are mounted on the upper surface of the substrate, the thickness is reduced as compared with the case of the conventional example of double-sided mounting. The size can be reduced.
【0118】本発明の請求項7に係る高周波モジュール
による場合、端面スルーホールの電極と前記マザーボー
ド上に形成されたランドとの間のハンダにより、基板と
マザーボードとの間が機械的に接合されるだけでなく、
基板側の高周波回路とマザーボードの回路とが電気的に
接続される構成となっているので、基板側の高周波回路
とマザーボードの回路とを電気接続するための特別な部
品が不要となる。In the case of the high-frequency module according to claim 7 of the present invention, the board and the motherboard are mechanically joined by the solder between the electrodes of the end surface through holes and the lands formed on the motherboard. not only,
Since the high-frequency circuit on the substrate and the circuit on the motherboard are electrically connected, a special component for electrically connecting the high-frequency circuit on the substrate and the circuit on the motherboard is not required.
【0119】特に、両回路間で信号を受け渡しをするの
に同軸ケーブルを用いる必要がなくなり、これに伴っ
て、特性インピーダンスを50Ωにした専用のコネクタ
を基板及びマザーボードに実装することも不要となる。
よって、部品代が安くなり、基板等を小さくすることが
でき、その結果、高周波モジュールの小型化及び低コス
ト化を図ることができる。In particular, it is not necessary to use a coaxial cable to transfer signals between the two circuits, and accordingly, it becomes unnecessary to mount a dedicated connector having a characteristic impedance of 50Ω on the substrate and the motherboard. .
Therefore, the cost of parts can be reduced, and the size of the substrate and the like can be reduced. As a result, the size and cost of the high-frequency module can be reduced.
【0120】また、同軸ケーブルを用いる必要がないと
いうことは、信号ラインの特性インピーダンスを変える
ことなく、両回路間で信号を受け渡しをすることができ
るということを意味するので、高周波的にインピーダン
ス整合がとれている状態では、特性インピーダンスを5
0Ωにした専用のコネクタの挿入損失(インサーション
・ロス)を最小限に抑えることが可能となる。Further, the fact that there is no need to use a coaxial cable means that signals can be transferred between the two circuits without changing the characteristic impedance of the signal line. When the characteristic impedance is 5
It becomes possible to minimize the insertion loss (insertion loss) of the dedicated connector having 0Ω.
【0121】本発明の請求項8に係る高周波モジュール
による場合、シールドケースの取付用足を基板の端面ス
ルーホールに挿入した状態で、端面スルーホールの電極
とマザーボード上に形成されたランドとの間をハンダ付
けして、前記基板を前記マザーボード上に取り付ける
と、同時にシールド板もマザーボード上に取り付けられ
る構成となっているので、シールド板の取付作業が非常
に簡単となり、製造コストが安く、高周波モジュールの
低コスト化を図ることができる。In the case of the high-frequency module according to the eighth aspect of the present invention, with the mounting foot of the shield case inserted in the through hole of the end face of the substrate, the gap between the electrode of the through hole and the land formed on the mother board is provided. When the board is mounted on the motherboard by soldering, the shield plate is also mounted on the motherboard at the same time, so the work of mounting the shield plate becomes very simple, the manufacturing cost is low, and the high frequency module is Cost can be reduced.
【0122】また、従来例による場合とは異なり、シー
ルドケースの取付足を挿入するためのスルーホールをマ
ザーボード上に開けたり、この周りにランドを形成する
ことが不要となる。マザーボードの縁付近に位置してい
たランドが不要となることから、マザーボードを小さく
することができ、高周波モジュールの小型化を図ること
ができる。Further, unlike the case of the conventional example, it is not necessary to form a through hole on the motherboard for inserting the mounting foot of the shield case or to form a land around the through hole. Since the land located near the edge of the motherboard is not required, the size of the motherboard can be reduced, and the size of the high-frequency module can be reduced.
【0123】本発明の請求項9に係る高周波モジュール
による場合、高周波回路の電源ライン及び/又は信号ラ
インのパターンのシールド効果が高まるだけでなく、全
体としてのアースパターンの総面積が増えてグランドが
強化され、基板に実装される回路全体の特性インピーダ
ンスが低くなる構成となっているので、外来からのノイ
ズの影響を受け難くなる。また、アースパターンはヒー
トシンクとしての役割も果たすが、全体としてのアース
パターンの総面積が増えることから、モジュールの温度
上昇を効果的に抑えることができる。According to the high-frequency module of the ninth aspect of the present invention, not only the shielding effect of the power supply line and / or the signal line pattern of the high-frequency circuit is enhanced, but also the total area of the ground pattern as a whole is increased, and the ground is reduced. Since the configuration is strengthened and the characteristic impedance of the entire circuit mounted on the substrate is reduced, the circuit is less susceptible to external noise. Further, the ground pattern also plays a role as a heat sink, but since the total area of the ground pattern as a whole increases, the temperature rise of the module can be effectively suppressed.
【0124】更に、多層基板にアースパターンが形成さ
れており、多層基板そのものが高周波回路の部品をその
裏面側からシールドするためのシールドケースとしての
機能を果たす構成となっているので、従来例による場合
とは異なり、下カバーが不要となる。下カバーの取付作
業を省略できる分、製造コストが安くなり、高周波モジ
ュールの低コスト化を図ることができる。Further, since a ground pattern is formed on the multilayer substrate, and the multilayer substrate itself functions as a shield case for shielding the components of the high-frequency circuit from the back side thereof, the conventional example is used. Unlike the case, the lower cover is not required. Since the operation of attaching the lower cover can be omitted, the manufacturing cost is reduced, and the cost of the high-frequency module can be reduced.
【0125】本発明の請求項10に係る高周波モジュー
ルによる場合、端面スルーホールの電極と多層基板の基
材との間の接着強度が十分に得られる構成となっている
ので、端面スルーホールの電極が容易に剥がれず、基板
とマザーボードとの間が確実に接合されるだけでなく、
基板側の高周波回路とマザーボードの回路との間の電気
接続が確実になり、モジュールの信頼性が向上する。In the case of the high frequency module according to the tenth aspect of the present invention, the structure is such that the adhesive strength between the electrode of the end face through-hole and the base material of the multilayer substrate is sufficiently obtained. Is not easily peeled off, and not only is the board and motherboard securely bonded,
The electrical connection between the high-frequency circuit on the substrate side and the circuit on the motherboard is ensured, and the reliability of the module is improved.
【0126】本発明の請求項11に係る高周波モジュー
ルによる場合、端面スルーホールの電極が剥離したとき
であっても、多層基板上の各層に形成された電源ライン
及び/又は信号ラインのパターン上の当該端面スルーホ
ールの近傍に形成されたスルーホールの電極を介して、
各層にわたる電源ライン及び/又は信号ラインのパター
ン同士の電気接続が維持される構成となっているので、
各層にわたる電源ライン及び/又は信号ラインのパター
ン同士の電気接続が確実となり、モジュールの信頼性が
向上する。In the case of the high frequency module according to the eleventh aspect of the present invention, even when the electrode of the through hole at the end face is peeled off, the pattern of the power supply line and / or the signal line formed on each layer on the multi-layer substrate can be reduced. Through the electrode of the through hole formed near the end face through hole,
Since the electric connection between the patterns of the power supply line and / or the signal line over each layer is maintained,
The electrical connection between the patterns of the power supply line and / or the signal line over each layer is ensured, and the reliability of the module is improved.
【0127】本発明の請求項12に係る高周波モジュー
ルによる場合、端面スルーホールが断面半円状であると
きに比べて、端面スルーホールに形成される電極の面積
が大きくなり、端面スルーホールの電極と基板の基材と
の間の接着強度が増すような構成となっているので、端
面スルーホールの電極が容易に剥がれ難くなり、基板と
マザーボードとの間が確実に接合されるだけでなく、基
板側の高周波回路とマザーボードの回路との間の電気接
続が確実になり、モジュールの信頼性が向上する。In the case of the high-frequency module according to the twelfth aspect of the present invention, the area of the electrode formed in the end face through hole is larger than when the end face through hole has a semicircular cross section, and the electrode of the end face through hole is formed. It is configured so that the adhesive strength between the substrate and the base material of the substrate increases, so that the electrodes of the end face through holes are not easily peeled off, and not only is the board and the motherboard securely joined, The electrical connection between the high-frequency circuit on the board side and the circuit on the motherboard is ensured, and the reliability of the module is improved.
【0128】本発明の請求項13に係る高周波モジュー
ル用基板の製造方法による場合、基板原材から複数の基
板を同時に不良品を出すことなく製造することが可能な
構成となっているので、製造コストが安くなる。また、
鋭利な刃を有する金型又はNCを用いた打ち抜きによ
り、基板の一側面等が切断されることから、その切断面
は非常にシャープな面となり、その後に磨き工程が不要
となる。この点でも製造コストが安くなる。その結果、
高周波モジュールの低コスト化を図ることができる。According to the method of manufacturing a substrate for a high-frequency module according to the thirteenth aspect of the present invention, since a plurality of substrates can be manufactured simultaneously from a substrate raw material without producing defective products, Lower costs. Also,
One side or the like of the substrate is cut by punching using a die or NC having a sharp blade, so that the cut surface becomes a very sharp surface, and a polishing step thereafter becomes unnecessary. Also in this respect, the manufacturing cost is reduced. as a result,
The cost of the high-frequency module can be reduced.
【0129】本発明の請求項14に係る高周波モジュー
ル用基板の製造方法による場合、基板原材をVカットに
沿って折るようにすると、基板原材から不要部分を容易
に取り外すことができる構成となっているので、製造コ
ストが安くなり、その結果、高周波モジュールの低コス
ト化を図ることができる。In the method for manufacturing a high-frequency module substrate according to the fourteenth aspect of the present invention, if the substrate material is folded along the V-cut, unnecessary portions can be easily removed from the substrate material. Therefore, the manufacturing cost is reduced, and as a result, the cost of the high-frequency module can be reduced.
【図1】本発明のデュアルPLLシンセサイザ、高周波
モジュール及び高周波モジュール用基板の製造方法の実
施の形態を説明するための図であって、デュアルPLL
シンセサイザの回路構成図である。FIG. 1 is a diagram for explaining an embodiment of a method for manufacturing a dual PLL synthesizer, a high-frequency module, and a substrate for a high-frequency module according to the present invention;
FIG. 3 is a circuit configuration diagram of the synthesizer.
【図2】デュアルPLLシンセサイザのスイッチ回路の
回路図である。FIG. 2 is a circuit diagram of a switch circuit of the dual PLL synthesizer.
【図3】デュアルPLLシンセサイザが搭載された多層
基板にシールドケースがセットされた様子を示す図であ
って、シールドケースのカバーを取り外した状態の平面
図及び側面図である。FIG. 3 is a plan view and a side view showing a state in which a shield case is set on a multilayer substrate on which a dual PLL synthesizer is mounted, with a cover of the shield case removed;
【図4】多層基板の内部構造を説明するための模式図で
ある。FIG. 4 is a schematic diagram for explaining an internal structure of a multilayer substrate.
【図5】多層基板の底面図である。FIG. 5 is a bottom view of the multilayer substrate.
【図6】多層基板がマザーボード上に面実装された様子
を示すアース電極用の端面スルーホールの方から見た部
分斜視図である。FIG. 6 is a partial perspective view showing a state in which a multilayer substrate is surface-mounted on a motherboard as viewed from an end surface through hole for an earth electrode.
【図7】信号電極用の端面スルーホールの方から見た多
層基板の部分斜視図である。FIG. 7 is a partial perspective view of the multilayer substrate as viewed from a through hole at an end surface for a signal electrode.
【図8】多層基板の製造する方法を説明するための図で
あって、基板原材の正面図である。FIG. 8 is a diagram for explaining a method of manufacturing a multilayer substrate, and is a front view of a substrate raw material.
【図9】従来のデュアルPLLシンセサイザを説明する
ための図であって、デュアルPLLシンセサイザの回路
構成図である。FIG. 9 is a diagram for explaining a conventional dual PLL synthesizer, and is a circuit configuration diagram of the dual PLL synthesizer.
【図10】同デュアルPLLシンセサイザのスイッチ回
路の回路図である。FIG. 10 is a circuit diagram of a switch circuit of the dual PLL synthesizer.
1a、1b 周波数シンセサイザ 2a、2b、4a、4b アッテネータ 3a、3b、4a、5b 増幅器 7 スイッチ回路 9 チャンネル切り替え回路 30 多層基板 40 シールドケース 1a, 1b Frequency synthesizer 2a, 2b, 4a, 4b Attenuator 3a, 3b, 4a, 5b Amplifier 7 Switch circuit 9 Channel switching circuit 30 Multilayer board 40 Shield case
Claims (14)
速に切り替えるために2つのPLL回路がチャンネル
A、B用として備えられており、前記PLL回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルPLLシン
セサイザにおいて、前記PLL回路の出力側に各々接続
されており且つ2系統間のアイソレーションを図るため
に微小容量が結合されたチャンネルA用、B用アッテネ
ータと、前記アッテネータの出力側に各々接続されたチ
ャンネルA用、B用アンプと、前記アンプから各々出力
された信号を切り替えて出力するスイッチ回路と、チャ
ンネル切り替え信号がチャンネルAを示すときには、チ
ャンネルA用アンプをオフからオンにするとともに当該
アンプの出力信号が選択されるように前記スイッチ回路
を動作させる一方、チャンネルBを示すときには、チャ
ンネルB用アンプをオフからオンにするとともに当該ア
ンプの出力信号が選択されるように前記スイッチ回路を
動作させるチャンネル切り替え回路とを具備したことを
特徴とするデュアルPLLシンセサイザ。1. Two PLL circuits are provided for channels A and B in order to switch a channel of a high-frequency signal to be output at high speed, and a high-frequency signal generated by each of the PLL circuits is converted based on a channel switching signal. A PLL attenuator for channels A and B, each connected to the output side of the PLL circuit and coupled with a microcapacitor for achieving isolation between two systems, comprising: An amplifier for channels A and B respectively connected to the output side of the attenuator, a switch circuit for switching and outputting signals respectively output from the amplifiers, and an amplifier for channel A when the channel switching signal indicates channel A Is turned on from off and the output signal of the amplifier is selected. A channel switching circuit that activates the channel B amplifier from off to on while indicating channel B while operating the switch circuit so as to select the output signal of the amplifier. And a dual PLL synthesizer.
速に切り替えるために2つのPLL回路がチャンネル
A、B用として備えられており、前記PLL回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルPLLシン
セサイザにおいて、チャンネルA、Bの高周波信号を交
互に切り替えて出力するスイッチ回路は、チャンネル
A、B用入力端子と出力端子との間に各々接続されたチ
ャンネルA、B用pinダイオードと、外部回路とのイ
ンピーダンス整合のためにチャンネルA、B用pinダ
イオードに直列に各々接続されており且つ回路基板の内
層に形成されたチャンネルA、B用ストリップラインと
を有しており、チャンネルA、B用pinダイオードの
オン・オフを交互に切り替えるためにチャンネルA、B
用pinダイオードにバイアス電圧が印加される構成と
なっていることを特徴とするデュアルPLLシンセサイ
ザ。2. Two PLL circuits are provided for channels A and B in order to switch the channel of a high-frequency signal to be output at a high speed, and the high-frequency signals generated by the PLL circuits are converted based on the channel switching signal. In a dual PLL synthesizer that alternately switches and outputs signals, a switch circuit that alternately switches and outputs high-frequency signals of channels A and B includes a channel A connected between an input terminal for channels A and B and an output terminal. , B pin diodes, and strip lines for channels A and B which are respectively connected in series with the channel A and B pin diodes for impedance matching with an external circuit and are formed in the inner layer of the circuit board. The pin diodes for channels A and B are turned on and off alternately. Channels A and B to switch
A dual PLL synthesizer characterized in that a bias voltage is applied to a pin diode for use.
速に切り替えるために2つのPLL回路がチャンネル
A、B用として備えられており、前記PLL回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルPLLシン
セサイザにおいて、チャンネルA用の回路ブロックとチ
ャンネルB用の回路ブロックとが物理的に離して多層基
板上に配置されており、両回路ブロック間にわたって配
線されるべき電源ライン及び/又は信号ラインのパター
ンが内層に形成され、少なくともその上下層には、当該
パターンをシールドするためのアースパターンが形成さ
れた構成となっていることを特徴とするデュアルPLL
シンセサイザ。3. Two PLL circuits are provided for channels A and B in order to switch the channel of the high-frequency signal to be output at a high speed, and the high-frequency signals respectively generated by the PLL circuits are converted based on the channel switching signal. In a dual PLL synthesizer that alternately switches and outputs signals, a circuit block for channel A and a circuit block for channel B are physically separated from each other and are arranged on a multilayer substrate, and should be wired between both circuit blocks. A dual PLL, wherein a pattern of a power supply line and / or a signal line is formed on an inner layer, and an earth pattern for shielding the pattern is formed on at least upper and lower layers thereof.
Synthesizer.
物理的なパターン長は、電気長で1/8〜1/4λであ
ることを特徴とする請求項3記載のデュアルPLLシン
セサイザ。4. The dual PLL synthesizer according to claim 3, wherein a physical pattern length of the power supply line and / or the signal line is 8 to λλ in electrical length.
速に切り替えるために2つのPLL回路がチャンネル
A、B用として備えられており、前記PLL回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルPLLシン
セサイザにおいて、回路基板上、チャンネルA用の回路
ブロックとチャンネルB用の回路ブロックとを物理的に
離して配置させるとともに、両回路ブロックの間に共用
の回路ブロックを配置させる一方、少なくとも前記チャ
ンネルA用の回路ブロック、チャンネルB用の回路ブロ
ック、共用の回路ブロックとを互いに隔壁するための仕
切りを有するシールドケースで実装部品を覆うようにし
た構成となっていることを特徴とするデュアルPLLシ
ンセサイザ。5. Two PLL circuits are provided for channels A and B in order to switch a channel of a high-frequency signal to be output at a high speed, and the high-frequency signals generated by the PLL circuits are converted based on the channel switching signal. And a circuit block for channel A and a circuit block for channel B are physically separated from each other on a circuit board, and a shared circuit block is provided between both circuit blocks. And a shield case having a partition for partitioning at least the circuit block for the channel A, the circuit block for the channel B, and the shared circuit block. A dual PLL synthesizer, characterized in that:
回路を実装した基板がマザーボード上に取り付けられた
高周波モジュールにおいて、前記基板の側面を切り欠い
て形成された端面スルーホールの電極と前記マザーボー
ド上に形成されたランドとの間のハンダ付けにより前記
基板が前記マザーボード上に面実装されて取り付けられ
た構成となっていることを特徴とする高周波モジュー
ル。6. A high-frequency module in which a board on which a high-frequency circuit such as a dual PLL synthesizer is mounted is mounted on a motherboard. A high-frequency module, wherein the substrate is surface-mounted on the motherboard by soldering to a land.
又は信号ラインが前記端面スルーホールの電極に接続さ
れており、前記高周波回路と前記マザーボードの回路と
の間が当該端面スルーホールの電極を介して電気接続さ
れていることを特徴とする請求項6記載の高周波モジュ
ール。7. A power supply line formed on the substrate and / or
Alternatively, a signal line is connected to an electrode of the end face through-hole, and the high-frequency circuit and the circuit of the motherboard are electrically connected via the electrode of the end face through hole. The high-frequency module as described.
品を上から覆ってシールドするためのシールドケースを
有する高周波モジュールにおいて、前記シールドケース
の取付用足が前記端面スルーホールに挿入されており、
前記ハンダ付けにより前記シールドケースが前記マザー
ボード上に取り付けられた構成となっていることを特徴
とする請求項6又は7記載の高周波モジュール。8. A high-frequency module having a shield case for covering and shielding components of a high-frequency circuit mounted on the board from above, wherein mounting feet of the shield case are inserted into the end face through holes. ,
The high-frequency module according to claim 6, wherein the shield case is mounted on the motherboard by the soldering.
信号ラインのパターンが多層基板の内層に形成される一
方、少なくともその上下層には、当該パターンをシール
ドするためのアースパターンが形成された構成となって
いることを特徴とする請求項6乃至8記載の高周波モジ
ュール。9. A structure in which a pattern of a power supply line and / or a signal line of the high-frequency circuit is formed on an inner layer of a multilayer substrate, and at least upper and lower layers thereof are formed with an earth pattern for shielding the pattern. 9. The high frequency module according to claim 6, wherein:
ンが前記端面スルーホールの電極に接続された構成とな
っていることを特徴とする請求項9記載の高周波モジュ
ール。10. The high-frequency module according to claim 9, wherein a pattern formed on an inner layer of said multilayer substrate is connected to an electrode of said end face through hole.
源ライン及び/又は信号ラインのパターンが前記端面ス
ルーホールの電極を介して電気接続されており、前記パ
ターン上の当該端面スルーホールの近傍に、前記パター
ン同士を電気接続するためのスルーホールの電極が形成
されていることを特徴とする請求項6乃至10記載の高
周波モジュール。11. A pattern of a power supply line and / or a signal line formed in each layer on a multilayer substrate is electrically connected to each other through an electrode of said end face through-hole, and in the vicinity of said end face through hole on said pattern. 11. The high-frequency module according to claim 6, further comprising a through-hole electrode for electrically connecting the patterns.
形成されていることを特徴とする請求項6乃至11記載
の高周波モジュール。12. The high-frequency module according to claim 6, wherein said end face through-hole is formed in an elongated hole shape in cross section.
られる基板を製造する方法において、基板原材に対して
端面スルーホールを形成すべき位置に穴を形成した後、
当該穴の内周面にメッキをし、鋭利な刃を有する金型又
はNCを用いた打ち抜きにより、当該基板原材中の前記
穴の周辺部分を、前記基板における当該端面スルーホー
ルが形成される側の側面も含めて切断し、当該基板原材
の面上に前記基板の未切断の側面に沿ってVカットを入
れ、当該基板原材を当該Vカットに沿って折るようにし
て前記基板を製造するようにしたことを特徴とする高周
波モジュール用基板の製造方法。13. A method of manufacturing a substrate used in a high-frequency module according to claim 12, wherein after forming a hole at a position where an end face through hole is to be formed with respect to the substrate raw material,
By plating the inner peripheral surface of the hole and punching using a mold or an NC having a sharp blade, the peripheral portion of the hole in the substrate raw material is formed with the end surface through hole in the substrate. The substrate is cut along with the uncut side surface of the substrate along the uncut side surface of the substrate, and the substrate is folded along the V cut. A method for manufacturing a substrate for a high-frequency module, characterized by being manufactured.
の高周波モジュール用基板の製造方法において、鋭利な
刃を有する金型又はNCを用いた打ち抜きにより、前記
基板における端面スルーホールが形成される側の側面を
切断する際、その後に入れられるVカットのラインを越
した部分も併せて切断するようにしたことを特徴とする
高周波モジュール用基板の製造方法。14. A method of manufacturing a substrate for a high-frequency module according to claim 13, wherein a square substrate is manufactured by punching using a die having a sharp blade or NC. A method for manufacturing a substrate for a high-frequency module, characterized in that, when cutting the side surface of the side, a portion that goes beyond a V-cut line to be inserted thereafter is also cut.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9285980A JPH11112340A (en) | 1997-10-01 | 1997-10-01 | Dual pll synthesizer, high frequency module and manufacture of board for high frequency module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9285980A JPH11112340A (en) | 1997-10-01 | 1997-10-01 | Dual pll synthesizer, high frequency module and manufacture of board for high frequency module |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11112340A true JPH11112340A (en) | 1999-04-23 |
Family
ID=17698469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9285980A Pending JPH11112340A (en) | 1997-10-01 | 1997-10-01 | Dual pll synthesizer, high frequency module and manufacture of board for high frequency module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11112340A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011237346A (en) * | 2010-05-12 | 2011-11-24 | Central Res Inst Of Electric Power Ind | Multichannel flaw detector |
JP2013168520A (en) * | 2012-02-15 | 2013-08-29 | Fujitsu Component Ltd | Electronic apparatus |
US10892711B2 (en) | 2019-01-18 | 2021-01-12 | Seiko Epson Corporation | Oscillator, electronic apparatus, and vehicle |
CN114499576A (en) * | 2022-01-24 | 2022-05-13 | 中国人民解放军93209部队 | Refined transceiving control method for electronic equipment |
-
1997
- 1997-10-01 JP JP9285980A patent/JPH11112340A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011237346A (en) * | 2010-05-12 | 2011-11-24 | Central Res Inst Of Electric Power Ind | Multichannel flaw detector |
JP2013168520A (en) * | 2012-02-15 | 2013-08-29 | Fujitsu Component Ltd | Electronic apparatus |
US10892711B2 (en) | 2019-01-18 | 2021-01-12 | Seiko Epson Corporation | Oscillator, electronic apparatus, and vehicle |
CN114499576A (en) * | 2022-01-24 | 2022-05-13 | 中国人民解放军93209部队 | Refined transceiving control method for electronic equipment |
CN114499576B (en) * | 2022-01-24 | 2024-06-04 | 中国人民解放军93209部队 | Refined receiving and transmitting control method for electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1215748B1 (en) | Composite high frequency apparatus | |
EP1776732B1 (en) | Switched filterbank and method of making the same | |
US6822534B2 (en) | Laminated electronic component, laminated duplexer and communication device | |
US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
US5083236A (en) | Inductor structure with integral components | |
US5229727A (en) | Hermetically sealed microstrip to microstrip transition for printed circuit fabrication | |
KR20000076755A (en) | Distributed constant filter, method of manufacturing the same and distributed constant filter circuit board | |
JP2005044955A (en) | Circuit device using laminated substrate | |
US7196274B2 (en) | Multi-layer integrated RF/IF circuit board | |
JP2001345419A (en) | Integrated high-frequency radio circuit module | |
JPH11112340A (en) | Dual pll synthesizer, high frequency module and manufacture of board for high frequency module | |
US7202419B2 (en) | Multi-layer integrated RF/IF circuit board including a central non-conductive layer | |
KR100759737B1 (en) | Branching filter package | |
US20040066256A1 (en) | Duplexer, and laminate-type high-frequency device and communication equipment using the same | |
JP2798070B2 (en) | Composite microwave integrated circuit | |
JP4026052B2 (en) | Semiconductor device and semiconductor device design method | |
JP2004282175A (en) | Diplexer incorporating wiring board | |
JP2001217601A (en) | Module substrate | |
CN116345102A (en) | Improved layered one-to-two power divider based on LTCC | |
JP2004165916A (en) | Circuit board with built-in patterned antenna | |
KR20050057508A (en) | Waveguide filter | |
CN114337593A (en) | Reconfigurable multi-way switch filter module | |
JPH0239604A (en) | Delay circuit structure | |
JP2005167624A (en) | Laminated electronic component and radio apparatus | |
JP2000278008A (en) | High frequency wiring board |