JPH11110010A - Method and device for retrieving unnecessary ladder circuit - Google Patents

Method and device for retrieving unnecessary ladder circuit

Info

Publication number
JPH11110010A
JPH11110010A JP27136397A JP27136397A JPH11110010A JP H11110010 A JPH11110010 A JP H11110010A JP 27136397 A JP27136397 A JP 27136397A JP 27136397 A JP27136397 A JP 27136397A JP H11110010 A JPH11110010 A JP H11110010A
Authority
JP
Japan
Prior art keywords
ladder
coil
circuit
circuits
unnecessary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27136397A
Other languages
Japanese (ja)
Inventor
Masaru Sato
勝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP27136397A priority Critical patent/JPH11110010A/en
Publication of JPH11110010A publication Critical patent/JPH11110010A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PROBLEM TO BE SOLVED: To automatically retrieve and display whether or not an unnecessary circuit is included in ladder sequence circuits. SOLUTION: When a sampling frequency is set, a CPU executes ladder sequence circuits (S1). During the execution of the ladder sequence circuits, the ON/OFF frequencies of respective coils present in the ladder sequence circuits are counted (S2). The ON/OFF frequencies of the coils continue to be counted (S3) until the scanning of the ladder sequence circuits reaches the sample frequency set in the step S1. When the scanning reaches the sampling frequency or when a sort instruction is issued, the sequence circuits is rearranged (S4, S5). When the sequence circuits are rearranged in the decreasing order of the ON/OFF frequencies of the coils and a coil which did not turn on at all is included, its ladder sequence circuit is displayed (S6, S7).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、記憶されているラ
ダーシーケンス回路に不要な回路が含まれているかどう
かを自動的に検索して表示し得る不要ラダー回路の検索
装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an unnecessary ladder circuit search device which can automatically search and display whether or not an unnecessary circuit is included in a stored ladder sequence circuit.

【0002】[0002]

【従来の技術】近年のシーケンス回路は非常に複雑なも
のが多く、何万行にもわたるシーケンス回路を一様にス
キャンして制御させたのでは、高速の制御に対応するこ
とができなくなりつつある。
2. Description of the Related Art In recent years, many sequence circuits are very complicated, and if the sequence circuits of tens of thousands of lines are uniformly scanned and controlled, it becomes impossible to cope with high-speed control. is there.

【0003】このため、最近ではシーケンス回路を演算
の頻度に分けてスキャンするようにしたものがある。た
とえば、高速の処理が必要な制御にかかわるシーケンス
回路は毎回スキャンし、このようなシーケンス回路をA
グループとし、このAグループのシーケンス回路の演算
2回につき1回スキャンするようにしたシーケンス回路
をBグループとし、Aグループのシーケンス回路の演算
4回につき1回スキャンするようにしたシーケンス回路
をCグループとするように区分してラダーシーケンス回
路を構成している。
For this reason, recently, there has been a method in which a sequence circuit is scanned in accordance with the frequency of operation. For example, a sequence circuit related to a control requiring high-speed processing scans every time, and such a sequence circuit is set to A
A sequence circuit that scans once every two operations of the sequence circuit of group A is group B, and a sequence circuit that scans once every four operations of the sequence circuit of group A is group C. The ladder sequence circuit is configured as follows.

【0004】このような構成のラダーシーケンス回路を
入力する場合には、設備の動作制御上最短の処理が要求
されるものについてはAグループとして入力し、それ以
外の例えば表示灯類についてはBまたはCグループとし
て入力する。
When a ladder sequence circuit having such a configuration is inputted, a circuit requiring the shortest processing in the operation control of the equipment is inputted as an A group, and other signals such as indicator lamps are inputted as B or B. Input as C group.

【0005】このようなスキャンのさせ方、グループ分
けした入力によって、膨大なシーケンス回路を有する設
備であっても、所望の性能を確保できるようにしてい
る。
[0005] Such a method of scanning and grouped inputs ensure desired performance even for equipment having a huge number of sequence circuits.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うにグループ分けして構成したラダーシーケンス回路の
中に、改造などによって不要な回路が残されたままにな
っていると、無駄な処理時間が発生し、設備の性能が低
下してしまうという問題がある。
However, if unnecessary circuits are left in the ladder sequence circuit constituted by grouping as described above due to modification or the like, unnecessary processing time is generated. However, there is a problem that the performance of the equipment is reduced.

【0007】特に、Aグループに不要な回路が残された
ままになっていると、設備の性能の低下に与える影響が
大きい。
[0007] In particular, if an unnecessary circuit is left in the group A, the performance of the equipment is greatly reduced.

【0008】このような不要回路は、いうまでもなく人
間が丹念に探す作業を行うことによって取り除くことは
可能であるが、この作業は、プリントアウトしたシーケ
ンスリストに基づいてコイル、接点、使用状況などを参
考にし、シーケンス回路の要・不要を判断しなければな
らない。
It is needless to say that such unnecessary circuits can be removed by performing a search operation carefully by a person. However, this operation is performed based on a sequence list printed out, including a coil, a contact, and a use state. The necessity / unnecessity of the sequence circuit must be determined with reference to the above.

【0009】したがって、膨大なシーケンス回路におい
てこの作業を行うことは非常に時間がかかり、また、見
落とす恐れもあり、作業能率や効果の点で問題がある。
[0009] Therefore, it takes a very long time to perform this operation in a huge number of sequence circuits, and there is a possibility that the operation may be overlooked, and there is a problem in terms of operation efficiency and effects.

【0010】本発明は、このような従来の問題点を解消
するためになされたものであり、記憶されているラダー
シーケンス回路に不要な回路が含まれているかどうかを
実行しながら自動的に検索して表示し得る不要ラダー回
路の検索方法及びその装置の提供を目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and automatically searches for unnecessary circuits in a stored ladder sequence circuit while executing whether or not the circuits are unnecessary. It is an object of the present invention to provide a method and a device for searching for an unnecessary ladder circuit that can be displayed in a form.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
の本発明は、以下のように構成される。
The present invention for achieving the above object is constituted as follows.

【0012】請求項1に記載の発明は、記憶装置に記憶
されているラダーシーケンス回路を実行し、当該ラダー
シーケンス回路のコイル毎のON、OFF回数をカウン
トし、当該カウント回数から不要ラダー回路を検索する
ことを特徴とする不要ラダー回路の検索方法である。
According to the first aspect of the present invention, a ladder sequence circuit stored in a storage device is executed, the number of ON / OFF times for each coil of the ladder sequence circuit is counted, and an unnecessary ladder circuit is determined based on the counted number. This is a method for searching for an unnecessary ladder circuit, which is characterized by searching.

【0013】請求項2に記載の発明は、記憶装置に記憶
されているラダーシーケンス回路を実行し、当該ラダー
シーケンス回路のコイル毎のON、OFF回数をカウン
トし、当該カウント回数に基づいて前記コイルをそのO
N、OFF回数の多い順に並べ換え、一度もON、OF
Fしていないコイルに関連するラダー回路を検索するこ
とを特徴とする不要ラダー回路の検索方法である。
According to a second aspect of the present invention, a ladder sequence circuit stored in a storage device is executed, the number of ON / OFF operations for each coil of the ladder sequence circuit is counted, and the coil count is determined based on the counted number. That O
N, rearranged in the order of the number of times of OFF, once ON, OF
This is a method for searching for an unnecessary ladder circuit, which is characterized by searching for a ladder circuit related to a coil that has not been subjected to F.

【0014】請求項3に記載の発明は、ラダーシーケン
ス回路を実行する実行手段と、当該実行手段によってO
N、OFFされたコイルの回数をコイル毎にカウントす
るカウント手段と、当該カウント手段によってカウント
されたON、OFF回数にしたがって、前記コイルを並
べ換えるソート手段と、当該ソート手段によってソート
された前記コイルから不要ラダー回路を検索する検索手
段とを有することを特徴とする不要ラダー回路の検索装
置である。
According to a third aspect of the present invention, there is provided an execution unit for executing a ladder sequence circuit, and the execution unit executes the ladder sequence circuit.
N, counting means for counting the number of turned-off coils for each coil, sorting means for rearranging the coils according to the number of ON and OFF counted by the counting means, and the coil sorted by the sorting means And a search means for searching for an unnecessary ladder circuit from the search device.

【0015】請求項4に記載の発明は、ラダーシーケン
ス回路を実行する実行手段と、当該実行手段によってO
N、OFFされた当該ラダーシーケンス回路中のコイル
の回数をコイル毎にカウントするカウント手段と、当該
カウント手段によってカウントされたON、OFF回数
が0のコイルを表示する表示手段とを有することを特徴
とする不要ラダー回路の検索装置である。
According to a fourth aspect of the present invention, there is provided an execution unit for executing a ladder sequence circuit, and the execution unit executes the ladder sequence circuit.
It has a counting means for counting the number of coils in the ladder sequence circuit that has been turned off for each coil, and a display means for displaying a coil whose ON and OFF times counted by the counting means are zero. This is an apparatus for searching for an unnecessary ladder circuit.

【0016】請求項5に記載の発明は、ラダーシーケン
ス回路が記憶されている記憶手段と、当該記憶手段に記
憶されているラダーシーケンス回路を読み出して実行す
る実行手段と、当該実行手段によってON、OFFされ
た当該ラダーシーケンス回路中のコイルの回数をコイル
毎にカウントするカウント手段と、当該カウント手段に
よってカウントされたON、OFF回数の多い順に前記
コイルを並べ換えるソート手段と、当該ソート手段によ
って並べ換えられた前記コイルから不要ラダーシーケン
ス回路を検索する検索手段と、当該検索手段によって検
索された前記不要ラダーシーケンス回路を表示する表示
手段とを有することを特徴とする不要ラダー回路の検索
装置である。
According to a fifth aspect of the present invention, there is provided storage means for storing a ladder sequence circuit, execution means for reading and executing the ladder sequence circuit stored in the storage means, Counting means for counting, for each coil, the number of coils in the ladder sequence circuit that has been turned off, sorting means for rearranging the coils in descending order of the number of times of ON and OFF counted by the counting means, and sorting by the sorting means An unnecessary ladder circuit search device, comprising: a search unit that searches for an unnecessary ladder sequence circuit from the obtained coil; and a display unit that displays the unnecessary ladder sequence circuit searched by the search unit.

【0017】請求項6に記載の発明は、複数の同一設備
のラダーシーケンス回路を個々に実行する実行手段と、
それぞれの設備に対するラダーシーケンス回路中のコイ
ルのON、OFF頻度をカウントするカウント手段と、
当該カウント手段によってカウントされたそれぞれの設
備に対するコイルのON、OFF頻度を比較する比較手
段と、当該比較手段によって比較されたコイルのON、
OFF頻度が、他の設備のON、OFF頻度と異なる場
合には、その異なるON、OFF頻度のコイルを含むい
ずれかのラダーシーケンス回路にシーケンス不良が存在
すると判断する判断手段とを有することを特徴とする不
要ラダー回路の検索装置である。
According to a sixth aspect of the present invention, there is provided an execution means for individually executing a plurality of ladder sequence circuits of the same equipment,
Counting means for counting the ON / OFF frequency of the coil in the ladder sequence circuit for each facility;
Comparing means for comparing the ON / OFF frequency of the coil for each facility counted by the counting means; and ON / OFF of the coil compared by the comparing means.
When the OFF frequency is different from the ON / OFF frequency of the other equipment, there is provided a determining means for determining that there is a sequence failure in any of the ladder sequence circuits including the coil having the different ON / OFF frequency. This is an apparatus for searching for an unnecessary ladder circuit.

【0018】[0018]

【発明の効果】以上のように構成された本発明の不要ラ
ダー回路の検索方法及び検索装置は、次のような効果を
奏する。
The method and apparatus for searching for an unnecessary ladder circuit according to the present invention configured as described above have the following effects.

【0019】請求項1乃至請求項3に記載の発明にあっ
ては、シーケンス回路が処理されている間にコイルのO
N、OFF状態を検出し、このON、OFFの状態から
不要ラダー回路を検索するようにしたので、膨大なラダ
ーシーケンス回路であっても、不要回路を容易に探し出
すことができ、設備性能の低下を防止できる。
According to the first to third aspects of the present invention, while the sequence circuit is being processed, the O
Since the N and OFF states are detected and unnecessary ladder circuits are searched from the ON and OFF states, unnecessary circuits can be easily searched for even a large number of ladder sequence circuits, thereby deteriorating equipment performance. Can be prevented.

【0020】しかも、不要ラダー回路の検索はシーケン
スを実行しながら行うことができるので、設備を稼働さ
せながらでも検索ができる。
Moreover, since the search for the unnecessary ladder circuit can be performed while executing the sequence, the search can be performed while the equipment is operating.

【0021】請求項4及び請求項5に記載の発明によれ
ば、検索した不要ラダー回路を表示するようにしたの
で、不要回路が一目瞭然となり、不用回路の削除作業が
容易になる。
According to the fourth and fifth aspects of the present invention, the searched unnecessary ladder circuits are displayed, so that the unnecessary circuits can be seen at a glance, and the work of deleting the unnecessary circuits becomes easy.

【0022】請求項6に記載の発明によれば、同一の設
備のラダーシーケンス回路のコイルのON、OFF状態
を比較することによってシーケンス不良を見つけるよう
にしたので、不要ラダー回路のみならず、シーケンスの
不良をも容易に見つけることができるようになる。
According to the sixth aspect of the invention, the sequence failure is found by comparing the ON / OFF state of the coils of the ladder sequence circuit of the same equipment, so that not only the unnecessary ladder circuit but also the sequence Can be found easily.

【0023】したがって、原因のわかりにくい故障(時
々しか起こらないような故障)の原因の究明の重要な資
料にすることができる。
Therefore, it can be used as important data for investigating the cause of a failure whose cause is difficult to understand (a failure that occurs only occasionally).

【0024】[0024]

【発明の実施の形態】以下に、本発明にかかる不要ラダ
ー回路の検索方法及び検索装置の一実施例を図面に基づ
いて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method and an apparatus for searching for an unnecessary ladder circuit according to the present invention will be described in detail with reference to the drawings.

【0025】図1は、本発明を実施する装置の概略構成
を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of an apparatus for implementing the present invention.

【0026】シーケンサ10には、RAM30が設けら
れている。このRAM30には、演算の頻度に応じて
A,B,Cの3つのグループに分類されたラダーシーケ
ンス回路が記憶されている。また、RAM30の別の領
域には、レジスタA〜レジスタHが設定されている。
The sequencer 10 is provided with a RAM 30. The RAM 30 stores ladder sequence circuits classified into three groups A, B, and C according to the frequency of operation. In another area of the RAM 30, registers A to H are set.

【0027】レジスタAにはコイルアドレスが格納さ
れ、レジスタBにはレジスタAのON,OFF状況が格
納される。レジスタCにはレジスタAの前回ON,OF
F状況が格納され、レジスタDにはレジスタBとレジス
タCとの排他的論理和の値が格納される。レジスタEに
はレジスタDの値が1のときの合計カウント値が格納さ
れ、レジスタFにはサンプル値が格納される。レジスタ
Gには固定値0を入れておく。レジスタHには、レジス
タFとレジスタEとを比較して同じ値のコイルアドレス
が順番に格納される。
The register A stores the coil address, and the register B stores the ON / OFF status of the register A. Register C has the previous ON and OF of register A
The F status is stored, and the value of the exclusive OR of the register B and the register C is stored in the register D. Register E stores the total count value when the value of register D is 1, and register F stores the sample value. A fixed value 0 is stored in the register G. In the register H, the register F and the register E are compared, and coil addresses having the same value are sequentially stored.

【0028】CPU20は、RAM30に記憶されてい
るラダーシーケンス回路を実行し、RAM30に設定さ
れている各レジスタにカウント信号を出力する。また、
他の同一の設備を制御しているシーケンサのCPUを介
して各レジスタの値を比較し、不良シーケンスの存在を
判断する。
The CPU 20 executes a ladder sequence circuit stored in the RAM 30 and outputs a count signal to each register set in the RAM 30. Also,
The value of each register is compared via the CPU of the other sequencer controlling the same equipment to determine the presence of a defective sequence.

【0029】端末装置40は、検索された不要ラダーシ
ーケンスや一度もONしなかったコイル、また、不良シ
ーケンスの存在などを表示する表示機能と、サンプリン
グの回数を入力するなどの入力機能を有するものであ
る。
The terminal device 40 has a display function of displaying a searched unnecessary ladder sequence, a coil that has never been turned on, the presence of a defective sequence, and an input function of inputting the number of times of sampling. It is.

【0030】次に、本発明方法、並びに図1に示した装
置の動作を、図2から図4のフローチャートに基づいて
詳細に説明する。
Next, the method of the present invention and the operation of the apparatus shown in FIG. 1 will be described in detail with reference to the flowcharts of FIGS.

【0031】図2に示すフローチャートは、本発明の処
理を示すメインフローチャートである。
The flowchart shown in FIG. 2 is a main flowchart showing the processing of the present invention.

【0032】端末装置40からサンプリング回数が設定
されると、CPU20はRAM30に記憶されているラ
ダーシーケンス回路を実行する(S1)。
When the number of times of sampling is set by the terminal device 40, the CPU 20 executes the ladder sequence circuit stored in the RAM 30 (S1).

【0033】CPU20は、ラダーシーケンス回路の実
行中に、ラダーシーケンス回路内に存在するそれぞれの
コイルについてON、OFF回数をカウントする。この
カウント値は、レジスタEに格納される(S2)。
During execution of the ladder sequence circuit, the CPU 20 counts the number of ON and OFF times for each coil present in the ladder sequence circuit. This count value is stored in the register E (S2).

【0034】このコイルのON、OFFのカウントは、
ラダーシーケンス回路のスキャンがS1のステップで設
定したサンプル回数に達するまで行われる(S3)。
The ON / OFF count of this coil is
The scan of the ladder sequence circuit is performed until the number of samples set in the step S1 is reached (S3).

【0035】スキャンの回数がサンプリング回数に達す
ると、コイルがON、OFFした回数の多い順にシーケ
ンス回路を並べ替える。なお、サンプル回数に達する前
に、コイルをON、OFF回数の多い頻度順に並べるべ
き命令、すなわちソート命令がCPU20から出された
場合にも、同様にシーケンス回路の並べ替えが行われる
(S4、S5)。
When the number of times of scanning reaches the number of times of sampling, the sequence circuits are rearranged in descending order of the number of times the coil is turned on and off. It should be noted that, even when an instruction to arrange the coils in the order of frequency with the largest number of ON and OFF times before the number of samples is reached, that is, a sort instruction is issued from the CPU 20, the sequence circuits are similarly rearranged (S4, S5) ).

【0036】コイルのON、OFF回数の多い順にシー
ケンス回路をならべ替えた結果、一度もONしないコイ
ルが含まれているラダーシーケンス回路が存在した場合
には、そのラダーシーケンス回路は不要な回路であると
考えられるので、CPU20はその回路を端末装置40
に表示する(S6、S7)。
As a result of rearranging the sequence circuits in descending order of the number of times the coil is turned on and off, if there is a ladder sequence circuit including a coil that is never turned on, the ladder sequence circuit is unnecessary. Therefore, the CPU 20 transmits the circuit to the terminal device 40
(S6, S7).

【0037】図3は、レジスタEのカウント処理を示す
フローチャートであり、図2のS2のステップのサブル
ーチンフローチャートである。
FIG. 3 is a flowchart showing the counting process of the register E, and is a subroutine flowchart of the step S2 in FIG.

【0038】図5に示すように、レジスタAには、RA
M30に記憶されているラダーシーケンス回路に含まれ
るすべてのコイルがリストアップされて記憶されてい
る。
As shown in FIG.
All coils included in the ladder sequence circuit stored in M30 are listed and stored.

【0039】また、レジスタBには、このリストアップ
されているすべてのコイルの今回のスキャン時のON、
OFF状態が記憶されている。ONの状態は1で、OF
Fの状態は0で表してある。
The register B stores ON of all the listed coils at the time of the current scan,
The OFF state is stored. ON status is 1 and OF
The state of F is represented by 0.

【0040】レジスタCには、このリストアップされて
いるすべてのコイルの前回のスキャン時のON、OFF
状態が記憶されている。ONの状態は1で、OFFの状
態は0で表してある。
The register C stores ON / OFF of all the listed coils during the previous scan.
The state is stored. The ON state is represented by 1, and the OFF state is represented by 0.

【0041】CPU20によってラダーシーケンス処理
が行われた結果(S11)、レジスタBとレジスタCと
の排他的論理和を演算し(S12)、この結果が1であ
ればレジスタEのカウント値を1だけインクリメントす
る(S13、S14)。
The result of the ladder sequence processing performed by the CPU 20 (S11), the exclusive OR of the register B and the register C is calculated (S12), and if the result is 1, the count value of the register E is reduced by one. The value is incremented (S13, S14).

【0042】以上の処理は、スキャンが1回行われる度
に、すべてのラダーシーケンス回路のコイルについて行
われる(S15)。
The above processing is performed for all the coils of the ladder sequence circuit each time one scan is performed (S15).

【0043】レジスタBとレジスタCとの排他的論理和
をとってレジスタEのカウントを増加させるのは、今回
の各コイルのON、OFF状態が前回の各コイルのO
N、OFF状態から変化している場合、たとえば図5の
Y001、Y004、Y005のような場合には、それ
ぞれのコイルについての排他的論理和が1になることを
利用することによってコイルのON、OFF状態の変化
を認識することができるからである。
The reason why the count of the register E is increased by taking the exclusive OR of the register B and the register C is that the ON / OFF state of each coil at this time is the O / O state of the previous coil.
In the case of changing from the N, OFF state, for example, in the case of Y001, Y004, Y005 in FIG. 5, the ON / OFF state of the coil is determined by utilizing the fact that the exclusive OR of each coil becomes 1. This is because a change in the OFF state can be recognized.

【0044】図4は、レジスタEのソート処理を示すフ
ローチャートであり、図2のS5のステップのサブルー
チンフローチャートである。
FIG. 4 is a flowchart showing the sort processing of the register E, and is a subroutine flowchart of the step S5 in FIG.

【0045】スキャン中にカウントされた各コイルのO
N、OFF頻度が図5に示すようなレジスタEの数値の
ようであった場合に、この数値の多い順にコイルを並べ
替える処理である。
The O of each coil counted during the scan
When the N and OFF frequencies are like the values in the register E as shown in FIG. 5, the coils are rearranged in descending order of the values.

【0046】レジスタFにはサンプル値(たとえば10
0)を入れ、レジスタGには0の値を入れ、レジスタE
にはカウント値が入っている(S21、S22)。
A sample value (for example, 10
0), register G is filled with a value of 0, and register E is
Contains a count value (S21, S22).

【0047】レジスタFとレジスタEの値が等しいもの
をレジスタHに入れる(S23)。レジスタFとレジス
タEの値の等しいものがなくなったら(S24)、レジ
スタFとレジスタGの値を比較し(S25)、等しくな
い場合には、レジスタFの値を−1して並べ替えの動作
を行う(S26)。レジスタFとレジスタGの値が等し
くなると並べ替えが終了する。
The register F and the register E having the same value are put into the register H (S23). When there is no longer any register having the same value in the register F and the register E (S24), the values in the register F and the register G are compared (S25). Is performed (S26). When the values of the register F and the register G become equal, the rearrangement ends.

【0048】上記のフローチャートには示されていない
が、同一のラダーシーケンスプログラムによって制御さ
れる複数の設備が存在する場合には、それぞれの設備の
ラダーシーケンス回路のコイルのON、OFF状態を相
互に比較することによって、それぞれの設備を制御して
いるラダーシーケンス回路に存在するシーケンス不良を
見つけることができる。
Although not shown in the above flow chart, when there are a plurality of facilities controlled by the same ladder sequence program, the ON / OFF states of the coils of the ladder sequence circuit of each facility are mutually determined. By comparing, it is possible to find a sequence defect existing in the ladder sequence circuit controlling each facility.

【0049】シーケンス不良がない場合には、いずれの
設備のラダーシーケンス回路のコイルのON、OFF状
態も全く同じになるはずだからである。
This is because if there is no sequence failure, the ON and OFF states of the coils of the ladder sequence circuit of any equipment should be exactly the same.

【0050】この処理は、それぞれの設備のCPUによ
って他の設備の頻度カウンタの値と他の設備の頻度カウ
ンタの値とを比較することによって行われる。ただし、
それぞれの設備について同一のサンプリング回数を設定
しなければならないのはもちろんである。
This processing is performed by comparing the value of the frequency counter of another facility with the value of the frequency counter of another facility by the CPU of each facility. However,
Of course, the same number of samplings must be set for each facility.

【0051】このように、本発明によれば、図6に示す
ようなラダーシーケンスプログラムがサンプル回数だけ
実行された結果、そのコイルのON、OFF頻度に応じ
て図7に示すように順番が入れ替えられる。
As described above, according to the present invention, as a result of executing the ladder sequence program as shown in FIG. 6 by the number of samples, the order is switched as shown in FIG. 7 according to the ON / OFF frequency of the coil. Can be

【0052】なお、図7においてA、B、Cは、グルー
プを示すものであり、コイルのON、OFF頻度が多い
ものはAグループに、次に多いものはBグループに、そ
の次に多いものはCグループにそれぞれ分類されること
になる。したがって、各グループのラダーシーケンス回
路をプリントし、そのグループの1番下にプリントされ
ている回路から調べれば、不要回路を容易に見つけるこ
とができるようになる。もちろん、本発明装置では、不
要回路のみが端末装置40に表示されるので、不要回路
の有無がさらに容易に確認することができるようになっ
ている。
In FIG. 7, A, B, and C indicate groups. A group with the most frequent ON / OFF frequency of the coil is in the A group, the next most is in the B group, and the next most is in the B group. Are classified into the C group. Therefore, if the ladder sequence circuit of each group is printed and checked from the circuit printed at the bottom of the group, unnecessary circuits can be easily found. Of course, in the device of the present invention, only the unnecessary circuits are displayed on the terminal device 40, so that the presence or absence of the unnecessary circuits can be more easily confirmed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明装置の概略構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a schematic configuration of a device of the present invention.

【図2】 本発明装置の動作を示すフローチャートであ
る。
FIG. 2 is a flowchart showing the operation of the device of the present invention.

【図3】 本発明装置の動作を示すフローチャートであ
る。
FIG. 3 is a flowchart showing the operation of the device of the present invention.

【図4】 本発明装置の動作を示すフローチャートであ
る。
FIG. 4 is a flowchart showing the operation of the device of the present invention.

【図5】 本発明装置の動作説明に供する図である。FIG. 5 is a diagram for explaining the operation of the device of the present invention.

【図6】 本発明装置の動作説明に供する図である。FIG. 6 is a diagram for explaining the operation of the device of the present invention.

【図7】 本発明装置の動作説明に供する図である。FIG. 7 is a diagram for explaining the operation of the device of the present invention.

【符号の説明】[Explanation of symbols]

10…シーケンサ、 20…CPU、 30…RAM、 38…頻度カウンタ、 40…端末装置。 10: sequencer, 20: CPU, 30: RAM, 38: frequency counter, 40: terminal device.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 記憶装置に記憶されているラダーシーケ
ンス回路を実行し、当該ラダーシーケンス回路のコイル
毎のON、OFF回数をカウントし、当該カウント回数
から不要ラダー回路を検索することを特徴とする不要ラ
ダー回路の検索方法。
1. A ladder sequence circuit stored in a storage device is executed, an ON / OFF count of each coil of the ladder sequence circuit is counted, and an unnecessary ladder circuit is searched from the count. How to search for unnecessary ladder circuits.
【請求項2】 記憶装置に記憶されているラダーシーケ
ンス回路を実行し、当該ラダーシーケンス回路のコイル
毎のON、OFF回数をカウントし、当該カウント回数
に基づいて前記コイルをそのON、OFF回数の多い順
に並べ換え、一度もON、OFFしていないコイルに関
連するラダー回路を検索することを特徴とする不要ラダ
ー回路の検索方法。
2. A ladder sequence circuit stored in a storage device is executed, the number of ON / OFF times for each coil of the ladder sequence circuit is counted, and the coil is turned on / off based on the count number. A method for retrieving an unnecessary ladder circuit, wherein the ladder circuits are rearranged in descending order and a ladder circuit related to a coil that has never been turned ON and OFF is searched.
【請求項3】 ラダーシーケンス回路を実行する実行手
段と、 当該実行手段によってON、OFFされたコイルの回数
をコイル毎にカウントするカウント手段と、 当該カウント手段によってカウントされたON、OFF
回数にしたがって、前記コイルを並べ換えるソート手段
と、 当該ソート手段によってソートされた前記コイルから不
要ラダー回路を検索する検索手段とを有することを特徴
とする不要ラダー回路の検索装置。
3. An execution unit for executing a ladder sequence circuit, a counting unit for counting the number of coils turned on and off by the execution unit for each coil, and an ON / OFF counted by the counting unit.
An unnecessary ladder circuit search device, comprising: sorting means for rearranging the coils according to the number of times; and search means for searching for unnecessary ladder circuits from the coils sorted by the sorting means.
【請求項4】 ラダーシーケンス回路を実行する実行手
段と、 当該実行手段によってON、OFFされた当該ラダーシ
ーケンス回路中のコイルの回数をコイル毎にカウントす
るカウント手段と、 当該カウント手段によってカウントされたON、OFF
回数が0のコイルを表示する表示手段とを有することを
特徴とする不要ラダー回路の検索装置。
4. An execution unit for executing a ladder sequence circuit, a counting unit for counting the number of coils in the ladder sequence circuit turned on and off by the execution unit for each coil, ON, OFF
Display means for displaying a coil whose number of times is 0. A search device for unnecessary ladder circuits.
【請求項5】 ラダーシーケンス回路が記憶されている
記憶手段と、 当該記憶手段に記憶されているラダーシーケンス回路を
読み出して実行する実行手段と、 当該実行手段によってON、OFFされた当該ラダーシ
ーケンス回路中のコイルの回数をコイル毎にカウントす
るカウント手段と、 当該カウント手段によってカウントされたON、OFF
回数の多い順に前記コイルを並べ換えるソート手段と、 当該ソート手段によって並べ換えられた前記コイルから
不要ラダーシーケンス回路を検索する検索手段と、 当該検索手段によって検索された前記不要ラダーシーケ
ンス回路を表示する表示手段とを有することを特徴とす
る不要ラダー回路の検索装置。
5. A storage unit storing a ladder sequence circuit, an execution unit for reading and executing the ladder sequence circuit stored in the storage unit, and the ladder sequence circuit turned on and off by the execution unit. Counting means for counting the number of coils in each coil, ON, OFF counted by the counting means
Sorting means for rearranging the coils in descending order of frequency, search means for searching for unnecessary ladder sequence circuits from the coils rearranged by the sort means, and display for displaying the unnecessary ladder sequence circuits searched for by the search means Means for retrieving unnecessary ladder circuits.
【請求項6】 複数の同一設備のラダーシーケンス回路
を個々に実行する実行手段と、 それぞれの設備に対するラダーシーケンス回路中のコイ
ルのON、OFF頻度をカウントするカウント手段と、 当該カウント手段によってカウントされたそれぞれの設
備に対するコイルのON、OFF頻度を比較する比較手
段と、 当該比較手段によって比較されたコイルのON、OFF
頻度が、他の設備のON、OFF頻度と異なる場合に
は、その異なるON、OFF頻度のコイルを含むいずれ
かのラダーシーケンス回路にシーケンス不良が存在する
と判断する判断手段とを有することを特徴とする不要ラ
ダー回路の検索装置。
6. An execution means for individually executing a plurality of ladder sequence circuits of the same equipment, a counting means for counting the ON / OFF frequency of a coil in the ladder sequence circuit for each equipment, and a counting means for counting the frequency. Means for comparing the ON / OFF frequency of the coil for each facility, and ON / OFF of the coil compared by the comparing means.
When the frequency is different from the ON / OFF frequency of the other equipment, there is provided a judging means for judging that there is a sequence defect in any of the ladder sequence circuits including the coil having the different ON / OFF frequency. Search device for unnecessary ladder circuits.
JP27136397A 1997-10-03 1997-10-03 Method and device for retrieving unnecessary ladder circuit Withdrawn JPH11110010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27136397A JPH11110010A (en) 1997-10-03 1997-10-03 Method and device for retrieving unnecessary ladder circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27136397A JPH11110010A (en) 1997-10-03 1997-10-03 Method and device for retrieving unnecessary ladder circuit

Publications (1)

Publication Number Publication Date
JPH11110010A true JPH11110010A (en) 1999-04-23

Family

ID=17499038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27136397A Withdrawn JPH11110010A (en) 1997-10-03 1997-10-03 Method and device for retrieving unnecessary ladder circuit

Country Status (1)

Country Link
JP (1) JPH11110010A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017207962A (en) * 2016-05-19 2017-11-24 ファナック株式会社 Ladder program analysis device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017207962A (en) * 2016-05-19 2017-11-24 ファナック株式会社 Ladder program analysis device
CN107402563A (en) * 2016-05-19 2017-11-28 发那科株式会社 Trapezoid program analytical equipment
CN107402563B (en) * 2016-05-19 2019-08-13 发那科株式会社 Trapezoid program analytical equipment
US10565010B2 (en) 2016-05-19 2020-02-18 Fanuc Corporation Ladder program analyzing device
US10838764B2 (en) 2016-05-19 2020-11-17 Fanuc Corporation Ladder program analyzing device

Similar Documents

Publication Publication Date Title
US4611281A (en) Apparatus for analyzing microprocessor operation
WO1997030389A2 (en) Method and apparatus for improved branch prediction accuracy in a superscaler microprocessor
JPS6230383B2 (en)
US7322012B2 (en) Display program, display method and display device
JPH11110010A (en) Method and device for retrieving unnecessary ladder circuit
JPH0577143A (en) Failure diagnosis device for automated line
JPH0320822A (en) Data classification circuit
US20030046616A1 (en) Automated configuration of on-circuit facilities
JPH09146995A (en) Component information retrieval device
JPH09212387A (en) Program development supporting device
US5706294A (en) Method of finding DC test point of an integrated circuit
JP2005181182A (en) Waveform-measuring apparatus and method
JPS6069752A (en) Error processing system
US6687863B1 (en) Integrated circuit internal signal monitoring apparatus
JPH08161196A (en) Instruction tracing device
JPS6246264A (en) Automatic chemical analyser
JPH0250267A (en) Wiring path display device
JPH03185504A (en) Method for setting up process data
JP2727996B2 (en) Program execution monitoring method and program execution monitoring system
JPH0572281A (en) Measuring apparatus
JPH10106295A (en) Method and apparatus for comparing shmoo data
JPH02150920A (en) Retrieving system for maximum value data
JPH05340990A (en) Semiconductor tester
JPH06274473A (en) Equipment fault diagnostic device
JP2002340980A (en) Device and method for testing semiconductor integrated circuit device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207