JPH11108969A - Overcurrent detection circuit - Google Patents
Overcurrent detection circuitInfo
- Publication number
- JPH11108969A JPH11108969A JP32160897A JP32160897A JPH11108969A JP H11108969 A JPH11108969 A JP H11108969A JP 32160897 A JP32160897 A JP 32160897A JP 32160897 A JP32160897 A JP 32160897A JP H11108969 A JPH11108969 A JP H11108969A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- transistor
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ランプやモータ等
の負荷に電力を供給する回路において負荷に流れる過電
流を検知する過電流検知回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an overcurrent detecting circuit for detecting an overcurrent flowing in a load in a circuit for supplying power to a load such as a lamp or a motor.
【０００２】[0002]
【従来の技術】従来、自動車に装備される電装品などの
負荷へ電源から電力を供給する電力供給回路において、
過電流から負荷や電線を保護する保護手段として、２段
階の過電流検知ラインを設けることによってランプのよ
うな突入電流が生じる負荷の過電流保護を行うものが提
案されている（特公平８−１４５９８号公報）。2. Description of the Related Art Conventionally, in a power supply circuit for supplying power from a power supply to a load such as an electric component mounted on an automobile,
As a protection means for protecting a load or an electric wire from an overcurrent, a means for providing an overcurrent detection line of two stages to perform an overcurrent protection of a load such as a lamp, which generates an inrush current, has been proposed (Japanese Patent Publication No. 8-80). No. 14598).
【０００３】[0003]
【発明が解決しようとする課題】一般に、自動車の電源
には、出力電圧が定格DC12Ｖに定められた鉛蓄電池等
（以下「バッテリー」という。）が使用されている。し
かし、実際の使用環境においてはバッテリーの出力電圧
は6〜16Ｖ程度の範囲で変動しており、そのバッテリー
電圧に応じて負荷電流も変動している。従って、この負
荷電流に基づいて回路異常を的確に判定するためには、
当該負荷電流だけでなくバッテリー電圧も考慮する必要
がある。Generally, a lead-acid battery or the like (hereinafter referred to as a "battery") whose output voltage is set to a rated DC12V is used as a power source of an automobile. However, in an actual use environment, the output voltage of the battery fluctuates in a range of about 6 to 16 V, and the load current also fluctuates according to the battery voltage. Therefore, in order to accurately determine the circuit abnormality based on this load current,
It is necessary to consider not only the load current but also the battery voltage.
【０００４】例えば、図１６に示すグラフにおいて、検
出された負荷電流が比較的低い電流ＩAであるとする
と、このときのバッテリー電圧ＶBが6Ｖと低い場合に
は、これに見合う電流も低いため、上記負荷電流ＩAは
正常の範囲内にある（すなわち回路に異常は生じていな
い）と判断すべきであるが、バッテリー電圧ＶBが16Ｖ
の場合には、これに見合う電流も高くなるため、上記負
荷電流ＩAは正常電流の範囲よりも低い（すなわち回路
異常が発生している）と判断すべきである。逆に、負荷
電流が比較的高い電流ＩBであるとすると、バッテリー
電圧ＶBが6Ｖの場合には、これに見合う電流よりも負荷
電流ＩBが高いため、過電流であると判断すべきである
が、バッテリー電圧ＶBが16Ｖの場合には、これに見合
う電流も高いため、上記負荷電流ＩBは正常電流の範囲
内であると判断すべきである。すなわち、回路が正常な
状態にある場合に負荷電流がとり得る範囲は、バッテリ
ー電圧によって変化するのである。[0004] For example, in the graph shown in FIG. 16, when the detected load current with a relatively low current I A, when the battery voltage V B at this time is 6V and low, the current is low commensurate thereto Therefore, the load current I a but should be determined to be within the normal range (i.e., no abnormality occurs in the circuit), the battery voltage V B is 16V
In the case of, for current also increases commensurate with this, the load current I A is to be judged to be lower than the range of normal current (i.e. circuit abnormality occurs). Conversely, if the load current is a relatively high current I B , if the battery voltage V B is 6 V, the load current I B is higher than a current corresponding to the battery voltage V B. although, if the battery voltage V B is 16V, since the current is high commensurate with this, the load current I B should be determined to be within the range of normal current. That is, the range that the load current can take when the circuit is in a normal state changes depending on the battery voltage.
【０００５】ところが、上記特公平８−１４５９８号公
報記載の過電流検知回路では、過電流検知ラインを設け
る際にバッテリー電圧の変動は考慮されていないので、
正常、異常の判断が必ずしも適切に行われない場合があ
る。特に、電線故障等に起因して回路短絡が発生し、大
電流が発生した場合、これに伴ってリレー等のスイッチ
手段とバッテリーとの間で大きな電圧降下が生じ、過電
流検知回路への電圧供給が不十分になるため、実際には
過電流が生じているにもかかわらずその検知ができなく
なるおそれがある。[0005] However, in the overcurrent detection circuit described in Japanese Patent Publication No. Hei 8-14598, the fluctuation of the battery voltage is not taken into account when providing the overcurrent detection line.
Normal or abnormal judgment may not always be performed properly. In particular, when a short circuit occurs due to a wire failure or the like and a large current is generated, a large voltage drop occurs between the switch means such as a relay and the battery, and the voltage to the overcurrent detection circuit is reduced. Since the supply is insufficient, there is a possibility that the detection may not be possible even though an overcurrent has actually occurred.
【０００６】一方、車載環境においては周囲温度が−40
℃〜125℃の範囲で大きく変動するので、周囲温度に依
存しない電流基準値を生成することが望ましい。On the other hand, in an on-vehicle environment, the ambient temperature is -40.
Since the temperature fluctuates greatly in the range of ° C to 125 ° C, it is desirable to generate a current reference value that does not depend on the ambient temperature.
【０００７】本発明は、上記問題を解決するものであ
り、電源電圧も加味した、より適切な過電流検知を行う
ことができる過電流検知回路を提供することを目的とす
る。An object of the present invention is to solve the above-mentioned problem, and an object of the present invention is to provide an overcurrent detection circuit that can perform more appropriate overcurrent detection in consideration of a power supply voltage.
【０００８】[0008]
【課題を解決するための手段】本発明は、電源から負荷
に供給される負荷電流を検出する負荷電流検出回路と、
予め設定されたレベルの電流基準値を出力する基準値出
力回路と、検出された上記負荷電流と上記電流基準値と
を比較して上記負荷電流が上記電流基準値以上になると
過電流であると判定する過電流判定手段とを備え、上記
基準値出力回路は、上記電源の電圧に応じて上記電流基
準値のレベルを変動させるレベル変動回路を備えたもの
である（請求項１）。According to the present invention, there is provided a load current detecting circuit for detecting a load current supplied from a power supply to a load;
A reference value output circuit that outputs a current reference value of a preset level, and compares the detected load current with the current reference value, and if the load current is equal to or greater than the current reference value, it is overcurrent. The reference value output circuit includes a level variation circuit that varies the level of the current reference value according to the voltage of the power supply.
【０００９】この構成によれば、電源から負荷に供給さ
れる負荷電流が検出され、予め設定されたレベルの電流
基準値と、検出された負荷電流とが比較されて、負荷電
流が電流基準値以上になると過電流であると判定され
る。しかも、上記電流基準値のレベルは電源の電圧に応
じて変動するため、電源の電圧に応じて変動する負荷電
流のレベルに対応して電流基準値のレベルが変動するこ
ととなり、この電流基準値を用いて過電流の判定が精度
よく行われることとなる。According to this configuration, the load current supplied from the power supply to the load is detected, and the current reference value at a preset level is compared with the detected load current, so that the load current is reduced to the current reference value. When this is the case, it is determined that an overcurrent has occurred. In addition, since the level of the current reference value varies according to the voltage of the power supply, the level of the current reference value varies according to the level of the load current that varies according to the voltage of the power supply. Is used to accurately determine the overcurrent.
【００１０】なお、上記「電流基準値」は、電流値その
ものでなくてもよい。例えば、当該電流値に相当する基
準電圧を生成し、この基準電圧と、検出負荷電流に相当
する電圧との比較によって過電流発生を判定するように
してもよい。The "current reference value" need not be the current value itself. For example, a reference voltage corresponding to the current value may be generated, and the occurrence of overcurrent may be determined by comparing the reference voltage with a voltage corresponding to the detected load current.
【００１１】ここで、上記レベル変動回路は、変動伝達
用抵抗素子からなり、上記基準値出力回路は、第１ＮＰ
Ｎトランジスタ、第２ＮＰＮトランジスタ、第３ＮＰＮ
トランジスタ、第１抵抗素子、第２抵抗素子及び第３抵
抗素子を備え、上記第１ＮＰＮトランジスタのベースは
当該トランジスタのコレクタに接続され、エミッタは接
地され、コレクタは上記第２ＮＰＮトランジスタのベー
スに接続されるとともに、上記第１抵抗素子を介して上
記第３ＮＰＮトランジスタのコレクタに接続されてな
り、上記第２ＮＰＮトランジスタのコレクタは上記第３
ＮＰＮトランジスタのベースに接続されるとともに、上
記第２抵抗素子を介して上記第３ＮＰＮトランジスタの
コレクタに接続され、エミッタは上記第３抵抗素子を介
して接地されてなり、上記第３ＮＰＮトランジスタのエ
ミッタは接地され、コレクタは上記変動伝達用抵抗素子
を介して上記電源に接続されてなり、上記電流基準値に
相当する値として基準電圧を生成するものである構成で
は（請求項２）、第１〜第３ＮＰＮトランジスタ及び第
１〜第３抵抗素子からなる回路により周囲温度の変動に
依存しない基準電圧（電流基準値に相当する電圧）が生
成される一方、この回路が変動伝達用抵抗素子からなる
レベル変動回路を介して電源に接続されることにより、
電源の出力電圧に応じて変動する負荷電流のレベルに対
応して上記基準電圧のレベルが変動する（具体的には電
源電圧が高いほど基準電圧レベルも高くなる）こととな
り、これによって、過電流の判定が精度よく行われ、負
荷の保護が好適に行われる。Here, the level variation circuit includes a variation transmitting resistance element, and the reference value output circuit includes a first NP.
N transistor, second NPN transistor, third NPN
A transistor, a first resistor, a second resistor, and a third resistor; a base of the first NPN transistor is connected to a collector of the transistor; an emitter is grounded; and a collector is connected to a base of the second NPN transistor. And the collector of the second NPN transistor is connected to the collector of the third NPN transistor via the first resistance element.
The transistor is connected to the base of the NPN transistor, is connected to the collector of the third NPN transistor via the second resistance element, has its emitter grounded via the third resistance element, and has the emitter of the third NPN transistor connected to the ground. In the configuration in which the power supply is grounded and the collector is connected to the power supply via the fluctuation transmitting resistance element and generates a reference voltage as a value corresponding to the current reference value (claim 2), A reference voltage (a voltage corresponding to a current reference value) that does not depend on a change in ambient temperature is generated by a circuit including the third NPN transistor and the first to third resistance elements, and the circuit includes a level including a resistance element for fluctuation transmission. By being connected to the power supply via the fluctuation circuit,
The level of the reference voltage fluctuates in accordance with the level of the load current that fluctuates in accordance with the output voltage of the power supply (specifically, the higher the power supply voltage, the higher the reference voltage level). Is accurately determined, and load protection is suitably performed.
【００１２】請求項１又は２記載の過電流検知回路で
は、電源電圧を監視し、この電源電圧が所定の下限設定
値よりも下回った場合に外部に異常伝達信号を出力する
電源電圧監視回路を備えることが、より好ましい（請求
項３）。これにより、電源電圧が異常降下して適正な過
電流検知ができなくなった場合に、過電流発生が見逃さ
れて過電流が流れ続ける事態が未然に防がれる。According to a first aspect of the present invention, there is provided an overcurrent detection circuit which monitors a power supply voltage and outputs an abnormality transmission signal to the outside when the power supply voltage falls below a predetermined lower limit set value. More preferably, it is provided (claim 3). Thus, when the power supply voltage abnormally drops and it becomes impossible to perform appropriate overcurrent detection, it is possible to prevent a situation in which overcurrent is overlooked and the overcurrent continues to flow.
【００１３】なお、この電源電圧監視回路は、上記レベ
ル変動回路をもたない過電流検知回路に備えるようにし
ても、有効である（請求項４）。This power supply voltage monitoring circuit is effective even if it is provided in an overcurrent detection circuit having no level fluctuation circuit.
【００１４】上記電源電圧監視回路は、上記異常伝達信
号の出力を開始した後、電源電圧が上記下限設定値より
も高い所定の復帰設定値以上に上昇した時に上記異常伝
達信号の出力を停止するように構成するのが、より好ま
しい（請求項５）。この構成によれば、電源電圧が復帰
設定値以上まで上昇した時点で自動的に異常伝達信号の
出力を停止させることができる。しかも、この復帰設定
値は前記下限設定値よりも高い値とされており、電源電
圧が充分に復帰してから異常伝達信号の出力が停止され
るので、信頼性が高い。After the power supply voltage monitoring circuit starts outputting the abnormality transmission signal, the power supply voltage monitoring circuit stops outputting the abnormality transmission signal when the power supply voltage rises above a predetermined return set value higher than the lower limit set value. It is more preferable to configure as follows (claim 5). According to this configuration, the output of the abnormality transmission signal can be automatically stopped when the power supply voltage rises to the reset set value or more. In addition, the return set value is set to a value higher than the lower limit set value, and the output of the abnormality transmission signal is stopped after the power supply voltage is sufficiently recovered, so that the reliability is high.
【００１５】上記電源電圧監視回路の具体的な構成は問
わないが、例えばシュミット回路が好適である（請求項
６）。Although the specific configuration of the power supply voltage monitoring circuit is not limited, for example, a Schmitt circuit is preferable (claim 6).
【００１６】この電源電圧監視回路を備えたものにおい
て、さらに、上記異常伝達信号が出力された時に上記電
源から負荷への電流供給を強制的に停止させる電源遮断
手段を備えれば（請求項７）、電源電圧異常降下時に自
動的に電流供給を強制停止させて過電流が流れ続けるの
を防ぐことができる。In the apparatus provided with the power supply voltage monitoring circuit, further provided is a power supply cutoff means for forcibly stopping the supply of current from the power supply to the load when the abnormality transmission signal is output. ), When the power supply voltage abnormally drops, the current supply is automatically forcibly stopped to prevent the overcurrent from continuing to flow.
【００１７】本発明において、過電流を検知した時の安
全動作の具体的な内容は適宜決めればよいが、上記電源
と上記負荷との接続をオンオフするスイッチ手段と、上
記過電流であると判定されると上記スイッチ手段をオフ
にするスイッチ制御手段とを備えるようにすれば（請求
項９）、負荷電流が過電流であると判定した場合に直ち
に過電流状態を停止させることができる。In the present invention, the specific contents of the safe operation when an overcurrent is detected may be determined as appropriate. However, a switch means for turning on / off the connection between the power supply and the load, and a determination that the overcurrent is present. By providing a switch control means for turning off the switch means when it is performed (claim 9), the overcurrent state can be immediately stopped when it is determined that the load current is an overcurrent.
【００１８】また、上記電源が自動車に搭載されたバッ
テリーとオルタネータとの並列回路又はバッテリーから
なり、上記負荷が自動車に装備された電装品である場合
には（請求項１０）、負荷電流が電流基準値以上になる
と過電流であると判定される際に、電流基準値のレベル
がバッテリーの電圧に応じて変動することにより、電圧
レベルの変動幅が大きいバッテリーから電装品への負荷
電流の供給において、バッテリーの電圧に応じて変動す
る負荷電流のレベルに対応して電流基準値のレベルが変
動することとなり、これによって過電流の判定が精度よ
く行われ、自動車に装備される電装品の保護が好適に行
われる。なお、電源は、バッテリー単独であっても、バ
ッテリーとオルタネータとの並列回路であってもよい。If the power supply is comprised of a parallel circuit or a battery of a battery and an alternator mounted on a vehicle, and the load is an electrical component mounted on the vehicle (claim 10), the load current is increased. When it is determined that an overcurrent occurs when the current exceeds the reference value, the level of the current reference value fluctuates in accordance with the voltage of the battery. In this case, the level of the current reference value fluctuates in accordance with the level of the load current that fluctuates in accordance with the voltage of the battery, whereby the overcurrent can be accurately determined and the protection of the electrical components mounted on the vehicle Is suitably performed. The power supply may be a battery alone or a parallel circuit of a battery and an alternator.
【００１９】[0019]
【発明の実施の形態】本発明の第１の実施の形態を図１
〜図９に基づいて説明する。なお、この実施の形態で
は、自動車のランプ制御回路に本発明に係る過電流検知
回路が適用されたものを示すが、本発明が適用可能な回
路はこれに限られるものではない。FIG. 1 shows a first embodiment of the present invention.
This will be described with reference to FIG. In this embodiment, an overcurrent detection circuit according to the present invention is applied to a lamp control circuit of an automobile. However, the circuit to which the present invention can be applied is not limited to this.
【００２０】図１に示すランプ制御回路は、自動車のバ
ッテリーＢからランプＬへの電力供給を制御するもの
で、半導体スイッチング素子としてのＮチャネルＭＯＳ
−ＦＥＴ（以下単に「ＦＥＴ」という。）１、シャント
抵抗２、スイッチ駆動回路３、電源回路４、過電流検知
回路５、異常電流検知回路６、短絡故障検知回路７及び
制御回路８を備えている。The lamp control circuit shown in FIG. 1 controls the power supply from the battery B of the vehicle to the lamp L, and is an N-channel MOS as a semiconductor switching element.
An FET (hereinafter simply referred to as “FET”) 1, a shunt resistor 2, a switch drive circuit 3, a power supply circuit 4, an overcurrent detection circuit 5, an abnormal current detection circuit 6, a short-circuit failure detection circuit 7, and a control circuit 8. I have.
【００２１】バッテリーＢは、DC12Ｖ程度の電圧ＶBを
出力する鉛蓄電池で、各部の電源として機能するもので
ある。ランプＬは、負荷を構成するもので、ヘッドラン
プ、テールランプやストップランプその他の自動車に装
備されるランプを適用することができる。ＦＥＴ１は、
バッテリーＢからランプＬへの負荷電流の供給をオンオ
フするスイッチ手段として機能するものである。シャン
ト抵抗２は、負荷電流ＩLを検出するための低抵抗であ
る。[0021] The battery B is a lead-acid battery that outputs a voltage V B of about DC12V, is intended to function as a power supply of each part. The lamp L constitutes a load, and a head lamp, a tail lamp, a stop lamp, and other lamps mounted on a vehicle can be applied. FET1 is
It functions as a switch for turning on / off the supply of the load current from the battery B to the lamp L. Shunt resistor 2 is a low resistance for detecting the load current I L.
【００２２】バッテリーＢの正極端子Ｂ１はＦＥＴ１の
ドレインに接続され、ＦＥＴ１のソースはシャント抵抗
２の一端に接続され、シャント抵抗２の他端はランプＬ
を介して接地されている。The positive terminal B1 of the battery B is connected to the drain of the FET1, the source of the FET1 is connected to one end of the shunt resistor 2, and the other end of the shunt resistor 2 is connected to the lamp L.
Grounded.
【００２３】まず、図１の部分拡大図である図２〜図６
を用いて、各回路３〜８の回路構成について順に説明す
る。図２はスイッチ駆動回路３及び電源回路４の回路
図、図３は過電流検知回路５の回路図、図４は異常電流
検知回路６の回路図、図５は短絡故障検知回路７の回路
図、図６は制御回路８の回路図である。First, FIGS. 2 to 6 which are partially enlarged views of FIG.
, The circuit configuration of each of the circuits 3 to 8 will be described in order. 2 is a circuit diagram of the switch drive circuit 3 and the power supply circuit 4, FIG. 3 is a circuit diagram of the overcurrent detection circuit 5, FIG. 4 is a circuit diagram of the abnormal current detection circuit 6, and FIG. FIG. 6 is a circuit diagram of the control circuit 8.
【００２４】（１）スイッチ駆動回路３（図２参照） バッテリーＢの正極端子Ｂ１とＦＥＴ１のドレインとを
接続する接続ラインには、図中、左から順に、ダイオー
ドＤ０のアノードと、後述する電源回路４内のダイオー
ドＤ００のアノードとが接続されている。(1) Switch drive circuit 3 (see FIG. 2) A connection line connecting the positive terminal B1 of the battery B and the drain of the FET1 includes, in order from the left in FIG. The anode of the diode D00 in the circuit 4 is connected.
【００２５】ダイオードＤ０のカソードは、ＰＮＰトラ
ンジスタＱ１のエミッタに接続されるとともに、抵抗Ｒ
１を介してトランジスタＱ１のベースに接続されてい
る。トランジスタＱ１のベースは、更に、抵抗Ｒ２を介
してＮＰＮトランジスタＱ２のコレクタに接続されてい
る。トランジスタＱ２のコレクタは、更に、抵抗Ｒ５を
介してＮＰＮトランジスタＱ３のベースに接続されると
ともに、後述する過電流検知回路５内のトランジスタＱ
３５のベースに接続されている。トランジスタＱ３のベ
ースは、更に抵抗Ｒ６を介して接地され、エミッタは接
地されている。The cathode of the diode D0 is connected to the emitter of the PNP transistor Q1, and the resistance R
1 is connected to the base of the transistor Q1. The base of the transistor Q1 is further connected to the collector of the NPN transistor Q2 via a resistor R2. The collector of the transistor Q2 is further connected to the base of an NPN transistor Q3 via a resistor R5.
It is connected to 35 bases. The base of the transistor Q3 is further grounded via a resistor R6, and the emitter is grounded.
【００２６】トランジスタＱ２のエミッタは接地され、
ベースは、抵抗Ｒ３，Ｒ９０を介して制御回路８内の制
御部８０の出力端子Ｐ１に接続されるとともに、抵抗Ｒ
４を介して接地されている。The emitter of the transistor Q2 is grounded,
The base is connected to the output terminal P1 of the control unit 80 in the control circuit 8 via the resistors R3 and R90, and the resistor R
4 is grounded.
【００２７】トランジスタＱ１のコレクタは、抵抗Ｒ７
を介してＰＮＰトランジスタＱ６のエミッタに接続され
ている。トランジスタＱ６のエミッタは、更に、抵抗Ｒ
８を介してトランジスタＱ３のコレクタに接続されると
ともに、コンデンサＣ１を介して接地され、更に、抵抗
Ｒ１３，Ｒ１４，Ｒ１７，Ｒ１８の直列回路を介して接
地されている。この抵抗Ｒ７及びコンデンサＣ１は、遅
延回路３１を構成している。The collector of the transistor Q1 is connected to a resistor R7.
To the emitter of the PNP transistor Q6. The emitter of the transistor Q6 further includes a resistor R
8 and connected to the collector of the transistor Q3, grounded via the capacitor C1, and further grounded via a series circuit of resistors R13, R14, R17 and R18. The resistor R7 and the capacitor C1 constitute a delay circuit 31.
【００２８】トランジスタＱ６のベースは、抵抗Ｒ１
３，Ｒ１４の接続点に接続され、抵抗Ｒ１４，Ｒ１７の
接続点は、ＮＰＮトランジスタＱ７のコレクタに接続さ
れている。The base of the transistor Q6 is connected to a resistor R1.
The connection point of the resistors R14 and R17 is connected to the collector of the NPN transistor Q7.
【００２９】トランジスタＱ７のベースは、抵抗Ｒ１
５，Ｒ９２を介して制御部８０の出力端子Ｐ２に接続さ
れるとともに、抵抗Ｒ１６を介して接地され、更に、制
御回路８内のＮＰＮトランジスタＱ８５のコレクタに接
続されている。トランジスタＱ７のエミッタは接地され
ている。The base of the transistor Q7 is connected to a resistor R1.
5, connected to the output terminal P2 of the control unit 80 via R92, grounded via the resistor R16, and further connected to the collector of the NPN transistor Q85 in the control circuit 8. The emitter of the transistor Q7 is grounded.
【００３０】トランジスタＱ６のコレクタは、 抵抗Ｒ９を介してコンデンサＣ２の一方の電極及びＮ
ＰＮトランジスタＱ４のコレクタに接続され、 抵抗Ｒ１０を介してコンデンサＣ２の他方の電極及び
ＮＰＮトランジスタＱ５のベースに接続され、 抵抗Ｒ１１を介してコンデンサＣ３の一方の電極及び
トランジスタＱ４のベースに接続され、 抵抗Ｒ１２を介してコンデンサＣ３の他方の電極及び
トランジスタＱ５のコレクタに接続され、 ダイオードＤ１のアノードに接続されている。The collector of the transistor Q6 is connected to one electrode of the capacitor C2 and N through a resistor R9.
Connected to the collector of the PN transistor Q4, connected to the other electrode of the capacitor C2 via the resistor R10 and the base of the NPN transistor Q5, connected to one electrode of the capacitor C3 via the resistor R11 and the base of the transistor Q4, The resistor R12 is connected to the other electrode of the capacitor C3 and the collector of the transistor Q5, and is connected to the anode of the diode D1.
【００３１】トランジスタＱ４，Ｑ５のエミッタは、接
地され、トランジスタＱ４のベースは、更に、コンデン
サＣ５を介して、抵抗Ｒ１５，Ｒ９２の接続点に接続さ
れている。抵抗Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２、コンデ
ンサＣ２，Ｃ３及びトランジスタＱ４，Ｑ５は、マルチ
バイブレータ発振回路を構成している。The emitters of the transistors Q4 and Q5 are grounded, and the base of the transistor Q4 is further connected via a capacitor C5 to a connection point between the resistors R15 and R92. The resistors R9, R10, R11, R12, the capacitors C2, C3 and the transistors Q4, Q5 constitute a multivibrator oscillation circuit.
【００３２】ダイオードＤ１のカソードは、ダイオード
Ｄ２のアノードに接続されるとともに、コンデンサＣ４
を介してコンデンサＣ３の他方の電極に接続されてい
る。ダイオードＤ２のカソードは、抵抗Ｒ１９Ａを介し
て、ＦＥＴ１のゲートに接続されている。The cathode of the diode D1 is connected to the anode of the diode D2 and the capacitor C4
Is connected to the other electrode of the capacitor C3. The cathode of the diode D2 is connected to the gate of the FET 1 via the resistor R19A.
【００３３】ＮＰＮトランジスタＱ８のベースは抵抗Ｒ
１７，Ｒ１８の接続点に接続され、エミッタは接地さ
れ、コレクタは抵抗Ｒ１９Ｂを介してＦＥＴ１のゲート
に接続されている。The base of the NPN transistor Q8 is a resistor R
The emitter is grounded, and the collector is connected to the gate of FET1 via a resistor R19B.
【００３４】（２）電源回路４（図２参照） ダイオードＤ００のカソードは、ＮＰＮトランジスタＱ
１０のコレクタに接続されるとともに、抵抗Ｒ２０を介
してトランジスタＱ１０のベースに接続されている。ト
ランジスタＱ１０のベースは、順方向ダイオードＤ１０
及び逆方向ツェナーダイオードＺＤ１０の直列回路を介
して接地されるとともに、コンデンサＣ１０を介して接
地されている。(2) Power supply circuit 4 (see FIG. 2) The cathode of the diode D00 is an NPN transistor Q
10 and connected to the base of the transistor Q10 via the resistor R20. The base of the transistor Q10 is a forward diode D10.
And a ground through a series circuit of a reverse zener diode ZD10 and a ground through a capacitor C10.
【００３５】電源回路４は、トランジスタＱ１０のエミ
ッタからツェナーダイオードＺＤ１０のツェナー電圧に
応じた一定電圧（制御回路用電源電圧であって本実施形
態では５Ｖ。以下、「制御電源電圧」と称する。）ＶCC
を出力するもので、他の回路５〜８の各部がトランジス
タＱ１０のエミッタに接続されている。このエミッタ
は、制御回路用電源に相当するもので、以下、これを
「制御電源ＢCC」と称する。The power supply circuit 4 supplies a constant voltage from the emitter of the transistor Q10 to the Zener voltage of the Zener diode ZD10 (a power supply voltage for a control circuit, which is 5 V in this embodiment; hereinafter, referred to as a "control power supply voltage"). V CC
, And each of the other circuits 5 to 8 is connected to the emitter of the transistor Q10. This emitter corresponds to a control circuit power supply, and is hereinafter referred to as a "control power supply Bcc ".
【００３６】（３）過電流検知回路５（図３参照） 過電流検知回路５は、電流電圧変換回路５１と、基準電
圧生成回路５２と、比較器Ｕ１４とを備えている。(3) Overcurrent detection circuit 5 (see FIG. 3) The overcurrent detection circuit 5 includes a current-voltage conversion circuit 51, a reference voltage generation circuit 52, and a comparator U14.
【００３７】電流電圧変換回路５１は、ＰＮＰトランジ
スタＱ４０，Ｑ４１及び抵抗Ｒ４１，Ｒ４２，Ｒ４３を
備えている。The current-voltage conversion circuit 51 includes PNP transistors Q40, Q41 and resistors R41, R42, R43.
【００３８】トランジスタＱ４０のエミッタは、シャン
ト抵抗２とランプＬとを接続するラインに接続されてい
る。トランジスタＱ４０のベースは、コレクタに接続さ
れるとともに、トランジスタＱ４１のベースに接続され
ている。トランジスタＱ４０のコレクタは、更に、抵抗
Ｒ４１を介して接地されている。The emitter of the transistor Q40 is connected to a line connecting the shunt resistor 2 and the lamp L. The base of transistor Q40 is connected to the collector and the base of transistor Q41. The collector of the transistor Q40 is further grounded via a resistor R41.
【００３９】トランジスタＱ４１のエミッタは、抵抗Ｒ
４２を介してシャント抵抗２とＦＥＴ１のソースとを接
続するラインに接続されている。トランジスタＱ４１の
コレクタは、抵抗Ｒ４３を介して接地されるとともに、
抵抗Ｒ４５を介して比較器Ｕ１４の反転入力端子に接続
されている。この電流電圧変換回路５１は、カレントミ
ラー回路に類似する回路を構成している。The emitter of the transistor Q41 is connected to a resistor R
It is connected to a line connecting the shunt resistor 2 and the source of the FET 1 via 42. The collector of the transistor Q41 is grounded via a resistor R43,
It is connected to the inverting input terminal of the comparator U14 via the resistor R45. This current-voltage conversion circuit 51 constitutes a circuit similar to a current mirror circuit.
【００４０】基準電圧生成回路５２は、抵抗Ｒ３１〜Ｒ
４０、コンデンサＣ３０、ＮＰＮトランジスタＱ３０〜
Ｑ３５及びダイオードＤ３０，Ｄ３１を備え、基準値出
力回路として機能するものである。The reference voltage generating circuit 52 includes resistors R31 to R31.
40, capacitor C30, NPN transistor Q30 ~
It has a Q35 and diodes D30 and D31 and functions as a reference value output circuit.
【００４１】トランジスタＱ３０のエミッタは接地さ
れ、ベースはコレクタに接続されて、いわゆるダイオー
ド接続されており、コレクタは抵抗Ｒ３１の一端に接続
されている。The emitter of the transistor Q30 is grounded, the base is connected to the collector, so-called diode-connected, and the collector is connected to one end of the resistor R31.
【００４２】トランジスタＱ３１のベースは、トランジ
スタＱ３０のベースに接続され、エミッタは、抵抗Ｒ３
３を介して接地され、コレクタは、トランジスタＱ３２
のベースに接続されるとともに、抵抗Ｒ３２を介して抵
抗Ｒ３４の一端に接続されている。トランジスタＱ３２
のエミッタは接地され、コレクタは抵抗Ｒ３４の一端に
接続されている。抵抗Ｒ３５，Ｒ３６は、トランジスタ
Ｑ３２のコレクタとアースの間に直列接続されている。
そして、抵抗Ｒ３４の他端は、ＦＥＴ１のドレインとダ
イオードＤ００のアノードとを接続するラインに接続さ
れている。The base of the transistor Q31 is connected to the base of the transistor Q30, and the emitter is connected to the resistor R3.
3 and the collector is connected to the transistor Q32
, And to one end of a resistor R34 via a resistor R32. Transistor Q32
Is grounded, and the collector is connected to one end of the resistor R34. The resistors R35 and R36 are connected in series between the collector of the transistor Q32 and the ground.
The other end of the resistor R34 is connected to a line connecting the drain of the FET 1 and the anode of the diode D00.
【００４３】トランジスタＱ３０〜Ｑ３２及び抵抗Ｒ３
１〜Ｒ３３は、いわゆるワイドラー型バンドギャップリ
ファレンス回路に類似する回路を構成しており、トラン
ジスタＱ３２のコレクタから出力される電圧が抵抗Ｒ３
５，Ｒ３６で分割されて、抵抗Ｒ３５，Ｒ３６の接続点
（図中、Ｙ）から所定の電圧が出力される。Transistors Q30-Q32 and resistor R3
1 to R33 form a circuit similar to a so-called Widlar-type bandgap reference circuit, and the voltage output from the collector of the transistor Q32 is equal to the resistance R3.
5 and R36, and a predetermined voltage is output from a connection point (Y in the figure) of the resistors R35 and R36.
【００４４】上記Ｙ点は、トランジスタＱ３４のコレク
タに接続され、トランジスタＱ３４のエミッタは、順方
向ダイオードＤ３１，Ｄ３０の直列回路を介して接地さ
れ、ベースは、トランジスタＱ３５のベースに接続され
ている。The point Y is connected to the collector of the transistor Q34, the emitter of the transistor Q34 is grounded via a series circuit of forward diodes D31 and D30, and the base is connected to the base of the transistor Q35.
【００４５】トランジスタＱ３４のコレクタは、更に、
抵抗Ｒ４０及びコンデンサＣ３０からなる並列回路に接
続され、この並列回路は、抵抗Ｒ４６を介して比較器Ｕ
１４の非反転入力端子に接続されるとともに、抵抗Ｒ３
９を介してトランジスタＱ３３のコレクタに接続されて
いる。The collector of the transistor Q34 is
Is connected to a parallel circuit composed of a resistor R40 and a capacitor C30.
14 and a resistor R3
9 is connected to the collector of the transistor Q33.
【００４６】トランジスタＱ３３のベースは、抵抗Ｒ３
８を介してエミッタに接続されるとともに、抵抗Ｒ３７
を介してトランジスタＱ３５のコレクタに接続されてお
り、トランジスタＱ３３のエミッタは、ＦＥＴ１のドレ
インとダイオードＤ００のアノードとを接続するライン
に接続されている。The base of the transistor Q33 is connected to a resistor R3
8 and a resistor R37.
Is connected to the collector of the transistor Q35, and the emitter of the transistor Q33 is connected to a line connecting the drain of the FET1 and the anode of the diode D00.
【００４７】トランジスタＱ３５のエミッタは接地さ
れ、ベースは、上述したように、スイッチ駆動回路３内
のトランジスタＱ２のコレクタと抵抗Ｒ２とを接続する
ラインに接続されている。The emitter of the transistor Q35 is grounded, and the base is connected to the line connecting the collector of the transistor Q2 in the switch drive circuit 3 and the resistor R2 as described above.
【００４８】比較器Ｕ１４の反転入力端子及び非反転入
力端子は、更にそれぞれコンデンサＣ４１，Ｃ４２を介
して接地されており、出力端子は、制御回路８内のトラ
ンジスタＱ８２のベースに接続されるとともに、抵抗Ｒ
４４及びコンデンサＣ４３からなる並列回路を介して制
御電源電圧ＶCCまでプルアップされている。The inverting input terminal and the non-inverting input terminal of the comparator U14 are further grounded via capacitors C41 and C42, respectively. The output terminal is connected to the base of a transistor Q82 in the control circuit 8, and Resistance R
It is pulled up to the control power supply voltage V CC via a parallel circuit consisting of a capacitor 44 and a capacitor C43.
【００４９】比較器Ｕ１４は、過電流判定手段として機
能するもので、電流電圧変換回路５１から反転入力端子
に入力される電圧Ｖ51と、基準電圧生成回路５２から非
反転入力端子に入力される電圧Ｖ52とを比較して、Ｖ51
≦Ｖ52のときはハイレベル信号を、Ｖ51＞Ｖ52のときは
ローレベル信号を出力端子から出力するものである。The comparator U14 is for functions as an overcurrent judgment means, is inputted to the voltage V 51 supplied from the current-voltage conversion circuit 51 to the inverting input terminal, a reference voltage generating circuit 52 to the non-inverting input terminal It compares the voltage V 52, V 51
A high-level signal when the ≦ V 52, when the V 51> V 52 and outputs a low level signal from the output terminal.
【００５０】（４）異常電流検知回路６（図４参照） 異常電流検知回路６は、電流電圧変換回路６１と、比較
電圧生成回路６２と、比較器Ｕ１５とを備えている。(4) Abnormal current detection circuit 6 (see FIG. 4) The abnormal current detection circuit 6 includes a current-voltage conversion circuit 61, a comparison voltage generation circuit 62, and a comparator U15.
【００５１】電流電圧変換回路６１は、ＰＮＰトランジ
スタＱ６０，Ｑ６１、抵抗Ｒ６０〜Ｒ６２、ツェナーダ
イオードＺＤ６０及びダイオードＤ６０を備えている。The current-voltage conversion circuit 61 includes PNP transistors Q60 and Q61, resistors R60 to R62, a Zener diode ZD60, and a diode D60.
【００５２】トランジスタＱ６０のエミッタは、シャン
ト抵抗２とランプＬとを接続するラインに接続されてい
る。トランジスタＱ６０のベースは、コレクタに接続さ
れるとともに、トランジスタＱ６１のベースに接続され
ている。トランジスタＱ６０のコレクタは、更に、抵抗
Ｒ６０を介して接地されている。The emitter of the transistor Q60 is connected to a line connecting the shunt resistor 2 and the lamp L. The base of transistor Q60 is connected to the collector and to the base of transistor Q61. The collector of the transistor Q60 is further grounded via a resistor R60.
【００５３】トランジスタＱ６１のエミッタは、抵抗Ｒ
６１を介して、シャント抵抗２とＦＥＴ１のソースとを
接続するラインに接続されている。トランジスタＱ６１
のコレクタは、抵抗Ｒ６２を介して接地されるととも
に、抵抗Ｒ６４を介して比較器Ｕ１５の反転入力端子に
接続され、更に、ツェナーダイオードＺＤ６０のカソー
ドに接続され、ツェナーダイオードＺＤ６０のアノード
は、ダイオードＤ６０のアノードに接続され、ダイオー
ドＤ６０のカソードは接地されている。The emitter of the transistor Q61 is connected to a resistor R
It is connected to a line connecting the shunt resistor 2 and the source of the FET 1 via 61. Transistor Q61
Is connected to the inverting input terminal of the comparator U15 via a resistor R64, further connected to the cathode of a Zener diode ZD60, and the anode of the Zener diode ZD60 is connected to a diode D60. , And the cathode of the diode D60 is grounded.
【００５４】この電流電圧変換回路６１は、電流電圧変
換回路５１と同様にカレントミラー回路に類似する回路
を構成している。但し、電流レベルの小さい範囲を検知
するために、電流電圧変換回路５１より大きい増幅率に
なるように各抵抗の値が設定されている。このため、ツ
ェナーダイオードＺＤ６０によって比較器Ｕ１５への入
力電圧をツェナー電圧に制限することにより比較器Ｕ１
５を保護している。The current-voltage conversion circuit 61 constitutes a circuit similar to the current mirror circuit similarly to the current-voltage conversion circuit 51. However, in order to detect a range in which the current level is small, the value of each resistor is set so that the amplification factor is larger than the current-voltage conversion circuit 51. Therefore, by limiting the input voltage to the comparator U15 to the Zener voltage by the Zener diode ZD60, the comparator U1
5 are protected.
【００５５】なお、ダイオードＤ６０はバッテリーＢが
逆接続されたときにトランジスタＱ６１を保護するため
のものである。The diode D60 is for protecting the transistor Q61 when the battery B is reversely connected.
【００５６】比較電圧生成回路６２は、ＰＮＰトランジ
スタＱ５１、ＮＰＮトランジスタＱ５２及び抵抗Ｒ５１
〜Ｒ５６を備えている。The comparison voltage generation circuit 62 includes a PNP transistor Q51, an NPN transistor Q52 and a resistor R51.
To R56.
【００５７】トランジスタＱ５１のエミッタは、シャン
ト抵抗２とランプＬとを接続するラインに接続されてい
る。トランジスタＱ５１のベースは、抵抗Ｒ５１を介し
てエミッタに接続されるとともに、抵抗Ｒ５２を介して
トランジスタＱ５２のコレクタに接続されている。トラ
ンジスタＱ５１のコレクタは、抵抗Ｒ５４，Ｒ５５を介
して接地されている。The emitter of the transistor Q51 is connected to a line connecting the shunt resistor 2 and the lamp L. The base of the transistor Q51 is connected to the emitter via a resistor R51 and to the collector of the transistor Q52 via a resistor R52. The collector of the transistor Q51 is grounded via the resistors R54 and R55.
【００５８】トランジスタＱ５２のエミッタは抵抗Ｒ５
６を介して接地され、ベースは抵抗Ｒ５３を介して、シ
ャント抵抗２とランプＬとを接続するラインに接続され
ている。抵抗Ｒ５４，Ｒ５５の接続点は、抵抗Ｒ６５を
介して比較器Ｕ１５の非反転入力端子に接続されてい
る。The emitter of the transistor Q52 is connected to the resistor R5.
The base is connected to a line connecting the shunt resistor 2 and the lamp L via a resistor R53. The connection point between the resistors R54 and R55 is connected to the non-inverting input terminal of the comparator U15 via the resistor R65.
【００５９】比較器Ｕ１５の反転入力端子及び非反転入
力端子は、それぞれコンデンサＣ６１，Ｃ６０を介して
接地され、出力端子は、制御回路８内のトランジスタＱ
８４のベースに接続されるとともに、抵抗Ｒ６３及びコ
ンデンサＣ６２からなる並列回路を介して制御電源電圧
ＶCCまでプルアップされている。The inverting input terminal and the non-inverting input terminal of the comparator U15 are grounded via capacitors C61 and C60, respectively, and the output terminal is connected to the transistor Q in the control circuit 8.
84, and is pulled up to the control power supply voltage V CC via a parallel circuit consisting of a resistor R63 and a capacitor C62.
【００６０】比較器Ｕ１５は、異常電流判定手段として
機能するもので、電流電圧変換回路６１から反転入力端
子に入力される電圧Ｖ61と、基準電圧生成回路６２から
非反転入力端子に入力される電圧Ｖ62とを比較して、Ｖ
61≦Ｖ62のときはハイレベル信号を、Ｖ61＞Ｖ62のとき
はローレベル信号を、出力端子から出力するものであ
る。[0060] The comparator U15 is for functioning as abnormal current determining means is input to the voltage V 61 supplied from the current-voltage conversion circuit 61 to the inverting input terminal, a reference voltage generating circuit 62 to the non-inverting input terminal by comparing the voltage V 62, V
A high level signal is output from the output terminal when 61 ≦ V 62, and a low level signal is output when V 61 > V 62 .
【００６１】（５）短絡故障検知回路７（図５参照） 短絡故障検知回路７は、抵抗Ｒ７０〜Ｒ７９、コンデン
サＣ７０〜Ｃ７３、ＮＰＮトランジスタＱ７０，Ｑ７
２，Ｑ７３、ＰＮＰトランジスタＱ７１及びツェナーダ
イオードＺＤ７０を備え、ＦＥＴ１のゲート電位がロー
レベルのときにＦＥＴ１のソース電位の上昇を検知する
ことによって、ＦＥＴ１に短絡故障が発生したことを検
知するものである。(5) Short-circuit fault detection circuit 7 (see FIG. 5) The short-circuit fault detection circuit 7 includes resistors R70 to R79, capacitors C70 to C73, NPN transistors Q70 and Q7.
2, Q73, a PNP transistor Q71, and a Zener diode ZD70, and detects that a short-circuit fault has occurred in the FET1 by detecting an increase in the source potential of the FET1 when the gate potential of the FET1 is at a low level. .
【００６２】ＦＥＴ１のソースは、抵抗Ｒ７０，Ｒ７５
からなる直列回路を介して接地されている。抵抗Ｒ７
０，Ｒ７５の接続点にツェナーダイオードＺＤ７０のカ
ソードが接続され、アノードは接地されている。抵抗Ｒ
７０，Ｒ７５の接続点は、更に抵抗Ｒ７７を介してトラ
ンジスタＱ７０のベースに接続されている。The source of FET1 is connected to resistors R70 and R75.
Are grounded via a series circuit consisting of Resistance R7
The cathode of the Zener diode ZD70 is connected to the connection point between 0 and R75, and the anode is grounded. Resistance R
The connection point between 70 and R75 is further connected to the base of the transistor Q70 via a resistor R77.
【００６３】トランジスタＱ７０のベースは、更にコン
デンサＣ７０を介して接地され、エミッタは接地され、
コレクタは、抵抗Ｒ７１を介して制御電源ＢCCに接続さ
れるとともに、トランジスタＱ７１のベースに接続され
ている。The base of the transistor Q70 is further grounded via a capacitor C70, the emitter is grounded,
The collector is connected to the control power supply B CC via the resistor R71 and to the base of the transistor Q71.
【００６４】トランジスタＱ７１のエミッタは、制御電
源ＢCCに接続され、コレクタは、抵抗Ｒ７２を介して接
地されるとともに、コンデンサＣ７１を介して接地さ
れ、更に抵抗Ｒ７９を介してトランジスタＱ７３のベー
スに接続されている。The emitter of transistor Q71 is connected to control power supply B CC , and the collector is grounded via resistor R72, grounded via capacitor C71, and connected to the base of transistor Q73 via resistor R79. Have been.
【００６５】一方、ＦＥＴ１のゲートは、抵抗Ｒ７３及
びコンデンサＣ７２からなる直列回路を介して接地され
ている。抵抗Ｒ７３とコンデンサＣ７２の接続点はトラ
ンジスタＱ７２のベースに接続され、トランジスタＱ７
２のエミッタは接地され、コレクタは、抵抗Ｒ７４を介
して制御電源ＢCCに接続されるとともに、トランジスタ
Ｑ７３のコレクタに接続されている。On the other hand, the gate of FET1 is grounded via a series circuit consisting of a resistor R73 and a capacitor C72. The connection point between the resistor R73 and the capacitor C72 is connected to the base of the transistor Q72.
Second emitter is grounded, the collector is connected to the control power supply B CC through a resistor R74, is connected to the collector of the transistor Q73.
【００６６】そして、トランジスタＱ７３のエミッタは
抵抗Ｒ７６を介して接地されるとともに抵抗Ｒ７８を介
して制御回路８内のトランジスタＱ９１のベースに接続
されており、抵抗Ｒ７８とトランジスタＱ９１のベース
の接続点はコンデンサＣ７３を介して接地されている。The emitter of the transistor Q73 is grounded via a resistor R76 and connected to the base of a transistor Q91 in the control circuit 8 via a resistor R78. The connection point between the resistor R78 and the base of the transistor Q91 is It is grounded via a capacitor C73.
【００６７】（６）制御回路８（図６参照） 制御回路８は、ＰＮＰトランジスタＱ８２，Ｑ８３と、
ＮＰＮトランジスタＱ８４，Ｑ８５，Ｑ９０，Ｑ９１
と、抵抗Ｒ８１〜Ｒ８３，Ｒ９０〜Ｒ９６と、コンデン
サＣ８０，Ｃ９０，Ｃ９１と、ツェナーダイオードＺＤ
９０，ＺＤ９１と、フリップフロップＵ３Ａと、ランプ
スイッチＳＷと、制御部８０とを備えている。(6) Control circuit 8 (see FIG. 6) The control circuit 8 includes PNP transistors Q82 and Q83,
NPN transistors Q84, Q85, Q90, Q91
, Resistors R81 to R83, R90 to R96, capacitors C80, C90, C91, and a Zener diode ZD.
90, ZD91, a flip-flop U3A, a lamp switch SW, and a control unit 80.
【００６８】トランジスタＱ８２のエミッタは制御電源
ＢCCに接続され、コレクタは、トランジスタＱ８３のコ
レクタに接続されるとともに、抵抗Ｒ８１を介して接地
され、更に抵抗Ｒ８５を介してフリップフロップＵ３Ａ
のクロック端子ＣＬＫに接続されている。The emitter of the transistor Q82 is connected to the control power supply B CC , and the collector is connected to the collector of the transistor Q83, grounded via a resistor R81, and further connected to the flip-flop U3A via a resistor R85.
Is connected to the clock terminal CLK.
【００６９】トランジスタＱ８３のエミッタは制御電源
ＢCCに接続され、ベースは抵抗Ｒ８３を介して制御電源
ＢCCに接続されるとともに、トランジスタＱ８４のコレ
クタに接続されており、トランジスタＱ８４のエミッタ
は接地されている。The emitter of transistor Q83 is connected to control power supply B CC , the base is connected to control power supply B CC via resistor R83, and is connected to the collector of transistor Q84. The emitter of transistor Q84 is grounded. ing.
【００７０】フリップフロップＵ３Ａは、スイッチ制御
手段として機能するもので、そのクロック端子ＣＬＫ
は、更にコンデンサＣ８０を介して接地されている。フ
リップフロップＵ３Ａの入力端子Ｄ及びプリセット入力
端子ＰＲＥは制御電源ＢCCに接続され、クリア入力端子
ＣＬＲは、抵抗Ｒ９０を介して制御部８０の出力端子Ｐ
１に接続されている。The flip-flop U3A functions as switch control means, and its clock terminal CLK
Are grounded via a capacitor C80. The input terminal D and the preset input terminal PRE of the flip-flop U3A are connected to the control power supply B CC , and the clear input terminal CLR is connected to the output terminal P of the control unit 80 via a resistor R90.
1 connected.
【００７１】フリップフロップＵ３Ａの出力端子Ｑは、
抵抗Ｒ８４を介してトランジスタＱ８５のベースに接続
されるとともに、トランジスタＱ９０のベースに接続さ
れている。トランジスタＱ８５のベースは抵抗Ｒ８２を
介して接地され、エミッタは接地されている。The output terminal Q of the flip-flop U3A is
It is connected to the base of the transistor Q85 via the resistor R84 and to the base of the transistor Q90. The base of transistor Q85 is grounded via resistor R82, and the emitter is grounded.
【００７２】トランジスタＱ９０のベースは、更に抵抗
Ｒ９４を介して接地され、エミッタは接地され、コレク
タは制御部８０の入力端子Ｐ３に接続されるとともに、
抵抗Ｒ９５を介して制御電源ＢCCに接続されている。ト
ランジスタＱ９１のコレクタは制御部８０の入力端子Ｐ
３に接続され、エミッタは接地されている。制御部８０
の入力端子Ｐ４は、抵抗Ｒ９６を介して制御電源電圧Ｖ
CCまでプルアップされるとともに、ランプスイッチＳＷ
を介して接地されている。The base of transistor Q90 is further grounded via resistor R94, the emitter is grounded, and the collector is connected to input terminal P3 of control unit 80.
It is connected to a control power supply B CC via a resistor R95. The collector of the transistor Q91 is connected to the input terminal P of the control unit 80.
3 and the emitter is grounded. Control unit 80
Of the control power supply voltage V via a resistor R96.
It is pulled up to CC and the lamp switch SW
Grounded.
【００７３】ランプスイッチＳＷは、外部から操作され
てオンオフされることにより、ランプＬの点灯消灯を指
示するためのもので、オンのときはローレベル信号が入
力端子Ｐ４に入力され、オフのときはハイレベル信号が
入力される。The lamp switch SW is operated externally to turn on and off, thereby instructing the turning on and off of the lamp L. When the lamp switch SW is on, a low-level signal is input to the input terminal P4, and when the lamp switch SW is off, Is a high level signal.
【００７４】制御部８０の出力端子Ｐ１に接続された抵
抗Ｒ９０とスイッチ駆動回路３内の抵抗Ｒ３との接続点
は、ツェナーダイオードＺＤ９０、抵抗Ｒ９１及びコン
デンサＣ９０からなる並列回路を介して接地されてい
る。また、制御部８０の出力端子Ｐ２に接続された抵抗
Ｒ９２とスイッチ駆動回路３内の抵抗Ｒ１５との接続点
は、ツェナーダイオードＺＤ９１、抵抗Ｒ９３及びコン
デンサＣ９１からなる並列回路を介して接地されてい
る。The connection point between the resistor R90 connected to the output terminal P1 of the control unit 80 and the resistor R3 in the switch drive circuit 3 is grounded via a parallel circuit consisting of a Zener diode ZD90, a resistor R91 and a capacitor C90. I have. The connection point between the resistor R92 connected to the output terminal P2 of the control unit 80 and the resistor R15 in the switch drive circuit 3 is grounded via a parallel circuit including a Zener diode ZD91, a resistor R93, and a capacitor C91. .
【００７５】制御部８０は、ＲＯＭ８１及びＲＡＭ８２
を備え、ＣＰＵ等からなり、このランプ制御回路の動作
を制御するものである。ＲＯＭ８１は制御プログラムや
予め設定されたデータを記憶するもので、ＲＡＭ８２は
データを一時的に保管するものである。制御部８０は、
以下の〜に示す機能を有する。The control unit 80 includes a ROM 81 and a RAM 82
And comprises a CPU or the like to control the operation of the lamp control circuit. The ROM 81 stores a control program and preset data, and the RAM 82 temporarily stores the data. The control unit 80
It has the following functions:
【００７６】入力端子Ｐ４の入力信号のレベルに基づ
いてランプスイッチＳＷのオンオフを判別し、ランプス
イッチＳＷがオンのときはハイレベル、オフのときはロ
ーレベルのスイッチ信号を出力端子Ｐ１から出力する。On / off of the lamp switch SW is determined based on the level of the input signal at the input terminal P4, and a high-level switch signal is output from the output terminal P1 when the lamp switch SW is on and low-level when the lamp switch SW is off. .
【００７７】ランプスイッチＳＷと同様の回路構成で
制御部８０に接続された操作スイッチ（図略）のオンオ
フを判別し、ランプスイッチＳＷがオンであって操作ス
イッチがオンのときは、0.1〜1kHz程度の所定周波数で
所定のオンデューティ（本実施形態では例えば50％）の
ＰＷＭ駆動信号を、ランプスイッチＳＷがオンであって
操作スイッチがオフのときは、100％のオンデューティ
のＰＷＭ駆動信号を出力端子Ｐ２から出力する。With the same circuit configuration as the lamp switch SW, the on / off state of an operation switch (not shown) connected to the control unit 80 is determined. When the lamp switch SW is on and the operation switch is on, 0.1 to 1 kHz When the lamp switch SW is on and the operation switch is off, a PWM drive signal having a 100% on-duty is output at a predetermined on-duty (for example, 50% in this embodiment) at a predetermined frequency. Output from the output terminal P2.
【００７８】入力端子Ｐ３の入力信号のレベルに基づ
いて、このランプ制御回路に異常が発生したことを判定
する。このとき、出力端子Ｐ１からローレベル信号を出
力しているときに入力端子Ｐ３がローレベルになると、
ＦＥＴ１に短絡故障が発生したと判定する。Based on the level of the input signal at the input terminal P3, it is determined that an abnormality has occurred in the lamp control circuit. At this time, if the input terminal P3 becomes low level while outputting a low level signal from the output terminal P1,
It is determined that a short-circuit fault has occurred in FET1.
【００７９】なお、異常であると判定してＦＥＴ１をオ
フにするようにしてもよい。このとき、その旨のステー
タス信号を出力するようにしてもよい。また、制御部８
０に接続された警告用のＬＥＤを備え、このステータス
信号によって警告用ＬＥＤを点灯させるようにしてもよ
い。Incidentally, the FET 1 may be turned off when it is determined that there is an abnormality. At this time, a status signal to that effect may be output. The control unit 8
A warning LED connected to 0 may be provided, and the warning LED may be turned on by this status signal.
【００８０】次に、以上のような回路構成の各回路３，
５〜８の動作及び効果について順に説明する。 （１）スイッチ駆動回路３（図２、図７参照） 図７は遅延回路３１による突入電流の低減効果を説明す
るためのタイミングチャートである。Next, each circuit 3,
The operations and effects of 5 to 8 will be described in order. (1) Switch drive circuit 3 (see FIGS. 2 and 7) FIG. 7 is a timing chart for explaining the effect of the delay circuit 31 to reduce the inrush current.
【００８１】図２において、ランプスイッチＳＷ（図
６）がオフの定常状態では、制御部８０の出力端子Ｐ１
がローレベルになっているので、トランジスタＱ２がオ
フになっている。In FIG. 2, in a steady state where the lamp switch SW (FIG. 6) is off, the output terminal P1
Is at a low level, so that the transistor Q2 is off.
【００８２】ここで、抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ６の抵
抗値Ｒ1，Ｒ2，Ｒ5，Ｒ6は、Ｒ1≪Ｒ5＜Ｒ6，Ｒ2≪Ｒ5
となっており、トランジスタＱ２がオフのとき、トラン
ジスタＱ１のベース−エミッタ間電圧が0.6Ｖ以下にな
るように設計されている。Here, the resistance values R 1 , R 2 , R 5 and R 6 of the resistors R 1 , R 2 , R 5 and R 6 are R 1 ≪R 5 <R 6 , R 2 ≪R 5
When the transistor Q2 is off, the base-emitter voltage of the transistor Q1 is designed to be 0.6 V or less.
【００８３】従って、トランジスタＱ１がオフになって
おり、これによってコンデンサＣ１には電荷が蓄積され
ていない。Therefore, the transistor Q1 is off, and no electric charge is stored in the capacitor C1.
【００８４】ランプスイッチＳＷ及び図略の操作スイッ
チがオンにされると、制御部８０の出力端子Ｐ１からハ
イレベルのスイッチ信号が出力されるとともに、出力端
子Ｐ２からオンデューティ50％のＰＷＭ駆動信号が出力
される。When the lamp switch SW and an operation switch (not shown) are turned on, a high-level switch signal is output from the output terminal P1 of the control unit 80, and a PWM drive signal having an on-duty of 50% is output from the output terminal P2. Is output.
【００８５】このスイッチ信号により抵抗Ｒ３を介して
トランジスタＱ２がオンになり、トランジスタＱ２のオ
ンによって、トランジスタＱ３がオフにされるとともに
トランジスタＱ１がオンになる。The switch signal turns on the transistor Q2 via the resistor R3. When the transistor Q2 turns on, the transistor Q3 turns off and the transistor Q1 turns on.
【００８６】トランジスタＱ１のオンによって、抵抗Ｒ
７及びコンデンサＣ１からなる遅延回路３１が動作し、
この遅延回路３１の作用によって、抵抗Ｒ１３，Ｒ１
４，Ｒ１７，Ｒ１８を通りベース電流が徐々に流れるの
で、トランジスタＱ６が緩やかにオンになる。When the transistor Q1 is turned on, the resistance R
7 and the capacitor C1 operate the delay circuit 31,
Due to the action of the delay circuit 31, the resistors R13, R1
4, the base current gradually flows through R17 and R18, so that the transistor Q6 is slowly turned on.
【００８７】トランジスタＱ６のオンによって、マルチ
バイブレータ発振回路が発振動作を開始して、コンデン
サＣ３の他方の電極（図２中、Ｘ点）にダイオードＤ１
のアノード電位に等しいレベルのパルス電圧が発生す
る。When the transistor Q6 is turned on, the multivibrator oscillation circuit starts oscillating, and a diode D1 is connected to the other electrode (point X in FIG. 2) of the capacitor C3.
A pulse voltage of a level equal to the anode potential of the pixel is generated.
【００８８】そして、コンデンサＣ４の作用によって、
コンデンサＣ４のＸ点と反対側の電極の電位が、このパ
ルス電圧分だけ持ち上げられることにより、ダイオード
Ｄ１のカソード側の電圧レベルがアノード側のほぼ２倍
になり、この電圧が、ダイオードＤ２及び抵抗Ｒ１９Ａ
を介してＦＥＴ１のゲートに印加されて、ＦＥＴ１がオ
ンになる。すなわち、マルチバイブレータ発振回路及び
コンデンサＣ４は、ＦＥＴ１を駆動するチャージポンプ
回路３２を構成している。Then, by the action of the capacitor C4,
By raising the potential of the electrode on the side opposite to the point X of the capacitor C4 by this pulse voltage, the voltage level on the cathode side of the diode D1 becomes almost twice as high as that on the anode side. R19A
Is applied to the gate of FET1 to turn on FET1. That is, the multivibrator oscillation circuit and the capacitor C4 constitute a charge pump circuit 32 for driving the FET1.
【００８９】このように、チャージポンプ回路３２の出
力側に抵抗Ｒ１９Ａを接続することによって、抵抗Ｒ１
９ＡとＦＥＴ１のゲートの容量成分とによってＣＲ回路
が形成され、これによってＦＥＴ１のゲートに印加され
る電圧信号の立上りが多少緩やかなものとされるので、
ＦＥＴ１のオン時に発生するノイズのレベルを低減する
ことができる。As described above, by connecting the resistor R19A to the output side of the charge pump circuit 32, the resistance R1
9A and the capacitance component of the gate of the FET1 form a CR circuit, which makes the rise of the voltage signal applied to the gate of the FET1 somewhat gentle.
The level of noise generated when the FET 1 is turned on can be reduced.
【００９０】なお、ＦＥＴ１のゲートに印加される電圧
による電流の逆流は、ダイオードＤ１，Ｄ２によって阻
止される。Note that reverse current flow due to the voltage applied to the gate of FET1 is prevented by diodes D1 and D2.
【００９１】一方、制御部８０の出力端子Ｐ２から出力
されるＰＷＭ駆動信号がハイレベルのときは、抵抗Ｒ９
２，Ｒ１５を介してベース電流が供給されてトランジス
タＱ７がオンになり、このトランジスタＱ７のオンによ
ってベース電流がバイパスされるので、トランジスタＱ
８がオフになる。トランジスタＱ８がオフのときは、チ
ャージポンプ回路３２によって生成された電圧がＦＥＴ
１のゲートに印加されて、ＦＥＴ１がオンになる。On the other hand, when the PWM drive signal output from the output terminal P2 of the control unit 80 is at a high level, the resistance R9
2, the base current is supplied via R15, and the transistor Q7 is turned on. By turning on the transistor Q7, the base current is bypassed.
8 turns off. When the transistor Q8 is off, the voltage generated by the charge pump circuit 32
1 is applied to the gate of FET1 to turn on FET1.
【００９２】これに対して、ＰＷＭ駆動信号がローレベ
ルのときは、トランジスタＱ７はオフになるので、抵抗
Ｒ１３，Ｒ１４，Ｒ１７を通ってベース電流が供給され
てトランジスタＱ８がオンになる。トランジスタＱ８が
オンになると、ＦＥＴ１のゲートに印加されている電圧
が抵抗Ｒ１９Ｂ及びトランジスタＱ８を介してアースに
落されるので、ＦＥＴ１がオフにされる。On the other hand, when the PWM drive signal is at the low level, the transistor Q7 is turned off, so that the base current is supplied through the resistors R13, R14 and R17 and the transistor Q8 is turned on. When the transistor Q8 is turned on, the voltage applied to the gate of the FET1 is dropped to the ground via the resistor R19B and the transistor Q8, so that the FET1 is turned off.
【００９３】このように、制御部８０の出力端子Ｐ２か
ら出力されるＰＷＭ駆動信号によりＦＥＴ１のオンオフ
を制御することによって、ランプＬの発光光量を制御す
ることができる。例えば50％デューティのＰＷＭ駆動信
号を出力すれば、ランプＬを減光点灯することができ、
100％デューティのＰＷＭ駆動信号を出力すれば、ラン
プＬをフル光量で点灯することができる。As described above, the on / off of the FET 1 is controlled by the PWM drive signal output from the output terminal P2 of the control unit 80, whereby the amount of light emitted from the lamp L can be controlled. For example, if a PWM drive signal with a 50% duty is output, the lamp L can be dimly lit,
If a PWM drive signal with a 100% duty is output, the lamp L can be turned on with full light quantity.
【００９４】例えば、テールランプを50％オンデューテ
ィ、ストップランプを100％オンデューティとすること
により、同一のフィラメントを共用することができる。
この場合には、上記図略の操作スイッチは、ブレーキペ
ダル（図略）に連動するように構成すればよい。For example, by setting the tail lamp to 50% on-duty and the stop lamp to 100% on-duty, the same filament can be shared.
In this case, the operation switch (not shown) may be configured to be linked with a brake pedal (not shown).
【００９５】また、制御部８０の出力端子Ｐ１から出力
されるスイッチ信号の立上り時は、遅延回路３１の作用
によってＦＥＴ１が緩やかにオンになる。従って、図７
に示すように、ランプＬに流れる負荷電流ＩLの突入電
流のレベルを、遅延回路３１がない場合に比べて低下さ
せることができる。Further, when the switch signal output from the output terminal P1 of the control section 80 rises, the FET1 is slowly turned on by the action of the delay circuit 31. Therefore, FIG.
As shown in, the level of rush current of the load current I L which flows in the lamp L, can be reduced as compared with the case where there is no delay circuit 31.
【００９６】一方、ＰＷＭ駆動信号の２回目以降のパル
ス信号においては、遅延回路３１よりランプＬに近接し
た位置に配設されたトランジスタＱ７のオンオフによっ
てＦＥＴ１のオンオフを制御しているので、遅延回路３
１は動作せず、ＦＥＴ１のオンオフは遅延することなく
通常通りに行われる。On the other hand, in the second and subsequent pulse signals of the PWM drive signal, since the on / off of the FET 1 is controlled by the on / off of the transistor Q7 disposed closer to the ramp L than the delay circuit 31, the delay circuit 3
No. 1 does not operate, and FET 1 is turned on / off normally without delay.
【００９７】従って、ＦＥＴ１のゲートへの印加電圧の
レベルが十分高くない場合には、ＦＥＴ１のオン抵抗が
上昇して発熱することによってＦＥＴ１の寿命が短縮し
てしまう虞れがあるが、ゲート電圧の立上りが抑制され
るのは、スイッチ信号のオン時、すなわちＰＷＭ駆動信
号の１回目のパルスだけであり、２回目以降は通常の早
い立上りのゲート電圧が印加されるので、このような虞
れを防止することができる。Therefore, if the level of the voltage applied to the gate of the FET 1 is not sufficiently high, the on-resistance of the FET 1 may increase to generate heat, thereby shortening the life of the FET 1. Is suppressed only when the switch signal is turned on, that is, only in the first pulse of the PWM drive signal, and in the second and subsequent times, a normal fast rising gate voltage is applied. Can be prevented.
【００９８】なお、ＰＷＭ駆動信号の２回目以降のパル
ス信号においては、１回目の通電によってランプＬのフ
ィラメント温度が十分に上昇しているので、遅延回路３
１による作用がなくても、突入電流のレベルが高くなる
ことはない。In the second and subsequent pulse signals of the PWM drive signal, since the filament temperature of the lamp L is sufficiently increased by the first energization, the delay circuit 3
Even without the action of 1, the inrush current level does not increase.
【００９９】このように、ランプＬを点灯させるスイッ
チ信号を出力する回路と、ＦＥＴ１のオンオフを駆動す
るＰＷＭ駆動信号を出力する回路とを分離して個別に設
けることにより、ＦＥＴ１の寿命を低下させることな
く、ランプＬに流入する突入電流のレベルを低下させる
ことができ、これによってランプＬの長寿命化を図るこ
とができる。As described above, the circuit for outputting the switch signal for turning on the lamp L and the circuit for outputting the PWM drive signal for driving the on / off of the FET 1 are separately provided to shorten the life of the FET 1. Therefore, the level of the inrush current flowing into the lamp L can be reduced, and the life of the lamp L can be extended.
【０１００】（２）過電流検知回路５（図３、図８参
照） 図８は図３のＹ点の電圧の電源電圧依存性を示す特性図
である。(2) Overcurrent detection circuit 5 (see FIGS. 3 and 8) FIG. 8 is a characteristic diagram showing the power supply voltage dependency of the voltage at point Y in FIG.
【０１０１】上述したように、基準電圧生成回路５２の
トランジスタＱ３０〜Ｑ３２及び抵抗Ｒ３１〜Ｒ３３
は、いわゆるワイドラー型バンドギャップリファレンス
回路に類似する回路を構成している。しかし、ワイドラ
ー型バンドギャップリファレンス回路では定電流回路及
びＮＰＮトランジスタを用いているのに対して、本実施
形態は、レベル変動回路としての抵抗Ｒ３４を用いてい
る。As described above, the transistors Q30 to Q32 and the resistors R31 to R33 of the reference voltage generation circuit 52
Constitutes a circuit similar to a so-called Widlar bandgap reference circuit. However, while the Widlar bandgap reference circuit uses a constant current circuit and an NPN transistor, the present embodiment uses a resistor R34 as a level variation circuit.
【０１０２】抵抗Ｒ３４を用いることによって、図３の
Ｙ点の電圧特性は、図８に示すように、周囲温度に依存
しない点ではワイドラー型バンドギャップリファレンス
回路と同様であるが、バッテリーＢの出力電圧に依存す
る点でワイドラー型バンドギャップリファレンス回路と
異なっている。By using the resistor R34, the voltage characteristic at the point Y in FIG. 3 is similar to that of the Widlar band gap reference circuit in that it does not depend on the ambient temperature as shown in FIG. It differs from the Widlar bandgap reference circuit in that it depends on the voltage.
【０１０３】このように、抵抗Ｒ３４は基準電圧のレベ
ルをバッテリー電圧ＶBに応じて変動させるレベル変動
回路として機能するものである。[0103] Thus, resistor R34 is to function as a level changing circuit for varying according to the level of the reference voltage to the battery voltage V B.
【０１０４】一方、図３において、ランプスイッチＳＷ
がオフの定常状態では、トランジスタＱ２がオフになっ
ているので、ダイオードＤ０、抵抗Ｒ１，Ｒ２を介して
ベース電流が供給されてトランジスタＱ３４，Ｑ３５が
オンになっている。トランジスタＱ３５のオンによりト
ランジスタＱ３３がオンしているので、バッテリーＢの
正極端子Ｂ１から抵抗Ｒ３９を介してコンデンサＣ３０
が充電されている。On the other hand, in FIG.
Is off, the transistor Q2 is off, the base current is supplied via the diode D0 and the resistors R1 and R2, and the transistors Q34 and Q35 are on. Since the transistor Q33 is turned on by turning on the transistor Q35, the capacitor C30 is connected via the resistor R39 from the positive terminal B1 of the battery B.
Is charged.
【０１０５】このとき、比較器Ｕ１４の非反転入力端子
への入力電圧は、抵抗Ｒ３９，Ｒ４０の抵抗比と、ダイ
オードＤ３１，Ｄ３０の両端電圧と、Ｙ点の電圧とによ
って決まる。At this time, the input voltage to the non-inverting input terminal of the comparator U14 is determined by the resistance ratio of the resistors R39 and R40, the voltage across the diodes D31 and D30, and the voltage at the point Y.
【０１０６】この状態で、ランプスイッチＳＷがオンに
されると、制御部８０の出力端子Ｐ１から出力されるス
イッチ信号によってトランジスタＱ２がオンにされ、こ
れによってトランジスタＱ３４，Ｑ３５がオフになり、
トランジスタＱ３５のオフによりトランジスタＱ３３が
オフになる。In this state, when the lamp switch SW is turned on, the transistor Q2 is turned on by the switch signal output from the output terminal P1 of the control unit 80, thereby turning off the transistors Q34 and Q35,
The turning off of the transistor Q35 turns off the transistor Q33.
【０１０７】従って、ランプスイッチＳＷがオンにされ
た瞬間は、Ｙ点の電圧とコンデンサＣ３０の充電電圧と
を加算した電圧が、比較器Ｕ１４の非反転入力端子に入
力される。Therefore, at the moment when the lamp switch SW is turned on, a voltage obtained by adding the voltage at the point Y and the charging voltage of the capacitor C30 is input to the non-inverting input terminal of the comparator U14.
【０１０８】その後、コンデンサＣ３０に蓄積されてい
た電荷は抵抗Ｒ４０を介して放電され、コンデンサＣ３
０の充電電圧は低下して、比較器Ｕ１４の非反転入力端
子への入力電圧はＹ点の電圧に収束する。Thereafter, the electric charge stored in the capacitor C30 is discharged via the resistor R40, and
The charging voltage of 0 decreases, and the input voltage to the non-inverting input terminal of the comparator U14 converges to the voltage at the point Y.
【０１０９】一方、電流電圧変換回路５１において、シ
ャント抵抗２に流れる負荷電流ＩLに比例する電流が、
トランジスタＱ４０を通って抵抗Ｒ４１に流れる。[0109] On the other hand, in the current-voltage conversion circuit 51, a current proportional to the load current I L that flows through the shunt resistor 2,
It flows to the resistor R41 through the transistor Q40.
【０１１０】上述したように、電流電圧変換回路５１は
カレントミラー回路に類似する回路を構成しており、抵
抗Ｒ４１，Ｒ４３の抵抗値を等しくしておくと、トラン
ジスタＱ４０に流れる電流と等しい電流がトランジスタ
Ｑ４１に流れる。As described above, the current-voltage conversion circuit 51 constitutes a circuit similar to a current mirror circuit. If the resistances of the resistors R41 and R43 are equal, a current equal to the current flowing through the transistor Q40 is obtained. It flows to the transistor Q41.
【０１１１】従って、シャント抵抗２に流れる負荷電流
ＩLに比例した電流がトランジスタＱ４１に流れるの
で、この電流による抵抗Ｒ４２，Ｒ４３での電圧降下分
が抵抗分割されてなる負荷電流ＩLに比例した電圧が比
較器Ｕ１４の反転入力端子に入力される。[0111] Therefore, since the current proportional to the load current I L that flows through the shunt resistor 2 flows through the transistor Q41, is proportional to the load current I L voltage drop at the resistor R42, R43 by the current is formed by resistance division The voltage is input to the inverting input terminal of the comparator U14.
【０１１２】そして、比較器Ｕ１４により、電流電圧変
換回路５１から反転入力端子への入力電圧Ｖ51と、基準
電圧生成回路５２から非反転入力端子への入力電圧Ｖ52
とが比較され、Ｖ51≦Ｖ52、すなわち正常であれば出力
端子からハイレベル信号が出力されてトランジスタＱ８
２がオフになる。[0112] Then, the comparator by U14, an input voltage V 51 from the current-voltage conversion circuit 51 to the inverting input terminal, a reference voltage input voltage V 52 from the generator 52 to the non-inverting input terminal
V 51 ≦ V 52 , that is, if normal, a high-level signal is output from the output terminal and the transistor Q8
2 turns off.
【０１１３】一方、Ｖ51＞Ｖ52、すなわち負荷電流ＩL
として過電流が流れれば出力端子からローレベル信号が
出力されてトランジスタＱ８２がオンになる。On the other hand, V 51 > V 52 , that is, the load current I L
If an overcurrent flows, a low level signal is output from the output terminal and the transistor Q82 is turned on.
【０１１４】なお、トランジスタＱ８２以降の動作につ
いては、後述の（５）制御回路８において説明する。The operation after the transistor Q82 will be described later in (5) the control circuit 8.
【０１１５】このように、比較器Ｕ１４の非反転入力端
子には、ランプスイッチＳＷのオン時には高く、その後
徐々に低下するような基準電圧を入力することができ、
これによってランプＬの突入電流を考慮した基準電圧と
することができる。As described above, a reference voltage that is high when the lamp switch SW is turned on and then gradually decreases can be input to the non-inverting input terminal of the comparator U14.
Thereby, the reference voltage can be set in consideration of the rush current of the lamp L.
【０１１６】また、基準電圧生成回路５２の電源として
抵抗Ｒ３４を介してバッテリーＢの正極端子Ｂ１に接続
するようにしたので、生成する基準電圧をバッテリー電
圧ＶBに依存させることができ、これによって過電流か
否かを判定する電流基準値をバッテリー電圧ＶBに応じ
たレベルにすることができる。従って、バッテリー電圧
ＶBの変動に関わりなく、精度よく過電流を判定するこ
とができる。[0116] Further, since to be connected to the positive terminal B1 of the battery B through the resistor R34 as a power supply of the reference voltage generating circuit 52, it can be made dependent reference voltage to be generated in the battery voltage V B, thereby it can be a level that the current reference value determines overcurrent or not in accordance with the battery voltage V B. Therefore, regardless of the variation of the battery voltage V B, it can be determined accurately over-current.
【０１１７】（３）異常電流検知回路６（図４、図９参
照） 図９は回路が断続的に開放状態になるような態様の異常
が生じたときの負荷電流を示す図である。(3) Abnormal current detection circuit 6 (see FIGS. 4 and 9) FIG. 9 is a diagram showing a load current when an abnormality occurs such that the circuit is opened intermittently.
【０１１８】電流電圧変換回路６１では、電流電圧変換
回路５１と同様に、シャント抵抗２に流れる負荷電流Ｉ
Lに比例した電流がトランジスタＱ６１に流れるので、
この電流による抵抗Ｒ６１，Ｒ６２での電圧降下分が抵
抗分割されてなる負荷電流ＩLに比例した電圧が比較器
Ｕ１５の反転入力端子に入力される。In the current-voltage conversion circuit 61, similarly to the current-voltage conversion circuit 51, the load current I flowing through the shunt resistor 2 is
Since a current proportional to L flows through the transistor Q61,
Voltage voltage drop in accordance with the current resistance R61, R62 is proportional to the load current I L formed by resistance division is input to the inverting input terminal of the comparator U15.
【０１１９】一方、比較電圧生成回路６２において、Ｆ
ＥＴ１がオンになって負荷電流ＩLが流れると、シャン
ト抵抗２及び抵抗Ｒ５３を介してベース電流が供給され
てトランジスタＱ５２がオンになり、トランジスタＱ５
２のオンによりトランジスタＱ５１がオンになる。On the other hand, in comparison voltage generation circuit 62, F
ET1 is the turned on flows the load current I L, the transistor Q52 is turned on base current is supplied through the shunt resistor 2 and resistor R53, the transistor Q5
Turning on 2 turns on transistor Q51.
【０１２０】このトランジスタＱ５１のオンによって、
シャント抵抗２から分岐して抵抗Ｒ５４，Ｒ５５に流れ
る電流による抵抗Ｒ５４，Ｒ５５での電圧降下分が抵抗
分割されてなる電圧が比較器Ｕ１５の非反転入力端子に
入力される。By turning on this transistor Q51,
A voltage obtained by dividing the voltage drop in the resistors R54 and R55 due to the current flowing through the resistors R54 and R55 by branching from the shunt resistor 2 is divided by a resistor and input to the non-inverting input terminal of the comparator U15.
【０１２１】なお、抵抗Ｒ５４，Ｒ５５の抵抗比は、抵
抗分割されてなる電圧のレベルが定常電流の範囲をある
程度下回る値に対応するように設定されている。The resistance ratio of the resistors R54 and R55 is set so that the level of the voltage obtained by the resistance division corresponds to a value that is somewhat lower than the range of the steady-state current.
【０１２２】そして、比較器Ｕ１５により、電流電圧変
換回路６１から反転入力端子への入力電圧Ｖ61と、比較
電圧生成回路６２から非反転入力端子への入力電圧Ｖ62
とが比較され、Ｖ61＞Ｖ62であれば、正常とみなして出
力端子からローレベル信号が出力されてトランジスタＱ
８４がオフになる。[0122] Then, the comparator by U15, current voltage and the input voltage V 61 to the inverting input terminal from the conversion circuit 61, the input voltage V 62 from the comparison voltage generation circuit 62 to the non-inverting input terminal
And if V 61 > V 62 , it is regarded as normal and a low level signal is output from the output terminal and the transistor Q
84 turns off.
【０１２３】一方、負荷電流ＩLが異常に小さく、Ｖ61
≦Ｖ62であれば、出力端子からハイレベル信号が出力さ
れて、電源ＶCCから抵抗Ｒ６３を介してベース電流が供
給されてトランジスタＱ８４がオンになる。トランジス
タＱ８４のオンにより、ＦＥＴ１がオフにされ、これに
よって、図９に示すように異常電流の通電が停止される
こととなる。On the other hand, when the load current I L is abnormally small and V 61
If ≦ V 62, the high level signal from the output terminal is output, the transistor Q84 is turned on is supplied base current from the power supply V CC through a resistor R63. When the transistor Q84 is turned on, the FET 1 is turned off, thereby stopping the supply of the abnormal current as shown in FIG.
【０１２４】なお、トランジスタＱ８４以降の動作につ
いては、後述の（５）制御回路８において説明する。The operation after the transistor Q84 will be described later in (5) the control circuit 8.
【０１２５】このように、負荷電流ＩLが所定レベル以
下のときは異常が生じているとみなすようにしたので、
シャント抵抗２よりランプＬ側の範囲の電気配線Ｗ（図
４参照）が断続的に開放状態になるような態様の異常を
検知することができ、これによって、開放発生箇所にお
いてアーク放電が生じるのを未然に防止することがで
き、電気配線ＷやランプＬを確実に保護することができ
る。As described above, when the load current IL is equal to or lower than the predetermined level, it is determined that an abnormality has occurred.
It is possible to detect an abnormality in which the electric wiring W (see FIG. 4) in a range closer to the lamp L than the shunt resistor 2 is intermittently opened, whereby an arc discharge occurs at the position where the opening occurs. Can be prevented beforehand, and the electric wiring W and the lamp L can be reliably protected.
【０１２６】また、単に、シャント抵抗２から分岐して
抵抗Ｒ５４，Ｒ５５に流れる電流による抵抗Ｒ５４，Ｒ
５５での電圧降下分を抵抗分割して比較電圧を生成する
のに代えて、トランジスタＱ５１，Ｑ５２のオン時間だ
け比較電圧の生成を遅延させるようにしたので、ＦＥＴ
１のオン時に、トランジスタＱ６０，Ｑ６１のオン時間
だけ遅延する電流電圧変換回路６１からの入力電圧Ｖ61
に先行して比較電圧生成回路６２からの入力電圧Ｖ62が
立ち上がることによって異常であると誤検知するのを未
然に防止することができる。Further, the resistors R54 and R55 simply branch from the shunt resistor 2 and flow through the resistors R54 and R55.
Instead of generating the comparison voltage by dividing the voltage drop at 55 with a resistor, the generation of the comparison voltage is delayed by the ON time of the transistors Q51 and Q52.
1 is turned on, the input voltage V 61 from the current-voltage conversion circuit 61 is delayed by the on-time of the transistors Q60 and Q61.
Prior to that the erroneously detected to be abnormal by the rising input voltage V 62 from the comparison voltage generation circuit 62 can be prevented to.
【０１２７】（４）短絡故障検知回路７（図５参照） ランプスイッチＳＷがオフの定常状態では、ゲート電圧
が印加されていないので抵抗Ｒ７３を介してベース電流
が供給されず、トランジスタＱ７２がオフになってい
る。従って、このとき、トランジスタＱ７３のコレクタ
には抵抗Ｒ７４を介して電源ＶCCが印加されている。(4) Short-circuit fault detection circuit 7 (see FIG. 5) In the steady state where the lamp switch SW is off, no base current is supplied via the resistor R73 because no gate voltage is applied, and the transistor Q72 is turned off. It has become. Therefore, at this time, the power supply V CC is applied to the collector of the transistor Q73 via the resistor R74.
【０１２８】そして、ランプスイッチＳＷのオンにより
ＦＥＴ１のゲートに電圧が印加されると、このゲート電
圧によって抵抗Ｒ７３を介してベース電流が供給されて
トランジスタＱ７２がオンになり、このトランジスタＱ
７２のオンによってトランジスタＱ７３のコレクタがロ
ーレベルになる。When a voltage is applied to the gate of the FET 1 by turning on the lamp switch SW, a base current is supplied through the resistor R73 by the gate voltage, and the transistor Q72 is turned on.
Turning on 72 causes the collector of transistor Q73 to go low.
【０１２９】一方、ＦＥＴ１がオン、すなわちＦＥＴ１
のソース電位が上昇しているときには、抵抗Ｒ７０，Ｒ
７７を介してベース電流が供給されてトランジスタＱ７
０がオンになり、トランジスタＱ７０のオンによって、
電源ＶCCから抵抗Ｒ７１を介してベース電流が供給され
てトランジスタＱ７１がオンになり、トランジスタＱ７
１のオンにより、電源ＶCCからベース電流が供給されて
トランジスタＱ７３がオンになる。On the other hand, FET1 is on, that is, FET1
Of the resistors R70, R
The base current is supplied via the transistor 77 and the transistor Q7
0 turns on and the transistor Q70 turns on,
The base current is supplied from the power supply V CC via the resistor R71, and the transistor Q71 is turned on.
When 1 is turned on, the base current is supplied from the power supply V CC and the transistor Q73 is turned on.
【０１３０】従って、ＦＥＴ１にゲート電圧が印加され
ていないにも拘らずＦＥＴ１がオンになっているとき、
すなわちＦＥＴ１に短絡故障が発生したときには、電源
ＶCCから抵抗Ｒ７４、トランジスタＱ７３及び抵抗Ｒ７
８を介してベース電流が供給されて、制御回路８内のト
ランジスタＱ９１がオンになる。Therefore, when FET1 is on even though no gate voltage is applied to FET1,
That is, when the short-circuit fault occurs in FET1, the resistance from the power supply V CC R74, transistors Q73 and resistor R7
The base current is supplied through the transistor 8 and the transistor Q91 in the control circuit 8 is turned on.
【０１３１】なお、トランジスタＱ９１以降の動作につ
いては、以下の（５）制御回路８において説明する。The operation of the transistor Q91 and thereafter will be described in the following (5) control circuit 8.
【０１３２】（５）制御回路８（図６参照） フリップフロップＵ３Ａの入力端子Ｄ及びプリセット入
力端子ＰＲＥは、制御電源ＢCCに接続されており、ハイ
レベルになっている。(5) Control circuit 8 (see FIG. 6) The input terminal D and the preset input terminal PRE of the flip-flop U3A are connected to the control power supply B CC and are at a high level.
【０１３３】また、上記（２），（３）で説明したよう
に、本ランプ制御回路が正常状態のときはトランジスタ
Ｑ８２，Ｑ８４はオフになっている。従って、トランジ
スタＱ８４のオフによりトランジスタＱ８３はオフであ
り、トランジスタＱ８２，Ｑ８３のオフによって、フリ
ップフロップＵ３Ａのクロック端子ＣＬＫはローレベル
になっている。As described in the above (2) and (3), when the lamp control circuit is in a normal state, the transistors Q82 and Q84 are off. Therefore, the transistor Q83 is turned off by turning off the transistor Q84, and the clock terminal CLK of the flip-flop U3A is set to low level by turning off the transistors Q82 and Q83.
【０１３４】そして、ランプスイッチＳＷがオンにされ
ると、制御部８０の出力端子Ｐ１からハイレベル信号が
出力され、これによってフリップフロップＵ３Ａのクリ
ア入力端子ＣＬＲがハイレベルになる。Then, when the lamp switch SW is turned on, a high-level signal is output from the output terminal P1 of the control unit 80, whereby the clear input terminal CLR of the flip-flop U3A goes high.
【０１３５】従って、回路が正常状態のときは、フリッ
プフロップＵ３Ａのクロック端子ＣＬＫがローレベルに
保持されるのでフリップフロップＵ３Ａの出力端子Ｑは
初期状態、すなわちローレベルに保持される。Therefore, when the circuit is in a normal state, the clock terminal CLK of the flip-flop U3A is held at the low level, and the output terminal Q of the flip-flop U3A is held in the initial state, that is, at the low level.
【０１３６】そして、ランプスイッチＳＷがオフにされ
ると、制御部８０の出力端子Ｐ１からローレベル信号が
出力され、これによってフリップフロップＵ３Ａのクリ
ア入力端子ＣＬＲがローレベルになるので、フリップフ
ロップＵ３Ａの出力端子Ｑはローレベルになる。When the lamp switch SW is turned off, a low-level signal is output from the output terminal P1 of the control unit 80, whereby the clear input terminal CLR of the flip-flop U3A becomes low level. Output terminal Q becomes low level.
【０１３７】一方、ランプスイッチＳＷがオンのとき
に、過電流検知回路５において過電流が検知されたとき
に、トランジスタＱ８２がオフからオンに切り替わり、
トランジスタＱ８２がオンになると、電源ＶCCからの電
圧が抵抗Ｒ８１の両端に印加されてフリップフロップＵ
３Ａのクロック端子ＣＬＫがローレベルからハイレベル
に切り替わる。On the other hand, when the overcurrent detection circuit 5 detects an overcurrent while the lamp switch SW is on, the transistor Q82 switches from off to on,
When the transistor Q82 is turned on, the voltage from the power supply V CC is applied across the resistor R81 and the flip-flop U
The clock terminal CLK of 3A switches from low level to high level.
【０１３８】また、異常電流検知回路６において異常電
流が検知されたときに、トランジスタＱ８４がオフから
オンに切り替わり、トランジスタＱ８４がオンになる
と、電源ＶCCから抵抗Ｒ８３を介してベース電流が供給
されてトランジスタＱ８３がオンになる。トランジスタ
Ｑ８３のオンによって、電源ＶCCからの電圧が抵抗Ｒ８
１の両端に印加されてフリップフロップＵ３Ａのクロッ
ク端子ＣＬＫがローレベルからハイレベルに切り替わ
る。[0138] Further, when the abnormal current is detected in the abnormal current detection circuit 6, transistor Q84 is switched from OFF to ON, the transistor Q84 turns on, base current is supplied from the power supply V CC through a resistor R83 The transistor Q83 is turned on. When the transistor Q83 is turned on, the voltage from the power supply V CC is changed to the resistance R8
1, the clock terminal CLK of the flip-flop U3A switches from low level to high level.
【０１３９】そして、フリップフロップＵ３Ａのクロッ
ク端子ＣＬＫの信号レベルがローレベルからハイレベル
に切り替わると、その立ち上がりに同期して入力端子Ｄ
の入力信号、すなわちハイレベル信号が出力端子Ｑから
出力される。When the signal level of the clock terminal CLK of the flip-flop U3A switches from the low level to the high level, the input terminal D is synchronized with its rise.
, Ie, a high level signal is output from the output terminal Q.
【０１４０】フリップフロップＵ３Ａの出力端子Ｑから
ハイレベル信号が出力されると、抵抗Ｒ８４を介してベ
ース電流が供給されてトランジスタＱ９０がオンにな
り、これによって制御部８０の入力端子Ｐ３がローレベ
ルになるとともに、抵抗Ｒ８４を介してベース電流が供
給されてトランジスタＱ８５がオンになり、これによっ
てトランジスタＱ７のベース電流がバイパスされてオフ
にされる。When a high-level signal is output from the output terminal Q of the flip-flop U3A, a base current is supplied through the resistor R84 to turn on the transistor Q90, thereby turning the input terminal P3 of the control unit 80 low. At the same time, the base current is supplied via the resistor R84 to turn on the transistor Q85, whereby the base current of the transistor Q7 is bypassed and turned off.
【０１４１】また、上記（４）で説明したように、短絡
故障検知回路７においてＦＥＴ１の短絡故障が検知され
ると、トランジスタＱ９１がオンになる。これによっ
て、制御部８０により、出力端子Ｐ１がローレベルのと
きに入力端子Ｐ３がローレベルになると、ＦＥＴ１の短
絡故障発生が判定される。As described in the above (4), when the short-circuit fault detecting circuit 7 detects the short-circuit fault of the FET 1, the transistor Q91 turns on. Thus, when the input terminal P3 goes low when the output terminal P1 is low, the control unit 80 determines that a short-circuit fault has occurred in the FET1.
【０１４２】このように、各検知回路５〜７において異
常が検知されたときに制御部８０の入力端子Ｐ３の信号
レベルをローレベルにするようにしたので、回路におけ
る異常発生を判別することができる。As described above, when an abnormality is detected in each of the detection circuits 5 to 7, the signal level of the input terminal P3 of the control unit 80 is set to the low level. it can.
【０１４３】また、比較器Ｕ１４（過電流判定手段）又
は比較器Ｕ１５（異常電流判定手段）からローレベル信
号が出力されたときに、フリップフロップＵ３Ａ（スイ
ッチ制御手段）によりトランジスタＱ７をオフにするよ
うにしたので、制御部８０から出力されるスイッチ信号
やＰＷＭ駆動信号に関わりなくＦＥＴ１のゲートへの電
圧印加を停止してＦＥＴ１をオフにすることができる。When a low level signal is output from the comparator U14 (overcurrent judging means) or the comparator U15 (abnormal current judging means), the transistor Q7 is turned off by the flip-flop U3A (switch control means). With this configuration, voltage application to the gate of the FET 1 can be stopped and the FET 1 can be turned off regardless of the switch signal or the PWM drive signal output from the control unit 80.
【０１４４】次に、本発明の第２の実施の形態を図１０
〜図１２に基づいて説明する。Next, a second embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG.
【０１４５】ここでは、前記図１に示した制御回路８
に、電源電圧監視回路９が組み込まれている。この電源
電圧監視回路９は、入力端子Ｐｉ、出力端子Ｐｏ、及び
制御電源端子Ｐｃを有し、入力端子Ｐｉが電源回路４に
おけるトランジスタＱ１０のコレクタに接続され、出力
端子Ｐｏが制御回路８におけるトランジスタＱ９０のベ
ースに接続され、制御電源端子Ｐｃが制御電源ＢCCに接
続されている。そして、制御電源端子Ｐｃに入力される
制御電源電圧ＶCCを利用し、入力端子Ｐｉに入力される
電圧Ｖin（＝バッテリー電圧ＶB）と予め設定された基
準値とを比較して、その大小関係に応じて適宜、出力端
子ＰｏからトランジスタＱ９０のベースに向けて信号
（後述の異常伝達信号）を出力するように構成されてい
る。Here, the control circuit 8 shown in FIG.
In addition, a power supply voltage monitoring circuit 9 is incorporated. The power supply voltage monitoring circuit 9 has an input terminal Pi, an output terminal Po, and a control power supply terminal Pc, the input terminal Pi being connected to the collector of the transistor Q10 in the power supply circuit 4, and the output terminal Po being a transistor in the control circuit 8. The control power supply terminal Pc is connected to the base of Q90, and the control power supply terminal Pc is connected to the control power supply B CC . Then, control power input to the terminal Pc using a control power supply voltage V CC, to compare the voltage V in input to the input terminal Pi and (= battery voltage V B) with a predetermined reference value, the It is configured to output a signal (an abnormal transmission signal described later) from the output terminal Po toward the base of the transistor Q90 as appropriate according to the magnitude relationship.
【０１４６】この電源電圧監視回路９の具体的な構成を
図１１に示す。この実施の形態では、電源電圧監視回路
９は、図示のトランジスタＱ１１１，Ｑ１１２，Ｑ１１
３と、抵抗Ｒ１１０，Ｒ１１１，Ｒ１１２，Ｒ１１３，
Ｒ１１４，Ｒ１１５，Ｒ１１６，Ｒ１１７，Ｒ１１８，
Ｒ１１９，Ｒ１２０，Ｒ１２１，Ｒ１２２と、コンデン
サＣ１１０，Ｃ１１１とを備え、これらによってシュミ
ット回路が構成されている。FIG. 11 shows a specific configuration of the power supply voltage monitoring circuit 9. In this embodiment, the power supply voltage monitoring circuit 9 includes transistors Q111, Q112, Q11
3, resistors R110, R111, R112, R113,
R114, R115, R116, R117, R118,
R119, R120, R121, and R122, and capacitors C110 and C111, which constitute a Schmitt circuit.
【０１４７】具体的には、入力端子Ｐｉが抵抗Ｒ１１
０，Ｒ１１１を介してアースに接続され、その中間地点
が抵抗Ｒ１１２を介してトランジスタＱ１１１のベース
に接続されている。トランジスタＱ１１１のエミッタは
抵抗Ｒ１１３を介してアースに接続され、コレクタは、
抵抗Ｒ１１５を介して制御電源端子Ｐｃに接続されると
ともに、並列に配されたコンデンサＣ１１０及び抵抗Ｒ
１１４を介してトランジスタＱ１１２のベースに接続さ
れている。制御電源端子Ｐｃとアースとの間に３つの抵
抗Ｒ１１７，Ｒ１１８，Ｒ１１９が直列に配され、抵抗
Ｒ１１７，Ｒ１１８の間にトランジスタＱ１１２のコレ
クタが接続され、トランジスタＱ１１２のエミッタは上
記トランジスタＱ１１１のエミッタに接続されている。
トランジスタＱ１１３のベースは抵抗Ｒ１２０を介して
抵抗Ｒ１１７，Ｒ１１８の間に接続され、エミッタはア
ースに接続されており、これらエミッタ−アース間にコ
ンデンサＣ１１１が配されている。トランジスタＱ１１
３のコレクタは、抵抗Ｒ１２１を介して制御電源端子Ｐ
ｃに接続されるとともに、抵抗Ｒ１２２を介して出力端
子Ｐｏに接続されている。Specifically, the input terminal Pi is connected to the resistor R11
0 and R111 are connected to the ground, and the intermediate point is connected to the base of the transistor Q111 via the resistor R112. The emitter of the transistor Q111 is connected to the ground via the resistor R113, and the collector is
Connected to the control power supply terminal Pc via the resistor R115, the capacitor C110 and the resistor R
It is connected to the base of the transistor Q112 via 114. Three resistors R117, R118, R119 are arranged in series between the control power supply terminal Pc and the ground, the collector of the transistor Q112 is connected between the resistors R117, R118, and the emitter of the transistor Q112 is connected to the emitter of the transistor Q111. It is connected.
The base of the transistor Q113 is connected between the resistors R117 and R118 via the resistor R120, the emitter is connected to the ground, and the capacitor C111 is arranged between the emitter and the ground. Transistor Q11
3 is connected to a control power supply terminal P via a resistor R121.
c and to the output terminal Po via a resistor R122.
【０１４８】この電源電圧監視回路９の各抵抗値等は、
次の回路動作が得られるように設定されている。The resistance values of the power supply voltage monitoring circuit 9 are as follows:
It is set so that the following circuit operation can be obtained.
【０１４９】まず、入力電圧Ｖin（＝バッテリー電圧Ｖ
B）が所定の下限基準値Ｖ2以上の状態では、トランジス
タＱ１１１のベース電圧が高いためにトランジスタＱ１
１１がオンとなり、そのコレクタ電圧が下がる。これに
伴い、トランジスタＱ１１２のベース電圧が下がってト
ランジスタＱ１１２がオフとなり、そのコレクタ電圧が
上がる。これに伴い、トランジスタＱ１１３のベース電
圧も上がってトランジスタＱ１１３がオンとなり、その
コレクタ電圧が下がる。この電圧は抵抗Ｒ１２２を通じ
てＬ（ロー）レベルの信号として出力端子Ｐｏから出力
される。[0149] First, the input voltage V in (= battery voltage V
In B) the predetermined lower reference value V 2 or more, the transistor for the base voltage of the transistor Q111 is higher Q1
11 turns on, and its collector voltage falls. Along with this, the base voltage of the transistor Q112 decreases, the transistor Q112 turns off, and the collector voltage increases. Along with this, the base voltage of transistor Q113 also rises, transistor Q113 turns on, and its collector voltage falls. This voltage is output from the output terminal Po as an L (low) level signal through the resistor R122.
【０１５０】この状態から、入力電圧Ｖinすなわちバッ
テリー電圧ＶBが低下していくと、トランジスタＱ１１
１のベース電圧も下がり、上記入力電圧Ｖinが所定の下
限基準値Ｖ1を下回った時点でトランジスタＱ１１１が
オフとなる。これによりトランジスタＱ１１１のコレク
タ電圧及びトランジスタＱ１１２のベース電圧が上がっ
てトランジスタＱ１１２がオンとなり、このトランジス
タＱ１１２のコレクタ電圧及びトランジスタＱ１１３の
ベース電圧が下がってトランジスタＱ１１３がオフとな
り、その結果、トランジスタＱ１１３のコレクタ電圧が
上がって出力端子ＰｏからはＨ（ハイ）レベルの信号す
なわち異常伝達信号が出力される。[0150] From this state, when the input voltage V in that is the battery voltage V B decreases, the transistor Q11
1 base voltage drops, the input voltage V in the transistor Q111 is turned off at the time below a predetermined lower limit reference value V 1. As a result, the collector voltage of the transistor Q111 and the base voltage of the transistor Q112 increase, and the transistor Q112 turns on. The collector voltage of the transistor Q112 and the base voltage of the transistor Q113 decrease, and the transistor Q113 turns off. The voltage rises, and an H (high) level signal, that is, an abnormal transmission signal is output from the output terminal Po.
【０１５１】その後、上記入力電圧Ｖinすなわちバッテ
リー電圧ＶBが再上昇し、所定の復帰基準値Ｖ2を上回る
と、トランジスタＱ１１１が再びオンとなり、初期の状
態に復帰する。すなわち、最終的にトランジスタＱ１１
３がオンとなってそのコレクタ電圧が下がり、出力信号
はＬ（ロー）レベルに戻る。[0151] Then, the input voltage V in That the battery voltage V B is increased again, exceeds a predetermined reset reference value V 2, the transistor Q111 is turned on again, returns to the initial state. That is, finally, the transistor Q11
When 3 is turned on, its collector voltage decreases and the output signal returns to the L (low) level.
【０１５２】ここで、上記抵抗Ｒ１１３，Ｒ１１４，Ｒ
１１５，Ｒ１１６，Ｒ１１７の抵抗値をそれぞれＲe，
Ｒb1，Ｒc1，Ｒb2，Ｒc2とすると、下限基準値Ｖ1及び
復帰基準値Ｖ2の値は次のようになる。Here, the resistors R113, R114, R
115, R116, the resistance of R117 each R e,
When R b1, R c1, R b2 , R c2, the value of the lower reference value V 1 and the return reference value V 2 is as follows.
【０１５３】[0153]
【数１】 (Equation 1)
【０１５４】そして、この実施の形態では、上記下限基
準値Ｖ1よりも復帰基準値Ｖ2が所定値以上高くなるよう
に、各抵抗値が定められている。すなわち、図１２に示
す入力電圧Ｖinと出力電圧Ｖoutとの関係において、所
定のヒステリシス特性が得られるように、回路設計がな
されている。[0154] Then, in this embodiment, as the return reference value V 2 than the lower reference value V 1 is higher than the predetermined value, the resistance values are determined. That is, in the relationship between the input voltage V in shown in FIG. 12 and the output voltage V out, as a predetermined hysteresis characteristics can be obtained, have been made the circuit design.
【０１５５】次に、この実施の形態にかかる回路全体の
作用を説明する。Next, the operation of the entire circuit according to this embodiment will be described.
【０１５６】まず、バッテリー電圧ＶB（すなわち電源
電圧監視回路９への入力電圧Ｖin）が下限基準値Ｖ1以
上の正常値である間は、回路全体の作用は前記第１の実
施の形態と全く同様である。すなわち、変動伝達用抵抗
素子としての抵抗Ｒ３４の作用により、バッテリー電圧
ＶBに応じたレベルの電流基準値（実際には基準電圧）
が作成され、これと負荷電流との比較に基づいて過電流
検知回路５により過電流発生の有無が判定される。そし
て、過電流が発生したと判定されたとき、すなわち、過
電流検知回路５から制御回路８のトランジスタＱ８２の
ベースにハイレベルの信号が入力されたときに、最終的
にトランジスタＱ９０がオンに切換えられ、制御部８０
の入力端子Ｐ３の信号レベルがそれまでのハイレベルか
らローレベルに切換えられる。これを受けて制御部８０
がＦＥＴ１をオフにしてランプＬへの電源供給を強制的
に遮断する。[0156] First, while the battery voltage V B (ie, the input voltage V in to the power supply voltage monitoring circuit 9) is lower reference value V 1 or more normal values, the action of the entire circuit in the first embodiment Is exactly the same as That is, by the action of resistor R34 as variation transmission resistive element, current reference value of the level corresponding to the battery voltage V B (actually a reference voltage)
Is generated, and the presence or absence of the occurrence of an overcurrent is determined by the overcurrent detection circuit 5 based on a comparison between this and the load current. When it is determined that an overcurrent has occurred, that is, when a high-level signal is input from the overcurrent detection circuit 5 to the base of the transistor Q82 of the control circuit 8, the transistor Q90 is finally turned on. Control unit 80
Is switched from the high level to the low level. In response to this, the control unit 80
Turns off the FET 1 and forcibly cuts off the power supply to the lamp L.
【０１５７】また、過電流が検知されない場合であって
も、バッテリー電圧ＶBすなわち電源電圧監視回路９の
入力電圧Ｖinが著しく降下して下限基準値Ｖ1を下回る
と、同回路９の出力信号がハイレベルに切換えられ（す
なわち異常伝達信号が出力され）、トランジスタＱ９０
がオンに切換えられて制御部８０の入力端子Ｐ３はやは
りローレベルに切換えられる。従って、このバッテリー
電圧異常降下時にも制御部８０はＦＥＴ１をオフにし、
ランプＬへの電源供給を強制遮断する。このため、過電
流検知を正常に行うことが困難なバッテリー電圧異常降
下時に、過電流発生を見逃して過電流状態が続けられて
しまう不都合を未然に回避することができる。[0157] Further, even when the overcurrent is not detected, if the lower limit reference value V 1 input voltage V in the battery voltage V B i.e. the power supply voltage monitoring circuit 9 drops significantly, the output of the circuit 9 The signal is switched to high level (that is, an abnormal transmission signal is output), and transistor Q90 is output.
Is turned on, and the input terminal P3 of the control unit 80 is also switched to the low level. Therefore, the control unit 80 also turns off the FET 1 at the time of this abnormal battery voltage drop,
The power supply to the lamp L is forcibly shut off. For this reason, at the time of a battery voltage abnormal drop in which it is difficult to perform overcurrent detection normally, it is possible to avoid the inconvenience of overlooking the occurrence of overcurrent and continuing the overcurrent state.
【０１５８】その後、バッテリー電圧ＶBすなわち電源
電圧監視回路９の入力電圧Ｖinが再上昇して復帰基準値
Ｖ2を上回ると、同回路９の出力信号がローレベルに戻
り（すなわち異常伝達信号の出力が停止され）、制御部
８０の入力端子Ｐ３がハイレベルに戻る。従って、制御
部８０はＦＥＴ１をオンに切換え、ランプＬへの電源供
給を復帰させる。[0158] Thereafter, when the value exceeds the return reference value V 2 input voltage V in the battery voltage V B i.e. the power supply voltage monitoring circuit 9 is again raised, the output signal of the circuit 9 returns to the low level (i.e. abnormal transfer signal Is stopped), and the input terminal P3 of the control unit 80 returns to the high level. Therefore, the control unit 80 turns on the FET 1 and restores the power supply to the lamp L.
【０１５９】ここで、上記下限基準値Ｖ1と復帰基準値
Ｖ2とが同じ値であると、バッテリー電圧ＶBが充分に上
昇しきれていないうちに過電流状態で電源供給を復帰さ
せてしまう場合があり、これによりＦＥＴ１の遮断と復
帰とが短い周期で交互に繰り返され、ランプＬ側に過電
流が間欠的に流れてしまうおそれがあるが、上述のよう
に両基準値Ｖ1，Ｖ2の間にはヒステリシスが与えられて
いるので、バッテリー電圧ＶBを充分に高めて正常な過
電流検知ができる状態にしてから電源供給を復帰させる
ことができ、上記の不都合を未然に回避することができ
る。Here, if the lower limit reference value V 1 and the return reference value V 2 are the same value, the power supply is restored in an overcurrent state before the battery voltage V B has risen sufficiently. As a result, the cutoff and the return of the FET 1 may be alternately repeated in a short cycle, and an overcurrent may intermittently flow on the lamp L side. However, as described above, the two reference values V 1 , since hysteresis between V 2 is given by sufficiently increasing the battery voltage V B can be restored to the power supply after the ready for normal overcurrent sensing, obviated the disadvantages can do.
【０１６０】なお、このようなヒステリシス特性をもっ
た電源電圧監視回路９としては、図１１の構成のものに
限られない。同じディスクリート構成によるシュミット
回路の例を図１３に示す。この回路では、５つのトラン
ジスタＴｒ1，Ｔｒ2，Ｔｒ3,Tr4，Ｔｒ5が組み合わされ
てなり、入力端子ＰｉがトランジスタＴｒ1のベース
に、出力端子ＰｏがトランジスタＴｒ5のコレクタにそ
れぞれ接続され、制御電源端子Ｐｃは定電流ダイオード
ＣＲＤを介してトランジスタＴｒ1，Ｔｒ2のコレクタに
接続されている。この回路を上記電源電圧監視回路９と
して用いる場合、下限基準値Ｖ1及び復帰基準値Ｖ2は次
式で与えられる。The power supply voltage monitoring circuit 9 having such hysteresis characteristics is not limited to the configuration shown in FIG. FIG. 13 shows an example of a Schmitt circuit having the same discrete configuration. In this circuit, five transistors Tr 1 , Tr 2 , Tr 3 , Tr 4 , Tr 5 are combined, and the input terminal Pi is connected to the base of the transistor Tr 1 and the output terminal Po is connected to the collector of the transistor Tr 5 , respectively. The control power supply terminal Pc is connected to the collectors of the transistors Tr 1 and Tr 2 via a constant current diode CRD. When using this circuit as the power supply voltage monitoring circuit 9, a lower limit reference value V 1 and the return reference value V 2 is given by the following equation.
【０１６１】[0161]
【数２】 (Equation 2)
【０１６２】また、図１４に示すようなトランジスタＴ
ｒａ，Ｔｒｂとフリップフロップ回路ＦＦとの組合せに
よっても、電源電圧監視回路９を構成することが可能で
ある。図示の回路において、電源電圧である入力電圧Ｖ
inが下限基準値Ｖ1を下回ったときにトランジスタＴｒ
ａがオフとなり、入力電圧Ｖinが復帰基準値Ｖ2を上回
ったときにトランジスタＴｒｂがオンとなるように回路
設計すれば、フリップフロップ回路ＦＦのＱ出力すなわ
ち出力電圧Ｖoutに上記と同様の良好なヒステリシス特
性を与えることができる。A transistor T as shown in FIG.
The power supply voltage monitoring circuit 9 can also be configured by a combination of ra and Trb and the flip-flop circuit FF. In the illustrated circuit, the input voltage V which is the power supply voltage
transistor Tr when in falls below the lower limit reference value V 1
a is turned off, if the circuit design as the transistor Trb is turned on when the input voltage V in is higher than the return reference value V 2, similar to the above Q output or the output voltage V out of the flip-flop circuit FF Good hysteresis characteristics can be provided.
【０１６３】また、図１５に示すようなオペアンプＯＰ
を用いても電源電圧監視回路９の構築が可能である。こ
の場合も、周知のように、下限基準値Ｖ1及び復帰基準
値Ｖ2にヒステリシス特性をもたせることができる。An operational amplifier OP as shown in FIG.
, The power supply voltage monitoring circuit 9 can be constructed. Also in this case, as is well known, the lower limit reference value V 1 and the return reference value V 2 can have a hysteresis characteristic.
【０１６４】なお、上記電源電圧監視回路９は、必ずし
も自動復帰機能をもつものでなくてもよい。例えば、上
記復帰基準値Ｖ2を設定する代わりに、バッテリー電圧
異常降下時に電源供給を切った後は、運転者の手動操作
等により電源供給が復帰されるようにしてもよい。Note that the power supply voltage monitoring circuit 9 does not necessarily have to have an automatic recovery function. For example, instead of setting the release reference value V 2, after turning off the power supply when the battery voltage abnormality drop, may be the power supply is restored by a manual operation or the like of the driver.
【０１６５】その他、本発明は次のような実施の形態を
とることも可能である。In addition, the present invention can take the following embodiments.
【０１６６】(1) 図１や図１０に示す回路は、ディスク
リート回路であってもよいし、その全体もしくは一部を
ＩＣ化したものであってもよい。また、各検知回路５，
６，７や、電源電圧監視回路９等は、制御部８０と同様
にマイクロコンピュータ等で構成することも可能であ
る。(1) The circuits shown in FIG. 1 and FIG. 10 may be discrete circuits, or may be those in which the whole or a part thereof is integrated into an IC. In addition, each detection circuit 5,
The power supply voltage monitoring circuit 9 and the power supply voltage monitoring circuit 9 and the power supply voltage monitoring circuit 9 can be configured by a microcomputer or the like, similarly to the control unit 80.
【０１６７】(2) 第２の実施の形態では、バッテリー電
圧ＶBの変動によって過電流検知のための電流基準値を
変化させる機能と、バッテリー電圧ＶBの異常降下時に
電源供給を強制遮断する機能とを併せもった回路を示し
たが、後者の機能のみを備えた回路であっても、バッテ
リー電圧ＶBの異常降下時（すなわち非常時）に過電流
発生が検知されなくなってしまう不都合を回避すること
が可能である。[0167] (2) In the second embodiment, forcibly interrupting the function of changing the current reference value for overcurrent detection by variation of the battery voltage V B, the power supply when an abnormality drop of the battery voltage V B showed circuit having combining the function, be a circuit with only the latter function, a disadvantage that the overcurrent generated when an abnormal drop of the battery voltage V B (i.e. emergency) can no longer be detected It is possible to avoid.
【０１６８】(3) 第２の実施の形態では、バッテリー電
圧ＶBの異常降下時、すなわち、電源電圧監視回路９か
ら異常伝達信号が出力された時に、安全動作として電源
供給を強制遮断するものを示したが、当該安全動作はこ
れに限らない。例えば、図示のバッテリーＢとは別に非
常用のサブバッテリーを用意しておき、上記異常伝達信
号が出力された非常時にのみ、上記バッテリーＢに代え
て上記サブバッテリーを負荷につなぐといった安全制御
を行うようにしてもよい。[0168] (3) In the second embodiment, when an abnormal drop of the battery voltage V B, i.e., when an abnormal transfer signal from the power supply voltage monitoring circuit 9 is output, which cut off if the power supply as a safety operation However, the safety operation is not limited to this. For example, an emergency sub-battery is prepared separately from the illustrated battery B, and safety control is performed such that the sub-battery is connected to a load instead of the battery B only in an emergency when the abnormality transmission signal is output. You may do so.
【０１６９】[0169]
【発明の効果】以上説明したように、本発明は、電源か
ら負荷に供給される負荷電流を検出し、予め設定された
レベルの基準値と検出された負荷電流とを比較して、負
荷電流が基準値以上になると過電流であると判定する際
に、基準値のレベルを電源の電圧に応じて変動させるよ
うにしたものであるので、電源の電圧に応じて変動する
負荷電流のレベルに対応して基準値のレベルが変動する
こととなり、過電流の判定を精度よく行うことができ
る。As described above, the present invention detects a load current supplied from a power supply to a load, compares the detected load current with a reference value of a preset level, and determines the load current. When the current exceeds the reference value, the level of the reference value is changed according to the voltage of the power supply when the overcurrent is determined, so that the level of the load current fluctuates according to the voltage of the power supply. Correspondingly, the level of the reference value fluctuates, and the overcurrent can be accurately determined.
【０１７０】ここで、第１〜第３ＮＰＮトランジスタ及
び第１〜第３抵抗素子からなる回路を変動伝達用抵抗素
子を介して電源に接続することにより、周囲温度の変動
に依存しない基準電圧を生成することができるととも
に、電源の出力電圧に応じて変動する負荷電流のレベル
に対応して基準電圧のレベルを変動させることができ、
これによって、過電流の判定を精度よく行い、負荷の保
護を好適に行うことができる。Here, by connecting a circuit comprising the first to third NPN transistors and the first to third resistance elements to a power supply via a fluctuation transmitting resistance element, a reference voltage independent of the fluctuation of the ambient temperature is generated. And the level of the reference voltage can be varied in accordance with the level of the load current that varies according to the output voltage of the power supply,
This makes it possible to accurately determine the overcurrent and appropriately protect the load.
【０１７１】また、電源電圧を監視し、この電源電圧が
所定の下限設定値よりも下回った場合に外部に異常伝達
信号を出力する電源電圧監視回路を備えれば、電源電圧
が異常降下して適正な過電流検知ができなくなった場合
に、過電流発生が見逃されて過電流が流れ続ける事態が
未然に防止できる効果が得られる。Further, if a power supply voltage monitoring circuit for monitoring the power supply voltage and outputting an abnormality transmission signal to the outside when the power supply voltage falls below a predetermined lower limit value is provided, the power supply voltage may drop abnormally. When the appropriate overcurrent detection cannot be performed, the effect that the situation where the overcurrent is overlooked and the overcurrent continues to flow can be prevented can be obtained.
【０１７２】さらに、上記電源電圧監視回路を、上記異
常伝達信号の出力を開始した後、電源電圧が上記下限設
定値よりも高い所定の復帰設定値以上に上昇した時に上
記異常伝達信号の出力を停止するように構成したもので
は、電源電圧が復帰設定値以上まで上昇した時点で自動
的に異常伝達信号の出力を停止させることができるとと
もに、電源電圧が充分に復帰してから異常伝達信号の出
力を停止させることにより、過電流検知の信頼性を高め
ることができる。Further, after the power supply voltage monitoring circuit starts outputting the abnormality transmission signal, the power supply voltage monitoring circuit switches the output of the abnormality transmission signal when the power supply voltage rises above a predetermined return set value higher than the lower limit set value. In the configuration configured to stop, the output of the abnormality transmission signal can be automatically stopped when the power supply voltage rises to the reset set value or more, and the abnormality transmission signal is output after the power supply voltage is sufficiently recovered. By stopping the output, the reliability of overcurrent detection can be increased.
【０１７３】この電源電圧監視回路を備えたものにおい
て、さらに、上記異常伝達信号が出力された時に上記電
源から負荷への電流供給を強制的に停止させる電源遮断
手段を備えたものでは、電源電圧異常降下時に自動的に
電流供給を強制停止させ、過電流が流れ続けるのを速や
かに阻止できる効果が得られる。In the apparatus provided with this power supply voltage monitoring circuit, further provided with a power supply cutoff means for forcibly stopping the supply of current from the power supply to the load when the abnormality transmission signal is output, An effect is obtained in which the current supply is automatically forcibly stopped at the time of abnormal lowering and the overcurrent can be immediately prevented from continuing to flow.
【０１７４】負荷電流が過電流であると判定されたとき
に電源と負荷との接続をオンオフするスイッチ手段をオ
フにするようにしたものでは、直ぐに過電流状態を停止
することができる。When the switch means for turning on / off the connection between the power supply and the load when the load current is determined to be an overcurrent is turned off, the overcurrent state can be immediately stopped.
【０１７５】また、電源を自動車に搭載されたバッテリ
ーとオルタネータの並列回路又はバッテリーとし、負荷
を自動車に装備された電装品とすることより、電圧レベ
ルの変動幅が大きいバッテリーから電装品への負荷電流
の供給において、バッテリーの電圧に応じて変動する負
荷電流のレベルに対応して基準値のレベルを変動させる
ことができ、これによって過電流の判定を精度よく行
い、自動車に装備される電装品の保護を好適に行うこと
ができる。Further, since the power source is a parallel circuit or battery of a battery mounted on the vehicle and the alternator, and the load is an electrical component mounted on the vehicle, the load from the battery having a large voltage level variation to the electrical component is increased. In supplying current, the level of the reference value can be varied in accordance with the level of the load current that varies in accordance with the voltage of the battery, whereby the overcurrent can be accurately determined, and the electrical components mounted on the vehicle Can be suitably protected.
【図１】本発明の第１の実施の形態にかかるランプ制御
回路の全体回路図である。FIG. 1 is an overall circuit diagram of a lamp control circuit according to a first embodiment of the present invention.
【図２】上記ランプ制御回路におけるスイッチ駆動回路
及び電源回路の回路図である。FIG. 2 is a circuit diagram of a switch drive circuit and a power supply circuit in the lamp control circuit.
【図３】上記ランプ制御回路における過電流検知回路の
回路図である。FIG. 3 is a circuit diagram of an overcurrent detection circuit in the lamp control circuit.
【図４】上記ランプ制御回路における異常電流検知回路
の回路図である。FIG. 4 is a circuit diagram of an abnormal current detection circuit in the lamp control circuit.
【図５】上記ランプ制御回路における短絡故障検知回路
の回路図である。FIG. 5 is a circuit diagram of a short-circuit failure detection circuit in the lamp control circuit.
【図６】上記ランプ制御回路における制御回路の回路図
である。FIG. 6 is a circuit diagram of a control circuit in the lamp control circuit.
【図７】上記ランプ制御回路における遅延回路による突
入電流の低減効果を説明するためのタイミングチャート
である。FIG. 7 is a timing chart for explaining an effect of reducing an inrush current by a delay circuit in the lamp control circuit.
【図８】図３のＹ点から出力される電圧の電源電圧依存
性を示す特性図である。8 is a characteristic diagram showing the power supply voltage dependency of the voltage output from point Y in FIG.
【図９】上記ランプ制御回路において回路が断続的に開
放状態になるような態様の異常が生じたときの負荷電流
を示す図である。FIG. 9 is a diagram showing a load current when an abnormality occurs in the lamp control circuit such that the circuit is opened intermittently.
【図１０】本発明の第２の実施の形態にかかるランプ制
御回路の全体回路図である。FIG. 10 is an overall circuit diagram of a lamp control circuit according to a second embodiment of the present invention.
【図１１】上記ランプ制御回路における電源電圧監視回
路の回路図である。FIG. 11 is a circuit diagram of a power supply voltage monitoring circuit in the lamp control circuit.
【図１２】上記電源電圧監視回路の入出力特性を示すグ
ラフである。FIG. 12 is a graph showing input / output characteristics of the power supply voltage monitoring circuit.
【図１３】上記電源電圧監視回路の変形例を示す回路図
である。FIG. 13 is a circuit diagram showing a modification of the power supply voltage monitoring circuit.
【図１４】上記電源電圧監視回路の変形例を示す回路図
である。FIG. 14 is a circuit diagram showing a modification of the power supply voltage monitoring circuit.
【図１５】上記電源電圧監視回路の変形例を示す回路図
である。FIG. 15 is a circuit diagram showing a modification of the power supply voltage monitoring circuit.
【図１６】従来の課題を説明する図である。FIG. 16 is a diagram illustrating a conventional problem.
１ ＦＥＴ ２ シャント抵抗 ３ スイッチ駆動回路 ３１ 遅延回路 ３２ チャージポンプ回路 ４ 電源回路 ５ 過電流検知回路 ５１ 電流電圧変換回路 ５２ 基準電圧生成回路 ６ 異常電流検知回路 ６１ 電流電圧変換回路 ６２ 比較電圧生成回路 ７ 短絡故障検知回路 ８ 制御回路 ８０ 制御部 ９ 電源電圧監視回路 Ｂ バッテリー Ｌ ランプ Ｒ３４ 抵抗（変動伝達用抵抗素子） Ｕ１４，Ｕ１５ 比較器 Ｕ３Ａ フリップフロップ DESCRIPTION OF SYMBOLS 1 FET 2 Shunt resistor 3 Switch drive circuit 31 Delay circuit 32 Charge pump circuit 4 Power supply circuit 5 Overcurrent detection circuit 51 Current-voltage conversion circuit 52 Reference voltage generation circuit 6 Abnormal current detection circuit 61 Current-voltage conversion circuit 62 Comparison voltage generation circuit 7 Short-circuit fault detection circuit 8 Control circuit 80 Control unit 9 Power supply voltage monitoring circuit B Battery L Lamp R34 Resistance (resistance element for fluctuation transmission) U14, U15 Comparator U3A Flip-flop
───────────────────────────────────────────────────── フロントページの続き (72)発明者 星野 孝志 愛知県名古屋市南区菊住１丁目７番10号 株式会社ハーネス総合技術研究所内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Takashi Hoshino 1-7-10 Kikuzumi, Minami-ku, Nagoya-shi, Aichi Pref.
Claims (9)
出する負荷電流検出回路と、予め設定されたレベルの電
流基準値を出力する基準値出力回路と、検出された上記
負荷電流と上記電流基準値とを比較して上記負荷電流が
上記電流基準値以上になると過電流であると判定する過
電流判定手段とを備え、上記基準値出力回路は、上記電
源の電圧に応じて上記電流基準値のレベルを変動させる
レベル変動回路を備えたものであることを特徴とする過
電流検知回路。1. A load current detection circuit for detecting a load current supplied from a power supply to a load, a reference value output circuit for outputting a current reference value of a predetermined level, the detected load current and the detected current An overcurrent judging means for judging an overcurrent when the load current becomes equal to or more than the current reference value by comparing the current value with the reference value. An overcurrent detection circuit comprising a level change circuit for changing a value level.
て、上記レベル変動回路は、変動伝達用抵抗素子からな
り、上記基準値出力回路は、第１ＮＰＮトランジスタ、
第２ＮＰＮトランジスタ、第３ＮＰＮトランジスタ、第
１抵抗素子、第２抵抗素子及び第３抵抗素子を備え、上
記第１ＮＰＮトランジスタのベースは当該トランジスタ
のコレクタに接続され、エミッタは接地され、コレクタ
は上記第２ＮＰＮトランジスタのベースに接続されると
ともに、上記第１抵抗素子を介して上記第３ＮＰＮトラ
ンジスタのコレクタに接続されてなり、上記第２ＮＰＮ
トランジスタのコレクタは上記第３ＮＰＮトランジスタ
のベースに接続されるとともに、上記第２抵抗素子を介
して上記第３ＮＰＮトランジスタのコレクタに接続さ
れ、エミッタは上記第３抵抗素子を介して接地されてな
り、上記第３ＮＰＮトランジスタのエミッタは接地さ
れ、コレクタは上記変動伝達用抵抗素子を介して上記電
源に接続されてなり、上記電流基準値に相当する値とし
て基準電圧を生成するものであることを特徴とする過電
流検知回路。2. The overcurrent detection circuit according to claim 1, wherein the level variation circuit comprises a variation transmission resistance element, the reference value output circuit comprises a first NPN transistor,
A second NPN transistor, a third NPN transistor, a first resistance element, a second resistance element, and a third resistance element. The base of the first NPN transistor is connected to the collector of the transistor, the emitter is grounded, and the collector is the second NPN. The second NPN transistor is connected to the base of the transistor and connected to the collector of the third NPN transistor via the first resistance element.
The collector of the transistor is connected to the base of the third NPN transistor, connected to the collector of the third NPN transistor via the second resistance element, and the emitter is grounded via the third resistance element. The emitter of the third NPN transistor is grounded, and the collector is connected to the power supply via the fluctuation transmitting resistance element to generate a reference voltage as a value corresponding to the current reference value. Overcurrent detection circuit.
おいて、電源電圧を監視し、この電源電圧が所定の下限
設定値よりも下回った場合に外部に異常伝達信号を出力
する電源電圧監視回路を備えたことを特徴とする過電流
検知回路。3. The power supply voltage monitoring circuit according to claim 1, wherein the power supply voltage is monitored, and when the power supply voltage falls below a predetermined lower limit value, an abnormality transmission signal is output to the outside. An overcurrent detection circuit comprising a circuit.
出する負荷電流検出回路と、予め設定されたレベルの電
流基準値を出力する基準値出力回路と、検出された上記
負荷電流と上記電流基準値とを比較して上記負荷電流が
上記電流基準値以上になると過電流であると判定する過
電流判定手段と、電源電圧を監視し、この電源電圧が所
定の下限設定値よりも下回った場合に外部に異常伝達信
号を出力する電源電圧監視回路とを備えたことを特徴と
する過電流検知回路。4. A load current detection circuit for detecting a load current supplied from a power supply to a load, a reference value output circuit for outputting a current reference value of a preset level, the detected load current and the detected current An overcurrent determining means for comparing the load current with the reference value to determine that an overcurrent occurs when the load current is equal to or more than the current reference value; and a power supply voltage is monitored, and the power supply voltage falls below a predetermined lower limit set value. And a power supply voltage monitoring circuit that outputs an abnormality transmission signal to the outside in a case.
において、上記異常伝達信号の出力を開始した後、電源
電圧が上記下限設定値よりも高い所定の復帰設定値以上
に上昇した時に上記異常伝達信号の出力を停止するよう
に上記電源電圧監視回路を構成したことを特徴とする過
電流検知回路。5. The overcurrent detection circuit according to claim 3, wherein, after the output of the abnormality transmission signal is started, when the power supply voltage rises to a predetermined return set value higher than the lower limit set value. An overcurrent detection circuit, wherein the power supply voltage monitoring circuit is configured to stop outputting an abnormality transmission signal.
て、上記電源電圧監視回路をシュミット回路で構成した
ことを特徴とする過電流検知回路。6. The overcurrent detection circuit according to claim 5, wherein said power supply voltage monitoring circuit is constituted by a Schmitt circuit.
検知回路において、上記異常伝達信号が出力された時に
上記電源から負荷への電流供給を強制的に停止させる電
源遮断手段を備えたことを特徴とする過電流検知回路。7. The overcurrent detection circuit according to claim 3, further comprising a power supply cutoff means for forcibly stopping supply of current from the power supply to the load when the abnormality transmission signal is output. An overcurrent detection circuit.
検知回路において、上記電源と上記負荷との接続をオン
オフするスイッチ手段と、上記過電流であると判定され
ると上記スイッチ手段をオフにするスイッチ制御手段と
を備えたことを特徴とする過電流検知回路。8. The overcurrent detecting circuit according to claim 1, wherein said switch means turns on / off a connection between said power supply and said load, and said switch means turns on said overcurrent. And a switch control means for turning off the switch.
検知回路において、上記電源は自動車に搭載されたバッ
テリーとオルタネータとの並列回路又はバッテリーから
なり、上記負荷は自動車に装備された電装品であること
を特徴とする過電流検知回路。9. The overcurrent detection circuit according to claim 1, wherein the power source comprises a parallel circuit of a battery mounted on the vehicle and an alternator or a battery, and the load is mounted on the vehicle. An overcurrent detection circuit, which is an electrical component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32160897A JPH11108969A (en) | 1997-08-08 | 1997-11-21 | Overcurrent detection circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531797 | 1997-08-08 | ||
| JP9-215317 | 1997-08-08 | ||
| JP32160897A JPH11108969A (en) | 1997-08-08 | 1997-11-21 | Overcurrent detection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11108969A true JPH11108969A (en) | 1999-04-23 |
Family
ID=26520808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32160897A Withdrawn JPH11108969A (en) | 1997-08-08 | 1997-11-21 | Overcurrent detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11108969A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010074175A1 (en) * | 2008-12-26 | 2010-07-01 | 矢崎総業株式会社 | Load circuit protection device |
| JP2014511665A (en) * | 2011-02-18 | 2014-05-15 | フリースケール セミコンダクター インコーポレイテッド | Overcurrent protection device and method for operating power switch |
| JP2014190773A (en) * | 2013-03-26 | 2014-10-06 | Toyota Motor Corp | Overcurrent detector and semiconductor drive unit having the same |
| KR20190064451A (en) * | 2017-11-30 | 2019-06-10 | 콘티넨탈 오토모티브 게엠베하 | Current sensor and method for measuring an electric current |
| CN112039022A (en) * | 2019-06-03 | 2020-12-04 | 日本电产伺服有限公司 | Drive control device and motor device |
| WO2022269832A1 (en) * | 2021-06-23 | 2022-12-29 | 株式会社EViP | Discharge control circuit |
-
1997
- 1997-11-21 JP JP32160897A patent/JPH11108969A/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010074175A1 (en) * | 2008-12-26 | 2010-07-01 | 矢崎総業株式会社 | Load circuit protection device |
| JP2010158109A (en) * | 2008-12-26 | 2010-07-15 | Yazaki Corp | Load circuit protection device |
| US8760832B2 (en) | 2008-12-26 | 2014-06-24 | Yazaki Corporation | Load circuit protection device |
| EP2372856A4 (en) * | 2008-12-26 | 2015-03-11 | Yazaki Corp | Load circuit protection device |
| JP2014511665A (en) * | 2011-02-18 | 2014-05-15 | フリースケール セミコンダクター インコーポレイテッド | Overcurrent protection device and method for operating power switch |
| US9620951B2 (en) | 2011-02-18 | 2017-04-11 | Nxp Usa, Inc. | Overcurrent protection device and method of operating a power switch |
| JP2014190773A (en) * | 2013-03-26 | 2014-10-06 | Toyota Motor Corp | Overcurrent detector and semiconductor drive unit having the same |
| KR20190064451A (en) * | 2017-11-30 | 2019-06-10 | 콘티넨탈 오토모티브 게엠베하 | Current sensor and method for measuring an electric current |
| CN112039022A (en) * | 2019-06-03 | 2020-12-04 | 日本电产伺服有限公司 | Drive control device and motor device |
| WO2022269832A1 (en) * | 2021-06-23 | 2022-12-29 | 株式会社EViP | Discharge control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4483751B2 (en) | Power supply reverse connection protection circuit | |
| JP3206966B2 (en) | Lighting circuit for vehicle discharge lamps | |
| JP3117262B2 (en) | Overvoltage protection device | |
| US7358683B2 (en) | Automatic PWM controlled driver circuit and method | |
| JP4836694B2 (en) | Power supply control device | |
| US7446507B2 (en) | Overcurrent detection method and detection circuit | |
| US6459167B1 (en) | System for controlling electromotive force of motor of electric vehicle | |
| JP4570173B2 (en) | Power supply control device | |
| US20170006687A1 (en) | Output circuit | |
| US8330375B2 (en) | Vehicle lamp lighting control device | |
| JPH09331625A (en) | Intelligent power switch and switching device | |
| KR100347681B1 (en) | Manipulators for loads in vehicles | |
| JP7074717B2 (en) | Power supply system | |
| US11329474B2 (en) | Switching controller with adaptive overheating protection | |
| JPS6339456B2 (en) | ||
| JP2002233063A (en) | Excessive charge protection circuit | |
| US10195991B2 (en) | Abnormality detection device | |
| US20080247108A1 (en) | Load drive device | |
| CN114079262A (en) | Trigger circuit and electronic fuse device including the same | |
| US8786312B2 (en) | Low voltage electronic module interface | |
| JP2002324710A (en) | Method and device for judging abnormal inductive load | |
| JPH11108969A (en) | Overcurrent detection circuit | |
| JP3966099B2 (en) | Electric load drive | |
| US20070103988A1 (en) | Circuit arrangement and method for controlling an inductive load | |
| JP7307654B2 (en) | switch device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |