JPH1098021A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JPH1098021A
JPH1098021A JP24808196A JP24808196A JPH1098021A JP H1098021 A JPH1098021 A JP H1098021A JP 24808196 A JP24808196 A JP 24808196A JP 24808196 A JP24808196 A JP 24808196A JP H1098021 A JPH1098021 A JP H1098021A
Authority
JP
Japan
Prior art keywords
etching
gas
silicon oxide
oxide film
inert gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24808196A
Other languages
Japanese (ja)
Inventor
Takashi Kawahara
敬 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24808196A priority Critical patent/JPH1098021A/en
Publication of JPH1098021A publication Critical patent/JPH1098021A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device, capable of selectively opening a precise microscopic hole for connection in a silicon oxide. SOLUTION: A microscopic connecting hole is formed in a silicon oxide film 102, through plasma etching with a mixture of a fluorocarbon compound expressed by a general formula CmFn (where m and n are natural numbers expressing atomicity and fulfil the requirement m>=2, n<=2m), oxygen, and an inert-gas such as Ar gas. The etching process of the silicon oxide film 102 is divided into two processes: a partial-etching process just prior to exposing an active substratum material layer and an over-etching process after that, a microscopic connecting hole is opened in a silicon oxide film by decreasing the content ratio of the inert gas to the composition of an etching gas in the over-etching process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法において、特に酸化シリコン膜のエッチング方法に関
するものである。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for etching a silicon oxide film.

【0002】[0002]

【従来の技術】半導体装置における微細化に伴い、特に
酸化シリコン膜の穴加工においてはデバイスの高速化や
微細化を図るために不純物拡散領域の接合深さが浅くな
り、また各種材料層も薄くなっているため、対下地選択
性に優れたダメージの少ないエッチング技術が要求され
てきている。また、レジストの後退によるわずかな寸法
変換差も許容されなくなってきており、対レジスト選択
比の向上も重要となってきている。従来の高選択な加工
技術として特開平6−208974等がある。これは、
C4F8ガスに対する酸素含有ガスの容積比が1/8〜
1である混合ガスをECRによりプラズマ化してエッチ
ングを行うことにより、フォトレジスト及び多結晶シリ
コンのエッチング速度より酸化シリコンのエッチング速
度比を充分大きくすることができるので選択的に酸化シ
リコンのエッチングを行うことが可能であるというもの
である。
2. Description of the Related Art With the miniaturization of semiconductor devices, especially in the drilling of a silicon oxide film, the junction depth of an impurity diffusion region becomes shallower in order to increase the speed and miniaturization of the device, and various material layers become thinner. Therefore, there is a demand for an etching technique which is excellent in selectivity with respect to the base and has little damage. Also, a slight dimensional conversion difference due to the receding of the resist is becoming unacceptable, and it is becoming important to improve the resist selectivity. As a conventional highly selective processing technique, there is JP-A-6-208974. this is,
The volume ratio of oxygen-containing gas to C4F8 gas is 1/8 to
By etching the mixed gas of 1 by ECR to perform plasma etching, the etching rate ratio of silicon oxide can be made sufficiently higher than the etching rate of photoresist and polycrystalline silicon, so that silicon oxide is selectively etched. It is possible.

【0003】[0003]

【発明が解決しようとする課題】しかしながらこれらの
方法では下地選択性に関しては良好な結果が得られる
が、今後のアスペクト比の大きい深い穴加工を行う際、
エッチング速度が500nm程度と低く、フォトレジス
トとの選択比も3.8程度でフォトレジストの後退量が
大きくなる。酸化シリコン膜1500nmの基板をエッ
チングする場合には、オーバーエッチ量を50%とする
とエッチング時間は約270秒となり、その結果図4に
示すように穴の開口部が大きくなり、寸法変換差も0.
50μmのフォトレジスト寸法に対して0.65μmと
0.15μm程度大きくなってしまう。よって、今後の
微細加工には対応できないという課題を有していた。
However, these methods provide good results with respect to the underlayer selectivity. However, when deep holes with a large aspect ratio are to be formed in the future,
The etching rate is as low as about 500 nm, and the selectivity with respect to the photoresist is about 3.8, so that the amount of retreat of the photoresist is large. In the case of etching a substrate having a silicon oxide film of 1500 nm, if the overetch amount is 50%, the etching time is about 270 seconds. As a result, as shown in FIG. .
For a photoresist dimension of 50 μm, the dimensions are 0.65 μm and about 0.15 μm larger. Therefore, there was a problem that it could not cope with future fine processing.

【0004】[0004]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、一般式がCmFn(ただしm、nは原子数を
示す自然数であり、m≧2、n≦2mの条件を満足す
る。)で表されるフルオロカーボン化合物と、酸素と不
活性ガスを含むエッチングガスを用いてシリコン化合物
層をエッチングすることを特徴とする。
According to the method of manufacturing a semiconductor device of the present invention, the general formula is CmFn (where m and n are natural numbers indicating the number of atoms, and satisfy the conditions of m ≧ 2 and n ≦ 2m). ), And etching the silicon compound layer using an etching gas containing oxygen and an inert gas.

【0005】本発明の半導体装置の製造方法は、一般式
がCmFn(ただしm、nは原子数を示す自然数であ
り、m≧2、n≦2mの条件を満足する。)で表される
フルオロカーボン化合物と、酸素と不活性ガスを含むエ
ッチングガスを用いてシリコン化合物層を実質的にその
層厚を越えない深さまでエッチングするパーシャルエッ
チング工程と、前記不活性ガスを前記パーシャルエッチ
ング工程におけるよりも減じてなるエッチングガスを用
いて前記シリコン化合物層の残余部をエッチングするオ
ーバーエッチング工程とを有することを特徴とする。
In the method of manufacturing a semiconductor device of the present invention, a fluorocarbon represented by the general formula CmFn (where m and n are natural numbers indicating the number of atoms and satisfy the conditions of m ≧ 2 and n ≦ 2m). A partial etching step of etching the silicon compound layer to a depth substantially not exceeding its layer thickness using an etching gas containing a compound, oxygen and an inert gas, and reducing the inert gas as compared with the partial etching step. An over-etching step of etching the remaining portion of the silicon compound layer using an etching gas.

【0006】本発明の半導体装置の製造方法は、請求項
1、2記載の一般式がCmFn(ただしm、nは原子数
を示す自然数であり、m≧2、n≦2mの条件を満足す
る。)で表されるフルオロカーボン化合物としてC4F
8を用いることを特徴とする。
In the method of manufacturing a semiconductor device according to the present invention, the general formula described in claims 1 and 2 is CmFn (where m and n are natural numbers indicating the number of atoms, and satisfies the conditions of m ≧ 2 and n ≦ 2m). C) as a fluorocarbon compound represented by
8 is used.

【0007】[0007]

【作用】本発明の方法は、一般式がCmFn(ただし
m、nは原子数を示す自然数であり、m≧2、n≦2m
の条件を満足する。)で表されるフルオロカーボン化合
物と、酸素にArガスのような不活性ガスを混合し、プ
ラズマ化してエッチングすることにより、不活性ガスの
イオンのスパッタ効果によりウエハーに対して垂直方向
のエッチング量が多くなる。これにより酸化シリコン膜
のエッチング速度を増大させ、フォトレジストの後退量
を減少させる作用を有する。
According to the method of the present invention, the general formula is CmFn (where m and n are natural numbers indicating the number of atoms, and m ≧ 2 and n ≦ 2m).
Satisfies the condition. ), And an inert gas such as Ar gas mixed with oxygen, and plasma etching is performed, so that the amount of etching in the direction perpendicular to the wafer is reduced by the sputtering effect of the inert gas ions. More. This has the effect of increasing the etching rate of the silicon oxide film and reducing the amount of photoresist retreat.

【0008】本発明は、以上のような考え方を基本とし
ているが、さらに一層の高選択化、低ダメージ化、低汚
染化を目指す方法も提案する。それは酸化シリコン膜の
エッチングを下地材料層が露出する直前までのパーシャ
ルエッチング工程とそれ以降のオーバーエッチング工程
の2工程に分け、オーバーエッチング工程においてエッ
チングガスの組成における不活性ガスの含量比を減ずる
方法である。この方法によれば酸化シリコン膜のうち下
地との界面付近において不活性ガスのスパッタ効果がパ
ーシャルエッチング工程に比べて低下するため、より一
層の高選択化と低ダメージ化が実現できる作用を有す
る。
The present invention is based on the above concept, but also proposes a method aiming at higher selection, lower damage and lower contamination. It is a method of dividing the etching of the silicon oxide film into two steps of a partial etching step immediately before the base material layer is exposed and an over-etching step thereafter, and reducing the inert gas content ratio in the etching gas composition in the over-etching step. It is. According to this method, the sputtering effect of the inert gas in the vicinity of the interface with the base in the silicon oxide film is reduced as compared with the partial etching step, and therefore, there is an effect that further higher selectivity and lower damage can be realized.

【0009】[0009]

【発明の実施の形態】以下、本発明について実施例に基
づき詳細に説明する。また、本実施例は穴加工に適用
し、C4F8/O2/Ar混合ガスを用いて酸化シリコ
ン膜をエッチングした例である。図3は本実施例におい
て用いたECR型プラズマエッチング装置を示す模式的
断面図である。図中301はステンレス鋼製のプラズマ
生成室であり、プラズマ生成室301の上壁中央には石
英ガラス板からなるマイクロ波導入窓302が閉鎖状態
で備えられている。そしてこのマイクロ波導入窓302
の上側には導波管303が配設されており、導波管30
3の他端側はマイクロ波発振器304に接続されてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments. This embodiment is an example in which a silicon oxide film is etched using a mixed gas of C4F8 / O2 / Ar by applying to drilling. FIG. 3 is a schematic sectional view showing an ECR type plasma etching apparatus used in this embodiment. In the figure, reference numeral 301 denotes a plasma generation chamber made of stainless steel, and a microwave introduction window 302 made of a quartz glass plate is provided in a closed state at the center of the upper wall of the plasma generation chamber 301. And this microwave introduction window 302
A waveguide 303 is disposed above the waveguide 30.
The other end of 3 is connected to a microwave oscillator 304.

【0010】一方プラズマ生成室301の下側には反応
室305が連設されており、プラズマ生成室301と反
応室305との間にはプラズマ引出窓306が取り付け
られている。反応室305底部にはプラズマ引出窓30
6と対向する位置に試料台307が配設されており、こ
の試料台307の上面に電極308が埋設されている。
そしてこの試料台307上に試料である半導体基板30
9が静電吸着等の手段により着脱可能に装着されてい
る。前記電極308は高周波電源310に接続されてお
り、この高周波電源310には直流電源311が接続さ
れている。さらに反応室305にはガス導入管312及
び真空ポンプ313が配設されている。
On the other hand, a reaction chamber 305 is provided continuously below the plasma generation chamber 301, and a plasma extraction window 306 is provided between the plasma generation chamber 301 and the reaction chamber 305. A plasma extraction window 30 is provided at the bottom of the reaction chamber 305.
The sample stage 307 is disposed at a position facing the sample stage 6, and an electrode 308 is embedded on the upper surface of the sample stage 307.
The semiconductor substrate 30 as a sample is placed on the sample stage 307.
9 is detachably mounted by means such as electrostatic attraction. The electrode 308 is connected to a high-frequency power supply 310 to which a DC power supply 311 is connected. Further, a gas introduction pipe 312 and a vacuum pump 313 are provided in the reaction chamber 305.

【0011】またプラズマ生成室301及び導波管30
3の一部の外周側に励磁コイル314が周設されてお
り、反応室305上部の外周側に励磁コイル315が周
設されている。試料台307下部の外周側に励磁コイル
316が周設されており、これら励磁コイル314,3
15,316は図示しない直流電源に接続されている。
The plasma generation chamber 301 and the waveguide 30
An excitation coil 314 is provided around a part of the outer periphery of the reaction chamber 3, and an excitation coil 315 is provided around the outer periphery of the upper part of the reaction chamber 305. Excitation coils 316 are provided around the outer periphery of the lower part of the sample stage 307.
Reference numerals 15 and 316 are connected to a DC power supply (not shown).

【0012】次に以上の如く構成されたECR型プラズマ
エッチング装置の動作について説明する。マイクロ波発
振器304により発せられたマイクロ波は導入管303
を通りマイクロ波導入窓302を経てプラズマ生成室3
01へ導入される。マイクロ波に対して空洞共振器とし
て働くこのプラズマ生成室301ではマイクロ波放電に
より生成された電子が励磁コイル314による磁界によ
り螺旋運動を行い、マイクロ波周波数(2.45GHz)に対し
て875Gaussの磁界が形成されていると電子はサイクロト
ロン共鳴し、多くの気体分子は電離してプラズマを生成
する。励磁コイル314,315,316により反応室3
05へ向けて磁束密度が低くなる発散磁界を形成してあ
り、これにより前記プラズマは反応室305へ導入され
る。反応室305は真空ポンプ313により排気を行い
ガス導入管312より所望のガス雰囲気としておく。
Next, the operation of the ECR type plasma etching apparatus configured as described above will be described. The microwave emitted by the microwave oscillator 304 is supplied to the introduction tube 303.
Through the microwave introduction window 302 and the plasma generation chamber 3
01 is introduced. In the plasma generation chamber 301 which functions as a cavity resonator for microwaves, electrons generated by microwave discharge perform spiral motion by a magnetic field generated by the exciting coil 314, and a magnetic field of 875 Gauss is generated for a microwave frequency (2.45 GHz). Once formed, the electrons undergo cyclotron resonance and many gas molecules are ionized to generate plasma. Reaction chamber 3 by exciting coils 314, 315, 316
A diverging magnetic field having a lower magnetic flux density is formed toward the direction 05, whereby the plasma is introduced into the reaction chamber 305. The reaction chamber 305 is evacuated by a vacuum pump 313 to a desired gas atmosphere from a gas introduction pipe 312.

【0013】一方電極308は高周波電源310により
誘起されるバイアス電界を半導体基板309表面に作用
させ、イオンの運動エネルギー,運動方向を制御する。
また直流電源311により半導体基板309は電極30
8に静電吸着させてある。
On the other hand, the electrode 308 causes a bias electric field induced by the high-frequency power supply 310 to act on the surface of the semiconductor substrate 309 to control the kinetic energy and direction of the ions.
The DC power supply 311 causes the semiconductor substrate 309 to move the electrode 30
8 is electrostatically attracted.

【0014】次にこの装置を用いた第1実施例及びその
結果について説明する。試料である半導体基板としては
図1の(a)に示す、基板シリコン上に酸化シリコン膜
を約1500nm形成し、その一部にフォトレジスト膜
を形成したものを用いた。先ず真空ポンプ313により
反応室305のガス圧力を1×10-6Torr以下にした後、
C4F8ガス45sccmとO2ガス14sccmに対してAr
ガスを250sccmの各々の割合で混合したガスを別々に
ガス導入管312より導入し、いずれの場合もガス圧力
を5mTorr程度の圧力に調整した。次いで前述の如く励
磁コイル314,315,316のより磁界を形成し、マ
イクロ波発振器304から約1.75kWのマイクロ波
をプラズマ生成室301へ導入し混合ガスをプラズマ化
した。更に高周波電源310により電極308に高周波
電力を約700W印加し、静電吸着により固定された半
導体基板309上のバイアス電界を作用させてエッチン
グを行った。
Next, a first embodiment using this apparatus and its results will be described. As a semiconductor substrate as a sample, a silicon oxide film having a thickness of about 1500 nm formed on a substrate silicon and a photoresist film formed on a part thereof was used as shown in FIG. 1A. First, after the gas pressure in the reaction chamber 305 is reduced to 1 × 10 −6 Torr or less by the vacuum pump 313,
Ar for C4F8 gas 45sccm and O2 gas 14sccm
Gases mixed with each other at a rate of 250 sccm were separately introduced from the gas introduction pipe 312, and in each case, the gas pressure was adjusted to about 5 mTorr. Next, a magnetic field was formed from the exciting coils 314, 315, and 316 as described above, and a microwave of about 1.75 kW was introduced from the microwave oscillator 304 into the plasma generation chamber 301 to convert the mixed gas into plasma. Further, about 700 W of high-frequency power was applied to the electrode 308 by the high-frequency power supply 310, and etching was performed by applying a bias electric field on the semiconductor substrate 309 fixed by electrostatic attraction.

【0015】その結果、酸化シリコン膜のエッチングレ
ートは830nmと従来技術のエッチングレートに比べ
約1.6倍も高くなった。このためフォトレジストとの
選択比も6.4程度となり、図1の(b)に示すように
フォトレジストの後退も少なくなり、寸法変換差として
は0.50μmのフォトレジスト寸法に対して0.02
μm程度大きくなっただけであった。この時下地選択性
は約40であった。
As a result, the etching rate of the silicon oxide film was 830 nm, which was about 1.6 times higher than the etching rate of the prior art. Therefore, the selectivity with respect to the photoresist is about 6.4, and the retreat of the photoresist is reduced as shown in FIG. 1B. 02
It was only about μm larger. At this time, the underlayer selectivity was about 40.

【0016】次に第2の実施例として、同じく穴加工に
おいて、C4F8/O2/Ar混合ガスを用いた酸化シ
リコン膜のエッチングをパーシャルエッチング工程とオ
ーバーエッチング工程の2段階に分け、後者の工程でA
rの含量比を相対的に減じて選択性をより一層向上させ
た例である。このプロセスを図2(a),(b),
(c)を参照しながら説明する。
Next, as a second embodiment, similarly, in the hole processing, the etching of the silicon oxide film using the C4F8 / O2 / Ar mixed gas is divided into two steps of a partial etching step and an over-etching step. A
This is an example in which the selectivity is further improved by relatively reducing the content ratio of r. This process is illustrated in FIGS. 2 (a), (b),
This will be described with reference to FIG.

【0017】まず、図2(a)に示すウエハーを電極3
08にセットし、C4F8ガス45sccmとO2ガス14
sccmに対してArガスを250sccmの各々の割合で混合
したガスを別々にガス導入管312より導入し、いずれ
の場合もガス圧力を5mTorr程度の圧力に調整した。次
いで前述の如く励磁コイル314,315,316のより
磁界を形成し、マイクロ波発振器304から約1.75
kWのマイクロ波をプラズマ生成室301へ導入し混合
ガスをプラズマ化した。更に高周波電源310により電
極308に高周波電力を約700W印加し、静電吸着に
より固定された半導体基板309上のバイアス電界を作
用させてパーシャルエッチングを行った。パーシャルエ
ッチングは図2(b)に示すように酸化シリコン膜を約
1200nmエッチングしたところであり、エッチング
時間で約87秒のところでエッチングを終えた状態であ
る。
First, the wafer shown in FIG.
08, C4F8 gas 45 sccm and O2 gas 14
Gases obtained by mixing Ar gas at a ratio of 250 sccm to sccm were separately introduced from the gas introduction pipe 312, and in each case, the gas pressure was adjusted to about 5 mTorr. Next, a magnetic field is generated from the exciting coils 314, 315 and 316 as described above, and about 1.75 from the microwave oscillator 304 is generated.
A microwave of kW was introduced into the plasma generation chamber 301 to convert the mixed gas into plasma. Further, about 700 W of high-frequency power was applied to the electrode 308 by the high-frequency power supply 310, and partial etching was performed by applying a bias electric field on the semiconductor substrate 309 fixed by electrostatic attraction. In the partial etching, as shown in FIG. 2B, the silicon oxide film has been etched at about 1200 nm, and the etching has been completed at an etching time of about 87 seconds.

【0018】そこで、エッチング条件としてC4F8ガ
ス45sccmとO2ガス14sccmに対してArガスを0sc
cmとし、ガス圧力を3mTorr、マイクロ波パワーは約
1.75kW、高周波電力を約500Wに切り替え、残
余部を除去するためのオーバーエッチングを95秒行っ
た。このオーバーエッチング工程ではArガスを無く
し、高周波電源パワーを低下させることによりArイオ
ンによる入射イオンエネルギーを低減させた。これによ
り、図2(c)に示されるように下地基板シリコン20
3に対する選択性を高め、ダメージを低下させた条件で
残余部を除去することができた。この結果、図2(c)
に示すようにフォトレジストの後退も少なくなり、寸法
変換差としては0.50μmのフォトレジスト寸法に対
して0.05μm程度大きくなっただけであった。この
時下地選択性は約70であった。このように2段階エッ
チングにより良好な高異方性、高選択性エッチングを行
うことができた。
Therefore, the etching conditions were as follows: 45 sccm of C4F8 gas and 14 sccm of O2 gas, and 0 sc of Ar gas.
cm, the gas pressure was 3 mTorr, the microwave power was about 1.75 kW, the high frequency power was about 500 W, and over-etching was performed for 95 seconds to remove the remaining part. In this over-etching step, the Ar ion was eliminated, and the high-frequency power supply was reduced to reduce the incident ion energy due to Ar ions. As a result, as shown in FIG.
Residual parts could be removed under the condition that the selectivity to No. 3 was increased and the damage was reduced. As a result, FIG.
As shown in FIG. 7, the regression of the photoresist was also reduced, and the dimensional conversion difference was only about 0.05 μm larger than the photoresist dimension of 0.50 μm. At this time, the underlayer selectivity was about 70. As described above, favorable high anisotropy and high selectivity etching could be performed by the two-step etching.

【0019】以上、本発明の実施例を図面に基づいて例
を示したが、本発明は以上に述べたエッチング条件や装
置などは当然これに限るものではない。
Although the embodiments of the present invention have been described with reference to the drawings, the present invention is not limited to the etching conditions and apparatuses described above.

【0020】[0020]

【発明の効果】本発明の方法は、一般式がCmFn(た
だしm、nは原子数を示す自然数であり、m≧2、n≦
2mの条件を満足する。)で表されるフルオロカーボン
化合物と、酸素にArガスのような不活性ガスを混合
し、プラズマ化してエッチングすることにより、不活性
ガスのイオンのスパッタ効果によりウエハーに対して垂
直方向のエッチング量が多くなる。これにより酸化シリ
コン膜のエッチング速度を増大させ、フォトレジストの
後退量を減少させる効果を有する。
According to the method of the present invention, the general formula is CmFn (where m and n are natural numbers indicating the number of atoms, and m ≧ 2 and n ≦
The condition of 2 m is satisfied. ), And an inert gas such as Ar gas mixed with oxygen, and plasma etching is performed, so that the amount of etching in the direction perpendicular to the wafer is reduced by the sputtering effect of the inert gas ions. More. This has the effect of increasing the etching rate of the silicon oxide film and reducing the amount of photoresist retreat.

【0021】本発明は、以上のような考え方を基本とし
ているが、さらに一層の高選択化、低ダメージ化、低汚
染化を目指す方法も提案する。それは酸化シリコン膜の
エッチングを下地材料層が露出する直前までのパーシャ
ルエッチング工程とそれ以降のオーバーエッチング工程
の2工程に分け、オーバーエッチング工程においてエッ
チングガスの組成における不活性ガスの含量比を減ずる
方法である。この方法によれば酸化シリコン膜のうち下
地との界面付近において不活性ガスのスパッタ効果がパ
ーシャルエッチング工程に比べて低下するため、より一
層の高選択化と低ダメージ化が実現できる効果を有す
る。
The present invention is based on the above concept, but also proposes a method aiming at higher selection, lower damage and lower contamination. It is a method of dividing the etching of the silicon oxide film into two steps of a partial etching step immediately before the base material layer is exposed and an over-etching step thereafter, and reducing the inert gas content ratio in the etching gas composition in the over-etching step. It is. According to this method, the sputtering effect of the inert gas in the vicinity of the interface with the base in the silicon oxide film is reduced as compared with the partial etching step, and thus there is an effect that further higher selection and lower damage can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における工程の断面図で
ある。
FIG. 1 is a sectional view of a process in a first embodiment of the present invention.

【図2】本発明の第2の実施例における工程の断面図で
ある。
FIG. 2 is a sectional view of a process in a second embodiment of the present invention.

【図3】本発明の第1、2の実施例において使用したド
ライエッチング装置の概略図である。
FIG. 3 is a schematic view of a dry etching apparatus used in the first and second embodiments of the present invention.

【図4】従来技術における工程の断面図である。FIG. 4 is a cross-sectional view of a process in a conventional technique.

【符号の説明】[Explanation of symbols]

101・・・・・・フォトレジスト 102・・・・・・酸化シリコン膜 103・・・・・・基板シリコン 201・・・・・・フォトレジスト 202・・・・・・酸化シリコン膜 203・・・・・・基板シリコン 301・・・・・・プラズマ生成室 302・・・・・・マイクロ波導入窓 303・・・・・・導波管 304・・・・・・マイクロ波発振器 305・・・・・・反応室 306・・・・・・プラズマ引出窓 307・・・・・・試料台 308・・・・・・電極 309・・・・・・半導体基板 310・・・・・・高周波電源 311・・・・・・直流電源 312・・・・・・ガス導入管 313・・・・・・真空ポンプ 314、315、316・・・・・・励磁コイル 401・・・・・・フォトレジスト 402・・・・・・酸化シリコン膜 403・・・・・・基板シリコン 101 Photoresist 102 Silicon oxide film 103 Substrate silicon 201 Photoresist 202 Silicon oxide film 203 ... Substrate silicon 301... Plasma generation chamber 302... Microwave introduction window 303... Waveguide 304... Microwave oscillator 305. ... Reaction chamber 306... Plasma extraction window 307... Sample table 308... Electrode 309... Semiconductor substrate 310. Power supply 311 DC power supply 312 Gas inlet tube 313 Vacuum pump 314, 315, 316 Excitation coil 401 Photo Resist 402 ... oxidized silicon Con film 403 ...... substrate silicon

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】一般式がCmFn(ただしm、nは原子数
を示す自然数であり、m≧2、n≦2mの条件を満足す
る。)で表されるフルオロカーボン化合物と、酸素と不
活性ガスを含むエッチングガスを用いてシリコン化合物
層をエッチングすることを特徴とする半導体装置の製造
方法。
1. A fluorocarbon compound represented by the general formula CmFn (where m and n are natural numbers indicating the number of atoms and satisfy the conditions of m ≧ 2 and n ≦ 2m), oxygen and an inert gas. A method of manufacturing a semiconductor device, comprising etching a silicon compound layer using an etching gas containing:
【請求項2】一般式がCmFn(ただしm、nは原子数
を示す自然数であり、m≧2、n≦2mの条件を満足す
る。)で表されるフルオロカーボン化合物と、酸素と不
活性ガスを含むエッチングガスを用いてシリコン化合物
層を実質的にその層厚を越えない深さまでエッチングす
るパーシャルエッチング工程と、前記不活性ガスを前記
パーシャルエッチング工程におけるよりも減じてなるエ
ッチングガスを用いて前記シリコン化合物層の残余部を
エッチングするオーバーエッチング工程とを有すること
を特徴とする半導体装置の製造方法。
2. A fluorocarbon compound represented by the general formula CmFn (where m and n are natural numbers indicating the number of atoms and satisfy the conditions of m ≧ 2 and n ≦ 2m), oxygen and an inert gas. And a partial etching step of etching the silicon compound layer to a depth substantially not exceeding the layer thickness thereof using an etching gas containing the inert gas, and using an etching gas obtained by reducing the inert gas in the partial etching step. An over-etching step of etching a remaining portion of the silicon compound layer.
【請求項3】請求項1、2記載の一般式がCmFn(た
だしm、nは原子数を示す自然数であり、m≧2、n≦
2mの条件を満足する。)で表されるフルオロカーボン
化合物としてC4F8を用いることを特徴とする半導体
装置の製造方法。
3. The general formula according to claim 1, wherein CmFn (where m and n are natural numbers indicating the number of atoms, and m ≧ 2, n ≦
The condition of 2 m is satisfied. A method for manufacturing a semiconductor device, comprising using C4F8 as the fluorocarbon compound represented by the formula (1).
【請求項4】請求項1、2記載の不活性ガスとしてアル
ゴンを用いることを特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device according to claim 1, wherein argon is used as the inert gas.
JP24808196A 1996-09-19 1996-09-19 Method of manufacturing semiconductor device Withdrawn JPH1098021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24808196A JPH1098021A (en) 1996-09-19 1996-09-19 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24808196A JPH1098021A (en) 1996-09-19 1996-09-19 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH1098021A true JPH1098021A (en) 1998-04-14

Family

ID=17172933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24808196A Withdrawn JPH1098021A (en) 1996-09-19 1996-09-19 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH1098021A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514012A (en) * 1998-05-05 2002-05-14 ラム リサーチ コーポレーション Method for etching silicon dioxide using fluorocarbon gas chemistry
JP2017518646A (en) * 2014-06-04 2017-07-06 ユニバーシティ ド エクス‐マルセイユ Method for randomly texturing a semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514012A (en) * 1998-05-05 2002-05-14 ラム リサーチ コーポレーション Method for etching silicon dioxide using fluorocarbon gas chemistry
JP4758002B2 (en) * 1998-05-05 2011-08-24 ラム リサーチ コーポレーション Method for etching silicon dioxide using fluorine gas chemistry
JP2017518646A (en) * 2014-06-04 2017-07-06 ユニバーシティ ド エクス‐マルセイユ Method for randomly texturing a semiconductor substrate

Similar Documents

Publication Publication Date Title
JPS5816078A (en) Plasma etching device
US5972235A (en) Plasma etching using polycarbonate mask and low pressure-high density plasma
JP3808902B2 (en) Plasma etching method
KR100270269B1 (en) Method for and apparatus of microwave plasma processing
WO2003056617A1 (en) Etching method and plasma etching device
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
US6582617B1 (en) Plasma etching using polycarbonate mask and low-pressure high density plasma
JPH03263827A (en) Digital etching apparatus
JPH1098021A (en) Method of manufacturing semiconductor device
JP3272442B2 (en) Method for manufacturing semiconductor device
JP4577328B2 (en) Manufacturing method of semiconductor device
JP4142492B2 (en) Plasma processing method
JPS60120525A (en) Method for reactive ion etching
US5738752A (en) System and method for plasma etching
JPH06108272A (en) Plasma etching method
JP3516741B2 (en) Plasma processing method
JPH05144773A (en) Plasma etching apparatus
JP3220528B2 (en) Vacuum processing equipment
JP2917993B1 (en) Dry etching method
JPS6011109B2 (en) Dry etching method and device
JP2000012521A (en) Plasma ashing method
JP3500178B2 (en) Dry etching method
JPH1167730A (en) Manufacture of semiconductor device
JPH0851097A (en) Plasma etching device and method
Pichot Dry processing in microelectronics: towards low pressure plasma technology

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202