JPH1092759A - Substrate heat treatment device and substrate heat treatment method - Google Patents

Substrate heat treatment device and substrate heat treatment method

Info

Publication number
JPH1092759A
JPH1092759A JP26558096A JP26558096A JPH1092759A JP H1092759 A JPH1092759 A JP H1092759A JP 26558096 A JP26558096 A JP 26558096A JP 26558096 A JP26558096 A JP 26558096A JP H1092759 A JPH1092759 A JP H1092759A
Authority
JP
Japan
Prior art keywords
substrate
heat treatment
boat
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26558096A
Other languages
Japanese (ja)
Inventor
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26558096A priority Critical patent/JPH1092759A/en
Publication of JPH1092759A publication Critical patent/JPH1092759A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a heat treatment device and a heat treatment method, which can suppress the warp deformation of a substrate. SOLUTION: The substrate heat treatment device has a port 4 and a reaction tube 7. The port 4 arranges insulating wafers 1 used for integrating and forming a thin film transistor at prescribed intervals in a vertical direction and horizontally supports the respective wafers 1. The reaction tube 7 stores the port 4, heats the wafers 1 and executes treatment including one of annealing, thermal oxidation, impurity diffusion and impurity activation, which are required at least for forming the thin film transistor. The port 4 has supporting points supporting the peripheral end parts of the wafers 1 at more than three points. The positions of the respective supporting points are set so that the center of a polygon connecting the respective supporting points is matched with the centroids of the wafers 1. The port can be provided with a supporting beam for supporting the bottoms of the wafers by line contact or face contact. For using a lateral port, supporting structure where the inclinations of the wafers become within 10 deg. against the vertical direction is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置やラインセンサ等に用いられる薄膜素
子の基板熱処理装置及び基板熱処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate heat treatment apparatus and a substrate heat treatment method for a thin film element used in an active matrix type liquid crystal display device, a line sensor and the like.

【0002】[0002]

【従来の技術】薄膜トランジスタの薄膜素子が集積的に
形成された基板は、従来からアクティブマトリクス型液
晶表示装置、プラズマディスプレイ、ELディスプレイ
或いはラインセンサ等の構成部材として広く用いられて
いる。薄膜素子は基板表面に成膜された多結晶シリコン
や非晶質シリコン等からなる薄膜を半導体活性層として
LSI製造プロセスを適用して集積的に形成される。L
SI製造プロセスには不純物拡散工程、ゲート絶縁膜形
成工程或いはアニール工程といった高温熱処理が含まれ
ており、基板は製造工程中における最高処理温度に耐え
ることのできる優れた耐熱性を備えていなければならな
い。この最高処理温度は薄膜材料や適用されるLSI製
造プロセスの内容によって異なっている。基板としてガ
ラス材料を採用する場合にも最高処理温度によって適切
なものが設定される。例えば、非晶質シリコン薄膜トラ
ンジスタ素子を形成する場合には、最高処理温度は、一
般に500℃程度になる。この場合には約600℃程度
の歪み点を有するバリュウム硼ケイ酸ガラス(例えばコ
ーニング7059)が使われる。尚、歪み点は材料の粘
度が約1013.5Pa・s になる温度をもって定義され耐熱
性の尺度となる。又、多結晶シリコン薄膜を用いてトラ
ンジスタ素子を形成する場合には、ゲート絶縁膜の形成
方法としてCVDを用いた場合、最高処理温度は600
℃程度に達する。この場合には、基板材料として約64
0℃の歪み点を有するアルミナ硼ケイ酸ガラス(例えば
コーニング1733)が使われる。ゲート絶縁膜の形成
方法としてCVDに代え熱酸化処理を用いた場合には基
板処理温度が1000℃程度に達する。この時には、約
1060℃の歪み点を有する石英ガラスが基板材料とし
て用いられる。この他にもLSI製造工程中の最高処理
温度に応じて様々な種類のガラス材料が用いられる。
2. Description of the Related Art Substrates on which thin film transistors of thin film transistors are integratedly formed have been widely used as components of active matrix type liquid crystal displays, plasma displays, EL displays, line sensors, and the like. The thin film element is formed in an integrated manner by applying an LSI manufacturing process using a thin film made of polycrystalline silicon, amorphous silicon, or the like formed on the substrate surface as a semiconductor active layer. L
The SI manufacturing process includes a high-temperature heat treatment such as an impurity diffusion step, a gate insulating film forming step, or an annealing step, and the substrate must have excellent heat resistance that can withstand the highest processing temperature during the manufacturing process. . This maximum processing temperature differs depending on the material of the thin film and the content of the LSI manufacturing process to be applied. When a glass material is used as the substrate, an appropriate material is set according to the maximum processing temperature. For example, when forming an amorphous silicon thin film transistor element, the maximum processing temperature is generally about 500 ° C. In this case, barium borosilicate glass (for example, Corning 7059) having a strain point of about 600 ° C. is used. The strain point is defined as the temperature at which the viscosity of the material becomes about 10 13.5 Pa · s, and is a measure of heat resistance. When a transistor element is formed using a polycrystalline silicon thin film, the maximum processing temperature is 600 when CVD is used as a method for forming a gate insulating film.
Reaches approx. In this case, about 64 are used as the substrate material.
Alumina borosilicate glass (for example, Corning 1733) having a strain point of 0 ° C. is used. When a thermal oxidation process is used instead of CVD as a method for forming a gate insulating film, the substrate processing temperature reaches about 1000 ° C. At this time, quartz glass having a strain point of about 1060 ° C. is used as a substrate material. In addition, various types of glass materials are used depending on the maximum processing temperature during the LSI manufacturing process.

【0003】[0003]

【発明が解決しようとする課題】しかしながら基板は歪
み点以下であっても高温になるに従って粘度は低下して
いく。特にガラス材料は非晶質である為その粘度は温度
の上昇に伴って略単調に低下する。この為歪み点より1
00℃程度低い温度で熱処理を加えても若干変形する性
質がある。例えば、反り変形が生じるとステッパでのマ
スク合わせに寸法誤差が生じるばかりでなく、搬送中に
ロボットがハンドリングできなくなりコントロールエラ
ーが生じる。更に、反り変形が激しくなると薄膜トラン
ジスタ素子の閾値電圧が変動し、回路が動作しなくなる
という問題が生じる。よって、基板の反り等の変形は極
力防がなくてはならない。
However, even when the temperature of the substrate is below the strain point, the viscosity decreases as the temperature increases. In particular, since a glass material is amorphous, its viscosity decreases substantially monotonically with an increase in temperature. For this reason, 1
Even if heat treatment is applied at a temperature as low as about 00 ° C., the material is slightly deformed. For example, when warpage deformation occurs, not only a dimensional error occurs in mask alignment by a stepper, but also a robot cannot handle during transport, resulting in a control error. Furthermore, when the warpage becomes severe, the threshold voltage of the thin-film transistor element fluctuates, causing a problem that the circuit does not operate. Therefore, deformation such as warpage of the substrate must be prevented as much as possible.

【0004】従来から基板の変形を防ぐ為に様々な対策
が提案されている。例えば、特開平5−216066号
公報には石英基板の組成を改善することで基板の耐熱性
を高める技術が開示されている。これによれば石英基板
中のOH基濃度を200ppm以下に制御することで、熱
処理に伴う基板の反り変形を抑えることができるとして
いる。基板材料として溶融石英を用いる場合には、予め
切り出した天然水晶を溶解して再び緻密化する工程にお
いて、極力含有水分を除去する化学的な処理を施し、O
H基濃度を200ppm 以下に制御している。一方、合成
石英は予め人工的に合成され且つ生成された原材料Si
Cl4 を燃焼してSiO2 に変換し透明化させてインゴ
ットを作る。この製造過程で水分の混入を極力防止する
ことによりOH基の濃度が200ppm 以下となるように
制御する。しかしながら、実際には石英中のOH基を2
00ppm 以下に制御する為には精密なプロセス管理や追
加のプロセスが必要となり製造コスト的に問題がある。
又、仮にOH基濃度を200ppm 以下に抑えても、基板
の反り変形を完全に抑制することは困難である。
Conventionally, various measures have been proposed to prevent deformation of the substrate. For example, Japanese Patent Application Laid-Open No. Hei 5-216066 discloses a technique for improving the heat resistance of a quartz substrate by improving the composition of the substrate. According to this, by controlling the OH group concentration in the quartz substrate to 200 ppm or less, it is possible to suppress the warpage of the substrate due to the heat treatment. In the case where fused quartz is used as the substrate material, in the step of dissolving the natural quartz cut in advance and densifying it again, a chemical treatment for removing as much moisture as possible is performed.
The H group concentration is controlled to 200 ppm or less. On the other hand, synthetic quartz is a raw material Si that is artificially synthesized and generated in advance.
The ingot is made by burning Cl 4 to convert it to SiO 2 and making it transparent. In this manufacturing process, the concentration of OH groups is controlled to be 200 ppm or less by minimizing mixing of moisture. However, actually, the OH group in quartz is
In order to control the content to be less than 00 ppm, precise process management and additional processes are required, and there is a problem in manufacturing cost.
Even if the OH group concentration is suppressed to 200 ppm or less, it is difficult to completely suppress the warpage of the substrate.

【0005】他の対策として、できるだけ厚みの大きな
基板を用いて耐熱性を高めることが考えられる。しかし
ながら、例えば多結晶シリコン薄膜トランジスタ素子の
高温プロセスではLSI製造と同様の設備を使う為、基
板の厚みは限られており無制限に厚みの大きな基板を用
いることができない。この為、高温の熱処理時に反りが
生じてしまう。仮に、基板の厚みを大きくしても、反り
変形を完全に抑制することはできない。例えば、薄膜ト
ランジスタ素子のゲート絶縁膜を熱酸化処理で形成する
場合、処理温度は1100℃以上に達する。こうなる
と、石英基板を使っても粘度は2桁も低下し、幾ら基板
厚みを大きくしても効果はない。
As another measure, it is conceivable to increase the heat resistance by using a substrate as thick as possible. However, for example, in a high-temperature process of a polycrystalline silicon thin-film transistor element, the same equipment as used in LSI manufacturing is used, so the thickness of the substrate is limited, and a thick substrate cannot be used without limitation. For this reason, warpage occurs during high-temperature heat treatment. Even if the thickness of the substrate is increased, the warpage cannot be completely suppressed. For example, when a gate insulating film of a thin film transistor element is formed by thermal oxidation, the processing temperature reaches 1100 ° C. or higher. In this case, even if a quartz substrate is used, the viscosity is reduced by as much as two orders of magnitude, and even if the thickness of the substrate is increased, there is no effect.

【0006】別の対策として、特開平5−291164
号公報にはサポート(裏当て部材)を用いる方法が開示
されている。この従来例では、縦型の熱処理装置を使用
する場合、熱処理の対象となる基板(ウエハ)は、ボー
トに対して所定のピッチで水平に保持される。このボー
トは熱処理装置の反応管の内部に挿入され熱処理が行な
われる。この際、ウエハの粘度より高い粘度を有する基
板材料からなるサポート(裏当て部材)をウエハの下に
敷いて熱処理を行ない反り変形を防止する。ウエハが例
えば石英からなる場合には、サポートの材料としてシリ
コンを用いることができる。しかしながら、この方法は
ウエハとともにサポートをハンドリングしなければなら
ない為、ロボットの負荷が大きくなるという問題があ
る。
As another countermeasure, Japanese Patent Application Laid-Open No. 5-291164
Japanese Patent Application Laid-Open Publication No. H11-139,086 discloses a method using a support (backing member). In this conventional example, when a vertical heat treatment apparatus is used, a substrate (wafer) to be heat-treated is held horizontally at a predetermined pitch with respect to the boat. This boat is inserted into the reaction tube of the heat treatment apparatus and heat treatment is performed. At this time, a support (backing member) made of a substrate material having a viscosity higher than the viscosity of the wafer is laid under the wafer to perform a heat treatment to prevent warpage. When the wafer is made of, for example, quartz, silicon can be used as a support material. However, this method has a problem that the load on the robot increases because the support must be handled together with the wafer.

【0007】更に、特開平5−291165号公報には
別の対策が開示されている。同じく縦型の熱処理装置を
使用する場合、ウエハを所定のピッチで複数のポストに
より水平に保持したボートを反応管の内部に挿入する。
この状態で通常2回以上の熱処理を施す。この際、ボー
トに設置されたウエハの平面方向の向きを変えた姿勢で
熱処理を少くとも1回以上行ない熱処理変形の累積を防
止する。或いは、先ず基板を上向きにして熱処理し、あ
る程度反ったところで表裏を逆転して熱処理を行ない、
反り変形を元に戻す方法もある。しかしながら、これら
の対策はウエハを表裏反転するハンドリングが必要とな
り、基板の取り扱いが複雑になるという問題がある。
Further, another measure is disclosed in JP-A-5-291165. When a vertical heat treatment apparatus is used, a boat in which wafers are horizontally held by a plurality of posts at a predetermined pitch is inserted into a reaction tube.
In this state, heat treatment is usually performed two or more times. At this time, the heat treatment is performed at least once in a posture in which the wafer placed on the boat is changed in the planar direction, thereby preventing the accumulation of the heat treatment deformation. Alternatively, first heat-treat the substrate with the substrate facing upward, reverse the front and back when it is warped to some extent, and perform the heat treatment.
There is also a method of undoing the warpage. However, these countermeasures require handling for turning the wafer upside down, and have a problem that handling of the substrate becomes complicated.

【0008】[0008]

【課題を解決するための手段】上述した従来の技術の課
題を解決する為に以下の手段を講じた。本発明の第一側
面によれば、基板熱処理装置は縦型のボートと反応炉と
を備えている。この縦型のボートは薄膜トランジスタを
集積形成する為に用いる絶縁性の基板を垂直方向に一定
の間隔で配列し且つ基板を水平に支持する。反応炉は該
ボートを格納して基板を加熱し少くとも薄膜トランジス
タの形成に必要なアニール、熱酸化、不純物拡散及び不
純物活性化のいずれかを含む処理を行なう。特徴事項と
して、前記ボートは基板の周端部を三点以上で支持する
支持点を有しており、各支持点を結ぶ多角形の中心が基
板の重心と一致するように各支持点の位置が設定されて
いる。或いは、前記ボートは基板の底面部を線接触又は
面接触で支持する支持梁を有している。好ましくは、こ
の支持梁の表面に突起が形成されており、基板の底面に
対する接触面積を削減化する。又、前記ボートはシリコ
ン又はシリコンカーバイドからなる。
The following means have been taken in order to solve the above-mentioned problems of the prior art. According to a first aspect of the present invention, a substrate heat treatment apparatus includes a vertical boat and a reaction furnace. In this vertical boat, insulating substrates used for integrated formation of thin film transistors are vertically arranged at regular intervals and horizontally supported. The reaction furnace stores the boat and heats the substrate, and performs at least processing including annealing, thermal oxidation, impurity diffusion and impurity activation necessary for forming a thin film transistor. As a characteristic feature, the boat has support points that support the peripheral end of the substrate at three or more points, and positions of the support points are such that the center of a polygon connecting the support points coincides with the center of gravity of the substrate. Is set. Alternatively, the boat has a support beam for supporting the bottom portion of the substrate by line contact or surface contact. Preferably, a projection is formed on the surface of the support beam to reduce the contact area with the bottom surface of the substrate. The boat is made of silicon or silicon carbide.

【0009】本発明の第二側面によれば、基板熱処理装
置は横型のボートと反応炉とを備えている。この横型の
ボートは薄膜トランジスタを集積形成する為に用いる絶
縁性の基板を水平方向に一定の間隔で配列し且つ基板を
略垂直に支持する。反応炉は該ボートを格納して基板を
加熱し少くとも薄膜トランジスタの形成に必要なアニー
ル、熱酸化、不純物拡散及び不純物活性化のいずれかを
含む処理を行なう。特徴事項として、前記ボートは基板
の傾きが垂直方向に対して10°以内となるような支持
構造を有する。具体的には、前記ボートは三点以上で基
板を略垂直に支持する支持構造を有する。或いは、前記
ボートは基板の下端を支持する支持溝を有しており、基
板の傾きが10°以内となるように支持溝の深さ及び幅
が設定されている。横型の基板熱処理装置においても、
前記ボートはシリコン又はシリコンカーバイドから作成
することが好ましい。
According to a second aspect of the present invention, a substrate heat treatment apparatus includes a horizontal boat and a reaction furnace. In this horizontal boat, insulating substrates used for integrated formation of thin film transistors are arranged at predetermined intervals in the horizontal direction, and the substrates are supported substantially vertically. The reaction furnace stores the boat and heats the substrate, and performs at least processing including annealing, thermal oxidation, impurity diffusion and impurity activation necessary for forming a thin film transistor. As a feature, the boat has a support structure in which the inclination of the substrate is within 10 ° with respect to the vertical direction. Specifically, the boat has a support structure that supports the substrate substantially vertically at three or more points. Alternatively, the boat has a support groove for supporting the lower end of the substrate, and the depth and width of the support groove are set so that the inclination of the substrate is within 10 °. Even in horizontal substrate heat treatment equipment,
Preferably, the boat is made from silicon or silicon carbide.

【0010】本発明の第三側面によれば、薄膜トランジ
スタを集積形成する為に用いる絶縁性の基板を垂直方向
に一定の間隔で配列し且つ各基板を水平に支持する縦型
のボートを用い、このボートを反応炉に格納して基板を
加熱し少くとも薄膜トランジスタの形成に必要なアニー
ル、熱酸化、不純物拡散及び不純物活性化のいずれかを
含む処理を行なう基板熱処理方法において、薄膜トラン
ジスタを形成する表面を垂直方向上に向けてボートに配
置している。
According to a third aspect of the present invention, there is provided a vertical boat in which insulating substrates used for integrated formation of thin film transistors are vertically arranged at regular intervals and each substrate is supported horizontally. In a substrate heat treatment method, the boat is stored in a reaction furnace and the substrate is heated to perform at least a process including annealing, thermal oxidation, impurity diffusion and impurity activation necessary for forming a thin film transistor. Is placed on the boat with the vertical upwards.

【0011】本発明の第四側面によれば、薄膜トランジ
スタの集積形成に用いる絶縁性の基板を加熱し、薄膜ト
ランジスタの形成に必要な熱酸化処理を行なう基板熱処
理方法において、熱酸化処理に必要な熱源として光エネ
ルギー又はプラズマエネルギーを基板に照射する。好ま
しくは、光エネルギー又はブラズマエネルギーに加えて
熱エネルギーを基板に供給する。又、好ましくは、熱エ
ネルギーを基板に供給して比較的低温で一次熱酸化処理
を行なった後、光エネルギー又はプラズマエネルギーを
基板に照射して比較的高温で二次熱酸化処理を行なう。
According to a fourth aspect of the present invention, in a substrate heat treatment method for heating an insulating substrate used for integrated formation of a thin film transistor and performing a thermal oxidation process required for forming the thin film transistor, a heat source required for the thermal oxidation process is provided. The substrate is irradiated with light energy or plasma energy. Preferably, heat energy is supplied to the substrate in addition to light energy or plasma energy. Preferably, after the thermal energy is supplied to the substrate to perform the primary thermal oxidation at a relatively low temperature, the substrate is irradiated with light energy or plasma energy to perform the secondary thermal oxidation at a relatively high temperature.

【0012】本発明の第五側面によれば、薄膜トランジ
スタの集積形成に用いる絶縁性の基板を抵抗加熱方式、
高周波加熱方式又はランプ加熱方式のサセプタ上に載置
して加熱し、少くとも薄膜トランジスタの形成に必要な
アニール、熱酸化、不純物拡散及び不純物活性化のいず
れかを含む処理を行なう。
According to a fifth aspect of the present invention, an insulating substrate used for integrated formation of a thin film transistor is formed by a resistance heating method,
The substrate is placed on a susceptor of a high-frequency heating type or a lamp heating type and heated, and at least a process including any of annealing, thermal oxidation, impurity diffusion and impurity activation necessary for forming a thin film transistor is performed.

【0013】本発明の第一側面では、縦型の基板熱処理
装置において、基板の周辺部を三点以上で支持する場
合、各支持点を結ぶ多角形の中心が基板の重心と一致す
るようにしている。これにより、熱処理中基板に加わる
応力を均等化でき、反り等の熱変形を抑制できる。或い
は、基板の底面部を線接触又は面接触で支持する支持梁
を設けることにより、反り変形を抑制できる。本発明の
第二側面では、横型の基板熱処理装置において、ボート
は基板の傾きが垂直方向に対して10°以内となるよう
な支持構造を有する。これにより、基板に対して変形の
原因となる応力が加わり難くなる。本発明の第三側面で
は、縦型の基板熱処理装置を用いた基板熱処理方法にお
いて、薄膜トランジスタを形成する表面を垂直方向上に
向けてボートに配置する。このようにすると、仮に反り
変形が生じた場合でも後工程で基板を液晶表示パネルに
組み込む時容易に反り変形を修正可能である。本発明の
第四側面では熱酸化処理に必要な熱源として光エネルギ
ー又はプラズマエネルギーを基板に照射しており、反り
変形の原因となる熱の量そのものを抑制する。本発明の
第五側面では、薄膜トランジスタの集積形成に用いる絶
縁性の基板を抵抗加熱方式、高周波加熱方式又はランプ
加熱方式のサセプタ上に載置して加熱している。これに
より、基板の反り変形を物理的に抑制できる。
According to a first aspect of the present invention, in a vertical substrate heat treatment apparatus, when a peripheral portion of a substrate is supported at three or more points, the center of a polygon connecting the supporting points is made to coincide with the center of gravity of the substrate. ing. Thereby, the stress applied to the substrate during the heat treatment can be equalized, and thermal deformation such as warpage can be suppressed. Alternatively, warping deformation can be suppressed by providing a support beam that supports the bottom surface of the substrate by line contact or surface contact. According to a second aspect of the present invention, in the horizontal substrate heat treatment apparatus, the boat has a support structure in which the inclination of the substrate is within 10 ° with respect to the vertical direction. This makes it difficult to apply a stress that causes deformation to the substrate. According to a third aspect of the present invention, in a substrate heat treatment method using a vertical substrate heat treatment apparatus, a surface on which a thin film transistor is to be formed is arranged on a boat with a vertical direction facing upward. In this way, even if warpage occurs, the warpage can be easily corrected when the substrate is incorporated into the liquid crystal display panel in a later step. In the fourth aspect of the present invention, the substrate is irradiated with light energy or plasma energy as a heat source required for the thermal oxidation treatment, and the amount of heat itself that causes warpage is suppressed. In the fifth aspect of the present invention, an insulating substrate used for integrated formation of a thin film transistor is placed on a susceptor of a resistance heating system, a high frequency heating system or a lamp heating system and heated. Thereby, the warpage of the substrate can be physically suppressed.

【0014】[0014]

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図1は本発明にかかる基
板熱処理装置の第1実施形態を示す模式図である。図示
するように、この実施形態は縦型熱処理装置であって、
下端を開口し上方に延びる有底筒状の石英反応管7には
ガス供給管8が設けられている。個々のウエハ(基板)
1はボート4に所定ピッチで離間した状態で水平保持さ
れ、保温筒9を介して搬送される。反応管7の開口部
は、ボート4が内部に完全に挿入された時、保温筒9に
固着したキャップ10で密封されるようになっている。
反応管7の周囲にはヒータ11が設けられており雰囲気
温度を高温に維持する。この熱処理装置を用いて例えば
熱酸化処理を行なう場合には、反応管7の内部を例えば
1000℃の高温雰囲気に保ったままガス供給管8から
プロセスガスを導入して所定の反応時間だけ保持する。
このように、縦型の基板熱処理装置では、ボート4を用
いて薄膜トランジスタを集積形成する為に用いる絶縁性
のウエハ1を垂直方向に一定の間隔で配列し且つ各基板
を水平に支持している。反応管7はこのボート4を格納
してウエハ1を加熱し少くとも薄膜トランジスタの形成
に必要なアニール、熱処理、不純物拡散及び不純物活性
化のいずれかを含む処理を行なう。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic diagram showing a first embodiment of a substrate heat treatment apparatus according to the present invention. As shown, this embodiment is a vertical heat treatment apparatus,
A gas supply pipe 8 is provided in a bottomed quartz reaction tube 7 having a bottom opening and extending upward. Individual wafer (substrate)
1 is horizontally held in a state of being separated from the boat 4 at a predetermined pitch, and is conveyed through a heat retaining tube 9. The opening of the reaction tube 7 is sealed by a cap 10 fixed to the heat retaining tube 9 when the boat 4 is completely inserted into the inside.
A heater 11 is provided around the reaction tube 7 to maintain the ambient temperature at a high temperature. When, for example, a thermal oxidation treatment is performed using this heat treatment apparatus, a process gas is introduced from the gas supply pipe 8 while maintaining the inside of the reaction tube 7 at a high temperature atmosphere of, for example, 1000 ° C., and is maintained for a predetermined reaction time. .
As described above, in the vertical substrate heat treatment apparatus, the insulating wafers 1 used for integrated formation of thin film transistors using the boat 4 are vertically arranged at regular intervals and each substrate is horizontally supported. . The reaction tube 7 stores the boat 4 and heats the wafer 1 to perform at least a process including annealing, heat treatment, impurity diffusion and impurity activation necessary for forming a thin film transistor.

【0015】省スペースと熱処理の均一性の観点から上
述した縦型の熱処理装置が主流になってきている。この
熱処理装置には例えば拡散/酸化炉やLP−CVD炉等
が含まれる。縦型の熱処理装置については例えば特開平
3−235329号公報に開示がある。この縦型ではボ
ート4によりウエハ1の端部のみを支持して水平に保持
する構造となっている。従って、基本的にウエハ1の自
重による熱変形が起りやすい支持構造である。この為、
縦型の熱処理装置を用いると、たとえ歪み点より100
℃程度低い温度で熱処理を施しても自重によりウエハの
反り変形が発生する。特に、薄膜トランジスタ等薄膜素
子製造プロセスでは不純物拡散工程、熱酸化によるゲー
ト絶縁膜形成工程、アニール工程等複数回の熱処理が繰
り返し行なわれる。一回の熱処理で発生する反り量が小
さくても熱履歴を繰り返す毎に変形が累積され、最終的
には大きな反り量となってしまう。基板に反りが生じる
と、後工程でウエハの搬送トラブルや露光装置のステー
ジ吸着不良による露光欠陥等の故障が発生する。又、基
板変形に伴い薄膜内部のストレスが増大し薄膜素子の電
気特性不良が発生する。ウエハが8インチサイズ等に大
径化すると反りの絶対量がますます増大する為様々な不
良、故障或いは欠陥が多発する。
From the viewpoint of space saving and uniformity of heat treatment, the above-mentioned vertical heat treatment apparatus has become mainstream. The heat treatment apparatus includes, for example, a diffusion / oxidation furnace and an LP-CVD furnace. A vertical heat treatment apparatus is disclosed, for example, in Japanese Patent Application Laid-Open No. 3-235329. In this vertical type, only the end of the wafer 1 is supported by the boat 4 and held horizontally. Accordingly, the support structure is basically susceptible to thermal deformation due to the weight of the wafer 1. Because of this,
If a vertical heat treatment apparatus is used, even if the strain point is 100
Even if heat treatment is performed at a temperature as low as about ° C., warpage of the wafer occurs due to its own weight. Particularly, in the process of manufacturing a thin film element such as a thin film transistor, a plurality of heat treatments such as an impurity diffusion step, a step of forming a gate insulating film by thermal oxidation, and an annealing step are repeatedly performed. Even if the amount of warpage generated by one heat treatment is small, the deformation is accumulated each time the heat history is repeated, and eventually the amount of warpage becomes large. When the substrate is warped, a trouble such as an exposure defect due to a wafer transfer trouble or a stage suction failure of the exposure apparatus occurs in a later process. In addition, the stress inside the thin film increases due to the deformation of the substrate, and the electrical characteristics of the thin film element become poor. When the diameter of a wafer is increased to an 8 inch size or the like, the absolute amount of warpage is further increased, so that various defects, failures or defects occur frequently.

【0016】そこで、基板の反り等の熱変形を極力抑制
する為、本実施形態ではボート4の構造を工夫して、ウ
エハ(基板)1の周端部を三点以上で支持する場合、各
支持点を結ぶ多角形の中心がウエハ1の重心と一致する
ように各支持点の位置を設定している。これにより、熱
処理中ウエハ1に加わる応力を均等化して反り変形を極
力防いでいる。以上により、1000℃を超える熱処理
を行なっても従来に比べウエハ1の反り変形を小さく抑
えることができる。
Therefore, in order to minimize thermal deformation such as warpage of the substrate, in the present embodiment, the structure of the boat 4 is devised to support the peripheral end of the wafer (substrate) 1 at three or more points. The positions of the support points are set such that the center of the polygon connecting the support points coincides with the center of gravity of the wafer 1. Thereby, the stress applied to the wafer 1 during the heat treatment is equalized, and the warpage is prevented as much as possible. As described above, even when a heat treatment at a temperature exceeding 1000 ° C. is performed, the warpage of the wafer 1 can be suppressed to be smaller than in the related art.

【0017】以下、参考の為高温熱処理の例を掲げてお
く。高温熱処理は例えば良質のゲート絶縁膜を得る為に
行なわれる。多結晶シリコン薄膜トランジスタはMOS
構造を有しており、ゲート絶縁膜が必須である。半導体
プロセスで最も一般的なゲート絶縁膜が熱酸化膜であ
る。しかしながら、多結晶シリコンはグレイン(結晶
粒)の集まりであり、熱酸化するとグレインの部分は酸
化するがグレインとグレインの境界は酸化し難くなって
しまう。又、出来上がった酸化膜は凹凸になる。この為
に、凹凸の一部で電界が集中し易くなり、そこでブレー
クダウンを起こす。つまり、耐圧性が小さくなってしま
う。そこで、凹凸を無くす為にできるだけ高い温度(例
えば1100℃〜1150℃)で酸化するのがよいとさ
れている。何故なら、高温になるほど酸化膜の粘度が低
下し流動性が現れる為、凹凸が滑らかになるからであ
る。又、高温熱処理は多結晶シリコンの移動度を大きく
する為にも行なわれる。多結晶シリコンを高い温度で熱
アニールすると、シリコン原子自体が拡散する為にグレ
インとグレインの境界が融合し、より大きなグレインに
成長する。この為に移動度が大きくなり、薄膜トランジ
スタの動作特性が改善する。
Hereinafter, an example of high-temperature heat treatment will be described for reference. The high-temperature heat treatment is performed, for example, to obtain a high-quality gate insulating film. Polycrystalline silicon thin film transistor is MOS
It has a structure, and a gate insulating film is essential. The most common gate insulating film in a semiconductor process is a thermal oxide film. However, polycrystalline silicon is a collection of grains (crystal grains). When thermally oxidized, grains are oxidized, but boundaries between grains are hardly oxidized. In addition, the completed oxide film becomes uneven. For this reason, the electric field tends to concentrate on a part of the unevenness, and a breakdown occurs there. That is, the pressure resistance is reduced. Therefore, it is said that oxidation is preferably performed at a temperature as high as possible (for example, 1100 ° C. to 1150 ° C.) in order to eliminate irregularities. This is because the higher the temperature, the lower the viscosity of the oxide film and the more the fluidity appears, so that the unevenness becomes smoother. High-temperature heat treatment is also performed to increase the mobility of polycrystalline silicon. When polycrystalline silicon is thermally annealed at a high temperature, the boundaries between the grains fuse because the silicon atoms themselves diffuse, and the grains grow into larger grains. Therefore, the mobility is increased, and the operation characteristics of the thin film transistor are improved.

【0018】図2は、図1に示した第1実施形態に用い
られるボートの一例を示す外観斜視図である。ボート4
は所定の間隔を介して上下に離間配置された一対の円板
5,6と、両者の間に連結された複数本(本例の場合4
本)のポスト2とから構成されている。ボート4の材料
としては例えば耐熱性に優れたシリコン(Si)やシリ
コンカーバイド(SiC)が用いられる。個々のポスト
2の側面部には所定のピッチをおいて溝が形成されてい
る。同一レベルの溝に対して一枚のウエハの端部が係合
し水平に支持される。
FIG. 2 is an external perspective view showing an example of the boat used in the first embodiment shown in FIG. Boat 4
Is a pair of disks 5, 6 which are vertically spaced apart from each other at a predetermined interval, and a plurality of disks (4 in this example) connected therebetween.
Book 2). As a material of the boat 4, for example, silicon (Si) or silicon carbide (SiC) having excellent heat resistance is used. Grooves are formed on the side surfaces of the individual posts 2 at a predetermined pitch. The edge of one wafer engages with the groove at the same level and is supported horizontally.

【0019】図3は、図2に示したボート4の平面形状
を示す。複数本のポスト2は円板5の周方向に沿って所
定の間隔を介して配置されている。ウエハ1の端部は個
々のポスト2に形成された溝によって多点支持されてい
る。本実施形態ではウエハ1は4本のポスト2によって
四点支持されている。本実施形態では、4個の各支持点
を結ぶ四角形の中心がウエハ1の重心と一致するよう
に、各支持点の位置(即ちポスト2の位置)が設定され
ている。図示の四点支持では各支持点は二点ずつ対角線
上に位置する。このように、各支持点を結ぶ多角形の中
心がウエハ1の重心と一致するように支持することで、
ウエハ1に加わる応力を均等化でき、極端な反り変形等
の歪みを抑制できる。
FIG. 3 shows a plan view of the boat 4 shown in FIG. The plurality of posts 2 are arranged at predetermined intervals along the circumferential direction of the disk 5. The ends of the wafer 1 are supported at multiple points by grooves formed in the individual posts 2. In this embodiment, the wafer 1 is supported at four points by four posts 2. In the present embodiment, the positions of the support points (ie, the positions of the posts 2) are set such that the center of the rectangle connecting the four support points coincides with the center of gravity of the wafer 1. In the illustrated four-point support, each support point is located on two diagonal lines. In this way, by supporting the center of the polygon connecting the support points so as to coincide with the center of gravity of the wafer 1,
The stress applied to the wafer 1 can be equalized, and distortion such as extreme warpage can be suppressed.

【0020】図4はボート4の改良例を表わす模式的な
部分斜視図である。本ボート4は、ウエハ(図示せず)
の底面部を線接触又は面接触で支持する支持梁15を備
えている。本例では、この支持梁15は4本のポスト2
に接続された十字形状を有している。この十字形状を有
する梁15の上にウエハを載置することでその反り変形
を抑制できる。この場合、ボート4は耐熱性に優れたS
i又はSiCで作成することが好ましい。尚、支持梁1
5の形状は十字型に限られるものではないが、一般にウ
エハの底面に対する接触面積は少ない方が異物付着等を
防ぐ為に好ましい。
FIG. 4 is a schematic partial perspective view showing an improved example of the boat 4. As shown in FIG. The boat 4 includes a wafer (not shown)
Is provided with a support beam 15 for supporting the bottom surface portion of the device by line contact or surface contact. In this example, this support beam 15 is composed of four posts 2
Has a cross shape connected to the By mounting the wafer on the beam 15 having the cross shape, the warpage can be suppressed. In this case, the boat 4 is made of S having excellent heat resistance.
Preferably, it is made of i or SiC. In addition, support beam 1
The shape of 5 is not limited to the cross shape, but it is generally preferable that the contact area with the bottom surface of the wafer is small in order to prevent foreign matters from adhering.

【0021】図5は、ボート4の別の例を表わす模式的
な部分斜視図である。本例では、支持梁15aが四本の
ポスト2によって支えられたディスク形状を有してお
り、ウエハ(図示せず)を底面から面接触で支えてい
る。尚、ディスク状の支持梁15aの表面には突起15
bが多数形成されており、ウエハの底面に対する接触面
積を削減化している。かかる構造は、ウエハの表面ばか
りでなく裏面も熱酸化処理したい場合に好適である。
FIG. 5 is a schematic partial perspective view showing another example of the boat 4. In this example, the support beam 15a has a disk shape supported by the four posts 2, and supports the wafer (not shown) by surface contact from the bottom surface. The projection 15 is provided on the surface of the disk-shaped support beam 15a.
Since a large number of b are formed, the contact area with the bottom surface of the wafer is reduced. Such a structure is suitable when not only the front surface but also the back surface of the wafer is to be subjected to thermal oxidation treatment.

【0022】図6は、本発明にかかる基板熱処理方法の
実施形態を示す工程図である。(A)に示すように、薄
膜トランジスタ21や画素電極22を集積形成する為に
用いる絶縁性のウエハ(基板)1を垂直方向に一定の間
隔で配列し且つ各ウエハを水平に支持する縦型のボート
(図示せず)を用いて熱処理を行なっている。このウエハ
1はアクティブマトリクス型の液晶表示装置を組み立て
る為に用いられる。ウエハ1をセットしたボートを反応
炉に格納して加熱し少くとも薄膜トランジスタ21の形
成に必要なアニール、熱酸化、不純物拡散及び不純物活
性化のいずれかを含む処理を行なう。この際、薄膜トラ
ンジスタ21を形成する表面を垂直方向上に向けてボー
トに配置する。(A)は熱処理後の状態を示しており、
ウエハ1は自重により下に凸の反り変形が生じている。
(B)は(A)に示した基板(ウエハ)1を対向基板2
3に接合した状態を表わしている。対向基板23には対
向電極24が形成されており、シール材25を介して薄
膜トランジスタ21や画素電極22が集積形成された基
板1と接合している。両基板1,23の間隙には一定の
粒径を有するスペーサ26が散布されている。(C)は
上下の基板23,1の間隙に液晶27を封入した状態を
表わしている。この液晶27を封入する場合には、上下
の基板23,1を貼り合わせたセルの内部を真空引きし
た後に行なわれる。従って、下方に向って凸型に反り変
形した基板1はこの真空引き過程で大気側から圧力を受
け反り変形が修正される。このように、下方に向って凸
型に変形した反りは液晶セル組み立ての段階で矯正可能
である。これに対し、上方に向って凸型に変形した基板
1は矯正することができない。従って、縦型の熱処理装
置を用いて液晶パネル用の基板を処理する場合、薄膜ト
ランジスタ等を形成する表面を垂直方向上に向けてボー
トに載置することが好ましい。尚、これに加えて熱処理
の時間は極力短縮化することが反り変形の抑制に効果的
である。例えば、反り量を100μm以下に抑える為に
は厚さが1.6mmの石英基板に対して、1100℃の熱
処理を行なう時、処理時間を10分以内に収めればよ
い。
FIG. 6 is a process chart showing an embodiment of the substrate heat treatment method according to the present invention. As shown in FIG. 1A, an insulating wafer (substrate) 1 used for integrated formation of a thin film transistor 21 and a pixel electrode 22 is arranged at regular intervals in a vertical direction, and each wafer is horizontally supported. boat
(Not shown) for heat treatment. This wafer 1 is used for assembling an active matrix type liquid crystal display device. The boat on which the wafers 1 are set is stored in a reaction furnace and heated, and at least a process including any of annealing, thermal oxidation, impurity diffusion, and impurity activation necessary for forming the thin film transistor 21 is performed. At this time, the thin film transistor 21 is arranged on the boat with the surface on which the thin film transistor 21 is formed facing upward in the vertical direction. (A) shows the state after the heat treatment,
The wafer 1 is warped downward by its own weight.
(B) shows the substrate (wafer) 1 shown in FIG.
3 shows a state of joining. An opposing electrode 24 is formed on the opposing substrate 23, and is bonded via a sealing material 25 to the substrate 1 on which the thin film transistors 21 and the pixel electrodes 22 are integrally formed. Spacers 26 having a constant particle size are dispersed in a gap between the two substrates 1 and 23. (C) shows a state where the liquid crystal 27 is sealed in the gap between the upper and lower substrates 23 and 1. When the liquid crystal 27 is sealed, the inside of the cell in which the upper and lower substrates 23 and 1 are bonded is evacuated. Therefore, the substrate 1 that has been warped downward in a convex shape is deformed by receiving pressure from the atmosphere during the evacuation process. As described above, the warpage deformed downward into a convex shape can be corrected at the stage of assembling the liquid crystal cell. On the other hand, the substrate 1 deformed in a convex shape cannot be corrected. Therefore, in the case of processing a substrate for a liquid crystal panel using a vertical heat treatment apparatus, it is preferable that a substrate on which a thin film transistor or the like is formed be placed on a boat with the surface on which the thin film transistor or the like is formed facing upward. In addition, shortening the heat treatment time as much as possible is effective for suppressing the warpage. For example, in order to suppress the amount of warpage to 100 μm or less, when performing a heat treatment at 1100 ° C. on a quartz substrate having a thickness of 1.6 mm, the treatment time may be set within 10 minutes.

【0023】図7は、本発明の第2実施形態を示してお
り、横型熱処理装置に用いるボートの形状を表わしてい
る。横型の熱処理装置は、処理対象となる基板或いはウ
エハを複数枚ボート4に立て掛けた状態で炉内に配置す
る構造となっており、ウエハ搬送時における空気の逆流
が少い点に特徴がある。即ち、横型の熱処理装置では、
ボート4は薄膜トランジスタを集積形成する為に用いる
絶縁性の基板(図示せず)を水平方向に一定の間隔で配
列し且つ各基板を略垂直に支持している。反応炉はこの
ボート4を格納して基板を加熱し少くとも薄膜トランジ
スタの形成に必要なアニール、熱処理、不純物拡散及び
不純物活性化のいずれかを含む処理を行なう。本実施形
態のボート4は基板の傾きが垂直方向に対して10°以
内となるような支持構造を有している。具体的には、ボ
ート4は三点以上で基板を略垂直に支持する支持構造を
有する。本実施形態では、四本のロッド2aを用いて、
各基板を四点支持しており、確実にウエハを垂直姿勢に
保持することができる。このようにすれば、ウエハに対
して反り変形の原因となるような応力が加わらなくな
る。
FIG. 7 shows a second embodiment of the present invention, and shows the shape of a boat used in a horizontal heat treatment apparatus. The horizontal heat treatment apparatus has a structure in which a plurality of substrates or wafers to be processed are placed in a furnace in a state of being leaned on a boat 4, and is characterized in that the backflow of air during wafer transfer is small. That is, in a horizontal heat treatment apparatus,
In the boat 4, insulating substrates (not shown) used for integrated formation of thin film transistors are arranged at regular intervals in the horizontal direction and each substrate is supported substantially vertically. The reaction furnace stores the boat 4 and heats the substrate, and performs at least processing including annealing, heat treatment, impurity diffusion and impurity activation necessary for forming a thin film transistor. The boat 4 of this embodiment has a support structure in which the inclination of the substrate is within 10 ° with respect to the vertical direction. Specifically, the boat 4 has a support structure for supporting the substrate substantially vertically at three or more points. In the present embodiment, using four rods 2a,
Since each substrate is supported at four points, the wafer can be reliably held in a vertical position. In this way, a stress that causes warpage is not applied to the wafer.

【0024】図8は、横型のボートの他の例を示す模式
的な部分断面図である。本例では、ボート4がウエハ1
の下端を支持する支持溝4aを有しており、ウエハ1の
傾きθが10°以内となるように、支持溝4aの深さ及
び幅が設定されている。傾きθが10°以内であれば、
ウエハ1は垂直方向に働く重力によっても反り変形等が
殆ど生じることがない。尚、横型のボートについても、
その材料は耐熱性に優れたSiやSiCを用いることが
好ましい。
FIG. 8 is a schematic partial sectional view showing another example of a horizontal boat. In this example, the boat 4 is the wafer 1
And the depth and width of the support groove 4a are set so that the inclination θ of the wafer 1 is within 10 °. If the inclination θ is within 10 °,
The wafer 1 hardly undergoes warp deformation due to gravity acting in the vertical direction. For horizontal boats,
It is preferable to use Si or SiC excellent in heat resistance as the material.

【0025】図9は、本発明にかかる基板熱処理方法の
他の実施形態を示す模式図である。本実施形態では、薄
膜トランジスタの集積形成に用いる絶縁性のウエハ1を
加熱し、薄膜トランジスタの形成に必要な熱酸化処理を
行なっている。特徴事項として、熱酸化処理に必要な熱
源として光エネルギー又はプラズマエネルギーを基板に
照射する。これにより、熱処理時間を短縮化可能であ
り、その分ウエハ1の反り変形を抑制することができ
る。光エネルギーとしてはエキシマレーザー光や強力な
ランプ光を用いることができる。又、プラズマエネルギ
ーを照射する場合、好ましくはプラズマ酸素が用いられ
る。プラズマ酸素を用いることにより熱酸化処理を促進
でき、その分熱処理時間の短縮化につながる。尚、光エ
ネルギー又はプラズマエネルギーに加えて熱エネルギー
を基板に供給すれば、一層処理時間の短縮化になる。場
合によっては、熱エネルギーをウエハ1に供給して比較
的低温で一次熱酸化処理を行なった後、光エネルギー又
はプラズマエネルギーをウエハ1に照射して比較的高温
で二次熱酸化処理を行なうようにしてもよい。一次熱酸
化処理ではウエハ1は殆ど変形しない。二次熱酸化処理
では多少の変形が生じるが、予め一次熱酸化処理を行な
っている為二次熱酸化処理の時間を短縮化でき、その分
反り変形量が少なくなる。
FIG. 9 is a schematic view showing another embodiment of the substrate heat treatment method according to the present invention. In the present embodiment, the insulating wafer 1 used for integrated formation of the thin film transistor is heated to perform a thermal oxidation process necessary for forming the thin film transistor. As a feature, the substrate is irradiated with light energy or plasma energy as a heat source required for the thermal oxidation treatment. Thereby, the heat treatment time can be shortened, and the warpage of the wafer 1 can be suppressed accordingly. Excimer laser light or strong lamp light can be used as light energy. When irradiating plasma energy, plasma oxygen is preferably used. By using plasma oxygen, thermal oxidation treatment can be promoted, which leads to a reduction in heat treatment time. If heat energy is supplied to the substrate in addition to light energy or plasma energy, the processing time can be further reduced. In some cases, after thermal energy is supplied to the wafer 1 to perform primary thermal oxidation at a relatively low temperature, light energy or plasma energy is applied to the wafer 1 to perform secondary thermal oxidation at a relatively high temperature. It may be. The wafer 1 hardly deforms in the primary thermal oxidation process. Although some deformation occurs in the secondary thermal oxidation treatment, since the primary thermal oxidation treatment is performed in advance, the time for the secondary thermal oxidation treatment can be shortened, and the amount of warpage deformation decreases accordingly.

【0026】図10は、本発明にかかる基板熱処理方法
の別の実施形態を示す模式図である。本実施形態では、
薄膜トランジスタの集積形成に用いる絶縁性のウエハ1
を抵抗加熱方式、高周波加熱方式又はランプ加熱方式の
サセプタ31上に載置して加熱し、少くとも薄膜トラン
ジスタの形成に必要なアニール、熱酸化、不純物拡散及
び不純物活性化のいずれかを含む処理を行なう。ウエハ
1をサセプタ31上に載置することで物理的にウエハ1
の反り変形を防いでいる。本実施形態ではウエハ1を1
枚ずつ熱処理する枚葉方式を採用しているが、これに代
えてバッチ方式のサセプタを用いてもよい。
FIG. 10 is a schematic view showing another embodiment of the substrate heat treatment method according to the present invention. In this embodiment,
Insulating wafer 1 used for integrated formation of thin film transistors
Is placed on a susceptor 31 of a resistance heating system, a high frequency heating system or a lamp heating system and heated, and at least a process including any of annealing, thermal oxidation, impurity diffusion and impurity activation necessary for forming a thin film transistor is performed. Do. By mounting the wafer 1 on the susceptor 31, the wafer 1 is physically
To prevent warp deformation. In this embodiment, the wafer 1 is 1
Although a single-wafer method in which heat treatment is performed one by one is adopted, a batch-type susceptor may be used instead.

【0027】[0027]

【発明の効果】以上説明したように、本発明の第一側面
では縦型の基板熱処理装置において、基板の周端部を三
点以上で支持する場合、各支持点を結ぶ多角形の中心が
基板の重心と一致するようにしている。又、同じく縦型
の基板熱処理装置において、基板の底面部を線接触又は
面接触で支持する支持梁をボートに設けている。第二側
面によれば、横型の基板熱処理装置において、ボートは
基板の傾きが垂直方向に対して10°以内となるような
支持構造を有している。第三側面によれば、縦型の熱処
理装置を用いて熱処理を行なう場合、薄膜トランジスタ
を形成する表面を垂直方向上に向けてボートに配置して
いる。第四側面によれば、薄膜トランジスタの形成に必
要な熱酸化処理を行なう場合熱源として光エネルギー又
はプラズマエネルギーを照射して加熱時間の短縮化を図
っている。本発明の第五側面によれば、薄膜トランジス
タの集積形成に用いる絶縁性の基板を抵抗加熱方式、高
周波加熱方式又はランプ加熱方式のサセプタ上に載置し
て加熱処理を行なっている。以上により、熱処理による
基板の反りの発生を防止でき、高収率且つ低コストで薄
膜素子基板を製造することが可能になるという効果が得
られる。
As described above, according to the first aspect of the present invention, in the vertical substrate heat treatment apparatus, when the peripheral end of the substrate is supported at three or more points, the center of the polygon connecting the supporting points is located at the center. It is made to match the center of gravity of the substrate. In a vertical substrate heat treatment apparatus, a support beam for supporting the bottom surface of the substrate by line contact or surface contact is provided on the boat. According to the second aspect, in the horizontal substrate heat treatment apparatus, the boat has a support structure such that the inclination of the substrate is within 10 ° with respect to the vertical direction. According to the third aspect, when heat treatment is performed using a vertical heat treatment apparatus, the surface on which the thin film transistors are to be formed is disposed on the boat with the surface facing upward in the vertical direction. According to the fourth aspect, when performing thermal oxidation treatment required for forming a thin film transistor, light energy or plasma energy is irradiated as a heat source to shorten the heating time. According to the fifth aspect of the present invention, a heat treatment is performed by placing an insulating substrate used for integrated formation of thin film transistors on a susceptor of a resistance heating system, a high frequency heating system, or a lamp heating system. As described above, it is possible to prevent the occurrence of the warpage of the substrate due to the heat treatment, and to obtain an effect that the thin film element substrate can be manufactured at a high yield and at a low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態にかかる縦型基板熱処理
装置を示す模式図である。
FIG. 1 is a schematic view showing a vertical substrate heat treatment apparatus according to a first embodiment of the present invention.

【図2】図1に示した縦型基板熱処理装置に用いるボー
トの一例を示す斜視図である。
FIG. 2 is a perspective view showing an example of a boat used in the vertical substrate heat treatment apparatus shown in FIG.

【図3】図2に示したボートの平面形状を示す模式図で
ある。
FIG. 3 is a schematic diagram showing a plan shape of the boat shown in FIG. 2;

【図4】縦型基板熱処理装置に用いるボートの改良例を
示す部分斜視図である。
FIG. 4 is a partial perspective view showing an improved example of a boat used in a vertical substrate heat treatment apparatus.

【図5】同じくボートの他の改良例を示す部分斜視図で
ある。
FIG. 5 is a partial perspective view showing another improved example of the boat.

【図6】本発明にかかる基板熱処理方法の実施形態を示
す工程図である。
FIG. 6 is a process chart showing an embodiment of a substrate heat treatment method according to the present invention.

【図7】本発明の第2実施形態にかかる横型基板熱処理
装置に用いるボートを示す斜視図である。
FIG. 7 is a perspective view showing a boat used in a horizontal substrate heat treatment apparatus according to a second embodiment of the present invention.

【図8】同じくボートの他の例を示す部分断面図であ
る。
FIG. 8 is a partial sectional view showing another example of the boat.

【図9】本発明にかかる基板熱処理方法の他の実施形態
を示す模式図である。
FIG. 9 is a schematic view showing another embodiment of the substrate heat treatment method according to the present invention.

【図10】本発明にかかる基板熱処理方法の別の実施形
態を示す模式図である。
FIG. 10 is a schematic view showing another embodiment of the substrate heat treatment method according to the present invention.

【符号の説明】[Explanation of symbols]

1…ウエハ(基板)、2…ポスト、4…ボート、7…反
応管、11…ヒータ、15…支持梁、15a…支持梁、
31…サセプタ
DESCRIPTION OF SYMBOLS 1 ... Wafer (substrate), 2 ... Post, 4 ... Boat, 7 ... Reaction tube, 11 ... Heater, 15 ... Support beam, 15a ... Support beam,
31 ... susceptor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/336

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 薄膜トランジスタを集積形成する為に用
いる絶縁性の基板を垂直方向に一定の間隔で配列し且つ
基板を水平に支持する縦型のボートと、該ボートを格納
して基板を加熱し少くとも薄膜トランジスタの形成に必
要なアニール、熱酸化、不純物拡散及び不純物活性化の
いずれかを含む処理を行なう反応炉とを備えた基板熱処
理装置であって、 前記ボートは基板の周端部を三点以上で支持する支持点
を有しており、各支持点を結ぶ多角形の中心が基板の重
心と一致するように各支持点の位置が設定されているこ
とを特徴とする基板熱処理装置。
1. A vertical boat in which insulating substrates used for integrated formation of thin film transistors are arranged at regular intervals in a vertical direction and horizontally support a substrate, and the boat is stored and the substrate is heated. At least a substrate heat treatment apparatus comprising: a reaction furnace for performing a process including any of annealing, thermal oxidation, impurity diffusion, and impurity activation necessary for forming a thin film transistor; A substrate heat treatment apparatus comprising: support points for supporting at least points, wherein the positions of the support points are set such that the center of a polygon connecting the support points coincides with the center of gravity of the substrate.
【請求項2】 薄膜トランジスタを集積形成する為に用
いる絶縁性の基板を垂直方向に一定の間隔で配列し且つ
各基板を水平に支持する縦型のボートと、該ボートを格
納して基板を加熱し少くとも薄膜トランジスタの形成に
必要なアニール、熱酸化、不純物拡散及び不純物活性化
のいずれかを含む処理を行なう反応炉とを備えた基板熱
処理装置であって、 前記ボートは基板の底面部を線接触又は面接触で支持す
る支持梁を有することを特徴とする基板熱処理装置。
2. A vertical boat in which insulating substrates used for integrated formation of thin film transistors are arranged at regular intervals in the vertical direction and each substrate is horizontally supported, and the boat is stored and the substrate is heated. A reaction furnace for performing at least one of annealing, thermal oxidation, impurity diffusion, and impurity activation necessary for forming a thin film transistor. An apparatus for heat treating a substrate, comprising a support beam for supporting in contact or surface contact.
【請求項3】 前記支持梁の表面に突起が形成されてお
り基板の底面に対する接触面積を削減化することを特徴
とする請求項2記載の基板熱処理装置。
3. The substrate heat treatment apparatus according to claim 2, wherein a projection is formed on a surface of the support beam to reduce a contact area with a bottom surface of the substrate.
【請求項4】 薄膜トランジスタを集積形成する為に用
いる絶縁性の基板を垂直方向に一定の間隔で配列し且つ
各基板を水平に支持する縦型のボートと、該ボートを格
納して基板を加熱し少くとも薄膜トランジスタの形成に
必要なアニール、熱酸化、不純物拡散及び不純物活性化
のいずれかを含む処理を行なう反応炉とを備えた基板熱
処理装置であって、 前記ボートはシリコン又はシリコンカーバイドからなる
ことを特徴とする基板熱処理装置。
4. A vertical boat in which insulating substrates used for integrated formation of thin film transistors are arranged at regular intervals in a vertical direction and each substrate is supported horizontally, and the boat is stored and the substrate is heated. At least a substrate heat treatment apparatus including a reaction furnace for performing a process including any of annealing, thermal oxidation, impurity diffusion, and impurity activation necessary for forming a thin film transistor, wherein the boat is made of silicon or silicon carbide. A substrate heat treatment apparatus characterized by the above-mentioned.
【請求項5】 薄膜トランジスタを集積形成する為に用
いる絶縁性の基板を水平方向に一定の間隔で配列し且つ
基板を略垂直に支持する横型のボートと、該ボートを格
納して基板を加熱し少くとも薄膜トランジスタの形成に
必要なアニール、熱酸化、不純物拡散及び不純物活性化
のいずれかを含む処理を行なう反応炉とを備えた基板熱
処理装置であって、 前記ボートは基板の傾きが垂直方向に対して10°以内
となるような支持構造を有することを特徴とする基板熱
処理装置。
5. A horizontal boat for arranging insulating substrates used for integrated formation of thin film transistors at a predetermined interval in a horizontal direction and supporting the substrates substantially vertically, and storing the boats to heat the substrates. At least a substrate heat treatment apparatus having a reaction furnace for performing a process including any of annealing, thermal oxidation, impurity diffusion, and impurity activation necessary for forming a thin film transistor, wherein the boat has a vertical substrate inclination. A substrate heat treatment apparatus characterized by having a support structure that is within 10 ° of the substrate.
【請求項6】 前記ボートは三点以上で基板を略垂直に
支持する支持構造を有することを特徴とする請求項5記
載の基板熱処理装置。
6. The substrate heat treatment apparatus according to claim 5, wherein the boat has a support structure for supporting the substrate substantially vertically at three or more points.
【請求項7】 前記ボートは基板の下端を支持する支持
溝を有しており、基板の傾きが10°以内となるように
支持溝の深さ及び幅が設定されていることを特徴とする
請求項5記載の基板熱処理装置。
7. The boat has a support groove for supporting the lower end of the substrate, and the depth and width of the support groove are set so that the inclination of the substrate is within 10 °. The substrate heat treatment apparatus according to claim 5.
【請求項8】 薄膜トランジスタを集積形成する為に用
いる絶縁性の基板を水平方向に一定の間隔で配列し且つ
基板を略垂直に支持する横型のボートと、該ボートを格
納して基板を加熱し少くとも薄膜トランジスタの形成に
必要なアニール、熱酸化、不純物拡散及び不純物活性化
のいずれかを含む処理を行なう反応炉とを備えた基板熱
処理装置であって、 前記ボートはシリコン又はシリコンカーバイドからなる
ことを特徴とする基板熱処理装置。
8. A horizontal boat in which insulating substrates used for integrated formation of thin film transistors are arranged at a constant interval in a horizontal direction and support the substrates substantially vertically, and the boat is stored and the substrate is heated. A substrate heat treatment apparatus having at least a reactor for performing a process including any of annealing, thermal oxidation, impurity diffusion, and impurity activation necessary for forming a thin film transistor, wherein the boat is made of silicon or silicon carbide. A substrate heat treatment apparatus.
【請求項9】 薄膜トランジスタを集積形成する為に用
いる絶縁性の基板を垂直方向に一定の間隔で配列し且つ
各基板を水平に支持する縦型のボートを用い、このボー
トを反応炉に格納して基板を加熱し少くとも薄膜トラン
ジスタの形成に必要なアニール、熱酸化、不純物拡散及
び不純物活性化のいずれかを含む処理を行なう基板熱処
理方法であって、 薄膜トランジスタを形成する表面を垂直方向上に向けて
ボートに配置することを特徴とする基板熱処理方法。
9. A vertical boat in which insulating substrates used for integrated formation of thin film transistors are arranged at regular intervals in a vertical direction and each substrate is supported horizontally, and this boat is stored in a reaction furnace. A substrate heat treatment method for performing a treatment including at least one of annealing, thermal oxidation, impurity diffusion and impurity activation necessary for forming a thin film transistor, wherein the surface on which the thin film transistor is formed is oriented vertically. A substrate heat treatment method, wherein the substrate is disposed on a boat.
【請求項10】 薄膜トランジスタの集積形成に用いる
絶縁性の基板を加熱し、薄膜トランジスタの形成に必要
な熱酸化処理を行なう基板熱処理方法であって、 熱酸化処理に必要な熱源として光エネルギー又はブラズ
マエネルギーを基板に照射することを特徴とする基板熱
処理方法。
10. A substrate heat treatment method for heating an insulating substrate used for integrated formation of a thin film transistor and performing a thermal oxidation process required for the formation of the thin film transistor, wherein light energy or plasma energy is used as a heat source required for the thermal oxidation process. Irradiating the substrate with the substrate.
【請求項11】 光エネルギー又はプラズマエネルギー
に加えて熱エネルギーを基板に供給することを特徴とす
る請求項10記載の基板熱処理方法。
11. The method according to claim 10, wherein heat energy is supplied to the substrate in addition to light energy or plasma energy.
【請求項12】 熱エネルギーを基板に供給して比較的
低温で一次熱酸化処理を行なった後、光エネルギー又は
プラズマエネルギーを基板に照射して比較的高温で二次
熱酸化処理を行なうことを特徴とする請求項10記載の
基板熱処理方法。
12. A method of performing primary thermal oxidation at a relatively low temperature by supplying thermal energy to a substrate, and then performing secondary thermal oxidation at a relatively high temperature by irradiating the substrate with light energy or plasma energy. The substrate heat treatment method according to claim 10, wherein:
【請求項13】 薄膜トランジスタの集積形成に用いる
絶縁性の基板を抵抗加熱方式、高周波加熱方式又はラン
プ加熱方式のサセプタ上に載置して加熱し、少くとも薄
膜トランジスタの形成に必要なアニール、熱酸化、不純
物拡散及び不純物活性化のいずれかを含む処理を行なう
基板熱処理方法。
13. An insulative substrate used for integrated formation of a thin film transistor is placed on a susceptor of a resistance heating system, a high frequency heating system or a lamp heating system and heated, and at least annealing and thermal oxidation necessary for forming the thin film transistor are performed. Substrate heat treatment method for performing a process including any of impurity diffusion and impurity activation.
JP26558096A 1996-09-13 1996-09-13 Substrate heat treatment device and substrate heat treatment method Pending JPH1092759A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26558096A JPH1092759A (en) 1996-09-13 1996-09-13 Substrate heat treatment device and substrate heat treatment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26558096A JPH1092759A (en) 1996-09-13 1996-09-13 Substrate heat treatment device and substrate heat treatment method

Publications (1)

Publication Number Publication Date
JPH1092759A true JPH1092759A (en) 1998-04-10

Family

ID=17419104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26558096A Pending JPH1092759A (en) 1996-09-13 1996-09-13 Substrate heat treatment device and substrate heat treatment method

Country Status (1)

Country Link
JP (1) JPH1092759A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608689B1 (en) 1998-08-31 2003-08-19 Therma-Wave, Inc. Combination thin-film stress and thickness measurement device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608689B1 (en) 1998-08-31 2003-08-19 Therma-Wave, Inc. Combination thin-film stress and thickness measurement device

Similar Documents

Publication Publication Date Title
US6780251B2 (en) Substrate processing apparatus and method for fabricating semiconductor device
KR100750978B1 (en) Semiconductor wafer with layer structure with low warp and bow, and process for producing it
JP5043826B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JPH11176822A (en) Semiconductor treating equipment
JPH10107018A (en) Semiconductor wafer heat treatment apparatus
JP2008130596A (en) Method and apparatus of heat treatment of glass substrate
JP2007073865A (en) Heat treatment device
JPH1092759A (en) Substrate heat treatment device and substrate heat treatment method
EP1662550B1 (en) Method for producing soi wafer
JP2005101161A (en) Supporting tool for heat treatment, heat treatment apparatus, heat treatment method, method of manufacturing substrate, and method of manufacturing semiconductor device
KR101167989B1 (en) Appartus for processing a substrate
JP2008193077A (en) Heat treatment system for crystallization of amorphous silicon
JP3441469B2 (en) Substrate heat treatment method
JP2007134518A (en) Heat treatment apparatus
JP2006100303A (en) Substrate manufacturing method and heat treatment apparatus
JP2006080294A (en) Method of manufacturing substrate
JP3158307B2 (en) Substrate heat treatment method
JP2005252042A (en) Substrate holding device
JP2004356355A (en) Heat treatment method, method of manufacturing substrate, method of manufacturing semiconductor device, and heat treatment apparatus
TWI253758B (en) Method of manufacturing electro-optical device and heat treatment device for transparent substrate
JP2003100645A (en) Method for fabricating semiconductor device
JP2004281842A (en) Heat treatment equipment
JP3089669B2 (en) Method for manufacturing semiconductor device
JPH05291164A (en) Heat treatment of substrate
KR101168000B1 (en) Apparatus for manufacturing poly-crystalline silicon and method for the same