JPH1083309A - Information processor, program updating method and information processing system - Google Patents

Information processor, program updating method and information processing system

Info

Publication number
JPH1083309A
JPH1083309A JP9587997A JP9587997A JPH1083309A JP H1083309 A JPH1083309 A JP H1083309A JP 9587997 A JP9587997 A JP 9587997A JP 9587997 A JP9587997 A JP 9587997A JP H1083309 A JPH1083309 A JP H1083309A
Authority
JP
Japan
Prior art keywords
area
program
basic program
storage unit
update
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9587997A
Other languages
Japanese (ja)
Other versions
JP3904099B2 (en
Inventor
Hirobumi Tamori
寛文 田守
Daisuke Hiraoka
大輔 平岡
Koji Enoki
弘二 榎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09587997A priority Critical patent/JP3904099B2/en
Publication of JPH1083309A publication Critical patent/JPH1083309A/en
Application granted granted Critical
Publication of JP3904099B2 publication Critical patent/JP3904099B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PROBLEM TO BE SOLVED: To update BIOS(basic input/output system) after storing original BIOS in a prescribed storing area. SOLUTION: BIOS stored in the bank A of the flash ROM of a flash ROM board 52 is moved to a bank B, and new BIOS supplied for a network interface card 57 from a home server is stored in the bank A to update BIOS. When new BIOS does not operate satisfactorily, BIOS in the bank B of flash ROM is moved to the bank A through RAM 53 to recover original BIOS.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は情報処理装置、プロ
グラム更新方法、および、情報処理システムに関し、特
に、BIOS等のプログラムをネットワーク経由で更新
するのに好適な情報処理装置、プログラム更新方法、お
よび、情報処理システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus, a program updating method, and an information processing system, and more particularly, to an information processing apparatus, a program updating method, and a program suitable for updating a program such as a BIOS via a network. , An information processing system.

【0002】[0002]

【従来の技術】最近、インターネットに代表されるネッ
トワークが発達し、パーソナルコンピュータなどをネッ
トワークに接続して、各種の情報を授受することができ
るようになってきた。
2. Description of the Related Art Recently, a network represented by the Internet has been developed, and a personal computer or the like can be connected to the network to exchange various kinds of information.

【0003】このような、インターネットに対する接続
は、アナログ電話回線、ISDN(Integrated Services
Digital Network)といった通信回線を介して行うこと
が可能である。また、最近では、ケーブルテレビジョン
(CATV)システムのケーブルを介して、インターネ
ットなどのネットワークにアクセスすることができるよ
うになってきた。
[0003] Such connection to the Internet is made by analog telephone lines, ISDN (Integrated Services).
Digital Network). Also, recently, it has become possible to access a network such as the Internet via a cable of a cable television (CATV) system.

【0004】このように、インターネットなどのネット
ワークにアクセスする場合、所定の通信回線を介して送
信および受信を行う送受信回路を有する情報処理装置が
使用される。
As described above, when accessing a network such as the Internet, an information processing apparatus having a transmitting / receiving circuit for transmitting and receiving via a predetermined communication line is used.

【0005】図18は、そのような情報処理装置の一例
を示している。この情報処理装置は、モデム105を利
用し、アナログ電話回線を介して送信および受信を行う
ことができる。CPU101は、フラッシュROM(F
EEPROM(Flash Electrical Erasable Programmabl
e ROM)以下、単にフラッシュROMと略称する)102
に記憶されているプログラムに従って、各種の処理を実
行する。RAM103には、CPU101が各種の処理
を実行する上において必要なデータなどが、適宜記憶さ
れる。CPU101は、モデム105を利用して、アナ
ログ電話回線を介して送信されてくるデータを受信す
る。そして、CPU101は、そのデータを処理し、例
えば、ディスプレイインタフェース106を介して、受
信した画像データをディスプレイ(図示せず)に表示さ
せる。
FIG. 18 shows an example of such an information processing apparatus. This information processing device can transmit and receive via an analog telephone line using the modem 105. The CPU 101 has a flash ROM (F
EEPROM (Flash Electrical Erasable Programmabl)
e ROM) Hereinafter, simply referred to as flash ROM) 102
Executes various processes according to the program stored in the. The RAM 103 stores data and the like necessary for the CPU 101 to execute various processes as appropriate. CPU 101 receives data transmitted via an analog telephone line using modem 105. Then, the CPU 101 processes the data, and causes the display (not shown) to display the received image data via the display interface 106, for example.

【0006】フラッシュROM102には、モデム10
5を介して供給されたデータを処理するためのプログラ
ムの他、装置の起動時にCPU101によって実行さ
れ、RAM103の構成の設定や、フロッピーディスク
ドライブ104の初期設定などを行う基本プログラム
(ハードウェアに依存する制御プログラム群)であるB
IOS(Basic Input/Output System)が記憶さ れてい
る。フラッシュROM102は、電気的に書き換え(消
去と書込)が可能な不揮発性のメモリであり、その記憶
内容を変更することができる。このように書き換えが可
能であるフラッシュROM102を利用することによ
り、本装置に接続する他の装置の仕様が変更されたとき
や、本装置のOS(Operating System)が更新されたと
きなど、それらの更新に対応してBIOSを更新するこ
とができる。
The flash ROM 102 stores the modem 10
In addition to a program for processing the data supplied via the CPU 5, a basic program (depending on hardware) that is executed by the CPU 101 when the apparatus is started up and performs settings of the configuration of the RAM 103 and initial settings of the floppy disk drive 104. B) which is a control program group
An IOS (Basic Input / Output System) is stored. The flash ROM 102 is a non-volatile memory that can be electrically rewritten (erased and written), and its storage contents can be changed. By using the rewritable flash ROM 102 in this way, when the specifications of other devices connected to the present device are changed or when the OS (Operating System) of the present device is updated, such a change can be performed. The BIOS can be updated in response to the update.

【0007】この情報処理装置においてBIOSを更新
する場合、最初に、所定のBIOS更新用プログラムを
動作させ、フラッシュROM102に記憶されているB
IOSを、フロッピーディスクドライブ104でフロッ
ピーディスクに記録した後、そのフロッピーディスクを
抜き取り、新しいBIOSが記録されている他のフロッ
ピーディスクをフロッピーディスクドライブ104に挿
入し、その新しいBIOSをフロッピーディスクから読
み出してフラッシュROM102に記憶させる。
When updating the BIOS in this information processing apparatus, first, a predetermined BIOS update program is operated, and the BIOS stored in the flash ROM 102 is updated.
After the IOS is recorded on the floppy disk with the floppy disk drive 104, the floppy disk is removed, another floppy disk on which the new BIOS is recorded is inserted into the floppy disk drive 104, and the new BIOS is read from the floppy disk. The data is stored in the flash ROM 102.

【0008】このように、元のBIOSをフロッピーデ
ィスクに記録することにより、BIOSの更新に失敗し
た場合、新しいBIOSを記録しているフロッピーディ
スクに欠陥があり、新しいBIOSを読み込むことがで
きない場合、あるいは、新しいBIOSのプログラム自
体に欠陥(バグ)があり、正常に動作しない場合などに
おいて、元のBIOSを復帰させることができる。
As described above, when the update of the BIOS fails by recording the original BIOS on the floppy disk, and when the floppy disk recording the new BIOS is defective and the new BIOS cannot be read, Alternatively, when the new BIOS program itself has a defect (bug) and does not operate normally, the original BIOS can be restored.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、CAT
Vシステムのケーブルを介して、インターネットなどの
ネットワークにアクセスする場合に使用されるセットト
ップボックス(STB)のようにフロッピーディスクド
ライブを有していない情報処理装置においては、例え
ば、所定の接続端子を設け、その端子に他の端末装置を
接続し、その端末装置に元のBIOSを保存させた後、
BIOSの更新を行うので、BIOSの更新時の操作が
煩雑であるという問題を有している。
However, the CAT
In an information processing apparatus that does not have a floppy disk drive, such as a set-top box (STB) used when accessing a network such as the Internet via a cable of the V system, for example, a predetermined connection terminal is connected. After connecting another terminal device to the terminal and storing the original BIOS in the terminal device,
Since the BIOS is updated, there is a problem that the operation for updating the BIOS is complicated.

【0010】本発明はこのような状況に鑑みてなされた
ものであり、元のBIOSを予備の記憶領域に退避した
後に、BIOSの更新を行うことにより、BIOSの書
き込みに失敗が生じた場合でも、即座に元の状態に復帰
させることが可能で、操作の手違い等により、元のBI
OSを失ってしまう事態を未然に防止することができる
ようにするものである。
The present invention has been made in view of such a situation. By updating the BIOS after saving the original BIOS to a spare storage area, even if a failure occurs in the writing of the BIOS, Can be immediately returned to the original state, and the original BI
It is intended to prevent a situation where the OS is lost beforehand.

【0011】[0011]

【課題を解決するための手段】請求項1に記載の情報処
理装置は、現行の基本プログラムが記憶保持される主領
域、基本プログラムを更新するための手順を示す更新プ
ログラムが記憶保持される共通領域、および、更新前の
基本プログラムが記憶保持される予備領域を有する記憶
手段と、記憶手段の共通領域に格納された更新プログラ
ムに基づいて、主領域から読み出した現行の基本プログ
ラムを予備領域に複写した後に、新たな基本プログラム
を主領域へ書き込む更新処理を行う処理手段とを備える
ことを特徴とする。
According to the first aspect of the present invention, there is provided an information processing apparatus comprising: a main area in which a current basic program is stored and held; and an update program indicating a procedure for updating the basic program. A storage unit having an area and a spare area in which the basic program before the update is stored and held, and the current basic program read from the main area based on the update program stored in the common area of the storage means in the spare area. Processing means for performing an update process of writing a new basic program into the main area after copying.

【0012】請求項7に記載のプログラム更新方法は、
記憶部の共通領域に記憶保持された更新プログラムに基
づいて、記憶部の主領域に記憶保持された現行の基本プ
ログラムを、新たな基本プログラムに更新するプログラ
ム更新方法であって、主領域から読み出した現行の基本
プログラムを記憶部の予備領域へ複写するステップと、
更新プログラムに基づいて、新たな基本プログラムを主
領域に書き込む更新処理を行うステップとを備えること
を特徴とする。
A program updating method according to claim 7 is
A program updating method for updating a current basic program stored in a main area of a storage unit to a new basic program based on an update program stored and held in a common area of a storage unit. Copying the current basic program to a spare area of the storage unit;
Performing an update process of writing a new basic program in the main area based on the update program.

【0013】請求項8に記載のプログラム更新方法は、
記憶部の共通領域に記憶保持された更新プログラムに基
づいて、記憶部の主領域に記憶保持された現行の基本プ
ログラムを、新たな基本プログラムに更新するプログラ
ム更新方法であって、主領域から読み出した現行の基本
プログラムを一時記憶領域へ退避するステップと、一時
記憶領域に退避した現行の基本プログラムを、記憶部の
予備領域へ書き込むステップと、一時記憶領域に退避し
た現行の基本プログラムと、記憶部の予備領域に書き込
んだ現行の基本プログラムとを照合するステップと、外
部から供給された新たな基本プログラムを一時記憶領域
に書き込んだ後、この新たな基本プログラムを記憶部の
主領域へ書き込むステップと、一時記憶領域に書き込ん
だ新たな基本プログラムと、記憶部の主領域に書き込ん
だ新たな基本プログラムとを照合するステップとを備え
ることを特徴とする。
[0013] The program updating method according to claim 8 is a program updating method.
A program updating method for updating a current basic program stored in a main area of a storage unit to a new basic program based on an update program stored and held in a common area of a storage unit. Saving the current basic program to the temporary storage area, writing the current basic program saved to the temporary storage area to the spare area of the storage unit, storing the current basic program saved to the temporary storage area, Collating the current basic program written in the spare area of the storage unit, and writing the new externally supplied basic program to the temporary storage area, and then writing the new basic program to the main area of the storage unit And a new basic program written in the temporary storage area, and a new basic program written in the main area of the storage unit. Characterized in that it comprises a step of collating the ram.

【0014】請求項9に記載の情報処理システムは、所
定の伝送チャンネルを介して情報を提供する情報提供手
段と、記憶部の共通領域に格納された更新プログラムに
基づいて、記憶部の主領域から読み出した現行の基本プ
ログラムを記憶部の予備領域に複写した後に、伝送チャ
ンネルを介して供給された新たな基本プログラムを記憶
部の主領域へ書き込んで更新処理を行う情報処理手段と
を備えることを特徴とする。
An information processing system according to a ninth aspect provides an information providing means for providing information via a predetermined transmission channel, and a main area of the storage unit based on an update program stored in a common area of the storage unit. Information processing means for copying the current basic program read from the storage unit to a spare area of the storage unit, and then writing a new basic program supplied via the transmission channel to the main area of the storage unit to perform an update process. It is characterized by.

【0015】請求項1に記載の情報処理装置において
は、記憶手段が、現行の基本プログラムが記憶保持され
る主領域、基本プログラムを更新するための手順を示す
更新プログラムが記憶保持される共通領域、および、更
新前の基本プログラムが記憶保持される予備領域を有
し、処理手段が、記憶手段の共通領域に格納された更新
プログラムに基づいて、主領域から読み出した現行の基
本プログラムを予備領域に複写した後に、新たな基本プ
ログラムを主領域へ書き込む更新処理を行う。
In the information processing apparatus according to the first aspect, the storage means includes a main area in which a current basic program is stored and held, and a common area in which an update program indicating a procedure for updating the basic program is stored and held. And a spare area in which the basic program before the update is stored and held, and the processing means replaces the current basic program read from the main area based on the update program stored in the common area of the storage means with the spare area. Then, an update process for writing a new basic program into the main area is performed.

【0016】請求項7に記載のプログラム更新方法にお
いては、記憶部の共通領域に記憶保持された更新プログ
ラムに基づいて、記憶部の主領域に記憶保持された現行
の基本プログラムを、新たな基本プログラムに更新する
プログラム更新方法であって、主領域から読み出した現
行の基本プログラムを記憶部の予備領域へ複写するステ
ップと、更新プログラムに基づいて、新たな基本プログ
ラムを主領域に書き込む更新処理を行うステップとを備
える。
In the program updating method according to the present invention, the current basic program stored in the main area of the storage unit is replaced with a new basic program based on the update program stored in the common area of the storage unit. A program updating method for updating a program, the method including a step of copying a current basic program read from a main area to a spare area of a storage unit, and an updating process of writing a new basic program to the main area based on the updated program. Performing.

【0017】請求項8に記載のプログラム更新方法にお
いては、記憶部の共通領域に記憶保持された更新プログ
ラムに基づいて、記憶部の主領域に記憶保持された現行
の基本プログラムを、新たな基本プログラムに更新する
プログラム更新方法であって、主領域から読み出した現
行の基本プログラムを一時記憶領域へ退避するステップ
と、一時記憶領域に退避した現行の基本プログラムを、
記憶部の予備領域へ書き込むステップと、一時記憶領域
に退避した現行の基本プログラムと、記憶部の予備領域
に書き込んだ現行の基本プログラムとを照合するステッ
プと、外部から供給された新たな基本プログラムを一時
記憶領域に書き込んだ後、この新たな基本プログラムを
記憶部の主領域へ書き込むステップと、一時記憶領域に
書き込んだ新たな基本プログラムと、記憶部の主領域に
書き込んだ新たな基本プログラムとを照合するステップ
とを備える。
According to the program updating method of the present invention, the current basic program stored in the main area of the storage unit is replaced with a new basic program based on the update program stored in the common area of the storage unit. A program updating method for updating a program, comprising: a step of saving a current basic program read from a main area to a temporary storage area; and a step of saving the current basic program saved to the temporary storage area.
A step of writing to the spare area of the storage unit, a step of comparing the current basic program saved to the temporary storage area with the current basic program written to the spare area of the storage unit, and a step of writing a new basic program supplied from the outside Writing the new basic program to the main area of the storage unit after writing the new basic program to the temporary storage area; and a new basic program written to the main area of the storage unit. And collating.

【0018】請求項9に記載の情報処理システムにおい
ては、情報処理手段が、所定の伝送チャンネルを介して
情報を提供し、情報処理手段が、記憶部の共通領域に格
納された更新プログラムに基づいて、記憶部の主領域か
ら読み出した現行の基本プログラムを記憶部の予備領域
に複写した後に、伝送チャンネルを介して供給された新
たな基本プログラムを記憶部の主領域へ書き込んで更新
処理を行う。
[0018] In the information processing system according to the ninth aspect, the information processing means provides information via a predetermined transmission channel, and the information processing means is based on an update program stored in a common area of the storage unit. Then, after copying the current basic program read from the main area of the storage unit to the spare area of the storage unit, the new basic program supplied via the transmission channel is written to the main area of the storage unit to perform an update process. .

【0019】[0019]

【発明の実施の形態】図1は、本発明を適用した情報処
理システムの一実施の形態の構成例を示す図である。な
お、本明細書において、システムの用語は、複数の装置
で構成される全体的な装置を表すものとする。
FIG. 1 is a diagram showing a configuration example of an embodiment of an information processing system to which the present invention is applied. In this specification, the term “system” refers to an entire device including a plurality of devices.

【0020】サーバ1−1,1−2(情報提供手段)
は、主に、画像とそれに対応する音声あるいはデータな
どからなるVOD(ビデオオンデマンドサービス)に関
する情報を、各家庭にネットワークを介して提供してい
る。ネットワークとしては、この実施の形態において
は、ケーブルテレビジョンネットワーク2、ISDN
3、およびアナログ電話回線4が用いられている。
Servers 1-1 and 1-2 (information providing means)
Provides information about VOD (video on demand service) mainly composed of images and audio or data corresponding thereto to each home via a network. In this embodiment, the network is a cable television network 2, an ISDN
3, and an analog telephone line 4.

【0021】すなわち、例えば、サーバ1−1は、情報
を、ケーブルテレビジョンネットワーク2を介してケー
ブルテレビジョンセンタ2−1あるいは2−2に提供す
る。ケーブルテレビジョンセンタ2−1は、提供された
情報を、そのケーブルテレビジョンシステムに加入して
いる家庭5−1,5−2に提供する。また、ケーブルテ
レビジョンセンタ2−2は、同様に、そのケーブルテレ
ビジョンシステムに加入している家庭5−1,5−3,
5−4に情報を提供する。
That is, for example, the server 1-1 provides information to the cable television center 2-1 or 2-2 via the cable television network 2. The cable television center 2-1 provides the provided information to the homes 5-1 and 5-2 subscribed to the cable television system. Similarly, the cable television center 2-2 includes homes 5-1 and 5-3 subscribed to the cable television system.
Provide information to 5-4.

【0022】サーバ1−1はまた、ISDN3あるいは
アナログ電話回線4を介して、情報を提供している。従
って、家庭5−1乃至5−6は、ISDN3またはアナ
ログ電話回線4を介してサーバ1−1にアクセスし、情
報の提供を受けることができる。
The server 1-1 also provides information via the ISDN 3 or the analog telephone line 4. Therefore, the homes 5-1 to 5-6 can access the server 1-1 via the ISDN 3 or the analog telephone line 4 and receive information.

【0023】サーバ1−2も、サーバ1−1と同様に、
家庭5−1乃至5−6に対して、各種の情報を提供して
いる。
The server 1-2, like the server 1-1,
Various information is provided to homes 5-1 to 5-6.

【0024】なお、このような映像伝送システムとして
は、伝送チャンネルの幹線を光ファイバで構成し、30
0乃至500世帯をカバーする光ファイバノードを設置
して、光ファイバノードから、各家庭には、同軸ケーブ
ルを介して情報を伝送するHFC(Hybrid Fiber Coa
x)を用いることもできる。あるいはまた、家庭のごく
近くの、24世帯程度をカバーするペデスタル(中継装
置)まで光ファイバで情報を伝送し、ペデスタルから同
軸ケーブルで、各家庭に情報を提供するFTTC(Fibe
r To The Curb)と呼ばれる方式、あるいは各家庭まで
光ファイバで情報を伝送するFTTH(Fiber To The H
ome)などとすることもできる。
In such a video transmission system, the main line of the transmission channel is constituted by an optical fiber, and
An optical fiber node covering 0 to 500 households is installed, and from the optical fiber node to each home, an HFC (Hybrid Fiber Coa) that transmits information via a coaxial cable is provided.
x) can also be used. Alternatively, FTTC (Fibe), which transmits information by optical fiber to a pedestal (relay device) which covers about 24 households very close to the home, and provides information to each home via a coaxial cable from the pedestal.
r To The Curb) or FTTH (Fiber To The H
ome).

【0025】図1の実施の形態の場合、ネットワークの
伝送容量は、大きい方から、ケーブルテレビジョンネッ
トワーク2、ISDN3、アナログ電話回線4の順番と
なっている。従って、ケーブルテレビジョンネットワー
ク2を利用することで、最も高画質で、高速の動画をリ
アルタイムで受信することができる。また、ISDN3
を利用した場合においては、ケーブルテレビジョンネッ
トワーク2ほど迅速ではないが、一般的な動画像をリア
ルタイムで受信することができる。しかしながら、あま
り高速に変化する動画像をリアルタイムで受信すること
はできない。これに対して、アナログ電話回線4を利用
する場合においては、その伝送容量が小さいため、動画
像を受信することができず、静止画だけを受信すること
ができる。音声信号は、いずれのネットワークを利用す
る場合においても、リアルタイムで受信することができ
る。
In the embodiment shown in FIG. 1, the transmission capacity of the network is in the order of the cable television network 2, the ISDN 3, and the analog telephone line 4 in descending order. Therefore, by using the cable television network 2, it is possible to receive a moving image with the highest image quality and a high speed in real time. Also, ISDN3
, It is possible to receive general moving images in real time, although not as quickly as the cable television network 2. However, it is not possible to receive a moving image that changes too quickly in real time. On the other hand, when the analog telephone line 4 is used, since the transmission capacity is small, a moving image cannot be received, and only a still image can be received. The audio signal can be received in real time regardless of which network is used.

【0026】図2は、家庭5−1に設けられている情報
受信システムの構成例を表している。なお、その図示は
省略するが、その他の家庭5−2乃至5−6において
も、基本的に同様の情報処理システムが備えられてい
る。
FIG. 2 shows a configuration example of an information receiving system provided in the home 5-1. Although not shown, the other homes 5-2 to 5-6 also have basically the same information processing system.

【0027】ホームサーバ11は、ケーブルテレビジョ
ンネットワーク2、ISDN3、アナログ電話回線4に
接続されており、少なくともいずれか1つのネットワー
クをパーソナルコンピュータ12−1,12−2、ST
B16(情報処理手段)、または電話機18に接続する
ようになされている。
The home server 11 is connected to the cable television network 2, the ISDN 3, and the analog telephone line 4, and connects at least one of the networks to the personal computers 12-1, 12-2, and ST.
B16 (information processing means) or a telephone 18.

【0028】パーソナルコンピュータ12−1には、キ
ーボード14−1とマウス15−1が接続されており、
各種の指令が入力されるようになされている。また、デ
ィスプレイ13−1に、パーソナルコンピュータ12−
1からの画像が、適宜出力され、表示されるようになさ
れている。
A keyboard 14-1 and a mouse 15-1 are connected to the personal computer 12-1.
Various commands are input. Also, the personal computer 12- is displayed on the display 13-1.
The image from No. 1 is output and displayed as appropriate.

【0029】同様に、パーソナルコンピュータ12−2
には、キーボード14−2とマウス15−2、さらにデ
ィスプレイ13−2が接続されている。
Similarly, the personal computer 12-2
Is connected to a keyboard 14-2, a mouse 15-2, and a display 13-2.

【0030】STB16は、ホームサーバ11から供給
された画像データを受信し、これを復調して、テレビジ
ョン受像機17に出力し、表示させるようになされてい
る。なお、STB16は、ユーザのリクエストに対応し
て番組を提供するビデオオンデマンド(VOD)サービ
スにも利用される。また、電話機18は、ホームサーバ
11を介して、通話を行うことができるようになされて
いる。
The STB 16 receives the image data supplied from the home server 11, demodulates the image data, outputs the demodulated data to the television receiver 17, and displays it. The STB 16 is also used for a video on demand (VOD) service that provides a program in response to a user request. The telephone 18 can make a call via the home server 11.

【0031】図3は、ホームサーバ11の内部の構成例
を表している。CPU31は、ROM32に記憶されて
いるプログラムに従って、各種の処理を実行するように
なされている。RAM33には、CPU31が各種の指
令を実行する上において必要なデータなどが、適宜記憶
される。ハードディスクドライブ34は、内蔵するハー
ドディスクに対して、情報を記録再生する。
FIG. 3 shows an example of the internal configuration of the home server 11. The CPU 31 executes various processes according to a program stored in the ROM 32. The RAM 33 stores data and the like necessary for the CPU 31 to execute various commands as appropriate. The hard disk drive 34 records and reproduces information on a built-in hard disk.

【0032】また、ホームサーバ11は、各種のインタ
フェースを有している。ネットワークインタフェース3
5乃至37は、それぞれケーブルテレビジョンネットワ
ーク2、ISDN3、アナログ電話回線4との間におい
て、データを授受するときインタフェース処理を行う。
STBインタフェース38は、STB16との間におけ
るATM(Asynchronous Transfer Mode)モードのイン
タフェース処理を実行する。コンピュータインタフェー
ス39は、パーソナルコンピュータ12−1に接続さ
れ、Ethernetのインタフェース処理を行う。コ
ンピュータインタフェース40は、パーソナルコンピュ
ータ12−2に接続され、そのパーソナルコンピュータ
に専用のプロトコルに対応するインタフェース処理を実
行する。電話機インタフェース41は、電話機18との
インタフェース処理を実行する。
The home server 11 has various interfaces. Network interface 3
Interfaces 5 to 37 perform interface processing when exchanging data with the cable television network 2, the ISDN 3, and the analog telephone line 4, respectively.
The STB interface 38 performs an ATM (Asynchronous Transfer Mode) mode interface process with the STB 16. The computer interface 39 is connected to the personal computer 12-1 and performs Ethernet interface processing. The computer interface 40 is connected to the personal computer 12-2 and executes interface processing corresponding to a protocol dedicated to the personal computer. The telephone interface 41 executes an interface process with the telephone 18.

【0033】図4は、パーソナルコンピュータ12−1
の内部の構成例を表している。CPU71は、ROM7
2に記憶されているプログラムに従って、各種の処理を
実行する。RAM73には、CPU71が各種の処理を
実行する上において必要なデータなどが、適宜記憶され
る。ハードディスクドライブ74は、CPU71に制御
され、各種のデータやプログラムなどを内蔵するハード
ディスクに記録再生する。フロッピーディスクドライブ
75は、フロッピーディスクに対する記録再生処理を実
行する。
FIG. 4 shows a personal computer 12-1.
Of FIG. The CPU 71 has a ROM 7
2 executes various processes according to the program stored in the storage device 2. The RAM 73 appropriately stores data and the like necessary for the CPU 71 to execute various processes. The hard disk drive 74 is controlled by the CPU 71 and records and reproduces various data and programs on a built-in hard disk. The floppy disk drive 75 executes a recording / reproducing process for a floppy disk.

【0034】ホームサーバインタフェース76は、ホー
ムサーバ11との間におけるインタフェース処理を実行
する。キーボードインタフェース77とマウスインタフ
ェース78は、それぞれキーボード14−1とマウス1
5−1との間におけるインタフェース処理を実行する。
また、ディスプレイインタフェース79は、ディスプレ
イ13−1に対するインタフェース処理を実行する。
The home server interface 76 performs interface processing with the home server 11. The keyboard interface 77 and the mouse interface 78 are respectively a keyboard 14-1 and a mouse 1
An interface process with 5-1 is executed.
Further, the display interface 79 executes an interface process for the display 13-1.

【0035】なお、パーソナルコンピュータ12−2
も、パーソナルコンピュータ12−1と同様に構成され
ている。
The personal computer 12-2
Is configured similarly to the personal computer 12-1.

【0036】図5は、本発明の情報処理装置の一実施の
形態であるSTB16の内部の構成例を表している。C
PU51(処理手段)は、フラッシュROMボード52
に実装されているフラッシュROM91(図6)に記憶
されているプログラムに従って、各種の処理を実行す
る。RAM53には、CPU51が各種の処理を実行す
る上において必要なデータなどが、適宜記憶される。グ
ラフィックスコントローラ54は、CPU51から供給
されたグラフィックスデータをテレビジョン受像機17
に出力し、表示させる。MPEG(Moving Picture Expe
rts Group)2ビデオデコーダ55とMPEGオーディオ
デコーダ56は、ネットワークインタフェースカード5
7(受信手段)を介して、ホームサーバ11より供給さ
れたビデオデータとオーディオデータを、それぞれMP
EG2またはMPEG方式でデコードし、テレビジョン
受像機17に出力し、表示または放音させる。
FIG. 5 shows an example of the internal configuration of the STB 16 which is an embodiment of the information processing apparatus of the present invention. C
The PU 51 (processing means) includes a flash ROM board 52
And executes various processes in accordance with a program stored in a flash ROM 91 (FIG. 6) mounted on the CPU. The RAM 53 stores data and the like necessary for the CPU 51 to execute various processes as appropriate. The graphics controller 54 transmits the graphics data supplied from the CPU 51 to the television receiver 17.
And display it. MPEG (Moving Picture Expe
rts Group) 2 video decoder 55 and MPEG audio decoder 56
7 (receiver), the video data and the audio data supplied from the home server 11
The signal is decoded by the EG2 or MPEG method, output to the television receiver 17, and displayed or emitted.

【0037】ネットワークインタフェースカード57
は、ホームサーバ11との間に接続され、ホームサーバ
11に対するインタフェース処理を実行する。スマート
カードインタフェース58は、スマートカード59との
間におけるインタフェース処理を実行する。スマートカ
ード59は、STB16に対して、適宜、着脱される。
このスマートカード59には、その使用者の個人的な情
報、データをスクランブルするためのキー情報、あるい
は課金情報などが記憶される。
Network interface card 57
Is connected to the home server 11 and executes interface processing for the home server 11. The smart card interface 58 performs an interface process with the smart card 59. The smart card 59 is attached to and detached from the STB 16 as appropriate.
The smart card 59 stores personal information of the user, key information for scrambling data, or billing information.

【0038】ジョイスティックインタフェース60は、
STB16に接続されるゲーム機61との間のインタフ
ェース処理を実行する。IRリモートコマンダインタフ
ェース62は、リモートコマンダ63からの赤外線(I
R)信号を受信し、その指令をCPU51に出力する処
理を実行する。
The joystick interface 60
An interface process with the game machine 61 connected to the STB 16 is executed. The IR remote commander interface 62 is connected to the infrared (I)
R) A process for receiving the signal and outputting the command to the CPU 51 is executed.

【0039】フラッシュROMボード52に実装されて
いるフラッシュROM91(記憶手段)には、ネットワ
ークインタフェースカード57を介して供給されたデー
タを処理するためのプログラムの他、装置の起動時にC
PU51によって実行され、RAM53の構成の設定や
ゲーム機61などの外部装置とのデータ授受の制御を行
う基本プログラムであるBIOS(CPU51で実行さ
れるOSの内、ハードウェアに依存する制御プログラム
群)が記憶されている。フラッシュROMボード52内
のフラッシュROM91は、電気的に書き換え(消去と
書込)が可能な不揮発性のメモリであり、その記憶内容
を変更することができ、電源を切った後も記憶内容を保
持し続ける。このように電気的に書き換えが可能である
フラッシュROM91を利用することにより、必要に応
じてBIOSを更新することができる。新しいBIOS
は、サーバ1−1またはサーバ1−2によって送信さ
れ、所定の通信回線およびホームサーバ11を介してS
TB16に供給され、STB16のネットワークインタ
フェースカード57で受信される。
The flash ROM 91 (storage means) mounted on the flash ROM board 52 stores a program for processing the data supplied via the network interface card 57 and a C program when the apparatus is started.
BIOS (a control program group depending on hardware, of the OS executed by the CPU 51), which is a basic program that is executed by the PU 51 and controls the setting of the configuration of the RAM 53 and the transfer of data with an external device such as the game machine 61. Is stored. The flash ROM 91 in the flash ROM board 52 is a non-volatile memory that can be electrically rewritten (erased and written), can change its storage contents, and retains the stored contents even after the power is turned off. Keep doing. By using the electrically rewritable flash ROM 91 in this manner, the BIOS can be updated as needed. New BIOS
Is transmitted by the server 1-1 or the server 1-2 and transmitted through a predetermined communication line and the home server 11.
The data is supplied to the TB 16 and received by the network interface card 57 of the STB 16.

【0040】図6は、フラッシュROMボード52の構
成例を示している。フラッシュROM91は、プログラ
ムなどのデータを記憶する、書換可能な不揮発性の記憶
素子であり、2つのバンク(バンク91a(主領域)と
バンク91b(予備領域))として使用される。これら
のバンクA(バンク91a)とバンクB(バンク91
b)は、CPU51によって、同じ論理アドレス空間と
して使用される。即ち、図7(a)に示すように、同じ
論理アドレス空間に、2つの物理アドレス空間(バンク
91aとバンク91b)が割り当てられる。そして、バ
ンク切替回路92のバンク切り替えに応じて、バンク9
1aに記憶されている内容(プログラムなどのデータ)
(図7(b))またはバンク91bに記憶されている内
容(図7(c))が読み出される。プログラムなどのデ
ータを記憶させる(書き込む)場合においても、データ
は、バンク切替回路92のバンク切り替えに応じて、バ
ンク91aまたはバンク91bに記憶される(書き込ま
れる)。すなわち、バンク切替回路92は、CPU51
からアドレスされる論理アドレスを実際のフラッシュR
OM91の(バンク91aまたはバンク91bの)物理
アドレスに変換するための回路である。
FIG. 6 shows a configuration example of the flash ROM board 52. The flash ROM 91 is a rewritable nonvolatile storage element that stores data such as a program, and is used as two banks (a bank 91a (main area) and a bank 91b (spare area)). These banks A (bank 91a) and bank B (bank 91
b) is used by the CPU 51 as the same logical address space. That is, as shown in FIG. 7A, two physical address spaces (bank 91a and bank 91b) are allocated to the same logical address space. Then, in accordance with the bank switching of the bank switching circuit 92, the bank 9
Contents stored in 1a (data such as programs)
(FIG. 7B) or the contents (FIG. 7C) stored in the bank 91b are read. Even when data such as a program is stored (written), the data is stored (written) in the bank 91 a or the bank 91 b according to the bank switching of the bank switching circuit 92. That is, the bank switching circuit 92
The logical address addressed from the actual flash R
This is a circuit for converting the OM 91 into a physical address (of the bank 91a or the bank 91b).

【0041】フラッシュROM91のバンクAは、現行
の新しいBIOSなどのプログラムを記憶し、バンクB
は、更新前の(旧バージョンの)BIOSなどのプログ
ラムを記憶、保存するようになされている。また、フラ
ッシュROM91の一部は、共通領域91cとして使用
される。この共通領域91cは、バンクの切り替えに関
係なくアクセスすることができる。即ち、バンクの切り
替えに関係なく、所定の論理アドレスで、同じ記憶領域
(物理アドレス)が指定される。この領域には、装置が
起動したときに最初に読み込まれるデータや、BIOS
更新用のプログラムが記憶され、その内容は書き換えら
れないようになされている。
A bank A of the flash ROM 91 stores a program such as a current new BIOS and a bank B.
Is configured to store and save a program such as a BIOS (of an old version) before updating. A part of the flash ROM 91 is used as a common area 91c. This common area 91c can be accessed regardless of the bank switching. That is, the same storage area (physical address) is specified by a predetermined logical address regardless of the bank switching. In this area, data to be read first when the device starts up, and the BIOS
An update program is stored, and its contents are not rewritten.

【0042】バンク切替回路92は、ハードウェアロジ
ック回路によって構成され、バンク状態レジスタ93が
保持する値に応じて、フラッシュROM91におけるバ
ンクをバンクAまたはバンクBに切り替え、アドレスバ
スを介して供給されたアドレスの記憶領域に対して、プ
ログラムなどのデータの記憶または読み出しを行うよう
になされている。なお、記憶されるデータおよび読み出
されたデータは、データバスを介して入力または出力さ
れる。
The bank switching circuit 92 is constituted by a hardware logic circuit, switches the bank in the flash ROM 91 to the bank A or the bank B according to the value held in the bank status register 93, and is supplied via the address bus. Data such as a program is stored in or read from the storage area of the address. Note that stored data and read data are input or output via a data bus.

【0043】バンク状態レジスタ93は、バンクAおよ
びバンクBのうち、使用するバンクに対応する値を保持
するようになされている。この値は、データバスを介し
てCPU51より供給される。なお、BIOSなどの通
常使用されるプログラムはバンクAに記憶されているの
で、BIOSの更新時以外においては、バンク状態レジ
スタ93は、バンクAに対応する値を保持している。ま
た、本実施の形態であるSTB16の電源が投入された
とき、バンク状態レジスタ93は、バンクAに対応する
値にリセットされるようになされている。
The bank status register 93 holds a value corresponding to the bank to be used among the banks A and B. This value is supplied from the CPU 51 via the data bus. Since a normally used program such as a BIOS is stored in the bank A, the bank status register 93 holds a value corresponding to the bank A except when the BIOS is updated. Also, when the power supply of the STB 16 according to the present embodiment is turned on, the bank status register 93 is reset to a value corresponding to the bank A.

【0044】このように、フラッシュROMボード52
においては、バンク状態レジスタ93の保持する値に応
じて、フラッシュROM91のバンクAまたはバンクB
が使用され、BIOSの更新時以外は、主に、バンクA
からのデータの読み出しが行われる。
As described above, the flash ROM board 52
, The bank A or the bank B of the flash ROM 91 depends on the value held in the bank status register 93.
Is mainly used, except when updating the BIOS.
Is read from the memory.

【0045】次に、図8のフローチャートと図9乃至図
17の概念図を参照して、フラッシュROMボード52
のBIOSの更新時の、本実施の形態の動作について説
明する。なお、本実施の形態においては、フロッピーデ
ィスクなどの携帯用記録媒体を駆動する装置を設けてい
ないので、所定の通信回線を介して、新しいBIOSを
ネットワークインタフェースカード57で取得し、BI
OSを更新するようになされている。
Next, referring to the flowchart of FIG. 8 and the conceptual diagrams of FIGS.
The operation of this embodiment when updating the BIOS will be described. In this embodiment, since a device for driving a portable recording medium such as a floppy disk is not provided, a new BIOS is acquired by the network interface card 57 via a predetermined communication line, and
The OS is updated.

【0046】リモートコマンダ63等が操作されBIO
Sの更新の旨の指示を受けるとCPU51は共通領域9
1cに格納された更新用プログラムに基づいて、以下の
処理を開始する。
When the remote commander 63 or the like is operated and the BIO
Upon receiving an instruction to update S, the CPU 51 sets the common area 9
The following process is started based on the update program stored in 1c.

【0047】最初にステップS1において、図9に示す
ように、CPU51は、フラッシュROM91のバンク
A(バンク91a)に記憶されている更新すべき現行バ
ージョンのBIOSを読み出し、RAM53に一旦記憶
(退避)させる。
First, in step S1, as shown in FIG. 9, the CPU 51 reads the current version of the BIOS to be updated stored in the bank A (bank 91a) of the flash ROM 91, and temporarily stores (evacuates) it in the RAM 53. Let it.

【0048】次にステップS2において、CPU51
は、バンク状態レジスタ93の値を変更し、バンクをバ
ンクBに切り替える。
Next, in step S2, the CPU 51
Changes the value of the bank status register 93 and switches the bank to the bank B.

【0049】ステップS3において、図10に示すよう
に、CPU51は、フラッシュROM91のバンクB
(バンク91b)の旧バージョンのBIOSを消去し、
ステップS4において、図11に示すように、RAM5
3から現行バージョンのBIOSを読み出し、バンクB
(バンク91b)に記憶させる。
In step S3, as shown in FIG.
Erase the old version BIOS (bank 91b),
In step S4, as shown in FIG.
3. Read the current version of BIOS from
(Bank 91b).

【0050】次に、ステップS5において、図12に示
すように、CPU51は、RAM53の現行BIOS
と、フラッシュROM91のバンクB(バンク91b)
の現行BIOSを照合し、ステップS6において、両者
が一致するか否かを判断し、一致しないと判断した場
合、ステップS7で、バンク状態レジスタ93を、バン
クAに切り替えた後、ステップS1に戻り、再度、フラ
ッシュROM91のバンクA(バンク91a)に記憶さ
れているBIOSを、RAM53を介してバンクB(バ
ンク91b)に移動させる動作を行う。
Next, in step S5, as shown in FIG.
And bank B of the flash ROM 91 (bank 91b)
Is checked in step S6 to determine whether or not they match. If it is determined that they do not match, the bank status register 93 is switched to bank A in step S7, and the process returns to step S1. The operation of moving the BIOS stored in the bank A (bank 91a) of the flash ROM 91 to the bank B (bank 91b) via the RAM 53 is performed again.

【0051】一方、ステップS6において、RAM53
のBIOSと、フラッシュROM91のバンクB(バン
ク91b)のBIOSが一致したと判断された場合、ス
テップS8に進み、CPU51は、バンク状態レジスタ
93の値を変更し、バンクをバンクAに切り替える。
On the other hand, in step S6, the RAM 53
When it is determined that the BIOS of the flash ROM 91 matches the BIOS of the bank B (bank 91b), the process proceeds to step S8, and the CPU 51 changes the value of the bank status register 93 and switches the bank to the bank A.

【0052】次に、ステップS9において、ネットワー
クインタフェースカード57は、所定の通信回線および
ホームサーバ11を介して供給される新しいBIOSを
受信し、図13に示すように、CPU51は、ネットワ
ークインタフェースカード57が受信した新しいBIO
SをRAM53に記憶させる。
Next, in step S9, the network interface card 57 receives the new BIOS supplied via the predetermined communication line and the home server 11, and as shown in FIG. New BIO received by
S is stored in the RAM 53.

【0053】そして、ステップS10において、図14
に示すように、CPU51は、フラッシュROM91の
バンクAの内容(現行BIOS)を消去した後、ステッ
プS11において、図15に示すように、RAM53に
記憶されている、新しいBIOSをフラッシュROM9
1のバンクA(バンク91a)に記憶させる。
Then, in step S10, FIG.
As shown in FIG. 15, after erasing the contents of the bank A of the flash ROM 91 (current BIOS), in step S11, the CPU 51 stores the new BIOS stored in the RAM 53 as shown in FIG.
One bank A (bank 91a) is stored.

【0054】次に、ステップS12において、図16に
示すように、CPU51は、RAM53のBIOSと、
フラッシュROM91のバンクA(バンク91a)のB
IOSを照合し、ステップS13において、両者が一致
するか否かを判断し、一致しないと判断した場合、ステ
ップS9に戻り、再度、RAM53に記憶されている新
しいBIOSを、フラッシュROM91のバンクA(バ
ンク91a)に移動させる動作を行う。
Next, in step S12, as shown in FIG. 16, the CPU 51
B of flash ROM 91 bank A (bank 91a)
The IOS is collated, and it is determined in step S13 whether or not the two match. If it is determined that the two do not match, the process returns to step S9, and the new BIOS stored in the RAM 53 is again stored in the bank A ( The operation of moving to the bank 91a) is performed.

【0055】一方、ステップS13において、RAM5
3のBIOSと、フラッシュROM91のバンクA(バ
ンク91a)のBIOSが一致したと判断された場合、
BIOSの更新の処理を終了する。その結果、図17に
示す状態で更新処理が終了される。
On the other hand, in step S13, the RAM 5
3 and the BIOS of the bank A (bank 91a) of the flash ROM 91 are determined to match.
The process of updating the BIOS ends. As a result, the update process ends in the state shown in FIG.

【0056】このように、ステップS1乃至ステップS
7において、フラッシュROM91のバンクA(バンク
91a)のBIOSをバンクB(バンク91b)に移動
し、ステップS8乃至ステップS13において、所定の
通信回線を介して供給された新しいBIOSをバンクA
(バンク91a)に記憶させて、BIOSの更新を行
う。このようにして更新を行った後、新しいBIOSが
良好に動作しない場合、上述のステップS1乃至ステッ
プS7とは逆の動作を行い、フラッシュROM91のバ
ンクB(バンク91b)のBIOSを、RAM53を介
してバンクA(バンク91a)に移動することにより、
元のBIOSを復帰させることができる。
As described above, steps S1 to S
In step 7, the BIOS of the bank A (bank 91a) of the flash ROM 91 is moved to the bank B (bank 91b). In steps S8 to S13, the new BIOS supplied via the predetermined communication line is transferred to the bank A.
(Bank 91a) and update the BIOS. If the new BIOS does not operate properly after updating in this way, the operation reverse to the above-described steps S1 to S7 is performed, and the BIOS of the bank B (bank 91b) of the flash ROM 91 is transferred via the RAM 53. To Bank A (Bank 91a)
The original BIOS can be restored.

【0057】なお、上記実施の形態においては、複数の
バンクを有するフラッシュROM91を使用したが、フ
ラッシュROM91の代わりに、単一の記憶領域を有す
るフラッシュROMを複数個使用することもできる。
Although the flash ROM 91 having a plurality of banks is used in the above embodiment, a plurality of flash ROMs having a single storage area may be used instead of the flash ROM 91.

【0058】上記実施の形態においては、BIOSの更
新を行っているが、他のプログラム(例えばOS)の更
新を行うようにすることもできる。また、フラッシュR
OMは、ホームサーバ11、パーソナルコンピュータ1
2−1,12−2などにおいても用いることができる。
In the above embodiment, the BIOS is updated, but another program (for example, the OS) may be updated. Also, Flash R
OM is home server 11, personal computer 1
2-1 and 12-2 can also be used.

【0059】[0059]

【発明の効果】以上の如く、請求項1に記載の情報処理
装置および請求項7に記載のプログラム更新方法によれ
ば、主領域から読み出した現行の基本プログラムを予備
領域に複写し、更新プログラムに基づいて、新たな基本
プログラムを主領域に書き込むようにしたので、フロッ
ピーディスクドライブなどの記録装置を有していない装
置においても、元のBIOSを予備の記憶領域に退避し
た後、BIOSの更新を行うことができる。従って、B
IOSの書き込みに失敗が生じた場合でも、即座に元の
状態に復帰させることができ、操作の手違い等により元
のBIOSを失ってしまう事態を未然に防止することが
できる。
As described above, according to the information processing apparatus of the first aspect and the program updating method of the seventh aspect, the current basic program read from the main area is copied to the spare area, and the update program is updated. , A new basic program is written in the main area. Therefore, even in a device that does not have a recording device such as a floppy disk drive, the original BIOS is saved to a spare storage area, and then the BIOS is updated. It can be performed. Therefore, B
Even when a failure occurs in the writing of the IOS, it is possible to immediately return to the original state, and it is possible to prevent a situation in which the original BIOS is lost due to a wrong operation or the like.

【0060】また、請求項8に記載のプログラム更新方
法によれば、主領域から読み出した現行の基本プログラ
ム、または外部から供給された新たなプログラムを、一
時記憶領域と予備領域に書き込み、両者の照合を行うよ
うにしたので、より確実に、更新処理を行うことができ
る。
According to the program updating method of the present invention, the current basic program read from the main area or a new program supplied from the outside is written in the temporary storage area and the spare area, and both of them are written. Since the collation is performed, the updating process can be performed more reliably.

【0061】請求項9に記載の情報処理システムによれ
ば、主領域から読み出した現行の基本プログラムを予備
領域に複写した後、伝送チャンネルからの新たな基本プ
ログラムを主領域に書き込むようにしたので、フロッピ
ーディスクドライブなどの記録装置を有していない装置
においても、元のBIOSを予備の記憶領域に退避した
後、伝送チャンネル等のネットワークを介して新しいB
IOSを取得し、BIOSの更新を行うことができる。
According to the information processing system of the present invention, after the current basic program read from the main area is copied to the spare area, a new basic program from the transmission channel is written to the main area. Even in a device having no recording device such as a floppy disk drive, after saving the original BIOS to a spare storage area, the new BIOS is transferred via a network such as a transmission channel.
It is possible to acquire the IOS and update the BIOS.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の情報受信装置が適用された情報提供シ
ステムの構成を示す図である。
FIG. 1 is a diagram showing a configuration of an information providing system to which an information receiving device of the present invention is applied.

【図2】図1の家庭5−1における情報処理装置の構成
を示す図である。
FIG. 2 is a diagram illustrating a configuration of an information processing device in a home 5-1 in FIG. 1;

【図3】図2のホームサーバ11の内部の構成例を示す
ブロック図である。
FIG. 3 is a block diagram showing an example of the internal configuration of a home server 11 in FIG.

【図4】図2のパーソナルコンピュータ12−1の内部
の構成例を示すブロック図である。
FIG. 4 is a block diagram showing an example of the internal configuration of a personal computer 12-1 in FIG.

【図5】図2のSTB16の内部の構成例を示すブロッ
ク図である。
FIG. 5 is a block diagram showing an example of an internal configuration of an STB 16 in FIG. 2;

【図6】図5のフラッシュROM91の内部の構成例を
示すブロック図である。
FIG. 6 is a block diagram showing an example of the internal configuration of a flash ROM 91 in FIG. 5;

【図7】図5のフラッシュROM91における論理アド
レス空間と物理アドレス空間の関係を説明する図であ
る。
7 is a diagram illustrating a relationship between a logical address space and a physical address space in the flash ROM 91 in FIG.

【図8】BIOS更新時のSTB16の動作を説明する
フローチャートである。
FIG. 8 is a flowchart illustrating an operation of the STB 16 when updating the BIOS.

【図9】BIOS更新時のSTB16の動作を説明する
概念図である。
FIG. 9 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図10】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 10 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図11】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 11 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図12】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 12 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図13】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 13 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図14】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 14 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図15】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 15 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図16】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 16 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図17】BIOS更新時のSTB16の動作を説明す
る概念図である。
FIG. 17 is a conceptual diagram illustrating the operation of the STB 16 when updating the BIOS.

【図18】記録装置を有する情報処理装置の一例を示す
ブロック図である。
FIG. 18 is a block diagram illustrating an example of an information processing device having a recording device.

【符号の説明】[Explanation of symbols]

1−1,1−2 サーバ, 2 ケーブルテレビジョン
ネットワーク, 2−1,2−2 ケーブルテレビジョ
ンセンタ, 3 ISDN, 4 アナログ電話回線,
5−1乃至5−6 家庭, 11 ホームサーバ,
12−1,12−2 パーソナルコンピュータ, 13
−1,13−2 ディスプレイ, 14−1,14−2
キーボード, 15−1,15−2 マウス, 16
セットトップボックス, 17 テレビジョン受像
機, 18 電話機, 51 CPU, 52 フラッ
シュROMボード, 53 RAM, 57 ネットワ
ークインタフェースカード, 91 フラッシュRO
M, 92 バンク切替回路,93 バンク状態レジス
1-1, 1-2 server, 2 cable television network, 2-1, 2-2 cable television center, 3 ISDN, 4 analog telephone line,
5-1 to 5-6 home, 11 home server,
12-1, 12-2 Personal computer, 13
-1, 13-2 display, 14-1, 14-2
Keyboard, 15-1, 15-2 Mouse, 16
Set top box, 17 television receiver, 18 telephone, 51 CPU, 52 flash ROM board, 53 RAM, 57 network interface card, 91 flash RO
M, 92 bank switching circuit, 93 bank status register

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 現行の基本プログラムが記憶保持される
主領域、前記基本プログラムを更新するための手順を示
す更新プログラムが記憶保持される共通領域、および、
更新前の基本プログラムが記憶保持される予備領域を有
する記憶手段と、 前記記憶手段の共通領域に格納された更新プログラムに
基づいて、前記主領域から読み出した現行の基本プログ
ラムを前記予備領域に複写した後に、新たな基本プログ
ラムを前記主領域へ書き込む更新処理を行う処理手段と
を備えることを特徴とする情報処理装置。
A main area in which a current basic program is stored and held; a common area in which an update program indicating a procedure for updating the basic program is stored and held;
A storage unit having a spare area in which a basic program before update is stored and held; and a current basic program read from the main area copied to the spare area based on the update program stored in a common area of the storage means. Processing means for performing an update process of writing a new basic program into the main area after the update.
【請求項2】 前記基本プログラムは、ハードウェアに
依存する制御プログラム群であるBIOSであることを
特徴とする請求項1に記載の情報処理装置。
2. The information processing apparatus according to claim 1, wherein the basic program is a BIOS that is a control program group depending on hardware.
【請求項3】 所定の伝送チャンネルを介して供給され
る情報を受信する受信手段をさらに備え、 前記受信手段は、前記伝送チャンネルから、前記情報と
して、新たな基本プログラムを受信し、 前記処理手段は、前記記憶手段の共通領域に格納された
更新プログラムに基づいて、前記記憶手段の主領域から
読み出した現行の基本プログラムを前記記憶手段の予備
領域に複写した後に、前記受信手段によって受信された
新たな基本プログラムを前記記憶手段の主領域へ書き込
んで更新処理を行うことを特徴とする請求項1に記載の
情報処理装置。
3. A receiving unit for receiving information supplied via a predetermined transmission channel, wherein the receiving unit receives a new basic program as the information from the transmission channel, and Is based on the update program stored in the common area of the storage means, and is copied by the receiving means after copying the current basic program read from the main area of the storage means to the spare area of the storage means. 2. The information processing apparatus according to claim 1, wherein an update process is performed by writing a new basic program into a main area of the storage unit.
【請求項4】 前記受信手段は、前記伝送チャンネルか
ら、ビデオオンデマンドサービスに関する情報を受信す
ることを特徴とする請求項3に記載の情報処理装置。
4. The information processing apparatus according to claim 3, wherein the receiving unit receives information on a video-on-demand service from the transmission channel.
【請求項5】 前記記憶手段は、電気的に消去可能で、
かつ書き換え可能な半導体記憶素子であるEEPROM
で構成されていることを特徴とする請求項1に記載の情
報処理装置。
5. The storage means is electrically erasable,
EEPROM which is a rewritable semiconductor memory element
The information processing apparatus according to claim 1, wherein the information processing apparatus is configured by:
【請求項6】 前記記憶手段の主領域および予備領域
は、別個のバンクとして、同一論理アドレス空間に割り
当てられ、バンク切換によって一方のバンクが択一的に
選択されてアドレスされることを特徴とする請求項5に
記載の情報処理装置。
6. The main area and the spare area of the storage means are allocated to the same logical address space as separate banks, and one of the banks is selected and addressed by bank switching. The information processing apparatus according to claim 5, wherein:
【請求項7】 記憶部の共通領域に記憶保持された更新
プログラムに基づいて、前記記憶部の主領域に記憶保持
された現行の基本プログラムを、新たな基本プログラム
に更新するプログラム更新方法であって、 前記主領域から読み出した現行の基本プログラムを前記
記憶部の予備領域へ複写するステップと、 前記更新プログラムに基づいて、新たな基本プログラム
を前記主領域に書き込む更新処理を行うステップとを備
えることを特徴とするプログラム更新方法。
7. A program updating method for updating a current basic program stored in a main area of a storage unit to a new basic program based on an update program stored in a common area of a storage unit. Copying the current basic program read from the main area to the spare area of the storage unit; and performing an update process of writing a new basic program to the main area based on the update program. A method for updating a program, characterized in that:
【請求項8】 記憶部の共通領域に記憶保持された更新
プログラムに基づいて、前記記憶部の主領域に記憶保持
された現行の基本プログラムを、新たな基本プログラム
に更新するプログラム更新方法であって、 前記主領域から読み出した現行の基本プログラムを一時
記憶領域へ退避するステップと、 前記一時記憶領域に退避した現行の基本プログラムを、
前記記憶部の予備領域へ書き込むステップと、 前記一時記憶領域に退避した現行の基本プログラムと、
前記記憶部の予備領域に書き込んだ現行の基本プログラ
ムとを照合するステップと、 外部から供給された新たな基本プログラムを前記一時記
憶領域に書き込んだ後、この新たな基本プログラムを前
記記憶部の主領域へ書き込むステップと、 前記一時記憶領域に書き込んだ新たな基本プログラム
と、前記記憶部の主領域に書き込んだ新たな基本プログ
ラムとを照合するステップとを備えることを特徴とする
プログラム更新方法。
8. A program updating method for updating a current basic program stored in a main area of the storage unit to a new basic program based on an update program stored in a common area of the storage unit. Saving the current basic program read from the main area to a temporary storage area; and saving the current basic program saved to the temporary storage area to a temporary storage area.
Writing to a spare area of the storage unit; a current basic program saved to the temporary storage area;
Collating the current basic program written in the spare area of the storage unit; and writing a new externally supplied basic program to the temporary storage area, and then storing the new basic program in the main storage unit. A program updating method comprising: writing to an area; and collating the new basic program written to the temporary storage area with the new basic program written to the main area of the storage unit.
【請求項9】 所定の伝送チャンネルを介して情報を提
供する情報提供手段と、 記憶部の共通領域に格納された更新プログラムに基づい
て、前記記憶部の主領域から読み出した現行の基本プロ
グラムを前記記憶部の予備領域に複写した後に、前記伝
送チャンネルを介して供給された新たな基本プログラム
を前記記憶部の主領域へ書き込んで更新処理を行う情報
処理手段とを備えることを特徴とする情報処理システ
ム。
9. An information providing means for providing information via a predetermined transmission channel, and a current basic program read from a main area of the storage unit based on an update program stored in a common area of the storage unit. And information processing means for performing an update process by writing a new basic program supplied via the transmission channel to a main area of the storage unit after copying to a spare area of the storage unit. Processing system.
JP09587997A 1996-04-24 1997-04-14 Information processing apparatus, program update method, and information processing system Expired - Lifetime JP3904099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09587997A JP3904099B2 (en) 1996-04-24 1997-04-14 Information processing apparatus, program update method, and information processing system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10220496 1996-04-24
JP8-102204 1996-04-24
JP09587997A JP3904099B2 (en) 1996-04-24 1997-04-14 Information processing apparatus, program update method, and information processing system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006244096A Division JP2007042120A (en) 1996-04-24 2006-09-08 Information processing unit, method for updating program and information processing system

Publications (2)

Publication Number Publication Date
JPH1083309A true JPH1083309A (en) 1998-03-31
JP3904099B2 JP3904099B2 (en) 2007-04-11

Family

ID=26437038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09587997A Expired - Lifetime JP3904099B2 (en) 1996-04-24 1997-04-14 Information processing apparatus, program update method, and information processing system

Country Status (1)

Country Link
JP (1) JP3904099B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175919B1 (en) * 1997-05-02 2001-01-16 Samsung Electronics Co., Ltd. Method and apparatus for upgrading BIOS using a serial communication
US6732267B1 (en) 2000-09-11 2004-05-04 Dell Products L.P. System and method for performing remote BIOS updates
JP2006053848A (en) * 2004-08-16 2006-02-23 Nec Infrontia Corp Information processor and program updating method
US7007140B2 (en) 2001-03-16 2006-02-28 Tokyo Electron Device Limited Storage device, storage device controlling method, and program
JP2007058505A (en) * 2005-08-24 2007-03-08 Nec Access Technica Ltd Information processing device and starting method of the same
JP2007516535A (en) * 2003-12-23 2007-06-21 インテル・コーポレーション Method and apparatus for remote correction of system configuration
JP2008092588A (en) * 2003-06-04 2008-04-17 Matsushita Electric Ind Co Ltd Program replacement method and program replacement apparatus
JP2008117386A (en) * 2003-06-04 2008-05-22 Matsushita Electric Ind Co Ltd Program replacing method and apparatus
KR100990247B1 (en) * 2003-06-04 2010-10-26 파나소닉 주식회사 Method for replacing a program
JP2011150383A (en) * 2010-01-19 2011-08-04 Hitachi Medical Corp Firmware writing method
JP2011204267A (en) * 2011-06-10 2011-10-13 Fujitsu Ltd Method of synchronizing basic input/output program between data processing devices, and computer program
JP2011204266A (en) * 2011-06-10 2011-10-13 Fujitsu Ltd Method of managing redundancy of basic input/output program, and data processing device
JP4933268B2 (en) * 2003-12-31 2012-05-16 サンディスク コーポレイション Flash memory system startup behavior
US9235426B2 (en) 2010-03-17 2016-01-12 Fujitsu Limited Multicore processor system, computer product, and notification method for updating operating system

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175919B1 (en) * 1997-05-02 2001-01-16 Samsung Electronics Co., Ltd. Method and apparatus for upgrading BIOS using a serial communication
US6732267B1 (en) 2000-09-11 2004-05-04 Dell Products L.P. System and method for performing remote BIOS updates
US7007140B2 (en) 2001-03-16 2006-02-28 Tokyo Electron Device Limited Storage device, storage device controlling method, and program
US8104068B2 (en) 2003-06-04 2012-01-24 Panasonic Corporation Program replacing method
US8850511B2 (en) 2003-06-04 2014-09-30 Panasonic Corporation Program replacing method
US8458762B2 (en) 2003-06-04 2013-06-04 Panasonic Corporation Program replacing method
JP2008092588A (en) * 2003-06-04 2008-04-17 Matsushita Electric Ind Co Ltd Program replacement method and program replacement apparatus
JP2008117386A (en) * 2003-06-04 2008-05-22 Matsushita Electric Ind Co Ltd Program replacing method and apparatus
JP4554659B2 (en) * 2003-06-04 2010-09-29 パナソニック株式会社 Program replacement method and program replacement device
KR100990247B1 (en) * 2003-06-04 2010-10-26 파나소닉 주식회사 Method for replacing a program
US8453195B2 (en) 2003-06-04 2013-05-28 Panasonic Corporation Program replacing method
JP4728307B2 (en) * 2003-06-04 2011-07-20 パナソニック株式会社 Program replacement method and program replacement device
JP2007516535A (en) * 2003-12-23 2007-06-21 インテル・コーポレーション Method and apparatus for remote correction of system configuration
JP4688821B2 (en) * 2003-12-23 2011-05-25 インテル・コーポレーション Method and apparatus for remote correction of system configuration
JP4933268B2 (en) * 2003-12-31 2012-05-16 サンディスク コーポレイション Flash memory system startup behavior
JP2006053848A (en) * 2004-08-16 2006-02-23 Nec Infrontia Corp Information processor and program updating method
JP2007058505A (en) * 2005-08-24 2007-03-08 Nec Access Technica Ltd Information processing device and starting method of the same
JP2011150383A (en) * 2010-01-19 2011-08-04 Hitachi Medical Corp Firmware writing method
US9235426B2 (en) 2010-03-17 2016-01-12 Fujitsu Limited Multicore processor system, computer product, and notification method for updating operating system
JP2011204267A (en) * 2011-06-10 2011-10-13 Fujitsu Ltd Method of synchronizing basic input/output program between data processing devices, and computer program
JP2011204266A (en) * 2011-06-10 2011-10-13 Fujitsu Ltd Method of managing redundancy of basic input/output program, and data processing device

Also Published As

Publication number Publication date
JP3904099B2 (en) 2007-04-11

Similar Documents

Publication Publication Date Title
EP0803812B1 (en) Method and apparatus for updating a program
JP3904099B2 (en) Information processing apparatus, program update method, and information processing system
US7814352B2 (en) Selective connection of a memory to either a gateway card or information processor based on the power mode
US5701492A (en) Fail-safe flashing of EPROM
US7150013B2 (en) Apparatus and method for upgrading program
EP1300763A2 (en) Terminal device capable of remote download, download method of loader program in terminal device, and storage medium storing loading program
RU2182375C2 (en) Computer memory structure
CN101520734A (en) Method for upgrading data in flash memory, network TV and interactive set-top box thereof
US20090222810A1 (en) Preventing Overwrite Of Nonessential Code During Essential Code Update
JPH10171664A (en) Software updating method and video receiver
JPH10198571A (en) Method for grading up software with remote operation on network
US6954815B2 (en) Microcomputer with universal serial bus interface circuit and method of controlling the same
KR20010076555A (en) Device and method for program upgrade of receiver
JP2007042120A (en) Information processing unit, method for updating program and information processing system
US20020092018A1 (en) Reusing the same hardware platform by loading different application software from a memory stick
US20040042041A1 (en) Image forming device
JP2002312186A (en) Information processing apparatus, firmware therefor, and method for rewriting the same firmware
JP2000137604A (en) System for succeeding data
US20050050252A1 (en) Information processing apparatus
JP2005050097A (en) Information processor, information processing method, program, and storage medium
KR100246748B1 (en) Device and method for identification number registration and modification of vod system
KR100640436B1 (en) An indoor receiver having a dual flash memory and an operating system update method
JP4988982B2 (en) Microcomputer control method
JP2000056980A (en) Program remote correcting method, program remote correcting device and terminal equipment fitted to the same
CN103535043A (en) Method for presenting custom content in set top box, and set top box

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term