JPH1075217A - Current input type receiver - Google Patents

Current input type receiver

Info

Publication number
JPH1075217A
JPH1075217A JP8248992A JP24899296A JPH1075217A JP H1075217 A JPH1075217 A JP H1075217A JP 8248992 A JP8248992 A JP 8248992A JP 24899296 A JP24899296 A JP 24899296A JP H1075217 A JPH1075217 A JP H1075217A
Authority
JP
Japan
Prior art keywords
current
voltage
circuit
signal source
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8248992A
Other languages
Japanese (ja)
Inventor
Hiroshi Ogasawara
弘詩 小笠原
Yoichi Hirose
洋一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP8248992A priority Critical patent/JPH1075217A/en
Publication of JPH1075217A publication Critical patent/JPH1075217A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a receiver having wide versatility to various communication formats in a current input type receiver which is used for an optical communication system, based on infrared rays, for example. SOLUTION: A current/voltage coverting circuit 3 is connected through a capacitor C1 for coupling capacitances to a signal source circuit 2 comprising a photodiode 21 and a bias resistor 23 for forming a current signal source. A limiter amplifier 4 provided with a two-stage differential amplifier is connected to the output stage of the current/voltage converting circuit 3, further, a comparator 5 is connected to its output stage, and the block from the photodiode 21 to the input terminal of the comparator 5 is made into primary high-pass filter. Since there is capacitive coupling on the input side of the current/voltage converting circuit 3, the resistor 33 of the current/voltage converting circuit 3 contains no DC component so that conversion efficiency can be improved. Therefore, since the gain of the amplifier on the following stage can be reduced, an offset voltage can be removed by trimming and since it is not necessary to provide capacitve coupling as a result, the place to set a time constant is only one.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば光通信シス
テムにおいてフォトダイオ−ドを電流信号源として構成
される電流入力形受信機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current input type receiver in which, for example, a photodiode is used as a current signal source in an optical communication system.

【0002】[0002]

【従来の技術】光通信の方式の一つとして、送信側のフ
ォトダイオードから赤外光によるパルス信号を送信し、
受信側でこの赤外光を受信して電流信号に変換するもの
がある。図17はこの種の光通信に用いられる従来の受
信機の一例を示し、この受信機は、電流信号源であるフ
ォトダイオード10及びバイアス電源11を含む信号源
回路1と、エミッタ側にフォトダイオード10が接続さ
れると共にコレクタ側に抵抗12aが接続されたトラン
ジスタ12b及び定電流源12cを含む電流−電圧変換
回路12と、2段のアンプ13a、13bを含むリミッ
タアンプ13と、コンパレータ14とを備えている。1
5、16、17はコンデンサ、18は参照電源である。
2. Description of the Related Art As one of optical communication systems, a pulse signal based on infrared light is transmitted from a photodiode on a transmitting side.
Some receivers receive this infrared light and convert it into a current signal. FIG. 17 shows an example of a conventional receiver used for this type of optical communication. This receiver includes a signal source circuit 1 including a photodiode 10 as a current signal source and a bias power supply 11, and a photodiode on the emitter side. 10 is connected, a current-voltage conversion circuit 12 including a transistor 12b and a constant current source 12c having a resistor 12a connected to the collector side, a limiter amplifier 13 including two-stage amplifiers 13a and 13b, and a comparator 14. Have. 1
Reference numerals 5, 16, and 17 denote capacitors, and reference numeral 18 denotes a reference power supply.

【0003】この受信機では、送信機100から赤外光
により送られたパルス信号をフォトダイオード10が受
光し、受光信号に応じてフォトダイオード10に電流が
流れる。この電流は電流−電圧変換回路12にて電圧に
変換され、その電圧パルスはリミッタアンプ13を通し
てコンパレータ14に入り、矩形パルスとして取り出さ
れる。
In this receiver, the photodiode 10 receives a pulse signal transmitted from the transmitter 100 by infrared light, and a current flows through the photodiode 10 according to the received light signal. This current is converted into a voltage by the current-voltage conversion circuit 12, and the voltage pulse enters the comparator 14 through the limiter amplifier 13 and is extracted as a rectangular pulse.

【0004】ところで電流−電圧変換回路12とリミッ
タアンプ13の前段のアンプ13aとの間、リミッタア
ンプ13の前段のアンプ13aと後段のアンプ13bと
の間、及び後段のアンプ13bとコンパレータ14との
間には、コンデンサ15、16、17が夫々介装されて
いて、各部が容量結合されている。この理由について以
下に述べる。先ず太陽光や室内燈などの周囲の光の影響
により電流−電圧変換回路12の出力に直流成分が乗っ
てしまうことがあり、これが電流−電圧変換回路12の
オフセット電圧となってしまうのでこのオフセット電圧
を除去するために電流−電圧変換回路12の出力側にコ
ンデンサ15を設けている。
By the way, between the current-voltage conversion circuit 12 and the amplifier 13a at the preceding stage of the limiter amplifier 13, between the amplifier 13a at the preceding stage of the limiter amplifier 13 and the amplifier 13b at the subsequent stage, and between the amplifier 13b at the latter stage and the comparator 14 Capacitors 15, 16, and 17 are interposed therebetween, and the respective components are capacitively coupled. The reason will be described below. First, a DC component may be superimposed on the output of the current-voltage conversion circuit 12 due to the influence of ambient light such as sunlight or a room light, and this becomes an offset voltage of the current-voltage conversion circuit 12. A capacitor 15 is provided on the output side of the current-voltage conversion circuit 12 to remove the voltage.

【0005】また発光ダイオード等の光源のばらつきに
よって受光強度が異なるためフォトダイオード10から
取り出される電流の大きさは例えば100nA〜16m
Aとかなり幅がある。一方発光側の発光ダイオード及び
受光側のフォトダイオードの動作が遅いので、信号の周
波数が高いと、電気信号のパルスが消失してもフォトダ
イオードには発光に基づく電流が残ってしまう。このた
め受光強度が強い場合(強入力時の場合)受光側のフォ
トダイオード10の電流はゼロレベルに戻らずに残留電
流が存在してしまうことがある。
Since the light receiving intensity varies depending on the variation of the light source such as the light emitting diode, the magnitude of the current taken out from the photodiode 10 is, for example, 100 nA to 16 m.
There is considerable width with A. On the other hand, since the light emitting diode on the light emitting side and the photodiode on the light receiving side are slow in operation, if the frequency of the signal is high, a current based on light emission remains in the photodiode even if the pulse of the electric signal disappears. For this reason, when the light receiving intensity is strong (at the time of strong input), the current of the photodiode 10 on the light receiving side may not return to the zero level, and a residual current may be present.

【0006】図18はこの様子を示す図であり、フォト
ダイオード10に流れる電流がゼロレベルに戻る前に次
の光パルスを受けて立上がってしまい、残留電流が存在
する。このためコンデンサ15を設けないと、強入力時
に電流−電圧変換回路12から出力される電圧パルスが
繋がってしまう場合がある。
FIG. 18 is a view showing this situation. Before the current flowing through the photodiode 10 returns to zero level, the photodiode 10 rises by receiving the next light pulse, and there is a residual current. Therefore, if the capacitor 15 is not provided, a voltage pulse output from the current-voltage conversion circuit 12 at the time of strong input may be connected.

【0007】更にコンデンサ16、17を設けているの
は、電流−電圧変換回路12の電流−電圧変換効率を高
くできないのでアンプ13a、13bの利得を大きくせ
ざるを得ず、このためアンプ13a、13bにおいて大
きなオフセット電圧が発生し、このオフセット電圧を除
去しなければならないからである。即ち電流−電圧変換
回路12においては、フォトダイオード10に流れる電
流の値にかなり大きな幅があるため、大きな電流におい
ても小さな電流においても電圧パルスとして拾うために
は、図示では省略してあるが、リミッタ機能を持たせな
ければならない。
The provision of the capacitors 16 and 17 further increases the gain of the amplifiers 13a and 13b because the current-voltage conversion efficiency of the current-voltage conversion circuit 12 cannot be increased. This is because a large offset voltage is generated at 13b, and this offset voltage must be removed. That is, in the current-voltage conversion circuit 12, since the value of the current flowing through the photodiode 10 has a considerably large width, in order to pick up a large current or a small current as a voltage pulse, it is omitted in the drawing. It must have a limiter function.

【0008】一方電流−電圧変換回路12の抵抗12a
には上述のように直流成分が流れるので、抵抗12aの
抵抗値をあまり大きくできない。仮に抵抗値を大きくす
ると、直流成分だけで大きな電圧例えば1V程度の電圧
が発生し、出力電圧が振り切れてしまう。従って抵抗1
2aの抵抗値には制限があり、電流−電圧変換効率を大
きくできない。
On the other hand, the resistor 12a of the current-voltage conversion circuit 12
Since the DC component flows as described above, the resistance value of the resistor 12a cannot be increased so much. If the resistance value is increased, a large voltage, for example, a voltage of about 1 V, is generated only by the DC component, and the output voltage swings off. Therefore, resistance 1
The resistance value of 2a is limited, and the current-voltage conversion efficiency cannot be increased.

【0009】なおオフセット電圧を除去する手法として
は、容量結合の代りに帰還をかけるようにしてもよい
が、いずれにしても電流信号源からコンパレータまでを
二次以上のハイパスフィルタにせざるを得ない。
As a method of removing the offset voltage, feedback may be applied instead of capacitive coupling, but in any case, a high-pass filter of the second or higher order must be used from the current signal source to the comparator. .

【0010】[0010]

【発明が解決しようとしている課題】ところで最近にお
いて高速モードの通信フォーマットが用いられるように
なり初段の容量結合部分(コンデンサ15)の時定数を
短くする必要がある。また図19(A)に示すように受
信信号が消失したときに、コンデンサ16の前段のノー
ドAにおける電圧はゼロレベルに戻ろうとする。このた
め図19(B)に示すようにノードBにおける電圧が上
昇していまい、図示の電圧VK以外にコンパレータ18
の参照電圧V18を設定すると、図19(C)に示すよ
うに不必要なパルスが発生し、エラーになるおそれがあ
る。このため前記参照電圧V18の設定領域が狭いとい
う問題がある。しかも参照電圧V18を高くすると受光
強度の弱い入力に対してパルスを出力できなくなってし
まうので、弱入力特性の確保も考慮すると、V18の設
定領域がかなり狭くなる。
By the way, recently, a high-speed mode communication format has been used, and it is necessary to shorten the time constant of the first stage capacitive coupling portion (capacitor 15). When the received signal disappears as shown in FIG. 19A, the voltage at the node A preceding the capacitor 16 tries to return to the zero level. For this reason, the voltage at the node B rises as shown in FIG.
When the reference voltage V18 is set, unnecessary pulses are generated as shown in FIG. 19C, which may cause an error. Therefore, there is a problem that the setting region of the reference voltage V18 is narrow. In addition, if the reference voltage V18 is increased, it becomes impossible to output a pulse with respect to an input having a weak received light intensity. Therefore, when securing a weak input characteristic, the setting region of the V18 is considerably narrowed.

【0011】こうした問題を対拠するためには、後段に
いく程容量結合部分の時定数を短くして、信号消失時に
おけるノードBの電圧の上昇を抑えることが必要にな
る。しかしながら通信フォーマットの中には、パルス幅
が変化するもの例えばあるパルス幅tのパルスとその2
倍のパルス幅2tのパルスとの両方を検出しなければな
らないものがあるが、この場合には後段の容量結合部分
の時定数が短くなり過ぎると、パルス幅が変化してしま
うのでパルス幅2tのパルスがパルス幅1tのパルスと
区別できなくなってしまう。
In order to address such a problem, it is necessary to shorten the time constant of the capacitive coupling part as it goes to the subsequent stage to suppress the rise in the voltage of the node B when the signal is lost. However, some communication formats have a variable pulse width, for example, a pulse having a certain pulse width t and its two.
In some cases, both the pulse having the double pulse width 2t must be detected. In this case, if the time constant of the subsequent capacitive coupling portion becomes too short, the pulse width changes, so that the pulse width 2t is changed. Becomes indistinguishable from a pulse having a pulse width of 1t.

【0012】このようなことから電流−電圧変換回路1
2、リミッタアンプ13及びコンパレータ14までの回
路を複数用意し、各回路を通信フォーマットに応じて切
り替えるという手法をとっており、このため部品点数が
多くまたモード切り替えの手間を必要とした。
[0012] Because of this, the current-voltage conversion circuit 1
2. A method of preparing a plurality of circuits up to the limiter amplifier 13 and the comparator 14 and switching each circuit in accordance with the communication format has been adopted. Therefore, the number of components is large, and labor for mode switching is required.

【0013】本発明は、このような事情の下になされた
ものであり、その目的は、部品点数が少なく汎用性の大
きい電流入力形受信機を提供することを目的とする。
The present invention has been made under such circumstances, and an object of the present invention is to provide a current input type receiver having a small number of parts and a high versatility.

【0014】[0014]

【課題を解決するための手段】本発明の電流入力形受信
機は、パルス信号を受信して受信信号に応じた電流を出
力する電流信号源を備えた信号源回路と、この信号源回
路に容量結合され、前記信号源回路の出力電流の交流成
分を電圧に変換する電流−電圧変換回路と、この電流−
電圧変換回路の出力側に接続された電圧増幅部と、この
電圧増幅部の出力側に接続され、送信信号に対応したパ
ルス信号を取り出すコンパレ−タと、を備え、前記電流
−電圧変換回路の入力インピ−ダンスは、前記信号源回
路のインピ−ダンスに比べて十分に小さく設定されてい
ることを特徴とする。
SUMMARY OF THE INVENTION A current input type receiver according to the present invention comprises a signal source circuit having a current signal source for receiving a pulse signal and outputting a current corresponding to the received signal; A current-voltage conversion circuit that is capacitively coupled and converts an AC component of the output current of the signal source circuit into a voltage;
A voltage amplifier connected to the output side of the voltage conversion circuit; and a comparator connected to the output side of the voltage amplifier and extracting a pulse signal corresponding to the transmission signal. The input impedance is set to be sufficiently smaller than the impedance of the signal source circuit.

【0015】このようにインピ−ダンスを設定するの
は、電流信号源からの電流のほとんどが電流−電圧変換
回路に流れ込むようにするためである。電流信号源とし
ては、例えばフォトダイオ−ドが用いられる。
The reason for setting the impedance in this way is to make most of the current from the current signal source flow into the current-voltage conversion circuit. As the current signal source, for example, a photodiode is used.

【0016】本発明では、前段に容量結合が存在するの
で、後で詳述するが、容量結合の数を少なくすること、
例えば電流−電圧変換回路の後段には容量結合を存在さ
せない構成とすることができる。また信号源回路は、受
信信号が消失したときに容量結合部分の信号源回路側の
電位の低下を抑制するためのクランプ回路を備えている
ことが好ましい。
In the present invention, since the capacitive coupling exists at the preceding stage, the details will be described later.
For example, a configuration in which no capacitive coupling is provided at a stage subsequent to the current-voltage conversion circuit can be employed. Further, it is preferable that the signal source circuit includes a clamp circuit for suppressing a decrease in potential of the capacitive coupling portion on the signal source circuit side when the received signal disappears.

【0017】[0017]

【発明の実施の形態】図1は、本発明の電流入力形受信
機の実施の形態において、基本的な回路部分を示す回路
図である。図1中21は電流信号源である光電変換素子
例えばフォトダイオードであり、このフォトダイオード
21のアノード側はバイアス電源22に接続されると共
に、カソード側はバイアス抵抗23を介してバイアス電
源24に接続さている。即ちフォトダイオード21は逆
バイアスがかかっており、受光によりカソードからアノ
ードに電流が流れるようになっている。フォトダイオー
ド21、バイアス電源22、24及びバイアス抵抗23
は、信号源回路2に相当するものである。
FIG. 1 is a circuit diagram showing a basic circuit portion in a current input type receiver according to an embodiment of the present invention. In FIG. 1, reference numeral 21 denotes a photoelectric conversion element, for example, a photodiode serving as a current signal source. The anode side of the photodiode 21 is connected to a bias power supply 22 and the cathode side is connected to a bias power supply 24 via a bias resistor 23. I am. That is, the photodiode 21 is reverse-biased, and a current flows from the cathode to the anode by receiving light. Photodiode 21, bias power supplies 22, 24 and bias resistor 23
Corresponds to the signal source circuit 2.

【0018】前記フォトダイオード21及びバイアス抵
抗23の接続点は、容量成分であるコンデンサC1を介
してNPNトランジスタ31のベースに接続されてい
る。このトランジスタ31のコレクタは定電流源32に
接続されると共に、エミッタは接地されている。トラン
ジスタ31のコレクタ、ベース間には抵抗33が接続さ
れている。定電流源32は電源電圧が+VCCである電
源に接続されている。トランジスタ31、定電流源32
及び抵抗33は、電流−電圧変換回路3を構成してい
る。即ちこの電流−電圧変換回路3は、前記信号源回路
2にコンデンサC1をにより容量結合されている。
The connection point between the photodiode 21 and the bias resistor 23 is connected to the base of an NPN transistor 31 via a capacitor C1, which is a capacitance component. The collector of the transistor 31 is connected to the constant current source 32, and the emitter is grounded. A resistor 33 is connected between the collector and the base of the transistor 31. The constant current source 32 is connected to a power supply whose power supply voltage is + VCC. Transistor 31, constant current source 32
The resistor 33 forms the current-voltage conversion circuit 3. That is, the current-voltage conversion circuit 3 is capacitively coupled to the signal source circuit 2 by the capacitor C1.

【0019】ところで信号源回路2と電流−電圧変換回
路3とを容量結合しているため、信号源回路のインピー
ダンス(コンデンサC1から信号源回路2側に見たイン
ピーダンス)に比べて、電流−電圧変換回路3の入力イ
ンピーダンスを十分低くしなければならない。電流−電
圧変換回路3の入力インピーダンスが大きいと、フォト
ダイオード21からの電流がバイアス抵抗23側に流
れ、電流−電圧変換回路3に流れなくなってしまうから
である。上述の回路はこの条件を満たしている。また前
記電流−電圧変換回路3の変換効率は抵抗33の抵抗値
のみにより決定される。
By the way, since the signal source circuit 2 and the current-to-voltage conversion circuit 3 are capacitively coupled, the current-voltage is lower than the impedance of the signal source circuit (impedance seen from the capacitor C1 toward the signal source circuit 2). The input impedance of the conversion circuit 3 must be sufficiently low. If the input impedance of the current-voltage conversion circuit 3 is large, the current from the photodiode 21 flows to the bias resistor 23 side and does not flow to the current-voltage conversion circuit 3. The above circuit satisfies this condition. The conversion efficiency of the current-voltage conversion circuit 3 is determined only by the resistance value of the resistor 33.

【0020】この理由について述べると、図1における
信号源回路2及び電流−電圧変換回路3は、小信号領域
にて図2に示す等価回路として表わすことができる。図
2中iはフォトダイオード21を流れる電流、Viはコ
ンデンサC1の信号源回路2側の電圧、C1はコンデン
サC1の容量(符号と同じである)、R1は抵抗33の
抵抗値、R2はバイアス抵抗23の抵抗値、reはトラ
ンジスタ31のベース、エミッタ間の抵抗、V0は電流
−電圧変換回路3の出力電圧である。Sをjωとする
と、i及びV0は夫々次の(数1)、(数2)で表わさ
れる。
The reason is as follows. The signal source circuit 2 and the current-voltage conversion circuit 3 in FIG. 1 can be represented as an equivalent circuit shown in FIG. 2 in a small signal region. In FIG. 2, i is the current flowing through the photodiode 21, Vi is the voltage of the capacitor C1 on the signal source circuit 2 side, C1 is the capacitance of the capacitor C1 (having the same sign), R1 is the resistance value of the resistor 33, and R2 is the bias. The resistance value of the resistor 23, re is the resistance between the base and the emitter of the transistor 31, and V0 is the output voltage of the current-voltage conversion circuit 3. Assuming that S is jω, i and V0 are expressed by the following (Equation 1) and (Equation 2), respectively.

【0021】[0021]

【数1】 (Equation 1)

【0022】[0022]

【数2】 これら(数1)、(数2)より、Vi、V0は夫々(数
3)、(数4)で表わされ、reがR2に比べて十分に
小さいものとすると、電流−電圧変換回路3の入力イン
ピーダンスZi及び変換インピーダンスZtは夫々(数
5)、(数6)で表わされる。
(Equation 2) From these (Equation 1) and (Equation 2), Vi and V0 are expressed by (Equation 3) and (Equation 4), respectively. If re is sufficiently smaller than R2, the current-voltage conversion circuit 3 Are represented by (Equation 5) and (Equation 6), respectively.

【0023】[0023]

【数3】 (Equation 3)

【0024】[0024]

【数4】 (Equation 4)

【0025】[0025]

【数5】 (Equation 5)

【0026】[0026]

【数6】 従ってZiはreとなるので、信号源回路2のインピー
ダンスよりも十分小さい。また変換インピーダンスZt
はR1のみに依存するので、電流−電圧変換効率は、抵
抗33の抵抗値R1により決定されることになる。
(Equation 6) Therefore, since Zi becomes re, it is sufficiently smaller than the impedance of the signal source circuit 2. Also, the conversion impedance Zt
Depends only on R1, the current-voltage conversion efficiency is determined by the resistance value R1 of the resistor 33.

【0027】ここで電流−電圧変換回路3は信号源回路
2に対して容量結合されているので、抵抗33には直流
成分が流れない。従って従来のように電流−電圧変換抵
抗に直流成分が流れるために当該抵抗を大きくすると電
流−電圧変換回路3の出力が振り切れるといったことを
考慮しなくてよいので、抵抗33の抵抗値を大きくして
高い変換効率を得るようにすることができる。
Since the current-voltage conversion circuit 3 is capacitively coupled to the signal source circuit 2, no DC component flows through the resistor 33. Therefore, it is not necessary to consider that if the DC-current component flows through the current-voltage conversion resistor as in the related art, and if the resistance is increased, the output of the current-voltage conversion circuit 3 may be cut off, so that the resistance value of the resistor 33 is increased. Thus, high conversion efficiency can be obtained.

【0028】前記信号源回路2及び電流−電圧変換回路
3について図1では基本的な回路構成を示してあるが、
実際には例えば図3に示すような回路構成を基に設計さ
れる。信号源2では、フォトダイオード21のアノード
側が交流接地されると共に、ダイオードを直列に接続し
たクランプ回路25がバイアス抵抗23に並列に接続さ
れている。このクランプ回路25はノードCの電位が下
がったときにノードCをチャージするための回路であ
る。
FIG. 1 shows a basic circuit configuration of the signal source circuit 2 and the current-voltage conversion circuit 3,
Actually, for example, it is designed based on a circuit configuration as shown in FIG. In the signal source 2, the anode side of the photodiode 21 is AC grounded, and a clamp circuit 25 in which diodes are connected in series is connected in parallel to a bias resistor 23. The clamp circuit 25 is a circuit for charging the node C when the potential of the node C decreases.

【0029】これによりノードCの電圧すなわちフォト
ダイオード21の逆バイアスが高く保たれるため、フォ
トダイオード21の容量成分の増加を抑え、高周波特性
の維持が可能となる。図4にはフォトダイオードの並列
等価容量と逆バイアス電圧との関係を示す。
As a result, the voltage of the node C, that is, the reverse bias of the photodiode 21 is kept high, so that an increase in the capacitance component of the photodiode 21 can be suppressed, and high-frequency characteristics can be maintained. FIG. 4 shows the relationship between the parallel equivalent capacitance of the photodiode and the reverse bias voltage.

【0030】弱入力のときには+VCCからバイアス抵
抗23を通して流れる電流が微小であるためフォトダイ
オード21はVCCに近い電位でバイアスされるが、強
入力のときには電流−電圧変換回路3の入力インピーダ
ンスと信号源回路2のインピーダンスで分流された電流
が流れるためノードCの電圧も下がってしまう。このた
めフォトダイオード21のバイアスが低くなり、最悪の
場合には飽和するため信号が通らなくなる。
At a weak input, the current flowing from + VCC through the bias resistor 23 is very small, so that the photodiode 21 is biased at a potential close to VCC, but at a strong input, the input impedance of the current-voltage conversion circuit 3 and the signal source Since the current shunted by the impedance of the circuit 2 flows, the voltage of the node C also decreases. For this reason, the bias of the photodiode 21 is reduced, and in the worst case, the signal is not transmitted since the photodiode 21 is saturated.

【0031】ここで図5(A)は、クランプ回路25を
設けない場合のノードCの電位と電流−電圧変換回路3
の出力電圧とを示したシミュレーション結果であり、ノ
ードCの電位が下がり続けることが分かる。シミュレー
ションでは電流−電圧変換回路3の出力波形が出ている
が、実際にはフォトダイオード21の特性が悪化するた
め、波形が繋がったり、パルス幅が広がったりする。
FIG. 5A shows the potential of the node C and the current-voltage conversion circuit 3 when the clamp circuit 25 is not provided.
Is a simulation result showing that the potential of the node C continues to decrease. In the simulation, the output waveform of the current-voltage conversion circuit 3 is output. However, since the characteristics of the photodiode 21 are actually deteriorated, the waveforms are connected or the pulse width is widened.

【0032】これに対して図5(B)はクランプ回路2
5を設けた場合のノードCの電位と電流−電圧変換回路
3の出力電圧とを示したシミュレーション結果であり、
フォトダイオードのバイアスは、VCC−VF(ダイオ
ード電圧)以上に保たれる。
On the other hand, FIG. 5B shows the clamp circuit 2
5 is a simulation result showing the potential of the node C and the output voltage of the current-voltage conversion circuit 3 when 5 is provided,
The bias of the photodiode is kept at VCC-VF (diode voltage) or higher.

【0033】また前記信号源回路2としては、例えば図
6に示すようにフォトダイオード21を高電位側、バイ
アス抵抗23を低電位側に接続し、フォトダイオード2
1及びバイアス抵抗23の接続点にコンデンサC1の一
端側を接続すると共に、バイアス抵抗23に並列にクラ
ンプ回路25を接続するようにしてもよい。
As the signal source circuit 2, for example, as shown in FIG. 6, a photodiode 21 is connected to a high potential side, and a bias resistor 23 is connected to a low potential side.
One end of the capacitor C1 may be connected to the connection point of the first resistor 1 and the bias resistor 23, and the clamp circuit 25 may be connected in parallel with the bias resistor 23.

【0034】更に電流−電圧変換回路3では、抵抗33
及び定電流源34に対して並列にトランジスタ35より
なるクランプ回路が接続されている。即ちこのトランジ
スタ35のベース及びエミッタは、前記トランジスタ3
1のコレクタ、ベースに夫々接続されており、トランジ
スタ35のコレクタは、+VCCに接続されている。受
光強度の大きい信号が入力されている間は、電流−電圧
変換回路35から信号源2に向かって例えば16mAも
の電流が流れるので、このときこの大きな電流が定電流
源34から抵抗33を通って流れるとすると定電流源3
4が飽和し、電流−電圧変換回路3が正常に動作しなく
なる。そこでクランプ回路(トランジスタ35)を経由
して電流を流すようにしている。
Further, in the current-voltage conversion circuit 3, the resistance 33
A clamp circuit including a transistor 35 is connected in parallel to the constant current source 34. That is, the base and the emitter of the transistor 35 are connected to the transistor 3
1 is connected to the collector and the base, respectively, and the collector of the transistor 35 is connected to + VCC. While a signal having a large light receiving intensity is being input, a current of, for example, 16 mA flows from the current-voltage conversion circuit 35 toward the signal source 2. At this time, the large current flows from the constant current source 34 through the resistor 33. If it flows, constant current source 3
4 is saturated, and the current-voltage conversion circuit 3 does not operate normally. Therefore, current is made to flow through the clamp circuit (transistor 35).

【0035】この場合定電流源34に流れる電流はかな
り小さくなるが、しかしまだトランジスタ31のベース
電流が大きいので、このままではリミッタアンプ4の参
照電源とのマッチングが悪くなる。即ち後述のようにリ
ミッタアンプ4の参照電源を電流−電圧変換回路3と同
一の回路構成としてオフセット電圧をできるだけ抑えよ
うとしているため、トランジスタ31のベース電流が大
きいと両者のマッチングが悪くなる。
In this case, the current flowing through the constant current source 34 is considerably small, but since the base current of the transistor 31 is still large, the matching with the reference power supply of the limiter amplifier 4 is deteriorated as it is. That is, as will be described later, the reference power supply of the limiter amplifier 4 has the same circuit configuration as the current-voltage conversion circuit 3 so as to minimize the offset voltage. Therefore, if the base current of the transistor 31 is large, the matching between the two becomes poor.

【0036】そこでトランジスタ31に対してトランジ
スタ36をダーリントン接続して、トランジスタ31の
ベース電流を小さくし、抵抗33の電圧降下を抑えてい
る。37はバイアス抵抗、38はトランジスタ31のベ
ース、コレクタ間をクランプしてトランジスタ31の飽
和を防ぐショットキーダイオードである。
Therefore, the transistor 36 is connected to the transistor 31 in Darlington connection, so that the base current of the transistor 31 is reduced and the voltage drop of the resistor 33 is suppressed. Reference numeral 37 denotes a bias resistor, and reference numeral 38 denotes a Schottky diode that clamps between the base and the collector of the transistor 31 to prevent saturation of the transistor 31.

【0037】前記電流−電圧変換回路3の出力端(トラ
ンジスタ31のコレクタと定電流源34との接続点)に
は電圧増幅部をなすリミッタアンプ4が接続され、この
リミッタアンプ4の出力端にはコンパレータ5が接続さ
れている。前記リミッタアンプ4は例えば図7に示すよ
うに構成される。41は差動アンプであり、電流−電圧
変換回路3の出力値とリミッタ値を決める参照電源の電
位との差分を増幅して、互に逆極性である出力ライン4
2、43に出力する。この出力ライン41、42は差動
アンプ44に入力され、この差動アンプ44の出力信号
がリミッタアンプ4の出力信号としてコンパレータ5に
入力されることになる。
The output terminal of the current-voltage conversion circuit 3 (the connection point between the collector of the transistor 31 and the constant current source 34) is connected to a limiter amplifier 4 serving as a voltage amplifier. Is connected to the comparator 5. The limiter amplifier 4 is configured, for example, as shown in FIG. Reference numeral 41 denotes a differential amplifier, which amplifies the difference between the output value of the current-voltage conversion circuit 3 and the potential of the reference power supply that determines the limiter value, and outputs the output lines 4 having opposite polarities.
2 and 43. The output lines 41 and 42 are input to the differential amplifier 44, and the output signal of the differential amplifier 44 is input to the comparator 5 as the output signal of the limiter amplifier 4.

【0038】ここで電流−電圧変換回路3を受信機に組
み込むときの実際の回路を図6に示す。図3に示す電流
−電圧変換回路3を用いた相当部分については同一符号
で示してある。トランジスタ61、62、63は、定電
流源32であるトランジスタに電流を供給するために設
けられている。また図8中40で示す部分はリミッタア
ンプ4の前記アンプ41の参照電源40をなすものであ
り、この参照電源40はアンプ41のオフセット電圧を
できる限り小さくするために電流−電圧変換回路3と同
一構成となっている。なお参照電源40は電流−電圧変
換回路3と同一構成にすることに限定されるものではな
い。
FIG. 6 shows an actual circuit when the current-voltage conversion circuit 3 is incorporated in a receiver. Corresponding parts using the current-voltage conversion circuit 3 shown in FIG. 3 are denoted by the same reference numerals. The transistors 61, 62, and 63 are provided to supply current to the transistor that is the constant current source 32. The portion indicated by reference numeral 40 in FIG. 8 constitutes a reference power supply 40 for the amplifier 41 of the limiter amplifier 4. The reference power supply 40 is connected to the current-voltage conversion circuit 3 in order to minimize the offset voltage of the amplifier 41. It has the same configuration. The reference power supply 40 is not limited to the same configuration as the current-voltage conversion circuit 3.

【0039】図7に示す前記リミッタアンプ4において
は、前段の差動アンプ41のオフセット電圧、つまり電
流−電圧変換回路3の入力側をオープンにしたときにリ
ミッタアンプ4の出力電圧とコンパレータ5の参照電源
50の電圧との間の電圧をある一定の値になるようにト
リミング回路7によりオフセット電圧が調整される。Z
1、Z2は夫々出力インピーダンスであり、トリミング
回路7の定電流源71、72により夫々出力ライン4
2、43に流れる電流を引き込み、一方の定電流源71
により出力インピーダンスZ1による電圧降下をコント
ロールして、電流−電圧変換回路3と参照電圧40のオ
フセット及びアンプ41、44のオフセット及び出力イ
ンピーダンスZ1、Z2の差に起因するオフセット電圧
を除去している。
In the limiter amplifier 4 shown in FIG. 7, the offset voltage of the preceding differential amplifier 41, that is, the output voltage of the limiter amplifier 4 and the output voltage of the comparator 5 when the input side of the current-voltage conversion circuit 3 is opened. The trimming circuit 7 adjusts the offset voltage so that the voltage between the reference power supply 50 and the reference power supply 50 becomes a certain value. Z
Reference numerals 1 and Z2 denote output impedances, respectively, which are output by the constant current sources 71 and 72 of the trimming circuit 7, respectively.
2 and 43 are drawn, and one of the constant current sources 71
By controlling the voltage drop due to the output impedance Z1, the offset voltage caused by the offset between the current-voltage conversion circuit 3 and the reference voltage 40, the offset between the amplifiers 41 and 44, and the difference between the output impedances Z1 and Z2 is removed.

【0040】図9はトリミング回路7を具体的に設計し
た回路の一例を示し、B1に流れる電流は、トランジス
タ71〜74を流れる電流の総和になる。トランジスタ
72、73、74は、夫々トランジスタ75、76、7
7がオンになればオンになるが、トランジスタ75、7
6、77のコレクタ側にメタルヒューズM1、M2、M
3が設けられており、これらメタルヒューズM1、M
2、M3を切ることにより、夫々トランジスタ75、7
6、77が有効になる。メタルヒューズM1、M2、M
3は、T1、T2、T3の各端子から所定の電流を供給
することにより切断される。従ってリミッタアンプ4の
出力電圧とコンパレータ5の参照電源50の電圧との間
の電圧がある一定の値(通常は無信号時においてノイズ
等の影響でコンパレータ出力が変化するのを防ぐため一
定のコンパレータ入力でのオフセット電圧を設ける)に
なるように、切断すべきメタルヒューズM1、M2、M
3の組み合わせを決定することでコンパレータ入力にお
けるオフセット電圧を一定にできる。この作業は、例え
ばICを製造する時に行われるプローズテストの段階で
実施される。
FIG. 9 shows an example of a circuit in which the trimming circuit 7 is specifically designed. The current flowing through B1 is the sum of the currents flowing through the transistors 71 to 74. Transistors 72, 73, and 74 are transistors 75, 76, and 7, respectively.
When the transistor 7 is turned on, the transistor is turned on.
Metal fuses M1, M2, M on collector side of 6, 77
3 are provided, and these metal fuses M1, M
2. By turning off M3, transistors 75, 7
6, 77 become effective. Metal fuse M1, M2, M
3 is cut by supplying a predetermined current from each terminal of T1, T2, and T3. Therefore, the voltage between the output voltage of the limiter amplifier 4 and the voltage of the reference power supply 50 of the comparator 5 is a certain value (usually, a constant comparator is used to prevent the comparator output from changing due to noise or the like when there is no signal. Metal fuses M1, M2, M to be cut so that the offset voltage at the input is provided).
By determining the combination of the three, the offset voltage at the comparator input can be made constant. This operation is performed, for example, at the stage of a blow test performed when manufacturing an IC.

【0041】オフセット電圧のトリミングは図9のよう
なデジタル的なトリミング(この例では3bit)の他
に抵抗を直接レーザートリミングする方法及び、参照電
源40に可変抵抗を組み込んで、その抵抗値を調整する
ようにしてもよい。
The offset voltage is trimmed by digital laser trimming (3 bits in this example) as shown in FIG. 9 or by direct laser trimming of the resistor, or by adjusting a resistance value by incorporating a variable resistor in the reference power supply 40. You may make it.

【0042】次に上述の実施の形態の作用、効果につい
て述べる。送信機100から通信ケーブルを介して受信
機に光信号が送信されると、フォトダイオード21を流
れる電流は受信信号(光信号)の光強度に応じて変化
し、送信機100で生成されたパルス信号に応じた電流
パルス信号が信号源回路2から電流−電圧変換回路3に
送られる。電流−電圧変換回路3の入力インピーダンス
は信号源回路2のインピーダンスよりも十分に低いた
め、フォトダイオード21を流れる電流のほとんどは電
流−電圧変換回路3に流れ込む。
Next, the operation and effect of the above embodiment will be described. When an optical signal is transmitted from the transmitter 100 to the receiver via the communication cable, the current flowing through the photodiode 21 changes according to the light intensity of the received signal (optical signal), and the pulse generated by the transmitter 100 A current pulse signal corresponding to the signal is sent from the signal source circuit 2 to the current-voltage conversion circuit 3. Since the input impedance of the current-voltage conversion circuit 3 is sufficiently lower than the impedance of the signal source circuit 2, most of the current flowing through the photodiode 21 flows into the current-voltage conversion circuit 3.

【0043】そして信号源回路2と電流−電圧変換回路
3とは容量結合されているため、信号源回路2で出力さ
れた電流信号のうち交流成分のみが電流−電圧変換回路
3に入力される。電流−電圧変換回路3に入力された電
流は抵抗33によって電圧に変換され、この出力電圧は
リミッタアンプ4を介して増幅され、更にコンパレ−タ
5に入力される。コンパレ−タ5では入力電圧と参照電
圧を比較し、出力側から送信機100で生成したパルス
信号に相当するパルス信号が出力され、このパルス信号
は図示しないデータ処理回路に入力される。
Since the signal source circuit 2 and the current-voltage conversion circuit 3 are capacitively coupled, only the AC component of the current signal output from the signal source circuit 2 is input to the current-voltage conversion circuit 3. . The current input to the current-voltage conversion circuit 3 is converted into a voltage by a resistor 33, and the output voltage is amplified via a limiter amplifier 4 and further input to a comparator 5. The comparator 5 compares the input voltage with the reference voltage, and outputs a pulse signal corresponding to the pulse signal generated by the transmitter 100 from the output side. This pulse signal is input to a data processing circuit (not shown).

【0044】この実施の形態では、電流−電圧変換回路
3の入力インピーダンスは信号源回路2のインピーダン
スより十分低いため、フォトダイオード21からの高周
波数の電流はコンデンサC1を通って電流−電圧変換回
路3に流れる。従って送信機100側のフォトダイオー
ドの消光が遅れて残留光が存在していることに基づき強
入力時にフォトダイオード21から流れる残留電流が増
加しても、電流−電圧変換回路3では電流パルスは分離
されるので強入力特性が優れている。
In this embodiment, since the input impedance of the current-voltage conversion circuit 3 is sufficiently lower than the impedance of the signal source circuit 2, the high-frequency current from the photodiode 21 passes through the capacitor C1 and flows through the current-voltage conversion circuit. Flow to 3. Therefore, even when the residual light that flows from the photodiode 21 at the time of strong input increases due to the presence of the residual light due to the delay of the extinction of the photodiode on the transmitter 100 side, the current-voltage conversion circuit 3 separates the current pulse. The strong input characteristics are excellent.

【0045】そして電流−電圧変換回路3に直流成分が
流れないので、従来例のように直流成分による電圧発生
が起こらないため、電流−電圧交換抵抗33の抵抗値R
1を大きくできる。即ち電流−電圧変換効率が信号源2
の最大入力直流電流の影響を受けないため、前記抵抗値
R1を大きくしても高い変換効率が得られる。この結果
後段のリミッタアンプ4の差動アンプ41及び差動アン
プ44の利得を小さくできるのでリミッタアンプ4にお
けるオフセット電圧の発生を抑えることができ、トリミ
ングによって対拠することができる。
Since the DC component does not flow through the current-voltage conversion circuit 3, no voltage is generated due to the DC component unlike the conventional example, so that the resistance value R of the current-voltage exchange resistor 33 is reduced.
1 can be increased. That is, the current-voltage conversion efficiency is the signal source 2
Is not affected by the maximum input DC current, a high conversion efficiency can be obtained even if the resistance value R1 is increased. As a result, the gains of the differential amplifier 41 and the differential amplifier 44 of the limiter amplifier 4 at the subsequent stage can be reduced, so that the generation of the offset voltage in the limiter amplifier 4 can be suppressed, and it is possible to cope by trimming.

【0046】従来の回路では既述のようにリミッタアン
プ4の利得を大きくせざるを得ないので前記アンプ4
1、44で発生するオフセット電圧は、トリミングでは
対応できない程大きく、このためアンプ41、44の夫
々の出力段に容量結合が必要であった。これに対して本
発明の実施の形態ではオフセット電圧をトリミングによ
って低減することができるから、電流−電圧変換回路3
の後段側に容量結合が不要となり、フォトダイオード2
1からコンパレータ5の入力端までが一次のハイパスフ
ィルタとなる(容量結合が1個所のみとなる)。従って
図19(B)にて示したような受光信号消失時の電圧の
上昇といった問題がないので、コンパレータの参照電源
50の電圧の設定範囲が広くなり、特に弱入力特性が良
くなる。
In the conventional circuit, as described above, the gain of the limiter amplifier 4 must be increased.
The offset voltages generated at 1 and 44 are so large that they cannot be handled by trimming, and therefore, the output stages of the amplifiers 41 and 44 need to be capacitively coupled. On the other hand, in the embodiment of the present invention, the offset voltage can be reduced by trimming.
No capacitive coupling is required on the subsequent stage, and the photodiode 2
From 1 to the input end of the comparator 5 is a primary high-pass filter (capacitive coupling is only one place). Therefore, since there is no problem such as a voltage increase when the light receiving signal is lost as shown in FIG. 19B, the setting range of the voltage of the reference power supply 50 of the comparator is widened, and the weak input characteristics are particularly improved.

【0047】従来では容量結合が複数例えば3個存在
し、各容量結合部分の時定数をある通信フォーマットに
応じて調整しようとすると他の通信フォーマットに適合
しないなど、時定数の調整が困難であり、結果としてモ
ード切換えが必要になっていたが、本発明の実施の形態
によれば時定数の設定は1個所でよいので、後述の実験
結果から分かるように、モード切換えを行わなくとも広
い汎用性が得られる。
Conventionally, there are a plurality of capacitive couplings, for example, three. If it is attempted to adjust the time constant of each capacitive coupling part according to a certain communication format, it is difficult to adjust the time constant, for example, it is incompatible with other communication formats. As a result, mode switching was required. However, according to the embodiment of the present invention, only one time constant needs to be set. Property is obtained.

【0048】また電流−電圧変換回路3にて抵抗33の
抵抗値を大きくできるため、回路内部のノイズを低減す
ることができる。即ち利得を上げればノイズもそれに追
従して大きくなるが、抵抗値を2倍にするとノイズは2
1/2 倍で済むため、結果としてノイズが減ることにな
る。更に容量結合は外付け部品で行うため、外付け部品
点数が削減できるという利点もある。
Since the resistance value of the resistor 33 can be increased in the current-voltage conversion circuit 3, noise inside the circuit can be reduced. That is, when the gain is increased, the noise increases accordingly, but when the resistance value is doubled, the noise becomes 2
Because it requires 1/2, so that the result noise is reduced as. Furthermore, since capacitive coupling is performed by external components, there is an advantage that the number of external components can be reduced.

【0049】本発明の実施の形態の受信機の主要な回路
定数の一例について記載しておくと、+VCCが+5.
0V、フォトダイオード21を流れる電流の範囲が10
0nA〜16mA、コンデンサC1の容量が2200p
F、抵抗33の抵抗値R1が20kΩ、リミッタアンプ
4の差動アンプ41の利得が46dB、差動アンプの利
得が20dBとして構成できる。
An example of the main circuit constants of the receiver according to the embodiment of the present invention will be described below.
0 V, the range of the current flowing through the photodiode 21 is 10
0nA to 16mA, the capacity of the capacitor C1 is 2200p
F, the resistance value R1 of the resistor 33 is 20 kΩ, the gain of the differential amplifier 41 of the limiter amplifier 4 is 46 dB, and the gain of the differential amplifier is 20 dB.

【0050】次に本発明の実施の形態に係る受信機を用
いて種々の通信フォーマットにより動作試験を行い、電
流−電圧変換回路3の出力を計測したところ、図10〜
図16に示す結果が得られた。図中上側の信号は送信機
側の電圧パルス(送信パルス)であり、立ち下がってい
るときに発光する。下側の信号は受信機の電流−電圧変
換回路3の出力パルス(受信パルス)である。送信パル
スにおける縦軸の1目盛りは5V、受信パルスにおける
縦軸の1目盛りは500mVである。各グラフの右上
に、適用した通信フォーマットを示す。SIRはSer
ial InfraRedの略であり、FIRはFir
st InfraRedの略であり、ASKはAmpl
itude Shift Keyingの略である。図
10〜図16に示す波形図から分かるように、いずれの
通信フォーマットにおいても安定したパルスを得ること
ができ、本発明の実施の形態の受信機がこれら通信フォ
ーマットに適用できることが確認できた。
Next, an operation test was performed in various communication formats using the receiver according to the embodiment of the present invention, and the output of the current-voltage conversion circuit 3 was measured.
The result shown in FIG. 16 was obtained. The signal on the upper side in the figure is a voltage pulse (transmission pulse) on the transmitter side, and emits light when falling. The lower signal is an output pulse (received pulse) of the current-voltage conversion circuit 3 of the receiver. One scale on the vertical axis in the transmission pulse is 5 V, and one scale on the vertical axis in the reception pulse is 500 mV. The upper right of each graph shows the applied communication format. SIR is Ser
ial InfraRed is an abbreviation for FIR.
st InfraRed, ASK is Ampl
It is an abbreviation of itude Shift Keying. As can be seen from the waveform diagrams shown in FIGS. 10 to 16, stable pulses can be obtained in any communication format, and it has been confirmed that the receiver of the embodiment of the present invention can be applied to these communication formats.

【0051】以上において本発明における信号源は、信
号を受信して電流信号として出力するものであればフォ
トダイオードに限定されるものではない。
In the above, the signal source in the present invention is not limited to a photodiode as long as it receives a signal and outputs it as a current signal.

【0052】[0052]

【発明の効果】本発明によれば電流−電圧変換回路を信
号源回路に容量結合しているため、電流−電圧変換回路
の変換効率を高くすることができ、その分後段の増幅部
の利得を下げることができるのでオフセット電圧を抑え
ることができる。この結果信号源からコンパレータまで
を例えば一次のハイパスフィルタとして構成できるの
で、通信フォーマットに対する汎用性が広くなる。
According to the present invention, since the current-to-voltage conversion circuit is capacitively coupled to the signal source circuit, the conversion efficiency of the current-to-voltage conversion circuit can be increased, and the gain of the amplifying section at the subsequent stage can be increased accordingly. , The offset voltage can be suppressed. As a result, since everything from the signal source to the comparator can be configured as, for example, a primary high-pass filter, the versatility for the communication format is widened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る受信機の基本構成を
示す回路図である。
FIG. 1 is a circuit diagram showing a basic configuration of a receiver according to an embodiment of the present invention.

【図2】上記実施の形態における電流−電圧変換回路を
等価的に示す等価回路図である。
FIG. 2 is an equivalent circuit diagram equivalently showing the current-voltage conversion circuit in the embodiment.

【図3】上記実施の形態における信号源回路及び電流−
電圧変換回路を図1よりも具体化して示す回路図であ
る。
FIG. 3 shows a signal source circuit and a current in the above embodiment.
FIG. 2 is a circuit diagram showing a voltage conversion circuit more specifically than FIG. 1.

【図4】フォトダイオードの逆バイアスと並列等価容量
との関係を示す特性図である。
FIG. 4 is a characteristic diagram showing a relationship between a reverse bias of a photodiode and a parallel equivalent capacitance.

【図5】ノードBと電流−電圧変換回路3の出力電圧と
の関係を示す図である。
FIG. 5 is a diagram illustrating a relationship between a node B and an output voltage of a current-voltage conversion circuit 3;

【図6】信号源回路図の他の例を示す回路図である。FIG. 6 is a circuit diagram showing another example of a signal source circuit diagram.

【図7】リミッタアンプ4の一例を示す回路図である。FIG. 7 is a circuit diagram showing an example of a limiter amplifier 4.

【図8】電流−電圧変換回路及びリミッタアンプの参照
電源の具体的回路例を示す回路図である。
FIG. 8 is a circuit diagram showing a specific circuit example of a current-voltage conversion circuit and a reference power supply of a limiter amplifier.

【図9】リミッタアンプのオフセット電圧をトリミング
するためのトリミング回路を示す回路図である。
FIG. 9 is a circuit diagram showing a trimming circuit for trimming an offset voltage of a limiter amplifier.

【図10】本発明の受信機を用いて電流−電圧変換回路
の出力波形を送信機側の電圧波形と共に示す波形図であ
る。
FIG. 10 is a waveform diagram showing an output waveform of a current-voltage conversion circuit together with a voltage waveform on the transmitter side using the receiver of the present invention.

【図11】本発明の受信機を用いて電流−電圧変換回路
の出力波形を送信機側の電圧波形と共に示す波形図であ
る。
FIG. 11 is a waveform diagram showing an output waveform of a current-voltage conversion circuit together with a voltage waveform on the transmitter side using the receiver of the present invention.

【図12】本発明の受信機を用いて電流−電圧変換回路
の出力波形を送信機側の電圧波形と共に示す波形図であ
る。
FIG. 12 is a waveform diagram showing an output waveform of a current-voltage conversion circuit together with a voltage waveform on the transmitter side using the receiver of the present invention.

【図13】本発明の受信機を用いて電流−電圧変換回路
の出力波形を送信機側の電圧波形と共に示す波形図であ
る。
FIG. 13 is a waveform diagram showing an output waveform of a current-voltage conversion circuit together with a voltage waveform on the transmitter side using the receiver of the present invention.

【図14】本発明の受信機を用いて電流−電圧変換回路
の出力波形を送信機側の電圧波形と共に示す波形図であ
る。
FIG. 14 is a waveform diagram showing an output waveform of a current-voltage conversion circuit together with a voltage waveform on the transmitter side using the receiver of the present invention.

【図15】本発明の受信機を用いて電流−電圧変換回路
の出力波形を送信機側の電圧波形と共に示す波形図であ
る。
FIG. 15 is a waveform diagram showing an output waveform of a current-voltage conversion circuit together with a voltage waveform on the transmitter side using the receiver of the present invention.

【図16】本発明の受信機を用いて電流−電圧変換回路
の出力波形を送信機側の電圧波形と共に示す波形図であ
る。
FIG. 16 is a waveform diagram showing an output waveform of a current-voltage conversion circuit together with a voltage waveform on the transmitter side using the receiver of the present invention.

【図17】従来の電流入力形受信機を示す回路図であ
る。
FIG. 17 is a circuit diagram showing a conventional current input type receiver.

【図18】送信機側のフォトダイオードの発光が戻らな
いために受信機側のフォトダイオードで残留電流が残っ
ている状態を示す電流波形図である。
FIG. 18 is a current waveform diagram showing a state where a residual current remains in the photodiode on the receiver side because light emission from the photodiode on the transmitter side does not return.

【図19】従来の受信機におけるノードA及びノードB
の電圧波形を示す波形図である。
FIG. 19 shows a node A and a node B in a conventional receiver.
FIG. 4 is a waveform chart showing a voltage waveform of FIG.

【符号の説明】[Explanation of symbols]

2 信号源回路 21 フォトダイオード 23 バイアス抵抗 C1 コンデンサ 3 電流−電圧変換回路 31 トランジスタ 32 定電流源 33 電流−電圧変換抵抗 4 リミッタアンプ 41 差動アンプ 44 差動アンプ 7 トリミング回路 2 Signal Source Circuit 21 Photodiode 23 Bias Resistance C1 Capacitor 3 Current-Voltage Conversion Circuit 31 Transistor 32 Constant Current Source 33 Current-Voltage Conversion Resistance 4 Limiter Amplifier 41 Differential Amplifier 44 Differential Amplifier 7 Trimming Circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04B 1/06 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication H04B 1/06

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 パルス信号を受信して受信信号に応じた
電流を出力する電流信号源を備えた信号源回路と、この
信号源回路に容量結合され、前記信号源回路の出力電流
の交流成分を電圧に変換する電流−電圧変換回路と、こ
の電流−電圧変換回路の出力側に接続された電圧増幅部
と、この電圧増幅部の出力側に接続され、送信信号に対
応したパルス信号を取り出すコンパレ−タと、を備え、 前記電流−電圧変換回路の入力インピ−ダンスは、前記
信号源回路のインピ−ダンスに比べて十分に小さく設定
されていることを特徴とする電流入力形受信機。
1. A signal source circuit having a current signal source for receiving a pulse signal and outputting a current corresponding to the received signal, and an AC component of an output current of the signal source circuit which is capacitively coupled to the signal source circuit. To a voltage, a voltage amplifier connected to the output of the current-voltage converter, and a pulse signal connected to the output of the voltage amplifier and corresponding to the transmission signal. And a comparator, wherein the input impedance of the current-voltage conversion circuit is set sufficiently smaller than the impedance of the signal source circuit.
【請求項2】 電流−電圧変換回路からコンパレ−タの
入力端までの間には容量結合が存在しないことを特徴と
する請求項1記載の電流入力形受信機。
2. The current input type receiver according to claim 1, wherein no capacitive coupling exists between the current / voltage conversion circuit and the input terminal of the comparator.
【請求項3】 電流信号源は、光パルス信号を受信して
受信信号に応じた電流を出力する光電変換素子であるこ
とを特徴とする請求項1または2記載の電流入力形受信
機。
3. The current input type receiver according to claim 1, wherein the current signal source is a photoelectric conversion element that receives an optical pulse signal and outputs a current corresponding to the received signal.
【請求項4】 信号源回路は、受信信号が消失したとき
に容量結合部分の信号源回路側の電位の低下を抑制する
ためのクランプ回路を備えていることを特徴とする請求
項1、2、または3記載の電流入力形受信機。
4. The signal source circuit according to claim 1, wherein the signal source circuit includes a clamp circuit for suppressing a decrease in the potential of the capacitive coupling portion on the signal source circuit side when the received signal is lost. Or the current input type receiver according to 3.
JP8248992A 1996-08-30 1996-08-30 Current input type receiver Pending JPH1075217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8248992A JPH1075217A (en) 1996-08-30 1996-08-30 Current input type receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8248992A JPH1075217A (en) 1996-08-30 1996-08-30 Current input type receiver

Publications (1)

Publication Number Publication Date
JPH1075217A true JPH1075217A (en) 1998-03-17

Family

ID=17186415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8248992A Pending JPH1075217A (en) 1996-08-30 1996-08-30 Current input type receiver

Country Status (1)

Country Link
JP (1) JPH1075217A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027554A (en) * 2009-07-24 2011-02-10 Toshiba Corp Infrared light receiving circuit and infrared light receiving device
CN113629997A (en) * 2021-08-13 2021-11-09 无锡市晶源微电子有限公司 Ambient light compensation circuit for infrared receiving device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027554A (en) * 2009-07-24 2011-02-10 Toshiba Corp Infrared light receiving circuit and infrared light receiving device
CN113629997A (en) * 2021-08-13 2021-11-09 无锡市晶源微电子有限公司 Ambient light compensation circuit for infrared receiving device

Similar Documents

Publication Publication Date Title
JP3039439B2 (en) Identification level control circuit
JP2656734B2 (en) Optical receiving circuit
US6885249B2 (en) Optical signal receiving circuit and optical signal receiving semiconductor device
JPS62145938A (en) Photodetector
EP0654896A1 (en) Transimpedance amplifier circuit with feedback and load resistor variable circuits
US20020089728A1 (en) High speed optical receiver implemented in one chip
US6876260B2 (en) Elevated front-end transimpedance amplifier
US5113336A (en) Temperature compensated level detector
US5295161A (en) Fiber optic amplifier with active elements feedback circuit
US4817208A (en) Fiber optic receiver
EP0981197A1 (en) Amplifying circuit and optical receiver comprising the same
JPH1075217A (en) Current input type receiver
US5254851A (en) Wide-dynamic range light receiver
JPH01286655A (en) Light receiving circuit
JP2000082806A (en) Array photodetector
US4795919A (en) Zero signal state detecting circuit
JP2003032050A (en) Preamplifier circuit
JP2001168374A (en) Photoelectric converting circuit
JPH0779122A (en) Amplifier circuit
JP3239563B2 (en) Light receiving circuit for AV optical space transmission
EP0711045A1 (en) Circuit to shunt excess photocurrent in optical receivers
JPH07135487A (en) Optical reception circuit
JP3470887B2 (en) Photoelectric conversion circuit
EP0767534A1 (en) Signal processing circuit and method
JP2000091855A (en) Receiving circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221