JPH1069222A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPH1069222A JPH1069222A JP8224971A JP22497196A JPH1069222A JP H1069222 A JPH1069222 A JP H1069222A JP 8224971 A JP8224971 A JP 8224971A JP 22497196 A JP22497196 A JP 22497196A JP H1069222 A JPH1069222 A JP H1069222A
- Authority
- JP
- Japan
- Prior art keywords
- card
- cpu
- processing
- encryption
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、外部からの命令に
従いデータを暗号化又は復号化するＩＣカードに関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC card for encrypting or decrypting data according to an external command.
【０００２】[0002]
【従来の技術】ＩＣカードは、磁気カードに代わる新し
い情報記憶媒体として、近年注目を集めている。特に、
ＣＰＵを内蔵したＩＣカードは、単なる情報記憶媒体と
しての機能だけでなく、情報処理機能をも有し、高度な
セキュリティを実現できることから、高度情報化社会の
種々の分野における利用が期待されている。一般にＩＣ
カードでは、ＥＥＰＲＯＭなどの不揮発性メモリが内蔵
されており、このＥＥＰＲＯＭ内にファイルとして情報
が記憶される。ＥＥＰＲＯＭへのアクセスは、ＩＣカー
ドに外部よりコマンドを与え、そのコマンドを内蔵のＣ
ＰＵが解釈・実行することにより行われる。各ファイル
には、予め所定のアクセス条件が設定されており、ＣＰ
Ｕは、コマンドの引数がアクセス条件を満足している場
合に限りファイルへアクセスする。これによりＩＣカー
ドは、正当な権限を有さない第三者が不正にＥＥＰＲＯ
Ｍのデータを改竄する又は盗むことを防止している。2. Description of the Related Art In recent years, an IC card has attracted attention as a new information storage medium replacing a magnetic card. Especially,
An IC card having a built-in CPU has not only a function as an information storage medium but also an information processing function and can realize a high level of security, and is therefore expected to be used in various fields of a highly information-oriented society. . Generally IC
The card has a built-in nonvolatile memory such as an EEPROM, and information is stored as a file in the EEPROM. To access the EEPROM, an external command is given to the IC card, and the command is stored in the built-in C card.
This is performed by the PU interpreting and executing. Each file has a predetermined access condition set in advance.
U accesses the file only when the command argument satisfies the access condition. As a result, the IC card can be illegally EEPRO
M data is prevented from being falsified or stolen.
【０００３】さらに、ＩＣカードシステムでは、ＩＣカ
ードとリーダ・ライタとの間でデータの送受信を行う場
合は、そのデータを暗号化する。これは、リーダ・ライ
タとＩＣカードとの間の通信信号を第三者が不正に取得
した場合においても、その内容が盗まれることを防止す
るためである。図８は、リーダ・ライタ等の外部機器か
らＩＣカードへの情報の伝達を示す図である。外部機器
は、平文Ａに所定の暗号化処理を加えて暗号文Ｘを取得
し、これをＩＣカードに送信する。ＩＣカードでは、外
部機器が用いた暗号化処理に対応する復号化処理を行う
ことにより暗号文Ｘを復号化する。復号化処理が終了す
ると、ＩＣカードは、処理が終了した旨のレスポンス情
報を編集し、これを外部機器に送信する。また、外部機
器は、レスポンス情報を受信して一連の処理を終了す
る。Further, in the IC card system, when data is transmitted and received between the IC card and the reader / writer, the data is encrypted. This is to prevent the contents of the communication signal between the reader / writer and the IC card from being stolen even if the information is illegally acquired by a third party. FIG. 8 is a diagram illustrating transmission of information from an external device such as a reader / writer to an IC card. The external device performs a predetermined encryption process on the plaintext A to obtain the ciphertext X, and transmits this to the IC card. The IC card decrypts the ciphertext X by performing a decryption process corresponding to the encryption process used by the external device. When the decryption processing is completed, the IC card edits the response information indicating that the processing has been completed, and transmits this to the external device. Further, the external device receives the response information and ends a series of processing.
【０００４】平文の暗号化は、通常、平文と所定の鍵情
報とを変数とする数式を計算することにより実行され
る。このような暗号化手法として、現在提案されている
代表的なものに、例えばＲ．Ｌ．Ｒｉｖｅｓｔ、Ａ．Ｓ
ｈａｍｉｒ、ａｎｄ Ｌ．Ｍ．Ａｄｌｅｍａｎ．”Ａ
ｍｅｔｈｏｄ ｆｏｒ ｏｂｔａｉｎｉｎｇ ｄｉｇｉ
ｔａｌ ｓｉｇｎａｔｕｒｅｓ ａｎｄ ｐｕｂｌｉｃ
−ｋｅｙ ｃｒｙｐｔｏｓｙｓｔｅｍｓ”（Ｃｏｍｍｕ
ｎｉｃａｔｉｏｎｓ ｏｆ ｔｈｅ ＡＣＭ、Ｖｏｌ．
２１、Ｎｏ．２：ｐｐ．１２０−１２６、Ｆｅｂ．、１
９７８）に論及されているＲＳＡ暗号がある。ＲＳＡ暗
号は、平文を暗号化する際に使用する鍵情報と、暗号文
を復号化する際に使用する鍵情報とが異なる、いわゆる
非対称鍵方式の暗号化方法である。非対称な２種類の鍵
情報のうち、一方はＩＣカードのＥＥＰＲＯＭ等に第三
者に対し秘密に格納される秘密鍵として、他方は第三者
に広く公表される公開鍵として利用される。[0004] Normally, plaintext encryption is performed by calculating a mathematical expression using plaintext and predetermined key information as variables. Typical examples of such encryption methods currently proposed include, for example, R.I. L. Rivest, A .; S
Hamir, and L.M. M. Adleman. "A
method for observing digit
tal signatures and public
-Key cryptosystems "(Commu
nations of the ACM, Vol.
21, no. 2: pp. 120-126, Feb. , 1
978). The RSA encryption is a so-called asymmetric key encryption method in which key information used when encrypting a plaintext is different from key information used when decrypting an encrypted text. Of the two types of asymmetric key information, one is used as a secret key secretly stored in a EEPROM or the like of an IC card for a third party, and the other is used as a public key widely disclosed to a third party.
【０００５】ＲＳＡ暗号の復号化処理は、式「Ａ＝ＸY
（ｍｏｄ Ｎ）」に従い実行される。ここでＡは平文、
Ｘは暗号文、Ｙは秘密鍵、Ｎは公開鍵である。上記式か
ら明らかなように、ＲＳＡ暗号では、べき乗剰余の計算
を行うことにより復号化処理が行われる。したがって、
その計算量は通常非常に大きい。このために、ＲＳＡ暗
号を実行する場合には、通常、べき乗剰余の計算を軽減
するための計算アルゴリズムが利用される。べき乗剰余
の計算量を軽減する計算アルゴリズムとしては、例えば
「べき乗の２進計算法」が知られている（Ｄ．Ｅ．Ｋｎ
ｕｔｈ．Ｔｈｅ Ａｒｔ ｏｆ Ｃｏｍｐｕｔｅｒ Ｐ
ｒｏｇａｒａｍｍｉｎｇ、ｖｏｌｕｍｅ ２、Ｓｅｍｉ
ｎｕｍｅｒｉｃａｌ Ａｌｇｏｒｉｔｈｍｓ．Ａｄｄｉ
ｓｏｎ−Ｗｅｓｌｅｙ、２ｎｄ ｅｄｉｔｉｏｎ、１９
８１、参照）。[0005] The decryption processing of the RSA encryption is performed by the equation "A = X Y
(Mod N) ". Where A is plaintext,
X is a ciphertext, Y is a secret key, and N is a public key. As is clear from the above equation, in the RSA encryption, the decryption process is performed by calculating the power remainder. Therefore,
The complexity is usually very large. For this reason, when executing the RSA encryption, a calculation algorithm for reducing the calculation of the modular exponentiation is usually used. As a calculation algorithm for reducing the calculation amount of the power-residue, for example, “binary power calculation method” is known (DEKn).
uth. The Art of Computer P
rogaraming, volume 2, Semi
numerical Algorithms. Addi
son-Wesley, 2nd edition, 19
81).
【０００６】ＲＳＡ暗号の計算には、この「べきの２進
計算法」を応用し、さらに剰余演算を少ない計算量で行
うことを可能としたＭｏｎｔｇｏｍｅｒｙ法といわれる
計算アルゴリズムが利用される（Ｐ．Ｌ．Ｍｏｎｔｇｏ
ｍｅｒｙ．”ＭｏｄｕｌａｒＭｕｌｔｉｐｌｉｃａｔｉ
ｏｎ ｗｉｔｈｏｕｔ Ｔｒｉａｌ Ｄｉｖｉｓｉｏ
ｎ”、Ｍａｔｈｅｍａｔｉｃｓ ｏｆ Ｃｏｍｐｕｔａ
ｔｉｏｎ、Ｖｏｌ．４４、Ｎｏ．１７０、ｐｐ．５１９
−５２１、Ａｐｒ．、１９８５、参照）。Ｍｏｎｔｇｏ
ｍｅｒｙ法では、図９に示すアルゴリズムにより、べき
乗剰余の計算「Ａ＝ＸY （ｍｏｄ Ｎ）」を実行する。For the calculation of the RSA encryption, a calculation algorithm called the Montgomery method, which makes it possible to perform the remainder operation with a small amount of calculation by applying the “power binary calculation method”, is used (P. L. Montgo
merge. "ModularMultiplicati
on with Trial Divisio
n ", Mathematicals of Computa
tion, Vol. 44, no. 170, pp. 519
-521, Apr. , 1985). Montgo
In the mery method, the calculation of the power remainder “A = X Y (mod N)” is executed by the algorithm shown in FIG.
【０００７】まずＮ、Ｘ、Ｙ及びＲの４つの値が入力さ
れる（Ｓ９０２）。ここでは、Ｘは、Ｎに対し０＜Ｘ＜
Ｎの関係を満たす。また、秘密鍵Ｙは、２進法表示によ
りＹ＝ｅj ｅj-1 ・・・ｅ2 ｅ1 と表現されるものとす
る。ただし、ｅi は第ｉビット目の数値を意味する。Ｒ
は、Ｙのビット数ｊを用いてＲ＝２j と定義される数値
である。次に、入力された数値よりＭｏｎｔｇｏｍｅｒ
ｙ剰余Ａ* 、Ｂ* が求められる（Ｓ９０４）。Ｍｏｎｔ
ｇｏｍｅｒｙ剰余とは、ｎを法とする剰余「ａ（ｍｏｄ
ｎ）」と一対一に対応するように「ａ* ＝ａｒ（ｍｏｄ
ｎ）」と定義される値である。ただし、ｎはｋ−ｂｉ
ｔｓの整数であり、２k-1 ≦ｎ＜２k 、ｒ＝２k 、ｇｃ
ｄ（ｒ、ｎ）＝１、である。First, four values of N, X, Y and R are inputted (S902). Here, X is 0 <X <for N.
The relationship of N is satisfied. Moreover, the private key Y is the binary representation shall be expressed as Y = e j e j-1 ··· e 2 e 1. However, e i denotes the value of the i-th bit. R
Is a numerical value defined as R = 2 j using the number of bits j of Y. Next, from the input numerical value, Montgomer
The y remainders A * and B * are obtained (S904). Mont
The remainder is a remainder “a (mod
n)) so that “a * = ar (mod
n) ". Where n is k-bi
ts is an integer, 2 k-1 ≤n <2 k , r = 2 k , gc
d (r, n) = 1.
【０００８】次に指数Ｙの各ビットについてＭｏｎｔｇ
ｏｍｅｒｙ積の計算が行われる（Ｓ９０６〜Ｓ９１
２）。つまり、指数Ｙがｊビットから構成されている場
合には、Ｓ９１０のＭｏｎｔｇｏｍｅｒｙ積の計算がｊ
回反復して実行される。なお、Ｍｏｎｔｇｏｍｅｒｙ積
とは、「ＭｏｎＰｒｏ（ａ* 、ｂ* ）＝ａ* ｂ* ｒ
-1（ｍｏｄ ｎ）」と定義される積である。図１０は、
Ｍｏｎｔｇｏｍｅｒｙ積の処理内容を示す流れ図であ
る。Ｍｏｎｔｇｏｍｅｒｙ積には、Ｓ１００２及びＳ１
００６の２つの演算処理が含まれてい。Ｓ１００２の演
算処理は、指数Ｙの各ビットについて、それが１である
か０であるかに関わらず必ず行われる。一方、Ｓ１００
６の演算処理は、指数Ｙを構成するビットのうち１であ
るものについてのみ実行される。図９におけるＭｏｎｔ
ｇｏｍｅｒｙ積の反復計算（Ｓ９０６〜Ｓ９１２）が指
数Ｙを構成する全てのビットについて終了すると、次に
Ａ* と１についてのＭｏｎｔｇｏｍｅｒｙ積が実行され
る（Ｓ９１４）。この結果、暗号文Ｘを復号化した平文
Ａが取得され、一連の復号化処理が終了する。Next, Montg for each bit of the exponent Y
The calculation of the primary product is performed (S906 to S91).
2). That is, when the exponent Y is composed of j bits, the calculation of the Montgomery product in S910 is j
It is executed repeatedly. The Montgomery product is defined as “MonPro (a * , b * ) = a * b * r
-1 (mod n) ". FIG.
9 is a flowchart showing processing contents of a Montgomery product. S1002 and S1 for the Montgomery product
006 are included. The calculation process in S1002 is always performed for each bit of the exponent Y, regardless of whether it is 1 or 0. On the other hand, S100
The arithmetic processing of No. 6 is executed only for one of the bits constituting the exponent Y. Mont in FIG.
When the iterative calculation of the goaly product (S906 to S912) is completed for all the bits constituting the exponent Y, the Montgomery product for A * and 1 is executed (S914). As a result, the plaintext A obtained by decrypting the ciphertext X is obtained, and a series of decryption processing ends.
【０００９】[0009]
【発明が解決しようとする課題】上記に説明したよう
に、従来のＩＣカードの復号化処理では、２進表示され
た指数Ｙの各ビット桁に対して、１が立っているもの
と、１が立っていないものとで処理の内容が異なってい
る。すなわち、図１０における処理において、該当ビッ
トが１ならばＳ１００２及びＳ１００６の２ステップ、
該当ビットが０ならばＳ１００２の１ステップのみの計
算が行われる。したがって、復号化処理に要する時間
は、べき乗の指数に占める１のビット数に依存し、１の
ビット数が多いほど長くなる。As described above, in the decoding processing of the conventional IC card, 1 is set for each bit digit of the exponent Y displayed in binary, The content of the processing is different from the one without. That is, in the processing in FIG. 10, if the corresponding bit is 1, two steps of S1002 and S1006,
If the corresponding bit is 0, calculation of only one step of S1002 is performed. Therefore, the time required for the decoding process depends on the number of 1 bits in the exponent of the exponent, and becomes longer as the number of 1 bits increases.
【００１０】このために、第三者は、ＩＣカードに暗号
文の復号化を命じるコマンドを送信してからレスポンス
が返信されるまでの時間より、ＩＣカードが復号化処理
に必要とした時間を求め、さらに求めた時間よりべき乗
剰余計算の指数（秘密鍵）Ｙにおける１のビットと０の
ビットの割合を推定することが可能性であった。つま
り、従来のＩＣカードでは、レスポンスの送信時から秘
密鍵Ｙの内容が解読され、ＩＣカードのセキュリティが
害される恐れがあるという問題があった。[0010] For this reason, the third party sets the time required by the IC card for the decryption processing to be shorter than the time from when the command for instructing the IC card to decrypt the ciphertext to when the response is returned. It was possible to estimate the ratio of 1 bit and 0 bit in the exponent (exponent key) Y of the modular exponentiation calculation from the obtained time and the obtained time. That is, the conventional IC card has a problem in that the content of the secret key Y is decrypted from the time of transmitting the response, and the security of the IC card may be harmed.
【００１１】そこで、本発明の課題は、外部からのコマ
ンドに対する応答情報の送信時より暗号化処理又は復号
化処理に用いた鍵情報の内容を推測されることのないＩ
Ｃカードを提供することである。[0011] Therefore, an object of the present invention is to prevent the contents of key information used for encryption processing or decryption processing from being inferred from transmission of response information to an external command.
To provide a C card.
【００１２】[0012]
【課題を解決するための手段】前記課題を解決するため
に、請求項１に係る発明は、ＣＰＵと、前記ＣＰＵがア
クセス可能なメモリとを備え、外部命令に従って前記メ
モリに保存されている鍵情報を用いてデータの暗号化処
理又は復号化処理を行い、その結果に関する応答情報を
外部へ送信するＩＣカードにおいて、前記応答情報の送
信時を遅延させる遅延手段を有し、前記暗号化処理又は
復号化処理の実行中又は実行の前後に前記遅延手段を実
行することにより、前記鍵情報の内容と、前記応答情報
の送信時との相関関係を喪失させることを特徴とする。According to a first aspect of the present invention, there is provided an information processing apparatus comprising a CPU, a memory accessible by the CPU, and a key stored in the memory in accordance with an external command. An IC card that performs data encryption or decryption processing using information and transmits response information relating to the result to the outside has delay means for delaying the transmission of the response information, By executing the delay unit during or before or after execution of the decryption processing, the correlation between the content of the key information and the time of transmitting the response information is lost.
【００１３】請求項２に係る発明は、請求項１に記載の
ＩＣカードにおいて、前記遅延手段は、前記ＣＰＵが無
作為な時間実行する、前記暗号化処理又は復号化処理と
実質的に無関係な演算処理であることを特徴とする。な
お、「実質的に無関係な処理」とは、その処理を行わな
くとも暗号化処理又は復号化処理を正常に実行すること
が可能な処理をいう。また、「無作為な時間実行する」
とは、一定の時間を要する処理を無作為の回数実行する
こと、又は実行のたびに実行時間が無作為に決定される
処理を１回又は２回以上実行すること等をいう。According to a second aspect of the present invention, in the IC card according to the first aspect, the delay means is executed by the CPU for a random time and is substantially unrelated to the encryption processing or the decryption processing. It is characterized by arithmetic processing. The “substantially irrelevant process” refers to a process that can normally execute an encryption process or a decryption process without performing the process. Also, "run at random time"
This means that a process that requires a certain time is executed randomly a number of times, or a process whose execution time is randomly determined once or twice or more is executed.
【００１４】請求項３に係る発明は、請求項１に記載の
ＩＣカードにおいて、所定時間の経過を通知する計時手
段を有し、前記遅延手段は、前記ＣＰＵが前記計時手段
から前記通知があるまで前記暗号化処理又は復号化処理
の開始又は続行を中断することであることを特徴とす
る。請求項４に係る発明は、請求項１から請求項３まで
のいずれか１項に記載のＩＣカードにおいて、前記遅延
手段は、前記鍵情報のビット構成によらず、前記暗号化
処理又は復号化処理に要する時間を一定とすることを特
徴とする。According to a third aspect of the present invention, in the IC card according to the first aspect of the present invention, the IC card has a timer for notifying the elapse of a predetermined time. Up to this point, the start or continuation of the encryption process or the decryption process is interrupted. According to a fourth aspect of the present invention, in the IC card according to any one of the first to third aspects, the delay unit performs the encryption or decryption regardless of the bit configuration of the key information. It is characterized in that the time required for processing is constant.
【００１５】[0015]
【発明の実施の形態】以下、図面等を参照して、本発明
に係る実施形態について、さらに詳しく説明する。 （第１実施形態）本発明に係る第１実施形態は、非対称
鍵方式の暗号化方法であるＲＳＡを利用して平文の暗号
化、又は暗号文の復号化を行うことが可能なＩＣカード
である。本実施形態において、ＲＳＡによる暗号化処理
又は復号化処理は、図９に示したＭｏｎｔｇｏｍｅｒｙ
法による計算アルゴリズムに従い行われる。図１は、本
実施形態に係るＩＣカードの構成を示す図である。図１
に示されるように、ＩＣカード１０は、読み出し専用メ
モリであるＲＯＭ１２、揮発性メモリであるＲＡＭ１
４、随時書換え可能な不揮発性メモリであるＥＥＰＲＯ
Ｍ１６、これらのメモリにアクセスするＣＰＵ１８、及
びタイマーモジュール２０を備えている。なお、タイマ
ーモジュールとは、ＣＰＵ１８の動作とは独立に動作
し、指示された時間が経過するとＣＰＵ１８に対して割
り込みをかけて通知する計時装置である。Embodiments of the present invention will be described below in more detail with reference to the drawings. (First Embodiment) A first embodiment according to the present invention relates to an IC card capable of encrypting plaintext or decrypting ciphertext using RSA, which is an asymmetric key encryption method. is there. In the present embodiment, the encryption process or the decryption process by the RSA is performed by the Montgomery shown in FIG.
It is performed according to the calculation algorithm by the method. FIG. 1 is a diagram showing a configuration of an IC card according to the present embodiment. FIG.
As shown in FIG. 1, an IC card 10 includes a ROM 12 that is a read-only memory and a RAM 1 that is a volatile memory.
4. EEPROM that can be rewritten at any time
M16, a CPU 18 for accessing these memories, and a timer module 20 are provided. The timer module is a timepiece that operates independently of the operation of the CPU 18 and notifies the CPU 18 of an interruption when a designated time has elapsed.
【００１６】また、ＩＣカード１０は、リーダ・ライタ
（不図示）と電気信号等の授受を行うためのＩ／Ｏライ
ンを備えている。ＩＣカードをリーダ・ライタに挿入す
ると、リーダ・ライタの接点がこのＩ／Ｏラインと接続
され、電気信号の授受が行われる。ＣＰＵ１８は、上記
Ｉ／Ｏラインを介してコマンドを付与される。コマンド
とは、リーダ／ライタからＩＣカードへ送られる情報で
あって、ＩＣカードに所定の動作させるためのものをい
う。ＣＰＵ１８は、コマンドを付与されると、ＲＯＭ１
２又はＥＥＰＲＯＭ１６に格納されているプログラムを
実行することによりそのコマンドを処理する。The IC card 10 has an I / O line for exchanging electric signals and the like with a reader / writer (not shown). When the IC card is inserted into the reader / writer, the contact of the reader / writer is connected to this I / O line, and transmission and reception of electric signals are performed. The command is given to the CPU 18 via the I / O line. The command is information sent from the reader / writer to the IC card and is used to cause the IC card to perform a predetermined operation. When the command is given, the CPU 18
2 or by executing a program stored in the EEPROM 16 to process the command.
【００１７】図２は、本実施形態で使用されるコマンド
の一つであるＲＳＡ＿ＣＡＬＣコマンドのフォーマット
を示す図である。ＲＳＡ＿ＣＡＬＣコマンドは、ＩＣカ
ード１０に暗号文を復号化させ、その結果取得された平
文をレスポンスとして返信させるコマンドである。ＲＳ
Ａ＿ＣＡＬＣコマンドの最初の５バイトは、それぞれコ
マンドのクラスを示すＣＬＡ、種別を示すＩＮＳ、コマ
ンドのパラメータＰ１、Ｐ２、及び後に続くＤＡＴＡの
長さ（バイト数）を示すＬＣである。第６バイト目以降
のＤＡＴＡは、復号化されるべき暗号文Ｘである。ま
た、ＤＡＴＡの後に続く１バイトのデータＬＥは、レス
ポンスの期待値である。本実施形態では、暗号化又は復
号化されたデータを最大２５６長バイトを限度として全
てレスポンスとして返信するよう、ＬＥの値を設定して
いる。FIG. 2 is a diagram showing a format of an RSA_CALC command which is one of the commands used in the present embodiment. The RSA_CALC command is a command that causes the IC card 10 to decrypt the ciphertext and return the resulting plaintext as a response. RS
The first 5 bytes of the A_CALC command are CLA indicating the class of the command, INS indicating the type, parameters P1 and P2 of the command, and LC indicating the length (number of bytes) of the following DATA. DATA after the sixth byte is ciphertext X to be decrypted. The one-byte data LE following the DATA is the expected value of the response. In this embodiment, the value of LE is set so that all of the encrypted or decrypted data is returned as a response with a maximum of 256 bytes.
【００１８】図３は、ＲＳＡ＿ＣＡＬＣコマンドを実行
するときのＩＣカード１０の動作を示す流れ図である。
ＲＳＡ＿ＣＡＬＣコマンドが受信されると、まず、ＲＳ
Ａ＿ＣＡＬＣのＤＡＴＡより暗号文Ｘが取得され、ま
た、ＥＥＰＲＯＭの所定アドレスに保存されている公開
鍵Ｎ、秘密鍵Ｙ、及び定数Ｒが読み出される（Ｓ３０
２）。次に、取得された上記数値よりＭｏｎｔｇｏｍｅ
ｒｙ剰余Ａ* 及びＢ* が算出される（Ｓ３０４）。さら
に、カウンターｉが２進表示された秘密鍵Ｙの桁数（ビ
ット数）ｊにセットされる（Ｓ３０６）。次に、カウン
ターｉが０より大であるかが判断される（Ｓ３０８）。FIG. 3 is a flowchart showing the operation of the IC card 10 when executing the RSA_CALC command.
When the RSA_CALC command is received, first, RS
The ciphertext X is obtained from the data of A_CALC, and the public key N, the secret key Y, and the constant R stored at a predetermined address of the EEPROM are read (S30).
2). Next, Montgome is obtained from the obtained numerical value.
The ry remainders A * and B * are calculated (S304). Further, the counter i is set to the number of digits (number of bits) j of the secret key Y displayed in binary (S306). Next, it is determined whether the counter i is greater than 0 (S308).
【００１９】Ｓ３０８の判断の結果、カウンターｉが０
より大であると、秘密鍵Ｙを構成するビットのうち、ま
だＭｏｎｔｇｏｍｅｒｙ積の計算を行っていないビット
が存在することが意味される。この場合にＣＰＵ１８
は、そのときにカウンターｉが示す桁のビットについて
Ｍｏｎｔｇｏｍｅｒｙ積の計算を実行する（Ｓ３１
０）。Ｓ３１０では、図９のＳ９１０で説明したのと同
一の処理が行われる。また、ＣＰＵ１８は、Ｓ３１０の
処理を開始すると同時に、所定時間を指定してタイマー
モジュール２０を呼び出す（Ｓ３１２）。ここで所定時
間とは、１が立っているビットについてＳ３１０のＭｏ
ｎｔｇｏｍｅｒｙ積を実行するのに要する時間と等しい
時間又はこれを越える時間をいう。これにより、ＣＰＵ
１８がＳ３１０の処理を実行するのと平行して、タイマ
ーモジュール２０が所定時間のカウントを行う。As a result of the determination in S308, the counter i is 0
If the value is larger, it means that there is a bit of the bits constituting the secret key Y for which the Montgomery product has not been calculated yet. In this case, the CPU 18
Executes the Montgomery product calculation for the bit of the digit indicated by the counter i at that time (S31).
0). In S310, the same processing as that described in S910 of FIG. 9 is performed. At the same time as starting the process of S310, the CPU 18 calls the timer module 20 by designating a predetermined time (S312). Here, the predetermined time refers to the bit in which 1 is set, the value of Mo in S310.
The time equal to or longer than the time required to execute the ntgomery product. This allows the CPU
In parallel with 18 executing the process of S310, the timer module 20 counts a predetermined time.
【００２０】ＣＰＵ１８は、Ｓ３１０における処理を終
了した後は、タイマーモジュール２０からの割り込みが
あるまで待機する（Ｓ３１４）。割り込みがあると、Ｃ
ＰＵ１８は、カウンターｉを１だけデクリメントし（Ｓ
３１６）、その後Ｓ３０８からＳ３１６までの処理を繰
り返す。一方Ｓ３０８において、カウンターｉが「ｉ＞
０」という条件を満たさない場合には、秘密鍵Ｙを構成
するビットの全てについてＭｏｎｔｇｏｍｅｒｙ積の計
算がなされたことが意味される。この場合にＣＰＵ１８
は、次にＳ３１８に示すＡ* と１についてのＭｏｎｔｇ
ｏｍｅｒｙ積の計算を実行し、平文Ａを取得する。さら
に、ＣＰＵ１８は、ＲＳＡ＿ＣＡＬＣコマンドが正常に
処理された旨のレスポンス情報を編集し、これをリーダ
・ライタに送信する（Ｓ３２０）。After ending the processing in S310, the CPU 18 waits until there is an interrupt from the timer module 20 (S314). If there is an interrupt, C
The PU 18 decrements the counter i by 1 (S
316) Then, the processing from S308 to S316 is repeated. On the other hand, in S308, the counter i indicates “i>
If the condition of “0” is not satisfied, it means that the Montgomery product has been calculated for all the bits constituting the secret key Y. In this case, the CPU 18
Is the Montg for A * and 1 shown in S318.
The calculation of the "omery product" is executed to obtain the plaintext A. Further, the CPU 18 edits the response information indicating that the RSA_CALC command has been normally processed, and transmits this to the reader / writer (S320).
【００２１】以上説明したように、本実施形態のＩＣカ
ードでは、暗号文の復号化処理を行うべく、Ｓ３１０の
Ｍｏｎｔｇｏｍｅｒｙ積を実行する場合には、同時にタ
イマーモジュールを呼び出すことにより一定の時間を計
測し、その一定時間が経過するまでは、たとえＭｏｎｔ
ｇｏｍｅｒｙ積の計算が終了している場合であっても、
次の処理を実行しないこととしている。これにより、本
実施形態では、復号化処理の計算時間は、秘密鍵Ｙのビ
ット構成によらず常に一定となり、また、ＩＣカード１
０がＲＳＡ＿ＣＡＬＣコマンドを受信してからレスポン
スを返信するまでの時間も秘密鍵の内容によらず一定と
なる。よって、本実施形態では、レスポンスが送信され
る時より、秘密鍵のビット構成が推定されることはな
く、極めてセキュリティーの高いＩＣカードを提供する
ことが可能となっている。As described above, in the IC card of this embodiment, when the Montgomery product of S310 is executed in order to perform the ciphertext decryption processing, the timer module is simultaneously called to measure a certain time. Until the fixed time elapses, even if Mont
Even if the calculation of the goaly product has been completed,
The following processing is not executed. Thus, in the present embodiment, the calculation time of the decryption processing is always constant regardless of the bit configuration of the secret key Y.
The time from when the RS 0 receives the RSA_CALC command until when it returns a response is also constant regardless of the contents of the secret key. Therefore, in the present embodiment, the bit configuration of the secret key is not estimated than when the response is transmitted, and it is possible to provide an IC card with extremely high security.
【００２２】（第２実施形態）次に、本発明に係る第２
実施形態について説明する。なお、以下の説明におい
て、第１実施形態と同様な機能を果たす部分には、同一
の符号を付し、重複する説明を適宜省略する。図４は、
本実施形態のＩＣカード３０の構成を示す図である。Ｉ
Ｃカード３０は、タイマーモジュール２０を有さず、コ
プロセッサー３２を有し、Ｍｏｎｔｇｏｍｅｒｙ積の計
算をこのコプロセッサー３２に実行させる点において第
１実施形態のＩＣカード１０と異なっている。また、Ｉ
Ｃカード３０は、ＩＣカード１０と同様にリーダ・ライ
タからＲＳＡ＿ＣＡＬＣコマンドを送信されることによ
り暗号文Ｘを復号化し、コマンド処理が終了するとその
旨のレスポンスをリーダ・ライタに送信する。復号化処
理は、第１実施形態と同様にＲＳＡ暗号に基づき行わ
れ、ＲＳＡ暗号の計算はＭｏｎｔｇｏｍｅｒｙ法のアル
ゴリズムに従い実行される。Second Embodiment Next, a second embodiment according to the present invention will be described.
An embodiment will be described. In the following description, portions that perform the same functions as in the first embodiment will be denoted by the same reference numerals, and redundant description will be omitted as appropriate. FIG.
FIG. 2 is a diagram illustrating a configuration of an IC card 30 according to the embodiment. I
The C card 30 is different from the IC card 10 of the first embodiment in that the C card 30 does not have the timer module 20 but has a coprocessor 32 and causes the coprocessor 32 to execute the calculation of the Montgomery product. Also, I
The C card 30 decrypts the cipher text X by transmitting the RSA_CALC command from the reader / writer similarly to the IC card 10, and transmits a response to that effect to the reader / writer when the command processing is completed. The decryption process is performed based on the RSA encryption as in the first embodiment, and the calculation of the RSA encryption is performed according to the algorithm of the Montgomery method.
【００２３】図５は、ＲＳＡ＿ＣＡＬＣコマンドを実行
するときのＩＣカード３０の動作を示す流れ図である。
図５中、Ｓ５０２からＳ５０８までは、図３のＳ３０２
からＳ３０８までの内容と同一であり、ＩＣカード３０
とＩＣカード１０との間に動作の相違はない。Ｓ５０８
においてカウンターｉが「ｉ＞０」の条件を満たすと、
ＣＰＵ１８は、コプロセッサー３２にＡ* 、Ｂ* 、Ｎ及
びＲの値と、秘密鍵Ｙの該当ビットの値とを引き渡す。
Ａ* 等の値の引渡しを受けたコプロセッサー３２は、図
１０に示したＭｏｎｔｇｏｍｅｒｙ積の計算を実行す
る。本実施形態は、このようにＭｏｎｔｇｏｍｅｒｙ積
の計算をコプロセッサーに実行させることにより、復号
化処理をより高速に行うことを可能としている。FIG. 5 is a flowchart showing the operation of the IC card 30 when executing the RSA_CALC command.
5, steps S502 to S508 correspond to step S302 in FIG.
To S308, and the IC card 30
There is no difference in operation between the IC card 10 and the IC card 10. S508
When the counter i satisfies the condition of “i> 0”,
The CPU 18 transfers the values of A * , B * , N, and R and the value of the corresponding bit of the secret key Y to the coprocessor 32.
The coprocessor 32 that has received the value such as A * executes the calculation of the Montgomery product shown in FIG. The present embodiment allows the coprocessor to perform the calculation of the Montgomery product in this manner, thereby enabling the decoding process to be performed at a higher speed.
【００２４】一方、コプロセッサー３２がＭｏｎｔｇｏ
ｍｅｒｙ積の計算を行っている間に、ＣＰＵ１８は、復
号化処理とは無関係な内容のループ計算を所定回数行う
（Ｓ５１２）。ここで所定回数とは、ＣＰＵ１８がＳ５
１２の処理に要する時間が、コプロセッサ３２がＳ５１
０の処理に要する最大の時間と等しく又はそれ以上とな
るために十分な回数をいう。Ｓ５１２のループ計算を終
了すると、ＣＰＵ１８はカウンターｉを１だけデクリメ
ントし、その後Ｓ５０８からＳ５１４の処理を繰り返
す。Ｓ５０８からＳ５１４までの処理の繰り返しは、Ｓ
５０８において「ｉ＞０」の条件が満たされなくなるま
で、すなわち、秘密鍵Ｙを構成する全てのビットについ
てＳ５１０の処理が行われるまで継続される。一方、Ｓ
５０８において「ｉ＞０」の条件が満たされなくなった
場合は、図３のＳ３１８、Ｓ３２０と同じ処理が実行さ
れ（Ｓ５１６、Ｓ５１８）、一連の復号化処理が終了さ
れる。On the other hand, the coprocessor 32 is a Montgo
During the calculation of the "mery" product, the CPU 18 performs a loop calculation having a content unrelated to the decoding process a predetermined number of times (S512). Here, the predetermined number of times means that the CPU 18 determines in S5
The time required for the processing in step S12 is determined by the coprocessor 32 as S51.
It means the number of times sufficient to make it equal to or longer than the maximum time required for processing 0. When the loop calculation of S512 ends, the CPU 18 decrements the counter i by 1, and thereafter repeats the processing of S508 to S514. The repetition of the processing from S508 to S514
The process is continued until the condition of “i> 0” is not satisfied in 508, that is, until the process of S510 is performed on all bits forming the secret key Y. On the other hand, S
If the condition of “i> 0” is no longer satisfied in 508, the same processing as S318 and S320 in FIG. 3 is executed (S516 and S518), and a series of decoding processing ends.
【００２５】（第３実施形態）次に、本発明に係る第３
実施形態について説明する。図６は、本実施形態のＩＣ
カード４０の構成を示す図である。ＩＣカード４０は、
タイマーモジュール２０もコプロセッサー３２も有さな
い点において第１実施形態のＩＣカード１０、及び第２
実施形態のＩＣカード３０と異なるものである。Third Embodiment Next, a third embodiment according to the present invention will be described.
An embodiment will be described. FIG. 6 shows an IC of the present embodiment.
FIG. 3 is a diagram showing a configuration of a card 40. The IC card 40
The IC card 10 of the first embodiment differs from the IC card 10 of the first embodiment in that neither the timer module 20 nor the coprocessor 32 is provided.
This is different from the IC card 30 of the embodiment.
【００２６】図７は、ＲＳＡ＿ＣＡＬＣコマンドを実行
するときのＩＣカード４０の動作を示す流れ図である。
ＲＳＡ＿ＣＡＬＣコマンドを実行する場合のＩＣカード
４０の動作は、Ｓ７０２からＳ７０８までは図３に示し
たＩＣカード１０の動作Ｓ３０２からＳ７０８までの動
作と同一である。Ｓ７０８においてカウンターｉが「ｉ
＞０」の条件を満たすと、ＣＰＵ１８は、図１０に示し
たＭｏｎｔｇｏｍｅｒｙ積の計算を実行する（Ｓ７１
０）。Ｍｏｎｔｇｏｍｅｒｙ積の計算が終了すると、Ｃ
ＰＵ１８は乱数を発生させ（Ｓ７１２）、取得した乱数
に対応する回数だけ所定のループ計算を実行する（Ｓ７
１４）。所定のループ計算とは、図５のＳ５１２におけ
るループ計算と同様に、復号化処理とは無関係な内容の
計算である。FIG. 7 is a flowchart showing the operation of the IC card 40 when executing the RSA_CALC command.
The operation of the IC card 40 when executing the RSA_CALC command is the same as the operation of the IC card 10 shown in FIG. 3 from S302 to S708 from S702 to S708. In S708, the counter i is set to “i
If the condition of “> 0” is satisfied, the CPU 18 executes the calculation of the Montgomery product shown in FIG. 10 (S71).
0). When the calculation of the Montgomery product is completed, C
The PU 18 generates a random number (S712), and executes a predetermined loop calculation the number of times corresponding to the obtained random number (S7).
14). The predetermined loop calculation is a calculation having contents irrelevant to the decoding process, similarly to the loop calculation in S512 of FIG.
【００２７】Ｓ７１４のループ計算を終了すると、ＣＰ
Ｕ１８はカウンターｉを１だけデクリメントし、その
後、秘密鍵Ｙを構成する全てのビットについてＭｏｎｔ
ｇｏｍｅｒｙ積の計算が行われるまでＳ７０８からＳ７
１６までの処理を継続する。さらにＳ７０８からＳ７１
４までの処理が全て終了すると、図３のＳ３１８、Ｓ３
２０と同じ処理が実行され（Ｓ７１８、Ｓ７２０）、一
連の復号化処理が終了される。When the loop calculation in S714 is completed, the CP
U18 decrements the counter i by one, and then mounts Mont for all bits constituting the secret key Y.
Until the calculation of the goaly product is performed, from S708 to S7
The processing up to 16 is continued. Further, from S708 to S71
When all of the processes up to step S4 are completed, S318 and S3 in FIG.
20 are executed (S718, S720), and a series of decoding processes ends.
【００２８】以上説明したように、本実施形態では、Ｓ
７１０におけるＭｏｎｔｇｏｍｅｒｙ積の計算の後にル
ープ計算を実行する。このために復号化処理の終了時、
及びＳ７２０におけるレスポンスの送信時は、ループ計
算を行った時間分だけ遅延する。しかも、ループ計算を
実行する回数は乱数により無作為に決定されるために、
遅延する時間の長さは不確定である。したがって、本実
施形態では、レスポンスが送信される時と、Ｓ７１０に
おいて行われるＭｏｎｔｏｇｏｍｅｒｙ積の計算時間と
の間に相関がなく、第三者がレスポンスが送信される時
を観測することにより、秘密鍵Ｙのビット構成を予測す
ることが不可能となっている。As described above, in the present embodiment, S
After the calculation of the Montgomery product at 710, a loop calculation is performed. Therefore, at the end of the decryption process,
At the time of transmitting the response in S720 and S720, the response is delayed by the time for performing the loop calculation. Moreover, since the number of times the loop calculation is performed is randomly determined by random numbers,
The length of the delay is uncertain. Therefore, in the present embodiment, there is no correlation between the time when the response is transmitted and the calculation time of the Montgomery product performed in S710. It is impossible to predict the bit configuration of Y.
【００２９】（その他の実施形態）なお、本発明は、上
記実施形態に限定されるものではない。上記実施形態
は、例示であり、本発明の特許請求の範囲に記載された
技術的思想と実質的に同一な構成を有し、同様な作用効
果を奏するものは、いかなるものであっても本発明の技
術的範囲に包含される。(Other Embodiments) The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the scope of the claims of the present invention. It is included in the technical scope of the invention.
【００３０】例えば、上記実施形態においては、ＩＣカ
ードに外部から暗号文を与え、これを復号化させる場合
を例に説明をしたが、これは、ＩＣカードに外部から平
文を与え、その平文を暗号化させることであってもよ
い。また、上記実施形態では、ＲＳＡ暗号を使用するＩ
Ｃカードについて説明したが、これは、本発明の技術的
範囲をなんら限定する意味のものではない。本実施形態
の技術的思想は、鍵情報を用いて暗号化又は復号化処理
を行うＩＣカードであって、その暗号化又は復号化処理
に要する時間が鍵情報のビット構成に依存するものに広
く適用可能である。さらに、上記実施形態では、復号化
処理の実行中又は実行後に復号化処理の終了時及びレス
ポンス信号の送信時を遅延させるための処理を行ってい
るが、この種の遅延処理は、復号化処理の実行前に実行
することであってもよい。For example, in the above-described embodiment, an example has been described in which the ciphertext is externally provided to the IC card and the ciphertext is decrypted. It may be encrypted. Also, in the above embodiment, the IA using the RSA encryption is used.
Although the C card has been described, this does not limit the technical scope of the present invention in any way. The technical idea of the present embodiment is widely applied to an IC card that performs encryption or decryption processing using key information, and the time required for the encryption or decryption processing depends on the bit configuration of the key information. Applicable. Further, in the above-described embodiment, the process for delaying the end of the decoding process and the transmission of the response signal is performed during or after the execution of the decoding process. May be executed before the execution of.
【００３１】[0031]
【発明の効果】以上詳しく説明したように、本発明によ
れば、応答情報の送信時は、鍵情報の内容と相関関係を
有さないので、第三者により鍵情報の内容が推測され、
ＩＣカードのセキュリティが害される恐れがない。As described above in detail, according to the present invention, when the response information is transmitted, there is no correlation with the content of the key information, so that the content of the key information is estimated by a third party,
There is no risk that the security of the IC card is harmed.
【図１】本発明の第１実施形態であるＩＣカード１０の
構成を示す図である。FIG. 1 is a diagram showing a configuration of an IC card 10 according to a first embodiment of the present invention.
【図２】ＲＳＡ＿ＣＡＬＣコマンドのフォーマットを示
す図である。FIG. 2 is a diagram showing a format of an RSA_CALC command.
【図３】ＲＳＡ＿ＣＡＬＣコマンドを実行するときのＩ
Ｃカード１０の動作を示す流れ図である。FIG. 3 is a diagram showing an I when executing an RSA_CALC command;
4 is a flowchart showing the operation of the C card 10.
【図４】本発明の第２実施形態であるＩＣカード３０の
構成を示す図である。FIG. 4 is a diagram showing a configuration of an IC card 30 according to a second embodiment of the present invention.
【図５】ＲＳＡ＿ＣＡＬＣコマンドを実行するときのＩ
Ｃカード３０の動作を示す流れ図である。FIG. 5 shows I when executing an RSA_CALC command.
4 is a flowchart showing the operation of the C card 30.
【図６】本発明の第３実施形態であるＩＣカード４０の
構成を示す図である。FIG. 6 is a diagram showing a configuration of an IC card 40 according to a third embodiment of the present invention.
【図７】ＲＳＡ＿ＣＡＬＣコマンドを実行するときのＩ
Ｃカード４０の動作を示す流れ図である。FIG. 7 is a diagram showing an I when executing an RSA_CALC command;
4 is a flowchart showing the operation of the C card 40.
【図８】リーダ・ライタ等の外部機器からＩＣカードに
情報を伝達する時の様子を示す説明図である。FIG. 8 is an explanatory diagram showing a state when information is transmitted from an external device such as a reader / writer to an IC card.
【図９】Ｍｏｎｔｇｏｍｅｒｙ法によるべき乗剰余の計
算のアルゴリズムを示す図である。FIG. 9 is a diagram showing an algorithm for calculating a modular exponentiation by the Montgomery method.
【図１０】Ｍｏｎｔｇｏｍｅｒｙ積の処理内容を示す流
れ図である。FIG. 10 is a flowchart showing processing contents of a Montgomery product.
１０ ＩＣカード １２ ＲＯＭ １４ ＲＡＭ １６ ＥＥＰＲＯＭ １８ ＣＰＵ ２０ タイマーモジュール ３２ コプロセッサー DESCRIPTION OF SYMBOLS 10 IC card 12 ROM 14 RAM 16 EEPROM 18 CPU 20 Timer module 32 Coprocessor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 9/08 Ｈ０４Ｌ 9/00 ６０１Ｚ 9/10 ６２１Ａ 9/30 ６６３Ａ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical display location H04L 9/08 H04L 9/00 601Z 9/10 621A 9/30 663A
Claims (4)
用いてデータの暗号化処理又は復号化処理を行い、その
結果に関する応答情報を外部へ送信するＩＣカードにお
いて、 前記応答情報の送信時を遅延させる遅延手段を有し、 前記暗号化処理又は復号化処理の実行中又は実行の前後
に前記遅延手段を実行することにより、前記鍵情報の内
容と、前記応答情報の送信時との相関関係を喪失させる
ことを特徴とするＩＣカード。1. A CPU comprising: a CPU; and a memory accessible by the CPU, wherein data is encrypted or decrypted using key information stored in the memory in accordance with an external command, and a response relating to the result is performed. An IC card that transmits information to the outside, comprising: a delay unit that delays transmission of the response information; and executing the delay unit during or before or after execution of the encryption or decryption processing. An IC card, wherein the correlation between the content of the key information and the time of transmitting the response information is lost.
前記暗号化処理又は復号化処理と実質的に無関係な演算
処理であることを特徴とするＩＣカード。2. The IC card according to claim 1, wherein the delay unit executes the CPU for a random time.
An IC card, which is an arithmetic process that is substantially unrelated to the encryption process or the decryption process.
知があるまで前記暗号化処理又は復号化処理の開始又は
続行を中断することであることを特徴とするＩＣカー
ド。3. The IC card according to claim 1, further comprising a timer for notifying the elapse of a predetermined time, wherein the delayer is configured to execute the encryption processing or the CPU until the CPU receives the notification from the timer. An IC card characterized by interrupting the start or continuation of the decryption process.
項に記載のＩＣカードにおいて、 前記遅延手段は、前記鍵情報のビット構成によらず、前
記暗号化処理又は復号化処理に要する時間を一定とする
ことを特徴とするＩＣカード。4. One of claims 1 to 3
3. The IC card according to claim 1, wherein the delay unit keeps the time required for the encryption process or the decryption process constant regardless of the bit configuration of the key information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224971A JPH1069222A (en) | 1996-08-27 | 1996-08-27 | Ic card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224971A JPH1069222A (en) | 1996-08-27 | 1996-08-27 | Ic card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1069222A true JPH1069222A (en) | 1998-03-10 |
Family
ID=16822085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8224971A Pending JPH1069222A (en) | 1996-08-27 | 1996-08-27 | Ic card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1069222A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000305453A (en) * | 1999-04-21 | 2000-11-02 | Nec Corp | Ciphering device, deciphering device, and ciphering and deciphering device |
| JP2003036430A (en) * | 2001-07-24 | 2003-02-07 | Dainippon Printing Co Ltd | Portable information processor provided with function for guaranteeing processing time |
| JP2003523549A (en) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | A method for securing a series of valid operations performed by an electronic circuit in the course of executing an algorithm |
| JP2004242214A (en) * | 2003-02-07 | 2004-08-26 | Sony Corp | Compression cipher device, decoding/decompression device, compression cipher and decoding/decompression device, compression cipher method, decoding/decompression method, compression cipher, and decoding/decompression method |
| US6907526B2 (en) | 2000-01-12 | 2005-06-14 | Renesas Technology Corp. | IC card and microprocessor |
| US6934843B2 (en) | 1998-09-22 | 2005-08-23 | Infineon Technologies Ag | Method for authenticating at least one subscriber during a data interchange |
| JP2006345408A (en) * | 2005-06-10 | 2006-12-21 | Oki Electric Ind Co Ltd | Message authentication system, message transmitter, message receiver, message transmitting method, message receiving method, and program |
| WO2007088796A1 (en) * | 2006-01-31 | 2007-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2007234001A (en) * | 2006-01-31 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
-
1996
- 1996-08-27 JP JP8224971A patent/JPH1069222A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934843B2 (en) | 1998-09-22 | 2005-08-23 | Infineon Technologies Ag | Method for authenticating at least one subscriber during a data interchange |
| JP2003523549A (en) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | A method for securing a series of valid operations performed by an electronic circuit in the course of executing an algorithm |
| JP2000305453A (en) * | 1999-04-21 | 2000-11-02 | Nec Corp | Ciphering device, deciphering device, and ciphering and deciphering device |
| US6907526B2 (en) | 2000-01-12 | 2005-06-14 | Renesas Technology Corp. | IC card and microprocessor |
| JP2003036430A (en) * | 2001-07-24 | 2003-02-07 | Dainippon Printing Co Ltd | Portable information processor provided with function for guaranteeing processing time |
| JP2004242214A (en) * | 2003-02-07 | 2004-08-26 | Sony Corp | Compression cipher device, decoding/decompression device, compression cipher and decoding/decompression device, compression cipher method, decoding/decompression method, compression cipher, and decoding/decompression method |
| JP4622208B2 (en) * | 2003-02-07 | 2011-02-02 | ソニー株式会社 | Compression encryption and decryption restoration apparatus, compression encryption and decryption restoration method |
| JP2006345408A (en) * | 2005-06-10 | 2006-12-21 | Oki Electric Ind Co Ltd | Message authentication system, message transmitter, message receiver, message transmitting method, message receiving method, and program |
| JP4665617B2 (en) * | 2005-06-10 | 2011-04-06 | 沖電気工業株式会社 | Message authentication system, message transmission device, message reception device, message transmission method, message reception method, and program |
| US8209536B2 (en) | 2005-06-10 | 2012-06-26 | Oki Electric Industry Co., Ltd. | Message authentication system, message transmission apparatus and message reception apparatus |
| WO2007088796A1 (en) * | 2006-01-31 | 2007-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2007234001A (en) * | 2006-01-31 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670857A (en) | Cartridge-controlled system whose use is limited to authorized cartridges | |
| CA2334597C (en) | Leak-resistant cryptographic indexed key update | |
| EP1440535B1 (en) | Memory encrytion system and method | |
| US9787663B2 (en) | Replaying a batch of secure commands in a secure channel | |
| CN100524265C (en) | Apparatus and method for operating plural applications between portable storage device and digital device | |
| KR20020025630A (en) | The processing device of secret information, program or system thereof | |
| US10243728B2 (en) | Verification of the resistance of an electronic circuit to side-channel attacks | |
| JP2005503069A (en) | How to protect the amount of secrets | |
| US7894608B2 (en) | Secure approach to send data from one system to another | |
| EP3721577A1 (en) | Improvements in and relating to remote authentication devices | |
| US20060153372A1 (en) | Smart card and method protecting secret key | |
| JPH1069222A (en) | Ic card | |
| JP2004304800A (en) | Protection of side channel for prevention of attack in data processing device | |
| US11336425B1 (en) | Cryptographic machines characterized by a Finite Lab-Transform (FLT) | |
| CN109923829B (en) | Agreement on secret values | |
| CN116455572B (en) | Data encryption method, device and equipment | |
| CN115567200B (en) | Http interface anti-brushing method, system and related equipment | |
| CN101556638A (en) | Data processing apparatus | |
| KR20050010745A (en) | Data communication system, information processing device and method, recording medium, and program | |
| CN101465726B (en) | Decode-proof method for cipher key as well as controller and memory device for implementing the method | |
| JP2005045760A (en) | Cipher processing method and device thereof | |
| JP2005204134A (en) | Anti-tamper encryption system, memory device, authentication terminal and program | |
| CA2327037A1 (en) | Method to detect fault attacks against cryptographic algorithms | |
| CN117171772B (en) | Method and device for determining data intersection | |
| US11201732B1 (en) | Private and public key exchange method preventing man-in-the-middle attack without electronic certificate and digital signature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |