JPH1063517A - リアルタイム情報処理方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】 リアルタイム情報処理において、従来例に不
可欠な多重割り込みのプライオリティ制御用のハードウ
ェアと、オリジナルタスク切替えに必要なコンテキスト
スイッチ用のメモリと、処理時間と等のオーバヘッドを
排除することができるリルタイム情報処理方法および装
置を提供することを目的とするものである。 【解決手段】 複数のオリジナルタスクを、１つのＣＰ
Ｕ上で時間多重で処理する場合、上記各オリジナルタス
クを、自らのオリジナルタスクよりも小さい複数のサブ
タスクに分割し、この分割された複数のサブタスクから
その１つを選択し、実行するものであり、各オリジナル
タスク毎に上記サブタスクを１回づつ起動する基本ポー
リングループの起動回数が、所定の一定時間以内に少な
くとも１回になるように、上記分割が行われるものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リアルタイム情報
処理において、従来不可欠であった多重割り込みのプラ
イオリティ制御用のハードウェアと、オリジナルタスク
切替えに必要なコンテキストスイッチ用のメモリと、処
理時間と等のオーバヘッドを排除するリアルタイム情報
処理に関するものである。

【０００２】また、本発明は、ＣＰＵと専用ハードウェ
アとの間で情報の授受を行いながら処理を進める情報処
理装置（以下、「エンベディドシステム」と呼ぶ）上
に、または、それらを１つのチップ上に集積したオンチ
ップ・エンベディドシステム(On Chip Embedded Syste
m) 上に構築するリアルタイム情報処理に関するもので
ある。

【０００３】

【従来の技術】従来、複数のオリジナルタスク（処理の
主体）を、１つのＣＰＵ（計算機）上で時間多重で処理
を行い、しかも、所定の一定時間以内に全てのオリジナ
ルタスクの起動（呼び出し）を保証するリアルタイム情
報処理方法として、下記文献［１］が示す方法を採るの
が一般的である。また、１つのＣＰＵと専用ハードウェ
アとで構成され、上記ＣＰＵと上記専用ハードウェアと
の間で情報の授受を行いながら処理を進める情報処理装
置において、上記ＣＰＵ上で、複数のオリジナルタスク
を時間多重で処理するリアルタイム情報処理方法として
も、下記文献［１］が示す方法を採るのが一般的であ
る。

【０００４】なお、通常の計算機システムの構成とし
て、文献［２］が示す構成が知られ、エンベディドシス
テムの構成として、文献［３］が示す構成が知られてい
る。 ・文献［１］：J.L.Perterson 他,"オペレーティングシ
ステムの概念",培風館,1987. ・文献［２］：J.L.Hennessy and D.A.Patterson,"Comp
uter Architecture:A Quantitative Approach",Morgan
Kaufmann Publishers,Inc.,1990. ・文献［３］：Daniel D.Gaiski 他,"Specification an
d Design of Embedded Systems",Prentice Hall,1994. 従来のリアルタイム情報処理方法における基本的な考え
方は、上記文献［１］に示されているように、オリジナ
ルタスクの緊急度に応じて各オリジナルタスクに優先度
を付与し、その優先度順に、次に実行するオリジナルタ
スクを起動するものである。

【０００５】この場合、現在実行中のオリジナルタスク
よりも優先度の高いオリジナルタスクが起動されたとき
に「割り込み」が発生し、現在実行中のオリジナルタス
クの処理を一旦中断し、上記起動された優先度の高いオ
リジナルタスクを先に実行し、この起動された優先度の
高いオリジナルタスクの実行が終了した後に、上記中断
していたオリジナルタスクの実行を再開する。すなわ
ち、従来の方法は、割り込みを前提とする処理方法であ
り、この割り込み処理は、リアルタイム性を確保するた
めには不可欠な処理である。

【０００６】

【発明が解決しようとする課題】ところで、上記文献
［１］に示す従来のリアルタイム情報処理方法を、たと
えば、上記文献［２］に示す通常の計算機システム、ま
たは、特に、文献［３］に示すエンベディドシステム上
で実現する場合、次の新たな問題が生じる。

【０００７】上記エンベディドシステム(Embedded Syst
em) は、ＣＰＵと専用ハードウェアとで構成され、ＣＰ
Ｕ上のソフトウェアと専用ハードウェアとの間で情報の
授受を行いながら処理を進めるシステムであり、このよ
うにすることによって、専用ハードウェアの「高速性」
とＣＰＵ上のソフトウェアによる「柔軟性」とを兼ね備
えたシステムとして注目されているシステムである。

【０００８】上記エンベディドシステムにおいて、専用
ハードウェア（ＨＷ）とソフトウェア（ＳＷ）との間で
行われる情報の授受は、一般に、数十個を越えるＨＷ／
ＳＷインタフェースレジスタを介して行われ、これらの
情報の授受は、基本的に頻繁に発生ししかも非同期的に
発生する。したがって、割り込みを前提とする従来のリ
アルタイム情報処理においては、複数のＨＷ／ＳＷイン
タフェースレジスタからの多重でしかも非同期な割り込
みをサポートしなければならないので、多重割り込みの
プライオリティ制御を行うためには、ハードウェア規模
が大きくなるという問題があり、しかも、ハードウェア
全体の構成が複雑になるという問題がある。

【０００９】また、優先度が付与された各オリジナルタ
スクの起動、中断、再開、優先度制御等を処理するため
に、リアルタイムＯＳをサポートしなければならないの
で、頻繁に発生するオリジナルタスク切替えに必要なコ
ンテキストスイッチ用に、膨大なメモリと処理時間とが
必要であるというソフトウェアの問題がある。たとえ
ば、次の文献［４］、［５］に示すように、最も小さく
軽いリアルタイムＯＳでも、数十ｋＢ〜数百ｋＢのメモ
リを必要とする。 ・［４］M.Accetta 他,"Mach:A New Kernel Foundation
for UNIX Development",Proc.Summer 1986 USENIX, p
p.93-112,1986. ・［５］J.K.Ousterhout他,"The Sprite Network Opera
ting Syste",IEEE Computer,Vol.21,No.2,pp.23-26,198
8. 上記ハードウェアの問題とソフトウェアの問題、換言す
れば、要求条件は、エンベディドシステム（通常はオン
ボード）としては、効率的ではないものの、現状では実
現がまだ可能である。しかし、将来的なオンチップのエ
ンベディドシステムとしては、効率的ではないばかりで
なく、非現実的なものとなることが想定される。

【００１０】一方、上記割り込みを用いないで、「ＭＰ
ＥＧ２システムパートのプロトコル処理」を実現しよう
とすると、本来実現しなければならないリアルタイム処
理が満足されないという問題が発生する。なお、「ＭＰ
ＥＧ２システムパート」に関しては、下記文献［６］に
規定されている。 ・［６］Systems-Generic Coding of Moving Pictures
and Associated Audio-ISO/IEC 13818-1 International
Standard,November 11,1994. 上記ＭＰＥＧ２システムでは、映像（Ｖｉｄｅｏ）、音
声（Ａｕｄｉｏ）、ユーザ（Ｕｓｅｒ）等のデータを、
ＭＰＥＧ２システム準拠の伝送（ＴＳ）／蓄積（ＰＳ）
メディアへリアルタイムで多重（ＭＵＸ）／分離（ＤＭ
ＵＸ）する必要がある。多重化処理では、映像／音声／
ユーザのエレメンタリーストリーム（ＥＳ）について、
それぞれ専用のパケット（ＰＥＳ）化を図り、それらを
トランスポートストリーム（ＴＳ）等に多重化する。こ
の際、時刻管理のためのＰＣＲ、環境情報のＰＳＩ、情
報を含まないＮｕｌｌパケット等も多重化する。

【００１１】図９は、従来のＭＰＥＧ２システムにおけ
るトランスポートストリームＴＳの多重化処理の動作を
示すフローチャートである。

【００１２】図９において、基本ポーリングループ内に
含まれる各オリジナルタスク（ボックス）は、リアルタ
イム処理され、各オリジナルタスクが作成する各パケッ
トの多重化の割合は、各エレメンタリーストリームＥＳ
の規定レートを保つ必要がある。たとえば、Ｖｉｄｅ
ｏ：５．０Ｍｂｐｓ，Ａｕｄｉｏ：２５６ｋｂｐｓ，Ｕ
ｓｅｒ：６４ｋｂｐｓ，ＰＣＲ：１００ｍｓｅｃに１
個、ＰＳＩ：１ｓｅｃに１個、全体のＴＳのレートは
６．１４４Ｍｂｐｓを保つ必要がある。

【００１３】上記基本ポーリングループ内で繰り返し起
動される各オリジナルタスクの実行時間（実行サイク
ル）は、バッファ量やヘッダ検索結果に依存し、数サイ
クル〜数百サイクルと異なる。

【００１４】一方、「トランスポートストリームＴＳの
１パケット（１ＴＳ）」が、一定時間以内に処理しなけ
ればならない単位であるとすると、各オリジナルタスク
をリアルタイム処理するためには、トランスポートスト
リームＴＳの１パケットを処理する間に、各オリジナル
タスクをそれぞれ少なくとも１回起動する必要がある。
しかし、このように各オリジナルタスクを単純に起動し
ようとすると、図１０に示すように、各オリジナルタス
クを１回づつ起動する基本ポーリングループを、１つの
トランスポートストリームＴＳの時間（一定時間）内に
少なくとも１回起動することが不可能である場合（基本
ポーリングループを起動すると、一定時間を越える場
合）があり、この場合には、基本ポーリングループを、
一定時間内に少なくとも１回起動することを保証できな
いという問題がある。

【００１５】エンベディドシステム上で、従来のリアル
タイム情報処理を実現するときに生じる上記ハードウェ
ア、ソフトウェアの問題は、今後開発される種々のエン
ベディドシステムにおいても同様に生じる問題であり、
「高速性」と「柔軟性」とを両立させたエンベディドシ
ステムにおける「オンボード」から「オンチップ」への
発展を考慮すると、今後ますます深刻な問題となる。

【００１６】ところが、上記従来例は、上記文献
［２］、［３］に示す計算機システム上に、文献［１］
に示す割り込みを前提としたリアルタイム情報処理方法
を実現するに留まり、現状では、上記問題すら指摘され
ておらず、勿論これらを解決する手法も提案されていな
い。

【００１７】本発明は、リアルタイム情報処理におい
て、従来例に不可欠な多重割り込みのプライオリティ制
御用のハードウェアと、オリジナルタスク切替えに必要
なコンテキストスイッチ用のメモリと、処理時間と等の
オーバヘッドを排除することができるリルタイム情報処
理方法およびその装置を提供することを目的とするもの
である。

【００１８】また、本発明は、ＣＰＵと専用ハードウェ
アとで構成されるエンベディドシステム(Embedded Syst
em) 上に、または、それらを１つのチップ上に集積した
オンチップ・エンベディドシステム(On Chip Embedded
System) 上に、リアルタイム情報処理を構築することが
できるリアルタイム情報処理方法およびその装置を提供
することを目的とするものである。

【００１９】

【課題を解決するための手段】本発明は、複数のオリジ
ナルタスクを、１つのＣＰＵ上で時間多重で処理する場
合、上記各オリジナルタスクを、自らのオリジナルタス
クよりも小さい複数のサブタスクに分割し、この分割さ
れた複数のサブタスクからその１つを選択し、実行する
ものであり、各オリジナルタスク毎に上記サブタスクを
１回づつ起動する基本ポーリングループの起動回数が、
所定の一定時間以内に少なくとも１回になるように、上
記分割が行われるものである。

【００２０】

【発明の実施の形態および実施例】図１は、本発明の一
実施例であるリアルタイム情報処理装置ＲＩＤ１を示す
図である。

【００２１】リアルタイム情報処理装置ＲＩＤ１は、Ｃ
ＰＵ（計算機）１０と、専用ハードウェア２０とで構成
され、ＣＰＵ１０と専用ハードウェア２０との間で情報
の授受を行いながら、複数のオリジナルタスクを、ＣＰ
Ｕ１０上で時間多重でリアルタイムに処理する装置であ
る。

【００２２】専用ハードウェア２０は、バッファメモリ
１と、ライト制御部２と、リード制御部３と、データメ
モリ４と、複数（ｍ個）の入力ポート７と、複数（ｎ
個）の出力ポート８とを有する。

【００２３】バッファメモリ１は、２ポートメモリで構
成され、入出力ストリームの一部を格納するバッファメ
モリである。ライト制御部２は、複数の入力ストリーム
をバッファメモリ１の第１のポートへ書き込みする動作
を制御するライト制御部であり、リード制御部３は、バ
ッファメモリ１の第２のポートから複数の出力ストリー
ムへ読み出しする動作を制御するものである。データメ
モリ４は、２ポートメモリで構成され、シンタックス処
理のために作業データを一時的に格納するメモリであ
る。

【００２４】ＣＰＵ１０は、バッファメモリ１内のデー
タを参照し、読み出し、データメモリを用いてシンタッ
クス処理を実現し、シンタックス処理されたデータをバ
ッファメモリ１に書き込む処理を実現するプログラム可
能な制御部である。

【００２５】また、ＣＰＵ１０は、オリジナルタスク分
割手段、サブタスク選択・実行手段の例である。オリジ
ナルタスク分割手段は、上記各オリジナルタスク（処理
の主体）を、自らのオリジナルタスクよりも小さい複数
のサブタスクに分割する手段である。サブタスク選択・
実行手段は、上記分割された複数のサブタスクからその
１つを選択し、実行する手段である。なお、上記各オリ
ジナルタスク毎に上記サブタスクを１回づつ起動する基
本ポーリングループの起動回数が、所定の一定時間以内
に少なくとも１回になるように、上記分割が行われる。

【００２６】オリジナルタスク分割手段と、サブタスク
選択・実行手段とによって、基本ポーリングループを１
回起動する場合の最大実行サイクルを抑制する。

【００２７】リアルタイム情報処理装置ＲＩＤ１は、メ
モリ分散化による並列処理を導入している。つまり、バ
ッファメモリ１とデータメモリ４とを分離することによ
って、ストリーム入出力処理とシンタックス処理とを並
列化している。また、バッファメモリ１とデータメモリ
４とを２ポート化することによって、ハードウェアとソ
フトウェアとからのアクセスを並列化し、ストリームの
入力処理と出力処理とを並列化し、これによって、入力
側から出力側への不要な転送を排除する装置である。

【００２８】図１に示すリアルタイム情報処理装置ＲＩ
Ｄ１において、その横線の破線の上と下とは互いに独立
に動作する。つまり、バッファメモリ１とライト制御部
２とリード制御部３とで構成される組と、データメモリ
４とＣＰＵ１０とで構成される組とは、互いに独立的に
動作する。

【００２９】図２は、上記実施例におけるＭＰＥＧ２準
拠のシステムパートが規定するプロトコル処理の概要を
示す図である。

【００３０】比較のために、ソフトウェアによる実現方
式の場合の動作概要も示してある。ソフトウェアで実現
した場合、図中の各処理がソフトウェアで処理されるた
めに長時間を要し、さらに、その各処理が逐次的に動作
するため、膨大な時間が必要となる。ところが、上記実
施例では、各処理部の専用ハードウェア化とそれらの並
列パイプライン動作とによって、極めて高速に動作する
ことができる。

【００３１】リード制御部３、ライト制御部２が専用ハ
ードウェア化されていることによって、全体を専用ハー
ドウェア化したときにおける高速の入出力制御と同じ高
速性を実現している。また、２ポート化されたバッファ
メモリ１を用いることによって、ソフトウェアによるシ
ンタックス処理と、専用ハードウェアによる入出力の処
理とを並列して動作させることができる。また２ポート
化されたデータメモリ４を用いることによって、バッフ
ァメモリ１からのデータメモリ１への転送、逆に、デー
タメモリ４からバッファメモリ１へのデータ転送等も並
列化される。

【００３２】さらに、入出力ストリーム用のバッファメ
モリ１を共通化することによって、バッファメモリ１内
の入力ストリームをバッファメモリ１内の出力ストリー
ムへ転送する動作を不要化している。たとえば、ＭＰＥ
Ｇ２システムパートの多重化（ＭＵＸ）処理において
は、入力ストリームの殆どは、ヘッダ類等を付加し、出
力ストリームに含まれている。すなわち、入出力バッフ
ァを分離すると、この間の不要な転送が頻発する。これ
らの一連の動作によって、全体として、図２に示したよ
うな並列パイプライン処理が可能になる。全体をソフト
ウェアで処理する方式と比較して、上記実施例では、数
十倍以上の高速化を達成できる。

【００３３】次に、ＭＰＥＧ２システムパートの多重化
処理を例にとって、上記実施例の全体の動作概要をより
詳細に説明する。この場合、入力ストリームとして、映
像、音声、ユーザの３つのストリーム（エレメンタリス
トリーム）を例にとり、出力ストリームとして、トラン
スポートの場合を例にとる。

【００３４】ライト制御部２（専用ハードウェア）は、
入力ポート７から、映像、音声、ユーザデータを入力
し、この入力した各データを、バッファメモリ１の異な
るアドレス空間上に格納する。この場合、各データのバ
ッファ内アドレス（開始と終了のアドレス）と、所定の
ヘッダとを検索し、その存在アドレスをＣＰＵ１０に通
知する。

【００３５】ＣＰＵ１０は、ライト制御部２からの通知
と上記エレメンタリストリームの参照とに従って、各エ
レメンタリストリームの所定のヘッダ類を作成し、バッ
ファメモリ１の所定のアドレス空間に書き込み、ヘッダ
類の長さをリード制御部３に通知する。なお、上記第２
の実施例においては、ＣＰＵ１０は、実際には、そのＣ
ＰＵ＋ソフトウェア（プログラム）によって、シンタッ
クス処理制御が実行される。

【００３６】リード制御部３（専用ハードウェア）は、
ＣＰＵ１０からの通知に従って、バッファメモリ１内の
ヘッダ類と所定のパケット長さからヘッダ類の長さを差
し引いた分の所定のエレメンタリストリームとを、出力
ポート８に送出する。バッファメモリ１は、ライト制御
部２、リード制御部３、ＣＰＵ１０の動作に従って、入
出力ストリームの一部を格納する。データメモリ４は、
ＣＰＵ１０における一時的な作業データを格納する。

【００３７】上記各処理部は、上記動作を繰り返し実行
し、ＭＰＥＧ２システムパートが規定する入力ストリー
ムの多重化処理を実現し、出力ストリームを送出する。

【００３８】図３は、上記実施例において、ＭＰＥＧ２
システムパートが規定する２つの処理（通信メディア用
のトランスポートストリーム処理、蓄積メディア用のプ
ログラムストリーム処理）を実現するときに使用するバ
ッファメモリ１の使用例について示す図である。

【００３９】トランスポートストリーム処理とプログラ
ムストリーム処理との違いは、ＭＰＥＧ２システムパー
トに規定されているが、それらのシンタックスは、それ
ぞれの使用目的（通信／蓄積）に応じて異なっている。
ここで重要なことは、入出力ストリームの入出力タイミ
ングが同一であれば、バッファメモリ１の使用方法（メ
モリマップ）を変更するだけ、同一のハードウェアによ
って、異なるシンタックスのプロトコル処理を実現でき
ることである。すなわち、リアルタイム情報処理装置Ｒ
ＩＤ１は、シンタックスの変更にも容易に対処可能な柔
軟性を有している。

【００４０】上記のように、リアルタイム情報処理装置
ＲＩＤ１は、図２に示す動作の高速性と、図３に示す柔
軟性とが可能になる。つまり、リアルタイム情報処理装
置ＲＩＤ１は、所定のプロトコルに要求される高速性
と、所定のプロトコルの変更等へ容易に対処可能な柔軟
性とを兼ね備える。すなわち、専用ハードウェアによる
高速性と、ソフトウェアによる柔軟性とを両立すること
ができる。これによって、ＭＰＥＧ２システムパートの
ような複雑で、まだ流動的で、また、リアルタイム処理
が不可欠な高速なプロトコルを容易に実現することがで
きる。

【００４１】次に、上記実施例において、従来必要な多
重割り込みのプライオリティ制御用のハードウェアと、
オリジナルタスク切替えに必要なコンテキストスイッチ
用のメモリと、処理時間と等のオーバヘッドを排除する
ことができる点について説明する。

【００４２】次に、上記実施例において、オリジナルタ
スクＴｏを複数のサブタスクＴｓに分割し、１つのサブ
タスクＴｓを選択し、実行する動作について説明する。

【００４３】図４（２）は、上記実施例において、オリ
ジナルタスクＴｏを複数のサブタスクＴｓに分割し、そ
の１つのサブタスクＴｓを選択し、実行する動作を示す
フローチャートである。

【００４４】図５は、タスクを実行するイメージを示す
図であり、図５（１）は、従来の実行イメージを示す図
であり、オリジナルタスクＴｏが分割されていないの
で、図４（１）に示すように、当該オリジナルタスクで
あれば（Ｓ１１）、ｐａｒｔ１、ｐａｒｔ２、……、ｐ
ａｒｔｎが連続して実行される（Ｓ１１ａ）。図５
（２）は、上記実施例において、サブタスクＴｓ毎に実
行するイメージを示す図であり、ｎ個のサブタスクＴｓ
に分割され、ｐａｒｔ１、ｐａｒｔ２、……、ｐａｒｔ
ｎのそれぞれが独立して実行される。

【００４５】図４（２）において、まず、現在起動すべ
きサブタスクＴｓがｐａｒｔ１（サブタスクＴｓのうち
で最初のサブタスクであれば（Ｓ１）、そのｐａｒｔ１
を実行し（Ｓ１ａ）、現在起動すべきサブタスクＴｓが
ｐａｒｔ２（サブタスクＴｓのうちで２番目のサブタス
ク）であれば（Ｓ２）、そのｐａｒｔ２を実行し（Ｓ２
ａ）、……、現在起動すべきサブタスクＴｓがｐａｒｔ
ｎ（サブタスクＴｓのうちでｎ番目のサブタスク）であ
れば（Ｓｎ）、そのｐａｒｔｎを実行する（Ｓｎａ）。
そして、次に実行すべきサブタスクＴｓを設定する制御
を行う（Ｓ１０）。上記実施例においては、分割動作と
選択動作とが同時に行われているが、分割動作と選択動
作とを時間を違えて実行するようにしてもよい。

【００４６】なお、図４において、「ｐａｒｔ＿ｆｌａ
ｇ＿ｎ」は、オリジナルタスクＴｏから分割された複数
のサブタスクＴｓのうちでｎ番目のサブタスクＴｓであ
ることを示す変数である。つまり、オリジナルタスクＴ
ｏは、変数「ｐａｒｔ＿ｆｌａｇ＿ｎ」で示されるｎ個
のサブタスクに分割され、「ｐａｒｔ＿ｆｌａｇ＿ｎ」
の示す部分だけがＣ言語の「ｉｆ＿ｔｈｅｎ」コンスト
ラクトで選択され、実行される。

【００４７】ここで、変数「ｐａｒｔ＿ｆｌａｇ＿ｎ」
の値は、排他的に制御される。すなわち、オリジナルタ
スクＴｏが１回起動される毎に、分割されたｎ個のサブ
タスクＴｓのうちの１個のサブタスクＴｓのみが選択さ
れ、実行されるように制御される。所定のオリジナルタ
スクＴｏが起動される毎に、上記所定のオリジナルタス
クＴｏから分割された複数のサブタスクＴｓのうちで、
異なるサブタスクＴｓが順次、選択される。たとえば、
１番目のサブタスクＴｓ（Ｐａｒｔ１）→２番目のサブ
タスクＴｓ（Ｐａｒｔ２）→……→ｎ番目のサブタスク
Ｔｓ（Ｐａｒｔｎ）→１番目のサブタスクＴｓ（Ｐａｒ
ｔ１）→２番目のサブタスク２ＴＳ（Ｐａｒｔ２）→…
…の順で選択される。なお、各サブタスクＴｓ間で共有
される変数はグローバルに扱う必要がある。つまり、各
サブタスクＴｓ間で共有すべき変数は、実行すべき対象
のサブタスクＴｓが変わっても、常に使用できるように
してあることが必要である。

【００４８】上記一連の動作（Ｓ１〜Ｓ１０）を最初の
オリジナルタスクＴｏ（たとえばＶｉｄｅｏ）について
実行し、これが終了したら、次のオリジナルタスクＴｏ
（たとえばＡｕｄｉｏ）について実行し、……、最後の
オリジナルタスクＴｏ（たとえばＰＳＩ）について実行
し、この一連の動作（基本ポーリングループ）を繰り返
す。

【００４９】上記実施例において、各サブタスクＴｓ
（Ｐａｒｔ１，Ｐａｒｔ２，…，Ｐａｒｔｎ）は、オリ
ジナルタスクＴｏを任意の場所で分割されたものであ
り、オリジナルタスクＴｏから分割されたサブタスクＴ
ｓは、それを実行する場合、各サブタスクＴｓの個別の
「ｃａｌｌ」から「ｒｅｔｕｒｎ」まで実行され、サブ
タスクＴｓの実行サイクルがオリジナルタスクＴｏの実
行サイクルよりも短い。すなわち、オリジナルタスクＴ
ｏを分割した後におけるオリジナルタスクの実行サイク
ルは、オリジナルタスクＴｏの実行サイクルよりも短
い。しかも、所定のオリジナルタスクＴｏが分割された
サブタスクＴｓの実行サイクルを、その分割のし方によ
って、任意に設定することができ、したがって、１つの
基本ポーリングループ（各オリジナルタスク毎にサブタ
スクを１回づつ起動するループ）においては上記所定の
オリジナルタスクＴｏが部分的にしか実行されないが、
上記所定のオリジナルタスクＴｏの実行サイクルを実質
的に任意の大きさに合わせることができる。なお、オリ
ジナルタスクＴｏが任意の大きさに分割され、実行され
ても、細切れではあるが、一連の処理が実行され、オリ
ジナルタスクの実行という点では問題が生じない。

【００５０】図６は、上記実施例における基本ポーリン
グループ起動回数設定の説明図である。

【００５１】まず、各オリジナルタスク毎にサブタスク
Ｔｓを１回づつ起動する基本ポーリングループの起動回
数Ｎ_BPL を、一定時間Ｔ_const 以内に所定の一定回数以
上に設定する。上記実施例における一定時間Ｔ_const
は、上記実施例をＭＰＥＧ２システムに適用した場合に
おいて、リアルタイム処理しなければならない一定時間
であり、この一定時間の単位として、トランスポートス
トリームＴＳの１パケットを処理する時間（１トランス
ポートストリームＴＳ）を設定してある。

【００５２】また、基本ポーリングループＢＰＬは、複
数のオリジナルタスクＴｏ（たとえばＶｉｄｅｏ、Ａｕ
ｄｉｏ、Ｕｓｅｒ、ＰＣＲ、ＰＳＩの各オリジナルタス
ク）のそれぞれのサブタスクＴｓによって構成され、順
次ポーリングされるループであり、この基本ポーリング
ループが１回呼び出されると、各オリジナルタスクＴｏ
が、それぞれ部分的ではあるが、少なくとも１回起動さ
れることを図６で示してある。

【００５３】基本ポーリングループの起動回数Ｎ_BPL
は、一定時間内（１ＴＳ）に、基本ポーリングループが
起動する回数であり、一定時間内（１ＴＳ）に起動され
る基本ポーリングループの起動回数Ｎ_BPL は固定ではな
いが、オリジナルタスク分割手段によってオリジナルタ
スクＴｏをサブタスクＴｓに分割する分割方法に応じ
て、一定時間内に設定される起動回数Ｎ_BPL が定まる。

【００５４】Ｖｉｄｅｏタスクを分割したサブタスクの
うちで最も長い時間Ｔ_Vmaxと、Ａｕｄｉｏタスクを分割
したサブタスクのうちで最も長い時間Ｔ_Amaxと、Ｕｓｅ
ｒタスクを分割したサブタスクのうちで最も長い時間Ｔ
_Umaxと、ＰＣＲタスクを分割したサブタスクのうちで最
も長い時間Ｔ_Pmaxとが１つの基本ポーリングループに含
まれていたとしてもこれらの時間の総和も、一定時間内
（１ＴＳ）である。

【００５５】図６に示すように、一定時間内（１ＴＳ）
に基本ポーリングループＢＰＬが少なくとも１回起動さ
れることによって、一定時間内（１ＴＳ）に各オリジナ
ルタスクが少なくとも１回確実に起動されている。これ
に対して、上記従来方法では、一定時間内（１ＴＳ）に
基本ポーリングループＢＰＬが少なくとも１回起動され
ることが困難な場合があり、この場合には、一定時間内
（１ＴＳ）に各オリジナルタスクが少なくとも１回起動
させることを保証することができない。

【００５６】図７は、上記実施例をＭＰＥＧ２システム
に適用した場合の一例の説明図であり、基本ポーリング
ループＢＰＬを起動する動作の概要を示す図である。

【００５７】ここでは、一定時間内（１ＴＳ）にリアル
タイム処理をしなければならない単位として、トランス
ポートストリームＴＳの１パケットの処理時間を設定し
てある。１トランスポートストリームＴＳ内のポーリン
グのタイミングは、たとえば任意周期の螺旋曲線のよう
に刻々と変化する。しかし、上記オリジナルタスク分割
手段と、サブタスク選択・実行手段と、基本ポーリング
ループ起動回数設定手段とによって、基本ポーリングル
ープＢＰＬに含まれる各オリジナルタスクが、一定時間
内（１トランスポートストリームＴＳ）にＮ_BPL 回以上
スケジュールされることが保証される。

【００５８】図８は、上記実施例をＭＰＥＧ２システム
に適用した場合の具体的な例を示す図である。

【００５９】図８には、実際のトランスポートストリー
ムの処理において、Ｖｉｄｅｏ、Ａｕｄｉｏ、Ｕｓｅ
ｒ、ＰＣＲ、ＰＳＩ、Ｎｕｌｌ等の起動すべき各オリジ
ナルタスクによって生成される各パケットの順序や割合
を示してある。この場合、各エレメンタリーストリーム
ＥＳの実際の規定のレートは、Ｖｉｄｅｏ：５．０Ｍｂ
ｐｓ，Ａｕｄｉｏ：２５６ｋｂｐｓ，Ｕｓｅｒ：６４ｋ
ｂｐｓ，ＰＣＲ：１００ｍｓｅｃに１個、ＰＳＩ：１ｓ
ｅｃに１個、全体のトランスポートストリームＴＳのレ
ートは６．１４４Ｍｂｐｓであり、図８に示す各オリジ
ナルタスクによって作成される各パケットの割合は、こ
れらの規定レートに従ったものになっていることがわか
る。

【００６０】上記実施例によれば、従来のリアルタイム
情報処理方法で不可欠な割り込みを前提とせず、ポーリ
ングを前提とした処理方法であるので、従来のリアルタ
イム情報処理方法で特に問題となっている多重割り込み
のプライオリティ制御用の複雑なハードウェアを必要と
せず、また、オリジナルタスク切替えに必要なコンテキ
ストスイッチ用の膨大なメモリと処理時間とを必要とせ
ず、また、従来のリアルタイム情報処理装置よりも小型
であり、経済的である。

【００６１】また、上記実施例のキーポイントは、リア
ルタイム情報処理の実現における割り込み処理の不要化
である。ＣＰＵとメモリを中心とした通常の計算機シス
テムや、オンボードやオンチップのエンベディドシステ
ム上にリアルタイム情報処理を今後とも構築していく必
要があり、複雑な割り込み制御は、これらのシステムの
高速化を阻止する要因の１つであるので、割り込みを不
要化した上記実施例の意義は大きい。また、ＣＰＵとメ
モリとを中心としたリアルタイム情報処理システムは、
ＶＬＳＩ技術の進展、特に、メモリの高速化、大容量化
と、ＣＰＵの高速化等の恩恵を直接受けることができ、
さらに、リアルタイム情報処理システムの簡単化と汎用
化等、将来的に有望な情報処理システムの構成を可能と
する新しい情報処理方法である。

【００６２】さらに、ＣＰＵとメモリとを中心としたシ
ステムの構成は、ＶＬＳＩ上にインプリメントするに際
しても、ＶＬＳＩ技術の進展によって、今日では、高速
なオンチップの内蔵型ＣＰＵ（コアＣＰＵと呼ぶ）や、
高速大容量なオンチップのメモリ等がＶＬＳＩライブラ
リとして供給されているので、１チップのＶＬＳＩ化が
容易に可能になる。したがって、上記実施例は、容易に
ＶＬＳＩ化することができるシステムであり、このＶＬ
ＳＩ化によって、従来のリアルタイム情報処理方法に比
べ、小型化、経済化を図ることができる。

【００６３】ＭＰＥＧ２システムパートプロトコル処理
を実現する場合、ハードウェアとして、図１に示す装置
を適用し、そのソフトウェア（ファームウェア）とし
て、上記実施例を利用すると、オンチップ・エンベディ
ドシステムを容易に実現できるので、１チップのＶＬＳ
Ｉ化が可能であり、従来のリアルタイム処理を実現する
ＭＰＥＧ２のシステムパートのプロトコル処理装置に比
べて、小型であり経済的であるリアルタイム情報処理可
能なＭＰＥＧ２システムパートのプロトコル処理装置を
実現することができる。

【００６４】また、上記実施例では、リアルタイム情報
処理として、それを実現するためのハードウェアへの無
理な要求がなく、極めて簡単な情報処理システムを提供
することができる。ＶＬＳＩ上にインプリンメントする
場合、コアＣＰＵやメモリ等はライブラリとして提供可
能なので、上記実施例を実現する場合、アプリケーショ
ンに必要な機能のみを専用ハードウェアで実現するだけ
で足りる。これらのアプリケーションに必要な機能は、
近年の論理合成技術で極めて容易に実現できる。このよ
うに、上記実施例は、ライブラリ化された（部品化され
た）コンポーネントをベースとした極めて簡単な構成で
あるので、ＶＬＳＩ設計技術における上位合成技術（た
とえばシステムレベルシンセシス等）の対象のターゲッ
トアーキテクチャとしても極めて有効であり、上位合成
技術の恩恵を受け、近い将来、上記実施例をベースにし
たリアルタイム情報処理システムを上位仕様記述に応じ
て、ＶＬＳＩ上に自動合成することが可能になる。

【００６５】上記のように、将来的なネットワーク技術
をベースにしたマルチメディア時代において、上記実施
例によって提供される小型、経済化、ＶＬＳＩ化が可能
な新しいリアルタイム情報処理装置の果たす役割は図り
知れない。したがって、上記実施例は、ＣＰＵと専用ハ
ードウェアとで構成されるエンベディドシステム(Embed
ded System) 上に、または、それらを１つのチップ上に
集積したオンチップ・エンベディドシステム(On Chip E
mbedded System) 上に、リアルタイム情報処理を構築す
るに好適である。

【００６６】なお、上記実施例において、オリジナルタ
スクＴｏをサブタスクＴｓへ分割する方法、その分割さ
れたサブタスクＴｓを選択的に実行させるための変数の
使用の方法等は、任意に定めることができる。また、タ
ーゲットのシステムの構成、通常の計算機システムまた
はエンベディドシステム、オンボードまたはオンチップ
等を、任意に定めることができる。さらに、上記実施例
において、ＭＰＥＧ２システムパートのプロトコル処理
を用いたが、その応用の種類等も、任意に定めることが
できる。また、上記実施例において、専用ハードウェア
２０の代わりに他の専用ハードウェアを使用するように
してもよい。

【００６７】なお、上記実施例を、１つのチップ上に構
成し、所定のリアルタイム情報処理を実現するようにし
てもよい。

【００６８】さらに、上記実施例を方法の発明として把
握することができ、つまり、上記実施例は、１つのＣＰ
Ｕと専用ハードウェアとで構成され、上記ＣＰＵと上記
専用ハードウェアとの間で情報の授受を行いながら処理
を進める情報処理装置によって、複数のオリジナルタス
クを、上記ＣＰＵ上で時間多重で処理するリアルタイム
情報処理方法において、上記各オリジナルタスクを、自
らのオリジナルタスクよりも小さい複数のサブタスクに
分割するオリジナルタスク分割段階と、上記分割された
複数のサブタスクからその１つを選択し、実行するサブ
タスク選択・実行段階とを有し、上記各オリジナルタス
ク毎に上記サブタスクを１回づつ起動する基本ポーリン
グループの起動回数が、所定の一定時間以内に少なくと
も１回になるように、上記分割が行われ、所定のリアル
タイム情報処理を実現することを特徴とするリアルタイ
ム情報処理方法として把握することができる。

【００６９】また、上記実施例を専用ハードウェアを使
用しない方法に適用することができる。つまり、複数の
オリジナルタスクを１つのＣＰＵ上で時間多重で処理す
るリアルタイム情報処理方法において、上記各オリジナ
ルタスクを、自らのオリジナルタスクよりも小さい複数
のサブタスクに分割するオリジナルタスク分割段階と、
上記分割された複数のサブタスクからその１つを選択
し、実行するサブタスク選択・実行段階とを有し、上記
各オリジナルタスク毎に上記サブタスクを１回づつ起動
する基本ポーリングループの起動回数が、所定の一定時
間以内に少なくとも１回になるように、上記分割が行わ
れ、所定のリアルタイム情報処理を実現することを特徴
とするリアルタイム情報処理方法として把握することが
できる。

【００７０】また、上記実施例を、専用ハードウェアを
使用しない装置、つまり、複数のオリジナルタスクを、
１つのＣＰＵ上で時間多重で処理するリアルタイム情報
処理装置に適用することができる。

【００７１】

【発明の効果】本発明によれば、リアルタイム情報処理
において、従来、不可欠な多重割り込みのプライオリテ
ィ制御用のハードウェアと、オリジナルタスク切替えに
必要なコンテキストスイッチ用のメモリと処理時間と等
のオーバヘッドを排除することができるという効果を奏
する。

【図面の簡単な説明】

【図１】本発明の一実施例のリアルタイム情報処理装置
ＲＩＤ１を示す図である。

【図２】上記実施例において、ＭＰＥＧ２準拠のシステ
ムパートが規定するプロトコル処理の概要を示す図であ
る。

【図３】上記実施例において、ＭＰＥＧ２システムパー
トが規定する２つの処理を実現するときに使用するバッ
ファメモリ１の使用例について示す図である。

【図４】オリジナルタスクＴｏまたはサブタスクＴｓを
実行する動作を示すフローチャートである。

【図５】タスクを実行するイメージを示す図である。

【図６】上記実施例における基本ポーリングループ起動
回数設定の説明図である。

【図７】上記実施例をＭＰＥＧ２システムに適用した場
合の一例の説明図であり、基本ポーリングループＢＰＬ
を起動する動作の概要を示す図である。

【図８】上記実施例をＭＰＥＧ２システムに適用した場
合の具体例を示す図である。

【図９】従来のＭＰＥＧ２システムにおけるトランスポ
ートストリームＴＳの多重化処理の動作を示すフローチ
ャートである。

【図１０】従来例において、各オリジナルタスクを起動
する場合にリアルタイム処理が不可であることを示す図
である。

【符号の説明】

ＲＩＤ１…リアルタイム情報処理装置、 １０…ＣＰＵ、 ２０…専用ハードウェア、 Ｔｏ…オリジナルタスク、 Ｔｓ…サブタスク、 ＢＰＬ…基本ポーリングループ、 Ｎ_BPL …基本ポーリングループの起動回数。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のオリジナルタスクを、１つのＣＰ
   Ｕ上で時間多重で処理するリアルタイム情報処理方法に
   おいて、 上記各オリジナルタスクを、自らのオリジナルタスクよ
   りも小さい複数のサブタスクに分割するオリジナルタス
   ク分割段階と；上記分割された複数のサブタスクからそ
   の１つを選択し、実行するサブタスク選択・実行段階
   と；を有し、上記各オリジナルタスク毎に上記サブタス
   クを１回づつ起動する基本ポーリングループの起動回数
   が、所定の一定時間以内に少なくとも１回になるよう
   に、上記分割が行われ、所定のリアルタイム情報処理を
   実現することを特徴とするリアルタイム情報処理方法。
2. 【請求項２】１つのＣＰＵと専用ハードウェアとで構成
   され、上記ＣＰＵと上記専用ハードウェアとの間で情報
   の授受を行いながら処理を進める情報処理装置によっ
   て、複数のオリジナルタスクを、上記ＣＰＵ上で時間多
   重で処理するリアルタイム情報処理方法において、 上記各オリジナルタスクを、自らのオリジナルタスクよ
   りも小さい複数のサブタスクに分割するオリジナルタス
   ク分割段階と；上記分割された複数のサブタスクからそ
   の１つを選択し、実行するサブタスク選択・実行段階
   と；を有し、上記各オリジナルタスク毎に上記サブタス
   クを１回づつ起動する基本ポーリングループの起動回数
   が、所定の一定時間以内に少なくとも１回になるよう
   に、上記分割が行われ、所定のリアルタイム情報処理を
   実現することを特徴とするリアルタイム情報処理方法。
3. 【請求項３】 複数のオリジナルタスクを、１つのＣＰ
   Ｕ上で時間多重で処理するリアルタイム情報処理装置に
   おいて、 上記各オリジナルタスクを、自らのオリジナルタスクよ
   りも小さい複数のサブタスクに分割するオリジナルタス
   ク分割手段と；上記分割された複数のサブタスクからそ
   の１つを選択し、実行するサブタスク選択・実行手段
   と；を有し、上記各オリジナルタスク毎に上記サブタス
   クを１回づつ起動する基本ポーリングループの起動回数
   が、所定の一定時間以内に少なくとも１回になるよう
   に、上記分割が行われ、所定のリアルタイム情報処理を
   実現することを特徴とするリアルタイム情報処理装置。
4. 【請求項４】１つのＣＰＵと専用ハードウェアとで構成
   され、上記ＣＰＵと上記専用ハードウェアとの間で情報
   の授受を行いながら処理を進める情報処理装置によっ
   て、複数のオリジナルタスクを、上記ＣＰＵ上で時間多
   重で処理するリアルタイム情報処理装置において、 上記各オリジナルタスクを、自らのオリジナルタスクよ
   りも小さい複数のサブタスクに分割するオリジナルタス
   ク分割手段と；上記分割された複数のサブタスクからそ
   の１つを選択し、実行するサブタスク選択・実行手段
   と；を有し、上記各オリジナルタスク毎に上記サブタス
   クを１回づつ起動する基本ポーリングループの起動回数
   が、所定の一定時間以内に少なくとも１回になるよう
   に、上記分割が行われ、所定のリアルタイム情報処理を
   実現することを特徴とするリアルタイム情報処理装置。
   イム情報処理装置。
5. 【請求項５】 請求項３または請求項４において、上記
   リアルタイム情報処理装置は、１つのチップ上に構成さ
   れ、所定のリアルタイム情報処理を実現することを特徴
   とするリアルタイム情報処理装置。
6. 【請求項６】 請求項３〜請求項５のいずれか１項にお
   いて、 上記所定のリアルタイム情報処理は、複数の入力ポート
   から入力された複数の入力ストリーム中のデータを、所
   定のシンタックスに従って、データの組立、分解、挿
   入、削除、加工、並び替え等の処理を行い、複数の出力
   ポートへ複数の出力ストリームとして出力するプロトコ
   ル処理であることを特徴とするリアルタイム情報処理装
   置。