JPH1063509A - 浮動レジスタ・スピル・キャッシュ - Google Patents

Abstract

(57)【要約】 SPARC-V9アーキテクチュア仕様に適合したマイクロプロ
セッサ１２を使用する浮動小数点単精度レジスタ１４、
コンピュータ１０の使用効率を改善するための浮動レジ
スタ・スピル・キャッシュ法２０。値は、複数個の浮動
スピルスロット２４を有する浮動スピル・キャッシュ２
２として使用される複数個の倍精度レジスタ１６内に一
時的に保存される。値は単精度レジスタ１４の一つから
スピルパッド３０として使用される第２の単精度レジス
タ１４に、ついでスピルパッドから、選択された浮動ス
ピルスロット２４の一つに一般的にシフトされる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明はコンピュータマイクロプロセッサ
アーキテクチュアの分野とその効率的応用および使用に
関するものであり、より具体的には浮動小数点レジスタ
の効率的使用を改良する方法と手段に関するものであ
る。本発明による浮動レジスタ・スピル・キャッシュの
現在の主たる用途分野は、単精度演算を実行するとき
に、ある倍精度レジスタが十分使用されないことがある
スケーラブルプロセッサアーキテクチュア（"SPARC"）
および同様の構成を用いるコンピュータである。

【０００２】

【発明の背景】レジスタスピルは、演算速度をコンピュ
ータアーキテクチュアの設計の主たる目的とする環境に
おいて、またかかるアーキテクチュアの利点を完全に活
用しようとするソフトウェアにおいて、比較的低速であ
るという意味で高価な演算である。一般的にレジスタス
ピルは、CPUのレジスタファイルからはるかに低速で非
効率的にしかアクセスできない２次記憶媒体にレジスタ
の内容を移動することを伴う。レジスタスピルは、すべ
ての利用可能なレジスタが使用中で、レジスタの内容を
メモリ位置内にストアするための命令を、生成したコー
ドに挿入する必要があるときに発生する。これは計算用
の割当てのためにレジスタを解放する目的で実行され
る。レジスタスピルには本来コストがかかるので、レジ
スタの割当てと使用に多大な努力が注がれたが、かかる
努力の主たる目標の一つはスピル・レジスタの必要性を
最小限に抑えることである。かかる努力の一例は、本発
明者に付与された米国特許第5,418,958号、名称"Alloca
tion by Decomposing, Re-Connecting and Coloring Hi
erarchical Program Regions"に見ることができる。

【０００３】SPARC-V9はSPARCインターナショナルのSPA
RCアーキテクチュア委員会が作成したマイクロプロセッ
サの仕様である。SPARC-V9は特定のチップではない。そ
うではなくて、SPARCインターナショナルからライセン
スを得た人なら誰でもマイクロプロセッサとして実現す
ることのできるアーキテクチュアの仕様である。図１は
SPARCアーキテクチュアの一側面を概略的に示してい
る。ここでコンピュータ１０はマイクロプロセッサ１２
を備えている。当業者には理解できるようにマイクロプ
ロセッサ１２は図１の概略図の中で比率を無視して表現
され、またこの図ではマイクロプロセッサ１２のごく少
数の関連ある論理的構成部品しか図示されていないが、
それは本開示に関連するコンピュータの側面をよりわか
りやすく図示するためである。コンピュータ１０は一般
的に多数の通常の周辺機器、例えば、モニタ、キーボー
ドなどを備えているが、かかる周辺機器にはコンピュー
タ１０との間でプログラムとデータを転送するための外
部記憶装置１３も含まれる。外部記憶装置１３は、フロ
ッピイディスクドライブ、ハードディスクドライブ、CD
ROMドライブなどの、きわめて多数の各種のタイプの装
置の中のいずれでもよい。さらに注意すべき点は、図１
でマイクロプロセッサ１２は一体型のユニットして図示
されているが、SPARC-V9仕様はSPARC-V9アーキテクチュ
アを単一のチップ内に実現することを要求してはいな
い。

【０００４】V9バージョンのSPARCアーキテクチュアは%
f0から%f31で指定された32個の単精度（32ビット）浮動
小数点レジスタ１４と、%d0から%62で指定された32個の
倍精度（64ビット）浮動小数点レジスタ１６と、を定め
る。第１の16個の倍精度レジスタ１６は32個の単精度レ
ジスタ１４と重なって、それぞれの倍精度レジスタが単
精度レジスタ１４の２つと同じ物理的または論理メモリ
に対応し、これを使用する。例えば、%d0で指定された
倍精度浮動小数点レジスタ１６は%f0と%f1で指定された
２つの単精度レジスタ１４と重なる。第２の16個の倍精
度レジスタ１６は単精度レジスタ１４と重ならない。第
１の16個の倍精度レジスタ１６は偶数のアドレス番号%d
0、%d2、%d4、・・・%d30で指定され、第２の16個の倍
精度レジスタ１６は、ここでは偶数のアドレス番号%d3
2、%d34、%d36、・・・%d62で指定される。この配列はD
avid L. WeaverとTom Germondが編集し、SPARC INTERNA
TIONALの後援によってPTR Prentice Hallが発行した"Th
e SPARC Architecture Manual"(ISBN# 0-13-099227-5)
にもっと詳細に議論されている。ここで注意すべきこと
は、「単精度」と「倍精度」という用語にときどき異な
る定義がつけられることである。本書において、これら
の用語は「低精度」と「高精度」と同義語とし、低精度
と高精度がそれぞれ単精度と倍精度と定義されるか、ま
たはそれぞれ倍精度と４倍精度、などと定義されるかを
区別しない。

【０００５】図１の略図に示したごとく、スタックメモ
リ１８もコンピュータ１０の中に含められる。本書に使
用された用語「スタックメモリ」は「ランタイムメモ
リ」として割り当てられたメモリユニットの部分を指す
ものとする。典型的なレジスタ・スピルとスタックメモ
リ１８からのリロードの一つの例は次のように表記する
ことができる。

【０００６】スピル： st %f2,[%sp+92] リロード： ld [%sp+92],%f10 ここで、

【０００７】"st"と"ld"はそれぞれスピルおよびリロー
ドのコマンドである。%spはスタックポインター位置で
あり、この例では、%sp+92は%sp+92のスタックメモリ位
置を表し、このメモリ位置は単なる例にすぎず、特別の
意味はない。%f＃（＃は整数を表す）は大きさが４バイ
トの単精度浮動小数点レジスタ１４を定義し、上述の例
では、単精度浮動小数点レジスタ%f2は位置sp+92でメモ
リスタック１８内に最初にスピルし、ついで位置sp+p2
内のデータが単精度レジスタ%f10内にリロードされるよ
うに記載されている。

【０００８】SPARC-V9アーキテクチュアによれば、単精
度算術演算は単精度レジスタ１４内のオペランドにしか
適用できない。さらに、単精度算術演算の結果は単精度
レジスタ１４にしか書き込めない。したがって、単精度
算術演算だけが実行されるとき、または単精度演算に負
荷を掛ける単精度と倍精度の算術演算の組み合わせの
間、倍精度レジスタ１６は十分使用されず、他方では単
精度レジスタ１４の利用可能な量が不足して、過剰なレ
ジスタスピルを防止できないことがある。

【０００９】本発明者の知る限り、先行技術において、
単精度レジスタ１４を増やすために倍精度レジスタ１６
の使用を可能にする方法や手段は全く存在しない。事
実、SPARC-V9の仕様はとくに単精度データを倍精度レジ
スタ１６に書き込めないようにしているので、これをあ
えて行うことはSPARC-V9の制作者の直感と意図の両方に
反することのように思われる。

【００１０】

【発明の概要】したがって、本発明はSPARC-V9に基づく
コンピュータ、または本書に述べたSPARC-V9アーキテク
チュアの関連する態様を含む任意のコンピュータ内で単
精度算術演算の間の処理速度を向上させることを意図す
るものである。これは単精度データを保持するために倍
精度レジスタを使用することによって達成される。

【００１１】要するに、本発明の好適実施態様は、コー
ドがコンパイラによって生成されたとき、マイクロプロ
セッサを制御するためのコード内に最終的に実現され
る、マクロプロセッサの動作方法である。本発明の方法
は、利用可能な単精度レジスタ内にすぐに収納できる量
を超えた単精度データを収容するために利用可能であっ
て、十分使用されていない倍精度レジスタの使用を可能
にする。利用可能な単精度レジスタの隣接する対は倍精
度レジスタとしてアドレスできるので、データはそのよ
うな単精度レジスタの対から一時的保存のために倍精度
レジスタ内に移動され、マイクロプロセッサによる単精
度算術演算を完了するために要求されたときは、かかる
倍精度レジスタから上記単精度レジスタの対に移動され
る。これには通常２組の移動が必要になる。それは当初
データが保存された単精度レジスタから、そのデータを
倍精度レジスタに転送させるため単精度レジスタの特定
の隣接する対への第１の移動と、単精度レジスタの特定
の隣接する対からデータの一時的保存のために使用され
る倍精度レジスタへの第２の移動である。しかしなが
ら、以下に詳細に述べるごとく、適切な場合、２つの別
個の移動の必要性を無くすることによってさらに性能を
高めることができる。

【００１２】本発明によれば、十分使用されていない資
源がもっと完全に使用され、コンピュータの性能はそれ
だけ向上する。本発明による方法はSPARC-V9仕様、かか
る仕様に従って製造されたハードウェア、およびそれに
使用するために設計されたソフトウェアと完全互換性が
ある。

【００１３】本発明の上記およびその他の態様は、本発
明を実施するために現在判明している最良の態様および
本書に記載され、いくつかの図面に図示された好適実施
態様の工業的応用可能性に照らして当業者には明らかに
なるであろう。

【００１４】

【好適実施態様の説明】下記の詳細な記載は例として本
発明を説明するものであり、本発明の原理を制限するも
のではない。本発明を実施するための現在知られている
最良の態様は浮動レジスタ・スピル・キャッシュ法であ
る。本発明の浮動レジスタ・スピル・キャッシュ法は図
２の流れ図に図示され、図中に一般的に参照番号２０で
示されている。図３は本発明によるコンピュータ１０の
資源割振りを示す、図１と同様の論理的略図である。図
３に示すごとく、本発明の方法２０によれば、第２の組
の倍精度レジスタ１６（偶数番号%d32から%d62で指定さ
れ、単精度レジスタ１４と共通でないもの）は浮動スピ
ル・キャッシュ２２である。浮動スピル・キャッシュ２
２内のこれらの倍精度レジスタ１６は浮動スピル・スロ
ット２４で示される。

【００１５】本発明の方法２０によれば、浮動スピル・
キャッシュ２２はコンパイラによってそこに値をスピル
させることのできるさらに別の媒体と見なされる。浮動
スピル・キャッシュ２２の使用は単精度（浮動）レジス
タ１４だけを単純に使用する場合ほど早くないが、それ
はスピル・キャッシュ２２はコンピュータ１０の単精度
機能単位で直接アクセスできないからである。しかしな
がらデータは、メモリスタック１８に書き込み、そこか
ら回復するよりもはるかに高速に浮動スピル・キャッシ
ュ２２に書き込み、そこから回復できるので、メモリス
タック１８にスピルするレジスタに比較してはるかに時
間の節約になる。この点に関して、浮動値が単精度レジ
スタ１４からメモリスタック１８に保存されることを特
徴とする、本書で先に述べた従来の先行技術のメモリス
タック１８へのスピルと同様に、本発明による浮動レジ
スタ・スピル・キャッシュ法２０によれば、スピルした
浮動値は浮動スピルスロット２４内に保存され、必要に
応じて同じ浮動スピルスロット２４から後に回復され
る。

【００１６】図２に戻って、上記の一般的説明に従っ
て、基本的浮動スピル・キャッシュ法２０は「スピル」
動作２６と「回復」動作２８を有する。図２の例によれ
ば、一対の単精度レジスタ１４と共存している倍精度レ
ジスタ１６の１つはスピルパッド３０で表される。図３
によれば、スピルパッド３０は%d30で示される倍精度レ
ジスタ１６であることが分かるが、%d0と%d30の間の倍
精度レジスタ１６のどれでもそれに指定されることがで
きる。また、図２の例において、データは%d62で表され
る浮動スピルスロット２４に保存され、そこから回復さ
れるが、同じ例を浮動スピル・キャッシュ２２内の任意
の浮動スピルスロット２４に適用することもできる。上
記の説明に照らして、それぞれの浮動スピルスロット２
４が２つの単精度レジスタ１４の内容を収容する容量を
持つことが認められるだろう。この容量を完全に使用す
るために、「スピルパッド初期化」動作３２はスピルパ
ッド３０を特定のスピルスロット２４内に含まれる値に
初期化する。上述のごとく、この例の目的のために、特
定のスピルパッド２４は%d62で示されたものである。こ
れは、浮動小数点値を倍精度レジスタ１６（%d62）から
倍精度レジスタ１６（%d30）に移動することを意味する
fmovd %d62、%d30で表すことができる。

【００１７】次は、本発明の方法による「スピル」動作
２６内の「スピルパッドへの値の移動」動作３４で、ス
ピルされる単精度レジスタ１４の値がスピルパッド３０
に移動される。スピルされる単精度レジスタ１４が%f2
で示されるものであるこの例において、これはfmovs %f
5、%f30で表される。図３から分かるように、%f30で表
される単精度レジスタ１４はスピルパッド３０と一致す
る。ここで注意すべきは、スピルパッド３０内の他の単
精度レジスタ１４（%f31で示されるもの）はこの例のた
めに選択された特定のものに加えて、あるいはその代わ
りに使用することができる。すべてのこのような選択の
場合そうであるように、どの特定のアドレスが書き込ま
れるか、あるいは回復されるかは、それによって実行さ
れる特定の演算の必要に応じてコンピュータ１０によっ
て選択される。特定の演算との関連においてどのアドレ
スが使用されるかということは、特に本書に開示された
場合をのぞいて、一般的に本発明の範囲を越えており、
且つ、かかる選択は当業者には理解されるであろう。

【００１８】「スピル」動作２６を終了するために、%f
2で示された単精度レジスタ１４の値を現在含んでいる
スピルパッド３０の新しい値は、「スピルスロットへの
スピル」動作３６において選択された浮動スピルスロッ
ト２４（この例では%d62で示された浮動スピルスロット
２４）内に移動される。これをfmovd %d30,%d62 と表す
ことができる。

【００１９】つぎに、当業者には理解できるように、先
に本書で説明した「スピル」動作２６の結果として、
（特定の%f2浮動レジスタ１４の値を含むように修正さ
れた）スピルパッド３０の変更された値に対応する浮動
スピルスロット２４部分だけが変更され、残りの浮動ス
ピルスロット２４は「スピル」動作２６の最初に含んで
いたのと同じ値を含むようにリロードされる。したがっ
て、それぞれの浮動スピルスロット２４は２つの単精度
レジスタ１４の値を収納する容量を確保することとがで
きる。

【００２０】さらに別の例として、%f5で示される単精
度レジスタ１４の内容を同じ浮動スピルスロット２４の
別の半分（%d62）にスピルさせる「スピル」動作２６の
サンプルは、つぎのように記すことができる。

【００２１】fmovd %d62,%d30 fmovs %f5,%f31 fmovd %d30,%d62

【００２２】「回復」動作２８はコンピュータ１０が
「スピル」動作２６において浮動スピルスロット２４の
一つに、先にスピルさせたデータを要求したときに実行
される。ここで、浮動レジスタ・スピル・キャッシュ法
２０のこの基本的例を完了するために「スピル」動作２
６と「回復」動作２８の両方が要求されるが、浮動レジ
スタ・スピル・キャッシュ法２０は一般的に連続して実
行されないことが分かるだろう。実際、「スピル」動作
２６が数回反復され、それにつづいて「回復」動作２８
が数回反復されることがある。すなわち、スペースの必
要に応じてデータはスピルし、コンピュータ１０がデー
タを必要とするのに応じて回復される。データを数回ス
ピルさせる必要が生じてから、スピルさせたデータのい
ずれかを回復する必要が生じることがある。

【００２３】「スピルスロットからの回復」動作４０に
おいて、要求された特定の浮動スピルスロット２４（こ
の例では%d62）の内容はスピルパッド３０に移動され
る。これを fmovd %d62,%d30 と記すことができる。つ
ぎに、「スピルパッドからの回復」動作４２において、
ロードされる特定の単精度レジスタ１４（この例では%f
10）は、要求されたデータを含むスピルパッド３０内の
単精度レジスタ１４からロードされる。この例では、こ
れは%f30で示された単精度レジスタ１４とする。これを
fmovs %f30,%f10と記すことができる。

【００２４】図２の流れ図と、本書の関連する開示に照
らして理解できるように、本発明の現在知られている最
良の実施態様２０によれば、任意の単精度レジスタ１４
の値は、実際、任意の浮動スピルスロット２４に個別に
スピルさせ、またそこから回復することが可能で、一方
それぞれの浮動スピルスロット２４は２つの単精度レジ
スタ１４に相当する全容量を保持することができるが、
個別の値を直接一つの単精度レジスタ１４から一つの浮
動スピルスロット２４内に移動させることはできない。
これらの目的を共に達成するために、本発明の現在知ら
れている最良の実施態様２０の実例においては、単精度
レジスタ１４から浮動スピルスロット２４にデータをス
ピルさせるために３つの移動が要求される。状況によっ
ては、次のようにしてこの手順をさらに最適化できる：
ここでは特に検討しないプログラムデータ流れ解析その
他の手段によって、浮動スピルスロット２４の半分が現
在使用状態（「生きている状態」）にないと判定できた
とき、「スピルパッド初期化」動作３２を実行する必要
はなく、この動作は省略可能である。すなわち、「スピ
ルパッド初期化」動作３２の目的は必要なデータを、現
在書き込まれていない浮動スピルスロット２４の半分の
中に保存することだけである。その位置に特定のデータ
が存在しないとき、「スピルパッド初期化」動作３２は
不要になる。かかる第１の「最適化スピル」動作２６ａ
の例は図４に示され、データが単精度レジスタ１４（%f
2）から浮動スピルスロット２４（%d62）にスピルさ
れ、また浮動スピルスロット２４（%d62）が後に単精度
レジスタ１４の一つにリロードしなけばならないデータ
をすでに含んでいないことが分かっているとき、下記の
ように表すことができる。

【００２５】fmovs %f2,%f30 fmovd %d30,%d62

【００２６】ここで、上述の特定の実例の場合と同じ
く、選択された単精度レジスタ１４（上の例では%f2）
は倍精度レジスタ１６（上の例では%d2）と共存してい
る単精度レジスタ１４のその対応する対の最初のものに
あたる。さらに「スピルパッドへの値の移動」動作３４
はスピルパッド３０（上の例では%f30）内の第１の単精
度レジスタ１４内にデータを移動して選択された浮動ス
ピルスロット２４の第１の未分割部分が使用され、次い
で図５に示す「スピルスロットへの値の移動」動作４４
しか持たない第２の「最適化スピル」動作２６ｂで、デ
ータは単精度レジスタ１４から、選択された浮動スピル
スロット２４に直接移動できる。これはfmovd %d2,%d62
で表すことができる。

【００２７】選択された単精度レジスタ１４が単精度レ
ジスタ１４のその対応する対の第２のもの（%f1または%
f31）に当たり、さらに「スピルパッドへの値の移動」
動作３４がスピルパッド３０（%f31）内の第２の単精度
レジスタ１４内にデータを移動して、選択された浮動小
数点スピルスロット２４の第２の未分割部分が使用さ
れ、スピルが行われる浮動スピルスロット２４内に必要
なデータが既にないときにも、第２の最適化スピル動作
２６ｂが適用できる。

【００２８】図６は「最適回復」動作２８ａの概略を示
している。図２と関連して先に述べた、第１の「回復動
作」２８において、倍精度浮動スピルスロット２４から
単精度レジスタ１４にデータを移動すると単精度レジス
タ１４の２つが再定義されることになり、このように再
定義されとくにリロードを意図したものではないどちら
の単精度レジスタ１４も、その元の値を含むようにリロ
ードされることを保証することが一般的に必要で、それ
によって、「回復」動作２８内で２つの別個の回復（移
動）動作が必要になる。再定義されたが、とくにリロー
ドを意図したものではない単精度レジスタ１４が関連デ
ータを含んでいないことが分かったとき、その中に単一
の「スピルスロットからレジスタへの移動」動作４６を
有する、「最適化回復」動作２８ａを使用することがで
きる。これは、浮動スピルスロット２４（%d62）から倍
精度レジスタ１６（%d10）に移動する場合に fmovd %d6
2,%d10で表すことができ、また単精度レジスタ１４（%f
11）が必要なデータを含んでおらず、データが単精度レ
ジスタ１４（%f10）内に移動されることを意図すると
き、データを単精度レジスタ１４（%f11）内に移動する
ことを意図し、単精度レジスタ１４（%f10）が必要なデ
ータを含んでいないときにも適用できる。

【００２９】図７はフロントエンド５０と、コードオプ
ティマイザ５２とバックエンドコードジェネレータ５４
を有する典型的な最適化コンパイラ４８を示す。コンパ
イラ４８のフロントエンド５０は入力としてソース言語
プログラム５６（すなわち、Ｃ言語、FORTRAN、などの
ソース言語で書かれたプログラム）を取り、ソース言語
プログラム５６に対して各種の、字句、構文および意味
解析を実行する。第１の中間コード５８はコードオプテ
ィマイザ５２モジュールへの入力として使用され、本発
明の浮動レジスタ・スピル・キャッシュ法２０が実行さ
れる特定のタイプのコンピュータ１０に従って結果を最
適化するために、第１の中間コード５８の改良が試みら
れる。

【００３０】コードオプティマイザ５２は第２の中間コ
ード６０をコードジェネレータ５４に出力し、ジェネレ
ータ５４は第２の中間コード６０を２進プログラム６２
に変換する。２進プログラム６２は、この例では、図３
の外部記憶装置１３である媒体内に保存され、実現され
るものである。（外部記憶装置１３との関連において本
書で先に述べた形態のいずれか、またはプログラムを物
理的に保存できるほぼ任意の他の形態で実現された）２
進プログラム６２は、本発明によれば、２進プログラム
６２を実行したときに浮動レジスタ・スピル・キャッシ
ュ法２０が実現されるように構成されている。

【００３１】ここで注意すべきは、最適化コンパイラ４
８は、必ずしも本発明の浮動レジスタ・スピル・キャッ
シュ法２０が実行されるコンピュータ１０である必要は
ないコンピュータ内で正常に動作することである。当業
者には理解できるように、通常の状況ではコードはコン
パイルされ、ついで複数の末端使用者によって実行され
る２進の形式で分配される。実際、最適化コンパイラ４
８がその中で動作するコンピュータはコンピュータ１０
と同じタイプである必要はなく、あるいは最適化コンパ
イラ４８がその中で動作するコンピュータは本発明の浮
動レジスタ・スピル・キャッシュ法２０を実現するこの
できるタイプである必要はない。それにもかかわらず、
本発明の方法の現在知られている最良の実施態様２０の
場合、本発明の方法を実行し制御するためのコードは、
SPARCアーキテクチュアを用いる同様なコンピュータで
コンパイルされ実行されることが予想され、この単純化
された例の目的のためには、関連するコードが図３に示
したコンピュータ１０でコンパイルされると共に、つい
で、必要ならば実行されるものとする。

【００３２】本書に先に述べたごとく、また当業者には
周知のごとく、コードオプティマイザ５２は最適化コン
パイラ４８内でいくつかの異なる機能を実行する。図８
は最適化コンパイラプロセス６４のブロック図である。
最適化コンパイラプロセス６４は本書における浮動レジ
スタ・スピル・キャッシュ法２０の議論に関連する限り
においてコードオプティマイザ５２（図７）を記述して
いる。最適化コンパイラプロセス６４において、仮想レ
ジスタ干渉グラフの作成動作６６は、図９のいくつかの
図に示したような仮想レジスタ干渉グラフ６８を実現す
るための周知の従来の方法に従って実現される。かかる
方法は、"Method andSystem for Register Allocation
Using Multiple Interference Graphs"という名称で199
6年3月25日に提出された同時係属米国特許出願通番08/6
21,409号に詳しく論じられている、この同時係属出願は
参考文献として本書に合体されている。

【００３３】第１の仮想レジスタ干渉グラフ６８ａはコ
ードオプティマイザ５２によって複数個の仮想「ノー
ド」７０が識別された直後の仮想レジスタ干渉グラフ６
８の初期状態を示している。ノード７０は複数個の「エ
ッジ」７２によって接続され示されている（図９の図の
中でノードを相互接続する線で表されている）。ノード
７０とエッジ７２の識別に関する議論は、先行技術の開
示の一部として、本書で先に参照した米国特許第5,418,
958号に含められている。要するに、ノード７０はソー
スプログラム５６の実行に必要なレジスタを表してい
る。図９の図の大幅に簡略化した例において、識別され
た４つのノード７０（%v100から%v103で示される）と、
４つの相互連結エッジ７２がある。第１の仮想レジスタ
干渉グラフ６８ａにおいてノード７０は、ソースプログ
ラム５６によって命じられた一連の単精度動作を実行す
るのに利用可能な現実の物理的単精度レジスタ１４の有
無とは無関係に識別される。再度、図８のコードオプテ
ィマイザ５２の図に戻って、エッジ７１は仮想レジスタ
干渉グラフ６８ａの既知の彩色法に従って、仮想レジス
タ干渉グラフの彩色動作７４で識別される。エッジ識別
決定動作７６はエッジ７２が残っているかを検査する。
エッジ７２が残っていないとき、物理的レジスタ割当て
動作７５において、コードオプティマイザ５２は仮想ノ
ード７０を利用可能な物理的レジスタ（この例では、単
精度レジスタ１４である）に割り当てる。

【００３４】仮想レジスタ干渉グラフ６８内にエッジ７
２があるとき（図９の第１の仮想レジスタ干渉グラフ６
８ａにあるのと同じように）、エッジ識別決定動作７６
からコードオプティマイザ５２の動作は仮想レジスタス
ピル動作７８に進む。比較のために、図９の例におい
て、%v101で示されたノード７０が、通常の仕方で、メ
モリ位置%sp+92にスピルし、コードオプティマイザ５２
の動作が仮想レジスタ干渉グラフ彩色動作７４に復帰し
て、図９に示すような第２の仮想レジスタ干渉グラフ６
８ｂを生成する。ここで注意すべきは、これらが従来の
先行技術のレジスタスピルとの関連において本書で先に
述べた例であることである。コードオプティマイザ５２
において、先に本書で論じたレジスタスピルと比較し
て、単精度レジスタ１４は最適化コンパイラ４８の実行
の間に（必ずしも）実際にスピルするわけではない。そ
うではなくて、本書に先に開示した命令は最適化コンパ
イラ４８から生じる２進プログラム６２が現実にレジス
タをスピルするように挿入される。

【００３５】図９に見るごとく、ノード７０%v101がス
ピルし、第２の仮想レジスタ干渉グラフ６８ｂが仮想レ
ジスタ干渉グラフの彩色動作７４で彩色された後でも、
物理レジスタ割当て動作７５はまだすべてのノード７０
を単精度レジスタ１４にすぐに割り当てることはできな
い（なぜなら、第２の仮想レジスタ干渉グラフ６８ｂに
見るごとく、エッジがのこっているから）。エッジ識別
決定動作７６はコードオプティマイザ５２の流れを仮想
レジスタスピル動作７８に向ける。図９の例において、
先に論じた従来の先行技術のスピルとは異なり、仮想レ
ジスタスピル動作７８のこの第２の反復は、浮動小数点
スピルスロット２４%d62（図３）の第１の分割されてい
ない半分にノード７０%102をスピルする、本書に先に詳
細に述べた、スピル動作２６（図２）命令を挿入する。
これは残留エッジ７２がない第３のレジスタ干渉グラフ
５８Cに帰着し、エッジ識別決定動作７６がコードオプ
ティマイザ５２を終了させる。実際には、コードオプテ
ィマイザ５２が本発明と無関係な他の機能を実行してい
る場合、コードオプティマイザ５２はかかる他の機能を
果たしに行く。ここで言う「終わり」は単に図９の例に
示したコードオプティマイザの部分の終わりである。さ
らに理解しておかねばならないのは、コードオプティマ
イザ５２は、実際の慣行では、ソースプログラム５６の
２進プログラム６２への変換の間に、本発明のスピル動
作２６を果たすために、また本発明の回復動作２８も果
たすために、本書に先に論じた命令挿入の多くの反復を
遂行している。したがって、図９との関連において図示
したコードオプティマイザ５２の動作は本発明の方法の
現在知られている最良の実施態様２０との関連におい
て、本書に先に論じた命令のいくつかの、最適化コンパ
イラ４３による挿入の例にすぎない。

【００３６】当業者には理解できるように、コードオプ
ティマイザ５２は、本発明によれば、先行技術のコード
オプティマイザとそれほど違わない仕方で動作する。コ
ードオプティマイザ５２は、コンベンショナルメモリス
タック１８に加えて、単精度レジスタ１４のスピル先の
ポテンシャル位置として浮動スピルキャッシュ２２を利
用可能にするだけである。ある瞬間にどの浮動スピルス
ロット２４が利用可能に成るかの問題は、すぐに利用可
能な一切かつすべての資源を追跡し続けるための従来の
先行技術の方法によって追跡される。かかる先行技術の
方法によって、コードオプティマイザ５２が単精度レジ
スタ１４の一つからスピルスロット２４にスピルするの
が適切であると判定したとき、本発明のスピル動作２６
を果たすために、図２との関連において先に記載した命
令が挿入される。同様に、スピルスロット２４の一つの
中に保存されたデータがコンピュータ１０によって要求
されたとき、回復動作２８を果たすための命令が挿入さ
れて、その結果２進プログラム６２が本発明の方法２０
を完成する。図４と図５に関連して本書に先に論じた基
準が存在するとき、第１の最適化スピル動作２６ａまた
は第２の最適化スピル動作２６ｂの命令が、それぞれ、
コードオプティマイザ５２によって随意に挿入される。
図６に関連して本書に先に論じた基準が存在するとき、
最適化回復動作２８ａの命令が随意に挿入される。

【００３７】図９に関連して本書で先にとくに論じた実
例においては、単精度動作だけが遂行されるものとし
た。場合によっては、先に述べたごとく、どの単精度レ
ジスタ１４および／または浮動スピルスロット２４が別
のプログラム値を保持するためにすでに使用されていな
いことを追跡することは必要であるか、あるいは少なく
とも有利にはなるだろう。純粋に単精度プログラムの場
合これは問題にはならない。混合精度プログラム、マル
チタスク、マルチスレッド、などの場合、すでに使用さ
れている倍精度レジスタ１６の一部に手を着ける必要が
あるだろう。倍精度レジスタ１６の「第２の組」（番号
が%d32から%d62のもの）のいずれかが生きていないと
き、浮動スピルスロット２４として自由に使用できる。
一例として、それぞれのスピルスロット２４はその中で
の使用が自由であるプログラムの一部を詳細に述べる情
報で記載することができる。

【００３８】本書に先に論じたごとく、本発明の結果と
して外部記憶装置への浮動小数点レジスタのスピルに比
較して性能が向上する。浮動スピル・キャッシュの場
合、記憶装置は関与しない。保存２６および回復２８動
作の両方は完全にSPARC V9 CPU内で実行される。これに
よって浮動スピル・キャッシュが利用可能なときはいつ
でもメモリシステムへの依存が解消される。依存性を解
消することによってメモリシステムは自由に他のメモリ
の読み出しまたは書き込み要求を処理できる。メモリキ
ャッシュ機構がメモリシステムによって使用されている
場合、メモリからのスピルとリロードによって生じた有
害なメモリキャッシュ状態の変更が排除される。記憶装
置の使用は必ずしも実レジスタよりも高速とは限らず、
かなり遅くなることもある。

【００３９】本発明の浮動レジスタ・スピル・キャッシ
ュ法２０は既存のコンパイラ最適化システムおよび装置
にすぐに組み込み可能であり、本書に述べた利点が提供
されるので、業界にすぐに受け入れられるものと期待さ
れる。これらおよびその他の理由から、本発明の有用性
と業界の需要可能性はその範囲が広いだけでなく、長期
間持続することが期待される。

【００４０】本発明の価値と範囲を変えることなしに各
種の変更が可能である。例えば、将来的アーキテクチュ
アの設計が倍精度以上のレジスタを備えたとしても、本
発明の方法は、同様に、その最大の利点を生かすように
変更することができるであろう。

【００４１】また他の好ましい変更として、追加の最適
化手法を含むことができるであろう。例えば、状況によ
ってはスピルパッド３０内の単精度レジスタ１４の両方
をロードしてから、スピルパッド３０内の値を浮動スピ
ルスロット２４に移動することができる。これによって
かかる状況で要求される移動の数を大幅に減らすことが
できる。

【００４２】さらに別の変更は、本発明による浮動レジ
スタ・スピル・キャッシュ法２０を、コンパイルされた
プログラム以外のプログラムの中で単精度動作が遂行さ
れるアプリケーションに使用することであろう。

【００４３】本発明は、当業者には明らかなごとく、本
明細書の開示内容に従ってプログラムされた従来の汎用
コンピュータまたはマイクロプロセッサを用いて適宜実
施することができる。適切なソフトウェアコード化はソ
フトウェア技術の当業者には明らかなごとく、本発明の
開示内容を元にして熟練したプログラマによってすぐに
制作できる。本発明は、当業者には明らかなごとく、ア
プリケーション専用の集積回路を準備することによっ
て、あるいは通常の構成部品回路の適切なネットワーク
を相互接続することによっても実現できる。

【００４４】本発明には、本発明のプロセスを実行する
ために、コンピュータをプログラムして使用させる命令
を含む記録媒体であるコンピュータプログラム製品も含
まれる。記録媒体には、フロッピディスク、光ディス
ク、CD−ROMおよび光磁気ディスクなどの各種のディス
ク、ROM、RAM、EPROM、EEPROM、磁気または光カード、
または電子的命令を保存するのに適した各種の媒体が含
まれる。

【００４５】上記のすべては本発明に利用可能な実施態
様のいくつかの例にすぎない。当業者には自明なごと
く、本発明に対して数多くの他の変更や改造が可能であ
るが、それをもって本発明の精神と範囲を逸脱すること
はできない。したがって、上記の開示は制限的なもので
はなく、添付の特許請求の範囲は、本発明の全ての範囲
を包含するものとして解釈される。

【図面の簡単な説明】

【図１】本発明の開示に必要なSPARC-V9アーキテクチュ
アの詳細だけを示す、既存の先行技術のSPARC-V9仕様に
よるコンピュータの論理的略図である。

【図２】本発明の方法の現在知られている最良の実施態
様のブロック流れ図である。

【図３】本発明によるコンピュータの資源割振りを示
す、図１の観点と同様の、論理的略図である。

【図４】第１の最適スピル動作のブロック流れ図であ
る。

【図５】第２の最適スピル動作のブロック図である。

【図６】最適回復動作のブロック図である。

【図７】最適化コンパイラのブロック図である。

【図８】本発明の方法に合致したコード最適化プロセス
の一部のブロック流れ図である。

【図９】ノードが図７に示した方法の実施の際にレジス
タに割り当てられたときのレジスタのいくつかの継起す
る状態を示す仮想レジスタ干渉図である。

【符号の説明】

１０ コンピュータ １２ マイクロプロセッサ １３ 外部記憶装置 １４ 単精度レジスタ １６ 倍精度レジスタ １８ メモリスタック ２０ 浮動レジスタスピルキャッシュ法 ２２ 浮動スピルキャッシュ ２４ 浮動スピルスロット ２６ スピル動作 ２６ａ 第１の最適化スピル動作 ２６ｂ 第２の最適化スピル動作 ２８ 回復動作 ２８ｂ 最適化回復動作 ３０ スピルパッド ３２ スピルパッド初期化動作 ３４ スピルパッドへの値の移動動作 ３６ スピルスロットへのスピル動作 ４０ スピルスロットからの回復 ４２ スピルパッドからの回復 ４４ スピルスロットからの値の移動 ４６ スピルスロットからレジスタへの移動 ４８ 最適化コンパイラ ５０ (コンパイラの)フロントエンド ５２ コードオプティマイザ ５４ コードジェネレータ ５６ ソース言語プログラム ５８ 第１の中間コード ６０ 第２の中間コード ６２ ２進プログラム ６４ 最適化コンパイラプロセス ６６ 仮想レジスタ干渉グラフの作成動作 ６８ 仮想レジスタ干渉グラフ ７０ 仮想ノード ７２ エッジ ７４ 仮想レジスタ干渉グラフの彩色動作 ７５ 物理レジスタ割当て ７６ エッジ識別決定動作 ７８ 仮想レジスタスピル動作

───────────────────────────────────────────────────── フロントページの続き (71)出願人 597004720 2550 Ｇａｒｃｉａ Ａｖｅｎｕｅ，ＭＳ ＰＡＬ１−521，Ｍｏｕｎｔａｉｎ Ｖ ｉｅｗ，Ｃａｌｉｆｏｒｎｉａ 94043− 1100，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ (72)発明者 カート・ジェイ・ゴーベル アメリカ合衆国 94043 カリフォルニア 州 マウンテンビュー プロメシアン ウ エイ 120

Claims (21)

【特許請求の範囲】
1. 【請求項１】 中央処理装置（CPU）と前記CPUに接続さ
   れたランダムアクセスメモリを有し、一定数の低精度レ
   ジスタと一定数の高精度レジスタとを有する目的コンピ
   ュータアーキテクチュア上で実行するための目的プログ
   ラムをコンパイルするのに用いられるコンピュータシス
   テムにおいて、 フロントエンドコンパイラと、コードオプティマイザ
   と、バックエンドコードジェネレータとを有する、前記
   コンピュータシステム内に置かれるコンパイラシステム
   を備え、 前記コードオプティマイザが、目的プログラム内に前記
   低精度レジスタから前記高精度レジスタにスピルするた
   めの命令を挿入するように構成されている、前記コンピ
   ュータシステム。
2. 【請求項２】 前記低精度レジスタから前記高精度レジ
   スタにスピルするための命令は、データを前記低精度レ
   ジスタからスピルパッドに移動させる命令と、データを
   前記スピルパッドから前記高精度レジスタに移動させる
   命令とを含むものである請求項１に記載のコンピュータ
   システム。
3. 【請求項３】 前記スピルパッドが前記低精度レジスタ
   の指定された一つである請求項２に記載のコンピュータ
   システム。
4. 【請求項４】 前記コードオプティマイザが、さらにデ
   ータを前記高精度レジスタから前記低精度レジスタに回
   復するための命令を前記目的プログラム内に挿入するよ
   うに構成されている請求項１に記載のコンピュータシス
   テム。
5. 【請求項５】 前記低精度レジスタから前記高精度レジ
   スタにスピルするための前記命令が、データを第１の低
   精度レジスタから、選択された複数個の前記低精度レジ
   スタに移動する第１の命令と、前記選択された複数個の
   低精度レジスタから前記高精度レジスタの一つにデータ
   を移動する第２の命令とを含む請求項１に記載のコンピ
   ュータシステム。
6. 【請求項６】 前記コンパイラシステムが、さらに前記
   第１の命令と前記第２の命令の間に、データを前記一つ
   の高精度レジスタから、前記選択された複数個の低精度
   レジスタに移動し、次いで第２の低精度レジスタに移動
   するための命令を挿入するものである請求項５に記載の
   コンピュータシステム。
7. 【請求項７】 前記低精度レジスタが、それぞれ高精度
   レジスタの半分と一致するものである請求項１に記載の
   コンピュータシステム。
8. 【請求項８】 ａ）データを低精度レジスタから高精度
   レジスタにスピルするステップと、 ｂ）データを前記高精度レジスタから前記低精度レジス
   タに回復するステップ、とを備えたコンピュータの動作
   速度を増す方法。
9. 【請求項９】 前記低精度レジスタが単精度浮動小数点
   レジスタであり、 前記高精度レジスタが倍精度浮動小数点レジスタであ
   る、請求項８に記載の方法。
10. 【請求項１０】 前記ステップａが、 データが一つの前記低精度レジスタからスピルパッドへ
    移動される、スピルパッドへの値の移動動作と、 データが前記スピルパッドから浮動スピルスロットに移
    動される、スピルスロットへのスピル動作と、を含むも
    のである請求項８に記載の方法。
11. 【請求項１１】 前記スピルパッドが選択された前記低
    精度レジスタの対であり、 前記浮動スピルスロットが選択された高精度レジスタで
    ある、請求項１０に記載の方法。
12. 【請求項１２】 ステップａに先立って、データが前記
    浮動スピルスロットから前記スピルパッドに移動される
    ものである請求項１０に記載の方法。
13. 【請求項１３】 前記ステップａが、 データが直接低精度レジスタから高精度レジスタに移動
    される、スピルスロットへの値の移動動作、を含むもの
    である請求項８に記載の方法。
14. 【請求項１４】 前記ステップｂが、 データがスピルスロットからスピルパッドに移動され
    る、スピルスロットからの回復動作と、 データがスピルパッドから低精度レジスタに移動され
    る、スピルパッドからの回復動作と、を含むものである
    請求項８に記載の方法。
15. 【請求項１５】 前記スピルパッドが選択された低精度
    レジスタの対であり、 前記浮動スピルスロットが選択された高精度レジスタで
    ある、請求項１４に記載の方法。
16. 【請求項１６】 前記ステップｂが、 データが高精度レジスタである前記スピルスロットから
    低ポイントレジスタに直接移動される、スピルスロット
    からレジスタへの移動動作、を含むものである請求項８
    に記載の方法。
17. 【請求項１７】 複数個の単精度レジスタと、 前記単精度レジスタのための一時的データ位置として動
    作するように構成された複数個の倍精度レジスタと、 倍精度レジスタとしても動作することのできる単精度レ
    ジスタの対を有する少なくとも１つのスピルパッドと、
    を備えた割り当てられたコンピュータレジスタセット。
18. 【請求項１８】 前記スピルパッドが隣接する前記単精
    度レジスタの対である請求項１７に記載の割り当てられ
    たコンピュータレジスタセット。
19. 【請求項１９】 データが前記複数個の単精度レジスタ
    の一つから前記スピルパッドへ移動され、次いで前記ス
    ピルパッドから前記倍精度レジスタの一つに移動される
    ものである、請求項１７に記載の割り当てられたコンピ
    ュータレジスタセット。
20. 【請求項２０】 前記スピルパッドが隣接する前記単精
    度レジスタの対である請求項１９に記載の割り当てられ
    たコンピュータレジスタセット。
21. 【請求項２１】 コンピュータ記録媒体と、前記コンピ
    ュータ記録媒体内に埋め込まれ、コンピュータに目的コ
    ンピュータプログラムの実効速度を最適化するようにさ
    せるコンピュータプログラムコードの仕組みとを備え、
    前記コンピュータプログラムコードの仕組みが、 いつ仮想レジスタをスピルさせる必要があるかを決定す
    るように構成された第１のコンピュータコード装置と、 仮想レジスタを高精度レジスタにスピルするように構成
    された第２のコンピュータコード装置と、を備えたコン
    ピュータプログラム製品。