JPH1056732A - Rush current limiting circuit - Google Patents

Rush current limiting circuit

Info

Publication number
JPH1056732A
JPH1056732A JP8209534A JP20953496A JPH1056732A JP H1056732 A JPH1056732 A JP H1056732A JP 8209534 A JP8209534 A JP 8209534A JP 20953496 A JP20953496 A JP 20953496A JP H1056732 A JPH1056732 A JP H1056732A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
resistor
nmos
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8209534A
Other languages
Japanese (ja)
Inventor
Hiroshi Noda
寛 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8209534A priority Critical patent/JPH1056732A/en
Publication of JPH1056732A publication Critical patent/JPH1056732A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the efficiency of a rush current limiting circuit for switching regulator. SOLUTION: When a switch 23 is closed, a capacitor 26 is charged from a rectifier 24 through a resistor 25. When the capacitor 26 is charged, NMOSs 28 and 35 are maintained in turned-off states. Thin a drive circuit 29 starts the switching of the NMOS 28 and, when the NMOS 28 is maintained in a turned-on state, exciting energy is stored in a transformer 27. When the NMOS 28 is turned off, the transformer 27 discharges the exciting energy and a flyback voltage is generated in a winding 27a. Therefore, the voltage S28 at the drain D of the NMOS 28 becomes the sum of the voltage V26 of the capacitor 26 and the flyback voltage VF. A voltage having the equal value to that of the flyback voltage VF is stored in a capacitor 31. The flyback voltage VF stored in the capacitor 31 is supplied to the gate G of the NMOS 35 after the voltage is damped by means of a resistor 33 and a Zener diode 34. When the voltage VF is supplied to the gate G, the NMOS 35 is turned on and the resistor 25 is short-circuited, resulting in the operation of a switching regulator.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、平滑コンデンサを
有したスイッチングレギュレータに設けられ、電源投入
時にこの平滑コンデンサに突入する電流を抵抗で制限す
ると共に、定常状態ではその抵抗を短絡する突入電流制
限回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator having a smoothing capacitor, which limits the current flowing into the smoothing capacitor by a resistor when the power is turned on, and short-circuits the resistor in a steady state. It is related to the circuit.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献;戸川治朗著、実用電源回路設計ハンドブック、(1
992)、CQ出版社、P.196 一般のスイッチングレギュレータでは、商用電源(例え
ば、AC100V)を直接又はトランスで降圧した後に整流及
び平滑して直流電圧を生成し、この直流電圧を電力用ト
ランジスタや電力用FETで高速スイッチングし、それ
を更に整流及び平滑することによって目的の直流電圧を
得ている。特に、この商用電源電圧を直接整流及び平滑
する場合では、電源の投入時に制限抵抗を介して平滑コ
ンデンサの充電を行うことにより、該平滑コンデンサに
突入する電流を制限している。そして、平滑コンデンサ
の充電が完了した後に前記制限抵抗に並列に接続された
サイリスタをオン状態にして該制限抵抗を短絡すること
により、定常動作状態に入る。
2. Description of the Related Art Conventionally, techniques in such a field include:
For example, there is one described in the following literature. Literature; Haruo Togawa, Practical Power Circuit Design Handbook, (1
992), CQ Publishing Company, p. 196 In a general switching regulator, a commercial power supply (for example, AC 100 V) is rectified and smoothed directly or after stepping down by a transformer to generate a DC voltage, and this DC voltage is converted into a power transistor or the like. High-speed switching is performed by the power FET, and further rectification and smoothing are performed to obtain a desired DC voltage. In particular, when the commercial power supply voltage is directly rectified and smoothed, the current flowing into the smoothing capacitor is limited by charging the smoothing capacitor via the limiting resistor when the power is turned on. After the charging of the smoothing capacitor is completed, the thyristor connected in parallel with the limiting resistor is turned on to short-circuit the limiting resistor, thereby entering a steady operation state.

【0003】図2は、前記文献に記載された従来の突入
電流制限回路を有したスイッチングレギュレータの一例
を示す概略の回路図である。このスイッチングレギュレ
ータは、商用電源のコンセントに挿入する電源プラグ1
を有している。電源プラグ1の一方の端子は、ヒューズ
2を介してスイッチ3の一方の端子に接続されている。
スイッチ3の他方の端子は、ダイオードブリッジ4の一
方の入力端子に接続されている。電源プラグ1の他方の
端子は、ダイオードブリッジ4の他方の入力端子に接続
されている。ダイオードブリッジ4の−側出力端子は、
グランドに接続されている。ダイオードブリッジ4の+
側出力端子は、抵抗5を介して電界コンデンサ6の+側
に接続されている。電界コンデンサ6の−側は、グラン
ドに接続されている。更に、電界コンデンサ6の+側
は、トランス7の巻線7aのホット側(“・”で示す)
に接続されている。巻線7aのコールド側は、Nチャネ
ル型MOSFET(以下、NMOSという)8のドレインDに
接続されている。NMOS8のソースSは、グランドに
接続されている。NMOS8のゲートGは、ドライブ回
路9に接続されている。トランス7の巻線7bは図示し
ない整流平滑回路に接続され、この整流平滑回路から出
力電圧が出力されるようになっている。
FIG. 2 is a schematic circuit diagram showing an example of a switching regulator having a conventional inrush current limiting circuit described in the above-mentioned document. This switching regulator is a power plug 1 that is inserted into a commercial power outlet.
have. One terminal of the power plug 1 is connected to one terminal of the switch 3 via the fuse 2.
The other terminal of the switch 3 is connected to one input terminal of the diode bridge 4. The other terminal of the power plug 1 is connected to the other input terminal of the diode bridge 4. The negative output terminal of the diode bridge 4 is
Connected to ground. + Of diode bridge 4
The side output terminal is connected to the + side of the electric field capacitor 6 via the resistor 5. The negative side of the electrolytic capacitor 6 is connected to the ground. Further, the positive side of the electric field capacitor 6 is the hot side of the winding 7a of the transformer 7 (indicated by “•”).
It is connected to the. The cold side of the winding 7 a is connected to the drain D of an N-channel MOSFET (hereinafter referred to as NMOS) 8. The source S of the NMOS 8 is connected to the ground. The gate G of the NMOS 8 is connected to the drive circuit 9. The winding 7b of the transformer 7 is connected to a rectifying / smoothing circuit (not shown), and an output voltage is output from the rectifying / smoothing circuit.

【0004】又、トランス7の巻線7aのホット側は、
該トランス7の巻線7cのコールド側に接続されてい
る。巻線7cのホット側はダイオード10のアノードA
に接続され、該ダイオード10のカソードKが抵抗11
を介してサイリスタ12のゲートGに接続されている。
更に、サイリスタ12のカソードKは、電界コンデンサ
6の+側に接続されている。又、サイリスタ12のゲー
トGは、コンデンサ13を介して該サイリスタ12のカ
ソードKに接続されている。コンデンサ13には、抵抗
14が並列に接続されている。サイリスタ12のアノー
ドAは、ダイオードブリッジ4の+側出力端子に接続さ
れている。尚、抵抗5と、トランス7の巻線7cと、ダ
イオード10と、抵抗11と、サイリスタ12と、コン
デンサ13と、抵抗14とで突入電流制限回路が構成さ
れている。
The hot side of the winding 7a of the transformer 7 is
It is connected to the cold side of the winding 7c of the transformer 7. The hot side of the winding 7c is the anode A of the diode 10.
And the cathode K of the diode 10 is connected to the resistor 11
To the gate G of the thyristor 12.
Further, the cathode K of the thyristor 12 is connected to the positive side of the electric field capacitor 6. The gate G of the thyristor 12 is connected to the cathode K of the thyristor 12 via the capacitor 13. A resistor 14 is connected in parallel with the capacitor 13. The anode A of the thyristor 12 is connected to the + output terminal of the diode bridge 4. The rush current limiting circuit includes the resistor 5, the winding 7c of the transformer 7, the diode 10, the resistor 11, the thyristor 12, the capacitor 13, and the resistor 14.

【0005】次に、図2の動作を説明する。電源プラグ
1を商用電源のコンセントに挿入し、スイッチ3をオン
状態にすると、商用電源がダイオードブリッジ4により
整流され、サイリスタ12のアノードAに全波整流波形
が加わる。この時、ドライブ回路9は、動作が停止して
いるように設計してあるので、NMOS8はスイッチン
グ作用を行わない。そのため、トランス7の巻線7cに
は電圧が発生しないので、サイリスタ12を点弧する電
圧が無く、サイリスタ12はオフ状態である。その結
果、電界コンデンサ6は抵抗5によって突入電流が制限
され、抵抗5の抵抗値と電界コンデンサ6の容量で決ま
る時定数で充電される。次に、電界コンデンサ6がほぼ
充電完了した時点でドライブ回路9が動作を開始する
と、NMOS8はスイッチング動作を開始し、巻線7c
に電圧が発生する。この電圧はダイオード10で整流さ
れ、抵抗11,14で1V程度に減衰されてサイリスタ
12のゲートGに供給され、該サイリスタ12がオン状
態になる。すると、抵抗5が短絡され、このスイッチン
グレギュレータは定常動作状態に入る。尚、コンデンサ
13は、電源投入時等に発生するノイズがサイリスタ1
2のゲートGに入り込むことを防止する働きをしてい
る。
Next, the operation of FIG. 2 will be described. When the power plug 1 is inserted into the outlet of the commercial power supply and the switch 3 is turned on, the commercial power supply is rectified by the diode bridge 4 and a full-wave rectified waveform is applied to the anode A of the thyristor 12. At this time, since the drive circuit 9 is designed so that the operation is stopped, the NMOS 8 does not perform the switching action. Therefore, since no voltage is generated in the winding 7c of the transformer 7, there is no voltage for firing the thyristor 12, and the thyristor 12 is in an off state. As a result, the inrush current of the electric field capacitor 6 is limited by the resistor 5, and the electric field capacitor 6 is charged with a time constant determined by the resistance value of the resistor 5 and the capacitance of the electric field capacitor 6. Next, when the drive circuit 9 starts operating when the electric field capacitor 6 is almost completely charged, the NMOS 8 starts the switching operation and the winding 7c
Voltage is generated. This voltage is rectified by the diode 10, attenuated to about 1 V by the resistors 11 and 14, supplied to the gate G of the thyristor 12, and the thyristor 12 is turned on. Then, the resistor 5 is short-circuited, and the switching regulator enters a steady operation state. The noise generated when the power is turned on or the like is generated by the capacitor 13.
The second gate G is prevented from entering the gate G.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、図2の
スイッチングレギュレータの突入電流制限回路では、次
のような課題(1)〜(3)があった。 (1) サイリスタ12がオン状態の時のアノードAと
カソードK間の抵抗値(以下、オン抵抗という)が1Ω
前後と高いので、該サイリスタ12における電力損失が
比較的大きい。 (2) サイリスタ12を点弧する電圧を発生させるた
めにトランス7に巻線7cを設ける必要があるので、ト
ランス7の構成が複雑になり、トランス7のコスト高及
び効率の低下を招く。 (3) サイリスタ12をオン状態にした後にゲートG
にゲート電流が流れないようにするには、ゲートGをド
ライブする回路が複雑なものになり、実現が困難であ
る。そのため、このスイッチングレギュレータの突入電
流制限回路では、サイリスタ12のゲートGにゲート電
流が常時流れる回路構成になっているので、無駄な電力
が消費される。
However, the inrush current limiting circuit of the switching regulator of FIG. 2 has the following problems (1) to (3). (1) When the resistance between the anode A and the cathode K when the thyristor 12 is in the ON state (hereinafter referred to as ON resistance) is 1Ω.
Since the power is high before and after, the power loss in the thyristor 12 is relatively large. (2) Since it is necessary to provide the winding 7c on the transformer 7 in order to generate a voltage for firing the thyristor 12, the configuration of the transformer 7 becomes complicated, resulting in an increase in the cost and efficiency of the transformer 7. (3) Gate G after turning on thyristor 12
In order to prevent the gate current from flowing, the circuit for driving the gate G becomes complicated, which is difficult to realize. Therefore, the inrush current limiting circuit of the switching regulator has a circuit configuration in which a gate current always flows through the gate G of the thyristor 12, so that useless power is consumed.

【0007】[0007]

【課題を解決するための手段】本発明は、前記課題を解
決するために、平滑コンデンサに蓄えられた直流電圧を
繰り返しスイッチングしてトランスの1次巻線に供給
し、該トランスの2次巻線に電力を転送するスイッチン
グレギュレータに設けられ、電源投入時に直流電源供給
部から前記平滑コンデンサに突入して流れ込む充電電流
を制限する抵抗と、前記平滑コンデンサの電圧が所定の
電圧に達した後に発生する制御信号に基づいて前記抵抗
を短絡する短絡手段とを備えた突入電流制限回路におい
て、前記短絡手段を次のように構成している。即ち、前
記短絡手段は、前記トランスの1次巻線に発生するフラ
イバック電圧を蓄えるコンデンサと、前記コンデンサに
蓄えられたフライバック電圧を減衰して前記制御信号を
生成する減衰手段と、前記制御信号に基づいてオン状態
になって前記抵抗を短絡するエンハンスメント型特性を
有したMOSFETとを備えている。本発明によれば、以上の
ように突入電流制限回路を構成したので、電源投入時に
直流電源供給部から抵抗を介して平滑コンデンサに充電
電流が流れ込み、該平滑コンデンサが充電される。そし
て、前記平滑コンデンサの電圧が所定の電圧に達する
と、該平滑コンデンサに蓄えられた直流電圧が繰り返し
スイッチングされてトランスの1次巻線に供給される。
この時、トランスの1次巻線にフライバック電圧が発生
する。このフライバック電圧は、コンデンサに蓄えられ
る。このコンデンサに蓄えられたフライバック電圧は、
減衰手段でMOSFETをオン状態にするための電圧に減衰さ
れ、制御信号として該MOSFETに供給される。すると、MO
SFETはオン状態になって前記抵抗を短絡する。従って、
前記課題を解決できるのである。
According to the present invention, in order to solve the above-mentioned problems, a DC voltage stored in a smoothing capacitor is repeatedly switched and supplied to a primary winding of a transformer, and a secondary winding of the transformer is provided. A switching regulator that transfers power to the line, a resistor that limits a charging current that flows into the smoothing capacitor from the DC power supply unit when the power is turned on, and a resistor that is generated after the voltage of the smoothing capacitor reaches a predetermined voltage. And a short-circuit means for short-circuiting the resistor based on a control signal to be performed, wherein the short-circuit means is configured as follows. That is, the short-circuit means includes a capacitor for storing a flyback voltage generated in a primary winding of the transformer, an attenuating means for attenuating the flyback voltage stored in the capacitor to generate the control signal, A MOSFET having an enhancement type characteristic that is turned on based on a signal to short-circuit the resistor. According to the present invention, since the inrush current limiting circuit is configured as described above, the charging current flows into the smoothing capacitor via the resistor from the DC power supply unit when the power is turned on, and the smoothing capacitor is charged. When the voltage of the smoothing capacitor reaches a predetermined voltage, the DC voltage stored in the smoothing capacitor is repeatedly switched and supplied to the primary winding of the transformer.
At this time, a flyback voltage is generated in the primary winding of the transformer. This flyback voltage is stored in a capacitor. The flyback voltage stored in this capacitor is
The voltage is attenuated by the attenuating means to a voltage for turning on the MOSFET and supplied to the MOSFET as a control signal. Then MO
The SFET turns on and shorts the resistor. Therefore,
The above problem can be solved.

【0008】[0008]

【発明の実施の形態】図1は、本発明の実施形態を示す
突入電流制限回路を有するスイッチングレギュレータの
概略の回路図である。このスイッチングレギュレータ
は、商用電源のコンセントに挿入する電源プラグ21を
有している。電源プラグ21の一方の端子は、ヒューズ
22を介してスイッチ23の一方の端子に接続されてい
る。スイッチ23の他方の端子は、ダイオードブリッジ
24の一方の入力端子に接続されている。電源プラグ2
1の他方の端子は、ダイオードブリッジ24の他方の入
力端子に接続されている。ダイオードブリッジ24の−
側出力端子は、グランドに接続されている。尚、商用電
源からダイオードブリッジ24までが、直流電源供給部
である。更に、このスイッチングレギュレータは、抵抗
25、平滑コンデンサ26、トランス27、NMOS2
8、ドライブ回路29、ダイオード30、及び短絡手段
を備えている。この短絡手段は、コンデンサ31と抵抗
32と抵抗33とツェナ・ダイオード34とNMOS3
5とで構成されている。この短絡手段のうちの抵抗33
とツェナ・ダイオード34とで減衰手段が構成されてい
る。又、この短絡手段と抵抗25とで突入電流制限回路
が構成されている。
FIG. 1 is a schematic circuit diagram of a switching regulator having an inrush current limiting circuit according to an embodiment of the present invention. This switching regulator has a power plug 21 inserted into an outlet of a commercial power supply. One terminal of the power plug 21 is connected to one terminal of the switch 23 via the fuse 22. The other terminal of the switch 23 is connected to one input terminal of the diode bridge 24. Power plug 2
The other terminal of 1 is connected to the other input terminal of the diode bridge 24. -Of the diode bridge 24
The side output terminal is connected to the ground. Note that a portion from the commercial power supply to the diode bridge 24 is a DC power supply section. Further, this switching regulator includes a resistor 25, a smoothing capacitor 26, a transformer 27, an NMOS 2
8, a drive circuit 29, a diode 30, and short-circuit means. The short-circuit means includes a capacitor 31, a resistor 32, a resistor 33, a Zener diode 34, and an NMOS 3
5 is comprised. The resistor 33 of this short-circuit means
And the Zener diode 34 constitute an attenuation means. Also, the short circuit means and the resistor 25 constitute an inrush current limiting circuit.

【0009】ダイオードブリッジ24の+側出力端子
は、抵抗25を介して平滑コンデンサ26の+側に接続
されている。平滑コンデンサ26の−側は、グランドに
接続されている。抵抗25は、電源投入時にダイオード
ブリッジ24から平滑コンデンサ26に流れ込む充電電
流を制限する機能を有している。更に、平滑コンデンサ
26の+側は、トランス27の1次巻線27aのホット
側に接続されている。1次巻線27aのコールド側は、
NMOS28のドレインDに接続されている。NMOS
28のソースSは、グランドに接続されている。NMO
S28のグランドGは、ドライブ回路29に接続されて
いる。トランス27の2次巻線27bは図示しない整流
平滑回路に接続され、この整流平滑回路から出力電圧が
出力されるようになっている。又、トランス27の1次
巻線27aのコールド側はダイオード30のアノードA
に接続され、該ダイオード30のカソードKがコンデン
サ31を介して1次巻線27aのホット側に接続されて
いる。コンデンサ31は、1次巻線27aに発生するフ
ライバック電圧を蓄える機能を有している。又、コンデ
ンサ31には、該コンデンサ31を放電させるため抵抗
32が並列に接続されている。この抵抗32は、スイッ
チ23がオフ状態になった後の数秒でコンデンサ31が
放電する抵抗値に設定されている。
The + output terminal of the diode bridge 24 is connected via a resistor 25 to the + side of a smoothing capacitor 26. The negative side of the smoothing capacitor 26 is connected to the ground. The resistor 25 has a function of limiting the charging current flowing from the diode bridge 24 to the smoothing capacitor 26 when the power is turned on. Further, the positive side of the smoothing capacitor 26 is connected to the hot side of the primary winding 27a of the transformer 27. The cold side of the primary winding 27a
It is connected to the drain D of the NMOS. NMOS
The source S of 28 is connected to the ground. NMO
The ground G in S28 is connected to the drive circuit 29. The secondary winding 27b of the transformer 27 is connected to a rectification / smoothing circuit (not shown), and an output voltage is output from the rectification / smoothing circuit. The cold side of the primary winding 27a of the transformer 27 is connected to the anode A of the diode 30.
And the cathode K of the diode 30 is connected to the hot side of the primary winding 27a via the capacitor 31. The capacitor 31 has a function of storing a flyback voltage generated in the primary winding 27a. A resistor 32 is connected in parallel with the capacitor 31 to discharge the capacitor 31. The resistance of the resistor 32 is set to a value at which the capacitor 31 discharges in a few seconds after the switch 23 is turned off.

【0010】更に、ダイオード30のカソードKは、抵
抗33を介してツェナ・ダイオード34のカソードKに
接続されている。ツェナ・ダイオード34のアノードA
は、平滑コンデンサ26の+側に接続されている。そし
て、ツェナ・ダイオード34のカソードKの電圧が制御
信号csになる。ツェナ・ダイオード34のカソードK
は、NMOS35のゲートGに接続されている。NMO
S35のソースSは平滑コンデンサ26の+側に接続さ
れている。NMOS35のドレインDはダイオードブリ
ッジ24の+側出力端子に接続されている。このNMO
S35はエンハンスメント型特性を有し、制御信号cs
に基づいてオン状態になって抵抗25を短絡する機能を
有している。図3は、図1の動作を説明するためのタイ
ムチャートであり、縦軸に電圧、及び横軸に時間がとら
れている。この図を参照しつつ、図1の動作を説明す
る。先ず、プラグ21を商用電源のコンセントに挿入
し、電源投入即ちスイッチ23をオン状態にすると、ダ
イオードブリッジ24の+側出力端子から抵抗25を介
して平滑コンデンサ26に充電電流が流れ、該平滑コン
デンサ26が充電される。この時、平滑コンデンサ26
の+側の電圧が商用電源の入力AC電圧によって定まる
一定値(通常、入力AC電圧のピーク値の90〜100%)以
上に達するまでドライブ回路29の動作を停止するシー
ケンスに設定しているので、NMOS28はオフ状態で
ある。又、NMOS35も、ゲートG及びソースSが同
電位になっているので、オフ状態である。そのため、ス
イッチ23をオン状態にした時の平滑コンデンサ26に
流れ込む突入電流は、抵抗25の値を選択することによ
って十分に小さくすることができる。従って、抵抗25
を設けない場合に発生する突入電流によるヒューズ12
の溶断、スイッチ13の接点の焼損及びダイオードブリ
ッジ24や平滑コンデンサ26等の劣化が回避される。
Further, the cathode K of the diode 30 is connected via a resistor 33 to the cathode K of a zener diode 34. Anode A of Zener diode 34
Is connected to the + side of the smoothing capacitor 26. Then, the voltage of the cathode K of the Zener diode 34 becomes the control signal cs. Cathode K of Zener diode 34
Is connected to the gate G of the NMOS 35. NMO
The source S of S35 is connected to the + side of the smoothing capacitor 26. The drain D of the NMOS 35 is connected to the + output terminal of the diode bridge 24. This NMO
S35 has an enhancement type characteristic, and the control signal cs
And has a function of short-circuiting the resistor 25 by being turned on based on. FIG. 3 is a time chart for explaining the operation of FIG. 1, in which voltage is plotted on the vertical axis and time is plotted on the horizontal axis. The operation of FIG. 1 will be described with reference to FIG. First, when the plug 21 is inserted into the outlet of the commercial power supply and the power is turned on, that is, the switch 23 is turned on, a charging current flows from the + output terminal of the diode bridge 24 to the smoothing capacitor 26 via the resistor 25, 26 is charged. At this time, the smoothing capacitor 26
Is set to a sequence in which the operation of the drive circuit 29 is stopped until the voltage on the + side of the power supply reaches a certain value (usually 90 to 100% of the peak value of the input AC voltage) determined by the input AC voltage of the commercial power supply. , NMOS 28 are off. The NMOS 35 is also in the off state because the gate G and the source S are at the same potential. Therefore, the inrush current flowing into the smoothing capacitor 26 when the switch 23 is turned on can be sufficiently reduced by selecting the value of the resistor 25. Therefore, the resistance 25
Fuse 12 due to inrush current generated when no fuse is provided
Of the switch 13, burning of the contact of the switch 13, and deterioration of the diode bridge 24, the smoothing capacitor 26, and the like.

【0011】次に、平滑コンデンサ26の+側の電圧が
前記一定値以上に達するとドライブ回路29が作動し、
ドライブ信号S29がNMOS28のゲートGに供給さ
れて該NMOS28のスイッチング動作が開始すると、
時間t1において、NMOS28がオン状態になり、ト
ランス27に励磁エネルギーが蓄積される。時間t2に
おいて、NMOS28はオフ状態になり、トランス27
が励磁エネルギーを放出するので、1次巻線27aのホ
ット側からコールド側にフライバック電圧が発生する。
そのため、図3に示すように、NMOS28のドレイン
Dにおける電圧S28は、直流としての入力電圧である
平滑コンデンサ26の電圧V26に数10V〜数100V
のフライバック電圧VF が加算された波形になる。この
ため、ダイオード30及び抵抗32と共にスナバ回路を
構成するコンデンサ31には、フライバック電圧VF の
値に等しい直流電圧が蓄えられる。その極性は、ダイオ
ード30のカソードKと接続されている側が正である。
そして、コンデンサ31に蓄えられたフライバック電圧
VF は、抵抗33とツェナ・ダイオード34により10
V程度の値に減衰されてNMOS35のゲートGに加え
られる。すると、NMOS35がオン状態になって抵抗
25が短絡され、このスイッチングレギュレータが定常
動作状態に入る。
Next, when the voltage on the positive side of the smoothing capacitor 26 reaches the predetermined value or more, the drive circuit 29 operates,
When the drive signal S29 is supplied to the gate G of the NMOS 28 and the switching operation of the NMOS 28 starts,
At time t1, the NMOS 28 is turned on, and the excitation energy is stored in the transformer 27. At time t2, the NMOS 28 is turned off and the transformer 27
Emits excitation energy, so that a flyback voltage is generated from the hot side to the cold side of the primary winding 27a.
Therefore, as shown in FIG. 3, the voltage S28 at the drain D of the NMOS 28 is several tens of volts to several hundred volts,
And the flyback voltage VF is added. Therefore, a DC voltage equal to the value of the flyback voltage VF is stored in the capacitor 31 which forms a snubber circuit together with the diode 30 and the resistor 32. Its polarity is positive on the side of the diode 30 connected to the cathode K.
The flyback voltage VF stored in the capacitor 31 is increased by 10 by the resistor 33 and the Zener diode 34.
It is attenuated to a value of about V and applied to the gate G of the NMOS 35. Then, the NMOS 35 is turned on, the resistor 25 is short-circuited, and the switching regulator enters a steady operation state.

【0012】以上のように、本実施形態では、トランス
27の1次巻線27aに接続したスナバ回路のコンデン
サ31に蓄えられたフライバック電圧VF から抵抗33
とツェナ・ダイオード34により一定電圧の制御信号c
sを生成し、該制御信号csを抵抗25と並列に接続さ
れたNMOS35のゲートGに加えて該NMOS35を
オン状態に維持するようにしたので、次のような利点
(1)〜(3)がある。 (1) NMOS35のオン抵抗は容易に0.2Ω(但
し、ドレインとソース間の耐圧が500V程度のものを
用いる)程度が得られるので、電力損失が従来の図2中
のサイリスタ12の1/5程度に低減される。 (2) 従来のようにサイリスタを用いるものとは異な
り、トランスに補助巻線(即ち、図2中の巻線7c)が
不要になるので、トランスの他の巻線のスペースが相対
的に増加し、効率が向上する。 (3) NMOS35は電圧制御されるので、図2中の
サイリスタ12のようにゲート電流が常時流れることが
なく、ドライブ電力を殆ど必要としない。 上記のような利点(1)〜(3)があるので、突入電流
制限回路の効率及びスイッチングレギュレータの総合効
率の向上が期待できる。
As described above, in the present embodiment, the resistance 33 is calculated based on the flyback voltage VF stored in the capacitor 31 of the snubber circuit connected to the primary winding 27a of the transformer 27.
And a constant voltage control signal c by the zener diode 34
Since the control signal cs is generated and the control signal cs is applied to the gate G of the NMOS 35 connected in parallel with the resistor 25 to keep the NMOS 35 in the ON state, the following advantages (1) to (3) are obtained. There is. (1) Since the on-resistance of the NMOS 35 can be easily obtained at about 0.2 Ω (however, the withstand voltage between the drain and the source is about 500 V), the power loss is 1/1 of that of the conventional thyristor 12 in FIG. It is reduced to about 5. (2) Unlike the conventional method using a thyristor, an auxiliary winding (that is, the winding 7c in FIG. 2) is not required for the transformer, so that the space for other windings of the transformer is relatively increased. And the efficiency is improved. (3) Since the voltage of the NMOS 35 is controlled, the gate current does not always flow, unlike the thyristor 12 in FIG. 2, and almost no drive power is required. Since there are the advantages (1) to (3) as described above, it is expected that the efficiency of the inrush current limiting circuit and the overall efficiency of the switching regulator are improved.

【0013】尚、本発明は上記実施形態に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 (a) 図1中のツェナ・ダイオード34は、抵抗でも
よい。但し、抵抗値は、NMOS35のゲートGとソー
スS間の規格値の範囲内になるように設定する必要があ
る。 (b) 実施形態では、ダイオードブリッジ24の+側
出力端子から電源を供給する回路を例にして説明した
が、この+側出力端子をグランドに接続し、−側出力端
子から電源を供給する回路を構成してもよい。但し、平
滑コンデンサ26等の極性の区別があるものは、接続の
極性が図2の場合とは全て逆になる。又、平滑コンデン
サに流れ込む充電電流を制限する抵抗を短絡するMOSFET
は、エンハンスメント型特性を有するPチャネル型MOSF
ETを用いることになる。
The present invention is not limited to the above embodiment,
Various modifications are possible. For example, there are the following modifications. (A) Zener diode 34 in FIG. 1 may be a resistor. However, the resistance value needs to be set so as to be within the range of the standard value between the gate G and the source S of the NMOS 35. (B) In the embodiment, a circuit for supplying power from the + output terminal of the diode bridge 24 has been described as an example. However, a circuit for connecting the + output terminal to the ground and supplying power from the − output terminal May be configured. However, the polarity of the connection, such as the smoothing capacitor 26, whose polarity is distinguished is all opposite to that in the case of FIG. MOSFET that short-circuits the resistor that limits the charging current flowing into the smoothing capacitor
Is a P-channel type MOSF with enhancement type characteristics
ET will be used.

【0014】[0014]

【発明の効果】以上詳細に説明したように、本発明によ
れば、平滑コンデンサに流れ込む充電電流を制限する抵
抗を短絡する短絡手段は、トランスの1次巻線に発生す
るフライバック電圧を蓄えるコンデンサと、このフライ
バック電圧を減衰して制御信号を生成する減衰手段と、
この制御信号に基づいてオン状態になって前記抵抗を短
絡するMOSFETとを備えているので、次のような効果
(1)〜(3)がある。 (1) MOSFETのオン抵抗は容易に0.2Ω(但し、ド
レインとソース間の耐圧が500V程度のものを用い
る)程度が得られるので、電力損失が従来のサイリスタ
を用いる場合に比べて1/5程度に低減できる。 (2) サイリスタを用いる場合と異なり、サイリスタ
のゲートに供給する電流を生成するための巻線をトラン
スに設ける必要がないので、トランスの他の巻線のスペ
ースが相対的に増加し、効率を向上できる。 (3) MOSFETは電圧制御されるので、従来のサイリス
タのようにゲート電流が常時流れることがなく、ドライ
ブ電力を低減できる。 上記のような効果(1)〜(3)があるので、突入電流
制限回路の効率及びスイッチングレギュレータの総合効
率を向上できる。
As described above in detail, according to the present invention, the short-circuit means for short-circuiting the resistor for limiting the charging current flowing into the smoothing capacitor stores the flyback voltage generated in the primary winding of the transformer. A capacitor and an attenuating means for attenuating the flyback voltage to generate a control signal;
Since there is provided a MOSFET which is turned on based on this control signal and short-circuits the resistor, the following effects (1) to (3) are obtained. (1) Since the on-resistance of the MOSFET can be easily obtained at about 0.2Ω (however, the withstand voltage between the drain and the source is about 500 V), the power loss is reduced by 1 / compared to the case of using a conventional thyristor. It can be reduced to about 5. (2) Unlike the case where a thyristor is used, it is not necessary to provide a winding for generating a current to be supplied to the gate of the thyristor in the transformer. Can be improved. (3) Since the voltage of the MOSFET is controlled, the gate current does not always flow unlike the conventional thyristor, and the drive power can be reduced. The effects (1) to (3) as described above can improve the efficiency of the inrush current limiting circuit and the overall efficiency of the switching regulator.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態のスイッチングレギュレータ
の回路図である。
FIG. 1 is a circuit diagram of a switching regulator according to an embodiment of the present invention.

【図2】従来のスイッチングレギュレータの回路図であ
る。
FIG. 2 is a circuit diagram of a conventional switching regulator.

【図3】図1のタイムチャートである。FIG. 3 is a time chart of FIG. 1;

【符号の説明】[Explanation of symbols]

21 電源プラグ(直流電源供給
部) 22 ヒューズ(直流電源供給
部) 23 スイッチ(直流電源供給
部) 24 ダイオードブリッジ(直流
電源供給部) 25 抵抗 26 平滑コンデンサ 27 トランス 31 コンデンサ 33 抵抗(減衰手段) 34 ツェナ・ダイオード(減衰
手段) 35 NMOS(MOSFET)
DESCRIPTION OF SYMBOLS 21 Power plug (DC power supply part) 22 Fuse (DC power supply part) 23 Switch (DC power supply part) 24 Diode bridge (DC power supply part) 25 Resistance 26 Smoothing capacitor 27 Transformer 31 Capacitor 33 Resistance (attenuation means) 34 Zener diode (attenuation means) 35 NMOS (MOSFET)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 平滑コンデンサに蓄えられた直流電圧を
繰り返しスイッチングしてトランスの1次巻線に供給
し、該トランスの2次巻線に電力を転送するスイッチン
グレギュレータに設けられ、電源投入時に直流電源供給
部から前記平滑コンデンサに突入して流れ込む充電電流
を制限する抵抗と、前記平滑コンデンサの電圧が所定の
電圧に達した後に発生する制御信号に基づいて前記抵抗
を短絡する短絡手段とを備えた突入電流制限回路におい
て、 前記短絡手段は、 前記トランスの1次巻線に発生するフライバック電圧を
蓄えるコンデンサと、前記コンデンサに蓄えられたフラ
イバック電圧を減衰して前記制御信号を生成する減衰手
段と、 前記制御信号に基づいてオン状態になって前記抵抗を短
絡するエンハンスメント型特性を有したMOSFETとを、 備えたことを特徴とする突入電流制限回路。
1. A switching regulator for repeatedly switching a DC voltage stored in a smoothing capacitor, supplying the DC voltage to a primary winding of a transformer, and transferring power to a secondary winding of the transformer. A resistor for limiting a charging current that rushes into the smoothing capacitor from a power supply unit, and short-circuit means for short-circuiting the resistor based on a control signal generated after the voltage of the smoothing capacitor reaches a predetermined voltage. In the inrush current limiting circuit, the short-circuit means includes a capacitor for storing a flyback voltage generated in the primary winding of the transformer, and an attenuation for attenuating the flyback voltage stored in the capacitor to generate the control signal. Means, a MOSFET having an enhancement type characteristic that is turned on based on the control signal and short-circuits the resistor; An inrush current limiting circuit, comprising:
JP8209534A 1996-08-08 1996-08-08 Rush current limiting circuit Withdrawn JPH1056732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8209534A JPH1056732A (en) 1996-08-08 1996-08-08 Rush current limiting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8209534A JPH1056732A (en) 1996-08-08 1996-08-08 Rush current limiting circuit

Publications (1)

Publication Number Publication Date
JPH1056732A true JPH1056732A (en) 1998-02-24

Family

ID=16574398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8209534A Withdrawn JPH1056732A (en) 1996-08-08 1996-08-08 Rush current limiting circuit

Country Status (1)

Country Link
JP (1) JPH1056732A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072192B2 (en) 2004-03-15 2006-07-04 Pentax Corporation Power circuit restraining rush current
CN102035368A (en) * 2009-09-28 2011-04-27 Nec液晶技术株式会社 Time constant circuit, switch circuit, DC/DC converter, and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072192B2 (en) 2004-03-15 2006-07-04 Pentax Corporation Power circuit restraining rush current
CN102035368A (en) * 2009-09-28 2011-04-27 Nec液晶技术株式会社 Time constant circuit, switch circuit, DC/DC converter, and display device

Similar Documents

Publication Publication Date Title
JP5154588B2 (en) Switching power supply
JP4632023B2 (en) Power converter
JPH07308065A (en) Power supply
US6912140B2 (en) Switching power supply
US7068020B2 (en) Step-down DC—DC converter
JPH1056732A (en) Rush current limiting circuit
CN214101190U (en) Electronic circuit device
JP3175205B2 (en) Inrush current suppression circuit for switching power supply
JP4465713B2 (en) Switching power supply device and synchronous rectifier circuit
JP2000324823A (en) Switching power supply
JP2000134918A (en) Switching power device
JP4395880B2 (en) Synchronous rectifier circuit for switching power supply
JP6817894B2 (en) Insulated switching power supply for three-phase AC
JP2008011644A (en) Power supply
JP2000102248A (en) Multiple output switching power supply
JP3271948B2 (en) Switching power supply
JPH08111291A (en) High pressure discharge lamp lighting device
JP2005051942A (en) Switching power circuit and switching regulator equipped with it
JP2005170539A (en) Elevator control device
JP2737417B2 (en) Power circuit
JP2629585B2 (en) Inrush current suppression circuit
JP2724258B2 (en) Switching power supply
JPS6223543B2 (en)
JPH06105545A (en) Switching power source apparatus
JPH051955Y2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031104